KR910003755A - 박막 트랜지스터를 이용한 메모리소자 및 메모리 회로 - Google Patents
박막 트랜지스터를 이용한 메모리소자 및 메모리 회로 Download PDFInfo
- Publication number
- KR910003755A KR910003755A KR1019900011335A KR900011335A KR910003755A KR 910003755 A KR910003755 A KR 910003755A KR 1019900011335 A KR1019900011335 A KR 1019900011335A KR 900011335 A KR900011335 A KR 900011335A KR 910003755 A KR910003755 A KR 910003755A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- electrode
- region
- insulating film
- gate electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims 5
- 239000004065 semiconductor Substances 0.000 claims 44
- 239000010408 film Substances 0.000 claims 37
- 239000000758 substrate Substances 0.000 claims 19
- 230000002378 acidificating effect Effects 0.000 claims 1
- 230000004927 fusion Effects 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예의 메모리소장의 단면도.
제5도는 제1실시예의 메모리소자에 판독용 게이트 전극을 설치한 메모리소자의 단면도.
Claims (25)
- 메모리소자에 있어서; 기판과, 이 기판상에 형성되는 1개의 게이트전극과, 이 게이트전극상에 형성되는 게이트 절연막과, 이 게이트 절연막상에 형성되는 반도체층과, 이 반도체층상에 형성되는 1개의 소스전극과 1개의 드레인전극과를 구비하고 있고, 상기 게이트 절연막의 상기 반도체의 활성영역에 대응하는 영역을 기억영역과 비기억영역으로 나누고, 상기 기억영역과 상기 게이트 전극과 상기 반도체층과 상기 소스전극과 상기 드레인전극으로 메모리 트랜지스터를 구성하고, 상기 비기억영역과 상기 게이트 전극과 상기 반도체층과 상기 소스전극과 상기 드레인전극으로 선택 트랜지스터를 구성하는 것을 특징으로 하는 박막 트랜지스터 메모리소자.
- 제1항에 있어서, 상기 게이트 절연막은 SiN로 되었고, 상기 기억영역은 1층이며, 상기 비기억영역은 2층으로 구성된 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제2항에 있어서, 상기 SiN의 Si/N는 약 0.75인 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제1항에 있어서, 상기 게이트 절연막은 SiN로 되었고, 상기 기억영역은 2층이며, 비기억영역은 1층인 것을 특징으로하는 박막 트랜지스터를 이용한 메모리소자.
- 제4항에 있어서, 상기 비기억영역이 SiN의 Si/N는 약 0.75 이고 상기 2층의 기억영역의 SiN의 Si/N는 약0.75와 0.85-1.15인 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소 자.
- 메모리회로에 있어서; 기판과, 이 기판상에 형성되는 1개의 게이트전극과, 이 게이트 전극상에 형성되는 게이트 절연막과, 이 게이트 절연막상에 형성되는 반도체층과, 이 반도체층상에 형성되는 1개의 소스전극과 1개의 드레인전극을 구비하고, 상기 게이트 절연막의 상기반도체의 활성영역에 대응하는 영역을 기억영역과 비기억영역으로 나누고, 상기 기억영역과 상기 게이트 전극과 상기 반도체층과 상기 소스전극과 상기 드레인전극으로 메모리 트랜지스터를 구성하고, 상기 비기억영역과 상기 게이트 전극과 상기 반조체층과 상기 소스전극과 상기 드레인전극등으로 선택 트랜지스터를 구성함과 함께, 상기 기판상에 소전방향에 형성되는 복수의 제어신호라인과, 이들 제어신호라인에 수직방향으로 형성되는 복수의 데이터신호 입력라인 및 데이터신호를 출력라인과, 상기 제어신호라인과 데이터 신호 입력라인과 데이터 신호 출력라인으로 둘러싸여진 개소마다에 상기 메모리 트랜지스터와 선택 트랜지스터를 형성하고, 이 메모리 트랜지스터의 게이트전극과 선택 트랜지스터의 게이트전극과를 공통의 제어신호라인에 접속하고, 상기 드레인전극을 상기 데이터신호 입력라인에 접속하고, 상기 소스전극을 상기 데이터신호 출력라인에 접속하여서 된 것을 특징으로 하는 메모리소자를 이용한 메모리 회로.
- 메모리소자에 있어서 ; 기판과, 이 기판상에 형성되는 1개의 제1 게이트전극과, 이 제1 게이트전극상 형성되는 제1게이트 절연막과, 이 제1게이트 절연막상에 형성되는 반도체층과,이 반도체층상에 형성되는 1개의 소스 전극과 1개의 드레인 전극과, 상기 반도체층과 소스전극과 드레인전극을 덮는 제2게이트 절연막과, 이 제2 게이트 절연막상에 형성되는 제2 게이트 전극과를 구비하고 있고, 상기 게이트 절연막의 상기 반도체의 활성영역에 대응하는 영역을 기억영역과 비기억영역으로 나누고, 상기 기억영역과 상기 제1게이트 전극과 상기 반도체층과 상기 소스전극과 상기 드레인 전극과 상기 제2 게이트 전극으로 메모리 트랜지스터를 구성하고, 상기 비기억영역과 상시 제1 게이트 전극과 상기 반도체층과 상기 소스전극과 상기 드레인전극과 상기 제2 게이트 전극으로 선택 트랜지스터를 구성하여서된 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제7항에 있어서, 상기 제1게이트 절연막은 SiN으로 되었고, 상기 기억영역은 1층이며, 상기 비기억영역은 2층으로 구성된 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제8항에 있어서, 상기 SiN의 Si/N는 약 0.75인 것을 특징으로 하는 박막트랜지스터를 이용한 메모리소자.
- 제7항에 있어서, 상기 제 1게이트 절연막은 SiN으로 되었고, 상기 기억영역은 2층이며 비기억영역은 1층으로 구성된 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제10항에 있어서, 상기 비기억영역의 SiN의 Si/N는 약 0.75이고 상기 2층의 기억영역의 SiN의 Si/N는 약 0.75 와 0.85-1.15 인 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리 소자.
- 제7항에 있어서, 상기 제2 게이트전극은 판독용 전극인 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 메모리회로에 있어서, 기판과, 이 기판상에 형성되는 1개의 제1게이트 전극과, 이 제1게이트 전극상에 형성되는 제1게이트 절연막과, 이 제1 게이트 절연막상에 형성되는 반도체층 과, 이 반도체층상에 형성되는 1개의 소스전극과 1개의 드레인 전극과, 상기 반도체층과 소스전극과 드레인전극을 덮 는 제2게이트 절연막과, 이 제2게이트 절연막상에 형성되는 제2게이트 전극을 구비하고 있고, 상기 제1 게이트 절연막의 상기 반도체의 활성여역에 대응한 영역을 기억영역과 비기억영역과로 나누고, 상기 기억영역과 상기 제1 게이트 전극과 상기 반도체층과 상기 소스전극과, 상기 드레인 전극과상기 제2 게이트 전극으로 메모리 트랜지스터를 구성하고, 상기 비기억영역과 상기 제1 게이트 전극과 상기 반도체층과, 상기 소스전극과 상기 드레인전극과 상기 제2 게이트 전극으로 선택 트랜지스터를 구성함과 함께, 상기 기판상에 소정방향으로 형성되는 복수의 제1 제어신호라인 및 제2 제어신호라인과, 이들 제어신호라에 수직방향에 형성되는 복수의 데이터 신호 입력라인과 데이터 신호 출력라인과, 상기 제어신호라인과 데이터 신호 입력라인과 데이터 신호출력라인으로 둘러싸인 개소마다에 상기 메모리 트랜지스터와 선택 트랜지스터를 형성하고, 이 메모리 트랜지스터와 선택 트랜지스터의 제1 게이트 전극율 공통의 제어신호라인에 접속하고, 상기 드레인전극을 상기 데이터신호 입력라인에 접속하고, 상기 소스전극을 상기 데이터 신호 출력라인에 접속하고, 상기 제2 게이트 전극을 공통의 상기 제2 제어신호라인과 접속하여서된 것을 특징으로 하는 메모리소자를 이용한 메모리회로.
- 메모리소자에 있어서; 기판과, 이 기판상에 형성되는 1개의 게이트 전극과, 이 게이트전극상에 형성되는 게이트 절연막과, 이 게이트 절연막상에 형성되는 반도체층과, 이 반도체층상에 형성된는 1개의 소스전극과 1개의 드레인전극을 구비하고 있고, 상기 게이트 절연막의상기 반도체의 활성영역에 대응한 영역을 기억영역과 비기억영역으로 나누고, 상기 활성영역의 중심부를 상기 기억영역으로 하고, 이 기억영역의 양측을 상기 비기억영역으로 하고,상기 기억영역과 상기 게이트 전극과 상기 반도체층과 상기 소스전극과 상기 드레인전극으로 메모리 트랜지스터를 구성하고, 상기 비기억영역과 상기 게이트전극과 상기 반도체층과,상기 소스전극과 상기 드레인전극으로 선택 트랜지스터를 구성하는 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제14항에 있어서, 상기 선택 트랜지스터는 상기 메모리 트랜지스터의 양측에 직렬로 설치하는 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제14항 있어서, 상기 게이트 절연막은 SiN으로 되었고, 상기 기억영역은 1층이며 상기 비기억영역은 2층으로 구성된 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제16항에 있어서, 산기 SiN의 Si/N는 약 0.75인 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제14항에 있어서, 상기 게이트 절연막은 SiN으로 되었고, 상기 기억영역은 2층이며, 상기 비기억영역은 1층으로 구성된 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 메모리회로에 있어서; 기판과, 이 기판상에 형성되는 1개의 게이트전극과, 이 게이트전극상에 형성되는 게이트 절연막과, 이 게이트 절연막상에 형성되는 반도체층과, 이 반도체층상에 형성되는 1개의 소스전극과 1개의 드레인 전극을 구비하고 있고, 상기 게이트 절연막의상기 반도체 활성영역에 대응한 영역을 기억영역과 비기억영역으로 나누고, 상기 활성영역의 중심부를 상기 기억영역으로 하고, 이 기억영역의 양측을 상기 비기억영역으로 하고, 상기 기억영역과 상기 게이트 전극과 사어기 반도체층과 상기 소스전극과 상기 드레인전극으로 메모리 트랜지스터를 구성하고, 상기 비기억영역과 상기 게이트전극과 상기 반도체층과상기 소스전극과 상기 드레인 전극으로 선택 트랜지스터를 구성함과 함께, 상기 기판상에 소전방향에 형성되는 복수의 제어신호라인과, 이들 제어신호라인에 수직방향에 형성되는 복수의 데이터 신호 입력라인 및 데이터 신호 출력라인과, 상기 제어신호라인과 데이터신호 입력라인과 데이터신호 출력라인으로 둘러싸인 개소마다에 상기 메모리 트랜지스터와 선택트랜지스터를 형성하고, 이 메모리 트랜지스터의 게이트 전극과 선택 트랜지스터의 게이트전극을 공통의 제어신호라인에 접속하고, 상기 드레인전극을 상기 데이터신호 입력라인에 접속하고, 상기 소스전극을 상기 데이터신호 출력라인에 접속하는 것을 특징으로하는 메모리소자를 이용한 메모리회로.
- 메모리소자에 있어서; 기판과, 이 기판상에 형성되는 1개의 제1 게이트전극과, 이 제1 게이트전극상에 형성되는 제1 게이트 절연먁과 이 제1 게이트 절연막상에 형성되는 반도체층과, 이 반도체층상에 형성되는 1개의 소스전극과 1개의 드레인 전극과, 상기 반도체층과 소스전극과 드레인전극을 덮는 제2 게이트 절연막과, 이 제2게이트 절연막상에 형성되는 제2 게이트전극과를 구비하고, 상기 게이트 절연막의 상기 반도체의 활성영역에 대응하는 영역을 기억영역과 비기억영역으로 나누고, 상기 활성영역의 중심부를 상기 기억영역으로 하고, 이 기억 영역의 양측을 상기 비기억영역으로 하고, 상기 기억영역과, 상기 제1 게이트전극과 상기 반도체층과, 상기 소스전극과 상기 드레인전극과 상기 제2 게이트전극으로 메모리 트랜지스터를 구성하고, 상기 비기억영역과 상기 제1게이트전극과 상기 반도체층과 상기 소스전극과 상기 드레인전극과 상기 제2 게이트전극로 선택 트랜지스터를 구성하는 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제20항에 있어서, 상기 선택 트랜지스터를 상기 메모리 트랜지스터의 양측에 적렬로 설치된것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제20항에 있어서, 상기 게이트 절연막은 SiN으로 되었고, 상기 기억영역은 1층이며, 상기 비기억영역은 2층으로 된 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 제22항에 있어서, 상기 SiN의 Si/N는 약 0.75인 것을 특징으로 하는 박막 트랜진스터를 이용한 메모리소자.
- 제20하에 있어서, 상기 게이트 절연막은 SiN으로 되었고, 상기 기억영역은 2층이며, 상기 비기억영역은 1층으로 된 것을 특징으로 하는 박막 트랜지스터를 이용한 메모리소자.
- 메모리회로에 있어서; 기판과, 이 기판상에 형성되는 1개의 제1 게이트 전극과, 이 제1 게이트 전극상에 형성되는 제1 게이트 절연막과, 이 제1 게이트 절연막상에 형성되는 반도체층과, 이 반도체층상에 형성되는 1개의 소스전극과 1개의 드레인 전극과, 상기 반도체층과소스전극과 드레인전극과를 덮는 제2 게이트 절연막과, 이 제2 게이트 절연막상에 형성되는 제2 게이트 전극과를 구비하고, 상기 게이트 절연막의 상기 반도체의 활성영역에 대응하는 영역을 기억영역과 비기억영역으로 분할하고, 상기 활성영역의 중심부를 상기 기억영역으로하고, 이 기억영역의 양측을 상기 비기억영역으로하고, 상기 기억영역과 상기 제1 게이트 전극과 상기 반도체층과 상기소스전극과 상기 드레인전극과 상기 제2 게이트 전극등으로 메모리 트랜지스터를 구성하고, 상기 비기억영역과상기 제1 게이트 전극과 상기반도체층과 상기 소스전극과 상기 드레인전극과 상기 제2 게이트전극 등으로 선택 트랜지스터를 구성함과 함께, 상기 기판상에 소정방향을 형성되는 복수의 제1 제어신호라인 및 제2제어신호라인과, 이들 제어신호라인에 수직방향으로 형성되고 복수의 데이터 신호입력라인및 데이터 신호 출력라인과, 상기제1제어신호라인 및 제2제어신호라인과 데이터 신호 입력라인과 데이터신호 출력라인으로 둘러싸인 개소마다에 상기 메모리 트랜지스터와 선택 트랜지스터를 형성하고, 이 메모리 트랜지스터와 선택 트랜지스터의 제1 게이트 전극과를 공통의 상기 제1 제어신호라인에 접속하고, 상기 드레인전극을 상기 데이터신호 입력라인에 접속하고, 상기 소스전극을 상기 데이터 신호출력라인에 접속하고, 상기 제2의 게이트 전극을상기 제2 제어신호라인에 접속하는 것을 특징으로 하는 메모리소자를 이용한 메모리회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1-194034 | 1989-07-28 | ||
JP89194036A JPH0360171A (ja) | 1989-07-28 | 1989-07-28 | 薄膜トランジスタメモリ |
JP1-194032 | 1989-07-28 | ||
JP1-194036 | 1989-07-28 | ||
JP1194035A JP2817235B2 (ja) | 1989-07-28 | 1989-07-28 | 薄膜トランジスタメモリ |
JP1-194035 | 1989-07-28 | ||
JP1194034A JPH0360169A (ja) | 1989-07-28 | 1989-07-28 | 薄膜トランジスタメモリ |
JP1194032A JP2817234B2 (ja) | 1989-07-28 | 1989-07-28 | 薄膜トランジスタメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910003755A true KR910003755A (ko) | 1991-02-28 |
KR940002783B1 KR940002783B1 (ko) | 1994-04-02 |
Family
ID=27475684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900011335A KR940002783B1 (ko) | 1989-07-28 | 1990-07-25 | 박막 트랜지스터를 이용한 메모리소자 및 메모리 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5057885A (ko) |
KR (1) | KR940002783B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2830447B2 (ja) * | 1990-10-15 | 1998-12-02 | 日本電気株式会社 | 半導体不揮発性記憶装置 |
US5235189A (en) * | 1991-11-19 | 1993-08-10 | Motorola, Inc. | Thin film transistor having a self-aligned gate underlying a channel region |
GB9217743D0 (en) * | 1992-08-19 | 1992-09-30 | Philips Electronics Uk Ltd | A semiconductor memory device |
KR100821456B1 (ko) * | 2000-08-14 | 2008-04-11 | 샌디스크 쓰리디 엘엘씨 | 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법 |
KR100726132B1 (ko) * | 2000-10-31 | 2007-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100571827B1 (ko) * | 2003-12-17 | 2006-04-17 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
US7278715B2 (en) * | 2004-04-19 | 2007-10-09 | Hewlett-Packard Development Company, L.P. | Device with gates configured in loop structures |
KR101673018B1 (ko) * | 2010-04-20 | 2016-11-07 | 삼성전자 주식회사 | 반도체 소자, 반도체 메모리 장치 및 이들의 제조 방법 |
KR101949225B1 (ko) * | 2012-04-16 | 2019-04-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US467736A (en) * | 1892-01-26 | Half to samuel t | ||
US427252A (en) * | 1890-05-06 | Skin protector for | ||
US668741A (en) * | 1899-10-19 | 1901-02-26 | Johnston Harvester Company | Bundle-carrier for grain-binders. |
US3719866A (en) * | 1970-12-03 | 1973-03-06 | Ncr | Semiconductor memory device |
JPS5457875A (en) * | 1977-10-17 | 1979-05-10 | Hitachi Ltd | Semiconductor nonvolatile memory device |
US4611308A (en) * | 1978-06-29 | 1986-09-09 | Westinghouse Electric Corp. | Drain triggered N-channel non-volatile memory |
US4353083A (en) * | 1978-11-27 | 1982-10-05 | Ncr Corporation | Low voltage nonvolatile memory device |
US4481527A (en) * | 1981-05-21 | 1984-11-06 | Mcdonnell Douglas Corporation | High density MNOS transistor with ion implant into nitride layer adjacent gate electrode |
EP0103043B1 (de) * | 1982-09-15 | 1987-03-18 | Deutsche ITT Industries GmbH | CMOS-Speicherzelle mit potentialmässig schwebendem Speichergate |
US4876582A (en) * | 1983-05-02 | 1989-10-24 | Ncr Corporation | Crystallized silicon-on-insulator nonvolatile memory device |
US4667217A (en) * | 1985-04-19 | 1987-05-19 | Ncr Corporation | Two bit vertically/horizontally integrated memory cell |
US4804637A (en) * | 1985-09-27 | 1989-02-14 | Texas Instruments Incorporated | EEPROM memory cell and driving circuitry |
JPH0691252B2 (ja) * | 1986-11-27 | 1994-11-14 | 日本電気株式会社 | 薄膜トランジスタアレイ |
-
1990
- 1990-07-20 US US07/556,908 patent/US5057885A/en not_active Expired - Lifetime
- 1990-07-25 KR KR1019900011335A patent/KR940002783B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5057885A (en) | 1991-10-15 |
KR940002783B1 (ko) | 1994-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850005160A (ko) | 적층형 반도체 기억장치 | |
KR870006578A (ko) | 고정정보 기억용 판독전용 기억장치를 내장하는 반도체 메모리 장치 | |
KR910020904A (ko) | 반도체기억장치 및 그 제조 방법 | |
KR930020513A (ko) | 전계방출형 캐소드 | |
KR920008925A (ko) | 반도체집적회로 | |
KR900008698A (ko) | 반도체장치 및 반도체 기억장치 | |
KR890016573A (ko) | 반도체기억장치 | |
KR900010455A (ko) | 액정 표시 소자 제조 방법 | |
KR840003146A (ko) | 다이나믹(Dynamic) RAM 집적회로 장치 | |
KR900004022A (ko) | 불휘발성 반도체 기억장치 | |
KR920018943A (ko) | 반도체 기억장치 | |
KR920010902A (ko) | 반도체장치 | |
KR870008395A (ko) | 절연게이트 전계효과 트랜지스터 | |
KR910003755A (ko) | 박막 트랜지스터를 이용한 메모리소자 및 메모리 회로 | |
KR890016679A (ko) | 반도체장치 | |
KR920020715A (ko) | 불휘발성 기억장치 | |
KR980006220A (ko) | 정전기 보호회로를 구비한 반도체장치 | |
KR920008927A (ko) | 반도체 비휘발성 메모리 디바이스 | |
KR840001778A (ko) | 반도체 집적회로 장치(半導體 集積回路 裝置) | |
KR930018737A (ko) | 티에프티(tft) 부하형 에스알에이엠(sram) | |
KR940006270A (ko) | 박막트랜지스터 부하를 가지는 반도체 메모리장치 | |
KR880011808A (ko) | 불휘발성 반도체기억장치 | |
KR910010715A (ko) | 반도체 메모리 | |
KR910010750A (ko) | 반도체 기억장치 | |
KR950020965A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010328 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |