KR900005296A - 버퍼 기억장치 시스템 - Google Patents

버퍼 기억장치 시스템 Download PDF

Info

Publication number
KR900005296A
KR900005296A KR1019890013536A KR890013536A KR900005296A KR 900005296 A KR900005296 A KR 900005296A KR 1019890013536 A KR1019890013536 A KR 1019890013536A KR 890013536 A KR890013536 A KR 890013536A KR 900005296 A KR900005296 A KR 900005296A
Authority
KR
South Korea
Prior art keywords
buffer
data
move
register means
storage devices
Prior art date
Application number
KR1019890013536A
Other languages
English (en)
Other versions
KR920004408B1 (ko
Inventor
요시모또 기다무라
세이시 오까다
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR900005296A publication Critical patent/KR900005296A/ko
Application granted granted Critical
Publication of KR920004408B1 publication Critical patent/KR920004408B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

버퍼 기억장치 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 기본적인 구성도.
제 3 도는 본 발명의 제 1 실시예.
제 4 도는 본 발명의 제 2 실시예에 관한 구성도.

Claims (6)

  1. 명령과 오퍼랜드로 구성되는 데이타를 패치하고 그 명령을 실행하는 명령실행부(22)와 기억장치(29)사이에 구비되며 ; 명령과 오퍼랜드로 구성되는 동일 데이타를 각각 기억하는 다수의 버퍼기억장치(25,26) ; 및 상기 다수의 버퍼기억장치(25,26)와 상기 주기억장치(29)사이에서 구비되는 무브아웃 버퍼레지스터수단(57)으로 구성되고 ; 외부로 이동하는데 필요한 일부의 데이타는 상기 다수의 버퍼기억장치(25,26)의 각각으로부터 상기 무브아웃 버퍼레지수터수단(57)의 대응부로 전송되고, 그후 버퍼기억장치(25,26)내에 유지된 데이타가 주기억장치(29)로 이동되는데 필요할때, 데이타는 무브아웃 버퍼레지스터수단(57)으로부터 상기 주기억장치(29)로 전송되며, 여기서 다수의 버퍼기억장치(25,26)로부터 무브아웃 버퍼레지스터수단(57)의 대응영역으로 데이타부의 전송이 동시에 실행되고, 모든 버퍼기억장치(25,26)로부터 동시에 전송된 데이타부는 외부로 이동되는데 필요한 데이타의 전체를 구성하는 것을 특징으로 하는 버퍼기억장치 시스템.
  2. 제 1 항에 있어서, 상기 무브아웃 버퍼레지스터수단(57)은 버퍼기억장치(25,26)로부터의 상기 데이터부가 주기억장치(29)로 각각 전송되는 다수의 무브아웃 버퍼레지스터를 포함하는 것을 특징으로 하는 버퍼기억장치 시스템.
  3. 제 1 항에 있어서, 상기 무브아웃 버퍼레지스터수단(57)은 다수의 동시기입 가능한 데이타 입력포트를 구비한 것을 특징으로 하는 버퍼기억장치 시스템.
  4. 제 1 항에 있어서, 상기 버퍼기억장치(25,26)의 수가 n일때 상기 데이타부는 외부로 이동되는데 필요한 데이타의 1/n과 대응하는 것을 특징으로 하는 버퍼기억장치 시스템.
  5. 명령과 오퍼랜드로 구성되는 데이타를 패치하고 그 명령을 실행하는 명령실행부(22)와 주기억장치(29)사이에 구비되며 ; 각 데이타가 버퍼기억장치(25,26)내에 이중기억되는 2개의 버퍼기억장치(25,26) ; 및 상기 버퍼기억장치(25,26)와 상기 주기억장치(29) 사이에 구비되는 무브아웃 버퍼레지스터수단(57)으로 구성되고 ; 외부로 이동하는데 필요한 데이타의 절반이 상기 버퍼기억장치(25,26)의 각각으로부터 상기 무브아웃 버퍼레지스터수단(57)의 대응영역으로 전송되고, 그후 버퍼기억장치(25,26)내에 유지된 데이타가 주기억장치(29)로 이동되는데 필요할때, 데이타는 무브아웃 버퍼레지스터수단(57)으로부터 상기 주기억장치(29)로 전송되며, 여기서 버퍼기억장치(25,26)로부터 무브아웃 버퍼레지스터수단(57)의 대응부로 데이타부의 전송이 동시에 실행되고, 버퍼기억장치(25,26)로부터 동시에 전송된 데이타부는 외부로 이동되는데 필요한 데이타전체를 구성하는 것을 특징으로 하는 버퍼기억장치 시스템.
  6. 제 5 항에 있어서, 상기 무브아웃 버퍼레지스터수단(57)은 버퍼기억장치(25,26)로부터 데이타의 절반이 주기억장치(29)로 각각 전송되는 2개의 무브아웃 버퍼레지스터를 포함하는 것을 특징으로 하는 버퍼기억징치 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890013536A 1988-09-20 1989-09-20 버퍼 기억장치 시스템 KR920004408B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-233702 1988-09-20
JP63233702A JP2523814B2 (ja) 1988-09-20 1988-09-20 ム―ブアウト・システム

Publications (2)

Publication Number Publication Date
KR900005296A true KR900005296A (ko) 1990-04-13
KR920004408B1 KR920004408B1 (ko) 1992-06-04

Family

ID=16959209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013536A KR920004408B1 (ko) 1988-09-20 1989-09-20 버퍼 기억장치 시스템

Country Status (6)

Country Link
US (1) US5197145A (ko)
EP (1) EP0360553B1 (ko)
JP (1) JP2523814B2 (ko)
KR (1) KR920004408B1 (ko)
AU (1) AU607867B2 (ko)
DE (1) DE68924945T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807609B1 (en) * 1989-12-04 2004-10-19 Hewlett-Packard Development Company, L.P. Interleaving read and write operations on a bus and minimizing buffering on a memory module in a computer system
JP2703417B2 (ja) * 1991-04-05 1998-01-26 富士通株式会社 受信バッファ
WO1993004431A1 (fr) * 1991-08-15 1993-03-04 Fujitsu Limited Systeme de commande de memoire tampon
US5396597A (en) * 1992-04-03 1995-03-07 International Business Machines Corporation System for transferring data between processors via dual buffers within system memory with first and second processors accessing system memory directly and indirectly
US5572691A (en) * 1993-04-21 1996-11-05 Gi Corporation Apparatus and method for providing multiple data streams from stored data using dual memory buffers
US5539914A (en) * 1993-06-14 1996-07-23 International Business Machines Corporation Method and system for preprocessing data block headers during access of data in a data storage system
US6910084B2 (en) * 2001-04-30 2005-06-21 Medtronic, Inc Method and system for transferring and storing data in a medical device with limited storage and memory
US7185177B2 (en) * 2002-08-26 2007-02-27 Gerald George Pechanek Methods and apparatus for meta-architecture defined programmable instruction fetch functions supporting assembled variable length instruction processors
WO2007096984A1 (ja) 2006-02-24 2007-08-30 Fujitsu Limited バッファ装置、バッファ配置方法および情報処理装置
JP5742542B2 (ja) * 2011-07-25 2015-07-01 富士通株式会社 ストレージ装置及びその負荷状態低減方法
DE102019101117A1 (de) * 2019-01-17 2020-07-23 Turck Holding Gmbh Messsystem und Verfahren zum Betreiben eines Messsystems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346537B2 (ko) * 1973-10-30 1978-12-14
US4092713A (en) * 1977-06-13 1978-05-30 Sperry Rand Corporation Post-write address word correction in cache memory system
US4707784A (en) * 1983-02-28 1987-11-17 Honeywell Bull Inc. Prioritized secondary use of a cache with simultaneous access
US4736293A (en) * 1984-04-11 1988-04-05 American Telephone And Telegraph Company, At&T Bell Laboratories Interleaved set-associative memory
US4823259A (en) * 1984-06-29 1989-04-18 International Business Machines Corporation High speed buffer store arrangement for quick wide transfer of data
JPS63180153A (ja) * 1987-01-21 1988-07-25 Hitachi Ltd キヤツシユ記憶のラインバツク制御方式
US4894770A (en) * 1987-06-01 1990-01-16 Massachusetts Institute Of Technology Set associative memory
JPS6423354A (en) * 1987-07-20 1989-01-26 Fujitsu Ltd Duplex buffer memory control system
US4831622A (en) * 1987-12-22 1989-05-16 Honeywell Bull Inc. Apparatus for forcing a reload from main memory upon cache memory error
US4905188A (en) * 1988-02-22 1990-02-27 International Business Machines Corporation Functional cache memory chip architecture for improved cache access

Also Published As

Publication number Publication date
JP2523814B2 (ja) 1996-08-14
KR920004408B1 (ko) 1992-06-04
EP0360553A3 (en) 1991-07-31
DE68924945D1 (de) 1996-01-11
EP0360553B1 (en) 1995-11-29
JPH0282330A (ja) 1990-03-22
EP0360553A2 (en) 1990-03-28
US5197145A (en) 1993-03-23
DE68924945T2 (de) 1996-04-18
AU607867B2 (en) 1991-03-14
AU4157489A (en) 1990-05-31

Similar Documents

Publication Publication Date Title
US4339804A (en) Memory system wherein individual bits may be updated
US3541516A (en) Vector arithmetic multiprocessor computing system
US4325116A (en) Parallel storage access by multiprocessors
KR940015852A (ko) 긴 명령 워드를 갖는 처리기
KR900005299A (ko) 가상계산기 시스템
KR910012962A (ko) Dma제어기
DE69516881D1 (de) Speichervorrichtung und datenverarbeitungssystem mit einer solchen speichervorrichtung
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR910010328A (ko) 패리티 능력을 가진 디스크 배열 제어기
JPH03219345A (ja) 多ポートキャッシュメモリ制御装置
KR900005296A (ko) 버퍼 기억장치 시스템
KR900008516A (ko) 버퍼 기억장치
JP2531648B2 (ja) メモリ装置
ES467326A1 (es) Un controlador de linea general de canales en un sistema de tratamiento de datos.
KR890002756A (ko) 데이타 처리가속기
KR930020303A (ko) 화상 전용 반도체 기억 장치
KR970059922A (ko) 전용 레지스터의 내용 상에서 동작하는 명령을 제공함으로써 에뮬레이션 성능을 향상시키기 위한 방법 및 시스템
KR910012955A (ko) 데이타 처리 시스템
KR900013390A (ko) 마이크로 프로세서
KR950010138B1 (ko) 2중포트 메모리 및 2중포트 메모리의 억세스방법
EP0224691A2 (en) A multiple read/write access memory system
KR930008840A (ko) 반도체 기억장치
JPS6122830B2 (ko)
EP0226103A2 (en) Address generation for cellular array processors
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030523

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee