KR900001397B1 - 갈륨 비소 이종접합 전계효과 트랜지스터 - Google Patents

갈륨 비소 이종접합 전계효과 트랜지스터 Download PDF

Info

Publication number
KR900001397B1
KR900001397B1 KR1019870012745A KR870012745A KR900001397B1 KR 900001397 B1 KR900001397 B1 KR 900001397B1 KR 1019870012745 A KR1019870012745 A KR 1019870012745A KR 870012745 A KR870012745 A KR 870012745A KR 900001397 B1 KR900001397 B1 KR 900001397B1
Authority
KR
South Korea
Prior art keywords
gaas
type
layer
thickness
etching
Prior art date
Application number
KR1019870012745A
Other languages
English (en)
Other versions
KR890008998A (ko
Inventor
남춘우
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870012745A priority Critical patent/KR900001397B1/ko
Publication of KR890008998A publication Critical patent/KR890008998A/ko
Application granted granted Critical
Publication of KR900001397B1 publication Critical patent/KR900001397B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

갈륨 비소 이종접합 전계효과 트랜지스터
제1도는 일반적인 이종접합 전계효과 트랜지스터의 단면도.
제2a~d도는 본 발명 이종접합 전계효과 트랜지스터의 공정을 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : GaAs 기판 2 : GaAs 버퍼층
3 : n-GaAs 활성층 4 : p-GaAs 확산층
5 : p-AlGaAs 층 6 : p-GaAs 캡층
7 : 소오스/드레인 전극 8 : 게이트 전극
본 발명은 재현성이 좋고 식각율의 차이가 현저하게 나타나는 p형 GaAs와 p형 AlGaAs의 이종접합(hetero junction)을 선택적으로 식각하여 형성된 갈륨비소 이종접합 전계효과 트랜지스터(이하 FET라 칭함)에 관한 것이다.
일반적인 FET는 쇼트키 장벽을 이용한 디플리이션형 및 엔핸스먼트형의 FET게이트 구조가 주종을 이루었으나, 쇼트키 금속의 열적 안정성이 문제가 되어 신뢰도 및 재현성이 떨어지는 경우가 많으며, 에너지 밴드갭이 아주 작은 것들은 쇼트키 접합에 적2 3 4 2
또한, 일반적인 이종접합 FET는 제1도에 도시한 바와 같은 n형 GaAs활성층(3)에 아연(Zn)을 확산하여 p형 GaAs확산층(4)을 형성하는 불순물 확산에 의한 PN접합을 형성 하였으나, n형 GaAs활성층(3)에서 아연(Zn)의 확산계수가 크기 때문에 SiO2-GaAs계 활성층(3)에서의 횡형 확산이 너무 커서 불순물을 원하는 부분에 정확하게 확산시키기가 어려워 재현성이 문제가 되었다.
본 발명은 상기와 같은 문제점을 감안하여 재현성이 좋고 현저한 식각율의 차이를 나타내는 p형 GaAs/p형 AlGaAs이종접합을 선택적 식각하여 형성된 이종접합 FET를 제작하고자 인출한 것으로 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제2a도에 도시한 도면에 표현된 바와 같이 반 절연성 GaAs기판(1)상에 GaAs버퍼층(2)을 2-3μm두께로 에피택시하고, 상기 GaAs버퍼층(2)상에 0.5μm두께로 n형 GaAs활성층(3)과 1.5μm두께의 p형 AlGaAs층(5) 및 0.8μm두께의 p형 GaAs캡층(6)을 에피택시하여 포토레지스트를 도포한 후, 게이트 전극이 위치할 부분을 제외한 부분을 노광과 현상을 거쳐 알카리-과산화수소계의 식각용액으로 제2b도에 도시한 바와같이 식각한 다음 염산과 인산식각용액에서 선택적 식각을 하면, p형 GaAs캡층(6)은 식각률이 낮으므로 p형 AlGaAs층(5)에 대한 마스킹 역할을 하게되고, p형 AlGaAs층(5)은 측면에서부터 식각되어 제2c도와 같이 셀프얼라인 구조로 식각되며, 이와 같은 상태에서 제2d도에 도시한 바와 같이 소오스/드레인 전극(7) 및 게이트 전극(8)을 형성하면 이종접합 FET가 형성된다.
이상에서와 같은 제법에 의하여 형성된 본 발명 이종접합 FET는 식각율이 현저한 차이를 나타내는 p형 GaAs와 p형 AlGaAs를 사용하여 제작되었으므로, 쇼트키 게이트 FET 보다도 낮은 누설전류와 높은 항복전압을 얻을 수 있어 열적 안정 및 신뢰도가 높고 재현성이 좋아 GaAs마이크로 웨이브 트랜지스터등에 사용될 수 있는 것이다.

Claims (1)

  1. 반 절연성 GaAs기판(1)상에 GaAs버퍼층(2)을 2-3μm두께로 에피택시하고, 상기 GaAs버퍼층(2)상에 0.5μm두께의 n형 GaAs활성층(3)과 1.5μm두께의 p형 AlGaAs층(5) 및 0.8μm두께의 p형 GaAs 캡층(6)을 에피택시하여 포토레지스터를 도포한 후 게이트 전극(8)이 위치할 부분을 제외한 부분은 식각한 다음, 상기 p형 AlGaAs층(5) 및 p형 GaAs캡층(6)의 식각율 차이를 이용하여 염산과 인산 식각용액으로 선택적 식각한 갈륨 비소 이종접합 전계효과 트랜지스터.
KR1019870012745A 1987-11-12 1987-11-12 갈륨 비소 이종접합 전계효과 트랜지스터 KR900001397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870012745A KR900001397B1 (ko) 1987-11-12 1987-11-12 갈륨 비소 이종접합 전계효과 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870012745A KR900001397B1 (ko) 1987-11-12 1987-11-12 갈륨 비소 이종접합 전계효과 트랜지스터

Publications (2)

Publication Number Publication Date
KR890008998A KR890008998A (ko) 1989-07-13
KR900001397B1 true KR900001397B1 (ko) 1990-03-09

Family

ID=19265968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012745A KR900001397B1 (ko) 1987-11-12 1987-11-12 갈륨 비소 이종접합 전계효과 트랜지스터

Country Status (1)

Country Link
KR (1) KR900001397B1 (ko)

Also Published As

Publication number Publication date
KR890008998A (ko) 1989-07-13

Similar Documents

Publication Publication Date Title
US4111725A (en) Selective lift-off technique for fabricating gaas fets
EP0551110B1 (en) Compound semiconductor devices
US4075652A (en) Junction gate type gaas field-effect transistor and method of forming
GB1404996A (en) Transistor
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
US5352909A (en) Field effect transistor and method for manufacturing the same
JP3262056B2 (ja) バイポーラトランジスタとその製造方法
JP3439578B2 (ja) 半導体装置およびその製造方法
KR900001397B1 (ko) 갈륨 비소 이종접합 전계효과 트랜지스터
US5837570A (en) Heterostructure semiconductor device and method of fabricating same
JPS5828753B2 (ja) 縦形電界効果トランジスタの製造方法
KR940010557B1 (ko) 반도체장치
JP3102947B2 (ja) ヘテロ接合型電界効果トランジスタの素子間分離方法
JP2748887B2 (ja) 接合型電界効果トランジスタ及びその製造方法
JP2867472B2 (ja) 半導体装置
JPH0789586B2 (ja) 半導体装置
JP2861086B2 (ja) 電界効果トランジスタおよびその製造方法
KR100198457B1 (ko) 이종접합 바이폴라 트랜지스터의 제조방법
JPH0810704B2 (ja) 半導体装置の製造方法
JPH04211135A (ja) 接合型電界効果トランジスターの製造方法
JP2834172B2 (ja) 電界効果トランジスタ
Cheng et al. A new self-aligned recessed-gate InP MESFET
JPS6423571A (en) Semiconductor element
JPS6010785A (ja) 電界効果トランジスタおよびその製造方法
JPH01125984A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050202

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee