JPS6010785A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JPS6010785A JPS6010785A JP11907483A JP11907483A JPS6010785A JP S6010785 A JPS6010785 A JP S6010785A JP 11907483 A JP11907483 A JP 11907483A JP 11907483 A JP11907483 A JP 11907483A JP S6010785 A JPS6010785 A JP S6010785A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- field effect
- effect transistor
- gate electrode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010931 gold Substances 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 4
- 239000007789 gas Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は電界効果トランジスタ及びその製造方法に係り
、特に同一導電型のへテロ接合を有し２次元ガスを利用
して高速動作させる電界効果トランジスタ及びその製造
方法に関する。
、特に同一導電型のへテロ接合を有し２次元ガスを利用
して高速動作させる電界効果トランジスタ及びその製造
方法に関する。
（２） 技術の背景
■−■族化合物半導体の１つであるガリウム・ヒ素（以
下Ｇ ａ Ａ Ｓと記す）はシリコンＳｔに比べて電子
移動度が約６倍あり、高周波素子や高速論理素子の材料
として注目を集めている。
下Ｇ ａ Ａ Ｓと記す）はシリコンＳｔに比べて電子
移動度が約６倍あり、高周波素子や高速論理素子の材料
として注目を集めている。
このＧａＡｓを用いた電界効果トランジスタ（以下ＦＥ
Ｔと記す）としてはショットキーバリアＦＥＴや接合Ｆ
ＥＴなどが提案されているが。
Ｔと記す）としてはショットキーバリアＦＥＴや接合Ｆ
ＥＴなどが提案されているが。
その中でも特にヘテロ接合を用いたＧ ａ Ａ ｓ Ｆ
ＥＴはノンドープＧ ａ Ａ Ｓ層の界面に形成され
る２次元電子ガスによって高速動作を達成している。
ＥＴはノンドープＧ ａ Ａ Ｓ層の界面に形成され
る２次元電子ガスによって高速動作を達成している。
（３） 従来技術と問題点
このヘテロ接合を有したＧ ａ Ａ ｓ Ｆ Ｅ Ｔの
構成を従来例を用いて簡単に説明する。
構成を従来例を用いて簡単に説明する。
先ず、半絶縁性のＧａＡｓ基板上にノンドープＧａＡｓ
１ｉを形成し、その上にアルミニウムＡβが３０％、ガ
リウムＧａが７０％の割合で化合したｎ形のアルミニウ
ム・ガリウムヒ素Ａｊ！ＧａＡＳ層（以下、ｎ形Ａｊ！
（０，３）Ｇａ （０，７）Ａｓ層という形式で記す
ことにする）を形成する。
１ｉを形成し、その上にアルミニウムＡβが３０％、ガ
リウムＧａが７０％の割合で化合したｎ形のアルミニウ
ム・ガリウムヒ素Ａｊ！ＧａＡＳ層（以下、ｎ形Ａｊ！
（０，３）Ｇａ （０，７）Ａｓ層という形式で記す
ことにする）を形成する。
このｎ形ＡＡ （０，３） Ｇａ （０，７） Ａｓ層
につづいてアルミニウムＡ！の割合を減少させたｎ形Ａ
ｌｘ１Ｇａ （１−ｘ）Ａｓ層を形成し、最後にアルミ
ニウムＡＡを含まないｎ形ＧａＡｓ層を形成する。そし
てアイソレーションのためにメサ形成を行なった後にソ
ース及びドレイン電極を形成し１合金化処理によってオ
ーミック接触をとる。
につづいてアルミニウムＡ！の割合を減少させたｎ形Ａ
ｌｘ１Ｇａ （１−ｘ）Ａｓ層を形成し、最後にアルミ
ニウムＡＡを含まないｎ形ＧａＡｓ層を形成する。そし
てアイソレーションのためにメサ形成を行なった後にソ
ース及びドレイン電極を形成し１合金化処理によってオ
ーミック接触をとる。
そして最後にリフトオフ法によって、ゲート金属を真空
中でｎ形ＱａＡｓ層表面に被着させ、ゲート電極を形成
する。このようにしてヘテロ接合を有するＧａＡｓＦＥ
Ｔが製造される。
中でｎ形ＱａＡｓ層表面に被着させ、ゲート電極を形成
する。このようにしてヘテロ接合を有するＧａＡｓＦＥ
Ｔが製造される。
しかしながらＧａＡｓＦＥＴでは、遮断周波数向上の点
でも、利得の点でも、また雑音低減の点でもゲート長を
極力小さく （１μｍ以下）する必要がある。そのため
に高度な微細加工技術が要求され、従来では２通常の光
露光ではなく電子ビームやＸ線露光を採用しなければな
らず、さらにゲートとソース及びドレインとの位置合せ
等も非常に複雑になるという欠点を有していた。
でも、利得の点でも、また雑音低減の点でもゲート長を
極力小さく （１μｍ以下）する必要がある。そのため
に高度な微細加工技術が要求され、従来では２通常の光
露光ではなく電子ビームやＸ線露光を採用しなければな
らず、さらにゲートとソース及びドレインとの位置合せ
等も非常に複雑になるという欠点を有していた。
また従来では、ゲートがショットキー接触であ８′″″
５°゛１１７”１１１２〜３ （Ｖ） ｉｔ！？、ｂ
。
５°゛１１７”１１１２〜３ （Ｖ） ｉｔ！？、ｂ
。
す、耐圧が低いという欠点があった。
さらにゲートとソース及びドレインの位置合せが複雑で
あることも関連して、従来の方法ではソース、ドレイン
間の距離をゲート長より大きくとる必要があり、直列抵
抗Ｒｓが大きくなって、その結果ＦＥＴの伝達コンダク
タンスｇｍが小さく遮断周波数が低いという欠点も有し
ていた。
あることも関連して、従来の方法ではソース、ドレイン
間の距離をゲート長より大きくとる必要があり、直列抵
抗Ｒｓが大きくなって、その結果ＦＥＴの伝達コンダク
タンスｇｍが小さく遮断周波数が低いという欠点も有し
ていた。
（４） 発明の目的
本発明は上記従来の欠点に鑑み、目的とするところは、
ゲート耐圧の高い電界効果トランジスタを提供すること
にある。
ゲート耐圧の高い電界効果トランジスタを提供すること
にある。
さらに目的とするところは、光露光法を使用してゲート
長を１μｍ以下に小さくすると同時にソース、ドレイン
間距離を短縮して遮断周波数を向上させる電界効果トラ
ンジスタの製造方法を提供することにある。
長を１μｍ以下に小さくすると同時にソース、ドレイン
間距離を短縮して遮断周波数を向上させる電界効果トラ
ンジスタの製造方法を提供することにある。
（５） 発明の構成
上記目的は本発明によれば、同一導電型のへテロ接合を
有し、２次電子ガスを利用して高速動作させる電界効果
トランジスタにおいて、ＰＮ接合５− ゲートを設けた電界効果トランジスタを提供することに
より達成される。また、上記目的は本発明によれば、同
一導電形のへテロ接合を有し２次元電子ガスを利用して
高速動作させる電界効果トランジスタの製造方法におい
て、該電界効果トランジスタの半導体積層構造の表面に
形成された一導電形の半導体層の上に反対導電形の半導
体層を成長させる工程と、該反対導電形半導体層の上に
形成されたゲート電極をマスクにして上記反対導電形半
導体層を選択的にエツチングする工程と、上記ゲート電
極をマスクにしてソース電極とドレイン電極を被着形成
する工程とを設けたことを特徴とする電界効果トランジ
スタの製造方法を提供することによって達成される。
有し、２次電子ガスを利用して高速動作させる電界効果
トランジスタにおいて、ＰＮ接合５− ゲートを設けた電界効果トランジスタを提供することに
より達成される。また、上記目的は本発明によれば、同
一導電形のへテロ接合を有し２次元電子ガスを利用して
高速動作させる電界効果トランジスタの製造方法におい
て、該電界効果トランジスタの半導体積層構造の表面に
形成された一導電形の半導体層の上に反対導電形の半導
体層を成長させる工程と、該反対導電形半導体層の上に
形成されたゲート電極をマスクにして上記反対導電形半
導体層を選択的にエツチングする工程と、上記ゲート電
極をマスクにしてソース電極とドレイン電極を被着形成
する工程とを設けたことを特徴とする電界効果トランジ
スタの製造方法を提供することによって達成される。
（６） 発明の実施例
以下本発明の実施例を図面を用いて詳細に説明する。
第１図（ａｌないし第１図（ｅｌは本発明による電界効
果トランジスタの一実施例の製岳工程順図である。
果トランジスタの一実施例の製岳工程順図である。
先ず、第１図（ａ）において１図示されていない半６−
絶縁性基板上にノンドープＧａＡｓ層１を３０００人、
その上に約２×１０ 印 のｎ形ＡＩ！ （０，３）Ｇ
ａ （０，７）Ａｓ層２を約３００人、つづいてＡβの
比率を漸減させた約２×１０ ｃｍ のｎ形Ａ／！ （
Ｘ） Ｇａ （１−Ｘ） Ａｓ層３を約３００人、その
上に２×１０〜２×１０ ｃｍ のｎ形Ｇ ａ Ａ ｓ
ｉｉ ４を約３００人、そして最後に約２×１０ 印
のＰ形Ａｎ （０，３）Ｇａ （０，７）Ａｓ層５を
約３００人を連続的に分子線エピタキシ（ＭＢＥ）等を
用いて成長させる。つづいてアイソレーションのために
メサ形成を行なう。
その上に約２×１０ 印 のｎ形ＡＩ！ （０，３）Ｇ
ａ （０，７）Ａｓ層２を約３００人、つづいてＡβの
比率を漸減させた約２×１０ ｃｍ のｎ形Ａ／！ （
Ｘ） Ｇａ （１−Ｘ） Ａｓ層３を約３００人、その
上に２×１０〜２×１０ ｃｍ のｎ形Ｇ ａ Ａ ｓ
ｉｉ ４を約３００人、そして最後に約２×１０ 印
のＰ形Ａｎ （０，３）Ｇａ （０，７）Ａｓ層５を
約３００人を連続的に分子線エピタキシ（ＭＢＥ）等を
用いて成長させる。つづいてアイソレーションのために
メサ形成を行なう。
そして第１図（ｂｌに示すように、レジスト６を用い、
既成の光露光法によってゲート電極部をバターニングし
、真空中にてゲート金属７及び８ （アルミニウムＡ７
！等）を被着させることによって厚さ０．５〜１μｍの
ゲート電極８が形成される。
既成の光露光法によってゲート電極部をバターニングし
、真空中にてゲート金属７及び８ （アルミニウムＡ７
！等）を被着させることによって厚さ０．５〜１μｍの
ゲート電極８が形成される。
第１図（Ｃ）には、リフトオフ法によってゲート電極８
以外の不要部分９を取除いた状態が示されている。
以外の不要部分９を取除いた状態が示されている。
ここでＰ形Ａｊ！ （０，３）Ｇａ （０，７）Ａｓ層
５のみを選択的にエツチングするエツチング液（塩酸Ｈ
ＣＩとりん酸Ｈ３Ｐ０ａとの混合液）によってエツチン
グを行なう。その際ゲート電極８の下までサイドエツチ
ングすることによってゲート電極８のゲート長よりも短
い、すなわち１μｍ以下のＰＮ接合ゲートを極めて容易
に得ることができる。第１図（ｄ＋はエツチングによっ
てＰ形Ａｌ２（０，３）Ｇａ （０，７）Ａｓ層５がゲ
ート電極８より短縮化された状態を示している。
５のみを選択的にエツチングするエツチング液（塩酸Ｈ
ＣＩとりん酸Ｈ３Ｐ０ａとの混合液）によってエツチン
グを行なう。その際ゲート電極８の下までサイドエツチ
ングすることによってゲート電極８のゲート長よりも短
い、すなわち１μｍ以下のＰＮ接合ゲートを極めて容易
に得ることができる。第１図（ｄ＋はエツチングによっ
てＰ形Ａｌ２（０，３）Ｇａ （０，７）Ａｓ層５がゲ
ート電極８より短縮化された状態を示している。
そして最後にゲート電極８をマスクにしてソース及びド
レイン電極を形成する。その際、先ず１２重量％の金−
ゲルマニウム合金（以下ＡｕＧｅと記す）を被着させ１
次に酸化防止のために金ＡｕをＡｕＧｅの上に被着させ
る。そしてＡｕＧｅとｎ形ＧａＡｓ層４とをオーミック
接触させるために４５０℃の窒素雰囲気中で２分間合金
化処理を行ない、第１図（ｅ）に示すようにソース電極
１２、ドレイン電極１３が形成される。同図中において
ゲート電極８上にはソース電極１２及びド 。
レイン電極を形成する。その際、先ず１２重量％の金−
ゲルマニウム合金（以下ＡｕＧｅと記す）を被着させ１
次に酸化防止のために金ＡｕをＡｕＧｅの上に被着させ
る。そしてＡｕＧｅとｎ形ＧａＡｓ層４とをオーミック
接触させるために４５０℃の窒素雰囲気中で２分間合金
化処理を行ない、第１図（ｅ）に示すようにソース電極
１２、ドレイン電極１３が形成される。同図中において
ゲート電極８上にはソース電極１２及びド 。
レイン電極１３と同じＡｕ及びＡｕ００層１１が形成さ
れるがゲートの特性に影響を及ぼすことはない。また２
次元ガス層１４はノンドープＧａＡ３層１の界面付近に
生成するもので、このガス層１４によってＦＥＴの高速
動作が可能となる。
れるがゲートの特性に影響を及ぼすことはない。また２
次元ガス層１４はノンドープＧａＡ３層１の界面付近に
生成するもので、このガス層１４によってＦＥＴの高速
動作が可能となる。
なおソース電極１２及びドレイン電極１３を形成する前
に、ゲート電極８をマスクとしてイオン注入を施して予
めＮ 層を形成し、熱処理によって活性化した後でソー
ス電極１２及゛びドレイン電極１３を形成してもよい。
に、ゲート電極８をマスクとしてイオン注入を施して予
めＮ 層を形成し、熱処理によって活性化した後でソー
ス電極１２及゛びドレイン電極１３を形成してもよい。
ただしその場合は熱処理工程を要するためにゲートの材
料をシリサイド（ＴｔＷＳｉあるいはＷＳｔ等）の耐熱
性のある高融点金属にする必要がある。
料をシリサイド（ＴｔＷＳｉあるいはＷＳｔ等）の耐熱
性のある高融点金属にする必要がある。
（７） 発明の効果
以上詳細に説明したように本発明による電界効果トラン
ジスタは、ＰＮ接合ゲートを有するために従来のショッ
トキ形ゲートに比べて高耐圧となり、１０ｖ以上の電圧
を印加することが可能となる。
ジスタは、ＰＮ接合ゲートを有するために従来のショッ
トキ形ゲートに比べて高耐圧となり、１０ｖ以上の電圧
を印加することが可能となる。
また製造方法において、Ｐ形ＡβＧａＡｓ層を９−
ゲート電極をマスクにして選択的にエツチングを行ない
、さらにサイドエツチングすることで微細なゲートを得
ることができ、遮断周波数の向上をもたらす。さらにゲ
ート電極をマスクにしてソース、ドレイン電極を形成す
るために、工程数が少なり、シかも精密制御を要する工
程が事実上ゲート電極形成工程のみであり、電界効果ト
ランジスタの均一性や安定性が向上する。またソース、
ドレイン電極間の直列抵抗が低減するので伝達コンダク
タンスが向上する。また表面の露出面はＧａＡｓ面にな
るので特性の劣化が少ない等の効果がある。
、さらにサイドエツチングすることで微細なゲートを得
ることができ、遮断周波数の向上をもたらす。さらにゲ
ート電極をマスクにしてソース、ドレイン電極を形成す
るために、工程数が少なり、シかも精密制御を要する工
程が事実上ゲート電極形成工程のみであり、電界効果ト
ランジスタの均一性や安定性が向上する。またソース、
ドレイン電極間の直列抵抗が低減するので伝達コンダク
タンスが向上する。また表面の露出面はＧａＡｓ面にな
るので特性の劣化が少ない等の効果がある。
第１図は本発明の一実施例の製造工程順図である。
１・・・ノンドープＧａＡｓｆＷ、 ２・・・ｎ形ＡＩ
Ｖ、（０，３）Ｇａ （０，７）Ａｓ層。 ３・・・ｎ形Ａ＃ （ｘ） Ｇａ （１−Ｘ） Ａｓ層
。 ４−＝ｎ形ＧａＡｓ層、 ５・・−ｐ形Ａ１ （０，３
）Ｇａ （０，７）Ａｓ層、 ８・１０− ・・ゲート電極、 １２・・・ソース電極。 １３・・・ドレイン電極、 １４・・・二次元ガス １１− 第１図
Ｖ、（０，３）Ｇａ （０，７）Ａｓ層。 ３・・・ｎ形Ａ＃ （ｘ） Ｇａ （１−Ｘ） Ａｓ層
。 ４−＝ｎ形ＧａＡｓ層、 ５・・−ｐ形Ａ１ （０，３
）Ｇａ （０，７）Ａｓ層、 ８・１０− ・・ゲート電極、 １２・・・ソース電極。 １３・・・ドレイン電極、 １４・・・二次元ガス １１− 第１図
Claims (6)
- （１） 同−導電形のへテロ接合を有し２次元電子ガス
を利用して高速動作させる電界効果トランジスタにおい
て、ＰＮ接合ゲートを設けたことを特徴とする電界効果
トランジスタ。 - （２） 前記ＰＮ接合ゲートのゲート長がゲート電極よ
り短いことを特徴とする特許請求の範囲第１項記載の電
界効果トランジスタ。 - （３） 同−導電形のへテロ接合を有し２次元電子ガス
を利用して高速動作させる電界効果トランジスタの製造
方法において、該電界効果トランジスタの半導体積層構
造の表面に形成された一導電形の半導体層の上に反対導
電形の半導体層を成長させる工程と、該反対導電形半導
体層の上に形成されたゲート電極をマスクにして上記反
対導電形半導体層を選択的にエツチングする工程と、上
記ゲート電極をマスクにしてソース電極とドレイン電極
を被着形成する工程とを設けたことを特徴とする電界効
果トランジスタの製造方法。 - （４） 上記反対導電形半導体層を選択的にエツチング
する工程はゲート電極下のサイドエツチングを含むこと
を特徴とする特許請求の範囲第３項記載の電界効果トラ
ンジスタの製造方法。 - （５） 上記−導電形の半導体はｎ形のガリウムヒ素で
あることを特徴とする特許請求の範囲第３項記載の電界
効果トランジスタの製造方法。 - （６） 上記反対導電形半導体はＰ形のアルミニウム・
ガリウムヒ素であることを特徴とする特許請求の範囲第
３項記載の電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11907483A JPS6010785A (ja) | 1983-06-30 | 1983-06-30 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11907483A JPS6010785A (ja) | 1983-06-30 | 1983-06-30 | 電界効果トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010785A true JPS6010785A (ja) | 1985-01-19 |
Family
ID=14752233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11907483A Pending JPS6010785A (ja) | 1983-06-30 | 1983-06-30 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010785A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117666A (ja) * | 1985-11-15 | 1987-05-29 | Fuji Photo Film Co Ltd | 塗布方法 |
| US5591266A (en) * | 1994-03-25 | 1997-01-07 | Tdk Corporation | Extrusion type coating head |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5123090A (ja) * | 1974-08-20 | 1976-02-24 | Matsushita Electronics Corp | Setsugogeetogatadenkaikokatoranjisuta |
| JPS51115780A (en) * | 1974-10-31 | 1976-10-12 | Matsushita Electric Ind Co Ltd | Hetero junction gate form fieid effect transistor and manufacturing me thod |
| JPS5922367A (ja) * | 1982-07-29 | 1984-02-04 | Nec Corp | 半導体装置 |
-
1983
- 1983-06-30 JP JP11907483A patent/JPS6010785A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5123090A (ja) * | 1974-08-20 | 1976-02-24 | Matsushita Electronics Corp | Setsugogeetogatadenkaikokatoranjisuta |
| JPS51115780A (en) * | 1974-10-31 | 1976-10-12 | Matsushita Electric Ind Co Ltd | Hetero junction gate form fieid effect transistor and manufacturing me thod |
| JPS5922367A (ja) * | 1982-07-29 | 1984-02-04 | Nec Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117666A (ja) * | 1985-11-15 | 1987-05-29 | Fuji Photo Film Co Ltd | 塗布方法 |
| US5591266A (en) * | 1994-03-25 | 1997-01-07 | Tdk Corporation | Extrusion type coating head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4889831A (en) | Method of forming a high temperature stable ohmic contact to a III-V substrate | |
| US4617724A (en) | Process for fabricating heterojunction bipolar transistor with low base resistance | |
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| JPH03229426A (ja) | 集積回路及びその製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| EP0130774A1 (en) | Process for fabricating bipolar transistor | |
| JPS6010785A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS59181060A (ja) | 半導体装置 | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JPH08191055A (ja) | 化合物半導体装置およびその製造方法 | |
| JP2504782B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPS63115384A (ja) | 半導体装置の製造方法 | |
| JPS6378575A (ja) | 半導体装置の製造方法 | |
| JPH01194469A (ja) | 化合物半導体装置 | |
| JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
| JPS62224073A (ja) | ヘテロ接合バイポ−ラ・トランジスタの製造方法 | |
| JPS6394688A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05275462A (ja) | 化合物半導体集積回路装置 | |
| JPS63275185A (ja) | 電界効果トランジスタ | |
| JPH04214637A (ja) | 半導体装置 |