KR900000668Y1

KR900000668Y1 - 디지탈필터회로

Info

Publication number: KR900000668Y1
Application number: KR2019850015459U
Authority: KR
Inventors: 이사오 잇시끼; 싱이찌로오 다까히시
Original assignee: 스미도모덴기고오교오 가부시기가이샤; 나까하라 쯔네오
Priority date: 1985-01-30
Filing date: 1985-11-25
Publication date: 1990-01-30
Also published as: US4686483A; DE3602801A1; JPS61128832U; KR860010147U

Abstract

내용 없음.

Description

디지탈필터회로

제1도는 본 고안의 구성도.

제2도는 본 고안에 의한 디지탈필터회로의 일실시예의 회로도.

* 도면의 주요부분에 대한 부호의 설명

AND₁, AND₂: 논리곱회로 CTR₁, CTR₂: 카운터

LATCH : 래치회로 NAND₁-NAND₆: 역논리적회로

TFF₁-TFF₄: 플립플롭 회로

본 고안은 디지탈필터회로에 관한 것이다.

디지탈회로의 설계에 있어서 입력신호의 노이즈를 제거하는 것은 회로를 정상으로 동작시키기 위해서, 극히 중요한 것이다.

그러므로 필터를 입력회로에 넣어서 노이즈의 제거를 행하고 있다.

그러나 노이즈의 제거는 완전히 행하여지지 않아서 문제였다,

예를 들면 CR에 의한 저역통과의 에널로그필터를 입력회로에 넣었을 경우는 , 입력신호의 펄스에 도입된 고주파성분 노이즌 제거할 수 있어도 저주파노이즈나 지속시간이 긴 노이즈의 제거는 할수 없는 등의 문제가 있었다.

본 고안은 그러한 종래 기술의 문제점에 비추어서 이루어진 것으로, 특히 차량용전자장치등 잡음원이 많은 곳에서 유효한 디지탈필터회로를 제공하는 것을 목적으로 하고 있다.

그러한 문제를 해결한 본 고안에 의한 디지탈필터회로의 구성은 제1도에 표시하는 바와 같이 입력신호가 클록펄스를 입력으로 하는 제1의 논리곱회로 AND1와 이 논리곱회로 AND1의 출력을 클록입력으로 하고 상기 입신호의 반전신호를 리세트 입력으로 하는 제1의 카운터 CTR1와 이 카운터 CTR1의 소정의 출력에 의하여 세트되는 래치회로 LATCH와, 상기 입력신호의 반전신호와 클록펄스를 입력으로 하는 제2의 논리곱회로 AND2와 이 논리곱회로 AND2의 출력을 클록입력으로하여 상기 입력신호를 리세트입력으로 하는 제2의 카운터 CTR2와 이 카운터 CTR2의 소정의 출력에 의하여 상기 래치회로 LATCH를 리세트하도록 한 것을 특징으로 한 것이다.

본 고안에 의한 디지탈 필터회로의 일실시예를 회로구성도(제2도)를 참조하면서 설명한다.

제2도는 본 고안의 일실시예의 회로 구성도이다.

제2도에 있어서, 제1의 역논리곱회로 NAND1의 한쪽의 입력단자에 디지탈압력신호(1)가 입력되고, 다른쪽의 입력단자에 클록펄스(CP라 함) (2)가 입력되어 있다.

입력신호(1)는 하이(H)와 로우(L)의 2개의 상태를 가진 펄스 혹은 레벨신호이다.

CP(2)의 주기는 입력신호(1)의 그것보다 충분히 짧다.

지금 입력신호(1)가 H레벨이 되면 CP(2)는 NAND1을 통하여 T 플립플롭 TFF₁의 T단에 입력되어 TFF1은 CP(2)의 하강마다 Q단자의 출력을 반전한다.

TFF₂는 TFF₁의 단자출력의 하강마다 자신의 Q단자의 출력을 반전함으로 CP(2)의 3펄스 마다 TFF₁의단자외 TFF₂의단자가 동시에 1레벨로 되며, TFF₁의단자와 TFF₂의 Q단자를 입력으로 하는 역논리합회로 NOR는 H레벨의 출력을 내어 RS래치(5)를 세트함으로서 RS래치(5)의 Q단자에 입력신호와 동일한 H레벨을 출력한다.

또 입력신호(1) 와 이니시얼클리어신호(iCL) (3) 가 제2의 역논리곱회로 AND2에 입력되며, 그 출력은 TFF₁, TFF₂의 리셋트 단자 R에 각각 입력하고 있다.

따라서 만약, 입력신호(1)가 L에서 H로 상승하여 상기의 CP의 펄스예 의하여 2개의 TFF₁, TFF₂의 작동중에 입력신호에 잡음이 있어 L레벨로 떨어지면, 2개의 TFF₁, TFF₂에 함께리세트가 걸려, 다시 2개의 TFF₁, TFF₂가 CP(2)에 의하여 구동된다.

이 재트리거에 의하여 먼저의 노이즈가 있었던 시점ts 보다 CP의 3펄스분 진연되어 RS래치(5)에 입력신호는 H레벨이 출력한다.

다음에 입력신호(1)가 H레벨로부터 L레벨로 변화하면, 입력신호(1)을 반전회로 인버어터로 반전한 입력과 CP(2)를 입력으로 하는 제3의 역 논리곱회로 NAND3를 CP가 통과하여, 입력펄스가 L레벨로 변화하였을 때 응동(應動)하는 2개의 플립플롭회로 TFF₃, TFF₄는 TFF₁, TFF₂와 동일하게 작동한다.

따라서 입력신호(1)가 L레벨로 변화한 시점에서부터 CP의 3펄스째에 TFF₃의 Q단자와 TFF₄의 Q단자가 함께 H레벨로 되며, 제4의 역논리곱회로 NAND4의 출력에 L레벨을 출력한다.

논리곱회고 NAND4의 출력은 NAND5에 입력되어 반전해서 RS래치의 R단자에 입력되며, RS래치의 Q단자를 L레벨로 되돌린다.

따라서 RS래치의 Q단자로 부터는 입력신호(1)에서부터 적어도 CP의 3펄스분만큼 지연되어, 펄스가 출력된다.

본고안의 디지탈필터회로에 의하면, 입력 펄스에 혼입된 잡음이 완전히 제거된 필터출력(4)을 얻을수가 있다.

또한, 입력펄스의 지연은 CP의 주기를 Tcp 로 하면 2.5 Tcp의 지연이 된다.

또 상술한 바와 같이 입력신호의 레벨변화후 3CP내에 잡음이 있으면 잡음지연 ts 이 이에 부가된다.

그러나 CP의 반복주파수를 잡는 방법에 따라 지연의 디지탈회로에 영향은 무시할수 있다.

다음에 제6의 NAND6은 입력신호(1)의 반전신호와 RS래치의 Q출력이 입력되어있으므로, 입력신호가 L 가 3펄스 카우트되는 사이에 잡음이 H레벨을 주면 TFF₃, TFF₄는 리세트되어서, 다시 CP가 카운트되는 것은, TFF₁, TFF₂의 경우와 동일하다.

또한 Tcp 의 값 및 종속(縱續)접속된 TFF의 단수(段數)는 잡음폭 등을 고려해서 적당히 결정된다.

본 고안에 의한 디지탈필터회로에 의하면, 차량용 전자동장치등의 잡음원이 많은 곳에서도 입력신호의 혼입되는 잡음을 완전히 제거할수 있으며, 극히 신뢰성 높은 데이터 처리가 가능하게 되었다.

Claims

입력신호와 클록펄스를 입력으로 하는 제1의 논리곱회로 AND1와 이 논리곱회로 AND1의 출력을 클록에 의하여 리세트되는 제1의 카운터 CTR1와 이 카운터 CTR1의 소정의 출력에 의하여 세트되는 래치회고 LATCH와, 입력신호의 반전신호와 상기 클록펄스를 입력으로 하는 제2의 논리곱회로 AND2와 이 논리곱회로 AND2의 출력을 클록입력으로하여 상기 입력신호를 리세트입으로 하는 제1의 카운터 CTR2와 이 카운터 CTR2의 소정의 출력에 의하여 상기 래치회로 LATCH를 리세트하도록 한 것을 특징으로 한 것이다.