KR890009093A - 집적 논리회로 - Google Patents

집적 논리회로 Download PDF

Info

Publication number
KR890009093A
KR890009093A KR1019880015104A KR880015104A KR890009093A KR 890009093 A KR890009093 A KR 890009093A KR 1019880015104 A KR1019880015104 A KR 1019880015104A KR 880015104 A KR880015104 A KR 880015104A KR 890009093 A KR890009093 A KR 890009093A
Authority
KR
South Korea
Prior art keywords
power supply
supply line
voltage
auxiliary circuit
output
Prior art date
Application number
KR1019880015104A
Other languages
English (en)
Other versions
KR960009401B1 (ko
Inventor
디켄 얀
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890009093A publication Critical patent/KR890009093A/ko
Application granted granted Critical
Publication of KR960009401B1 publication Critical patent/KR960009401B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

집적 논리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 기술의 현 상태에 따른 논리 회로의 회로 다이어그램.
제2도는 본 발명에 따른 제1논리회로의 회로 다이어그램.
제3도는 본 발명에 따른 제2논리회로의 회로 다이어그램.

Claims (2)

  1. 회로의 출력과 제1전원 공급선 사이에 접속된 제1보조 회로와, 제2전원 공급선과 출력 사이에 접속된 제2보조 회로와, 하나의 보조 회로 부분에서 높은 전계를 손상시키는 것을 제한하기 위해 출력과 최소 상기 보조 회로중 하나의 보조 회로 사이에 접속된 추가 트랜지스터의 전류 경로와, 다른 보조 회로가 접속된 전원 공급선에만 결합된 상기 추가 트랜지스터의 제어 전극을 포함하고, 상기의 제어 전극이 저항 소자를 경유하여 관련 전원 공급선에 결합되는 것을 특징으로 하는 집적 논리 회로.
  2. 제1항에 있어서, 상기의 저항 소자는 다른 트랜지스터의 전류 경로와, 각각의 전원 공급선상의 전압차와 같은 다른 트랜지스터의 제어 전압을 포함하며, 상기의 제어 전압은 각각 베이스 에미터 전압 또는 게이트 소스 전압이며, 그런 경우 상기의 다른 트랜지스터는 각각 전계효과 형태이거나 바이폴라 형태인 것을 특징으로 하는 집적 논리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015104A 1987-11-20 1988-11-17 전류 불안정성 감쇄 기능을 갖는 집적 논리 회로 KR960009401B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8702781 1987-11-20
NL8702781A NL8702781A (nl) 1987-11-20 1987-11-20 Geintegreerde logische schakeling met "hot-carrier-stress"-reduktie en instabiliteiten-demping.

Publications (2)

Publication Number Publication Date
KR890009093A true KR890009093A (ko) 1989-07-15
KR960009401B1 KR960009401B1 (ko) 1996-07-18

Family

ID=19850947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015104A KR960009401B1 (ko) 1987-11-20 1988-11-17 전류 불안정성 감쇄 기능을 갖는 집적 논리 회로

Country Status (6)

Country Link
US (1) US4952822A (ko)
EP (1) EP0322000B1 (ko)
JP (1) JP2685251B2 (ko)
KR (1) KR960009401B1 (ko)
DE (1) DE3889210T2 (ko)
NL (1) NL8702781A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813802A1 (de) * 1988-04-23 1989-11-09 Glyco Metall Werke Schichtwerkstoff oder schichtwerkstueck mit einer auf einer traegerschicht angebrachten funktionsschicht, insbesondere gleitschicht mit der struktur einer festen, aber schmelzbaren dispersion
US5049764A (en) * 1990-01-25 1991-09-17 North American Philips Corporation, Signetics Div. Active bypass for inhibiting high-frequency supply voltage variations in integrated circuits
US5428837A (en) * 1993-01-13 1995-06-27 Anadigics, Inc. Method and apparatus for reducing local oscillator leakage in integrated circuit receivers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160440A (en) * 1974-11-22 1976-05-26 Hitachi Ltd Kotaiatsuyo mis fet suitsuchingukairo
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
DE3138558A1 (de) * 1981-09-28 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels
DE3581936D1 (de) * 1984-12-10 1991-04-04 American Telephone & Telegraph Integrierte logikschaltung.
US4704547A (en) * 1984-12-10 1987-11-03 American Telephone And Telegraph Company, At&T Bell Laboratories IGFET gating circuit having reduced electric field degradation
US4710726A (en) * 1986-02-27 1987-12-01 Columbia University In The City Of New York Semiconductive MOS resistance network
JPS62230220A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 相補性絶縁ゲ−ト型論理回路
US4677312A (en) * 1986-04-25 1987-06-30 International Business Machines Corporation High voltage swing open collector driver
US4771189A (en) * 1986-05-02 1988-09-13 Ford Microelectronics, Inc. FET gate current limiter circuit
US4791323A (en) * 1986-10-23 1988-12-13 Silicon Systems, Inc. Level translation circuit

Also Published As

Publication number Publication date
DE3889210T2 (de) 1994-10-20
EP0322000A1 (en) 1989-06-28
NL8702781A (nl) 1989-06-16
JPH01162013A (ja) 1989-06-26
US4952822A (en) 1990-08-28
DE3889210D1 (de) 1994-05-26
EP0322000B1 (en) 1994-04-20
JP2685251B2 (ja) 1997-12-03
KR960009401B1 (ko) 1996-07-18

Similar Documents

Publication Publication Date Title
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR850006783A (ko) 스위칭 회로
KR900013380A (ko) 전압 제어회로
KR880001108A (ko) Cmos 입력회로
KR880010576A (ko) 논리회로
KR870006728A (ko) Bimos 회로
KR960039341A (ko) 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치
KR880001111A (ko) 반도체 집적회로
KR860007753A (ko) 반도체 집전회로
KR910015114A (ko) 반도체 디지탈 회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR870006571A (ko) 반도체 기억장치
KR880012009A (ko) BiMOS 논리회로
KR890001274A (ko) 전류미러회로
KR910008863A (ko) 반도체 집적회로
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR880011996A (ko) 차동증폭기
KR920013863A (ko) 기준 회로 및 안정 회로를 구비한 전원 장치
KR930020847A (ko) 기준전류 발생회로
KR890009093A (ko) 집적 논리회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR970066578A (ko) 고전압 검출기 회로
KR880012013A (ko) 3상태 출력회로
KR900012422A (ko) Mos 테크놀러지로 집적된 트랜지스터 회로
KR910010866A (ko) Bi-CMOS회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020628

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee