KR890004819B1 - 수지봉합형 반도체장치의 제조방법 - Google Patents

수지봉합형 반도체장치의 제조방법 Download PDF

Info

Publication number
KR890004819B1
KR890004819B1 KR1019840007744A KR840007744A KR890004819B1 KR 890004819 B1 KR890004819 B1 KR 890004819B1 KR 1019840007744 A KR1019840007744 A KR 1019840007744A KR 840007744 A KR840007744 A KR 840007744A KR 890004819 B1 KR890004819 B1 KR 890004819B1
Authority
KR
South Korea
Prior art keywords
resin
lead
semiconductor device
outer lead
sealed semiconductor
Prior art date
Application number
KR1019840007744A
Other languages
English (en)
Other versions
KR850006259A (ko
Inventor
이에 도시가즈 데
Original Assignee
가부시끼 가이샤 도오시바
사바 쇼오이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼 가이샤 도오시바, 사바 쇼오이찌 filed Critical 가부시끼 가이샤 도오시바
Publication of KR850006259A publication Critical patent/KR850006259A/ko
Application granted granted Critical
Publication of KR890004819B1 publication Critical patent/KR890004819B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C37/00—Component parts, details, accessories or auxiliary operations, not covered by group B29C33/00 or B29C35/00
    • B29C37/02—Deburring or deflashing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/68—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts by incorporating or moulding on preformed parts, e.g. inserts or layers, e.g. foam blocks
    • B29C70/72—Encapsulating inserts having non-encapsulated projections, e.g. extremities or terminal portions of electrical components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3406—Components, e.g. resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S83/00—Cutting
    • Y10S83/914—Flash trimming
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

수지봉합형 반도체장치의 제조방법
제1도는 반도체 장치가 수지로 봉합된 직후의 상태를 나타내는 사시도.
제2도는 제1도의 A-A'선 단면도.
제3도와 제4도는 외부표면상에 도금된 리이드의 단면도.
제5도와 제6도는 제3도와 제4도의 리이드가 리이드 프레임에 납땜된 상태를 나타내는 단면도.
제7도는 리이드가 편치되어 도금된 상태를 나타내는 단면도.
제8도는 제7도의 리이드가 리이드프레임에 납땜된 상태를 나타내는 단면도.
제9(a)도와 제9(b)도는 본 발명의 방법에 따라 리이드의 모서리를 찌그러뜨리는 단계를 나타내는 단면도.
제10도는 제9(a)도, 제9(b)도의 방법에 의해서 얻어지는 수지봉합형 반도체장치의 상태도.
제11(b)도는 종래의 방법에 따라 남아있는 수지에 기인하여 생기게 되는 부적절한 수지봉합형 반도체장치의 비율을 나타내는 그래프.
제11(b)도는 본 발명에 따라서 남게되는 부적절한 수지봉합형 반도체장치의 비율을 나타내는 그래프.
제12도는 회로기판상에 제10도의 외부리이드가 설치된 상태를 나타내는 단면도.
제13도, 제14도는 본 발명에 따른 방법의 다른 실시예를 설명하기 위한 단면도.
제15도는 제13도, 제14도의 방법에 따라 얻어지는 수지봉합형 반도체장치의 사시도.
제16도는 본 발명의 다른 실시예에 따른 방법에 사용되어지는 프레스의 단면도 이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 수지봉합부 12 : 리이드 프레임
12a : 외부 리이드 12a' : 거친돌기
13 : 모울드 수지 14 : 도금
15 : 회로기판 16 : 납땜물질
17 : 하측 모울드 18 : 상측 모울드 펀치
19 : 하측 모울드 20 : 상측 모울드
21 : 활모양 홈 22 : 펀치
A : 찌그러진 영역
본 발명은 하이브리드 IC의 회로기판상에 설치되는 수지봉합형 반도체장치의 제조방법에 관한 것으로, 특히 반도체장치를 수지로 봉합한 후에 반도체장치의 외부 리이드를 처리하는 방법에 관한 것이다.
하이브리드 IC의 회로기판상에 설치되는 종래의 수지봉합형 반도체장치는 다음과 같이 제조된다. 이미 형성되어진 펠렛(Pellet)은 우선, 금속판을 펀칭하여서 형성된 리이드 프레임의 베드(bed)상에 고정된다. 펠렛의 본딩 패드(bending pad)와 리이드 프레임의 내부 리이드편(lead 片)은 그후 전기적으로 와이어 본딩에 의해서 접속된다.
실질적으로, 펠렛과 펠렛이 배열되는 리이드 프레임의 내부 리이드편 모울드 금형을 사용하여 수지로 봉합된다.
따라서, 제1도에 도시되어 있듯이, 펠렛을 수용하기 위한 수지봉합부(11)는 리이드 프레임(12)과 일체로 형성된다. 수지로 봉합하는 단계에 있어서, 모울드수지(13)는 모울드 금형의 틈으로부터 흘러나온다. 그리고 외부 리이드(12a)에 부착되어 경화된다. 제2도는 제1도의 A-A'선 단면도이다. 제2도에 나타나 있듯이, 외부 리이드(12a)는 금형의 상하측 표면상에 접촉하고, 외부 리이드(12a)의 상하측면에 새어 버려서 부착되는 수지(13)의 양은 매우작다. 하지만, 외부 리이드(12a)는 금형의 측면과 적게 접촉하기 때문에 , 수지(13)는 측면으로 두껍게 접촉한다.
따라서 외부 리이드(12a)에 부착된 수지(13)를 제거하기 위해서, 입자를 이용한 블라스트 공정(blas-ting)을 행하게 된다.
그후, 일예로 외부 리이드(12a)는 납땜으로 덮혀지고 리이드 프레임(12)의 불필요한 프레임은 잘라져서 제품이 된다.
하지만, 종래의 블라스트 공정에서는 외부 리이드(12a)의 측변에 달라붙은 수지(13)을 완전하게 제거하는 것이 빈번하게 어렵다.
도금되면, 외부 리이드(12a)가 다음단계에서 수지(13)의 측면으로부터 제거된 외부 리이드(12a)는 제3도에 도시된 것과 같은 전체 외주가 도금(14)으로 덮히게 된다. 그러나, 수지(13)가 측면에 부착되면, 외부 리이드(12a)는제4도에 도시된 것처럼 그 상부와 하부만이 도금되어진다.
따라서 외부 리이드(12a)는 제5도처럼 회로기판상에 설치될때 되도록이면 제3도와 같이 접착되어져야 한다. 하지만 제4도와 같이 된 외부 리이드(12a)는 제6도처럼 작은 접착부위로 회로기판에 붙여진다.
제5도와 제6도에 있어서, 미설명 부호 15는 회로기판을 나타내고, 16은 납땜 물질을 나타낸다.
리이드 프레임(12)이 펀칭에 의해서 형성되는 경우, 거친돌기(12a')가 생긴 외부 리이드(12a)는 도금(14)으로 덮히게 된다. 여기에서 거친돌기(12a')는 제7도에 도시되어 있다.
또한 외부 리이드(12a)를 회로기판(15)상에 정착할때, 납땜물질(16)을 외부 리이드(12a)에 고착시키는 것이 어렵게 된다.(제8도). 따라서 외부 리이드(12a)는 회로기판(15)에 불완전하게 접착된다.
본 발명은 상기한 문제점을 고려하여서 착상된 것으로 수지봉합시 외부 리이드에 정착된 수지를 용이하게 제거할 수 있도록 하고, 외부 리이드를 회로기판상에 설치할때 외부 리이드의 상측 표면으로 납땜물질이 양호하게 고착될 수 있는 수지봉합형 반도체 장치의 제조방법을 제공하고자 함에 그 목적이 있는 것이다.
이하 본 발명을 예시도면에 의거하여 상세히 설명하면 다음과 같다.
즉, 1)반도체 소자를 포함하는 펠렛을 리이드 프레임상에 형성된 배드위로 점착시키는 공정 : 2)와이어 본딩(wire bonding)을 통해서 펠렛의 본딩 패드(bonding pad)와 리이드 프레임을 연결시키는 공정 : 3)펠렛과 펠렛의 결속부분을 리이드 프레임에 수지로 봉합하는 공정 : 4)수지봉합단계에서 외부 리이드의 측면상에 점착된 수지를 제거하는 공정 등이 제공되고, 전기(4)단계인 수지제거단계 이전에 외부 리이드와 세로방향에 있는 상측의 양쪽모서리나 상하측의 양쪽 모서리를 찌그러 뜨리는 단계가 포함된다.
구체적인 실시예에 따른 본 발명의 제조방법은 다음과 같다.
펠렛은 종래의 공정대로 리이드 프레임상에 배열된다.
그리고 펠렛과 이미 설정된 리이드 프레임의 위치는 본딩와이어에 의해서 접속된다.
그리고 종래의 방법대로 모울드를 사용하여 수지가 봉합된다. 따라서 전술한 바와 같이 제1도에 도시된 반도체장치가 형성된다.
그후, 제9(a)도에 도시된 것처럼, 상기한 장치의 외부 리이드(12a)는 하측 모울드(17)상 위치하게 된다. 상측 모울드인 펀치(18 : 개방각도θ가 이미 성정되어 있는 것임)는 상부로부터 동면의 화살표 방향으로 공기압에 의해서 하강하는데, 이는 리이드(12a)의 깍여지고자 하는 부위를 찌그러뜨리기 위한 것이다. 따라서 제9(b)도에 도시된 것처럼, 리이드(12a)의 의 세로방향 상측 양 모서리는 찌그러지고, 소성적으로 변형된다. 따라서 리이드(12a)의 측변과 상측 표면간에 뭉뚝한 각도를 형성하는 찌그러진 영역(A)이 형성된다. 나아가서, 리이드(12a)의 측면에 접착된 수지(13)는 벗겨지 나가는 방향의 힘을 받게 된다.
그후, 리이드(12a)의 측면에 점착된 수지는 블라스트 공정에 의해서 완전하게 제거된다.
이러한 상태의 장치 외부는 제10도에 도시된 것과 같이된다. 그후, 프레임(12)의 불필요한 부분은 잘려지고, 장치는 납땜되며, 요구하는 바에 따라 도금되므로써 완성품이 된다.
상기한 방법에 있어서 외부 리이드(12a)는 소성적으로 변형되고, 수지(13)는 블라스트 고정에 의해 측면으로부터 벗겨져 나아가는 상태로 제거된다.
따라서, 수지(13)는 용이하게 제거될 수 있다.
이로부터 리이드(12a)는 전표면적으로 납땜되거나 도금될 수 있는 것이다. 결론적으로, 회로기판 상에 있는 장치의 부적합한 설치는 감소되며, 이로부터 신뢰도가 현저하게 향상되어진다. 나아가서, 잔유 수지에 기인하는 오동작 발생율은 제11(a)도에 도시된 종래의 15-30%에서 실질적으로 제11(b)도의 0%로 감소된다.(제11(b)도는 본 발명에 따른것)
상술한 본 발명에 있어서, 외부 리이드의 거친돌기는 압착공정에 의해 찌그러질 수 있다. 따라서 제12도에 도시된 것처럼, 회로기판(15)상에 설치되는 리이드(12a)상의 납땜물질(16)에 대한 크리핑(creeping : 매끄럽게 하는 것)이 개선되므로 설치상태를 양호하게 만들 수 있다.
나아가, 블라스트 공정에서 리이드(12a)의 측면상에 있는 수지(13)를 용이하고 완전하게 벗겨내기 위해서, 리이드(12a)의 양 모서리를 전술한 방법에 의해 찌그러뜨릴 수 있다.
특히, 제9(b)도에 도시된 바와 같은 찌그러뜨리는 단계가 지난 후, 양 모서리가 소성적으로 변형된 리이드(12a)는 제13도에 도시된 개방각도 θ를 갖는 외부 리이드 지지부로서 하측 모울드(19)상에 놓여진다.
그후 상측 모울드(20)는 상부로부터 하강하고, 리이드(12a)는 모울드(19)로 눌리워진다.
따라서 제14도에 도시한 바와 같이, 리이드(12a)하측부분의 양모서리는 찌그러진 영역(A)을 형성하고자 소성적으로 변형된다.
나아가, 리이드(12a)의 측면에 점착된 수지(13)는 바깥으로 벗겨지게 된다.
그후, 리이드(12a)에 점착된 수지는 블라스트 단계에서 완전하게 제거되고, 리이드(12a)상에 수지가 전혀없는 장치가 제15도처럼 형성된다.
연이어, 리이드 프레임(12)의 불필요한 프레임 부분은 절단되고, 장치는 전술한 것과 같은 방법으로 납땜질되며 도금된다. 이로부터 완제품이 만들어지는 것이다.
상술한 바와 같은 본 발명에 따르면, 외부 리이드에 점착된 수지는 수지봉합단계에서 완전하게 제거될 수 있고, 이부 리이드 상의 납땜물질을 매끄럽게 하는 수지봉합형 반도체장치 제조방법이 향상될 수 있으며, 고신뢰도로서 회로기판상에 용이하게 정착될 수 있는 리이드를 제공할 수 있다.
전술한 실시예에 있어서, 찌그러진 영역(A)을 형성시키기 위해 외부 프레임(12a)을 누르는 공정은 각도θ를 가지는 V형 홈의 펀치상에 리이드(12a)를 얹어놓으므로써 실시된다. 하지만 각 공정은 전술한 실시예에 국한되는 것은 아니다. 즉 일예로, 제16도에 도시한 활모양의 홈(21)으로된 압착면을 가지는 펀치(22)와 같은 임의의 수단이 사용될수도 있는 것이다.

Claims (3)

  1. 리이드 프레임상에 형성된 베드위에 반도체 소자를 함유한 펠렛을 점착시키는 공정과, 와이어 본딩으로써 펠렛의 본딩 패드와 리이드 프레임을 접속시키는 공정, 펠렛과 그 결속부분을 수지로 리이드 프레임에 봉입시키는 공정 및 수지봉입과정에서 외부리이드의 측면에 점착된 수지를 제거하는 공정등을 구비하고 있는 수지봉합형 반도체장치의 제조방법에 있어서, 수지를 제거하는 공정의 앞에 상기한 외부 리이드의 상측 양 모서리나 상하측 양 모서리를 장축방향으로 찌그러뜨리는 공정이 포함되는 것을 특징으로 하는 수지봉합형 반도체장치의 제조방법.
  2. 제1항에 있어서, 양 모서리를 찌르거뜨리는 공정은 움푹패인 홈으로 된 압착면이 형성되어 있는 펀치를 사용하여서 실시되는 것을 특징으로 하는 수지봉합형·반도체장치의 제조방법.
  3. 제1항에 있어서, 양모서리를 찌그러뜨리는 공정에는 외부 리이드의 상측 양 모서리를 찌그러뜨리는 공정과, 상기 고정후에 외부 리이드의 하측 양 모서리를 찌그러뜨리는 공정의 포함되어 있음을 특징으로 하는 수지 봉합형 반도체장치의 제조방법.
KR1019840007744A 1984-02-22 1984-12-07 수지봉합형 반도체장치의 제조방법 KR890004819B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59-32069 1984-02-22
JP59032069A JPS60176259A (ja) 1984-02-22 1984-02-22 樹脂封止形半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR850006259A KR850006259A (ko) 1985-10-02
KR890004819B1 true KR890004819B1 (ko) 1989-11-27

Family

ID=12348585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007744A KR890004819B1 (ko) 1984-02-22 1984-12-07 수지봉합형 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US4592131A (ko)
JP (1) JPS60176259A (ko)
KR (1) KR890004819B1 (ko)
DE (1) DE3446647A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862586A (en) * 1985-02-28 1989-09-05 Michio Osada Lead frame for enclosing semiconductor chips with resin
US4885837A (en) * 1988-01-13 1989-12-12 Mitsubishi Denki Kabushiki Kaisha Apparatus for forming leads of semiconductor devices
MX9205128A (es) * 1991-09-30 1993-04-01 Motorola Inc Metodo para procesar un bloque de circuito integrado semiconductor.
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JP2590747B2 (ja) * 1994-07-29 1997-03-12 日本電気株式会社 半導体装置の製造方法
KR19980042662A (ko) * 1996-11-22 1998-08-17 윌리엄비.켐플러 집적 회로 칩 패키징 방법
JP3627846B2 (ja) * 1999-12-09 2005-03-09 矢崎総業株式会社 被覆電線端末接続部の防水処理装置
NL1018511C2 (nl) * 2001-07-11 2003-01-14 Fico Bv Werkwijze en inrichting voor het met een enkele bewerking uit een drager verwijderen van een dragerdeel, en een uit een drager verwijderd product.

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539675A (en) * 1965-10-22 1970-11-10 Motorola Inc Method for encapsulating semiconductor devices
NL6605674A (ko) * 1966-04-28 1967-10-30
IT1162038B (it) * 1978-10-05 1987-03-18 Necchi Spa Attuatore elettromeccanico applicato su macchine per cucire a comando elettronico
US4451973A (en) * 1981-04-28 1984-06-05 Matsushita Electronics Corporation Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
EP0084424A3 (en) * 1982-01-07 1984-06-13 American Microsystems, Incorporated Chemical removal of resin bleed from encapsulated devices and device treated by the method

Also Published As

Publication number Publication date
JPS60176259A (ja) 1985-09-10
DE3446647C2 (ko) 1990-02-01
DE3446647A1 (de) 1985-08-29
KR850006259A (ko) 1985-10-02
US4592131A (en) 1986-06-03
JPH0145228B2 (ko) 1989-10-03

Similar Documents

Publication Publication Date Title
KR100809818B1 (ko) 반도체 장치의 제조 방법
US5653891A (en) Method of producing a semiconductor device with a heat sink
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
KR100859624B1 (ko) 반도체 장치의 제조 방법
KR890004819B1 (ko) 수지봉합형 반도체장치의 제조방법
JP2016146457A (ja) 半導体装置およびその製造方法
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
JPH08318328A (ja) リード切断用金型
JPH07335815A (ja) リードフレーム及びこれを用いた半導体装置
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
JP3340455B2 (ja) Ｏリングパッケージ
JP2007081232A (ja) 半導体装置の製造方法
JPS635912B2 (ko)
JPS6331128A (ja) 樹脂かす除去方法
JPH04276648A (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
JP4225312B2 (ja) 半導体装置
JPS6065551A (ja) 樹脂封止型半導体装置とその製造方法
JPH11340399A (ja) 半導体装置用リードフレーム及びその製造方法
JP2003204019A (ja) 凸型ヒートシンク付き半導体装置の製造方法及び凸型ヒートシンクの製造方法
KR19990053262A (ko) 반도체 패키지의 제조방법
JP2001077281A (ja) 樹脂封止型半導体装置の製造方法
JP2007294637A (ja) 半導体装置の製造方法
JP2001077264A (ja) 樹脂封止型半導体装置の製造方法
JPH0230152A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041101

Year of fee payment: 16

EXPY Expiration of term