KR890001170A - 반도체 장치의 폴리사이드 구조 제조방법 - Google Patents

반도체 장치의 폴리사이드 구조 제조방법 Download PDF

Info

Publication number
KR890001170A
KR890001170A KR1019870006722A KR870006722A KR890001170A KR 890001170 A KR890001170 A KR 890001170A KR 1019870006722 A KR1019870006722 A KR 1019870006722A KR 870006722 A KR870006722 A KR 870006722A KR 890001170 A KR890001170 A KR 890001170A
Authority
KR
South Korea
Prior art keywords
manufacturing
semiconductor device
polysilicon
polyside
polyside structure
Prior art date
Application number
KR1019870006722A
Other languages
English (en)
Other versions
KR890004883B1 (ko
Inventor
이철진
류지효
이수천
김원주
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019870006722A priority Critical patent/KR890004883B1/ko
Publication of KR890001170A publication Critical patent/KR890001170A/ko
Application granted granted Critical
Publication of KR890004883B1 publication Critical patent/KR890004883B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

반도체 장치의 폴리사이드 구조 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 폴리사이드 구조 형성의 실시예.

Claims (1)

  1. 반도체 장치에서 실리콘 산화막상에 폴리실리콘과 실리사이드막의 이층구조를 폴리사이드를 제조하는 방법에 있어서, 실리콘 반도체 기판(6)상에 형성된 소정의 절연막(7)상부에 폴리실리콘(8)을 형성하는 제1공정과, 초고주파 스퍼터 에칭방법으로 폴리실리콘(8)상부에 실리사이드(9)를 형성하는 제3공정을 구비하여 이들 공정의 연속으로 폴리사이드 구조를 형성함을 특징으로 하는 반도체 장치의 폴리사이드 구조 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870006722A 1987-06-30 1987-06-30 반도체 장치의 폴리사이드 구조 제조방법 KR890004883B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870006722A KR890004883B1 (ko) 1987-06-30 1987-06-30 반도체 장치의 폴리사이드 구조 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870006722A KR890004883B1 (ko) 1987-06-30 1987-06-30 반도체 장치의 폴리사이드 구조 제조방법

Publications (2)

Publication Number Publication Date
KR890001170A true KR890001170A (ko) 1989-03-18
KR890004883B1 KR890004883B1 (ko) 1989-11-30

Family

ID=19262477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870006722A KR890004883B1 (ko) 1987-06-30 1987-06-30 반도체 장치의 폴리사이드 구조 제조방법

Country Status (1)

Country Link
KR (1) KR890004883B1 (ko)

Also Published As

Publication number Publication date
KR890004883B1 (ko) 1989-11-30

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR890013786A (ko) 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법
KR900013605A (ko) 반도체 기판상의 가용성 링크 제작방법
KR910013541A (ko) 반도체 장치의 제조방법
KR890001170A (ko) 반도체 장치의 폴리사이드 구조 제조방법
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법
KR900003974A (ko) 반도체장치의 제조방법
KR950004548A (ko) 반도체소자 제조방법
KR970052255A (ko) 반도체 소자의 콘택홀 매립 방법
KR920022492A (ko) 반도체 소자의 폴리사이드 라인 형성 방법
KR970054050A (ko) 반도체장치의 커패시터 제조방법
KR920015471A (ko) 반도체장치의 메탈 콘택 형성방법
KR930001353A (ko) 바이모스 제조방법
KR940016735A (ko) 반도체 소자의 금속 배선 제조 방법
KR920015483A (ko) 절연막의 제조방법
KR940016502A (ko) 반도체소자의 2단계 선택금속 플러그 형성방법
KR880013235A (ko) 반도체 장치의 제조방법
KR940018930A (ko) 반도체 소자의 평탄화 방법
KR890011059A (ko) 반도체 장치의 제조방법
KR930024171A (ko) 마스크롬 제조방법
KR920017226A (ko) 반도체장치의 비트라인 콘택영역의 단차 개선방법
KR920013629A (ko) 반도체장치
KR920016611A (ko) 금속실리사이드 보호층 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011008

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee