KR880011674A - 캐쉬 메모리 장치 - Google Patents

캐쉬 메모리 장치 Download PDF

Info

Publication number
KR880011674A
KR880011674A KR1019880003334A KR880003334A KR880011674A KR 880011674 A KR880011674 A KR 880011674A KR 1019880003334 A KR1019880003334 A KR 1019880003334A KR 880003334 A KR880003334 A KR 880003334A KR 880011674 A KR880011674 A KR 880011674A
Authority
KR
South Korea
Prior art keywords
data
cache memory
command code
command
processor
Prior art date
Application number
KR1019880003334A
Other languages
English (en)
Other versions
KR910002556B1 (ko
Inventor
바 쯔까사 마또
다께시 아이까와
케니찌 마에다
미쯔오 사이또
미쯔요시 오까무로
Original Assignee
아오이 죠이찌
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시기가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR880011674A publication Critical patent/KR880011674A/ko
Application granted granted Critical
Publication of KR910002556B1 publication Critical patent/KR910002556B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3812—Instruction prefetching with instruction modification, e.g. store into instruction stream
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음

Description

캐쉬 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현한 캐쉬메모리 장치의 블럭선도.
제3도는 제1도의 메밍메모리의 분할영역을 설명하기 위한 도면.
제5도는 본 발명의 다른 실시예에 따른 캐쉬 메모리 장치의 블럭선도.

Claims (7)

  1. 캐쉬 메모리 장치에 있어서, 컴퓨터의 프로세서(1)와 데이터 영역 및 명령코드로 영역을 가진 메인 메모리(2)에 결합되어, 상기 프로세서가 실행하는 명령을 기억하기 위한 명령 캐쉬 메모리수단(6)과 : 상기 프로세서 및 상기 메임메모리에 결합되어, 데이터를 기억하기 위한 데이터 캐쉬 메모리수단(5)과 ; 상기 프로세서에 의해 상기 메인메모리의 명령코그 영역내로의 기입이 수행된 것을 검출하기 위한 명령코드 영역변경 검출수단(21)과 ; 상기 명령코드 영역변경 검출수단, 상기 명령 캐쉬메모리 수단 및 상디 데이터 캐쉬메모리 수단에 결합되어, 상기 명령 코드 영역변결 검출수단이 상기 데이터 캐쉬 메모리 수단으로부터 상기 메인 메모리의 명령코드 영역내로 명령코드가 기입된 것을 검출한 경구 상기 데이터 캐쉬 메모리내로의 기입을 상기 프로세서에서 상기 메인메모리로의 직접 기입으로 변경시키도록 상기 데이터캐쉬 메모리를 제어함과 아울러, 상기 기입이 상기 메인메모리로의 직접 기입으로 변경된 후에 명령 코드영역내로 기입된 명령코드의 내용이 상기 명령캐쉬메모리에 기억된 경우 상기 명령코드를 무효화시키는 신호를 상기 명령캐쉬메모리에 인가하기 위한 명령코드 영역변경 처리수단(220을 구비한 것을 특징으로 하는 캐쉬 메모리장치.
  2. 제1항에 있어서, 상기 명령 코드영역 변경 검출수단은 상기 메인메모리의 명령 코드 영역과 데이터영역의 배열을 나타내는 테이블로 형성되는 것을 특징으로 하는 캐쉬메모리장치.
  3. 제1항에 있어서, 상기 데이터 캐쉬메모리 및 상기 명령캐쉬메모리는 각각 태그부 및 대이타부를 가지며, 상기 명령캐쉬메모리의 태그부는 유효 플래그를 포함하고, 상기 명령코드영역 변경프로세서는 상기 명령 캐쉬메모리에 기억된 프로그램 데이터의 내용을 무효시킬 때 유효플래그 1비트를 0비트로 변경하는 것을 특징으로 하는 캐쉬 메모리 장치.
  4. 제3항에 있어서, 상기 명령캐쉬메모리의 태그부는 데이터가 제기입되었음을 나타내는 변경플래그를 추가로 포함하며, 상기 명령코드영역 변경처리수단은 단지 변경상태의 데이터가 상기 변경플래그에 따라 다른 데이터로 대체된 경우에만 상기 변경사태의 대이타를 상기 메인 메모리의 데이터레 대응하는 어드레스로 재기입하기 위한 명령 캐쉬 재기입기능을 갖는 것을 특징으로 하는 캐쉬메모리장치.
  5. 캐쉬메모리장치에 있어서, 컴퓨터의 프로세서와 데이터 영역 및 명령 코드영역을 가진 메인메모리에 결합되어, 상기 프로세서가 실행하는 명령을 기억하기 위한 명령 캐쉬 메모리수단과, 상기 프로세서 및 상기 메인메모리에 결합되어, 데이터를 기억하디 위한 데이터 캐쉬 매모리 수단과 ; 상기 프로세서레 의해 상기 메인메모리의 명령코드영역내로의 기입이 수행된 것을 검출하기 위한 명령코드 영역변경 검출수단과 ; 상기 명령 코드 영역 변경검출수단, 상기 명령캐쉬메모리 수단 및 상기 데이터 케쉬메모리 수단에 결합되어, 상기 명령 코드영역변경 검출수단이 상기 수단으로부터 상기 메인메모리의 명령코드 영역내로 명령코드가 기입된 것을 검출한 경우, 상기 데이터 케쉬메모리 내로의 기입을 상기 프로세서에서 상기 메인메모리로의 직접기입으로 변경시키도록 상기 데이터 캐쉬 메모리를 제어함과 아울러, 상기 기입이 상기 메인메모리로의 직접기입으로 변경된 후에 명령코드영역내로 기입된 명령코드의 내용이 상기 명령캐쉬메모리에 기억된 경우 상기 명령코드를 무효화시키는 신호를 상기 명령 캐쉬메모리에 인가하기 위한 명령코드영역 변경 처리 수단과 ; 상기 명령코드변경처리 수단 및 상기 캐쉬메모리 사이와 상기 프로세서레 결합되어, 구 명령코드를 상기 프로레서로부터의 신 데이터로 대체하기 위해 변경된 구명령코드가 상기 명령캐쉬메모리에 캐쉬될때 상기 명령코드 변경처리 수단으로부터 데이터 선택신호를 수신하기 위한 선택디 수단을 구비한 것을 특징으로 하는 캐쉬메모리장치.
  6. 제5항에 있어서, 상기 데이터캐쉬메모리 및 상기 명령캐쉬메모리는 각각 태그부 및 데이터부를 가지며, 상기 명령캐쉬 메모리의 태그부는 유효 플래그를 포함하고, 상기 명령코드영역 변경프로세서는 상기 명령캐쉬메모리내에 기억된 프로그램 데이터의 내용을 무효화 시킬 때 효효플래그 1비트를 0비트로 변경하는 것을 특징으로 하는 캐쉬메모리장치.
  7. 제6항에 있어서, 상기 명령캐쉬메모리의 태그부는 데이터가 재기입 되었음을 나타내는 변경플래스를 추가로 포함하며, 상기 명령코드영역 변경처리 수단은 단지 변경상태의 데이터가 상기 변경플래그에 따라다른 데이타로 대체된 경우에만 상기 변경상태의 데이터를 상기 메인메모리의 데이터에 대응하는 어드레스로 재기입 하기 위한 명령 캐쉬 재기입 기능을 갖는 것을 특징으로 하는 캐쉬메모리장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880003334A 1987-03-28 1988-03-28 캐쉬메모리장치 KR910002556B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-73000 1987-03-28
JP62073000A JPS63240650A (ja) 1987-03-28 1987-03-28 キヤツシユメモリ装置

Publications (2)

Publication Number Publication Date
KR880011674A true KR880011674A (ko) 1988-10-29
KR910002556B1 KR910002556B1 (ko) 1991-04-24

Family

ID=13505652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003334A KR910002556B1 (ko) 1987-03-28 1988-03-28 캐쉬메모리장치

Country Status (4)

Country Link
US (1) US4992977A (ko)
EP (1) EP0285346A3 (ko)
JP (1) JPS63240650A (ko)
KR (1) KR910002556B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2511146B2 (ja) * 1989-07-07 1996-06-26 富士通株式会社 デ―タ処理装置
WO1991004536A1 (en) * 1989-09-20 1991-04-04 Dolphin Server Technology A/S Instruction cache architecture for parallel issuing of multiple instructions
EP0475209A3 (en) * 1990-09-14 1993-09-29 Siemens Aktiengesellschaft Arrangement for the determination of instructions modified by the cpu of a processor
JPH05189238A (ja) * 1992-01-14 1993-07-30 Nec Corp 動的プログラムロード方式
US5586303A (en) * 1992-02-12 1996-12-17 Integrated Device Technology, Inc. Structure and method for providing a cache memory of selectable sizes
JPH05324469A (ja) * 1992-04-02 1993-12-07 Nec Corp キャッシュ・メモリを内蔵したマイクロプロセッサ
US5471598A (en) * 1993-10-18 1995-11-28 Cyrix Corporation Data dependency detection and handling in a microprocessor with write buffer
US5615402A (en) * 1993-10-18 1997-03-25 Cyrix Corporation Unified write buffer having information identifying whether the address belongs to a first write operand or a second write operand having an extra wide latch
US6219773B1 (en) 1993-10-18 2001-04-17 Via-Cyrix, Inc. System and method of retiring misaligned write operands from a write buffer
US5740398A (en) * 1993-10-18 1998-04-14 Cyrix Corporation Program order sequencing of data in a microprocessor with write buffer
US5539895A (en) * 1994-05-12 1996-07-23 International Business Machines Corporation Hierarchical computer cache system
JP3127796B2 (ja) * 1994-10-07 2001-01-29 松下電器産業株式会社 情報記録再生装置
US5651134A (en) * 1994-10-26 1997-07-22 Ncr Corporation Method for configuring a cache memory to store only data, only code, or code and data based on the operating characteristics of the application program
US7330954B2 (en) * 2002-04-18 2008-02-12 Intel Corporation Storing information in one of at least two storage devices based on a storage parameter and an attribute of the storage devices
GB2426082B (en) * 2005-05-09 2007-08-15 Sony Comp Entertainment Europe Memory caching in data processing
JP5482197B2 (ja) * 2009-12-25 2014-04-23 富士通株式会社 演算処理装置、情報処理装置及びキャッシュメモリ制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481573A (en) * 1980-11-17 1984-11-06 Hitachi, Ltd. Shared virtual address translation unit for a multiprocessor system
US4445174A (en) * 1981-03-31 1984-04-24 International Business Machines Corporation Multiprocessing system including a shared cache
JPS60123936A (ja) * 1983-12-07 1985-07-02 Fujitsu Ltd バッフア記憶制御方式
EP0156307A3 (en) * 1984-03-30 1988-04-20 Four-Phase Systems Inc. Pipelined processor having dual cache memories
US4807110A (en) * 1984-04-06 1989-02-21 International Business Machines Corporation Prefetching system for a cache having a second directory for sequentially accessed blocks
US4802085A (en) * 1987-01-22 1989-01-31 National Semiconductor Corporation Apparatus and method for detecting and handling memory-mapped I/O by a pipelined microprocessor

Also Published As

Publication number Publication date
JPS63240650A (ja) 1988-10-06
US4992977A (en) 1991-02-12
EP0285346A2 (en) 1988-10-05
KR910002556B1 (ko) 1991-04-24
EP0285346A3 (en) 1990-09-12

Similar Documents

Publication Publication Date Title
KR880011674A (ko) 캐쉬 메모리 장치
KR960001988A (ko) 데이타프리페치방법 및 그를 위한 정보처리장치
KR100284975B1 (ko) 플래시 메모리가 주 메모리를 보충하도록 하는 메모리 관리자
KR890017609A (ko) 멀티프로세서 데이타 처리시스템 및 그것에 사용되는 캐시장치
KR900005299A (ko) 가상계산기 시스템
US4349875A (en) Buffer storage control apparatus
KR910003499A (ko) 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하는 데이타 처리 장치
JP2009282920A (ja) キャッシュメモリ装置
KR900018808A (ko) 파이프라인방식(pipeline 方式)의 마이크로프로세서
US5974510A (en) Method for testing the non-cacheable region functioning of a cache memory controller
US4803616A (en) Buffer memory
KR970066889A (ko) 다중레벨 분기 예측 방법 및 장치
SE8107832L (sv) Dator med forbettrat fickminne
ATE273536T1 (de) Verfahren und vorrichtung zur zugriffsteuerung von gemeinsamem speicher
KR920005296B1 (ko) 정보처리장치
JPH07168760A (ja) キャッシュ制御装置
JPH08305634A (ja) 情報処理方法及び装置
JPH02238490A (ja) 画像処理装置
JP2637853B2 (ja) キャッシュメモリ装置
JPS6432353A (en) Magnetic disk device with cache memory
KR910003495A (ko) 소형의 고속 록어사이드 데이타 캐시 메모리
JPH0512109A (ja) キヤツシユメモリ方式
JP2864548B2 (ja) 命令キャッシュ装置
KR900013394A (ko) 기억버퍼를 갖는 마이크로 프로세서
JPH0594367A (ja) バツフア記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee