JP7381527B2 - 表示パネル及びこれを用いた表示装置 - Google Patents

Description

本発明は、解像度又はＰＰＩ（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ）が部分的に異なる表示パネル及びこれを用いた表示装置に関する。

電界発光表示装置は、発光層の材料に応じて無機発光表示装置と有機発光表示装置に大別される。アクティブマトリックス型（ａｃｔｉｖｅ ｍａｔｒｉｘ ｔｙｐｅ）の有機発光表示装置は、自ら発光する有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅmｉｔｔｉｎｇ Ｄｉｏｄｅ： 以下、「ＯＬＥＤ」という。）を含み、応答速度が速く、発光効率、輝度及び視野角が大きいという長所がある。有機発光表示装置は、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、「ＯＬＥＤ」という。）がピクセルのそれぞれに形成される。有機発光表示装置は、応答速度が速く、発光効率、輝度、視野角などに優れているだけでなく、ブラック階調を完全なブラックで表現することができるため、コントラスト比（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）と色再現率に優れている。

モバイル端末機のマルチメディア機能は向上している。例えば、スマートフォンにはカメラが基本的に内蔵されており、カメラの解像度が既存のデジタルカメラの水準にまで高まってきているのが趨勢である。スマートフォンのフロントカメラは、画面デザインを制限して画面デザインを難しくしている。カメラが占める空間を減らすべく、切き欠き（ｎｏｔｃｈ）又はパンチホール（ｐｕｎｃｈ ｈｏｌｅ）を含む画面デザインがスマートフォンに採択されることがあるが、カメラによって画面の大きさが依然として制限されてしまい、フルスクリーン表示（Ｆｕｌｌ－ｓｃｒｅｅｎ ｄｉｓｐｌａｙ）を実現することができなかった。

特開２０１９－２８４２６号公報

フルスクリーン表示を実現するために、表示パネルの画面内に低解像度ピクセルが配置されたセンシング領域を設けることができる。このようなセンシング領域で点灯されるピクセルの数が相対的に少ないので、画面全体の輝度均一度のためにセンシング領域のピクセルを相対的に高い電圧で駆動することができる。この場合、データ電圧が低解像度領域の輝度を高めるためにはさらに高くならなければならず、そのため、電圧範囲を拡張しなければならないので、データ電圧マージン（Ｍａｒｇｉｎ）が狭くなり、ガンマリファレンス電圧を発生する回路のコストが上昇してしまう。

本発明は、前述した必要性及び／または問題を解決することを目的とする。本発明の目的は、フルスクリーン表示を実現してデータ電圧マージンを狭めることなく、かつ、画面全体で均一な輝度を実現することができる、表示パネル及びこれを用いた表示装置を提供することにある。本発明の目的は、上述した課題に制限されず、言及されていないもう一つの課題は、以下の記載から当業者に明確に理解し得る。

本発明の一つの実施例による表示パネルは、ピクセルが配置された第１ピクセル領域と、前記第１ピクセル領域に比べて解像度又はＰＰＩ（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ）の低いピクセルが配置された第２ピクセル領域とを含む。

前記第１ピクセル領域のピクセルのそれぞれは、発光素子を駆動する第１駆動素子を含む。前記第２ピクセル領域のピクセルのそれぞれは、発光素子を駆動する第２駆動素子を含む。

前記第２駆動素子は、第１及び第２ゲート電極を含む。前記第２駆動素子の第１ゲート電極へ、前記第２ピクセル領域のピクセルに書き込まれるピクセルデータのデータ電圧が印加される。

前記第２駆動素子の第２ゲート電極へ、前記第２ピクセル領域の輝度を高める補償電圧が印加される。

本発明の一つの実施例による表示装置は、前記表示パネルと、入力映像のピクセルデータをデータ電圧に変換して、前記第１及び第２ピクセル領域のピクセルに接続されたデータラインへ前記データ電圧を供給するデータ駆動部と、前記補償電圧を発生する輝度補償部とを含む。

本発明は、映像が表示される画面にセンサが配置されるため、フルスクリーン表示（Ｆｕｌｌ－ｓｃｒｅｅｎ ｄｉｓｐｌａｙ）の画面を実現することができる。

本発明は、低解像度又は低ＰＰＩ領域の発光素子を駆動するための駆動素子をダブルゲート構造のトランジスタで実現し、ピクセルの輝度を高めるための補償電圧を駆動素子の第２ゲート電極に印加することで、解像度又はＰＰＩが領域別に異なる画面の輝度均一度を向上させることができる。

本発明は、低解像度又は低ＰＰＩ領域のピクセルに印加されるデータ電圧の電圧範囲を拡張せずに電圧マージンを確保して、高い解像力でサブピクセルの輝度偏差を光学補償し得るので、光学補償の精度を向上することができ、経時変化による画質補償のためのデータ電圧可変範囲を確保することができる。本発明で得られる効果は、上述した効果に限定されず、言及していないもう一つの効果は以下の記載から、本発明が属する技術分野における通常の知識を有する者は明確に理解し得る。

本発明の実施例による表示パネルを概略的に示す断面図である。 表示パネルの画面内にセンサモジュールが配置された領域を示す平面図である。 第１ピクセル領域のピクセル配置を示す図である。 第２ピクセル領域のピクセル配置を示す図である。 本発明に適用可能な様々なピクセル回路を示す回路図である。 本発明に適用可能な様々なピクセル回路を示す回路図である。 本発明に適用可能な様々なピクセル回路を示す回路図である。 図７に示されたピクセル回路の駆動方法を示す波形図である。 本発明の実施例による表示装置を示すブロック図である。 本発明の実施例による表示装置がモバイル機器に適用された例を示す図である。 画面の第１及び第２ピクセル領域のピクセルに印加されるデータ電圧範囲が同一のとき、第１及び第２ピクセル領域間の輝度差を示す図である。 画面の第２ピクセル領域のピクセルに印加されるデータ電圧範囲を拡張して、第１及び第２ピクセル領域間の輝度差が減少された例を示す図である。 本発明の第１実施例による駆動素子のダブルゲート構造を概略的に示す回路図である。 図１３に示された第１駆動素子の断面構造を示す断面図である。 図１３に示された第２駆動素子の断面構造を示す断面図である。 図７に示されたピクセル回路に、図１３に示された第１駆動素子が適用された例を示す回路図である。 図７に示されたピクセル回路に、図１３に示された第２駆動素子が適用された例を示す回路図である。 本発明の第２実施例による駆動素子のダブルゲート構造を概略的に示す回路図である。 図１８に示された第２駆動素子とスイッチ素子の断面構造を示す断面図である。 図７に示されたピクセル回路に、図１８に示された第２駆動素子とスイッチ素子が適用された例を示す回路図である。 表示パネル上で電源ラインと補助データラインを示す平面図である。 第２ピクセル領域に配置されたサブピクセルの色別に最適化された補償電圧が異なるように印加される例を示す回路図である。 データ駆動部の出力電圧範囲と色別の補償電圧とを示す図である。 表示パネル上で電源ラインと色別に分離された補助データラインとを示す平面図である。 電圧マージンが確保されたデータ駆動部の出力電圧と、表示パネルに印加される補償電圧とを用いた第２ピクセル領域の輝度向上効果を示す図である。 補償電圧がデータ駆動部へ独立した経路に沿って伝送される例を示す図である。 補償電圧がデータ駆動部のチャネルから出力される例を示す図である。 補償電圧がデータ駆動部のチャネルから出力される例を示す図である。 本発明の第１実施例によって画面の輝度補償方法を示す手順図である。 本発明の第２実施例によって画面の輝度補償方法を示す手順図である。 本発明の第３実施例によって画面の輝度補償方法を示す手順図である。 本発明の第４実施例によって画面の輝度補償方法を示す手順図である。 ピクセルデータに対するヒストグラムの計算結果の一例を示す図である。

本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すれば、明確になるであろう。しかし、本発明は、以下で開示される実施例に限定されるものではなく、互いに異なる様々な形態で具現化されるものであり、単に本実施例は、本発明の開示が完全になるようにし、本発明の属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇により定義されるだけである。

本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、数などは例示的なものであるから、本発明は図示された事項に限定されるものではない。明細書の全体に亘って同一の参照符号は同一の構成要素を指す。また、本発明を説明するにあたり、関連する公知技術についての具体的な説明が本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。

本明細書上で言及された「含む」、「有する」、「からなる」などが使用される場合、「～だけ」が使用されない以上、他の部分を追加することができる。構成要素を単数で表現した場合には、特段に明示的な記載事項がない限り、複数が含まれる場合を包含する。

構成要素を解釈するにあたり、別途の明示的な記載がなくても、誤差範囲を含むことと解釈すべきである。

位置関係についての説明である場合、例えば、「～の上に」、「～の上部に」、「～の下に」、「～の下部に」、「～の隣に」などのように２つの部分の位置関係が説明される場合、「すぐに」又は「直接」が使用されない以上、２つの部分の間に１つ以上の他の部分が位置することもできる。

実施例の説明において、第１、第２などが様々な構成要素を述べるために使用されるが、これらの構成要素はこれらの用語により限定されない。これらの用語は、単に１つの構成要素を他の構成要素と区別するために使用するものである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素でもあり得る。
明細書の全体に亘って同一の参照符号は、同一の構成要素を指す。

いくつかの実施例の特徴が部分的又は全体的に互いに結合又は組み合わせ可能であり、技術的に様々な連動及び駆動が可能であり、各実施例が相互に対して独立して実施可能であり、組合わせて一緒に実施することもできる。

本発明の表示装置において、ピクセル回路は複数のトランジスタを含み得る。トランジスタは、酸化物半導体を含むＯｘｉｄｅＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ、ＬＴＰＳ）を含むＬＴＰＳ－ＴＦＴなどで実現され得る。トランジスタのそれぞれは、ｐチャネルＴＦＴ又はｎチャネルＴＦＴで実現され得る。

トランジスタは、ゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）を含む３電極素子である。ソースは、キャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。トランジスタ内において、キャリアはソースから流れ始める。ドレインは、トランジスタからキャリアが外部に出ていく電極である。トランジスタにおいて、キャリアの流れはソースからドレインへと流れる。ｎチャネルトランジスタの場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるため、ソースからドレインへと電子が流れることができるように、ソース電圧がドレイン電圧よりも低い電圧を有する。ｎチャネルトランジスタにおいて、電流の方向はドレインからソース側へと流れる。ｐチャネルトランジスタ（ＰＭＯＳ）の場合、キャリアが正孔（ｈｏｌｅ）であるため、ソースからドレインへと正孔が流れることができるように、ソース電圧がドレイン電圧よりも高い。ｐチャネルトランジスタにおいて、正孔がソースからドレイン側へと流れるため、電流がソースからドレイン側へと流れる。トランジスタのソースとドレインは固定されていないものであることに注意すべきである。例えば、ソースとドレインは印加電圧によって変更され得る。したがって、トランジスタのソースとドレインによって発明は限定されない。以下の説明において、トランジスタのソースとドレインを第１及び第２電極であると称することにする。

ゲート信号は、ゲートオン電圧（Ｇａｔｅ Ｏｎ Ｖｏｌｔａｇｅ）とゲートオフ電圧（Ｇａｔｅ Ｏｆｆ Ｖｏｌｔａｇｅ）との間でスイング（ｓｗｉｎｇ）する。ゲートオン電圧はトランジスタのしきい値電圧よりも高い電圧に設定され、ゲートオフ電圧はトランジスタのしきい値電圧よりも低い電圧に設定される。トランジスタは、ゲートオン電圧に応答してターンオン（ｔｕｒｎ－ｏｎ）されるものの、ゲートオフ電圧に応答してターンオフ（ｔｕｒｎ－ｏｆｆ）される。ｎチャネルトランジスタの場合に、ゲートオン電圧はゲートハイ電圧（Ｇａｔｅ Ｈｉｇｈ Ｖｏｌｔａｇｅ）ＶＧＨ／ＶＥＨであり、ゲートオフ電圧はゲートロー電圧（Ｇａｔｅ Ｌｏｗ Ｖｏｌｔａｇｅ）ＶＧＬ／ＶＥＬであり得る。ｐチャネルトランジスタの場合に、ゲートオン電圧はゲートロー電圧ＶＧＬ／ＶＥＬであり、ゲートオフ電圧はゲートハイ電圧ＶＧＨ／ＶＥＬであり得る。

以下、添付の図面を参照して、本発明の様々な実施例を詳細に説明する。

図１及び図２を参照すると、表示パネル１００は、入力映像を再現する画面を含む。画面は、解像度が互いに異なる第１及び第２ピクセル領域ＤＡ、ＣＡに分けられる。

第１ピクセル領域ＤＡと第２ピクセル領域ＣＡのそれぞれは、入力映像のピクセルデータが書き込まれるピクセルが配置されたピクセルアレイを含む。第２ピクセル領域ＣＡは、第１ピクセル領域ＤＡに比べて低解像度のピクセル領域であり得る。第１ピクセル領域ＤＡのピクセルアレイは、高ＰＰＩ（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ）で配置されたピクセルを含み得る。第２ピクセル領域ＣＡのピクセルアレイは、低ＰＰＩで配置されたピクセルを含み得る。

図２に示されたように、表示パネル１００の下には、第２ピクセル領域ＣＡに対向する一つ以上のセンサモジュールＳＳ１、ＳＳ２が配置され得る。例えば、イメージセンサを含む撮像モジュール、赤外線センサモジュール、照度センサモジュールなどの様々なセンサが、表示パネル１００の第１ピクセル領域ＤＡの下に配置され得る。第２ピクセル領域ＣＡは、センサモジュールに向く光の透過率を高めるべく、投光部を含み得る。

第１ピクセル領域ＤＡと第２ピクセル領域ＣＡがピクセルを含んでいるため、入力映像は第１ピクセル領域ＤＡと第２ピクセル領域ＣＡに表示され得る。

第１ピクセル領域ＤＡと第２ピクセル領域ＣＡのピクセルのそれぞれは、映像の色（カラー）を実現するために、色が異なるサブピクセルを含む。サブピクセルは、赤色（Ｒｅｄ、以下では「Ｒサブピクセル」という。）、緑色（Ｇｒｅｅｎ、以下では「Ｇサブピクセル」という。）、及び、青色（Ｂｌｕｅ、以下では「Ｂサブピクセル」という。）を含む。図示してはいないが、ピクセルのそれぞれは、白色サブピクセル（以下では「Ｗサブピクセル」という。）をさらに含み得る。サブピクセルのそれぞれは、発光素子を駆動するピクセル回路を含み得る。

第１ピクセル領域ＤＡに比べてＰＰＩの低い第２ピクセル領域ＣＡにおいて、ピクセルの輝度と色座標を補償するための画質補償アルゴリズムが適用され得る。

本発明の表示装置は、センサが配置される第２ピクセル領域ＣＡにピクセルが配置されるため、カメラのような撮像モジュールによって画面の表示領域が制限されない。したがって、本発明の表示装置は、フルスクリーン表示（Ｆｕｌｌ－ｓｃｒｅｅｎ ｄｉｓｐｌａｙ）の画面を実現することができる。

表示パネル１００は、Ｘ軸方向の幅、Ｙ軸方向の長さ、そしてＺ軸方向の厚さを有する。表示パネル１００は、基板１０上に配置された回路層１２と、回路層１２の上に配置された発光素子層１４とを含み得る。発光素子層１４の上に偏光板１８が配置され、偏光板１８の上にはカバーガラス２０が配置され得る。

回路層１２は、データライン、ゲートライン、電源ラインなどの配線に接続されたピクセル回路、ゲートラインに接続されたゲート駆動部などを含み得る。回路層１２は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）により具現化されたトランジスタと、キャパシタなどの回路素子とを含み得る。回路層１２の配線と回路素子とは、複数の絶縁層と、絶縁層を挟んで分離された２つ以上の金属層と、半導体物質を含むアクティブ層とで具現され得る。

発光素子層１４は、ピクセル回路により駆動される発光素子を含み得る。発光素子は、ＯＬＥＤで具現化され得る。ＯＬＥＤは、アノードとカソードとの間に形成された有機化合物層を含む。有機化合物層は、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）ＨＩＬ、正孔輸送層（Ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ）ＨＴＬ、発光層（Ｅｍｉｓｓｉｏｎ ｌａｙｅｒ）ＥＭＬ、電子輸送層（Ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ）ＥＴＬ及び電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）ＥＩＬを含み得るが、これには限定されない。ＯＬＥＤのアノードとカソードに電圧が印加されると、正孔輸送層ＨＴＬを通過した正孔と電子輸送層ＥＴＬを通過した電子とが発光層ＥＭＬに移動されて励起子を形成し、発光層ＥＭＬから可視光が放出される。発光素子層１４は、赤色、緑色及び青色の波長を選択的に透過させるピクセルの上に配置され、カラーフィルタアレイをさらに含み得る。

発光素子層１４は、保護層により覆われることができ、保護層は封止層（ｅｎｃａｐｓｕｌａｔｉｏｎ ｌａｙｅｒ）により覆われることができる。保護層と封止層とは、有機膜と無機膜とが交互に積層された構造でもあり得る。無機膜は、水分や酸素の浸透を遮断する。有機膜は、無機膜の表面を平坦化する。有機膜と無機膜とが複数層に積層されると、単一層に比べて水分や酸素の移動経路が長くなり、発光素子層１４に影響を与える水分／酸素の浸透が効果的に遮断され得る。

封止層の上には偏光板１８が接着され得る。偏光板１８は、表示装置の屋外視認性を改善する。偏光板１８は、表示パネル１００の表面から反射する光を減らし、回路層１２の金属から反射する光を遮断してピクセルの明るさを向上させる。偏光板１８は、線偏光板と位相遅延フィルムとが貼り合わされた偏光板又は円偏光板で具現化され得る。

図３は、第１ピクセル領域ＤＡのピクセル配置の一例を示す図である。図４は、第２ピクセル領域ＣＡのピクセルと投光部の一例を示す図である。図３及び図４において、ピクセルに接続された配線は省略している。

図３を参照すると、第１ピクセル領域ＤＡは、高ＰＰＩで配列されたピクセルＰＩＸ１、ＰＩＸ２を含む。ピクセルＰＩＸ１、ＰＩＸ２のそれぞれは、三原色のＲ、Ｇ及びＢサブピクセルが１つのピクセルから構成されたリアルタイプピクセルで具現化され得る。ピクセルＰＩＸ１、ＰＩＸ２のそれぞれは、図面において省略したＷサブピクセルをさらに含み得る。

ピクセルのそれぞれは、サブピクセルレンダリングアルゴリズムを用いて、２つのサブピクセルが１つのピクセルから構成され得る。例えば、第１ピクセルＰＩＸ１は、Ｒ及び第１のＧサブピクセルから構成され、第２ピクセルＰＩＸ２は、Ｂ及び第２のＧサブピクセルから構成され得る。第１及び第２ピクセルＰＩＸ１、ＰＩＸ２のそれぞれで不足する色表現は、隣り合うピクセル間の当該カラーデータの平均値で補償することができる。

第１ピクセル領域ＤＡのピクセルは、所定の大きさの単位ピクセルグループＰＧ１、ＰＧ２で定義することができる。単位ピクセルグループＰＧ１、ＰＧ２は、４つのサブピクセルを含む所定の大きさのピクセル領域である。単位ピクセルグループＰＧ１、ＰＧ２は、第１方向（Ｘ軸）、第１方向に直交する第２方向（Ｙ軸）、第１方向と第２方向との間の傾斜角方向（θｘ及びθｙ軸）で繰り返す。θｘ及びθｙはそれぞれ、Ｘ軸及びＹ軸が４５°回転した傾斜軸の方向を示す。

単位ピクセルグループＰＧ１、ＰＧ２は、平行四辺形のピクセル領域ＰＧ１又は菱形のピクセル領域ＰＧ２であり得る。単位ピクセルグループＰＧ１、ＰＧ２は、長方形、正方形なども含まれるものと解釈すべきである。

単位ピクセルグループＰＧ１、ＰＧ２のサブピクセルは、第１色のサブピクセル、第２色のサブピクセル及び第３色のサブピクセルを含んでいるが、第１ないし第３色のサブピクセルのいずれか１つのサブピクセルは２つである。例えば、単位ピクセルグループＰＧ１、ＰＧ２は、１つのＲサブピクセル、２つのＧサブピクセル、及び１つのＢサブピクセルを含み得る。単位ピクセルグループＰＧ１、ＰＧ２内のサブピクセルは、色別に発光素子の発光効率が異なり得る。このことを考慮して、サブピクセルの大きさが色別に異なることもある。例えば、Ｒ、Ｇ、及びＢサブピクセルのうちでＢサブピクセルが最も大きく、Ｇサブピクセルが最も小さいことがある。

図４を参照すると、第２ピクセル領域ＣＡは、所定の距離離隔されたピクセルグループＰＧと、隣り合うピクセルグループＰＧ間に配置された投光部ＡＧとを含む。投光部ＡＧを介して外部光がセンサモジュールのレンズに受光される。投光部ＡＧは、最小限の光損失で光が入射できるように、金属なしで透過率の高い透明な媒質を含み得る。換言すると、投光部ＡＧは、金属配線やピクセルを含まず、透明な絶縁材料からなり得る。投光部ＡＧによって第２ピクセル領域ＣＡのＰＰＩが第１ピクセル領域ＤＡよりも低くなるようになる。

第２ピクセル領域ＣＡのピクセルグループＰＧには、１つ又は２つのピクセルが含まれ得る。ピクセルグループのピクセルのそれぞれは、２つないし４つのサブピクセルを含み得る。例えば、ピクセルグループ内の１ピクセルは、Ｒ、Ｇ及びＢサブピクセルを含むか、２つのサブピクセルを含み、Ｗサブピクセルをさらに含むことができる。図４の例において、第１ピクセルＰＩＸ１はＲ及びＧサブピクセルから構成され、第２ピクセルＰＩＸ２はＢ及びＧサブピクセルから構成された例であるが、これに限定されない。

投光部ＡＧの形状は、図４において円形に例示されているが、これに限定されない。例えば、投光部ＡＧは、円形、楕円形、多角形などの様々な形態に設計されることができる。

表示パネルの製造工程で生じる工程ばらつきと素子特性ばらつきによって、ピクセル間には駆動素子の電気特性で差があり得、このような差はピクセルの駆動時間が経過するにつれてさらに大きくなり得る。ピクセル間における駆動素子の電気的特性ばらつきを補償するために、有機発光表示装置に内部補償技術又は外部補償技術が適用され得る。

内部補償技術は、ピクセル回路のそれぞれに実装された内部補償回路を用いてサブピクセル別に駆動素子のしきい値電圧をセンシングし、そのしきい値電圧だけ駆動素子のゲート・ソース間電圧Ｖｇｓを補償する。外部補償技術は、外部補償回路を用いて、駆動素子の電気的特性に応じて変わる駆動素子の電流又は電圧をリアルタイムでセンシングする。外部補償技術は、ピクセル別にセンシングされた駆動素子の電気的特性ばらつき（又はバリエーション）だけ入力映像のピクセルデータ（デジタルデータ）を変調することで、ピクセルのそれぞれで駆動素子の電気的特性ばらつき（又はバリエーション）をリアルタイムで補償する。

図５ないし図７は、本発明に適用可能な様々なピクセル回路を示す回路図である。

図５を参照すると、ピクセル回路は、発光素子ＯＬＥＤと、発光素子ＯＬＥＤに電流を供給する駆動素子ＤＴと、スキャンパルスＳＣＡＮに応答してデータラインＤＬを接続するスイッチ素子Ｍ０１と、駆動素子ＤＴのゲートに接続されたキャパシタＣｓｔとを含む。駆動素子ＤＴ及びスイッチ素子Ｍ０１は、ｎチャネルトランジスタにより具現化され得る。

ピクセル駆動電圧ＥＬＶＤＤは、電源ラインＰＬを介して駆動素子ＤＴの第１電極に印加される。駆動素子ＤＴは、ゲート・ソース間電圧Ｖｇｓに応じて発光素子ＯＬＥＤに電流を供給して、発光素子ＯＬＥＤを駆動する。発光素子ＯＬＥＤは、アノード電極とカソード電極との間の順方向電圧がしきい値電圧以上であるとき、ターンオンされて発光する。キャパシタＣｓｔは、駆動素子ＤＴのゲート電極とソース電極との間に接続されて、駆動素子ＤＴのゲート・ソース間電圧Ｖｇｓを維持する。

図６は、外部補償回路に接続されたピクセル回路の一例である。

図６を参照すると、ピクセル回路は、リファレンス電圧ラインＲＥＦＬと駆動素子ＤＴの第２電極（又はソース）との間に接続された第２のスイッチ素子Ｍ０２をさらに含む。このピクセル回路において、駆動素子ＤＴとスイッチ素子Ｍ０１、Ｍ０２はｎチャネルトランジスタにより具現化され得る。

第２のスイッチ素子Ｍ０２は、スキャンパルスＳＣＡＮ又は別途のセンシングパルスＳＥＮＳＥに応答して、リファレンス電圧ＶＲＥＦを印加する。リファレンス電圧ＶＲＥＦは、リファレンス電圧ラインＲＥＦＬを介してピクセル回路に印加される。

センシングモードにおいて、駆動素子ＤＴのチャネルを通じて流れる電流、又は駆動素子ＤＴと発光素子ＯＬＥＤとの間の電圧が、リファレンスラインＲＥＦＬにてセンシングされる。リファレンスラインＲＥＦＬを通じて流れる電流は、積分器にて電圧に変換され、アナログ－デジタル変換器（Ａｎａｌｏｇ－ｔｏ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）ＡＤＣにてデジタルデータに変換される。このデジタルデータは、駆動素子ＤＴのしきい値電圧又は移動度情報を含むセンシングデータである。センシングデータは、データ演算部に伝送される。データ演算部は、ＡＤＣからのセンシングデータを入力されて、センシングデータに基づいて選択された補償値をピクセルデータに加算又は乗算してピクセルの駆動ばらつきと劣化を補償することができる。

図７は、内部補償回路が適用されたピクセル回路の一例を示す回路図である。図８は、図７に示されたピクセル回路の駆動方法を示す波形図である。

図７及び図８を参照すると、ピクセル回路は、発光素子ＯＬＥＤと、発光素子ＯＬＥＤに電流を供給する駆動素子ＤＴと、発光素子ＯＬＥＤと駆動素子ＤＴに印加される電圧を切り替えるスイッチ回路とを含む。

スイッチ回路は、ピクセル駆動電圧ＥＬＶＤＤ、低電位電源電圧ＥＬＶＳＳ、初期化電圧Ｖｉｎｉが印加される電源ラインＰＬ１、ＰＬ２、ＰＬ３、データラインＤＬ、及びゲートラインＧＬ１、ＧＬ２、ＧＬ３に接続されて、スキャンパルスＳＣＡＮ（Ｎ－１）、ＳＣＡＮ（Ｎ）と 発光制御パルス（以下、「EMパルス」という。）ＥＭ（Ｎ）に応答して、発光素子ＯＬＥＤと駆動素子ＤＴに印加される電圧を切り替える。

スイッチ回路は、複数のスイッチ素子Ｍ１～Ｍ６を用いて、駆動素子ＤＴのしきい値電圧ＶｔｈをサンプリングしキャパシタＣｓｔ１に格納し、駆動素子ＤＴのしきい値電圧Ｖｔｈだけ駆動素子ＤＴのゲート電圧を補償する内部補償回路を含む。駆動素子ＤＴとスイッチ素子Ｍ１～Ｍ６のそれぞれは、ｐチャネルＴＦＴにより具現化され得る。

ピクセル回路の駆動期間は、図８に示されたように、初期化期間Ｔｉｎｉ、サンプリング期間Ｔｓａｍ、及び発光期間Ｔｅｍに分けられる。

第ＮのスキャンパルスＳＣＡＮ（Ｎ）は、サンプリング期間Ｔｓａｍにおいてゲートオン電圧ＶＧＬで発生されて、第１ゲートラインＧＬ１に印加される。第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）は、サンプリング期間に先行する初期化期間Ｔｉｎｉにおいてゲートオン電圧ＶＧＬで発生されて、第２ゲートラインＧＬ２に印加される。ＥＭパルスＥＭ（Ｎ）は、初期化期間Ｔｉｎｉ及びサンプリング期間Ｔｓａｍにおいてゲートオフ電圧ＶＧＨで発生されて、第３ゲートラインＧＬ３に印加される。

初期化期間Ｔｉｎｉの間、第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）がゲートオン電圧ＶＧＬで発生され、第ＮのスキャンパルスＳＣＡＮ（Ｎ）とＥＭパルスＥＭ（Ｎ）のそれぞれの電圧はゲートオフ電圧ＶＧＨである。サンプリング期間Ｔｓａｍの間、第ＮのスキャンパルスＳＣＡＮ（Ｎ）がゲートオン電圧ＶＧＬのパルスで発生され、第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）とＥＭパルスＥＭ（Ｎ）のそれぞれの電圧はゲートオフ電圧ＶＧＨである。発光期間Ｔｅｍの少なくとも一部期間の間、ＥＭパルスＥＭ（Ｎ）がゲートオン電圧ＶＧＬで発生され、第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）と第ＮのスキャンパルスＳＣＡＮ（Ｎ）のそれぞれの電圧がゲートオフ電圧ＶＧＨで発生される。

初期化期間Ｔｉｎｉの間、第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）のゲートオン電圧ＶＧＬに応じて、第５のスイッチ素子Ｍ５がターンオンされて、ピクセル回路を初期化する。サンプリング期間Ｔｓａｍの間、第ＮのスキャンパルスＳＣＡＮ（Ｎ）のゲートオン電圧ＶＧＬに応じて、第１及び第２のスイッチ素子Ｍ１、Ｍ２がターンオンされて、駆動素子ＤＴのしきい値電圧だけ補償されたデータ電圧ＶｄａｔａがキャパシタＣｓｔ１に格納される。これと共に、第６のスイッチ素子Ｍ６がサンプリング期間Ｔｓａｍの間にターンオンされて、第４ノードｎ４の電圧をリファレンス電圧ＶＲＥＦに下げて発光素子ＯＬＥＤの発光を抑制する。

発光期間Ｔｅｍの間、第３及び第４のスイッチ素子Ｍ３、Ｍ４がターンオンされて、発光素子ＯＬＥＤが発光する。発光期間Ｔｅｍの間、低階調の輝度を精度よく表現するために、ＥＭパルスＥＭ（Ｎ）がゲートオン電圧ＶＧＬとゲートオフ電圧ＶＧＨとの間において所定のデューティー比でその電圧レベルが反転され得る。この場合、第３及び第４のスイッチ素子Ｍ３、Ｍ４が、発光期間Ｔｅｍの間、ＥＭパルスＥＭ（Ｎ）のデューティー比に応じてオン／オフを繰り返すことができる。

発光素子ＯＬＥＤのアノード電極は、第４及び第６のスイッチ素子（Ｍ４、Ｍ６）間の第４ノードｎ４に接続される。第４ノードｎ４は、発光素子ＯＬＥＤのアノード電極、第４のスイッチ素子Ｍ４の第２電極、及び第６のスイッチ素子Ｍ６の第２電極に接続される。発光素子ＯＬＥＤのカソード電極は、低電位電源電圧ＥＬＶＳＳが印加されるＶＳＳラインＰＬ３に接続される。発光素子ＯＬＥＤは、駆動素子ＤＴのゲート・ソース間電圧Ｖｇｓに応じて流れる電流Ｉｄｓにより発光する。発光素子ＯＬＥＤの電流パスは、第３及び第４のスイッチ素子Ｍ３、Ｍ４により切り替えられる

キャパシタＣｓｔ１は、ＶＤＤラインＰＬ１と第１ノードｎ１との間に接続される。駆動素子ＤＴのしきい値電圧Ｖｔｈだけ補償されたデータ電圧Ｖｄａｔａが、キャパシタＣｓｔ１に充電される。サブピクセルのそれぞれにおいてデータ電圧Ｖｄａｔａが駆動素子ＤＴのしきい値電圧Ｖｔｈだけ補償されるため、サブピクセルで駆動素子ＤＴの電気的な特性ばらつきが補償される。

第１のスイッチ素子Ｍ１は、第ＮのスキャンパルスＳＣＡＮ（Ｎ）のゲートオン電圧ＶＧＬに応答してターンオンされて、第２ノードｎ２と第３ノードｎ３とを接続する。第２ノードｎ２は、駆動素子ＤＴのゲート電極、キャパシタＣｓｔ１の第１電極、及び第１のスイッチ素子Ｍ１の第１電極に接続される。第３ノードｎ３は、駆動素子ＤＴの第２電極、第１のスイッチ素子Ｍ１の第２電極、及び第４のスイッチ素子Ｍ４の第１電極に接続される。第１のスイッチ素子Ｍ１のゲート電極は、第１ゲートラインＧＬ１に接続されて、第ＮのスキャンパルスＳＣＡＮ（Ｎ）を供給される。第１のスイッチ素子Ｍ１の第１電極は第２ノードｎ２に接続され、第１のスイッチ素子Ｍ１の第２電極は第３ノードｎ３に接続される。

第１のスイッチ素子Ｍ１は、１フレーム期間において第ＮのスキャンパルスＳＣＡＮ（Ｎ）がゲートオン電圧ＶＧＬで発生される極めて短い１水平期間（１Ｈ）の間にターンオンされるため、オフ状態でリーク電流が発生し得る。第１のスイッチ素子Ｍ１のリーク電流を抑制すべく、第１のスイッチ素子Ｍ１は、２つのトランジスタが直列に接続されたデュアルゲート（ｄｕａｌ ｇａｔｅ）構造のトランジスタにより具現化され得る。

第２のスイッチ素子Ｍ２は、第ＮのスキャンパルスＳＣＡＮ（Ｎ）のゲートオン電圧ＶＧＬに応答してターンオンされて、データ電圧Ｖｄａｔａを第１ノードｎ１に供給する。第２のスイッチ素子Ｍ２のゲート電極は、第１ゲートラインＧＬ１に接続されて、第ＮのスキャンパルスＳＣＡＮ（Ｎ）を供給される。第２のスイッチ素子Ｍ２の第１電極は、第１ノードｎ１に接続される。第２のスイッチ素子Ｍ２の第２電極は、データ電圧Ｖｄａｔａが印加されるデータラインＤＬに接続される。第１ノードｎ１は、第２のスイッチ素子Ｍ２の第１電極、第３のスイッチ素子Ｍ３の第２電極、及び駆動素子ＤＴの第１電極に接続される。

第３のスイッチ素子Ｍ３は、ＥＭパルスＥＭ（Ｎ）のゲートオン電圧ＶＧＬに応答してターンオンされて、ＶＤＤラインＰＬ１を第１ノードｎ１に接続する。第３のスイッチ素子Ｍ３のゲート電極は、第３ゲートラインＧＬ３に接続されて、ＥＭパルスＥＭ（Ｎ）を供給される。第３のスイッチ素子Ｍ３の第１電極は、ＶＤＤラインＰＬ１に接続される。第３のスイッチ素子Ｍ３の第２電極は、第１ノードｎ１に接続される。

第４のスイッチ素子Ｍ４は、ＥＭパルスＥＭ（Ｎ）のゲートオン電圧ＶＧＬに応答してターンオンされて、第３ノードｎ３を発光素子ＯＬＥＤのアノード電極に接続する。第４のスイッチ素子Ｍ４のゲート電極は、第３ゲートラインＧＬ３に接続されて、ＥＭパルスＥＭ（Ｎ）を供給される。第４のスイッチ素子Ｍ４の第１電極は第３ノードｎ３に接続され、第２電極は第４ノードｎ４に接続される。

第５のスイッチ素子Ｍ５は、第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）のゲートオン電圧ＶＧＬに応答してターンオンされて、第２ノードｎ２をＶｉｎｉラインＰＬ２に接続する。第５のスイッチ素子Ｍ５のゲート電極は、第２ゲートラインＧＬ２に接続されて、第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）を供給される。第５のスイッチ素子Ｍ５の第１電極は第２ノードｎ２に接続され、第２電極はＶｉｎｉラインＰＬ２に接続される。第５のスイッチ素子Ｍ５のリーク電流を抑制すべく、第５のスイッチ素子Ｍ５は、２つのトランジスタが直列に接続されたデュアルゲート構造のトランジスタにより具現化され得る。

第６のスイッチ素子Ｍ６は、第ＮのスキャンパルスＳＣＡＮ（Ｎ）のゲートオン電圧ＶＧＬに応答してターンオンされて、ＶｉｎｉラインＰＬ２を第４ノードｎ４に接続する。第６のスイッチ素子Ｍ６のゲート電極は、第１ゲートラインＧＬ１に接続されて、第ＮのスキャンパルスＳＣＡＮ（Ｎ）を供給される。第６のスイッチ素子Ｍ６の第１電極はＶｉｎｉラインＰＬ２に接続され、第２電極は第４ノードｎ４に接続される。

他の実施例において、第５及び第６のスイッチ素子Ｍ５、Ｍ６のゲート電極は、第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）が印加される第２ゲートラインＧＬ２に共通に接続され得る。この場合、第５及び第６のスイッチ素子Ｍ５、Ｍ６は、第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）に応答して同時にターンオンされ得る。

駆動素子ＤＴは、ゲート・ソース間電圧Ｖｇｓに応じて発光素子ＯＬＥＤに流れる電流を調節して、発光素子ＯＬＥＤを駆動する。駆動素子ＤＴは、第２ノードｎ２に接続されたゲート、第１ノードｎ１に接続された第１電極、及び第３ノードｎ３に接続された第２電極を含む。

初期化期間Ｔｉｎｉの間、第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）がゲートオン電圧ＶＧＬで発生される。第ＮのスキャンパルスＳＣＡＮ（Ｎ）とＥＭパルスＥＭ（Ｎ）は、初期化期間Ｔｉｎｉの間、ゲートオフ電圧ＶＧＨを維持する。したがって、初期化期間Ｔｉｎｉの間、第５のスイッチ素子Ｍ５がターンオン（ｔｕｒｎ－ｏｎ）されて、第２及び第４ノード（ｎ２、ｎ４）がＶｉｎｉで初期化される。初期化期間Ｔｉｎｉとサンプリング期間Ｔｓａｍとの間に、ホールド期間が設定され得る。ホールド期間においてスキャンパルスＳＣＡＮ（Ｎ－１）、ＳＣＡＮ（Ｎ）とＥＭパルスＥＭ（Ｎ）は、ゲートオフ電圧ＶＧＨである。

サンプリング期間Ｔｓａｍの間、第ＮのスキャンパルスＳＣＡＮ（Ｎ）がゲートオン電圧ＶＧＬで発生する。第ＮのスキャンパルスＳＣＡＮ（Ｎ）のパルスは、第Ｎのピクセルラインのデータ電圧Ｖｄａｔａに同期する。第Ｎ－１のスキャンパルスＳＣＡＮ（Ｎ－１）とＥＭパルスＥＭ（Ｎ）は、サンプリング期間Ｔｓａｍの間、ゲートオフ電圧ＶＧＨを維持する。したがって、サンプリング期間Ｔｓａｍの間、第１及び第２のスイッチ素子Ｍ１、Ｍ２がターンオンされる。

サンプリング期間Ｔｓａｍの間、駆動素子ＤＴのゲート電圧ＤＴＧが第１及び第２のスイッチ素子Ｍ１、Ｍ２を通じて流れる電流により上昇する。駆動素子ＤＴがターンオフされるとき、ゲート電圧ＤＴＧはＶｄａｔａ－｜Ｖｔｈ｜である。このとき、第１ノード（ｎ１）の電圧もＶｄａｔａ－｜Ｖｔｈ｜である。サンプリング期間Ｔｓａｍに、駆動素子ＤＴのゲート・ソース間電圧Ｖｇｓは、｜Ｖｇｓ｜＝Ｖｄａｔａ－（Ｖｄａｔａ－｜Ｖｔｈ｜）＝｜Ｖｔｈ｜である。

発光期間Ｔｅｍの間、ＥＭパルスＥＭ（Ｎ）がゲートオン電圧ＶＧＬで発生し得る。発光期間Ｔｅｍの間、ＥＭパルスＥＭ（Ｎ）の電圧が所定のデューティー比で反転され得る。したがって、ＥＭパルスＥＭ（Ｎ）は、発光期間Ｔｅｍの少なくとも一部期間の間、ゲートオン電圧ＶＧＬで発生し得る。

ＥＭパルスＥＭ（Ｎ）がゲートオン電圧ＶＧＬのとき、ＥＬＶＤＤと発光素子ＯＬＥＤとの間に電流が流れて、発光素子ＯＬＥＤが発光し得る。発光期間Ｔｅｍの間、第Ｎ－１及び第ＮのスキャンパルスＳＣＡＮ（Ｎ－１）、ＳＣＡＮ（Ｎ）は、ゲートオフ電圧ＶＧＨを維持する。発光期間Ｔｅｍの間、第３及び第４のスイッチ素子Ｍ３、Ｍ４は、ＥＭパルスＥＭ（Ｎ）のゲートオン電圧ＶＧＬに応じてターンオンされる。ＥＭパルスＥＭ（Ｎ）がゲートオン電圧ＶＧＬであるとき、第３及び第４のスイッチ素子Ｍ３、Ｍ４がターンオンされて、発光素子ＯＬＥＤに電流が流れる。このとき、駆動素子ＤＴのＶｇｓは｜Ｖｇｓ｜＝ＥＬＶＤＤ－（Ｖｄａｔａ－｜Ｖｔｈ｜）であり、発光素子ＯＬＥＤに流れる電流はＫ（ＥＬＶＤＤ－Ｖｄａｔａ）^２である。Ｋは、駆動素子ＤＴの電荷移動度、寄生容量及びチャネル容量などにより決定される定数値である。

図９は、本発明の実施例による表示装置を示すブロック図である。

図９を参照すると、本発明の実施例による表示装置は、表示パネル１００と、表示パネル１００のピクセルＰに入力映像のピクセルデータを書き込むための表示パネル駆動部１１０、１２０と、表示パネル駆動部を制御するためのタイミングコントローラ１３０と、表示パネル１００の駆動に必要な電源を発生する電源部１５０とを含む。

表示パネル１００は、画面上で入力映像を表示するピクセルアレイを含む。ピクセルアレイは、前述のように第１ピクセル領域ＤＡと、第１ピクセル領域ＤＡに比べて解像度又はＰＰＩが低い第２ピクセル領域ＣＡとに分けられる。第１ピクセル領域ＤＡは、高解像度、高ＰＰＩのピクセルＰを含んでおり、第２ピクセル領域ＣＡに比べてその大きさが大きいため、大部分の映像情報は第１ピクセル領域ＤＡに表示される。ピクセルアレイのサブピクセルのそれぞれは、図５ないし図７のようなピクセル回路を用いて発光素子ＯＬＥＤを駆動することができる。

表示パネル１００の画面上にはタッチセンサが配置され得る。タッチセンサは、オン－セルタイプ（Ｏｎ－ｃｅｌｌ ｔｙｐｅ）又はアドオンタイプ（Ａｄｄ ｏｎ ｔｙｐｅ）で表示パネルの画面上に配置されるか、ピクセルアレイに内蔵されるイン－セルタイプ（Ｉｎ－ｃｅｌｌ ｔｙｐｅ）のタッチセンサにより具現化され得る。

表示パネル１００は、プラスチック基板、金属基板などの柔軟な基板上にピクセルＰが配置されたフレキシブル表示パネルにより具現化され得る。フレキシブルディスプレイは、フレキシブル表示パネルを巻き取る、あるいは折り畳む方法により画面の大きさと形態が可変であり得る。フレキシブルディスプレイは、スライド式ディスプレイ（ｓｌｉｄａｂｌｅ ｄｉｓｐｌａｙ）、巻き取り式ディスプレイ（ｒｏｌｌａｂｌｅ ｄｉｓｐｌａｙ）、湾曲型ディスプレイ（ｂｅｎｄａｂｌｅ ｄｉｓｐｌａｙ）、折り畳み式ディスプレイ（ｆｏｌｄａｂｌｅ ｄｉｓｐｌａｙ）などを含み得る。

表示パネル駆動部は、内部補償技術及び／又は外部補償技術を適用してピクセルＰを駆動することができる。

表示パネル駆動部は、入力映像のピクセルデータをサブピクセルに書き込んで、表示パネル１００の画面上に入力映像を再現する。表示パネル駆動部は、データ駆動部１１０と、ゲート駆動部１２０とを含む。表示パネル駆動部は、データ駆動部１１０とデータラインＤＬとの間に配置されたデマルチプレクサ（Ｄｅｍｕｌｔｉｐｌｅｘｅｒ）１１２をさらに含み得る。

表示パネル駆動部は、タイミングコントローラ１３０の制御下に低速駆動モードで動作し得る。低速駆動モードは、入力映像を分析して、入力映像が予め設定された時間だけ変化がないとき、表示装置の消費電極を減らすことができる。低速駆動モードは、静止映像が一定の時間以上入力されるとき、ピクセルＰのリフレッシュレート（Ｒｅｆｒｅｓｈ ｒａｔｅ）を下げることで、ピクセルＰのデータ書き込みの周期を長く制御して消費電極を減らすことができる。低速駆動モードは、静止映像が入力されるときに限定されない。例えば、表示装置が待機モードで動作する、あるいはユーザコマンドや入力映像が所定の時間以上表示パネル駆動回路に入力されないとき、表示パネル駆動回路は低速駆動モードで動作し得る。

データ駆動部１１０は、デジタルデータである入力映像のピクセルデータをデジタル－アナログ変換器（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ、以下では「ＤＡＣ」という。）を用いてガンマ補償電圧に変換して、データ電圧Ｖｄａｔａを発生する。データ駆動部１１０は、ガンマ補償電圧を出力する分圧回路を含み得る。分圧回路は、電源部１５０からのガンマリファレンス電圧を分圧して階調別のガンマ補償電圧を発生し、ＤＡＣに提供する。ＤＡＣは、ピクセルデータ又は補償データをガンマ補償電圧に変換して、データ電圧と補償電圧を出力し得る。データ駆動部１１０のチャネルから出力されたデータ電圧は、デマルチプレクサ１１２を介して表示パネル１００のデータラインＤＬに供給され得る。

デマルチプレクサ１１２は、データ駆動部１１０のチャネルを介して出力されるデータ電圧Ｖｄａｔａを、複数のデータラインＤＬに時分割して分配する。デマルチプレクサ１１２によってデータ駆動部１１０のチャネル数が減少され得る。デマルチプレクサ１１２は省略し得る。この場合、データ駆動部１１０のチャネルは、データラインＤＬに直接接続される。

ゲート駆動部１２０は、ピクセルアレイのＴＦＴアレイと共に表示パネル１００上のベゼル（Ｂｅｚｅｌ）領域ＢＺ上に直接形成されるＧＩＰ（Ｇａｔｅ ｉｎ ｐａｎｅｌ）回路により具現化され得る。ゲート駆動部１２０は、タイミングコントローラ１３０の制御下にゲート信号をゲートラインＧＬに出力する。ゲート駆動部１２０は、シフトレジスタ（Ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を用いてゲート信号をシフトさせることで、それらの信号をゲートラインＧＬに順次に供給することができる。ゲート信号の電圧は、ゲートオフ電圧ＶＧＨとゲートオン電圧ＶＧＬとの間でスイング（ｓｗｉｎｇ）する。ゲート信号は、図５ないし図７に示されたスキャンパルス、ＥＭパルス、センシングパルスなどを含み得る。

ゲート駆動部１２０は、表示パネル１００の左右側ベゼルのそれぞれに配置され、ゲートラインＧＬにダブルフィーディング（ｄｏｕｂｌｅ ｆｅｅｄｉｎｇ）方式でゲート信号を供給することができる。ダブルフィーディング方式は、両側のゲート駆動部１２０が同期して、一つのゲートラインの両側端からゲート信号が同時に印加され得る。他の実施例において、ゲート駆動部１２０は、表示パネル１００の左右側ベゼルのいずれか一側に配置され、ゲートラインＧＬにシングルフィーディング（ｓｉｎｇｌｅ ｆｅｅｄｉｎｇ）方式でゲート信号を供給することができる。

ゲート駆動部１２０は、第１ゲート駆動部１２１と、第２ゲート駆動部１２２とを含み得る。第１ゲート駆動部１２１は、スキャンパルスとセンシングパルスとを出力し、シフトクロックに応じてスキャンパルスとセンシングパルスとをシフトする。第２ゲート駆動部１２２は、ＥＭ信号のパルスを出力し、シフトクロックに応じてＥＭパルスをシフトする。ベゼル（ｂｅｚｅｌ）がないモデルの場合に、第１及び第２ゲート駆動部１２１、１２２を構成するスイッチ素子のうちの少なくとも一部がピクセルアレイ内に分散配置され得る。

タイミングコントローラ１３０は、ホストシステムから入力映像のピクセルデータと、ピクセルデータに同期されるタイミング信号とを受信する。タイミング信号は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、クロックＣＬＫ及びデータイネーブル信号ＤＥなどを含む。垂直同期信号Ｖｓｙｎｃの１周期は、１フレーム期間である。水平同期信号Ｈｓｙｎｃとデータイネーブル信号ＤＥの１周期は、１水平期間（１Ｈ）である。データイネーブル信号ＤＥのパルスは、１ピクセルラインのピクセルＰに書き込まれる１ラインデータに同期される。データイネーブル信号ＤＥをカウントする方法でフレーム期間と水平期間とが分かるので、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃは省略することができる。

タイミングコントローラ１３０は、入力映像のピクセルデータをデータ駆動部１２０に伝送し、データ駆動部１１０、デマルチプレクサ１１２、及びゲート駆動部１２０を同期させる。タイミングコントローラ１３０は、外部補償技術が適用された表示パネル駆動部よりピクセルＰから得られたセンシングデータを受信してピクセルデータを変調するデータ演算部を含み得る。この場合、タイミングコントローラ１３０は、データ演算部により変調されたピクセルデータをデータ駆動部１１０に伝送する。

タイミングコントローラ１３０は、入力フレーム周波数をｉ逓倍して入力フレーム周波数×ｉ（ｉは０よりも大きい正の整数）Ｈｚのフレーム周波数で表示パネル駆動部１１０、１１２、１２０の動作タイミングを制御することができる。入力フレーム周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）方式で６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ－Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）方式で５０Ｈｚである。タイミングコントローラ１３０は、低速駆動モードでピクセルＰのリフレッシュレートを下げるために、フレーム周波数を１Ｈｚ～３０Ｈｚの間の周波数に下げることができる。

タイミングコントローラ１３０は、ホストシステムより受信されたタイミング信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥに基づいて、データ駆動部１１０の動作タイミングを制御するためのデータタイミング制御信号と、デマルチプレクサ１１２の動作タイミングを制御するためのスイッチ制御信号と、ゲート駆動部１２０の動作タイミングを制御するためのゲートタイミング制御信号とを発生する。

ゲートタイミング制御信号は、スタートパルス、シフトクロックなどを含み得る。タイミングコントローラ１３０から出力されたゲートタイミング制御信号の電圧レベルは、図面において省略したレベルシフタ（ｌｅｖｅｌ ｓｈｉｆｔｅｒ）を介してゲートオフ電圧ＶＧＨ／ＶＥＨとゲートオン電圧ＶＧＬ／ＶＥＬに変換されて、ゲート駆動部１２０に供給され得る。レベルシフタは、ゲートタイミング制御信号のローレベル電圧（ｌｏｗ ｌｅｖｅｌ ｖｏｌｔａｇｅ）をゲートオン電圧ＶＧＬに変換し、ゲートタイミング制御信号のハイレベル電圧（ｈｉｇｈ ｌｅｖｅｌ ｖｏｌｔａｇｅ）をゲートオフ電圧ＶＧＨに変換することができる。

電源部１５０は、チャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）、レギュレータ（Ｒｅｇｕｌａｔｏｒ）、降圧コンバータ（Ｂｕｃｋ Ｃｏｎｖｅｒｔｅｒ）、昇圧コンバータ（Ｂｏｏｓｔ Ｃｏｎｖｅｒｔｅｒ）、プログラマブルガンマＩＣ（Ｐｒｏｇｒａｍｍａｂｌｅ ｇａｍｍａ ＩＣ、Ｐ－ＧＭＡ ＩＣ）などを含み得る。電源部１５０は、ホストシステムからの直流入力電圧を調整して、表示パネル駆動部と表示パネル１００の駆動に必要な電源を発生する。電源部１５０は、ガンマリファレンス電圧、ゲートオフ電圧ＶＧＨ／ＶＥＨ、ゲートオン電圧ＶＧＬ／ＶＥＬ、ピクセル駆動電圧ＥＬＶＤＤ、低電位電源電圧ＥＬＶＳＳ、初期化電圧Ｖｉｎｉ、リファレンス電圧ＶＲＥＦなどの直流電圧を出力することができる。プログラマブルガンマＩＣは、レジスタ設定値（ｒｅｇｉｓｔｅｒ ｓｅｔｔｉｎｇ）に応じてガンマリファレンス電圧を可変にし得る。ガンマリファレンス電圧は、データ駆動部１１０に供給される。ゲートオフ電圧ＶＧＨ／ＶＥＨとゲートオン電圧ＶＧＬ／ＶＥＬは、レベルシフタとゲート駆動部１２０に供給される。ピクセル駆動電圧ＥＬＶＤＤ、低電位電源電圧ＥＬＶＳＳ、初期化電圧Ｖｉｎｉ、及びリファレンス電圧ＶＲＥＦは、電源ラインを介してピクセル回路へ共通に供給される。ピクセル駆動電圧ＥＬＶＤＤは、低電位電源電圧ＥＬＶＳＳ、初期化電圧Ｖｉｎｉ、及びリファレンス電圧ＶＲＥＦよりも高い電圧に設定される。

ホストシステムは、テレビ（Ｔｅｌｅｖｉｓｉｏｎ）システム、セットトップボックス、ナビゲーションシステム、パーソナルコンピュータ（ＰＣ）、車両システム、ホームシアターシステム、モバイル機器、ウェアラブル機器のメイン回路ボードであり得る。モバイル機器やウェアラブル機器においてタイミングコントローラ１３０、データ駆動部１１０、及び電源部１５０は、図１０に示されたように、１つのドライブ集積回路（Ｄｒｉｖｅ ＩＣ）Ｄ－ＩＣに集積され得る。図１０において図面符号「２００」は、ホストシステムを示す。

データ駆動部１１０から出力されるデータ電圧Ｖｄａｔａは、図１１及び図１２に示されたように、最小階調電圧Ｖ_０と最大階調電圧Ｖ_２５５との間のデータ電圧範囲内で、ピクセルデータの階調に対応するガンマ補償電圧に決定される。最小階調電圧Ｖ_０は階調値０（ゼロ）に対するブラック階調電圧であり、最大階調電圧Ｖ_２５５は階調値２５５に対応するホワイト階調電圧である。データ駆動部１１０は、データ電圧範囲よりも大きい出力電圧範囲を持つ。したがって、データ駆動部１１０は、光学補償や駆動素子ＤＴや発光素子ＯＬＥＤの劣化を補償すべく、電圧マージンＶｍ内でデータ電圧Ｖｄａｔａを調整することができる。ｐチャネルトランジスタで具現化された駆動素子ＤＴのゲート電極に印加されるデータ電圧のうちで高階調電圧は、図１１及び図１２に示されたように、低階調電圧よりも低い電圧に設定される。ｎチャネルトランジスタで具現化された駆動素子ＤＴのゲート電極に印加されるデータ電圧のうちで高階調電圧は、低階調電圧よりも高い電圧に設定される。

第２ピクセル領域ＣＡのＰＰＩは、第１ピクセル領域ＤＡに比べてＰＰＩが低い。このため、同一の階調で第２ピクセル領域ＣＡのピクセルＰに印加されるデータ電圧Ｖｄａｔａが第１ピクセル領域ＤＡのピクセルＰに印加されるデータ電圧Ｖｄａｔａと同じであれば、図１１に示されたように、第２ピクセル領域ＣＡの輝度Ｌ２が第１ピクセル領域ＤＡの輝度Ｌ１よりも低くなり得る。これによって、第１ピクセル領域ＤＡと第２ピクセル領域ＣＡとの輝度差がもたらされて、表示装置の画面上で領域別に輝度差が視認され得る。

図１２において、「Ｖｒａｎｇｅ（Ｄ－ＩＣ Ｏｕｔ）」は、データ駆動部１１０から出力される最小電圧と最大電圧との間の出力電圧範囲である。ピクセルＰ間の輝度偏差を補償するための光学補償と、駆動時間の経過によるトランジスタのしきい値電圧シフトを補償するために、データ駆動部１１０の電圧範囲内で電圧マージンＶｍが確保され得る。

第１ピクセル領域ＤＡと第２ピクセル領域ＣＡとの間の輝度差を補償するために、高輝度で第２ピクセル領域ＣＡのピクセルＰに印加されるデータ電圧Ｖｄａｔａを、第１ピクセル領域ＤＡのピクセルＰに印加されるデータ電圧Ｖｄａｔａよりも大きい電圧（図１２においてより低い電圧）に設定することができる。図１２に示されたように、第２ピクセル領域ＣＡのピクセルＰに印加されるデータ電圧範囲が、Ｖｄａｔａ＋Ｖｄａｔａ’に拡張されると、その分だけ出力電圧範囲Ｖｒａｎｇｅ（Ｄ－ＩＣ Ｏｕｔ）内で電圧マージンＶｍが減少されて、光学補償のための電圧の確保が難しく、駆動時間の経過によるトランジスタの劣化に対応できない。

データ電圧Ｖｄａｔａは、ガンマ補償電圧に応じて決定される。したがって、データ電圧範囲を拡張すべく、データ駆動部１１０の出力電圧範囲内でプログラマブルガンマＩＣの出力電圧を高めなければならない。

本発明は、サブピクセルのそれぞれにおいて駆動素子ＤＴをダブルゲート構造で具現化し、第２ピクセル領域の駆動素子ＤＴの第２ゲート電極へ補償電圧Ｖｄａｔａ’を印加する。補償電圧Ｖｄａｔａ’は、制限されたデータ電圧Ｖｄａｔａだけではピクセルの輝度をさらに高めることができないため、駆動素子ＤＴを通じて流れる電流量を増加させて、ピクセルの輝度をより一層向上させることができる。したがって、本発明は、補償電圧Ｖｄａｔａ’を第２ピクセル領域ＣＡに配置された駆動素子の第２ゲート電極に印加することで、データ駆動部１１０のデータ電圧範囲を拡張することなく、第１ピクセル領域ＤＡと第２ピクセル領域ＣＡとの輝度差を補償して、画面全体で均一な輝度を実現することができる。

本発明は、補償電圧Ｖｄａｔａ’を出力して第２ピクセル領域ＣＡの輝度を補償する輝度補償部を含む。電源部１５０又はデータ駆動部１１０は、輝度補償部を含み得る。

図１３は、本発明の第１実施例によるダブルゲート構造の駆動素子を示す回路図である。図１４は、第１ピクセル領域ＤＡに配置された第１駆動素子ＤＴ１の断面構造を示す断面図である。図１５は、第２ピクセル領域CＡに配置された第２駆動素子ＤＴ２の断面構造を示す断面図である。第１ピクセル領域ＤＡのサブピクセルのそれぞれは、図１３及び図１４に示された第１駆動素子ＤＴ１を含み得る。第２ピクセル領域ＣＡのサブピクセルのそれぞれは、図１３及び図１５に示された第２駆動素子ＤＴ２を含み得る。

図１３ないし図１５を参照すると、第１及び第２ピクセル領域ＤＡ、ＣＡの駆動素子ＤＴ１、ＤＴ２は、第１及び第２ゲート電極を有するダブルゲート構造を持つトランジスタで具現化され得る。

第１ピクセル領域ＤＡに配置された第１駆動素子ＤＴ１は、データ電圧Ｖｄａｔａが印加される第１ゲート電極ＧＥ１と、ピクセル駆動電圧ＥＬＶＤＤのような直流電圧が印加される第２ゲート電極ＧＥ２とを含む。第２ゲート電極ＧＥ２は、図１４に示されたように、第１駆動素子ＤＴ１の下に配置され、半導体チャネルＡＣＴ及び絶縁層ＢＵＦ、ＧＩを挟んで第１ゲート電極ＧＥ１と重畳される。第２ゲート電極ＧＥ２は、第１駆動素子ＤＴ１の半導体チャネルＡＣＴに光が照射されないように外部光を遮断する光シールド層の役割を兼ねる。また、第１駆動素子ＤＴ１の第２ゲート電極ＧＥ２は、ピクセル駆動電圧ＥＬＶＤＤのような直流電圧が印加され、駆動素子ＤＴの半導体チャネルＡＣＴに影響を与えるイオンを遮蔽して、駆動素子ＤＴのしきい値電圧Ｖｔｈの変動を抑制する。

図１４を参照すると、第１駆動素子ＤＴ１は、基板ＳＵＢＳ上に配置された第２ゲート電極ＧＥ２と、バッファ層ＢＵＦ上に形成された半導体チャネルＡＣＴと、半導体チャネルＡＣＴのソース領域に接続された第１電極ＳＥ、及び半導体チャネルＡＣＴのドレイン領域に接続された第２電極ＤＥと、ゲート絶縁層ＧＩ上で半導体チャネルＡＣＴ及び第２ゲート電極ＧＥ２と重畳する第１ゲート電極ＧＥ１と、を含む。バッファ層ＢＵＦは、第２ゲート電極ＧＥ２を覆うように、基板ＳＵＢＳ上に配置される絶縁層である。ゲート絶縁層ＧＩは、半導体チャネルＡＣＴと第１及び第２電極ＳＥ、ＤＥを覆うように、バッファ層ＢＵＦ上に配置される絶縁層である。

電源ラインＰＬがバッファ層ＢＵＦ上に配置され得る。ピクセル駆動電圧ＥＬＶＤＤのような直流電圧が電源ラインＰＬに印加され得る。電源ラインＰＬは、バッファ層ＢＵＦを貫通する第１コンタクトホールＣＨ１を介して、第１駆動素子ＤＴ１の第２ゲート電極ＧＥ２に印加され得る。

データ電圧Ｖｄａｔａは、図５及び図６に示されたピクセル回路から、第１のスイッチ素子Ｍ０１を介して、駆動素子ＤＴ１、ＤＴ２の第１ゲート電極ＧＥ１に印加される。図７に示されたピクセル回路の場合、データ電圧Ｖｄａｔａは、第２のスイッチ素子Ｍ２、駆動素子ＤＴ１、ＤＴ２の第１及び第２電極、及び第１のスイッチ素子Ｍ１を介して、駆動素子ＤＴ１、ＤＴ２の第１ゲート電極ＧＥ１に印加される。

第２ピクセル領域ＣＡに配置された第２駆動素子ＤＴ２は、データ電圧Ｖｄａｔａが印加される第１ゲート電極ＧＥ１と、補償電圧Ｖｄａｔａ’が印加される第２ゲート電極ＧＥ２とを含む。補償電圧Ｖｄａｔａ’は、第２駆動素子ＤＴ２の半導体チャネルＡＣＴに流れるキャリア移動度を高めて発光素子ＯＬＥＤの明るさを高めることで、第２ピクセル領域ＣＡの輝度を高める。補償電圧Ｖｄａｔａ’は、第２ピクセル領域ＣＡの輝度を高めるための電圧に選択された特定の電圧であるか、第２ピクセル領域ＣＡの輝度特性又はピクセルデータの階調に応じて可変される電圧であり得る。

補償電圧Ｖｄａｔａ’は、入力映像の輝度特性と階調分布特性とに応じて可変であり得る。例えば、タイミングコントローラ１３０は、入力映像の分析結果に基づいて、第２ピクセル領域ＣＡに表示される映像の平均輝度が高いほど、輝度補償部を制御して補償電圧Ｖｄａｔａ’の階調値を高めて、ピクセルの輝度をさらに高めることができ、第２映像の平均輝度が低いほど、補償電圧Ｖｄａｔａ’の階調値を下げることができる。また、タイミングコントローラ１３０は、第２ピクセル領域ＣＡに表示されるピクセルデータの階調分布で高階調値のピクセルデータが多いほど、輝度補償部を制御して補償電圧Ｖｄａｔａ’の階調値を高める一方、低階調値のピクセルデータが多いほど、補償電圧Ｖｄａｔａ’の階調値を下げることができる。

補償電圧Ｖｄａｔａ’は、電源部１５０のプログラマブルガンマＩＣから出力される電圧より選択された特定の電圧であり得る。この場合、補償電圧Ｖｄａｔａ’は、データ駆動部１１０の出力電圧範囲Ｖｒａｎｇｅ（Ｄ－ＩＣ Ｏｕｔ）やデータ電圧範囲とは独立した電圧に設定され得る。

補償電圧Ｖｄａｔａ’は、データ駆動部１１０から出力され得る。この場合、補償電圧Ｖｄａｔａ’は、データ駆動部１１０の出力電圧範囲Ｖｒａｎｇｅ（Ｄ－ＩＣ Ｏｕｔ）内で設定されたデータ電圧範囲よりも小さい電圧範囲を有し得る。例えば、データ電圧Ｖｄａｔａが０Ｖ～５Ｖの間のデータ電圧範囲を有するとき、補償電圧Ｖｄａｔａ’の電圧範囲は０Ｖ～３Ｖの間の電圧に設定され得る。

タイミングコントローラ１３０は、入力映像の輝度特性や第２ピクセル領域ＣＡのピクセルの階調特性を分析した結果に基づいて選択された階調値で補償データを発生し得る。データ駆動部１１０は、デジタルデータにて受信される補償データをガンマ補償電圧に変換して、補償電圧Ｖｄａｔａ’を出力し得る。この場合、補償電圧Ｖｄａｔａ’は、入力映像の輝度特性及び／又は階調分布特性に応じて変更され得る。

第２駆動素子ＤＴ２において、第２ゲート電極ＧＥ２は、図１５に示されたように、第２駆動素子ＤＴ２の下に配置され、半導体チャネルＡＣＴ及び絶縁層ＢＵＦ、ＧＩを挟んで第１ゲート電極ＧＥ１と重畳される。第２ゲート電極ＧＥ２は、第２駆動素子ＤＴ２のキャリア移動度を高めて第２ピクセル領域ＣＡの輝度を高め、第２駆動素子ＤＴ２の半導体チャネルＡＣＴに光が照射されないように外部光を遮断する光シールド層の役割を兼ねる。

図１５を参照すると、第２駆動素子ＤＴ２は、基板ＳＵＢＳ上に配置された第２ゲート電極ＧＥ２と、バッファ層ＢＵＦ上に形成された半導体チャネルＡＣＴと、半導体チャネルＡＣＴのソース領域に接続された第１電極ＳＥ、及び半導体チャネルＡＣＴのドレイン領域に接続された第２電極ＤＥと、ゲート絶縁層ＧＩ上で半導体チャネルＡＣＴ及び第２ゲート電極ＧＥ２と重畳する第１ゲート電極ＧＥ１と、を含む。

電源ラインＰＬは、バッファ層ＢＵＦ上に配置され得る。補償電圧Ｖｄａｔａ’が印加される補助データラインＤＬ’は、バッファ層ＢＵＦ上に配置され得る。補助データラインＤＬ’は、バッファ層ＢＵＦを貫通する第２コンタクトホールＣＨ２を介して、第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に接続され得る。

図１３ないし図１５に示された駆動素子ＤＴ１、ＤＴ２は、図５ないし図７に示されたピクセル回路に適用され得る。図１６は、図７に示されたピクセル回路に、図１３に示された第１駆動素子が適用された例を示す回路図である。図１７は、図７に示されたピクセル回路に、図１３に示された第２駆動素子が適用された例を示す回路図である。

第１ピクセル領域ＤＡのサブピクセルＰｉｘ１～Ｐｉｘｎにおいて、図１６に示されたように、駆動素子ＤＴ１の第２ゲート電極へピクセル駆動電圧ＥＬＶＤＤが印加され得る。ピクセル駆動電圧ＥＬＶＤＤは、電源ラインＰＬを介して第１ピクセル領域ＤＡの全ての駆動素子ＤＴ１に共通に印加され得る。

第２ピクセル領域ＣＡのサブピクセルＰｉｘ１～Ｐｉｘｍにおいて、図１７に示されたように、駆動素子ＤＴ２の第２ゲート電極へ補償電圧Ｖｄａｔａ’が印加され得る。 補償電圧Ｖｄａｔａ’は、補助データラインラインＤＬ’を介して、第２ピクセル領域ＣＡの全ての駆動素子ＤＴ２に共通に印加され得る。

図１６の例において、第１駆動素子ＤＴ１が電源ラインＰＬに共通に接続され、第１駆動素子ＤＴ１の第２ゲート電極ＧＥ２がグループ化されて、同じ直流電圧を印加される。図１７の例において、第２駆動素子ＤＴ２が補助データラインＤＬ’に共通に接続され、第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２がグループ化されて、同じ電圧を印加される。本発明は、図１６及び図１７に示されたように、領域別に駆動素子の第２ゲート電極がグループ化されているが、これに限定されない。例えば、第２ピクセル領域ＣＡにおいて、補助データラインＤＬ’は２つ以上に分離され得、サブピクセルの色別に分離され得る。

図１８は、本発明の第２実施例による駆動素子のダブルゲート構造を概略的に示す回路図である。図１９は、図１８に示された第２駆動素子ＤＴ２とスイッチ素子ＭＳの断面構造を示す断面図である。図１８及び図１９において、前述の実施例と実質的に同一の構成要素に対しては同一の図面符号を付して、それについての詳細な説明を省略する。

図１８及び図１９を参照すると、ピクセル駆動電圧ＥＬＶＤＤのような直流電圧は、第１コンタクトホールＣＨ１を介して第１駆動素子ＤＴ１の第２ゲート電極ＧＥ２に印加され得る。

データ電圧Ｖｄａｔａは、図５及び図６に示されたピクセル回路から、第１のスイッチ素子Ｍ０１を介して駆動素子ＤＴ１、ＤＴ２の第１ゲート電極ＧＥ１に印加される。図７に示されたピクセル回路の場合、データ電圧Ｖｄａｔａは第２のスイッチ素子Ｍ２、駆動素子ＤＴ１、ＤＴ２の第１及び第２電極、及び第１のスイッチ素子Ｍ１を介して、駆動素子ＤＴ１、ＤＴ２の第１ゲート電極ＧＥ１に印加される。

第２ピクセル領域ＣＡのサブピクセルのそれぞれは、第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に印加される補償電圧Ｖｄａｔａ’を切り替えるスイッチ素子ＭＳをさらに含む。スイッチ素子ＭＳは、選択信号ＳＥＬのパルスに応答してターンオンされる。スイッチ素子ＭＳがターンオンされるとき、データラインＤＬが第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に接続されて、第２ゲート電極ＧＥ２へ補償電圧Ｖｄａｔａが印加される。ゲート駆動部１２０は、タイミングコントローラ１３０の制御下に選択信号ＳＥＬのパルスを出力して、スイッチ素子ＭＳのゲート電極が接続されたゲートラインに選択信号ＳＥＬを供給することができる。

図１８及び図１９の例においては、スイッチ素子ＭＳはデータラインＤＬに接続されて、データ電圧Ｖｄａｔａを補償電圧Ｖｄａｔａ’として第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に印加しているが、本発明はこれに限定されない。例えば、スイッチ素子ＭＳは、電源部１５０又はデータ駆動部１１０から補償電圧Ｖｄａｔａ’が印加される補助データラインＤＬ’に接続され、この補助データラインＤＬ’からの補償電圧Ｖｄａｔａ’を第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に印加することができる。したがって、補償電圧Ｖｄａｔａ’は、データ電圧Ｖｄａｔａと同じであるか、特定の電圧又は可変な電圧であり得る。

図１９を参照すると、第２駆動素子ＤＴ２は、基板ＳＵＢＳ上に配置された第２ゲート電極ＧＥ２と、バッファ層ＢＵＦ上に形成された半導体チャネルＡＣＴと、半導体チャネルＡＣＴのソース領域に接続された第１電極ＳＥ、及び半導体チャネルＡＣＴのドレイン領域に接続された第２電極ＤＥと、第１ゲート絶縁層ＧＩ１上で半導体チャネルＡＣＴ及び第２ゲート電極ＧＥ２と重畳する第１ゲート電極ＧＥ１と、を含む。バッファ層ＢＵＦは、第２ゲート電極ＧＥ２を覆うように、基板ＳＵＢＳ上に配置される絶縁層である。第１ゲート絶縁層ＧＩ１は、半導体チャネルＡＣＴと第１及び第２電極ＳＥ、ＤＥを覆うように、バッファ層ＢＵＦ上に配置される絶縁層である。

スイッチ素子ＭＳは、第１ゲート絶縁層ＧＩ１上に配置された半導体チャネルＡＣＴと、半導体チャネルＡＣＴのソース領域に接続された第１電極ＳＥ、及び半導体チャネルＡＣＴのドレイン領域に接続された第２電極ＤＥと、第２ゲート絶縁層ＧＩ２上で半導体チャネルＡＣＴと重畳するゲート電極ＧＥと、を含む。第２ゲート絶縁層ＧＩ２は、駆動素子ＤＴ２の第１ゲート電極ＧＥ１と、スイッチ素子ＭＳの半導体チャネルＡＣＴ並びに、第１及び第２電極ＳＥ、ＤＥを覆うように、第１ゲート絶縁層ＧＩ１上に配置される絶縁層である。

データラインＤＬは、第２ゲート絶縁層ＧＩ２を貫通する第３コンタクトホールＣＨ３を介してスイッチ素子ＭＳの第２電極ＤＥに接続され得る。スイッチ素子ＭＳの第１電極ＳＥは、第２ゲート絶縁層ＧＩ２を貫通する第４コンタクトホールＣＨ４を介して補助データラインＤＬ’に接続される。補助データラインＤＬ’は、バッファ層ＢＵＦを貫通する第５コンタクトホールＣＨ５を介して駆動素子ＤＴ２の第２ゲート電極ＧＥ２に接続される。

データ電圧Ｖｄａｔａは、図５及び図６に示されたピクセル回路から、第１のスイッチ素子Ｍ０１を介して駆動素子ＤＴ１、ＤＴ２の第１ゲート電極ＧＥ１に印加される。図７に示されたピクセル回路の場合、データ電圧Ｖｄａｔａは、第２のスイッチ素子Ｍ２、駆動素子ＤＴ１、ＤＴ２の第１及び第２電極、及び第１のスイッチ素子Ｍ１を介して、駆動素子ＤＴ１、ＤＴ２の第１ゲート電極ＧＥ１に印加される。

図１８及び図１９に示された駆動素子ＤＴ１、ＤＴ２は、図５ないし図７に示されたピクセル回路に適用され得る。図２０は、図７に示されたピクセル回路に、図１８に示された第２駆動素子ＤＴ２が適用された例を示す回路図である。

ピクセル駆動電圧ＥＬＶＤＤのような直流電圧が、図１６に示されたように、第１ピクセル領域ＤＡのサブピクセルＰｉｘ１～Ｐｉｘｎに配置された駆動素子ＤＴ１の第２ゲート電極に印加され得る。

第２ピクセル領域ＣＡのサブピクセルＰｉｘ１～Ｐｉｘｍにおいて、図２０に示されたように、駆動素子ＤＴ２の第２ゲート電極へ、第７のスイッチ素子Ｍ７を介して補償電圧Ｖｄａｔａ’が印加され得る。第７のスイッチ素子Ｍ７は、選択信号ＳＥＬが印加されるゲートラインに接続されたゲート電極、データラインＤＬに接続された第１電極、及び駆動素子ＤＴ２の第２ゲート電極ＧＥ２に接続された第２電極を含む。

図２１は、表示パネル１００上で電源ラインＰＬと補助データラインＤＬ’を示す平面図である。

図２１を参照すると、表示装置は、複数のドライブＩＣ（Ｓ－ＩＣ）を含み得る。ドライブＩＣ（Ｓ－ＩＣ）のそれぞれにデータ駆動部１１０が集積され得る。ドライブＩＣ（Ｓ－ＩＣ）は、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）又はＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）型で表示パネル１００に接着され得る。図２１において、「ＧＩＰ」はゲート駆動部１２０を含む回路領域である。

ドライブＩＣ（Ｓ－ＩＣ）において、第１ピクセル領域のデータラインに接続されたチャネルと、第２ピクセル領域のデータラインに接続されたチャネルとは、データ電圧Ｖｄａｔａを出力する。第２ピクセル領域ＣＡのサブピクセルに印加される別途の補償電圧Ｖｄａｔａ’によって第２ピクセル領域ＣＡの輝度が上昇するため、ドライブＩＣ（Ｓ－ＩＣ）の第２ピクセル領域のチャネル電圧を高める必要がない。その結果、ドライブＩＣ（Ｓ－ＩＣ）のチャネルは、図２５に示されたように、領域の区分なしにその出力電圧範囲Ｖｒａｎｇｅが実質的に同一に設定されて、全てのチャネルで十分な電圧マージンＶｍを確保することができる。

電源ラインＰＬは、第１及び第２ピクセル領域ＤＡ、ＣＡの全てのサブピクセルに接続されて、ピクセル駆動電圧ＥＬＶＤＤをピクセル回路に供給する。電源ラインＰＬは、図１４に示された第１コンタクトホールＣＨ１を介して、第１ピクセル領域ＤＡに配置された第１駆動素子ＤＴ１の第２ゲート電極ＧＥ２に接続される。電源ラインＰＬは、第２ピクセル領域ＣＡに配置されたピクセル回路へ、図５ないし図７に示されたように第２駆動素子ＤＴ２の第１電極に印加され得る。

補助データラインＤＬ’は、第２ピクセル領域ＣＡのサブピクセルに接続される。補助データラインＤＬ’は、第１ピクセル領域ＤＡのサブピクセルから分離される。補助データラインＤＬ’は、第２ピクセル領域ＣＡ内において全てのサブピクセルに共通に接続され得る。補助データラインＤＬ’は、電源部１５０又はドライブＩＣ（Ｓ－ＩＣ）のチャネルから入力された補償電圧Ｖｄａｔａ’を、第２ピクセル領域ＣＡのサブピクセルに印加する。補助データラインＤＬ’は、図１５に示された第２コンタクトホールＣＨ２を介して、第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に接続されるか、図１９に示されたスイッチ素子ＭＳとコンタクトホールドルＣＨ３、ＣＨ４を介して、第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に接続される。

発光素子ＯＬＥＤは、発光効率が色別に異なり得る。これによって、サブピクセルの色別にデータ電圧Ｖｄａｔａが最適化される。図２２及び図２３は、このようなサブピクセルの色別の発光効率とデータ電圧を考慮して、第２ピクセル領域ＣＡの駆動素子ＤＴ２に印加される電圧を色別に分離した実施例を示す。

図２２は、第２ピクセル領域ＣＡに配置されたサブピクセルの色別に最適化された補償電圧が異なるように印加される例を示す回路図である。図２３は、データ駆動部の出力電圧範囲と色別の補償電圧を示す図である。

図２２及び図２３を参照すると、第１補助データラインＤＬＲは、ＲサブピクセルＳＰＲに接続されて、ＲサブピクセルＳＰＲの輝度を向上させるための補償電圧＋ＶＲを、ＲサブピクセルＳＰＲに印加する。補償電圧＋ＶＲは、ＲサブピクセルＳＰＲに配置された第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に印加される。第２補助データラインＤＬＧは、ＧサブピクセルＳＰＧに接続されて、ＧサブピクセルＳＰＧの輝度を向上させるための補償電圧＋ＶＧを、ＧサブピクセルＳＰＧに印加する。補償電圧＋ＶＧは、ＧサブピクセルＳＰＧに配置された第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に印加される。第３補助データラインＤＬＢは、ＢサブピクセルＳＰＢに接続されて、ＢサブピクセルＳＰＢの輝度を向上させるための補償電圧＋ＶＢを、ＢサブピクセルＳＰＢに印加する。補償電圧＋ＶＢは、ＢサブピクセルＳＰＢに配置された第２駆動素子ＤＴ２の第２ゲート電極ＧＥ２に印加される。

色別の発光効率と色味差の問題を考慮して、図２３に示されたように、ＲＧＢサブピクセルのうちでＧサブピクセルＳＰＧに印加されるデータ電圧ＶｄａｔａＧが最も小さく、ＢサブピクセルＳＰＢに印加されるデータ電圧ＶｄａｔａＢが最も大きく設定される。補償電圧Ｖｄａｔａ’が、同一の高階調においてＲＧＢサブピクセルに同一の電圧で印加されると、発光効率が最も高いＧサブピクセルＳＰＧの輝度が高くなり、画面で再現された映像から緑味（Ｇｒｅｅｎｉｓｈ）が視認され得る。したがって、補償電圧＋ＶＲ、＋ＶＧ、＋ＶＢは、色別に異なる電圧に設定され得る。例えば、図２３に示されたように、ＢサブピクセルＳＰＢに印加される補償電圧＋ＶＢが、Ｒ及びＧサブピクセルＳＰＲ、ＳＰＧに印加される補償電圧＋ＶＲ、＋ＶＧよりも大きい電圧に設定され得る。ＧサブピクセルＳＰＧに印加される補償電圧＋ＶＧは、Ｒ及びＢサブピクセルＳＰＲ、ＳＰＢに印加される補償電圧＋ＶＲ、＋ＶＢよりも小さい電圧に設定され得る。

図２４は、表示パネル１００上で電源ラインＰＬと色別に分離された補助データラインＤＬＲ、ＤＬＧ、ＤＬＢを示す平面図である。図２４において、図２１に示された実施例と実質的に同一の構成要素に対しては同一の図面符号を付して、それについての詳細な説明を省略する。

図２４を参照すると、第１補助データラインＤＬＲは、第２ピクセル領域ＣＡのＲサブピクセルＳＰＲに接続される。第２補助データラインＤＬＧは、第２ピクセル領域ＣＡのＧサブピクセルＳＰＧに接続される。第３補助データラインＤＬＢは、第２ピクセル領域ＣＡのＢサブピクセルＳＰＢに接続される。補助データラインＤＬＲ、ＤＬＧ、ＤＬＢは、第１ピクセル領域ＤＡのサブピクセルから分離される。

本発明のデータ駆動部１１０は、データ電圧Ｖｄａｔａを第１ピクセル領域ＤＡのデータラインＤＬに出力する複数の第１チャネルと、データ電圧を第２ピクセル領域ＣＡのデータラインＤＬに出力する複数の第２チャネルとを含む。第１及び第２チャネルの出力電圧範囲Ｖｒａｎｇｅは同一に設定される。データ駆動部１１０の第１及び第２チャネルから出力されるデータ電圧範囲Ｖｄａｔａ（ＤＡ）、Ｖｄａｔａ（ＣＡ）は、図２５に示されたように、出力電圧範囲Ｖｒａｎｇｅ内で同一に設定される。第１及び第２チャネルの出力電圧範囲Ｖｒａｎｇｅは、データ電圧範囲Ｖｄａｔａ（ＤＡ）、Ｖｄａｔａ（ＣＡ）よりも大きい電圧マージンＶｍと、データ電圧範囲Ｖｄａｔａ（ＤＡ）、Ｖｄａｔａ（ＣＡ）よりも小さい電圧マージンＶｍとを含む。第１及び第２チャネルの電圧マージンＶｍは、実質的に同一である。

図２５は、電圧マージンＶｍが確保されたデータ駆動部１１０の出力電圧範囲Ｖｒａｎｇｅと、表示パネル１００に印加される補償電圧Ｖｄａｔａ’を用いた第２ピクセル領域ＣＡの輝度向上効果を示す図である。

図２５を参照すると、データ駆動部１１０の出力電圧範囲Ｖｒａｎｇｅは、第１及び第２ピクセル領域ＤＡ、ＣＡのサブピクセルに印加されるデータ電圧Ｖｄａｔａ（ＤＡ）、Ｖｄａｔａ（ＣＡ）と、電圧マージンＶｍとを含む。第１及び第２ピクセル領域ＤＡ、ＣＡのピクセルに印加されるデータ電圧範囲は、実質的に同一に設定される。図２５において、「Ｖｄａｔａ（ＤＡ）」は、第１ピクセル領域ＤＡのサブピクセルに印加されるデータ電圧である。「Ｖｄａｔａ（ＣＡ）」は、第２ピクセル領域ＣＡのサブピクセルに印加されるデータ電圧である。

電圧マージンＶｍは、光学補償電圧、駆動時間の経過による駆動素子ＤＴ１、ＤＴ２の劣化によるしきい値電圧Ｖｔｈのシフトを補償する電圧として利用され得る。十分に確保された電圧マージンＶｍは、高い解像力でサブピクセルの輝度偏差を光学補償することができるので、光学補償の精度を向上させることができ、経時変化による画質補償のためのデータ電圧の可変範囲を確保することができる。

本発明は、第２駆動素子ＤＴ２の第２ゲート電極に印加される補償電圧Ｖｄａｔａ’を用いて、データ駆動部１１０の出力電圧範囲Ｖｒａｎｇｅで電圧マージンＶｍを減らすことなく、第２ピクセル領域ＣＡの輝度を向上させることができる。補償電圧Ｖｄａｔａ’は、データ駆動部１１０とは独立した電源部１５０から出力されるか、データ電圧範囲内で特定の電圧又は可変な電圧で発生される。

図２６は、補償電圧がデータ駆動部へ独立した経路に沿って伝送される例を示す図である。

図２６を参照すると、データ駆動部１１０のチャネルのそれぞれは、ピクセルデータＤＡＴＡをガンマ補償電圧ＧＭＡに変換して、データ電圧Ｖｄａｔａを出力するＤＡＣと、ＤＡＣの出力ノードに接続されて、データ電圧ＶｄａｔａをデータラインＤＬに供給する出力バッファＡＭＰとを含む。データ駆動部１１０の出力電圧範囲Ｖｒａｎｇｅとデータ電圧Ｖｄａｔａは、図２５の通りである。

補償電圧Ｖｄａｔａ’は、データ駆動部１１０に独立した電源部１５０から発生されて、表示パネル１００の第２ピクセル領域に配置されたサブピクセルへ印加され得る。補償電圧Ｖｄａｔａ’は、第２ピクセル領域ＣＡの補助データラインＤＬ’に供給される。この補償電圧Ｖｄａｔａ’は、サブピクセルの色別に最適化された電圧に設定されて、色別に分離された補助データラインを介して第２ピクセル領域ＣＡのサブピクセルに印加され得る。

図２７及び図２８は、補償電圧がデータ駆動部のチャネルから出力される例を示す図である。

図２７を参照すると、データ駆動部１１０のチャネルのそれぞれは、ピクセルデータＤＡＴＡをガンマ補償電圧ＧＭＡに変換して、データ電圧Ｖｄａｔａを出力するＤＡＣと、ＤＡＣの出力ノードに接続されて、データ電圧ＶｄａｔａをデータラインＤＬに供給する出力バッファＡＭＰとを含む。データ駆動部１１０の出力電圧範囲Ｖｒａｎｇｅとデータ電圧Ｖｄａｔａは、図２５の通りである。

データ駆動部１１０の一部チャネルは、タイミングコントローラ１３０からの補償データを補償電圧Ｖｄａｔａ’に変換して出力することができる。このチャネルの出力電圧範囲Ｖｒａｎｇｅとデータ電圧範囲は、ピクセルデータＤＡＴＡのデータ電圧Ｖｄａｔａを出力する他のチャネルと同一である。

データ駆動部１１０のチャネルから出力される補償電圧Ｖｄａｔａ’は、第２ピクセル領域ＣＡの補助データラインＤＬ’に供給される。この補償電圧Ｖｄａｔａ’は、サブピクセルの色別に最適化された電圧に設定され、色別に分離された補助データラインを介して第２ピクセル領域ＣＡのサブピクセルに印加され得る。

図２８を参照すると、デマルチプレクサ１１２は、データ駆動部１１０のチャネルとデータラインＤＬ、ＤＬ’との間に接続されて、データ駆動部１１０のチャネル数を減らすことができる。この実施例において、データ駆動部１１０は、チャネル数を増加することなく、データ電圧Ｖｄａｔａと共に補償電圧Ｖｄａｔａ’を出力することができる。データ駆動部１１０の出力電圧範囲Ｖｒａｎｇｅとデータ電圧Ｖｄａｔａは、図２５の通りである。

デマルチプレクサ１１２の一例として、１：２デマルチプレクサＤＥＭＵＸが利用され得る。デマルチプレクサ１１２は、第１ピクセル領域ＤＡのデータラインＤＬに接続された第１の１：２デマルチプレクサと、第２ピクセル領域ＣＡのデータラインＤＬと補助データラインＤＬ’に接続された第２の１：２デマルチプレクサとを含む。これらのデマルチプレクサは、タイミングコントローラ１３０の制御下に交互にオン／オフされる第１及び第２のスイッチ素子Ｓ１、Ｓ２を含む。第１のスイッチ素子Ｓ１が第１制御信号ＤＥＭＵＸ１に応答してターンオンされるとき、第２のスイッチ素子Ｓ２はターンオフされる。次いで、第２のスイッチ素子Ｓ２が第２制御信号ＤＥＭＵＸ２に応答してターンオンされるとき、第１のスイッチ素子Ｓ１はターンオフされる。

第１の１：２デマルチプレクサは、データ駆動部１１０の一つのチャネルを２本のデータラインＤＬに交互に接続する。第１の１：２デマルチプレクサは、データ駆動部１１０の一つのチャネルから出力されるデータ電圧Ｖｄａｔａを、第１及び第２のスイッチ素子Ｓ１、Ｓ２を介して第１ピクセル領域ＤＡの２本のデータラインに時分割分配する。

第２の１：２デマルチプレクサは、データ駆動部１１０の一つのチャネルを１本のデータラインＤＬと１本の補助データラインＤＬ’に交互に接続する。第２の１：２デマルチプレクサは、データ駆動部１１０の１つのチャネルから出力されるデータ電圧Ｖｄａｔａを、第１のスイッチ素子Ｓ１を介して第２ピクセル領域ＣＡの第１データラインＤＬに供給し、第２のスイッチ素子Ｓ２を介して第２ピクセル領域ＣＡの補助データラインＤＬ’に供給する。

第２ピクセル領域ＣＡの輝度が低い、又は第２ピクセル領域のピクセルに書き込まれたピクセルデータの階調分布において高階調のピクセルが少ないと、第１ピクセル領域ＤＡと第２ピクセル領域ＣＡとの輝度差がほとんど無いため、領域間の輝度差が視認されないこともある。したがって、本発明は、低輝度の映像又は第２ピクセル領域で高階調のピクセルが少ないとき、第２ピクセル領域ＣＡの輝度を補償せずに、第２ピクセル領域ＣＡに配置された駆動素子ＤＴ２に補償電圧Ｖｄａｔａ’を印加しない。このとき、第２ピクセル領域ＣＡのピクセルは、補償電圧Ｖｄａｔａ’無しにデータ電圧Ｖｄａｔａで駆動される。図２９ないし図３２の輝度補償方法は、タイミングコントローラ１３０のデータ演算部又はホストシステム２００により制御され得る。

図２９は、本発明の第１実施例によって画面の輝度補償方法を示す手順図である。

図２９を参照すると、タイミングコントローラ１３０は、入力映像のピクセルデータをメモリに格納する。タイミングコントローラ１３０は、毎フレーム期間ごとに１フレーム分量のピクセルデータ（以下、「１フレームデータ」という。）を分析して、入力映像の輝度特性を分析する（Ｓ２９１）。１フレームデータは、画面内の全ピクセルに書き込まれたピクセルデータを含む。したがって、１フレームデータは、画面の第１及び第２ピクセル領域ＤＡ、ＣＡのピクセルデータを含む。

タイミングコントローラ１３０は、１フレームのピクセルデータに対するヒストグラム（ｈｉｓｔｏｇｒａｍ）を計算して、階調別の累積分布を確認することができる。ヒストグラムは、ピクセルデータの階調別の累積分布関数である。タイミングコントローラ１３０は、ヒストグラムに基づいて平均画像レベル（Ａｖｅｒａｇｅ Ｐｉｃｔｕｒｅ ｌｅｖｅｌ、以下では「ＡＰＬ」という。）を算出して、第１及び第２ピクセル領域ＤＡ、ＣＡのそれぞれの平均輝度を判断する。

タイミングコントローラ１３０は、第１ピクセル領域ＤＡの平均輝度を予め設定された第１しきい値と比較し、第２ピクセル領域ＣＡの平均輝度を予め設定された第２しきい値と比較する（Ｓ２９２、Ｓ２９３）。第１及び第２しきい値は、画質実験の結果に基づいて設定されることができ、これらのしきい値は同じ又は異なる値であり得る。

タイミングコントローラ１３０は、第１ピクセル領域ＤＡの平均輝度が第１しきい値よりも大きく、第２ピクセル領域ＣＡの平均輝度が第２しきい値よりも大きいとき、第１及び第２ピクセル領域ＤＡ、ＣＡ間の輝度差が視認されないように、第２ピクセル領域ＣＡの輝度を向上させて第２ピクセル領域ＣＡの輝度を補償する（Ｓ２９２、Ｓ２９３及びＳ２９４）。このとき、画面に再現される映像は、高輝度の明るい映像である。第２ピクセル領域ＣＡの輝度は、前述の実施例と同様に、第２ピクセル領域ＣＡに配置された駆動素子ＤＴ２の第２ゲート電極ＧＥ２へ補償電圧Ｖｄａｔａ’を印加する方法で補償され得る。電源部１５０又はデータ駆動部１１０は、タイミングコントローラ１３０の制御下に補償電圧Ｖｄａｔａ’を出力する。

タイミングコントローラ１３０は、第１ピクセル領域ＤＡの平均輝度が第１しきい値以下であるか、第２ピクセル領域ＣＡの平均輝度が第２しきい値以下であるとき、第２ピクセル領域ＣＡの輝度を補償しない（Ｓ２９５）。このとき、画面に再現される映像は、高輝度の映像に比べて相対的に暗い低輝度の映像である。Ｓ２９５の段階において、電源部１５０又はデータ駆動部１１０は、タイミングコントローラ１３０の制御下に補償電圧Ｖｄａｔａ’を出力しない。したがって、Ｓ２９５の段階において、第２ピクセル領域ＣＡに配置された駆動素子ＤＴ２の第２ゲート電極ＧＥ２には、補償電圧Ｖｄａｔａ’が印加されないので、フローティング（ｆｌｏａｔｉｎｇ）され得る。

図３０は、本発明の第２実施例によって画面の輝度補償方法を示す手順図である。この実施例は、平均輝度を計算するためのデータ演算量を減らすことができる。

図３０を参照すると、タイミングコントローラ１３０は、毎フレーム期間ごとに第２ピクセル領域ＣＡに書き込まれるピクセルデータに対するＡＰＬを計算した結果に基づいて、第２ピクセル領域映像の輝度特性を分析する（Ｓ３０１）。

タイミングコントローラ１３０は、第２ピクセル領域ＣＡの平均輝度を、予め設定されたしきい値と比較する（Ｓ３０２）。タイミングコントローラ１３０は、第２ピクセル領域ＣＡの平均輝度がしきい値よりも大きいとき、第２ピクセル領域ＣＡの輝度を向上させて第２ピクセル領域ＣＡの輝度を補償する（Ｓ３０２及びＳ３０３）。このとき、第２ピクセル領域ＣＡに再現される映像は、高輝度の明るい映像である。第２ピクセル領域ＣＡの輝度は、前述の実施例と同様に、第２ピクセル領域ＣＡに配置された駆動素子ＤＴ２の第２ゲート電極ＧＥ２へ補償電圧Ｖｄａｔａ’を印加する方法で補償され得る。電源部１５０又はデータ駆動部１１０は、タイミングコントローラ１３０の制御下に補償電圧Ｖｄａｔａ’を出力する。

タイミングコントローラ１３０は、第２ピクセル領域ＣＡの平均輝度がしきい値以下であるとき、第２ピクセル領域ＣＡの輝度を補償しない（Ｓ３０４）。このとき、第２ピクセル領域ＣＡに再現される映像は、高輝度の映像に比べて相対的に暗い低輝度の映像である。Ｓ３０４の段階において、電源部１５０又はデータ駆動部１１０は、タイミングコントローラ１３０の制御下に補償電圧Ｖｄａｔａ’を出力しない。したがって、Ｓ３０４の段階において、第２ピクセル領域ＣＡに配置された駆動素子ＤＴ２の第２ゲート電極ＧＥ２には補償電圧Ｖｄａｔａ’が印加されないので、フローティング（ｆｌｏａｔｉｎｇ）され得る。

図３１は、本発明の第３実施例によって画面の輝度補償方法を示す手順図である。

図３１を参照すると、タイミングコントローラ１３０は、毎フレーム期間ごとに１フレームデータに対するＡＰＬを計算した結果に基づいて、入力映像の輝度特性を分析する（Ｓ３１１）。

タイミングコントローラ１３０は、第１ピクセル領域ＤＡの平均輝度を第１しきい値と比較し、第２ピクセル領域ＣＡの平均輝度を第２しきい値と比較する（Ｓ３１２、Ｓ３１３）。

タイミングコントローラ１３０は、第１ピクセル領域ＤＡの平均輝度が第１しきい値よりも大きく、第２ピクセル領域ＣＡの平均輝度が第２しきい値よりも大きいとき、ヒストグラムの計算結果を用いて第２ピクセル領域ＣＡの階調分布を分析する（Ｓ３１４）。タイミングコントローラ１３０は、第２ピクセル領域ＣＡの階調別の累積ピクセル数を計算して、第２ピクセル領域ＣＡに書き込まれるピクセルデータの階調分布特性を判断することができる。

タイミングコントローラ１３０は、第２ピクセル領域ＣＡに書き込まれるピクセルデータのうちで所定の基準値以上の高階調のピクセルの数を、予め設定された第３しきい値と比較して、第２ピクセル領域ＣＡの支配的な階調が高階調であるか否かを判断することができる。タイミングコントローラ１３０は、基準値以上の高階調のピクセルの数が第３しきい値よりも多い場合、すなわち、第２ピクセル領域の階調分布特性からみるとき、高階調が支配的であると判断されると、第２ピクセル領域ＣＡの輝度を向上させて第２ピクセル領域ＣＡの輝度を補償する（Ｓ３１５及びＳ３１６）。このとき、第２ピクセル領域ＣＡに再現される映像は、図３３の（ｃ）に示されたヒストグラムの一例のように、高輝度のピクセルが多い映像である。第２ピクセル領域ＣＡの輝度は、前述の実施例と同様に、第２ピクセル領域ＣＡに配置された駆動素子ＤＴ２の第２ゲート電極ＧＥ２へ補償電圧Ｖｄａｔａ’を印加する方法で補償され得る。

タイミングコントローラ１３０は、第１ピクセル領域ＤＡの平均輝度が第１しきい値以下であるか、第２ピクセル領域ＣＡの平均輝度が第２しきい値以下であるとき、第２ピクセル領域ＣＡの輝度を補償しない（Ｓ３１７）。また、第２ピクセル領域ＣＡの平均輝度が高くても、高階調のピクセルデータが少ないと、第２ピクセル領域ＣＡの輝度が補償されない（Ｓ３１７）。

図３２は、本発明の第４実施例によって画面の輝度補償方法を示す手順図である。この実施例は、入力映像の輝度特性を分析せずに、第２ピクセル領域ＣＡのピクセルに書き込まれるピクセルデータの階調分布特性に基づいて、第２ピクセル領域ＣＡの輝度を補償するか否かを決定する。

図３２を参照すると、タイミングコントローラ１３０は、毎フレーム期間ごとに第２ピクセル領域ＣＡに書き込まれるピクセルデータに対するヒストグラムの計算結果を用いて、第２ピクセル領域ＣＡの階調分布を分析する（Ｓ３２１）。

タイミングコントローラ１３０は、図３３の（ｃ）に示されたように、第２ピクセル領域ＣＡのピクセルに書き込まれるピクセルデータのうちで高階調のピクセルデータが第３しきい値よりも多いと、第２ピクセル領域ＣＡの輝度を向上させて第２ピクセル領域ＣＡの輝度を補償する（Ｓ３２２及びＳ３２３）。一方で、タイミングコントローラ１３０は、第２ピクセル領域ＣＡのピクセルに書き込まれるピクセルデータのうちで高階調のピクセルデータが第３しきい値以下に少ないと、第２ピクセル領域ＣＡの輝度を補償しない（Ｓ３１７）。また、第２映像（ＣＡ）の平均輝度が高くても、高輝度のピクセル数が少ないと、第２ピクセル領域ＣＡの輝度が補償されない（Ｓ３２４）。

図３３は、ピクセルデータに対するヒストグラムの計算結果の一例を示す図である。図３３において（ａ）は、低階調値を持つピクセルデータの累積値が多い低階調映像の一例である。同図（ｂ）は、中間階調値を持つピクセルデータの累積値が多い映像の一例である。同図（ｃ）は、高階調値を持つピクセルデータの累積値が多い高階調映像の一例である。

以上で説明した本発明の課題、課題解決手段、効果に記載した明細書の内容が請求項の本質的な特徴を特定するものではないことに注意しなければならない。

本発明は、必ずしも実施例に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で多様に変形実施することができる。したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく説明するためのものであり、このような実施例により、本発明の技術思想の範囲が限定されるものではない。従って、以上で記述した実施例は、すべての面で例示的なものであり限定的ではないと理解しなければならない。本発明の保護範囲は、特許請求の範囲によって解釈されるべきであり、その同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

Claims (18)

1. ピクセルが配置された第１ピクセル領域と、
   前記第１ピクセル領域に比べて解像度又はＰＰＩ（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ）の低いピクセルが配置された第２ピクセル領域と、
   を含み、
   前記第１ピクセル領域のピクセルのそれぞれは、
   発光素子を駆動する第１駆動素子を含み、
   前記第２ピクセル領域のピクセルのそれぞれは、
   発光素子を駆動する第２駆動素子を含み、
   前記第２駆動素子は、
   半導体チャネルを挟んで重畳した第１ゲート電極及び第２ゲート電極を含み、
   前記第２駆動素子の第１ゲート電極へ前記第２ピクセル領域のピクセルに書き込まれるピクセルデータのデータ電圧が印加され、
   前記第２駆動素子の第２ゲート電極へ前記第２ピクセル領域の輝度を高める補償電圧が印加され、
   前記補償電圧が、前記第２ピクセル領域に配置されたサブピクセルの色別に分離されて前記第２ピクセル領域のピクセルに印加される、
   表示パネル。
2. 前記第１駆動素子は、
   半導体チャネルを挟んで重畳した第１及び第２ゲート電極を含み、
   前記第１駆動素子の第１ゲート電極へ前記第１ピクセル領域のピクセルに書き込まれるピクセルデータのデータ電圧が印加され、
   前記第１駆動素子の第２ゲート電極へ直流電圧が印加される、請求項１に記載の表示パネル。
3. 前記第１駆動素子は、
   ピクセル駆動電圧が印加される第１電極と、
   前記発光素子のアノード電極に接続される第２電極と、を含み、
   前記第１駆動素子の前記第２ゲート電極へ前記ピクセル駆動電圧が印加される、請求項２に記載の表示パネル。
4. 前記第２駆動素子の第２ゲート電極に接続されて、前記補償電圧を前記第２駆動素子の第２ゲート電極に印加する補助データラインをさらに含む、請求項１に記載の表示パネル。
5. 前記補助データラインは、絶縁層を貫通するコンタクトホールを介して前記第２駆動素子の第２ゲート電極に接続される、請求項４に記載の表示パネル。
6. 前記第２ピクセル領域内で、前記ピクセルに接続された補助データラインが互いに接続される、請求項４に記載の表示パネル。
7. 前記第２ピクセル領域のピクセルのそれぞれは、
   前記補償電圧を前記第２駆動素子の第２ゲート電極に印加するスイッチ素子をさらに含む、請求項１に記載の表示パネル。
8. 前記第１及び第２ピクセル領域のピクセルのそれぞれは、
   色が異なる多数のサブピクセルを含み、
   前記第２ピクセル領域は、
   前記第２駆動素子の第２ゲート電極に接続されて、前記補償電圧を前記第２駆動素子の第２ゲート電極に印加する補助データラインを含み、
   前記補助データラインは、
   前記第２ピクセル領域内のサブピクセルの色別に分離されて前記第２ピクセル領域のサブピクセルに配置された、前記第２駆動素子の第２ゲート電極に接続される、請求項１に記載の表示パネル。
9. ピクセルが配置された第１ピクセル領域と、前記第１ピクセル領域に比べて解像度又はＰＰＩ（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ）の低いピクセルが配置された第２ピクセル領域と、を含む表示パネルと、
   入力映像のピクセルデータをデータ電圧に変換して、前記第１及び第２ピクセル領域のピクセルに接続されたデータラインへ前記データ電圧を供給するデータ駆動部と、
   前記第２ピクセル領域の輝度を高める補償電圧を発生する輝度補償部と、を含み、
   前記補償電圧が前記第２ピクセル領域のピクセルに印加され、
   前記第１ピクセル領域のピクセルのそれぞれは、
   発光素子を駆動する第１駆動素子を含み、
   前記第２ピクセル領域のピクセルのそれぞれは、
   発光素子を駆動する第２駆動素子を含み、
   前記第２駆動素子は、
   半導体チャネルを挟んで重畳した第１ゲート電極及び第２ゲート電極を含み、
   前記第２駆動素子の第１ゲート電極へ前記第２ピクセル領域のピクセルに書き込まれるピクセルデータのデータ電圧が印加され、
   前記第２駆動素子の第２ゲート電極へ前記第２ピクセル領域の輝度を高める補償電圧が印加され、
   前記補償電圧が、前記第２ピクセル領域に配置されたサブピクセルの色別に分離されて前記第２ピクセル領域のピクセルに印加される、
   表示装置。
10. 前記データ駆動部は、
    前記データ電圧を前記第１ピクセル領域のデータラインに出力する複数の第１チャネルと、
    前記データ電圧を前記第２ピクセル領域のデータラインに出力する複数の第２チャネルと、を含み、
    前記第１及び第２チャネルの出力電圧範囲が同一であり、
    前記第１及び第２チャネルから出力される前記データ電圧の電圧範囲が、前記出力電圧範囲内で同一であり、
    前記第１及び第２チャネルの出力電圧範囲は、前記データ電圧の電圧範囲よりも大きい電圧マージンと、前記データ電圧の電圧範囲よりも小さい電圧マージンとを含み、
    前記第１及び第２チャネルの電圧マージンが同一である、請求項９に記載の表示装置。
11. 前記補償電圧は、特定の電圧であるか、入力映像の輝度特性と階調分布特性に応じて可変される、請求項９に記載の表示装置。
12. 前記補償電圧が、前記第２ピクセル領域に配置されたサブピクセルの色別に異なるように設定される、請求項９に記載の表示装置。
13. 前記第１及び第２ピクセル領域に表示される入力映像の平均輝度が予め設定されたしきい値よりも大きい映像であるとき、前記補償電圧が前記第２ピクセル領域のピクセルに印加される、請求項９に記載の表示装置。
14. 前記第１及び第２ピクセル領域に表示される入力映像の平均輝度が予め設定されたしきい値よりも大きく、前記第２ピクセル領域に書き込まれるピクセルデータのうちで予め設定された基準値以上の高階調のピクセル数が所定のしきい値以上多いとき、前記補償電圧が前記第２ピクセル領域のピクセルに印加される、請求項９に記載の表示装置。
15. 前記第２ピクセル領域に表示される入力映像の平均輝度が予め設定されたしきい値よりも大きい映像であるとき、前記補償電圧が前記第２ピクセル領域のピクセルに印加される、請求項９に記載の表示装置。
16. 前記第２ピクセル領域に表示される入力映像の平均輝度が予め設定されたしきい値よりも大きく、前記第２ピクセル領域に書き込まれるピクセルデータのうちで予め設定された基準値以上の高階調のピクセル数が所定のしきい値以上多いとき、前記補償電圧が前記第２ピクセル領域のピクセルに印加される、請求項９に記載の表示装置。
17. 前記第２ピクセル領域に書き込まれるピクセルデータのうちで予め設定された基準値以上の高階調のピクセルデータが所定のしきい値以上多いとき、前記補償電圧が前記第２ピクセル領域のピクセルに印加される、請求項９に記載の表示装置。
18. ガンマリファレンス電圧を発生する電源部をさらに含み、
    前記データ駆動部のチャネルのそれぞれは、
    前記ガンマリファレンス電圧から分圧された階調別のガンマ補償電圧で、前記ピクセルデータを前記データ電圧に変換するデジタル－アナログ変換器を備え、
    前記電源部又は前記データ駆動部は、前記輝度補償部を含み、前記補償電圧を出力する、請求項９に記載の表示装置。

Images