KR20240093098A - 적층형 전자 부품 - Google Patents

적층형 전자 부품 Download PDF

Info

Publication number
KR20240093098A
KR20240093098A KR1020220176037A KR20220176037A KR20240093098A KR 20240093098 A KR20240093098 A KR 20240093098A KR 1020220176037 A KR1020220176037 A KR 1020220176037A KR 20220176037 A KR20220176037 A KR 20220176037A KR 20240093098 A KR20240093098 A KR 20240093098A
Authority
KR
South Korea
Prior art keywords
side margin
electronic components
paragraph
laminated electronic
intensity ratio
Prior art date
Application number
KR1020220176037A
Other languages
English (en)
Inventor
조은
Original Assignee
삼성전기주식회사
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US18/132,104 priority Critical patent/US20240203658A1/en
Priority to CN202310848075.4A priority patent/CN118213192A/zh
Publication of KR20240093098A publication Critical patent/KR20240093098A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명의 일 실시예에 따른 적층형 전자 부품은, 유전체층 및 상기 유전체층과 제1 방향으로 번갈아 배치되는 내부 전극을 포함하는 용량형성부와 상기 제1 방향으로 서로 마주보는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 서로 마주보는 제3 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 서로 마주보는 제5 및 제6 면을 포함하는 바디; 상기 제5 및 제6 면에 배치되는 사이드 마진부; 및 상기 제3 및 제4 면에 배치되는 외부 전극; 을 포함하며, 상기 용량 형성부에 포함된 Ti 대비 Na의 intensity ratio를 RA, 상기 사이드 마진부에 포함된 Ti 대비 Na의 intensity ratio를 RM 이라고 정의할 때, 0.436 < RM/RA < 0.920 및 1.75×10-4 < RA < 9.10×10-4 을 만족할 수 있다.

Description

적층형 전자 부품{MULTILAYER ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
적층 세라믹 커패시터의 소형 및 고용량화를 위해서는 전극 유효면적의 극대화 (용량구현에 필요한 유효 부피 분율을 증가)가 요구된다. 상기와 같이 소형 및 고용량 적층 세라믹 커패시터를 구현하기 위하여, 적층 세라믹 커패시터를 제조함에 있어서, 내부 전극이 바디의 폭 방향으로 노출되도록 함으로써, 마진 없는 설계를 통해 내부 전극 폭 방향 면적을 극대화하되, 이러한 바디제작 후 소성 전 단계에서 바디의 폭 방향 전극 노출면에 사이드 마진부용 세라믹 그린시트를 별도로 부착한 후 소결하는 방법이 적용되고 있다.
사이드 마진부용 세라믹 그린시트를 별도로 부착하는 방법에 의해 사이드 마진부를 형성함에 따라 커패시터의 단위 부피당 용량은 향상시킬 수 있으나, 바디와 사이드 마진부의 계면을 통해 외부의 수분 침투나 도금 공정 중 도금액의 침투 등으로 인해 칩의 수명이 단축되거나 불량이 발생하는 등의 문제점이 나타날 수 있어 이를 해결하기 위한 개발이 요구되고 있다.
보다 구체적으로, 사이드 마진부 형성 과정에서 바디와 사이드 마진부가 접촉하는 계면에 기공(pore)이 많이 생성되어 신뢰성이 저하될 수 있으며, 상기 기공으로 인하여 전계 집중이 발생하게 되고, 이로 인하여 절여파괴전압(BDV: Breakdown Voltage)이 낮아지는 문제가 발생할 수 있다. 또한, 바디와 사이드마진부의 경계에 계면 접합부가 발생함에 따라 접합력 저하 및 이에 따른 내습 신뢰성 저하가 야기되거나, 상기 기공으로 인하여 소결 치밀도 저하에 따른 내습 신뢰성 저하가 야기될 수 있다.
또한, 소성 공정 중, 용융점이 다른 내부 전극과 유전체층은 수축률에 있어 차이가 발생하는데, 이러한 수축률의 차이로 인해 적층형 전자 부품이 구현하고자 하는 여러가지 특성들을 달성하기 어려울 수 있다. 이러한 수축률의 차이를 최소화하기 위해서는 낮은 소성 온도에서의 치밀화 및 여러가지 특성이 구현되는 것이 필요하다.
한국 공개특허공보 제10-2019-0067683호
본 발명이 해결하고자 하는 여러 과제 중 하나는 내습 신뢰성이 우수한 적층형 전자 부품을 제공하기 위함이다.
본 발명이 해결하고자 하는 여러 과제 중 하나는 저온 소성에서도 유전체의 치밀도가 우수한 적층형 전자 부품을 제공하기 위함이다.
본 발명이 해결하고자 하는 여러 과제 중 하나는 온도 특성이 우수한 적층형 전자 부품을 제공하기 위함이다.
다만, 본 발명이 해결하고자 하는 여러 과제는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 적층형 전자 부품은, 유전체층 및 상기 유전체층과 제1 방향으로 번갈아 배치되는 내부 전극을 포함하는 용량 형성부와 상기 제1 방향으로 서로 마주보는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 서로 마주보는 제3 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 서로 마주보는 제5 및 제6 면을 포함하는 바디; 상기 제5 및 제6 면에 배치되는 사이드 마진부; 및 상기 제3 및 제4 면에 배치되는 외부 전극; 을 포함하며, 상기 용량 형성부에 포함된 Ti 대비 Na의 intensity ratio를 RA, 상기 제1 및 제2 사이드 마진부에 포함된 Ti 대비 Na의 intensity ratio를 RM 이라고 정의할 때, 0.436 < RM/RA < 0.920 및 1.75×10-4 < RA < 9.10×10-4 을 만족할 수 있다.
본 발명의 여러 효과 중 하나는 적층형 전자 부품의 내습 신뢰성을 향상시키는 것이다.
본 발명의 여러 효과 중 하나는 저온 소성에서도 유전체의 치밀도를 향상시키는 것이다.
본 발명의 여러 효과 중 하나는 적층형 전자 부품의 온도 특성을 향상시키는 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 적층형 전자 부품에서 외부 전극을 제외하고 도시한 사시도이다.
도 3은 도 1의 적층형 전자 부품에서 외부 전극 및 사이드 마진부를 제외하고 도시한 사시도이다.
도 4는 도 1의 I-I'에 따른 단면도이다.
도 5는 도 1의 II'-II'에 따른 단면도이다.
도 6a는 비교예의 용량 형성부와 사이드 마진부가 접하는 계면을 SEM으로 스캔한 화상 이미지이며, 도 6b는 실시예의 용량 형성부와 사이드 마진부가 접하는 계면을 SEM으로 스캔한 화상 이미지이다.
도 7a는 비교예의 용량 형성부를 SEM으로 스캔한 화상 이미지이며, 도 7b는 실시예의 용량 형성부를 SEM으로 스캔한 화상 이미지이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.
적층형 전자 부품
도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 적층형 전자 부품에서 외부 전극을 제외하고 도시한 사시도이다.
도 3은 도 1의 적층형 전자 부품에서 외부 전극 및 사이드 마진부를 제외하고 도시한 사시도이다.
도 4는 도 1의 I-I'에 따른 단면도이다.
도 5는 도 1의 II'-II'에 따른 단면도이다.
이하, 도 1 내지 도 5를 참조하여, 본 발명의 일 실시형태에 따른 적층형 전자 부품에 대하여 상세히 설명한다. 다만, 적층형 전자 부품의 일례로서 적층 세라믹 커패시터에 대하여 설명하나, 본 발명은 유전체 조성물을 이용하는 다양한 전자 제품, 예를 들어, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등에도 적용될 수 있을 것이다.
본 발명의 일 실시예에 따른 적층형 전자 부품(100)은, 유전체층(111) 및 상기 유전체층(111)과 제1 방향으로 번갈아 배치되는 내부 전극(121, 122)을 포함하는 용량 형성부(Ac)와 상기 제1 방향으로 서로 마주보는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 마주보는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면(1, 2, 3, 4)과 연결되고 제3 방향으로 서로 마주보는 제5 및 제6 면(5, 6)을 포함하는 바디; 상기 제5 및 제6 면(5, 6)에 배치되는 사이드 마진부(114, 115); 및 상기 제3 및 제4 면(3, 4)에 배치되는 외부 전극(131, 132); 을 포함하며, 상기 용량 형성부(Ac)에 포함된 Ti 대비 Na의 intensity ratio를 RA, 상기 제1 및 제2 사이드 마진부(114, 115)에 포함된 Ti 대비 Na의 intensity ratio를 RM 이라고 정의할 때, 0.436 < RM/RA < 0.920 및 1.75×10-4 < RA < 9.10×10-4 을 만족할 수 있다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층 되어있다.
보다 구체적으로, 바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 마주보도록 번갈아 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량을 형성하는 용량 형성부(Ac)를 포함할 수 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 서로 마주보는 제1 및 제2 면(1, 2), 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 마주보는 제3 및 제4 면(3, 4), 제1 내지 제4 면(1, 2, 3, 4)과 연결되며 제3 방향으로 서로 마주보는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고서는 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 제한되지 않는다. 일반적으로 페로브스카이트(ABO3)계 재료를 사용할 수 있으며, 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 세라믹 분말의 예시로 BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다.
또한, 유전체층(111)을 형성하는 원료는 티탄산바륨(BaTiO3) 등의 분말에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.
한편, 본 발명에서 용량 형성부(Ac)의 유전체층은 제1 유전체층으로 정의될 수 있으며, 소성 전 기준으로는 제1 세라믹 그린 시트라고 정의될 수 있다. 사이드 마진부(114, 115)에 포함되는 유전체층은 제2 유전체층으로 정의될 수 있으며, 소성 전 기준으로는 제2 세라믹 그린 시트라고 정의될 수 있다.
유전체층(111)의 두께(td)는 특별히 한정할 필요는 없다.
다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 유전체층(111)의 두께는 0.6 μm 이하일 수 있으며, 보다 바람직하게는 0.4 μm 이하일 수 있다.
여기서, 유전체층(111)의 두께(td)는 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 두께(td)를 의미할 수 있다.
한편, 유전체층(111)의 두께(td)는 유전체층(111)의 제1 방향 크기를 의미할 수 있다. 또한, 유전체층(111)의 두께(td)는 유전체층(111) 평균 두께(td)를 의미할 수 있으며, 유전체층(111)의 제1 방향 평균 크기를 의미할 수 있다.
유전체층(111)의 제1 방향 평균 크기는 바디(110)의 제1 및 제2 방향 단면(cross-section)을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층(111)을 제2 방향으로 등간격인 30개의 지점에서 제1 방향 크기를 측정한 평균값일 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층(111)으로 확장하여 평균값을 측정하면, 유전체층(111)의 제1 방향 평균 크기를 더욱 일반화할 수 있다.
내부 전극(121, 122)은 유전체층(111)과 교대로 적층될 수 있다.
내부 전극(121, 122)은 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함할 수 있으며, 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 마주하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
보다 구체적으로, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출될 수 있고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디(110)의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디(110)의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
즉, 제1 내부 전극(121)은 제2 외부 전극(132)과는 연결되지 않고 제1 외부 전극(131)과 연결되며, 제2 내부 전극(122)은 제1 외부 전극(131)과는 연결되지 않고 제2 외부 전극(132)과 연결될 수 있다. 이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
한편, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성될 수 있다.
내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다.
또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
한편, 내부 전극(121, 122)의 두께(te)는 특별히 한정할 필요는 없다.
다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 내부 전극(121, 122)의 두께는 0.6 μm 이하일 수 있으며, 보다 바람직하게는 0.4 μm 이하일 수 있다.
여기서, 내부 전극(121, 122)의 두께(te)는 내부 전극(121, 122)의 제1 방향 크기를 의미할 수 있다. 또한, 내부 전극(121, 122)의 두께(te)는 내부 전극(121, 122)의 평균 두께(te)를 의미할 수 있으며, 내부 전극(121, 122)의 제1 방향 평균 크기를 의미할 수 있다.
내부 전극(121, 122)의 제1 방향 평균 크기는 바디(110)의 제1 및 제2 방향 단면(cross-section)을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극(121, 122)을 제2 방향으로 등간격인 30개의 지점에서 제1 방향 크기를 측정한 평균값일 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극(121, 122)으로 확장하여 평균값을 측정하면, 내부 전극(121, 122)의 제1 방향 평균 크기를 더욱 일반화할 수 있다.
한편, 바디(110)는 용량 형성부(Ac)의 제1 방향 양 단면(end-surface)에 배치되는 커버부(112, 113)를 포함할 수 있다.
보다 구체적으로, 용량 형성부(Ac)의 제1 방향 상부에 배치되는 상부 커버부(112) 및 용량 형성부(Ac)의 제1 방향 하부에 배치되는 하부 커버부(113)를 포함할 수 있다.
상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층(111) 또는 2개 이상의 유전체층(111)을 용량 형성부(Ac)의 상하면에 각각 제1 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
상부 커버부(112) 및 하부 커버부(113)는 내부 전극(121, 122)을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
한편, 커버부(112, 113)의 두께(tc)는 특별히 한정할 필요는 없다.
다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 두께(tc)는 100 μm 이하일 수 있고, 바람직하게는 30 μm 이하일 수 있으며, 초소형 제품에서는 보다 바람직하게 20 μm 이하일 수 있다.
여기서, 커버부(112, 113)의 두께(tc)는 커버부(112, 113)의 제1 방향 크기를 의미할 수 있다. 또한, 커버부(112, 113)의 두께(tc)는 커버부(112, 113)의 평균 두께(tc)를 의미할 수 있으며, 커버부(112, 113)의 제1 방향 평균 크기를 의미할 수 있다.
커버부(112, 113)의 제1 방향 평균 크기는 바디(110)의 제1 및 제2 방향 단면(cross-section)을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 커버부를 제2 방향으로 등간격인 30개의 지점에서 두께를 측정한 평균값일 수 있다. 상기 등간격인 30개의 지점은 상부 커버부(112)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 하부 커버부(113)로 확장하여 평균값을 측정하면, 커버부(112, 113)의 제1 방향 평균 크기를 더욱 일반화할 수 있다.
한편, 바디(110)의 제3 방향 양 단면(end-surface)에는 사이드 마진부(114, 115)가 배치될 수 있다.
보다 구체적으로, 사이드 마진부(114, 115)는 바디(110)의 제5 면(5)에 배치되는 제1 사이드 마진부(114) 및 제6 면(6)에 배치되는 제2 사이드 마진부(115)를 포함할 수 있다. 즉, 사이드 마진부(114, 115)는 바디(110)의 제3 방향 양 단면(end-surface)에 배치될 수 있다.
사이드 마진부(114, 115)는 도시된 바와 같이, 바디(110)의 제2 및 제3 방향 단면(cross-section)을 기준으로, 제1 및 제2 내부 전극(121, 122)의 제3 방향 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.
다시 말해, 사이드 마진부(114, 115)는 바디의 제5 및 제6 면(5, 6)에서 내부 전극(121, 122)과 연결될 수 있다.
사이드 마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
사이드 마진부(114, 115)는 세라믹 그린시트 상에 사이드 마진부(114, 115)가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극(121, 122)을 형성하고, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후의 내부 전극(121, 122)이 바디(110)의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 제2 세라믹 그린 시트 또는 2 개 이상의 제2 세라믹 그린 시트를 용량 형성부(Ac)의 제3 방향 양 단면(end-surface)에 제3 방향으로 적층하여 형성할 수도 있다.
제2 세라믹 그린 시트는 제1 세라믹 그린 시트와 동일한 물질을 포함할 수 있으며, 제1 세라믹 그린 시트에 포함된 Na 코팅 유전체 입자를 꼭 포함하여야 하는 것은 아니다. 이때, 제2 세라믹 그린 시트는 소성 과정을 거쳐 제2 유전체층으로 될 수 있다.
다시 말해, 제1 사이드 마진부(114) 및 제2 사이드 마진부(115)는 내부 전극(121, 122)을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 제1 사이드 마진부(114) 및 제2 사이드 마진부(115)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
한편, 제1 및 제2 사이드 마진부(114, 115)의 폭(wm)은 특별히 한정할 필요는 없다.
다만, 적층형 전자 부품(100)의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 제1 및 제2 사이드 마진부(114, 115)의 폭(wm)은 100 μm 이하일 수 있고, 바람직하게는 30 μm 이하일 수 있으며, 초소형 제품에서는 보다 바람직하게 20 μm 이하일 수 있다.
여기서, 사이드 마진부(114, 115)의 폭(wm)은 사이드 마진부(114, 115)의 제3 방향 크기를 의미할 수 있다. 또한, 사이드 마진부(114, 115)의 폭(wm)은 사이드 마진부(114, 115)의 평균 폭(wm)을 의미할 수 있으며, 사이드 마진부(114, 115)의 제3 방향 평균 크기를 의미할 수 있다.
사이드 마진부(114, 115)의 제3 방향 평균 크기는 적층형 전자 부품의 제1 및 제3 방향 단면(cross-section)을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 사이드 마진부를 제1 방향으로 등간격인 30개의 지점에서 제3 방향 크기를 측정한 평균값일 수 있다.
본 발명의 일 실시예에서는 세라믹 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
외부 전극(131, 132)은 바디(110) 상에 배치되어 내부 전극(121, 122)과 연결될 수 있다.
보다 구체적으로, 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되며, 제1 및 제2 내부 전극(121, 122)과 각각 연결되는 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. 즉, 제1 외부 전극(131)은 바디의 제3 면(3)에 배치되어 제1 내부 전극(121)과 연결될 수 있으며, 제2 외부 전극(132)은 바디의 제4 면(4)에 배치되어 제2 내부 전극(122)과 연결될 수 있다.
외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하더라도 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
예를 들어, 외부 전극(131, 132)은 바디(110)에 배치되는 전극층(131a, 132a) 및 전극층(131a, 132a) 상에 배치되는 도금층(131b, 132b)을 포함할 수 있다.
전극층(131a, 132a)에 대한 보다 구체적인 예를 들면, 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.
또한, 전극층(131a, 132a)은 바디(110) 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다.
또한, 전극층(131a, 132a)은 바디(110) 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.
전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극(121, 122)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다. 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
도금층(131b, 132b)은 실장 특성을 향상시키는 역할을 수행한다.
도금층(131b, 132b)의 종류는 특별히 한정하지 않으며, 니켈(Ni), 주석(Sn), 팔라듐(Pd) 및 이들의 합금 중 하나 이상을 포함하는 단일한 층의 도금층(131b, 132b)일 수 있고, 복수의 층으로 형성될 수 있다.
도금층(131b, 132b)에 대한 보다 구체적인 예를 들면, 도금층(131b, 132b)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층(131a, 132a) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층(131b, 132b)은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
한편, 적층 세라믹 커패시터의 소형 및 고용량화를 위해서는 전극 유효면적의 극대화 (용량구현에 필요한 유효 부피 분율 증가)가 요구된다. 상기와 같이 소형 및 고용량 적층 세라믹 커패시터를 구현하기 위하여, 내부 전극이 바디의 폭 방향으로 노출되도록 하여 마진 없는 설계를 통해 내부 전극 폭 방향 면적을 극대화하되, 이러한 바디 제작 후 소성 전 단계에서 바디의 폭 방향 전극 노출면에 사이드 마진부용 세라믹 그린시트를 별도로 부착한 후 소결하는 방법이 적용되고 있다.
사이드 마진부용 세라믹 그린시트를 별도로 부착하는 방법에 의해 사이드 마진부를 형성함에 따라 커패시터의 단위 부피당 용량은 향상시킬 수 있으나, 바디와 사이드 마진부의 계면을 통해 외부의 수분 침투나 도금 공정 중 도금액의 침투 등으로 인해 칩의 수명이 단축되거나 불량이 발생하는 등의 문제점이 나타날 수 있어 이를 해결하기 위한 개발이 요구되고 있다.
보다 구체적으로, 사이드 마진부 형성 과정에서 바디와 사이드 마진부가 접촉하는 계면에 기공(pore)이 많이 생성되어 신뢰성이 저하될 수 있으며, 상기 기공으로 인하여 전계 집중이 발생하게 되고, 이로 인하여 절연파괴전압(BDV: Breakdown Voltage)이 낮아지는 문제가 발생할 수 있다. 또한, 바디와 사이드 마진부의 경계에 계면 접합부가 발생함에 따라 접합력 저하 및 이에 따른 내습 신뢰성 저하나 계면 박리가 발생하거나, 상기 기공으로 인하여 소결 치밀도 저하에 따른 내습 신뢰성 저하가 야기될 수 있다.
또한, 소성 공정 중, 용융점이 다른 내부 전극과 유전체층은 수축률에 있어 차이가 발생하는데, 이러한 수축률의 차이로 인해 적층형 전자 부품이 구현하고자 하는 여러가지 특성들을 달성하기 어려울 수 있다. 이러한 수축률의 차이를 최소화하기 위해서는 낮은 소성 온도에서의 치밀화 및 여러가지 특성이 구현되는 것이 필요하다.
본 발명에 따르면 용량 형성부(Ac)에 포함된 Ti 대비 Na의 intensity ratio를 RA, 사이드 마진부(114, 115)에 포함된 Ti 대비 Na의 intensity ratio를 RM 이라고 정의할 때, 0.436 < RM/RA < 0.920 및 1.75×10-4 < RA < 9.10×10-4 을 만족하도록 제어함으로써, 내습 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따르면 유전체 입자의 제조 시 첨가되는 첨가제를 유전체 입자의 표면에 수열 방식으로 코팅할 수 있으며. 액상화에 유리한 첨가제, 예를 들어 Na가 유전체층 내에 전반적으로 고르게 분포됨으로써 유전체층의 치밀도를 향상시킬 수 있는 효과가 있다.
상기 첨가제는, 예를 들어, 나트륨(Na)(다른 명명법으로는 소듐(sodium)으로 정의할 수 있음)을 사용할 수 있으며, 용량 형성부(Ac)의 유전체층(111)을 형성하기 위한 유전체 입자의 표면에 이온화된 Na 첨가제를 수열 코팅하는 경우, 소성 과정에서 바디의 폭 방향에 배치된 사이드 마진부(114, 115)에 Na이 확산될 수 있으며, Na이 확산된 사이드 마진부(114, 115)영역에서 유전체 입자의 소성 온도가 낮아짐에 따라 치밀도가 개선되고 내습 신뢰성이 향상될 수 있다.
본 발명의 일 실시예에 의하면, 내습신뢰성 뿐만 아니라, 용량의 X6S 온도 변화 특성(TCC: Temperature Coefficient of Capacitance)을 만족할 수 있다.
일반적으로, TCC 온도 특성은 유전체층(111)의 두께가 얇을수록 악화되는 경향이 있는데, 이러한 TCC 온도 특성을 X6S 조건으로 만족할 수 있또록 함으로써 적층형 전자 부품(100)의 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시예는, 용량 형성부(Ac)에 포함된 Ti 대비 Na의 intensity ratio를 RA, 사이드 마진부(114, 115)에 포함된 Ti 대비 Na의 intensity ratio를 RM 이라고 정의할 때, 0.436 < RM/RA < 0.920 및 1.75×10-4 < RA < 9.10×10-4 을 만족할 수 있다.
본 발명에서, 특별한 사정이 없는 한, Ti 대비 Na의 intensity ratio는 해당 영역에 포함되거나, 또는 설명하는 측정방법에 의해 측정된 (평균) Ti intensity 대비 (평균) Na intensity의 비율(Na/Ti)을 의미할 수 있다.
보다 구체적으로, 용량 형성부(Ac)에 포함된 Ti 대비 Na의 intensity ratio는 LA-ICP(Laser Ablation-Inductively Coupled Plasma) 분석장비를 이용하여 측정할 수 있다. LA-ICP는 미립자를 생성하기 위해 시료 표면의 일정 영역에 레이져 빔(laser beam)을 조사하여 원소를 분석할 수 있으며, 본 발명에서는 100 μm 직경 크기를 가지는 레이져 빔을 이용하였으나, 특별히 이에 제한되는 것은 아니다.
보다 구체적으로, 용량 형성부(Ac)에 포함된 Ti 대비 Na의 intensity ratio는 바디의 제1 및 제3 방향 단면(cross-section)을 기준으로 제2 방향으로 1/2 지점까지 연마한 후, 단면의 중심점을 기준으로 레이져 빔을 조사함으로써 Na 및 Ti를 측정하여 구한 intensity ratio일 수 있다. 또는, 상기 단면의 중심점으로부터 제3 방향 양쪽으로 일정 간격, 예를 들어, 약 100 μm 이격한 두 지점에서, 전술한 바와 같이 제1 방향으로 레이져 빔을 조사함으로써 Na 및 Ti를 측정하여 구한 intensity ratio를 측정한 후, 상기 중심점을 포함한 Na/Ti intensity ratio 비율과 함께 평균한 값일 수 있다. LA-ICP를 이용하여 Na/Ti intensity ratio 비율을 분석하는 영역은 적층형 전자 부품의 사이즈 또는 단면의 면적에 따라 달라질 수 있다.
이때, Ti 및 Na의 각각의 intensity 단위는 a.u.(arbitrary unit)이며 상대적인 세기를 의미할 수 있다.
사이드 마진부(114, 115)에 포함된 Ti 대비 Na의 intensity ratio는 전술한 바와 같이 LA-ICP 분석장비를 이용하여 측정할 수 있다. 보다 구체적으로, 사이드 마진부(114, 115)에 포함된 Ti의 intensity 대비 Na의 intensity의 비율(Na/Ti)은 적층형 전자 부품의 제1 및 제2 방향 단면(cross-section)을 기준으로 사이드 마진부(114, 115)가 존재하는 지점까지 제3 방향으로 일부 지점까지 연마한 후, 상기 단면의 중심점을 기준으로 제1 방향으로 레이져 빔을 조사함으로써 Na 및 Ti를 측정하여 구한 intensity ratio일 수 있으며, 상기 단면의 중심점으로부터 제2 방향 양쪽으로 약 100 μm 이격한 두 지점에서, 전술한 바와 같이 제1 방향으로 레이져 빔을 조사함으로써 Na 및 Ti를 측정하여 구한 intensity ratio를 포함한 평균값일 수 있다. LA-ICP를 이용하여 Na/Ti 비율을 분석하는 영역은 적층형 전자 부품의 사이즈 또는 사이드 마진부의 단면 면적에 따라 달라질 수 있으며, 측정하고자 하는 사이드 마진부(114, 115)의 제3 방향 위치에 따라 달리하여 측정할 수 있다.
한편, 용량 형성부(Ac)의 RA 대비 사이드 마진부(114, 115)의 RM 에 대한 비율(RM/RA)은 0.436 < RM/RA < 0.920 을 만족할 수 있으며, 보다 바람직하게 0.522 ≤ RM/RA ≤ 0.541 을 만족할 수 있다.
용량 형성부(Ac)의 RA 대비 사이드 마진부(114, 115)의 RM 에 대한 비율(RM/RA)이 0.436 이하일 경우, X6S 온도 특성을 만족하기 어려울 수 있으며, 비율(RM/RA)이 0.920 이상일 경우, 내습 신뢰성이 열위할 수 있다.
이때, 용량 형성부(Ac)에 포함된 Ti 대비 Na의 intensity ratio인 RA는 1.75×10-4 < RA < 9.10×10-4 를 만족할 수 있으며, 보다 바람직하게 4.79×10-4 ≤ RA ≤ 7.62×10-4 을 만족할 수 있다.
용량 형성부(Ac)의 RA가 1.75×10-4 이하일 경우, 내습 신뢰성이 열위할 수 있으며, RA가 9.10×10-4 이상일 경우, X6S 온도 특성을 만족하기 어려울 수 있다.
한편, 사이드 마진부(114, 115)에 포함된 Ti 대비 Na의 intensity ratio인 RM은 1.61×10-4 < RM < 3.97×10-4 을 만족할 수 있으며, 보다 바람직하게 2.50×10-4 ≤ RM ≤ 4.10×10-4 을 만족할 수 있다.
사이드 마진부(114, 115)의 RM이 1.61×10-4 이하일 경우, 유전체 결정립의 치밀화가 충분히 구현되지 못해 내습 신뢰성이 열위할 수 있으며, RM이 3.97×10-4 이상일 경우, X6S 온도 특성을 만족하기 어려울 수 있다.
한편, 본 발명의 일 실시예에 있어서, 용량 형성부(Ac)의 RA 대비, 사이드 마진부(114, 115)의 RM의 비율(RM/RA)이 0.436 < RM/RA < 0.920 을 만족함으로써, 용량 형성부(Ac)의 유전체 결정립의 평균 크기는 사이드 마진부(114, 115)의 유전체 결정립의 평균 크기보다 작을 수 있다. 용량 형성부(Ac)의 유전체 결정립은 유전체층(111) 내의 유전체 결정립을 의미할 수 있다. 용량 형성부(Ac)의 유전체 결정립의 평균 크기가 작음에 따라 전계 집중 현상을 억제하여 절연파괴전압(BDV)이 향상될 수 있다.
본 발명의 일 실시예에 있어서, 사이드 마진부(114, 115) 중, 바디(110)와의 계면으로부터 사이드 마진부(114, 115)의 외측 방향으로 1/3 내지 2/3 영역에 포함된 Ti 대비 Na의 intensity ratio를 RMc 라고 정의할 때, 2.50×10-4 ≤ RMc ≤ 4.10×10-4 을 만족할 수 있다. 이때, 용량 형성부(Ac)의 Ra 대비 사이드 마진부(114, 115)의 RMc의 비율(RMc/Ra)은, 0.522 ≤ RMc/Ra ≤ 0.541 을 만족할 수 있다.
여기서, 사이드 마진부(114, 115)의 외측 방향은 제3 방향을 기준으로 바디(110)로의 방향이 아닌 외부 방향을 의미할 수 있다.
이때, 사이드 마진부(114, 115) 중, 바디(110)와의 계면으로부터 사이드 마진부(114, 115) 외측 방향으로 1/3 내지 2/3 영역에 포함된 Ti 대비 Na의 intensity ratio인 RMc는 다음과 같이 구할 수 있다. 사이드 마진부(114, 115)를 포함하는 적층형 전자 부품(100)의 제1 및 제2 방향 단면(cross-section)에 있어서, 사이드 마진부(114, 115) 중 바디(110)와의 계면으로부터 제3 방향 외측으로 1/3 지점에서의 제1 및 제2 방향 단면에서 중심점을 포함하여 Na/Ti intensity ratio 비율을 측정한 값과, 제3 방향 외측으로 2/3 지점에서의 제1 및 제2 방향 단면에서 중심점을 포함하여 Na/Ti intensity ratio 비율을 측정한 값과, 제3 방향 외측으로 1/3 지점 내지 2/3 지점 중 임의의 지점에서의 제1 및 제2 방향 단면에서 중심점을 포함하여 Na/Ti intensity ratio 비율을 측정한 값의 평균값을 의미할 수 있다.
보다 구체적으로, 본 발명의 일 실시예에 있어서, 사이드 마진부(114, 115) 중, 바디(110)와의 계면으로부터 사이드 마진부(114, 115)의 외측 방향으로 1/3 지점까지의 영역을 M1, 상기 M1으로부터 사이드 마진부(114, 115)의 외측방향으로 2/3 지점까지의 영역을 M2, 상기 M2로부터 사이드 마진부(114, 115)의 외측면까지의 영역을 M3 라고 정의할 때, 각 영역에 포함된 Ti 대비 Na의 intensity ratio는 M3 < M2 < M1을 만족할 수 있다.
각 영역별로 포함된 Ti 대비 Na의 intensity ratio는, 전술한 바와 같이 사이드 마진부(114, 115) 내 각 영역 경계점들에서의 제1 및 제2 방향 단면 중심점을 포함하여 Na/Ti intensity ratio 비율을 측정한 값 및 경계점들 사이의 임의의 지점에서의 제1 및 제2 방향 단면 중심점을 포함하여 Na/Ti intensity ratio 비율을 측정한 값을 포함하여 평균한 값일 수 있다.
또한, 본 발명의 일 실시예에 있어서, 사이드 마진부(114, 115)에 포함된 Ti 대비 Na의 intensity ratio는, 바디(110)와의 계면으로부터 사이드 마진부(114, 115)의 외측 방향으로 갈수록 점차 감소할 수 있다. 이는 용량 형성부(Ac)에 포함된 Na가 소성 공정 중 제1 및 제2 사이드 마진부(114, 115)로 확산됨에 따라, 용량 형성부(Ac)로부터 멀어질수록 Na 확산 함량이 줄어든 결과일 수 있으며, 또는 사이드 마진부(114, 115)을 형성하는 제2 세라믹 그린 시트의 위치에 따라 Na 함량을 달리하여 제어하여 구현한 결과일 수 있으나, 특별히 이에 제한되는 것은 아니다.
한편, 본 발명의 일 실시예에 있어서, 사이드 마진부(114, 115)에 포함된 기공(pore)의 수는, 사이드 마진부(114, 115)의 외측면으로부터 바디(110)와의 계면 방향으로 갈수록 점차 감소할 수 있다.
또한, 사이드 마진부(114, 115)의 유전체 결정립의 크기는, 사이드 마진부(114, 115)의 최측면으로부터 바디(110)와의 계면 방향으로 갈수록 점차 감소할 수 있다.
사이드 마진부(114, 115) 중 바디(110)와의 계면 영역에서 Na 함량이 높을 경우, 유전체 결정립의 입성장 및 기공 형성을 억제하고 해당 영역에서의 치밀도가 향상될 수 있다. 이에 의해, 용량 형성부(Ac)로의 외부 수분 침투 등을 효과적으로 억제할 수 있어 내습 신뢰성이 향상될 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실시예에 의해 한정되는 것은 아니다.
(실시예)
용량 형성부 및 사이드 마진부에 포함된 Na/Ti 비율에 따른 X6S 온도 특성 및 내습 신뢰성을 평가하기 위하여, 용량 형성부의 제1 세라믹 그린 시트 및 사이드 마진부의 제2 세라믹 그린 시트에 포함된 Na/Ti 비율을 조절하여 샘플 칩(chip)을 제작하였다. 샘플 칩의 사이즈는 0603 (길이×폭×두께: 0.6mm×0.3mm×0.3mm) 사이즈였으며, 사이드 마진부의 제3 방향 크기(폭)는 12 μm로 제작하였다.
하기 표 1은 용량 형성부의 유전체층을 형성하는 유전체 입자에 이온화된 Na 첨가제의 첨가 함량(mol%)을 달리하였을 때, 샘플 칩의 용량 형성부 및 사이드 마진부의 Na/Ti intensity ratio 비율을 측정한 것이며, 각 샘플 칩의 TCC 온도 특성 및 내습 신뢰성을 평가한 데이터이다.
용량 형성부 및 사이드 마진부의 Na/Ti intensity ratio 비율은 LA-ICP 분석장치를 이용하여 측정하였다.
용량 형성부의 Na/Ti intensity ratio 비율은 다음과 같은 방법을 통해 측정하였다. 먼저, 샘플 칩의 제1 및 제3 방향 단면을 기준으로 제2 방향으로 300 μm 만큼 연마하였다. 이후, LA-ICP 레이져 빔의 직경을 100 μm로 설정한 후, 상기 단면의 중심점 및 중심점의 제3 방향 양쪽으로 100 μm 이격한 지점을 포함하여 제1 방향으로 레이져 빔을 조사하여 Na 및 Ti를 측정하여 구한 intensity ratio의 측정값을 구하였다.
사이드 마진부의 Na/Ti intensity ratio 비율은 다음과 같은 방법을 통해 측정하였다. 먼저, 샘플 칩에 부착된 제1 사이드 마진부의 제1 및 제2 방향 단면을 기준으로 제3 방향으로 6 μm 만큼 연마하였다. 이는 사이드 마진부의 제3 방향 1/2 지점에 해당할 수 있다. 이후, LA-ICP 레이져 빔의 직경을 100 μm로 설정한 후, 상기 단면의 중심점을 제1 방향으로 레이져 빔을 조사하여 Na 및 Ti를 측정하여 구한 intensity ratio 를 구하였다. 용량 형성부의 Na/Ti intensity ratio 비율은 RA로 기재하였으며, 사이드 마진부의 Na/Ti intensity ratio 비율은 RM으로 기재하였다.
TCC 온도 특성은 X6S 특성을 만족하는지 여부를 판단하였다. 측정평가 조건은 1KHz, 0.12Vrms 조건 하에서 5분 동안 진행하였고, 25°C에서의 용량을 기준으로 -55°C 내지 +105°C의 온도 범위에서 최대 용량 변화율이 ±22%의 범위 내를 만족하는 경우 O 라고 평가하였으며, 용량 변화율이 ±22%의 범위를 벗어나는 경우 X 라고 평가하였다.
내습 신뢰성 평가는, 온도조건 85°C, 상대습도조건 85%, 전압조건 12.6Vr의 가혹 조건에서 12 시간동안 진행하였으며, 전체 칩 40 개 중 초기 절연 저항(IR0) 10E+09 을 기준으로, 측정한 절연 저항(IR) 값이 10E+06 이하로 측정된 경우 불량이라고 판정하였으며, 전체 칩 40 개중 불량 판정 개수를 기재하였다.
Test No. Na mol% LA-ICP TCC 내습
신뢰성
RM RA RM/RA -55°C +105°C X6S
1 0 1.61×10-4 1.75×10-4 0.920 -21.44% -21.47% O 15/40
2 0.1 2.50×10-4 4.79×10-4 0.522 -20.29% -21.7% O 1/40
3 0.15 3.31×10-4 6.12×10-4 0.541 -21.11% -21.62% 0 0/40
4 0.2 4.10×10-4 7.62×10-4 0.538 -20.36% -21.87% O 0/40
5 0.25 3.97×10-4 9.10×10-4 0.436 -22.25% -22.21% X 0/40
6 0.5 3.55×10-4 1.50×10-3 0.237 -22.64% -24.43% X 1/40
7 0.75 4.22×10-4 2.01×10-3 0.210 -23.27% -25.90% X 4/40
상기 표 1을 참조하였을 때, Test No.(이하, 시험예) 1 내지 4의 경우, X6S 온도 특성을 만족하나, 시험예 5 내지 7의 경우, X6S 온도 특성을 만족하지 못하는 것을 확인할 수 있다. 이는, 용량 형성부의 Na 함량이 많은 결과에 의한 것이라고 볼 수 있으며, 다시 말해 RA 비율이 높음에 따라 소결이 진행되지 않았거나, 유전체 결정립의 입성장을 과도하게 억제하였다고 볼 수 있으며, 이에 의해 X6S 온도 특성을 만족하지 못한 것으로 평가할 수 있다.
또한, 시험예 2 내지 7의 경우, 내습 신뢰성에서 우수한 것으로 확인되나, 시험예 1의 경우, 내습 신뢰성이 열위한 것으로 확인된다. 이는 사이드 마진부에 포함된 Na의 함량이 적은 결과에 의한 것이라고 볼 수 있으며, 다시 말해 RM 비율이 낮음에 따라 기공의 수가 많아져 치밀도가 저하되었다고 볼 수 있으며, 이에 의해 내습 신뢰성이 열위해진 것으로 평가할 수 있다.
도 6 및 도 7은, 각각 시험예 1 및 시험예 4의 샘플 칩을 제2 방향 1/2 지점 제1 및 제3 방향 단면(cross-section)을 기준으로, 용량 형성부와 제2 사이드 마진부의 계면 영역을 SEM으로 스캔한 화상 이미지이다. 이하에서는, 도 6 및 도 7을 참조하여 설명하기로 한다.
보다 구체적으로, 도 6a는 시험예 1의 용량 형성부와 제2 사이드 마진부가 접하는 계면을 SEM으로 스캔한 화상 이미지이며, 도 6b는 시험예 4의 용량 형성부와 제2 사이드 마진부가 접하는 계면을 SEM으로 스캔한 화상 이미지이다.
Na가 첨가되지 않은 시험예 1의 경우, 점선으로 표시된 영역인 제2 사이드 마진부 중 용량 형성부와 접하는 계면 영역에서 기공이 많이 관찰되는 반면, Na가 첨가된 시험예 4의 경우, 점선으로 표시된 영역인 제2 사이드 마진부 중 용량 형성부와 접하는 계면 영역에서 기공이 거의 관찰되지 않음을 확인할 수 있다.
도 7a는 시험예 1의 용량 형성부를 SEM으로 스캔한 화상 이미지이며, 도 7b는 시험예 4의 용량 형성부를 SEM으로 스캔한 화상 이미지이다. 여기서, 밝은 명암층이 내부 전극이며, 어두운 명암층이 유전체층에 해당한다.
Na가 첨가되지 않은 시험예 1의 경우, 유전체층 내부에 기공이 많이 관찰되는 반면, Na가 첨가된 시험예 4의 경우, 유전체층 내부에 기공이 거의 관찰되지 않음을 확인할 수 있다.
도면을 통한 시험예 1 및 시험예 4의 비교로부터, Na 첨가로 인해, 용량 형성부 및 사이드 마진부의 기공이 감소하고 유전체의 치밀도가 향상됨을 확인할 수 있다.
사이드 마진부의 기공이 감소하고 유전체의 치밀도가 향상될 경우, 내습 신뢰성이 향상되며, 용량 형성부의 기공이 감소하고 유전체의 치밀도가 향상될 경우, 목표로 하는 용량 특성 또는 전기적 특성(X6S)을 만족할 수 있다.
또한, 본 명세서에서 사용된 '일 실시예'라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 일 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일 실시예에서 설명된 사항이 다른 일 실시예에서 설명되어 있지 않더라도, 다른 일 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일 실시예에 관련된 설명으로 이해될 수 있다.
본 명세서에서 사용된 용어는 단지 일 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100: 적층형 전자 부품
110: 바디
111: 유전체층
112, 113: 커버부
114, 115: 사이드 마진부
121, 122: 내부 전극
131, 132: 외부 전극

Claims (16)

  1. 유전체층 및 상기 유전체층과 제1 방향으로 번갈아 배치되는 내부 전극을 포함하는 용량 형성부와 상기 제1 방향으로 서로 마주보는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 서로 마주보는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 서로 마주보는 제5 및 제6 면을 포함하는 바디;
    상기 제5 및 제6 면에 각각 배치되는 사이드 마진부; 및
    상기 제3 및 제4 면에 각각 배치되는 외부 전극; 을 포함하며,
    상기 용량 형성부에 포함된 Ti 대비 Na의 intensity ratio를 RA, 상기 사이드 마진부에 포함된 Ti 대비 Na의 intensity ratio를 RM 이라고 정의할 때,
    0.436 < RM/RA < 0.920 및 1.75×10-4 < RA < 9.10×10-4 을 만족하는
    적층형 전자 부품.
  2. 제1항에 있어서,
    0.522 ≤ RM/RA ≤ 0.541 을 만족하는
    적층형 전자 부품.
  3. 제1항에 있어서,
    4.79×10-4 ≤ RA ≤ 7.62×10-4 을 만족하는
    적층형 전자 부품.
  4. 제1항에 있어서,
    1.61×10-4 < RM < 3.97×10-4 을 만족하는
    적층형 전자 부품.
  5. 제4항에 있어서,
    2.50×10-4 ≤ RM ≤ 4.10×10-4 을 만족하는
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 사이드 마진부 중, 상기 바디와의 계면으로부터 상기 사이드 마진부의 외측 방향으로 1/3 내지 2/3 영역에 포함된 Ti 대비 Na의 intensity ratio를 RMc 라고 정의할 때,
    2.50×10-4 ≤ RMc ≤ 4.10×10-4 을 만족하는
    적층형 전자 부품.
  7. 제6항에 있어서,
    0.522 ≤ RMc/Ra ≤ 0.541 을 만족하는
    적층형 전자 부품.
  8. 제1항에 있어서,
    상기 사이드 마진부 중, 상기 바디와의 계면으로부터 상기 사이드 마진부의 외측 방향으로 1/3 지점까지의 영역을 M1, 상기 M1으로부터 상기 사이드 마진부의 외측 방향으로 2/3 지점까지의 영역을 M2, 상기 M2로부터 상기 사이드 마진부의 외측면까지의 영역을 M3 라고 정의할 때,
    각 영역에 포함된 Ti 대비 Na의 intensity ratio는 M3 < M2 < M1 을 만족하는
    적층형 전자 부품.
  9. 제1항에 있어서,
    상기 사이드 마진부에 포함된 Ti 대비 Na의 intensity ratio는, 상기 바디와의 계면으로부터 상기 사이드 마진부의 외측 방향으로 갈수록 점차 감소하는
    적층형 전자 부품.
  10. 제1항에 있어서,
    상기 사이드 마진부에 포함된 기공(pore)의 수는, 상기 사이드 마진부의 외측면으로부터 상기 바디와의 계면 방향으로 갈수록 점차 감소하는
    적층형 전자 부품.
  11. 제1항에 있어서,
    상기 용량 형성부에 포함된 유전체 결정립의 평균 크기는 상기 사이드 마진부에 포함된 유전체 결정립의 평균 크기보다 작은
    적층형 전자 부품.
  12. 제1항에 있어서,
    상기 사이드 마진부에 포함된 유전체 결정립의 크기는, 상기 사이드 마진부의 외측면으로부터 상기 바디와의 계면 방향으로 갈수록 점차 감소하는
    적층형 전자 부품.
  13. 제1항에 있어서,
    상기 내부 전극은 복수의 내부 전극을 포함하며, 상기 복수의 내부 전극 중 적어도 하나의 상기 제1 방향 평균 크기는 0.4 μm 이하인
    적층형 전자 부품.
  14. 제1항에 있어서,
    상기 유전체층은 복수의 유전체층을 포함하며, 상기 복수의 유전체층 중 적어도 하나의 상기 제1 방향 평균 크기는 0.4 μm 이하인
    적층형 전자 부품.
  15. 제1항에 있어서,
    상기 사이드 마진부는 상기 제5 면에 배치되는 제1 사이드 마진부 및 제6 면에 배치되는 제2 사이드 마진부를 포함하며,
    상기 제1 및 제2 사이드 마진부의 상기 제3 방향 평균 크기는 각각 20 μm 이하인
    적층형 전자 부품.
  16. 제1항에 있어서,
    상기 바디는 상기 용량 형성부의 상기 제1 방향 상부에 배치되는 상부 커버부 및 상기 제1 방향 하부에 배치되는 하부 커버부를 더 포함하며,
    상기 상부 및 하부 커버부의 상기 제1 방향 평균 크기는 각각 20 μm 이하인
    적층형 전자 부품.
KR1020220176037A 2022-12-15 2022-12-15 적층형 전자 부품 KR20240093098A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/132,104 US20240203658A1 (en) 2022-12-15 2023-04-07 Multilayer electronic component
CN202310848075.4A CN118213192A (zh) 2022-12-15 2023-07-11 多层电子组件

Publications (1)

Publication Number Publication Date
KR20240093098A true KR20240093098A (ko) 2024-06-24

Family

ID=

Similar Documents

Publication Publication Date Title
KR102437803B1 (ko) 적층 세라믹 전자부품
KR20220052164A (ko) 적층형 전자 부품
KR101558025B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102115955B1 (ko) 적층 세라믹 전자부품
KR20230104447A (ko) 적층형 전자 부품
KR101813284B1 (ko) 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR20220101911A (ko) 적층형 전자 부품
KR20240093098A (ko) 적층형 전자 부품
KR20220096546A (ko) 적층형 전자 부품
KR20220104513A (ko) 적층형 전자 부품
KR20220032339A (ko) 적층형 전자 부품 및 그 제조방법
US20240203658A1 (en) Multilayer electronic component
KR102473419B1 (ko) 적층 세라믹 전자부품
US20230290574A1 (en) Ceramic electronic component
JP2024086531A (ja) 積層型電子部品
KR102473420B1 (ko) 적층 세라믹 전자부품
KR20240091624A (ko) 적층형 전자 부품
KR20240098437A (ko) 적층형 전자 부품
KR20240092272A (ko) 적층형 전자 부품
KR20240106266A (ko) 적층형 전자 부품
KR20240030194A (ko) 적층형 전자 부품
KR20240086983A (ko) 적층형 전자 부품
KR20240106267A (ko) 적층형 전자 부품
KR20240092863A (ko) 적층형 전자 부품
KR20240106097A (ko) 적층형 전자 부품