CN118213192A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN118213192A
CN118213192A CN202310848075.4A CN202310848075A CN118213192A CN 118213192 A CN118213192 A CN 118213192A CN 202310848075 A CN202310848075 A CN 202310848075A CN 118213192 A CN118213192 A CN 118213192A
Authority
CN
China
Prior art keywords
side edge
edge portions
multilayer electronic
electronic assembly
forming portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310848075.4A
Other languages
English (en)
Inventor
赵恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220176037A external-priority patent/KR20240093098A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN118213192A publication Critical patent/CN118213192A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种多层电子组件包括：主体、侧边缘部和外电极，主体包括电容形成部，电容形成部包括在第一方向上交替设置的介电层和内电极，并且主体包括在第一方向上彼此相对的第一表面和第二表面、连接到第一表面和第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到第一表面至第四表面并且在第三方向上彼此相对的第五表面和第六表面，侧边缘部分别设置在第五表面和第六表面上，外电极分别设置在第三表面和第四表面上。满足0.436<RM/RA<0.920和1.75×10‑4<RA<9.10×10‑4，其中，RA是包括在电容形成部中的Na相对于Ti的强度比，RM是包括在侧边缘部中的一个中的Na相对于Ti的强度比。

Description

多层电子组件
本申请要求于2022年12月15日在韩国知识产权局提交的第10-2022-0176037号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC，一种多层电子组件)是安装在各种类型的电子产品(诸如成像装置(包括液晶显示器(LCD)和等离子体显示面板(PDP))、计算机、智能电话、蜂窝电话等)的印刷电路板上以允许在其中充电和从其中放电的片式电容器。
这种MLCC由于其诸如紧凑性、保证的高电容和易于安装的优点而可用作各种电子装置的组件。随着各种电子装置(诸如计算机和移动装置)的尺寸减小和功率增加，对MLCC的小型化和高电容的需求增加。
为了实现多层陶瓷电容器的小型化和高电容，需要使电极的有效面积最大化(增加实现电容所需的有效体积分数)。为了实现如上所述的这种紧凑且高电容的多层陶瓷电容器，在制造多层陶瓷电容器时，应用了如下方法：使内电极在主体的宽度方向上暴露，以通过没有侧边缘部的设计使内电极的在宽度方向上的尺寸最大化，并且在烧结主体的步骤之前，将用于侧边缘部的陶瓷生片单独地附着到主体的在宽度方向上的暴露有内电极的表面，然后烧结主体。
电容器的每单位体积的电容可通过单独地附着用于侧边缘部的陶瓷生片来形成侧边缘部而提高，但是外部水分可能渗透通过主体和侧边缘部之间的界面，或者镀覆溶液可能在镀覆工艺期间渗透，从而导致片寿命可能缩短或可能发生缺陷的问题，因此需要进行研发以解决这些问题。
更具体地，在形成侧边缘部的工艺中，可能在主体和侧边缘部彼此接触的界面处形成许多孔，从而降低可靠性，并且由于孔，可能发生电场集中，从而降低击穿电压(BDV)。另外，由于在主体和侧边缘部之间的边界处发生界面接合，粘结强度可能降低，因此耐湿可靠性可能劣化，或者由于孔，耐湿可靠性可能由于烧结密度的降低而劣化。
此外，在烧结工艺期间，具有不同熔点的内电极和介电层具有不同的收缩率。由于收缩率的差异，可能难以实现多层电子组件所需的各种特性。为了使这种收缩差异最小化，必须在低烧结温度下实现致密化和各种特性。
发明内容
本公开的一方面可提供一种具有优异的耐湿可靠性的多层电子组件。
本公开的一方面还可提供一种即使在低温烧结期间也具有优异的电介质密度的多层电子组件。
本公开的一方面还可提供一种具有优异温度特性的多层电子组件。
根据本公开的一方面，一种多层电子组件包括主体、侧边缘部和外电极，所述主体包括电容形成部，所述电容形成部包括介电层和内电极，所述内电极与所述介电层在第一方向上交替地设置，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，所述侧边缘部分别设置在所述第五表面和所述第六表面上，所述外电极分别设置在所述第三表面和所述第四表面上。满足0.436<RM/RA<0.920和1.75×10-4<RA<9.10×10-4，其中，RA是包括在电容形成部中的Na相对于Ti的强度比，RM是包括在侧边缘部中的Na相对于Ti的强度比。
根据本公开的一方面，一种多层电子组件包括：主体，包括电容形成部，所述电容形成部包括介电层和内电极，所述内电极与所述介电层在第一方向上交替设置，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；侧边缘部，分别设置在所述第五表面和所述第六表面上；以及外电极，分别设置在所述第三表面和所述第四表面上。满足RM<RA和1.61×10-4<RM<4.10×10-4，其中，RA是包括在所述电容形成部中的Na相对于Ti的强度比，RM是包括在所述侧边缘部中的一个侧边缘部中的Na相对于Ti的强度比。
附图说明
通过以下结合附图的具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：
图1是示意性地示出根据本公开中的示例性实施例的多层电子组件的立体图；
图2是图1的多层电子组件的不包括外电极的立体图；
图3是图1的多层电子组件的不包括外电极和侧边缘部的立体图；
图4是沿图1的线I-I'截取的截面图；
图5是沿图1的线II-II'截取的截面图；
图6A是通过扫描电子显微镜(SEM)扫描的比较例中的电容形成部和侧边缘部彼此接触的界面的图像，图6B是通过SEM扫描的示例中的电容形成部和侧边缘部彼此接触的界面的图像；以及
图7A是通过SEM扫描的比较例的电容形成部的图像，图7B是通过SEM扫描的示例的电容形成部的图像。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。
在附图中，第一方向可被定义为堆叠方向或厚度(T)方向，第二方向可被定义为长度(L)方向，并且第三方向可被定义为宽度(W)方向。
多层电子组件
图1是示意性地示出根据本公开中的示例性实施例的多层电子组件的立体图。
图2是图1的多层电子组件的不包括外电极的立体图。
图3是图1的多层电子组件的不包括外电极和侧边缘部的立体图。
图4是沿图1的线I-I'截取的截面图。
图5是沿图1的线II-II'截取的截面图。
在下文中，将参照图1至图5详细描述根据本公开中的示例性实施例的多层电子组件。然而，尽管将多层陶瓷电容器作为多层电子组件的示例进行了描述，但是本公开还可应用于使用介电组合物的各种电子产品(例如电感器、压电元件、压敏电阻或热敏电阻)。
根据本公开中的示例性实施例的多层电子组件100可包括主体110、侧边缘部114和115以及外电极131和132，主体110包括电容形成部Ac，电容形成部Ac包括介电层111以及内电极121和122，内电极121和122与介电层111在第一方向上交替设置，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6，侧边缘部114和115分别设置在第五表面5和第六表面6上，外电极131和132分别设置在第三表面3和第四表面4上。可满足0.436<RM/RA<0.920和1.75×10-4<RA<9.10×10-4，其中，RA是包括在电容形成部Ac中的Na相对于Ti的强度比，RM是包括在侧边缘部114和115中的Na相对于Ti的强度比。
在主体110中，介电层111与内电极121和122交替地堆叠。
更具体地，主体110可包括电容形成部Ac，电容形成部Ac设置在主体110内部，并且通过包括交替地设置成彼此面对的第一内电极121和第二内电极122且使介电层111介于第一内电极121和第二内电极122之间来形成电容。
尽管主体110的具体形状没有特别限制，但是主体110可具有六面体形状或与六面体形状类似的形状(如图所示)。由于包括在主体110中的陶瓷粉末在烧结工艺期间的收缩，主体110可能不具有完美的直六面体形状，而是可具有大体上六面体的形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
包括在主体110中的介电层111处于烧制状态，并且相邻的介电层110可一体化，使得在不使用扫描电子显微镜(SEM)的情况下，难以区分它们之间的边界。
用于形成介电层110的原料不受限制，只要可获得足够的电容即可。通常，可使用钙钛矿(ABO3)基材料，例如，可使用钛酸钡基材料、铅复合钙钛矿基材料或钛酸锶基材料。钛酸钡基材料可包括BaTiO3基陶瓷粉末，并且BaTiO3基陶瓷粉末的示例可包括BaTiO3或者Ca、Zr等部分固溶在BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1，0<y<1)或Ba(Ti1-yZry)O3(0<y<1)。
另外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到钛酸钡(BaTiO3)的粉末中作为用于形成介电层111的材料。
另外，在本公开中，电容形成部Ac的介电层可被定义为第一介电层，并且烧结之前的第一介电层可被定义为第一陶瓷生片，包括在侧边缘部114和115中的介电层可被定义为第二介电层，并且烧结之前的第二介电层可被定义为第二陶瓷生片。
介电层111的厚度td可不受特别限制。
然而，为了更容易地实现多层电子组件的小型化和高电容，介电层111的厚度可以是0.6μm或更小，更优选地，可以是0.4μm或更小。
这里，介电层111的厚度td可指设置在第一内电极121和第二内电极122之间的介电层111的厚度td。
另外，介电层111的厚度td可指介电层111在第一方向上的尺寸。此外，介电层111的厚度td可指介电层111的平均厚度td并且可指介电层111在第一方向上的平均尺寸。
介电层111在第一方向上的平均尺寸可通过用放大倍数为10000的SEM扫描主体110在第一方向和第二方向上的截面的图像来测量。更具体地，平均尺寸可以是通过在扫描图像中测量一个介电层的在第二方向上的30个等间隔点处的在第一方向上的尺寸而获得的平均值。可在电容形成部Ac中指定等间隔的30个点。另外，如果通过将平均值的测量扩展到10个介电层来测量平均值，则介电层在第一方向上的平均尺寸可更一般化。
内电极121和122可与介电层111交替地堆叠。
内电极121和122可包括第一内电极121和第二内电极122，并且第一内电极121和第二内电极122可交替地设置成彼此面对，且介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
更具体地，第一内电极121可与第四表面4间隔开并且可通过第三表面3暴露(或与第三表面3接触或从第三表面3延伸)，并且第二内电极122可与第三表面3间隔开并且可通过第四表面4暴露(或与第四表面4接触或从第四表面4延伸)。第一外电极131可设置在主体110的第三表面3上并且连接到第一内电极121，并且第二外电极132可设置在主体110的第四表面4上并且可连接到第二内电极122。
也就是说，第一内电极121可不连接到第二外电极132而是连接到第一外电极131，并且第二内电极122可不连接到第一外电极131而是连接到第二外电极132。在这种情况下，第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电分离。
另外，主体110可通过交替地堆叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片并随后烧结这些陶瓷生片来形成。
对形成内电极121和122的材料没有特别的限制，并且可使用具有优异导电性的材料。例如，内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)及它们的合金中的至少一种。
此外，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)及它们的合金中的至少一种。用于内电极的导电膏的印刷方法可以是丝网印刷方法或凹版印刷方法，但是本公开不限于此。
另外，内电极121和122的厚度te可不受特别限制。
然而，为了更容易地实现多层电子组件的小型化和高电容，内电极121和122的厚度可以是0.6μm或更小，更优选地，可以是0.4μm或更小。
这里，内电极121和122的厚度te可指内电极121和122在第一方向上的尺寸。此外，内电极121和122的厚度te可指内电极121和122的平均厚度te，且可指内电极121和122在第一方向上的平均尺寸。
内电极121和122在第一方向上的平均尺寸可通过用放大倍数为10000的SEM扫描主体110在第一方向和第二方向上的截面的图像来测量。更具体地，平均尺寸可以是通过在扫描图像中测量一个内电极121或122的在第二方向上的30个等间隔点处的在第一方向上的尺寸而获得的平均值。可在电容形成部Ac中指定30个等间隔点。另外，当通过将平均值测量扩展到10个内电极121和122来测量平均值时，内电极121和122在第一方向上的平均尺寸可更一般化。
另外，主体110可包括在第一方向上设置在电容形成部Ac的两个端表面上的盖部112和113。
更具体地，主体110可包括在第一方向上设置在电容形成部Ac上方的上盖部112和在第一方向上设置在电容形成部Ac下方的下盖部113。
上盖部112和下盖部113可通过在第一方向上分别在电容形成部Ac的上表面和下表面上堆叠单个介电层111或者两个或更多个介电层111来形成，并且可用于防止由于物理应力或化学应力对内电极121和122的损坏。
上盖部112和下盖部113不包括内电极121和122，并且可包括与介电层111的材料相同的材料。也就是说，上盖部112和下盖部113可包括陶瓷材料，例如钛酸钡(BaTiO3)基陶瓷材料。
另外，盖部112和113的厚度tc可不受特别限制。
然而，为了更容易地实现多层电子组件的小型化和高电容，在超小型产品中，盖部112和113的厚度tc可以是100μm或更小，优选地，可以是30μm或更小，并且更优选地，可以是20μm或更小。
这里，盖部112和113的厚度tc可指盖部112和113在第一方向上的尺寸。另外，盖部112和113的厚度tc可指盖部112和113的平均厚度tc，并且可指盖部112和113在第一方向上的平均尺寸。
盖部112和113在第一方向上的平均尺寸可通过用放大倍数为10000的SEM扫描主体110在第一方向和第二方向上的截面的图像来测量。更具体地，平均尺寸可以是通过在扫描图像中测量一个盖部的在第二方向上的30个等间隔点处的厚度而获得的平均值。可在上盖部112上指定30个等间隔点。另外，如果通过将平均值测量扩展到下盖部113来测量平均值，则盖部112和113在第一方向上的平均尺寸可更一般化。
另外，侧边缘部114和115可在第三方向设置在主体110的两个侧表面上。
更具体地，侧边缘部114和115可包括设置在主体110的第五表面5上的第一侧边缘部114和设置在主体110的第六表面6上的第二侧边缘部115。也就是说，侧边缘部114和115可在第三方向设置在主体110的两个侧表面上。
如图所示，侧边缘部114和115可指：基于多层电子组件100在第一方向和第三方向上的截面，第一内电极121和第二内电极122在第三方向上的两端与多层电子组件100的外表面之间的区域。
换句话说，侧边缘部114和115可在主体的第五表面5和第六表面6上连接到内电极121和122。
侧边缘部114和115可基本上用于防止由于物理应力或化学应力对内电极121和122的损坏。
侧边缘部114和115可通过以下方式形成：通过在陶瓷生片的除了要形成侧边缘部114和115的区域之外的区域上施加导电膏来形成内电极121和122，在堆叠之后进行切割，使得内电极121和122暴露于主体110的第五表面5和第六表面6，以抑制由于内电极121和122引起的台阶差，然后在第三方向上在主体110的第三方向上的两个侧表面上堆叠单个第二陶瓷生片或者两个或更多个第二陶瓷生片。
第二陶瓷生片可包括与第一陶瓷生片的材料相同的材料，并且不一定包括在第一陶瓷生片中包括的涂覆Na的介电颗粒。在这种情况下，第二陶瓷生片可通过烧结工艺变成第二介电层。
换句话说，第一侧边缘部114和第二侧边缘部115不包括内电极121和122，并且可包括与介电层111的材料相同的材料。也就是说，第一侧边缘部114和第二侧边缘部115可包括陶瓷材料，例如钛酸钡(BaTiO3)基陶瓷材料。
另外，第一侧边缘部114和第二侧边缘部115的厚度wm可不受特别限制。
然而，为了更容易地实现多层电子组件100的小型化和高电容，在超小型产品中，第一侧边缘部114和第二侧边缘部115的厚度wm可以是100μm或更小，优选地，可以是30μm或更小，更优选地，可以是20μm或更小。
这里，侧边缘部114和115的厚度wm可指侧边缘部114和115在第三方向上的尺寸。此外，侧边缘部114和115的厚度wm可指侧边缘部114和115的平均厚度wm，并且可指侧边缘部114和115在第三方向上的平均尺寸。
侧边缘114和115在第三方向上的平均尺寸可通过用放大倍数为10000的SEM扫描多层电子组件在第一方向和第三方向上的截面的图像来测量。更具体地，平均尺寸可以是通过在扫描图像中测量侧边缘部的在第一方向上的30个等间隔点处的在第三方向上的尺寸而获得的平均值。
尽管在本公开中的示例性实施例中描述了多层电子组件100包括两个外电极131和132的结构，但是外电极131和132的数量和形状可根据内电极121和122的形状或其他目的而变化。
外电极131和132可设置在主体110上并连接到内电极121和122。
更具体地，外电极131和132可包括第一外电极131和第二外电极132，第一外电极131和第二外电极132分别设置在主体110的第三表面3和第四表面4上并且分别连接到第一内电极121和第二内电极122。也就是说，第一外电极131可设置在主体的第三表面3上并且连接到第一内电极121，并且第二外电极132可设置在主体的第四表面4上并且可连接到第二内电极122。
外电极131和132可使用具有导电性的任何材料(诸如金属)形成，并且可考虑到电特性、结构稳定性等来决定具体的材料，或者外电极131和132可具有多层结构。
例如，外电极131和132可包括设置在主体110上的电极层131a和132a以及设置在电极层131a和132a上的镀层131b和132b。
作为电极层131a和132a的更具体的示例，电极层131a和132a可以是由导电金属和玻璃形成的烧制电极或由导电金属和树脂形成的树脂基电极。
另外，电极层131a和132a可具有在主体110上依次形成烧制电极和树脂基电极的形式。
此外，电极层131a和132a可通过将包括导电金属的片材转印到主体110上或通过将包括导电金属的片材转印到烧制电极上来形成。
用于电极层131a和132a的导电金属没有特别限制，只要其是可电连接到内电极121和122以形成电容的材料即可，并且其示例可包括从由镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)及它们的合金组成的组中选择的一种或更多种。电极层131a和132a可通过涂覆导电膏(导电膏通过将玻璃料添加到导电金属粉末中来制备)然后将其烧结来形成。
镀层131b和132b用于改善安装特性。
镀层131b和132b的类型没有特别限制，并且镀层131b和132b中的每个可以是包括镍(Ni)、锡(Sn)、钯(Pd)及它们的合金中的至少一种的单个镀层，或者可由多个层形成。
对于镀层131b和132b的更具体的示例，镀层131b和132b可以是Ni镀层或Sn镀层，或者可具有在电极层131a和132a上依次形成Ni镀层和Sn镀层的形式，或者可具有依次形成Sn镀层、Ni镀层和Sn镀层的形式。此外，镀层131b和132b可包括多个Ni镀层和/或多个Sn镀层。
另外，为了实现多层陶瓷电容器的小型化和高电容，需要使电极的有效面积最大化(增加电容实现所需的有效体积分数)。为了实现如上所述的这种紧凑且高电容的多层陶瓷电容器，在制造多层陶瓷电容器时，应用了如下方法：使内电极在主体的宽度方向上暴露，以通过没有侧边缘部的设计使内电极的在宽度方向上的尺寸最大化，并且在烧结主体的步骤之前，将用于侧边缘部的陶瓷生片单独地附着到主体的在宽度方向上的暴露有内电极的表面，然后烧结主体。
电容器的每单位体积的电容可通过单独地附着用于侧边缘部的陶瓷生片而形成侧边缘部来改善，但是外部水分可能渗透通过主体和侧边缘部之间的界面，或者镀覆溶液可能在镀覆工艺期间渗透，从而导致片寿命可能缩短或可能发生缺陷的问题，因此需要进行研发以解决这些问题。
更具体地，在形成侧边缘部的工艺中，可能在主体和侧边缘部彼此接触的界面处形成许多孔，从而降低可靠性，并且由于孔，可能发生电场集中，从而降低击穿电压(BDV)。另外，由于在主体和侧边缘部之间的边界处发生界面接合，粘结强度可能降低，因此耐湿可靠性可能劣化或可能发生界面分层，或者由于孔，耐湿可靠性可能由于烧结密度的降低而劣化。
此外，在烧结工艺期间，具有不同熔点的内电极和介电层具有不同的收缩率。由于收缩率的差异，可能难以实现多层电子组件所需的各种特性。为了使这种收缩差异最小化，必须在低烧结温度下实现致密化和各种特性。
根据本公开，当包括在电容形成部Ac中的Na相对于Ti的强度比被定义为RA并且包括在侧边缘部114和115中的Na相对于Ti的强度比被定义为RM时，控制满足0.436<RM/RA<0.920和1.75×10-4<RA<9.10×10-4，从而提高耐湿可靠性。
另外，根据本公开中的示例性实施例，在介电颗粒的制造期间添加的添加剂可以以水热(hydrothermal)方式涂覆在介电颗粒的表面上，并且有利于液态化(liquefaction)的添加剂(例如Na)均匀地分布在整个介电层中，从而改善介电层的密度。
例如，可使用钠(Na，natrium，其在另一命名法中可被定义为sodium)作为添加剂，并且在将离子化的Na添加剂水热涂覆在介电颗粒的表面上以用于形成电容形成部Ac的介电层111的情况下，Na可在烧结工艺期间扩散到设置在主体的宽度方向上的两个侧表面上的侧边缘部114和115中，并且在这种情况下，由于侧边缘部114和115的扩散有Na的区域中的介电颗粒的烧结温度降低，因此可提高密度并且可提高耐湿可靠性。
根据本公开中的示例性实施例，可满足X6S温度变化特性(电容温度系数(TCC))以及耐湿可靠性。
通常，随着介电层111的厚度减小，TCC温度特性趋于劣化。然而，通过满足X6S条件下的TCC温度特性，可提高多层电子组件100的可靠性。
在本公开的示例性实施例中，当包括在电容形成部Ac中的Na相对于Ti的强度比被定义为RA并且包括在侧边缘部114和115中的Na相对于Ti的强度比被定义为RM时，可满足0.436<RM/RA<0.920并且1.75×10-4<RA<9.10×10-4。
在本公开中，除非另有说明，否则Na相对于Ti的强度比可指在相应的区域中包括的(平均)Na与(平均)Ti的强度的比值(Na/Ti)，或者可指通过所描述的测量方法测量的(平均)Na强度与(平均)Ti强度的比值(Na/Ti)。
更具体地，可使用激光烧蚀-电感耦合等离子体(LA-ICP)分析装置来测量电容形成部Ac中包括的Na相对于Ti的强度比。LA-ICP可通过用激光束照射样品表面的特定区域以生成微粒来分析元素。在本公开中，使用直径为100μm的激光束，但本公开不特别限于此。
更具体地，包括在电容形成部Ac中的Na相对于Ti的强度比可以是通过如下方式测量Na和Ti而获得的强度比：基于主体在第一方向和第三方向上的截面研磨至在第二方向上的1/2点，然后基于截面的中心点在第二方向上照射激光束。可选地，包括在电容形成部Ac中的Na相对于Ti的强度比可以是通过如下方式而获得的值：在截面的中心点的在第三方向上的两侧与截面的中心点间隔开一定间隔(例如约100μm)的两个点处，通过如上所述在第二方向上照射激光束，测量Na和Ti来获得该两个点处的Na/Ti强度比，然后将该两个点处的Na/Ti强度比与上述中心点处的Na/Ti强度比一起求平均。使用LA-ICP分析Na/Ti强度比的区域可根据多层电子组件的尺寸或截面面积而变化。
此时，Ti和Na中的每个的强度单位是任意单位(a.u.)并且可指相对强度。
包括在侧边缘部114和115中的Na相对于Ti的强度比可通过使用如上所述的LA-ICP分析装置来测量。更具体地，包括在侧边缘部114和115中的Na的强度相对于Ti的强度的比值(Na/Ti)可以是通过如下方式测量Na和Ti而获得的强度比：基于多层电子组件在第一方向和第二方向上的截面在第三方向上研磨至存在侧边缘部114和115的点，然后基于截面的中心点在第三方向上照射激光束，或者包括在侧边缘部114和115中的Na的强度相对于Ti的强度的比值(Na/Ti)可以是包括如下强度比的平均值：在截面的中心点的在第二方向上的两侧与截面的中心点间隔开约100μm的两个点处，通过如上所述在第三方向上照射激光束，测量Na和Ti而获得的强度比。通过使用LA-ICP分析Na/Ti强度比的区域可根据多层电子组件的尺寸或侧边缘部的截面面积而变化，并且可根据要测量的侧边缘部114和115在第三方向上的位置而不同地测量。
另外，侧边缘部114和115的RM和电容形成部Ac的RA可满足RM<RA。优选地，侧边缘部114和115的RM与电容形成部Ac的RA的比值(RM/RA)可满足0.436<RM/RA<0.920，更优选地，可满足0.522≤RM/RA≤0.541。
如果侧边缘部114和115的RM与电容形成部Ac的RA的比值(RM/RA)小于或等于0.436，则可能难以满足X6S温度特性，并且如果比值(RM/RA)大于或等于0.920，则耐湿可靠性可能较差。
此时，包括在电容形成部Ac中的Na相对于Ti的强度比RA可满足1.75×10-4<RA<9.10×10-4，并且更优选地，满足4.79×10-4≤RA≤7.62×10-4。
如果电容形成部Ac的RA小于或等于1.75×10-4，则耐湿可靠性可能较差，并且如果RA大于或等于9.10×10-4，则可能难以满足X6S温度特性。
另外，包括在侧边缘部114和115中的Na相对于Ti的强度比RM可满足1.61×10-4<RM<4.10×10-4，并且更优选地，可满足2.50×10-4≤RM≤3.97×10-4。
如果侧边缘部114和115的RM小于或等于1.61×10-4，则可能无法充分实现介电晶粒的致密化，并且耐湿可靠性可能较差，并且如果RM大于或等于4.10×10-4，则可能难以满足X6S温度特性。
另外，在本公开的示例性实施例中，侧边缘部114和115的RM与电容形成部Ac的RA的比值(RM/RA)满足0.436<RM/RA<0.920，使得电容形成部Ac的介电晶粒的平均尺寸可小于侧边缘部114和115的介电晶粒的平均尺寸。电容形成部Ac的介电晶粒可指介电层111中的介电晶粒。由于电容形成部Ac的介电晶粒的平均尺寸小，因此可抑制电场集中现象，从而提高介电击穿电压(BDV)。
在本公开的示例性实施例中，当从侧边缘部114和115与主体110的界面起在侧边缘部114和115的外侧方向上的1/3点至2/3点的区域中包括的Na相对于Ti的强度比被定义为RMc时，可满足2.50×10-4≤RMc≤4.10×10-4。此时，侧边缘部114和115的RMc与电容形成部Ac的RA的比值(RMc/RA)可满足0.522≤RMc/RA≤0.541。
这里，侧边缘部114和115的外侧方向可以是指基于第三方向的外侧方向而不是朝向主体110的方向。
此时，可如下获得RMc(RMc是从侧边缘部114和115与主体110的界面起在侧边缘部114和115的外侧方向上的1/3点至2/3点的区域中包括的Na相对于Ti的强度比)。在包括侧边缘部114和115的多层电子组件100在第一方向和第二方向上的截面中，如下值的平均值可以是RMc：在侧边缘部114和115的距离与主体110的界面在第三方向上向外的1/3点处的在第一方向和第二方向上的截面中通过至少在截面的中心点测量Na/Ti强度比而获得的值、在侧边缘部114和115的距离与主体110的界面在第三方向上向外的2/3点处的在第一方向和第二方向上的截面中通过至少在截面的中心点测量Na/Ti强度比而获得的值、以及在侧边缘部114和115的从与主体110的界面在第三方向上向外的1/3点至2/3点中的任意点处的在第一方向和第二方向上的截面中通过至少在截面的中心点测量Na/Ti强度比而获得的值。
更具体地，在本公开的示例性实施例中，当侧边缘部114和115的从与主体110的界面直到在侧边缘部114和115的外侧方向上的1/3点的区域中的Na相对于Ti的强度比被定义为M1，从M1直到在侧边缘部114和115的外侧方向上的2/3点的区域中的Na相对于Ti的强度比被定义为M2，并且从M2到侧边缘部114和115的外表面的区域中的Na相对于Ti的强度比被定义为M3时，每个区域中包括的Na相对于Ti的强度比可满足M3<M2<M1。
如上所述，每个区域中包括的Na相对于Ti的强度比可以是包括如下值的平均值：在侧边缘部114和115中的每个区域的边界点处的在第一方向和第二方向上的截面中通过至少在截面的中心点测量Na/Ti强度比而获得的值，以及在边界点之间的任意点处的在第一方向和第二方向上的截面中通过至少在截面的中心点测量Na/Ti强度比而获得的值。
另外，在本公开的示例性实施例中，包括在侧边缘部114和115中的Na相对于Ti的强度比可从与主体110的界面在侧边缘部114和115的外侧方向上逐渐减小。这可以是在烧结工艺期间Na扩散到第一侧边缘部114和第二侧边缘部115时Na在远离电容形成部Ac的方向上的扩散含量减少的结果，或者可以是通过控制Na含量根据形成侧边缘部114和115的第二陶瓷生片的位置而变化所实现的结果，但不特别限于此。
另外，在本公开的示例性实施例中，包括在侧边缘部114和115中的孔的数量可在从侧边缘部114和115的外表面朝向与主体110的界面的方向上逐渐减少。
另外，侧边缘部114和115的介电晶粒的尺寸可从侧边缘部114和115的最外侧表面朝向与主体110的界面逐渐减小。
当侧边缘部114和115与主体110的界面区域中的Na含量高时，可抑制介电晶粒的晶粒生长和孔的形成，并且可改善相应区域中的密度。结果，可有效地抑制外部水分渗透到电容形成部Ac中，从而可提高耐湿可靠性。
在下文中，将通过示例更详细地描述本公开，但这是为了帮助详细理解本公开，并且本公开的范围不受示例的限制。
(示例)
为了根据包括在电容形成部和侧边缘部中的Na/Ti强度比来评价X6S温度特性和耐湿可靠性，通过调节包括在电容形成部的第一陶瓷生片和侧边缘部的第二陶瓷生片中的Na和Ti的强度比来制造样品片。样品片的尺寸为0603(长×宽×厚：0.6mm×0.3mm×0.3mm)，侧边缘部在第三方向上的尺寸(厚度)为12μm。
下面的表1示出了当添加到形成电容形成部的介电层的介电晶粒中的离子化Na添加剂的量(mol％)改变时，样品片的电容形成部和侧边缘部的Na/Ti强度比的测量值，以及通过评估每种样品片的TCC温度特性和耐湿可靠性获得的数据。
通过使用LA-ICP分析装置测量电容形成部和侧边缘部的Na/Ti强度比。
通过以下方法测量电容形成部的Na/Ti强度比。首先，基于在第一方向和第三方向上的截面，将样品片在第二方向上研磨300μm。接下来，在将LA-ICP激光束的直径设定为100μm之后，通过至少在截面的中心点和在中心点两侧在第三方向上与中心点间隔100μm的点在第二方向上照射激光束，以测量Na和Ti，从而获得强度比的测量值。
通过以下方法测量侧边缘部的Na/Ti强度比。首先，基于在第一方向和第二方向上的截面，在第三方向上将附着到样品片的侧边缘部研磨6μm。这可对应于侧边缘部在第三方向上的1/2点。然后，在将LA-ICP激光束的直径设定为100μm之后，在第二方向上用激光束照射截面的中心点，并且测量Na和Ti以获得强度比。电容形成部的Na/Ti强度比被描述为RA，侧边缘部的Na/Ti强度比被描述为RM。
对于TCC温度特性，确定是否满足X6S特性。测量评价条件为在1kHz和0.12Vrms的条件下进行5分钟，将基于25℃下的电容在-55℃至+105℃的温度范围内的最大电容变化率在±22％以内的情况评价为O，将电容变化率在±22％以外的情况评价为X。
在85℃的温度条件、85％的相对湿度条件、12.6Vr的电压条件的苛刻条件下进行耐湿可靠性评估12小时，并且在全部40个片中，基于初始绝缘电阻(IR0)10E+09，测量的绝缘电阻(IR)值测量为低于10E+06的情况被确定为有缺陷，并且描述了40个片中有缺陷片的数量。
[表1]
参照表1，可看出试验号(下文中，试验例)1至4满足X6S温度特性，但试验例5至7不满足X6S温度特性。这可被认为是电容形成部的高Na含量的结果。换句话说，认为当RA高时，烧结不进行或介电晶粒的晶粒生长被过度抑制，由此X6S温度特性可能被评估为不令人满意。
此外，在试验例2至7的情况下，证实了耐湿可靠性优异，但在试验例1的情况下，证实了耐湿可靠性较差。这可被视为侧边缘部中包括少量Na的结果。换句话说，当RM低时，孔的数量增加并且密度降低。结果，耐湿可靠性可能被评估为较差。
图6A至图6B分别示出了：基于样品片的在第二方向上的1/2点处的在第一方向和第三方向上的截面，通过SEM扫描的试验例1和试验例4的样品片的电容形成部和第二侧边缘部之间的界面区域的图像。在下文中，参照图6A至6B给出描述。
更具体地，图6A是通过扫描电子显微镜(SEM)扫描的试验例1中的电容形成部和第二侧边缘部彼此接触的界面的图像，图6B是通过SEM扫描的试验例4中的电容形成部和第二侧边缘部彼此接触的界面的图像。
可看出，在未添加Na的试验例1的情况下，在第二侧边缘部与电容形成部接触的界面区域(由虚线表示的区域)中观察到许多孔，而在添加Na的试验例4的情况下，在第二侧边缘部与电容形成部接触的界面区域(由虚线表示的区域)中很少观察到孔。
图7A是通过SEM扫描的试验例1的电容形成部的图像，图7B是通过SEM扫描的试验例4的电容形成部的图像。这里，亮对比层对应于内电极，暗对比层对应于介电层。
可看出，在不添加Na的试验例1的情况下，在介电层内部观察到许多孔，而在添加Na的试验例4的情况下，在介电层中很少观察到孔。
从试验例1和试验例4之间通过附图的比较，可确认Na的添加减少了电容形成部和侧边缘部中的孔，并提高了电介质的密度。
当减少侧边缘部中的孔并且提高电介质的密度时，可改善耐湿可靠性，并且当减少电容形成部中的孔并且提高电介质的密度时，可满足目标电容特性(X6S)或电特性。
本公开的各种效果之一是改善多层电子组件的耐湿可靠性。
本公开的各种效果之一是即使在低温烧结下也提高电介质的密度。
本公开的各种效果之一是改善多层电子组件的温度特性。
尽管上面已经详细描述了本公开的示例性实施例，但是本公开不受上述示例性实施例和附图的限制，并且旨在由所附权利要求限制。因此，在权利要求中描述的本公开的技术精神的范围内，本领域技术人员可进行各种形式的替换、修改和改变，这些替换、修改和改变也落入本公开的范围内。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

Claims (22)

1.一种多层电子组件，包括：
主体，包括电容形成部，所述电容形成部包括介电层和内电极，所述内电极与所述介电层在第一方向上交替设置，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；
侧边缘部，分别设置在所述第五表面和所述第六表面上；以及
外电极，分别设置在所述第三表面和所述第四表面上，
其中，0.436<RM/RA<0.920且1.75×10-4<RA<9.10×10-4，其中，RA是包括在所述电容形成部中的Na相对于Ti的强度比，RM是包括在所述侧边缘部中的一个侧边缘部中的Na相对于Ti的强度比。
2.根据权利要求1所述的多层电子组件，其中，满足0.522≤RM/RA≤0.541。
3.根据权利要求1所述的多层电子组件，其中，满足4.79×10-4≤RA≤7.62×10-4。
4.根据权利要求1所述的多层电子组件，其中，满足1.61×10-4<RM<4.10×10-4。
5.根据权利要求4所述的多层电子组件，其中，满足2.50×10-4≤RM≤3.97×10-4。
6.根据权利要求1所述的多层电子组件，其中，2.50×10-4≤RMc≤4.10×10-4，其中，RMc是包括在如下区域中的Na相对于Ti的强度比：所述侧边缘部中的所述一个侧边缘部的从与所述主体的界面起在所述侧边缘部中的所述一个侧边缘部的外侧方向上的1/3点至2/3点的区域。
7.根据权利要求6所述的多层电子组件，其中，满足0.522≤RMc/RA≤0.541。
8.根据权利要求1所述的多层电子组件，其中，
包括在每个区域中的Na相对于Ti的强度比满足M3<M2<M1，其中，M1是所述侧边缘部中的所述一个侧边缘部的从与所述主体的界面起在外侧方向上直到所述侧边缘部中的所述一个侧边缘部的1/3点的区域中的Na相对于Ti的强度比，M2是从M1起在所述外侧方向上直到所述侧边缘部中的所述一个侧边缘部的2/3点的区域中的Na相对于Ti的强度比，并且M3是从M2起到所述侧边缘部中的所述一个侧边缘部的外表面的区域中的Na相对于Ti的强度比。
9.根据权利要求1所述的多层电子组件，其中，包括在所述侧边缘部中的所述一个侧边缘部中的Na相对于Ti的强度比从所述侧边缘部中的所述一个侧边缘部与所述主体的界面起朝向所述侧边缘部中的所述一个侧边缘部的外侧方向减小。
10.根据权利要求1所述的多层电子组件，其中，包括在所述侧边缘部中的所述一个侧边缘部中的孔的数量从所述侧边缘部中的所述一个侧边缘部的外表面朝向所述侧边缘部中的所述一个侧边缘部与所述主体的界面减少。
11.根据权利要求1所述的多层电子组件，其中，包括在所述电容形成部中的介电晶粒的平均尺寸小于包括在所述侧边缘部中的所述一个侧边缘部中的介电晶粒的平均尺寸。
12.根据权利要求1所述的多层电子组件，其中，包括在所述侧边缘部中的所述一个侧边缘部中的介电晶粒的尺寸从所述侧边缘部中的所述一个侧边缘部的外表面朝向所述侧边缘部中的所述一个侧边缘部与所述主体的界面减小。
13.根据权利要求1所述的多层电子组件，其中，所述内电极包括多个内电极，并且所述多个内电极中的至少一个内电极在所述第一方向上的平均尺寸为0.4μm或更小。
14.根据权利要求1所述的多层电子组件，其中，所述介电层包括多个介电层，并且所述多个介电层中的至少一个介电层在所述第一方向上的平均尺寸为0.4μm或更小。
15.根据权利要求1所述的多层电子组件，其中，所述侧边缘部包括设置在所述第五表面上的第一侧边缘部和设置在所述第六表面上的第二侧边缘部，并且
所述第一侧边缘部和所述第二侧边缘部中的每个在所述第三方向上的平均尺寸为20μm或更小。
16.根据权利要求1所述的多层电子组件，其中，所述主体还包括上盖部和下盖部，所述上盖部在所述第一方向上设置在所述电容形成部的上表面上，所述下盖部在所述第一方向上设置在所述电容形成部的下表面上，并且
所述上盖部和所述下盖部中的每个在所述第一方向上的平均尺寸为20μm或更小。
17.一种多层电子组件，包括：
主体，包括电容形成部，所述电容形成部包括介电层和内电极，所述内电极与所述介电层在第一方向上交替设置，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；
侧边缘部，分别设置在所述第五表面和所述第六表面上；以及
外电极，分别设置在所述第三表面和所述第四表面上，
其中，RM<RA且1.61×10-4<RM<4.10×10-4，其中，RA是包括在所述电容形成部中的Na相对于Ti的强度比，RM是包括在所述侧边缘部中的一个侧边缘部中的Na相对于Ti的强度比。
18.根据权利要求17所述的多层电子组件，其中，满足1.75×10-4<RA<9.10×10-4。
19.根据权利要求18所述的多层电子组件，其中，满足4.79×10-4≤RA≤7.62×10-4。
20.根据权利要求17所述的多层电子组件，其中，满足2.50×10-4≤RM≤3.97×10-4。
21.根据权利要求17所述的多层电子组件，其中，包括在所述侧边缘部中的所述一个侧边缘部中的孔的数量从所述侧边缘部中的所述一个侧边缘部的外表面朝向所述侧边缘部中的所述一个侧边缘部与所述主体的界面减少。
22.根据权利要求17所述的多层电子组件，其中，包括在所述电容形成部中的介电晶粒的平均尺寸小于包括在所述侧边缘部中的所述一个侧边缘部中的介电晶粒的平均尺寸。
CN202310848075.4A 2022-12-15 2023-07-11 多层电子组件 Pending CN118213192A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220176037A KR20240093098A (ko) 2022-12-15 적층형 전자 부품
KR10-2022-0176037 2022-12-15

Publications (1)

Publication Number Publication Date
CN118213192A true CN118213192A (zh) 2024-06-18

Family

ID=91456480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310848075.4A Pending CN118213192A (zh) 2022-12-15 2023-07-11 多层电子组件

Country Status (2)

Country Link
US (1) US20240203658A1 (zh)
CN (1) CN118213192A (zh)

Also Published As

Publication number Publication date
US20240203658A1 (en) 2024-06-20

Similar Documents

Publication Publication Date Title
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US9449763B2 (en) Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
US11476047B2 (en) Multilayer electronic component
KR102437803B1 (ko) 적층 세라믹 전자부품
CN116417258A (zh) 多层电子组件
US11721491B2 (en) Multilayer electronic component
JP2022111041A (ja) 積層型電子部品
KR20220101911A (ko) 적층형 전자 부품
CN118213192A (zh) 多层电子组件
US20230290574A1 (en) Ceramic electronic component
KR20240093098A (ko) 적층형 전자 부품
KR102473419B1 (ko) 적층 세라믹 전자부품
US20240203661A1 (en) Multilayer electronic component
US20240186069A1 (en) Multilayer electronic component
US20240212936A1 (en) Multilayer electronic component
US20240212934A1 (en) Multilayer electronic component
US20220230810A1 (en) Ceramic electronic component
US20240203646A1 (en) Multilayer electronic component
CN110875143B (zh) 电容器组件
US20240222020A1 (en) Multilayer electronic component
JP2024086531A (ja) 積層型電子部品
KR20240098437A (ko) 적층형 전자 부품
JP2024089629A (ja) 積層型電子部品
KR20240091624A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
PB01 Publication