KR20230162939A - 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법 - Google Patents

적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR20230162939A
KR20230162939A KR1020237033272A KR20237033272A KR20230162939A KR 20230162939 A KR20230162939 A KR 20230162939A KR 1020237033272 A KR1020237033272 A KR 1020237033272A KR 20237033272 A KR20237033272 A KR 20237033272A KR 20230162939 A KR20230162939 A KR 20230162939A
Authority
KR
South Korea
Prior art keywords
adhesive layer
group
peeling
semiconductor substrate
laminate
Prior art date
Application number
KR1020237033272A
Other languages
English (en)
Inventor
마사후미 야규
히로토 오가타
다카히사 오쿠노
Original Assignee
닛산 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛산 가가쿠 가부시키가이샤 filed Critical 닛산 가가쿠 가부시키가이샤
Publication of KR20230162939A publication Critical patent/KR20230162939A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/20—Polysiloxanes containing silicon bound to unsaturated aliphatic groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 반도체 기판의 가공 후에 반도체 기판과 지지 기판을 떼어낼 때에, 용이하게 박리할 수 있고, 또한 범프의 변형을 억제할 수 있는 접착층을 갖는 적층체 등을 제공하는 것이다. 범프 부착 반도체 기판과, 지지 기판과, 상기 범프 부착 반도체 기판에 접하도록 형성된 보호용 접착층과, 상기 보호용 접착층과 상기 지지 기판 사이에 형성된 박리용 접착층을 구비하는 적층체로서, 상기 보호용 접착층은, 보호용 접착제 조성물로 형성되고, 상기 보호용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)를 포함하며, 경화 반응을 일으키지 않는 박리제 성분 (B)를 포함하지 않고, 상기 박리용 접착층은, 박리용 접착제 조성물로 형성되며, 상기 박리용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)와, 경화 반응을 일으키지 않는 박리제 성분 (B)를 포함하는, 적층체이다.

Description

적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법
본 발명은, 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법에 관한 것이다.
종래 2차원적인 평면 방향으로 집적해 온 반도체 웨이퍼는, 한층 더한 집적화를 목적으로 평면을 더 나아가 3차원 방향으로도 집적(적층)하는 반도체 집적 기술이 요구되고 있다. 이 3차원 적층은 실리콘 관통 전극(TSV: through silicon via)에 의해 결선(結線)하면서 다층으로 집적해 가는 기술이다. 다층으로 집적할 때에, 집적되는 각각의 웨이퍼는 형성된 회로면과는 반대측(즉, 이면)을 연마에 의해 박화(薄化)하고, 박화된 반도체 웨이퍼를 적층한다.
박화 전의 반도체 웨이퍼(여기에서는 단지 웨이퍼라고도 부른다)를, 연마 장치로 연마하기 위해 지지체에 접착된다.
그때의 접착은 연마 후에 용이하게 박리되어야 하기 때문에, 가(假)접착이라고 불린다. 이 가접착은 지지체로부터 용이하게 떼어내져야 하며, 떼어냄에 큰 힘을 가하면 박화된 반도체 웨이퍼는, 절단되거나 변형되는 일이 있고, 그와 같은 일이 발생하지 않도록, 용이하게 떼어내진다. 그러나, 반도체 웨이퍼의 이면 연마 시에 연마 응력에 의해 떨어지거나 어긋나거나 하는 것은 바람직하지 않다. 따라서, 가접착에 요구되는 성능은 연마 시의 응력에 견디고, 연마 후에 용이하게 떼어내지는 것이다.
예를 들면 연마 시의 평면 방향에 대해 높은 응력(강한 접착력)을 갖고, 떼어냄 시의 세로 방향에 대해 낮은 응력(약한 접착력)을 갖는 성능이 요구된다.
이와 같은 접착 프로세스로서, 반도체 웨이퍼인 웨이퍼(1)와 지지체인 지지층(6) 사이에, 웨이퍼(1)측부터, 실리콘 유층(油層)과, 플라스마 폴리머층인 분리층(4)과, 부분적으로 경화된 또는 경화성 엘라스토머 재료의 층(5)을 갖고, 엘라스토머 재료가 완전히 경화된 후의 지지층 시스템과 분리층(4) 사이의 접착 결합이 웨이퍼(1)와 분리층(4) 사이의 접착 결합보다 큰, 웨이퍼 지지 구조체가 제안되어 있다(예를 들면, 특허문헌 1의 실시예 참조).
반도체 웨이퍼를 박화한 후, 박화된 반도체 웨이퍼를 지지체로부터 떼어낼 때, 떼어냄에 큰 힘을 필요로 하지 않고, 반도체 웨이퍼를 지지체로부터 용이하게 떼어낼 수 있는 기술은 항상 요구되고 있다.
또, 반도체 웨이퍼는, 예를 들면 금속의 도전성 재료로 이루어지는 범프 볼을 개재하여 반도체칩과 전기적으로 접속하고 있으며, 이와 같은 범프 볼을 구비하는 칩을 이용함으로써, 반도체 패키징의 소형화가 도모되고 있다.
구리나 주석과 같은 금속으로 이루어지는 범프 볼은, 반도체 기판을 가공하는 과정 등에 있어서 가해지는 가열, 압력 등의 외부로부터의 부하에 의해 손상 또는 변형되어 버리는 경우가 있으며, 요즈음의 반도체 분야의 진전에 수반하여, 이와 같은 가열이나 압력에 의한 변형을 경감 또는 방지할 수 있는 기술은 항상 요구되고 있다.
일본국 특허 제5335443호 공보
본 발명은, 전술의 사정을 감안하여 이루어진 것으로서, 반도체 기판과 지지 기판을 용이하게 박리할 수 있고, 또한 범프의 변형을 억제할 수 있는 접착층을 갖는 적층체, 및 당해 적층체를 이용한 반도체 기판의 제조 방법, 그리고, 당해 적층체의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 전술의 과제를 해결하기 위해, 예의 검토를 행한 결과, 이하의 요지를 갖는 본 발명을 완성시켰다.
즉, 본 발명은 이하를 포함한다.
[1] 범프 부착 반도체 기판과, 지지 기판과, 상기 범프 부착 반도체 기판에 접하도록 형성된 보호용 접착층과, 상기 보호용 접착층과 상기 지지 기판 사이에 형성된 박리용 접착층을 구비하는 적층체로서,
상기 보호용 접착층은, 보호용 접착제 조성물로 형성되고, 상기 보호용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)를 포함하며, 경화 반응을 일으키지 않는 박리제 성분 (B)를 포함하지 않고,
상기 박리용 접착층은, 박리용 접착제 조성물로 형성되며, 상기 박리용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)와, 경화 반응을 일으키지 않는 박리제 성분 (B)를 포함하는 적층체.
[2] 상기 보호용 접착층 중에 함유되는 상기 성분 (A)가, 규소 원자에 결합한 탄소수 2∼40의 알케닐기를 갖는 폴리오르가노실록산 (a1)과, Si-H기를 갖는 폴리오르가노실록산 (a2)와, 백금족 금속계 촉매 (A2)를 함유하고,
상기 박리용 접착층 중에 함유되는 상기 성분 (A)가, 규소 원자에 결합한 탄소수 2∼40의 알케닐기를 갖는 폴리오르가노실록산 (a1)과, Si-H기를 갖는 폴리오르가노실록산 (a2)와, 백금족 금속계 촉매 (A2)를 함유하는, [1]에 기재한 적층체.
[3] 상기 박리용 접착층 중에 함유되는 상기 박리제 성분 (B)가, 변성되어 있어도 되는 폴리디메틸실록산인 [1] 또는 [2]에 기재한 적층체.
[4] [1]∼[3] 중 어느 것에 기재한 적층체에 있어서의 상기 반도체 기판이 가공되는 공정과,
상기 보호용 접착층과 상기 박리용 접착층이 떼어짐으로써, 상기 지지 기판과 가공된 상기 반도체 기판이 떼어지는 공정을 포함하는, 반도체 기판의 제조 방법.
[5] 상기 가공되는 공정이, 상기 반도체 기판의 상기 범프가 존재하는 면(面)과 반대측의 면을 연마하여, 상기 반도체 기판을 얇게 하는 처리를 포함하는, [4]에 기재한 반도체 기판의 제조 방법.
[6] [1]∼[3] 중 어느 것에 기재한 적층체를 제조하는, 적층체의 제조 방법으로서,
상기 반도체 기판의 상기 범프가 존재하는 면 상에, 상기 보호용 접착제 조성물을 도포함으로써, 보호용 접착제 도포층을 형성하는 보호용 접착제 도포층 형성 공정과,
상기 보호용 접착제 도포층을 가열하여, 상기 보호용 접착층을 형성하는 보호용 접착층 형성 공정과,
상기 지지 기판 상에 상기 박리용 접착제 조성물을 도포하거나, 또는 상기 보호용 접착층 상에 상기 박리용 접착제 조성물을 도포함으로써, 박리용 접착제 도포층을 형성하는 박리용 접착제 도포층 형성 공정과,
상기 박리용 접착제 도포층과 상기 보호용 접착층이 접하고, 또한 상기 박리용 접착제 도포층과 상기 지지 기판이 접한 상태에서, 상기 박리용 접착제 도포층을 가열하여, 상기 박리용 접착층을 형성하는 박리용 접착층 형성 공정을 포함하는, 적층체의 제조 방법.
본 발명에 의하면, 반도체 기판과 지지 기판을 용이하게 박리할 수 있고, 또한 범프의 변형을 억제할 수 있는 접착층을 갖는 적층체, 및 당해 적층체를 이용한 반도체 기판의 제조 방법, 그리고, 당해 적층체의 제조 방법을 제공할 수 있다.
도 1은 적층체의 일례의 개략 단면도이다.
도 2a는 적층체의 제조 및 박화 웨이퍼의 제조를 행하는 일양태를 설명하기 위한 도면(그 1)이다.
도 2b는 적층체의 제조 및 박화 웨이퍼의 제조를 행하는 일양태를 설명하기 위한 도면(그 2)이다.
도 2c는 적층체의 제조 및 박화 웨이퍼의 제조를 행하는 일양태를 설명하기 위한 도면(그 3)이다.
도 2d는 적층체의 제조 및 박화 웨이퍼의 제조를 행하는 일양태를 설명하기 위한 도면(그 4)이다.
도 2e는 적층체의 제조 및 박화 웨이퍼의 제조를 행하는 일양태를 설명하기 위한 도면(그 5)이다.
도 2f는 적층체의 제조 및 박화 웨이퍼의 제조를 행하는 일양태를 설명하기 위한 도면(그 6)이다.
도 2g는 적층체의 제조 및 박화 웨이퍼의 제조를 행하는 일양태를 설명하기 위한 도면(그 7)이다.
도 2h는 적층체의 제조 및 박화 웨이퍼의 제조를 행하는 일양태를 설명하기 위한 도면(그 8)이다.
(적층체)
본 발명의 적층체는, 지지 기판과, 반도체 기판과, 보호용 접착층과, 박리용 접착층을 갖는다.
반도체 기판은, 지지 기판측에 범프를 갖는다.
보호용 접착층은, 지지 기판과 반도체 기판 사이에 개재한다.
보호용 접착층은, 반도체 기판과 접한다.
박리용 접착층은, 지지 기판과 보호용 접착층 사이에 개재한다.
박리용 접착층은, 바람직하게는 지지 기판 및 보호용 접착층에 접한다.
적층체는, 적층체에 있어서의 반도체 기판의 가공 후에 지지 기판과 반도체 기판이 떼어지는 용도에 이용된다.
적층체에 있어서, 보호용 접착층이 반도체 기판과 접하여 형성되어 있음으로써, 가공된 반도체 기판을 제조할 때에, 범프가 변형하는 것을 억제할 수 있다. 이것은, 반도체 기판을 가공할 때의 열 및 압력에 의해 용융 또는 변형하기 쉬운 범프가, 용융 및 변형하기 어려운 보호용 접착층에 의해 보호되는 결과, 그 형상이 유지되기 때문이라고 생각된다.
또, 적층체에 있어서, 박리용 접착층이 지지 기판과 보호용 접착층 사이에 형성되어 있으므로, 지지 기판과 반도체 기판을 떼어낼 때에, 기판에 과도한 부하를 가하는 일 없이, 2개의 기판을 양호하게 분리할 수 있다. 이것은, 후술하는 바와 같이 박리용 접착층이 박리제 성분을 포함하고 있는 점에서, 기판끼리를 분리할 때에, 선택적으로, 박리용 접착층 내부 또는 박리용 접착층과 그것과 인접하는 층 또는 기판과의 계면에서의 박리를 양호하게 실현할 수 있는 결과, 기판에의 과도한 부하를 회피할 수 있기 때문이라고 생각된다.
＜지지 기판＞
지지 기판으로는, 반도체 기판이 가공될 때에, 반도체 기판을 지지할 수 있는 부재이면, 특별히 한정되지 않지만, 예를 들면, 유리제 지지 기판, 실리콘제 지지 기판 등을 들 수 있다.
지지 기판의 형상으로는, 특별히 한정되지 않지만, 예를 들면, 원반상을 들 수 있다. 또한, 원반상의 지지 기판은, 그 면의 형상이 완전한 원형일 필요는 없고, 예를 들면, 지지 기판의 바깥 둘레는, 오리엔테이션·플랫이라고 불리는 직선부를 갖고 있어도 되며, 노치라고 불리는 벤 자리를 갖고 있어도 된다.
원반상의 지지 기판의 두께는, 반도체 기판의 크기 등에 따라 적절히 정하면 되고, 특별히 한정되지 않지만, 예를 들면, 500∼1,000㎛이다.
원반상의 지지 기판의 직경은, 반도체 기판의 크기 등에 따라 적절히 정하면 되고, 특별히 한정되지 않지만, 예를 들면, 100∼1,000mm이다.
지지 기판의 일례는, 직경 300mm, 두께 700㎛ 정도의 유리 웨이퍼나 실리콘 웨이퍼이다.
＜반도체 기판＞
반도체 기판은, 범프를 갖는다. 범프란, 돌기상의 단자이다.
적층체에 있어서, 반도체 기판은, 지지 기판측에 범프를 갖는다.
반도체 기판에 있어서, 범프는, 통상, 회로가 형성된 면 상에 형성되어 있다. 회로는, 단층이어도 되고, 다층이어도 된다. 회로의 형상으로는 특별히 제한되지 않는다.
반도체 기판에 있어서, 범프를 갖는 면과 반대측의 면(이면)은, 가공에 제공되는 면이다.
반도체 기판 전체를 구성하는 주된 재질로는, 이런 종류의 용도에 이용되는 것이면 특별히 한정되지 않지만, 예를 들면, 실리콘, 실리콘 카바이드, 화합물 반도체 등을 들 수 있다.
반도체 기판의 형상은, 특별히 한정되지 않지만, 예를 들면, 원반상이다. 또한, 원반상의 반도체 기판은, 그 면의 형상이 완전한 원형일 필요는 없고, 예를 들면, 반도체 기판의 바깥 둘레는, 오리엔테이션·플랫이라고 불리는 직선부를 갖고 있어도 되며, 노치라고 불리는 벤 자리를 갖고 있어도 된다.
원반상의 반도체 기판의 두께는, 반도체 기판의 사용 목적 등에 따라 적절히 정하면 되고, 특별히 한정되지 않지만, 예를 들면, 500∼1,000㎛이다.
원반상의 반도체 기판의 직경으로는, 반도체 기판의 사용 목적 등에 따라 적절히 정하면 되고, 특별히 한정되지 않지만, 예를 들면, 100∼1,000mm를 들 수 있다.
반도체 기판의 일례는, 직경 300mm, 두께 770㎛ 정도의 실리콘 웨이퍼이다.
반도체 기판이 갖는 범프의 재질, 크기, 형상, 구조, 밀도로는, 특별히 한정되지 않는다.
범프로는, 예를 들면, 볼 범프, 인쇄 범프, 스터드 범프, 도금 범프 등을 들 수 있다.
통상, 범프 높이 1∼200㎛ 정도, 범프 직경 1∼200㎛, 범프 피치 1∼500㎛라는 조건으로부터 범프의 높이, 직경 및 피치는 적절히 결정된다.
범프의 재질로는, 예를 들면, 저융점 땜납, 고융점 땜납, 주석, 인듐, 금, 은, 동 등을 들 수 있다. 범프는, 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 보다 구체적으로는, SnAg 범프, SnBi 범프, Sn 범프, AuSn 범프 등의 Sn을 주체로 하는 합금 도금 등을 들 수 있다.
또, 범프는, 이들 성분 중 적어도 어느 것으로 이루어지는 금속층을 포함하는 적층 구조를 가져도 된다.
＜보호용 접착층＞
보호용 접착층은, 지지 기판과 반도체 기판 사이에 개재한다.
보호용 접착층은, 반도체 기판과 접한다.
보호용 접착층은, 보호용 접착제 조성물로 형성되고, 해당 보호용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)를 포함하며, 경화 반응을 일으키지 않는 박리제 성분 (B)를 포함하지 않는다.
또한, 보호용 접착제 조성물에 있어서 포함하지 않는다고 규정되어 있는 박리제 성분 (B)는, 박리용 접착제 조성물에 있어서 포함된다고 규정되어 있는 박리제 성분 (B)와의 대비에 의해 규정된 것이고, 박리제 성분 (B)의 상세한 내용에 대해서는, 하기 ＜박리용 접착층＞의 ＜＜박리용 접착제 조성물＞＞의 개소에서 기재한다.
＜＜보호용 접착제 조성물＞＞
보호용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)를 포함한다.
바람직한 양태에 있어서는, 본 발명에서 이용하는 보호용 접착제 조성물은, 폴리오르가노실록산을 함유한다.
다른 바람직한 양태에 있어서는, 본 발명에서 이용하는 보호용 접착제 조성물은, 접착제 성분이 되는 경화되는 성분 (A)를 함유한다.
다른 바람직한 양태에 있어서는, 성분 (A)는, 히드로실릴화 반응에 의해 경화되는 성분이어도 되고, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A')여도 된다.
다른 바람직한 양태에 있어서는, 성분 (A)는, 예를 들면, 성분 (A')의 일례로서의, 규소 원자에 결합한 탄소수 2∼40의 알케닐기를 갖는 폴리오르가노실록산 (a1)과, Si-H기를 갖는 폴리오르가노실록산 (a2)와, 백금족 금속계 촉매 (A2)를 함유한다. 여기에서, 탄소수 2∼40의 알케닐기는 치환되어 있어도 된다. 치환기로는, 예를 들면, 할로겐 원자, 니트로기, 시아노기, 아미노기, 히드록시기, 카르복실기, 아릴기, 헤테로아릴기 등을 들 수 있다.
다른 바람직한 양태에 있어서는, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A')는, SiO2로 표시되는 실록산 단위(Q 단위), R1R2R3SiO1/2로 표시되는 실록산 단위(M 단위), R4R5SiO2/2로 표시되는 실록산 단위(D 단위) 및 R6SiO3/2로 표시되는 실록산 단위(T 단위)로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 폴리실록산 (A1)과, 백금족 금속계 촉매 (A2)를 포함하고, 폴리실록산 (A1)은, SiO2로 표시되는 실록산 단위(Q' 단위), R1'R2'R3'SiO1/2로 표시되는 실록산 단위(M' 단위), R4'R5'SiO2/2로 표시되는 실록산 단위(D' 단위) 및 R6'SiO3/2로 표시되는 실록산 단위(T' 단위)로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 동시에, M' 단위, D' 단위 및 T' 단위로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 폴리오르가노실록산 (a1')와, SiO2로 표시되는 실록산 단위(Q" 단위), R1"R2"R3"SiO1/2로 표시되는 실록산 단위(M" 단위), R4"R5"SiO2/2로 표시되는 실록산 단위(D" 단위) 및 R6"SiO3/2로 표시되는 실록산 단위(T" 단위)로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 동시에, M" 단위, D" 단위 및 T" 단위로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 폴리오르가노실록산 (a2')를 포함한다.
또한, (a1')는 (a1)의 일례이고, (a2')는, (a2)의 일례이다.
R1∼R6은, 규소 원자에 결합하는 기 또는 원자이고, 각각 독립하여, 치환되어 있어도 되는 알킬기, 치환되어 있어도 되는 알케닐기 또는 수소 원자를 나타낸다. 치환기로는, 예를 들면, 할로겐 원자, 니트로기, 시아노기, 아미노기, 히드록시기, 카르복실기, 아릴기, 헤테로아릴기 등을 들 수 있다.
R1'∼R6'는, 규소 원자에 결합하는 기이고, 각각 독립하여, 치환되어 있어도 되는 알킬기 또는 치환되어 있어도 되는 알케닐기를 나타내지만, R1'∼R6' 중 적어도 하나는, 치환되어 있어도 되는 알케닐기이다. 치환기로는, 예를 들면, 할로겐 원자, 니트로기, 시아노기, 아미노기, 히드록시기, 카르복실기, 아릴기, 헤테로아릴기 등을 들 수 있다.
R1"∼R6"는, 규소 원자에 결합하는 기 또는 원자이고, 각각 독립하여, 치환되어 있어도 되는 알킬기 또는 수소 원자를 나타내지만, R1"∼R6" 중 적어도 하나는, 수소 원자이다. 치환기로는, 예를 들면, 할로겐 원자, 니트로기, 시아노기, 아미노기, 히드록시기, 카르복실기, 아릴기, 헤테로아릴기 등을 들 수 있다.
알킬기는, 직쇄상, 분기쇄상, 환상 중 어느 것이어도 되지만, 직쇄상 또는 분기쇄상 알킬기가 바람직하고, 그 탄소수는, 특별히 한정되는 것은 아니지만, 통상 1∼40이며, 바람직하게는 30 이하, 보다 바람직하게는 20 이하, 보다 더 바람직하게는 10 이하이다.
치환되어 있어도 되는 직쇄상 또는 분기쇄상 알킬기의 구체예로는, 메틸기, 에틸기, n-프로필기, i-프로필기, n-부틸기, i-부틸기, s-부틸기, 터셔리부틸기, n-펜틸기, 1-메틸-n-부틸기, 2-메틸-n-부틸기, 3-메틸-n-부틸기, 1,1-디메틸-n-프로필기, 1,2-디메틸-n-프로필기, 2,2-디메틸-n-프로필기, 1-에틸-n-프로필기, n-헥실기, 1-메틸-n-펜틸기, 2-메틸-n-펜틸기, 3-메틸-n-펜틸기, 4-메틸-n-펜틸기, 1,1-디메틸-n-부틸기, 1,2-디메틸-n-부틸기, 1,3-디메틸-n-부틸기, 2,2-디메틸-n-부틸기, 2,3-디메틸-n-부틸기, 3,3-디메틸-n-부틸기, 1-에틸-n-부틸기, 2-에틸-n-부틸기, 1,1,2-트리메틸-n-프로필기, 1,2,2-트리메틸-n-프로필기, 1-에틸-1-메틸-n-프로필기, 1-에틸-2-메틸-n-프로필기 등을 들 수 있지만, 이들로 한정되지 않고, 그 탄소수는, 통상 1∼14이며, 바람직하게는 1∼10, 보다 바람직하게는 1∼6이다. 그중에서도 메틸기가 특히 바람직하다.
치환되어 있어도 되는 환상 알킬기의 구체예로는, 시클로프로필기, 시클로부틸기, 1-메틸-시클로프로필기, 2-메틸-시클로프로필기, 시클로펜틸기, 1-메틸-시클로부틸기, 2-메틸-시클로부틸기, 3-메틸-시클로부틸기, 1,2-디메틸-시클로프로필기, 2,3-디메틸-시클로프로필기, 1-에틸-시클로프로필기, 2-에틸-시클로프로필기, 시클로헥실기, 1-메틸-시클로펜틸기, 2-메틸-시클로펜틸기, 3-메틸-시클로펜틸기, 1-에틸-시클로부틸기, 2-에틸-시클로부틸기, 3-에틸-시클로부틸기, 1,2-디메틸-시클로부틸기, 1,3-디메틸-시클로부틸기, 2,2-디메틸-시클로부틸기, 2,3-디메틸-시클로부틸기, 2,4-디메틸-시클로부틸기, 3,3-디메틸-시클로부틸기, 1-n-프로필-시클로프로필기, 2-n-프로필-시클로프로필기, 1-i-프로필-시클로프로필기, 2-i-프로필-시클로프로필기, 1,2,2-트리메틸-시클로프로필기, 1,2,3-트리메틸-시클로프로필기, 2,2,3-트리메틸-시클로프로필기, 1-에틸-2-메틸-시클로프로필기, 2-에틸-1-메틸-시클로프로필기, 2-에틸-2-메틸-시클로프로필기, 2-에틸-3-메틸-시클로프로필기 등의 시클로알킬기, 비시클로부틸기, 비시클로펜틸기, 비시클로헥실기, 비시클로헵틸기, 비시클로옥틸기, 비시클로노닐기, 비시클로데실기 등의 비시클로알킬기 등을 들 수 있지만, 이들로 한정되지 않고, 그 탄소수는, 통상 3∼14이며, 바람직하게는 4∼10, 보다 바람직하게는 5∼6이다.
알케닐기는, 직쇄상, 분기쇄상 중 어느 것이어도 되고, 그 탄소수는, 특별히 한정되는 것은 아니지만, 통상 2∼40이며, 바람직하게는 30 이하, 보다 바람직하게는 20 이하, 보다 더 바람직하게는 10 이하이다.
치환되어 있어도 되는 직쇄상 또는 분기쇄상 알케닐기의 구체예로는, 비닐기, 알릴기, 부테닐기, 펜테닐기 등을 들 수 있지만, 이들로 한정되지 않고, 그 탄소수는, 통상 2∼14이고, 바람직하게는 2∼10, 보다 바람직하게는 1∼6이다. 그중에서도, 에테닐기, 2-프로페닐기가 특히 바람직하다.
치환되어 있어도 되는 환상 알케닐기의 구체예로는, 시클로펜테닐, 시클로헥세닐 등을 들 수 있지만, 이들로 한정되지 않고, 그 탄소수는, 통상 4∼14이며, 바람직하게는 5∼10, 보다 바람직하게는 5∼6이다.
전술한 바와 같이, 폴리실록산 (A1)은, 폴리오르가노실록산 (a1')와 폴리오르가노실록산 (a2')를 포함하지만, 폴리오르가노실록산 (a1')에 포함되는 알케닐기와, 폴리오르가노실록산 (a2')에 포함되는 수소 원자(Si-H기)가 백금족 금속계 촉매 (A2)에 의한 히드로실릴화 반응에 의해 가교 구조를 형성하여 경화된다. 그 결과, 경화막이 형성된다.
폴리오르가노실록산 (a1')는, Q' 단위, M' 단위, D' 단위 및 T' 단위로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 동시에, M' 단위, D' 단위 및 T' 단위로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 것이다. 폴리오르가노실록산 (a1')로는, 이와 같은 조건을 만족시키는 폴리오르가노실록산을 2종 이상 조합하여 이용해도 된다.
Q' 단위, M' 단위, D' 단위 및 T' 단위로 이루어지는 군으로부터 선택되는 2종 이상의 바람직한 조합으로는, (Q' 단위와 M' 단위), (D' 단위와 M' 단위), (T' 단위와 M' 단위), (Q' 단위와 T' 단위와 M' 단위)를 들 수 있지만, 이들로 한정되지 않는다.
또, 폴리오르가노실록산 (a1')에 포함되는 폴리오르가노실록산이 2종 이상 포함되는 경우, (Q' 단위와 M' 단위)와 (D' 단위와 M' 단위)와의 조합, (T' 단위와 M' 단위)와 (D' 단위와 M' 단위)와의 조합, (Q' 단위와 T' 단위와 M' 단위)와 (T' 단위와 M' 단위)와의 조합이 바람직하지만, 이들로 한정되지 않는다.
폴리오르가노실록산 (a2')는, Q" 단위, M" 단위, D" 단위 및 T" 단위로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 동시에, M" 단위, D" 단위 및 T" 단위로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 것이다. 폴리오르가노실록산 (a2')로는, 이와 같은 조건을 만족시키는 폴리오르가노실록산을 2종 이상 조합하여 이용해도 된다.
Q" 단위, M" 단위, D" 단위 및 T" 단위로 이루어지는 군으로부터 선택되는 2종 이상의 바람직한 조합으로는, (M" 단위와 D" 단위), (Q" 단위와 M" 단위), (Q" 단위와 T" 단위와 M" 단위)를 들 수 있지만, 이들로 한정되지 않는다.
폴리오르가노실록산 (a1')는, 그 규소 원자에 알킬기 및/또는 알케닐기가 결합된 실록산 단위로 구성되는 것인데, R1'∼R6'로 표시되는 전체 치환기 중에 있어서의 알케닐기의 비율은, 바람직하게는 0.1∼50.0 몰％, 보다 바람직하게는 0.5∼30.0 몰％이고, 나머지의 R1'∼R6'는 알킬기로 할 수 있다.
폴리오르가노실록산 (a2')는, 그 규소 원자에 알킬기 및/또는 수소 원자가 결합된 실록산 단위로 구성되는 것인데, R1"∼R6"로 표시되는 모든 치환기 및 치환 원자 중에 있어서의 수소 원자의 비율은, 바람직하게는 0.1∼50.0 몰％, 보다 바람직하게는 10.0∼40.0 몰％이고, 나머지의 R1"∼R6"는 알킬기로 할 수 있다.
성분 (A)가 (a1)과 (a2)를 포함하는 경우, 본 발명의 바람직한 양태에 있어서는, 폴리오르가노실록산 (a1)에 포함되는 알케닐기와 폴리오르가노실록산 (a2)에 포함되는 Si-H 결합을 구성하는 수소 원자와의 몰비는, 1.0:0.5∼1.0:0.66의 범위이다.
폴리오르가노실록산 (a1), 폴리오르가노실록산 (a2) 등의 폴리실록산의 중량 평균 분자량은, 특별히 한정되지 않지만, 각각, 통상 500∼1,000,000이고, 본 발명의 효과를 재현성 좋게 실현하는 관점에서, 바람직하게는 5,000∼50,000이다.
또한, 본 발명에 있어서, 폴리오르가노실록산의 중량 평균 분자량 및 수 평균 분자량 그리고 분산도는, 예를 들면, GPC 장치(도소(주) 제조 EcoSEC, HLC-8320GPC) 및 GPC 컬럼(도소(주) 제조 TSKgel SuperMultiporeHZ-N, TSKgel SuperMultiporeHZ-H)을 이용하고, 컬럼 온도를 40℃로 하며, 용리액(용출 용매)으로서 테트라히드로푸란을 이용하고, 유량(유속)을 0.35mL/분으로 하며, 표준 시료로서 폴리스티렌(쇼와 덴코(주) 제조, Shodex)을 이용하여, 측정할 수 있다.
폴리오르가노실록산 (a1) 및 폴리오르가노실록산 (a2)의 점도는, 특별히 한정되지 않지만, 각각, 통상 10∼1000000(mPa·s)이고, 본 발명의 효과를 재현성 좋게 실현하는 관점에서, 바람직하게는 50∼20000(mPa·s)이다. 또한, 폴리오르가노실록산 (a1) 및 폴리오르가노실록산 (a2)의 점도는, 25℃에 있어서 E형 회전 점도계로 측정한 값이다.
폴리오르가노실록산 (a1)과 폴리오르가노실록산 (a2)는, 히드로실릴화 반응에 의해, 서로 반응하여 막이 된다. 따라서, 그 경화의 메커니즘은, 예를 들면 실라놀기를 매개로 한 그것과는 다르고, 그러므로, 어느 실록산도, 실라놀기나, 알킬 옥시기와 같은 가수분해에 의해 실라놀기를 형성하는 관능기를 포함할 필요는 없다.
본 발명의 바람직한 양태에 있어서는, 접착제 조성물은, 폴리오르가노실록산 성분 (A')와 함께, 백금족 금속계 촉매 (A2)를 포함한다.
이와 같은 백금계의 금속 촉매는, 폴리오르가노실록산 (a1)의 알케닐기와 폴리오르가노실록산 (a2)의 Si-H기와의 히드로실릴화 반응을 촉진하기 위한 촉매이다.
백금계의 금속 촉매의 구체예로는, 백금흑, 염화제2백금, 염화백금산, 염화백금산과 1가 알코올과의 반응물, 염화백금산과 올레핀류와의 착체, 백금 비스아세토아세테이트 등의 백금계 촉매를 들 수 있지만, 이들로 한정되지 않는다.
백금과 올레핀류와의 착체로는, 예를 들면 디비닐테트라메틸디실록산과 백금과의 착체를 들 수 있지만, 이것으로 한정되지 않는다.
백금족 금속계 촉매 (A2)의 양은, 특별히 한정되지 않지만, 통상, 폴리오르가노실록산 (a1) 및 폴리오르가노실록산 (a2)의 합계량에 대해, 1.0∼50.0ppm의 범위이다.
폴리오르가노실록산 성분 (A')는, 히드로실릴화 반응의 진행을 억제하는 목적으로, 중합 억제제 (A3)를 포함해도 된다.
중합 억제제는, 히드로실릴화 반응의 진행을 억제할 수 있는 한 특별히 한정되는 것이 아니며, 그 구체예로는, 1-에티닐-1-시클로헥사놀, 1,1-디페닐-2-프로핀-1-올 등의 알키닐 알코올 등을 들 수 있다.
중합 억제제의 양은, 특별히 한정되지 않지만, 폴리오르가노실록산 (a1) 및 폴리오르가노실록산 (a2)의 합계량에 대해, 통상, 그 효과를 얻는 관점에서 1000.0ppm 이상이고, 히드로실릴화 반응의 과도한 억제를 방지하는 관점에서 10000.0ppm 이하이다.
본 발명에서 이용하는 보호용 접착제 조성물은, 점도의 조정 등을 목적으로, 용매를 포함하고 있어도 되며, 그 구체예로는, 지방족 탄화수소, 방향족 탄화수소, 케톤 등을 들 수 있지만, 이들로 한정되지 않는다.
보다 구체적으로는, 용매로는, 헥산, 헵탄, 옥탄, 노난, 데칸, 운데칸, 도데칸, 이소도데칸, 멘탄, 리모넨, 톨루엔, 크실렌, 메시틸렌, 쿠멘, MIBK(메틸 이소부틸 케톤), 초산(酢酸) 부틸, 디이소부틸 케톤, 2-옥타논, 2-노나논, 5-노나논 등을 들 수 있지만, 이들로 한정되지 않는다. 이와 같은 용매는, 1종 단독으로 또는 2종 이상 조합하여 이용할 수 있다.
본 발명에서 이용하는 보호용 접착제 조성물이 용매를 포함하는 경우, 그 함유량은, 원하는 조성물의 점도, 채용하는 도포 방법, 제작하는 막의 두께 등을 감안하여 적절히 결정되는 것이기는 하지만, 보호용 접착제 조성물 전체에 대해, 10∼90 질량％ 정도의 범위이다.
본 발명에서 이용하는 보호용 접착제 조성물의 점도는, 특별히 한정되지 않지만, 25℃에서, 통상 500∼20,000mPa·s이며, 바람직하게는 1,000∼6,000mPa·s이다. 본 발명에서 이용하는 보호용 접착제 조성물의 점도는, 이용하는 도포 방법, 원하는 막 두께 등의 각종 요소를 고려하여, 이용하는 용매의 종류나 그들의 비율, 막 구성 성분 농도 등을 변경함으로써 조정 가능하다.
본 발명에 있어서, 막 구성 성분이란, 조성물에 포함되는 용매 이외의 성분을 의미한다.
본 발명에서 이용하는 보호용 접착제 조성물의 일례는, 성분 (A)와, 이용하는 경우에는 용매를 혼합함으로써 제조할 수 있다.
또한, 보호용 접착제 조성물을 조제할 때, 성분이 분해되거나 변질되거나 하지 않는 범위에서, 적절히 가열해도 된다.
본 발명에 있어서는, 이물을 제거하는 목적으로, 보호용 접착제 조성물을 제조하는 도중에 또는 모든 성분을 혼합한 후에, 이용하는 용매나 용액 등을 필터 등을 이용하여 여과해도 된다.
본 발명의 적층체가 구비하는 보호용 접착층의 두께는, 특별히 한정되는 것은 아니지만, 양호한 범프 변형 억제 효과를 재현성 좋게 얻기 위한 관점에서, 바람직하게는 10∼100㎛이고, 보다 바람직하게는 20∼50㎛이다.
＜박리용 접착층＞
박리용 접착층은, 지지 기판과 보호용 접착층 사이에 개재한다.
박리용 접착층은, 양호한 범프 변형 억제 효과를 재현성 좋게 얻기 위한 관점에서, 바람직하게는 지지 기판 및 보호용 접착층에 접한다.
박리용 접착층은, 박리용 접착제 조성물로 형성되고, 해당 박리용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)와, 경화 반응을 일으키지 않는 박리제 성분 (B)를 포함한다.
＜＜박리용 접착제 조성물＞＞
박리용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)를 포함한다.
바람직한 양태에 있어서는, 본 발명에서 이용하는 박리용 접착제 조성물은, 폴리오르가노실록산을 함유한다.
다른 바람직한 양태에 있어서는, 본 발명에서 이용하는 박리용 접착제 조성물은, 접착제 성분이 되는 경화되는 성분 (A)와, 경화 반응을 일으키지 않는 박리제 성분 (B)를 함유한다. 경화 반응을 일으키지 않는 박리제 성분 (B)로는, 예를 들면, 폴리오르가노실록산을 들 수 있다. 또한, 본 발명에 있어서 「경화 반응을 일으키지 않는다」란, 모든 경화 반응을 일으키지 않는 것을 의미하는 것이 아니라, 경화되는 성분 (A)에 발생하는 경화 반응을 일으키지 않는 것을 의미한다.
다른 바람직한 양태에 있어서는, 성분 (A)는, 히드로실릴화 반응에 의해 경화되는 성분이어도 되고, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A')여도 된다.
성분 (A)나 폴리오르가노실록산 성분 (A')의 설명으로는, 전술의 ＜보호용 접착층＞의 ＜＜보호용 접착제 조성물＞＞의 개소에서 기재한 바와 같다.
보호용 접착제 조성물이 함유하는 성분 (A)나 폴리오르가노실록산 성분 (A')와, 박리용 접착제 조성물이 함유하는 성분 (A)나 폴리오르가노실록산 성분 (A')는, 같은 종류의 성분이어도, 다른 종류의 성분이어도 상관없다.
박리용 접착제 조성물은, 경화 반응을 일으키지 않는 박리제 성분 (B)를 함유하지만, 조성물 전체로는 히드로실릴화에 의한 가교 반응을 일으켜, 경화된다.
박리용 접착제 조성물 중의 경화되는 성분 (A)에는, 방향환을 포함하는 성분이 함유되어 있지 않은 것이 바람직하다.
본 발명에서 이용하는 박리용 접착제 조성물의 일례는, 경화되는 성분 (A)와 함께 경화 반응을 일으키지 않는 박리제 성분 (B)를 함유한다. 이와 같은 박리제 성분 (B)를 박리용 접착제 조성물에 포함시킴으로써, 박리용 접착층과 인접하는 층 또는 기판을 용이하게 박리할 수 있다.
이와 같은 박리제 성분 (B)로서, 전형적으로는, 폴리오르가노실록산을 들 수 있다. 어느 바람직한 양태에 있어서는, 그 구체예로는, 에폭시기 함유 폴리오르가노실록산, 메틸기 함유 폴리오르가노실록산, 페닐기 함유 폴리오르가노실록산 등을 들 수 있지만, 이들로 한정되지 않는다.
또, 그 외의 바람직한 양태에 있어서는, 박리제 성분 (B)로는, 폴리디메틸실록산을 들 수 있고, 당해 폴리디메틸실록산은 변성되어 있어도 된다. 변성되어 있어도 되는 폴리디메틸실록산으로는, 예를 들면, 에폭시기 함유 폴리디메틸실록산, 무변성의 폴리디메틸실록산, 페닐기 함유 폴리디메틸실록산 등을 들 수 있지만, 이들로 한정되지 않는다.
박리제 성분 (B)인 폴리오르가노실록산의 바람직한 예로는, 에폭시기 함유 폴리오르가노실록산, 메틸기 함유 폴리오르가노실록산, 페닐기 함유 폴리오르가노실록산 등을 들 수 있지만, 이들로 한정되지 않는다.
박리제 성분 (B)인 폴리오르가노실록산의 중량 평균 분자량은, 특별히 한정되지 않기는 하지만, 통상 100,000∼2,000,000이며, 본 발명의 효과를 재현성 좋게 실현하는 관점에서, 바람직하게는 200,000∼1,200,000, 보다 바람직하게는 300,000∼900,000이다. 또, 그 분산도는, 특별히 한정되지 않기는 하지만, 통상 1.0∼10.0이며, 적합한 박리를 재현성 좋게 실현하는 관점 등에서, 바람직하게는 1.5∼5.0, 보다 바람직하게는 2.0∼3.0이다. 또한, 중량 평균 분자량 및 분산도는, 폴리실록산에 관한 전술의 방법으로 측정할 수 있다.
박리제 성분 (B)인 폴리오르가노실록산의 복소 점도는, 25℃에서 레오미터(예를 들면, 안톤파(주) 제조 레오미터 MCR-302)를 이용하여 측정할 수 있다.
에폭시기 함유 폴리오르가노실록산으로는, 예를 들면, R11R12SiO2/2로 표시되는 실록산 단위(D10 단위)를 포함하는 것을 들 수 있다.
R11은, 규소 원자에 결합하는 기이고, 알킬기를 나타내며, R12는, 규소 원자에 결합하는 기이고, 에폭시기 또는 에폭시기를 포함하는 유기기를 나타내며, 알킬기의 구체예로는, 전술의 예시를 들 수 있다.
에폭시기를 포함하는 유기기에 있어서의 에폭시기는, 그 외의 환과 축합하지 않고, 독립된 에폭시기여도 되며, 1,2-에폭시시클로헥실기와 같이, 그 외의 환과 축합환을 형성하고 있는 에폭시기여도 된다.
에폭시기를 포함하는 유기기의 구체예로는, 3-글리시독시프로필, 2-(3,4-에폭시시클로헥실)에틸을 들 수 있지만, 이들로 한정되지 않는다.
본 발명에 있어서, 에폭시기 함유 폴리오르가노실록산의 바람직한 일례로는, 에폭시기 함유 폴리디메틸실록산을 들 수 있지만, 이것으로 한정되지 않는다.
에폭시기 함유 폴리오르가노실록산은, 전술의 실록산 단위(D10 단위)를 포함하는 것이지만, D10 단위 이외에, Q 단위, M 단위 및/또는 T 단위를 포함해도 된다.
본 발명의 바람직한 양태에 있어서는, 에폭시기 함유 폴리오르가노실록산의 구체예로는, D10 단위만으로 이루어지는 폴리오르가노실록산, D10 단위와 Q 단위를 포함하는 폴리오르가노실록산, D10 단위와 M 단위를 포함하는 폴리오르가노실록산, D10 단위와 T 단위를 포함하는 폴리오르가노실록산, D10 단위와 Q 단위와 M 단위를 포함하는 폴리오르가노실록산, D10 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산, D10 단위와 Q 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산 등을 들 수 있다.
에폭시기 함유 폴리오르가노실록산은, 에폭시가(epoxy value)가 0.1∼5인 에폭시기 함유 폴리디메틸실록산이 바람직하다. 또, 그 중량 평균 분자량은, 특별히 한정되지 않기는 하지만, 통상 1,500∼500,000이고, 접착제 중에서의 석출 억제의 관점에서, 바람직하게는 100,000 이하이다.
에폭시기 함유 폴리오르가노실록산의 구체예로는, 식 (E1)∼(E3)으로 표시되는 것을 들 수 있지만, 이들로 한정되지 않는다.
[화학식 1]
(m1 및 n1은, 각 반복 단위의 수를 나타내고, 양(正)의 정수이다.)
[화학식 2]
(m2 및 n2는, 각 반복 단위의 수를 나타내고, 양의 정수이며, R은, 탄소수 1∼10의 알킬렌기이다.)
[화학식 3]
(m3, n3 및 o3은, 각 반복 단위의 수를 나타내고, 양의 정수이며, R은, 탄소수 1∼10의 알킬렌기이다.)
메틸기 함유 폴리오르가노실록산으로는, 예를 들면, R210R220SiO2/2로 표시되는 실록산 단위(D200 단위)를 포함한 것, 바람직하게는 R21R21SiO2/2로 표시되는 실록산 단위(D20 단위)를 포함하는 것을 들 수 있다.
R210 및 R220은, 규소 원자에 결합하는 기이고, 각각 독립하여, 알킬기를 나타내지만, 적어도 한쪽은 메틸기이며, 알킬기의 구체예로는, 전술의 예시를 들 수 있다.
R21은, 규소 원자에 결합하는 기이고, 알킬기를 나타내며, 알킬기의 구체예로는, 전술의 예시를 들 수 있다. 그중에서도, R21로는, 메틸기가 바람직하다.
본 발명에 있어서, 메틸기 함유 폴리오르가노실록산의 바람직한 일례로는, 폴리디메틸실록산을 들 수 있지만, 이것으로 한정되지 않는다.
메틸기 함유 폴리오르가노실록산은, 전술의 실록산 단위(D200 단위 또는 D20 단위)를 포함하는 것이지만, D200 단위 및 D20 단위 이외에, Q 단위, M 단위 및/또는 T 단위를 포함해도 된다.
본 발명의 어느 양태에 있어서는, 메틸기 함유 폴리오르가노실록산의 구체예로는, D200 단위만으로 이루어지는 폴리오르가노실록산, D200 단위와 Q 단위를 포함하는 폴리오르가노실록산, D200 단위와 M 단위를 포함하는 폴리오르가노실록산, D200 단위와 T 단위를 포함하는 폴리오르가노실록산, D200 단위와 Q 단위와 M 단위를 포함하는 폴리오르가노실록산, D200 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산, D200 단위와 Q 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산을 들 수 있다.
본 발명의 바람직한 양태에 있어서는, 메틸기 함유 폴리오르가노실록산의 구체예로는, D20 단위만으로 이루어지는 폴리오르가노실록산, D20 단위와 Q 단위를 포함하는 폴리오르가노실록산, D20 단위와 M 단위를 포함하는 폴리오르가노실록산, D20 단위와 T 단위를 포함하는 폴리오르가노실록산, D20 단위와 Q 단위와 M 단위를 포함하는 폴리오르가노실록산, D20 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산, D20 단위와 Q 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산을 들 수 있다.
메틸기 함유 폴리오르가노실록산의 구체예로는, 식 (M1)로 표시되는 것을 들 수 있지만, 이것으로 한정되지 않는다.
[화학식 4]
(n4는, 반복 단위의 수를 나타내고, 양의 정수이다.)
페닐기 함유 폴리오르가노실록산으로는, 예를 들면, R31R32SiO2/2로 표시되는 실록산 단위(D30 단위)를 포함하는 것을 들 수 있다.
R31은, 규소 원자에 결합하는 기이고, 페닐기 또는 알킬기를 나타내며, R32는, 규소 원자에 결합하는 기이고, 페닐기를 나타내며, 알킬기의 구체예로는, 전술의 예시를 들 수 있지만, 메틸기가 바람직하다.
페닐기 함유 폴리오르가노실록산은, 전술의 실록산 단위(D30 단위)를 포함하는 것이지만, D30 단위 이외에, Q 단위, M 단위 및/또는 T 단위를 포함해도 된다.
본 발명의 바람직한 양태에 있어서는, 페닐기 함유 폴리오르가노실록산의 구체예로는, D30 단위만으로 이루어지는 폴리오르가노실록산, D30 단위와 Q 단위를 포함하는 폴리오르가노실록산, D30 단위와 M 단위를 포함하는 폴리오르가노실록산, D30 단위와 T 단위를 포함하는 폴리오르가노실록산, D30 단위와 Q 단위와 M 단위를 포함하는 폴리오르가노실록산, D30 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산, D30 단위와 Q 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산을 들 수 있다.
메틸기 함유 폴리오르가노실록산의 구체예로는, 식 (P1) 또는 (P2)로 표시되는 것을 들 수 있지만, 이들로 한정되지 않는다.
[화학식 5]
(m5 및 n5는, 각 반복 단위의 수를 나타내고, 양의 정수이다.)
[화학식 6]
(m6 및 n6은, 각 반복 단위의 수를 나타내고, 양의 정수이다.)
박리제 성분 (B)인 폴리오르가노실록산은, 시판품이어도 되고, 합성한 것이어도 된다.
폴리오르가노실록산의 시판품으로는, 예를 들면, 바커 케미사 제조의 제품인 WACKERSILICONE FLUID AK 시리즈(AK 50, AK 350, AK 1000, AK 10000, AK 1000000)나 GENIOPLAST GUM, 신에쓰 가가쿠 고교(주) 제조 디메틸 실리콘 오일(KF-96L, KF-96A, KF-96, KF-96H, KF-69, KF-965, KF-968), 환상 디메틸 실리콘 오일(KF-995); 겔레스트사 제조 에폭시기 함유 폴리오르가노실록산(상품명 CMS-227, ECMS-327), 신에쓰 가가쿠 고교(주) 제조 에폭시기 함유 폴리오르가노실록산(KF-101, KF-1001, KF-1005, X-22-343), 다우코닝사 제조 에폭시기 함유 폴리오르가노실록산(BY16-839); 겔레스트사 제조 페닐기 함유 폴리오르가노실록산(PMM-1043, PMM-1025, PDM-0421, PDM-0821), 신에쓰 가가쿠 고교(주) 제조 페닐기 함유 폴리오르가노실록산(KF50-3000CS), MOMENTⅣE사 제조 페닐기 함유 폴리오르가노실록산(TSF431, TSF433) 등을 들 수 있지만, 이들로 한정되지 않는다.
본 발명에서 이용하는 박리용 접착제 조성물은, 경화되는 성분 (A)와 함께, 경화 반응을 일으키지 않는 박리제 성분 (B)를 포함하고, 보다 바람직한 양태에 있어서는, 박리제 성분 (B)로서, 폴리오르가노실록산이 포함된다.
본 발명에서 이용하는 박리용 접착제 조성물의 일례는, 성분 (A)와 박리제 성분 (B)를, 임의의 비율로 포함할 수 있지만, 접착성과 박리성의 밸런스를 고려하면, 성분 (A)와 박리제 성분 (B)의 비율은, 질량비〔(A):(B)〕로, 바람직하게는 99.995:0.005∼30:70, 보다 바람직하게는 99.9:0.1∼75:25이다.
즉, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A')가 포함되는 경우, 성분 (A')와 박리제 성분 (B)의 비율은, 질량비〔(A'):(B)〕로, 바람직하게는 99.995:0.005∼30:70, 보다 바람직하게는 99.9:0.1∼75:25이다.
본 발명에서 이용하는 박리용 접착제 조성물은, 점도의 조정 등을 목적으로, 용매를 포함하고 있어도 되고, 그 구체예로는, 지방족 탄화수소, 방향족 탄화수소, 케톤 등을 들 수 있지만, 이들로 한정되지 않는다.
보다 구체적으로는, 용매로는, 헥산, 헵탄, 옥탄, 노난, 데칸, 운데칸, 도데칸, 이소도데칸, 멘탄, 리모넨, 톨루엔, 크실렌, 메시틸렌, 쿠멘, MIBK(메틸 이소부틸 케톤), 초산 부틸, 디이소부틸 케톤, 2-옥타논, 2-노나논, 5-노나논 등을 들 수 있지만, 이들로 한정되지 않는다. 이와 같은 용매는, 1종 단독으로 또는 2종 이상 조합하여 이용할 수 있다.
본 발명에서 이용하는 박리용 접착제 조성물이 용매를 포함하는 경우, 그 함유량은, 원하는 조성물의 점도, 채용하는 도포 방법, 제작하는 막의 두께 등을 감안하여 적절히 결정되는 것이기는 하지만, 박리용 접착제 조성물 전체에 대해, 10∼90 질량％ 정도의 범위이다.
본 발명에서 이용하는 박리용 접착제 조성물의 점도는, 특별히 한정되지 않지만, 25℃에서, 통상 500∼20,000mPa·s이며, 바람직하게는 1,000∼5,000mPa·s이다. 본 발명에서 이용하는 박리용 접착제 조성물의 점도는, 이용하는 도포 방법, 원하는 막 두께 등의 각종 요소를 고려하여, 이용하는 용매의 종류나 그들의 비율, 막 구성 성분 농도 등을 변경함으로써 조정 가능하다.
본 발명에서 이용하는 박리용 접착제 조성물의 일례는, 성분 (A)와, 박리제 성분 (B)와, 이용하는 경우에는 용매를 혼합함으로써 제조할 수 있다.
그 혼합 순서는 특별히 한정되는 것은 아니지만, 용이하게 또한 재현성 좋게 박리용 접착제 조성물을 제조할 수 있는 방법의 일례로는, 예를 들면, 성분 (A)와 박리제 성분 (B)를 용매에 용해시키는 방법이나, 성분 (A)와 박리제 성분 (B)의 일부를 용매에 용해시키고, 나머지를 용매에 용해시켜, 얻어진 용액을 혼합하는 방법을 들 수 있지만, 이들로 한정되지 않는다. 또한, 박리용 접착제 조성물을 조제할 때, 성분이 분해되거나 변질되거나 하지 않는 범위에서, 적절히 가열해도 된다.
본 발명에 있어서는, 이물을 제거하는 목적으로, 박리용 접착제 조성물을 제조하는 도중에 또는 모든 성분을 혼합한 후에, 이용하는 용매나 용액 등을 필터 등을 이용하여 여과해도 된다.
본 발명의 적층체가 구비하는 박리용 접착층의 두께는, 특별히 한정되는 것은 아니지만, 양호한 박리 효과를 재현성 좋게 얻기 위한 관점에서, 바람직하게는 10∼100㎛이고, 보다 바람직하게는 20∼50㎛이다.
이하에 도면을 이용하여 적층체의 일례를 설명한다.
도 1은 적층체의 일례의 개략 단면도이다.
도 1의 적층체는, 범프(1a)를 갖는 반도체 기판(1)과, 보호용 접착층(2)과, 박리용 접착층(3)과, 지지 기판(4)을 이 순서로 갖는다.
반도체 기판(1)이 갖는 범프(1a)는, 지지 기판(4)측에 배치되어 있다.
보호용 접착층(2)은, 반도체 기판(1)과 지지 기판(4) 사이에 개재한다. 보호용 접착층(2)은, 반도체 기판(1)에 접한다. 그리고, 보호용 접착층(2)은, 범프(1a)를 덮고 있다.
박리용 접착층(3)은, 보호용 접착층(2)과 지지 기판(4) 사이에 개재한다. 박리용 접착층(3)은, 보호용 접착층(2) 및 지지 기판(4)에 접하고 있다.
본 발명의 적층체는, 예를 들면, 이하의 본 발명의 적층체의 제조 방법에 의해 적합하게 제조된다.
(적층체의 제조 방법)
본 발명의 적층체의 제조 방법은, 보호용 접착제 도포층 형성 공정과, 보호용 접착층 형성 공정과, 박리용 접착제 도포층 형성 공정과, 박리용 접착층 형성 공정을 포함하고, 또한 필요에 따라, 첩합(貼合) 공정 등의 그 외의 공정을 포함한다.
＜보호용 접착제 도포층 형성 공정＞
보호용 접착제 도포층 형성 공정은, 통상, 반도체 기판의 범프가 존재하는 면 상에, 보호용 접착제 조성물을 도포함으로써, 보호용 접착제 도포층을 형성하는 공정이다. 보호용 접착제 조성물을 범프 부착 반도체 기판에 도포함으로써, 보호용 접착제 도포층과 기판 사이에 틈이 발생하는 일 없이, 범프에 기인하는 요철을 추종하도록 보호용 접착제 도포층을 형성하는 것이 가능해지며, 그 결과, 형성되는 보호용 접착층의 두께가 범프 높이보다도 얇은 경우라도 범프 상부가 보호용 접착층으로부터 비어져 나와 버리는 등의 사태를 일으키는 일 없이, 양호한 범프 보호를 실현할 수 있는 보호용 접착층을 적합하게 형성할 수 있다. 또한, 이 점은, 본 발명에 관한 적층체에 있어서, 보호용 접착층이, 반도체 기판의 범프 높이보다도 두꺼운 것을 금지하는 것은 아니며, 그와 같은 경우라도, 양호한 범프 보호를 실현할 수 있는 보호용 접착층을 적합하게 형성할 수 있다.
이와 같이 하여, 보호용 접착제 도포층이, 범프 부착 반도체 기판 상에 형성된다.
도포 방법은, 특별히 한정되는 것은 아니지만, 통상, 스핀 코트법이다. 또한, 별도 스핀 코트법 등으로 도포막을 형성하고, 시트상의 도포막을, 보호용 접착제 도포층으로서 첩부(貼付)하는 방법을 채용할 수 있다.
보호용 접착제 도포층의 두께는, 적층체 중의 보호용 접착층의 원하는 두께, 범프 높이 등을 고려하여, 적절히 결정된다.
보호용 접착제 조성물이 용매를 포함하는 등의 이유에 의해, 도포한 보호용 접착제 조성물의 도막을 건조시킬 목적으로, 도포한 보호용 접착제 조성물을 가열해도 된다.
도포한 보호용 접착제 조성물의 가열 온도는, 보호용 접착제 조성물이 포함하는 접착제 성분의 종류나 양, 용매가 포함되는지 여부, 이용하는 용매의 비점, 원하는 보호용 접착층의 두께 등에 따라 다르기 때문에 일률적으로 규정할 수 없지만, 통상 80∼150℃, 그 가열 시간은, 통상 30초∼5분이다.
가열은, 핫플레이트, 오븐 등을 이용하여 행할 수 있다.
＜보호용 접착층 형성 공정＞
보호용 접착층 형성 공정에서는, 보호용 접착제 도포층을 가열하여, 보호용 접착층을 형성한다.
가열의 온도 및 시간으로는, 보호용 접착제 도포층이 보호용 접착층으로 전화(轉化)되는 온도 및 시간이면, 특별히 한정되지 않는다.
가열의 온도로는, 충분한 경화 속도를 실현하는 관점 등에서, 바람직하게는 120℃ 이상, 보다 바람직하게는 150℃ 이상이고, 적층체를 구성하는 각 층(지지 기판 및 반도체 기판을 포함한다)의 변질을 방지하는 관점 등에서, 바람직하게는 250℃ 이하이다. 더욱 바람직하게는, 180∼200℃이다.
가열의 시간으로는, 적층체를 구성하는 각 층(지지 기판 및 반도체 기판을 포함한다)의 적합한 접합을 실현하는 관점에서, 바람직하게는 1분 이상이고, 보다 바람직하게는 5분 이상이며, 과도한 가열에 의한 각 층에의 악영향 등을 억제 또는 회피하는 관점에서, 바람직하게는 180분 이하이고, 보다 바람직하게는 120분 이하이다. 더욱 바람직하게는, 기판 처리 효율의 관점에서 1∼20분이다.
가열은, 핫플레이트, 오븐 등을 이용하여 행할 수 있다.
＜박리용 접착제 도포층 형성 공정＞
박리용 접착제 도포층 형성 공정은, 예를 들면, 지지 기판 상에 박리용 접착제 조성물을 도포하거나, 또는 보호용 접착층 상에 박리용 접착제 조성물을 도포함으로써, 박리용 접착제 도포층을 형성하는 공정이다.
박리용 접착제 도포층 형성 공정으로는, 박리용 접착제 도포층이 형성되는 공정이면 특별히 제한되지 않고, 예를 들면, 보호용 접착층 상 또는 지지 기판 상에, 박리용 접착제 조성물을 도포한 후에, 가열(전(前)가열 처리)하여, 미(未)경화 또는 미완전 경화의 박리용 접착층인 박리용 접착제 도포층이 형성되는 방법을 포함하는 공정을 들 수 있다. 이와 같이 하여, 박리용 접착제 도포층이, 반도체 기판 상의 보호용 접착층 상에, 또는 지지 기판 상에, 형성된다.
도포 방법은, 특별히 한정되는 것은 아니지만, 통상, 스핀 코트법이다. 또한, 별도 스핀 코트법 등으로 도포막을 형성하고, 시트상의 도포막을, 박리용 접착제 도포층으로서 첩부하는 방법을 채용할 수 있다.
박리용 접착제 도포층의 두께는, 적층체 중의 박리용 접착층의 원하는 두께 등을 고려하여, 적절히 결정된다.
박리용 접착제 조성물이 용매를 포함하는 등의 이유에 의해, 도포한 박리용 접착제 조성물의 도막을 건조시킬 목적으로, 도포한 박리용 접착제 조성물을 가열해도 된다.
도포한 박리용 접착제 조성물의 가열 온도는, 박리용 접착제 조성물이 포함하는 접착제 성분의 종류나 양, 용매가 포함되는지 여부, 이용하는 용매의 비점, 원하는 박리용 접착층의 두께 등에 따라 다르기 때문에 일률적으로 규정할 수 없지만, 통상 80∼150℃, 그 가열 시간은, 통상 30초∼5분이다.
가열은, 핫플레이트, 오븐 등을 이용하여 행할 수 있다.
＜박리용 접착층 형성 공정＞
박리용 접착층 형성 공정에서는, 박리용 접착제 도포층을 가열하여, 박리용 접착층을 형성하는 공정이다.
박리용 접착층 형성 공정으로는, 박리용 접착제 도포층이 가열되어, 박리용 접착층이 형성되는 공정이면, 특별히 한정되지 않는다(후(後)가열 처리). 예를 들면, 보호용 접착층 및 박리용 접착제 도포층이 형성된 반도체 기판과 지지 기판을 이용하거나, 또는 보호용 접착층이 형성된 반도체 기판과, 박리용 접착제 도포층이 형성된 지지 기판을 이용하고, 2개의 층(보호용 접착층 및 박리용 접착제 도포층)을 끼워넣도록 2개의 기판(반도체 기판 및 지지 기판)을 배치함으로써, 지지 기판과 박리용 접착제 도포층이 접하도록 하고, 또한 박리용 접착제 도포층과 보호용 접착층이 접하도록 한 후, 가열 처리를 실시하면 된다.
가열의 온도 및 시간으로는, 박리용 접착제 도포층이 박리용 접착층으로 전화되는 온도 및 시간이면, 특별히 한정되지 않는다.
가열의 온도로는, 충분한 경화 속도를 실현하는 관점 등에서, 바람직하게는 120℃ 이상, 보다 바람직하게는 150℃ 이상이고, 적층체를 구성하는 각 층(지지 기판 및 반도체 기판을 포함한다)의 변질을 방지하는 관점 등에서, 바람직하게는 250℃ 이하이다. 더욱 바람직하게는, 180∼200℃이다.
가열의 시간으로는, 적층체를 구성하는 각 층(지지 기판 및 반도체 기판을 포함한다)의 적합한 접합을 실현하는 관점에서, 바람직하게는 1분 이상이고, 보다 바람직하게는 5분 이상이며, 과도한 가열에 의한 각 층에의 악영향 등을 억제 또는 회피하는 관점에서, 바람직하게는 180분 이하이고, 보다 바람직하게는 120분 이하이다. 더욱 바람직하게는, 기판 처리 효율의 관점에서 1∼20분이다.
가열은, 핫플레이트, 오븐 등을 이용하여 행할 수 있다.
＜첩합 공정＞
박리용 접착제 도포층 형성 공정과 박리용 접착층 형성 공정 사이에는, 반도체 기판과 지지 기판과의 첩합을 충분한 것으로 하기 위해, 첩합 공정을 행하는 것이 바람직하다.
첩합 공정으로는, 기판과 층의 첩합을 할 수 있고, 또한 기판이나 층에 손상을 주지 않는 한 특별히 한정되는 것은 아니지만, 전형적으로는, 지지 기판 및 반도체 기판의 두께 방향으로 하중을 가하여 얻어지는 공정이며, 보다 바람직하게는, 감압하에서 지지 기판 및 반도체 기판의 두께 방향으로 하중을 가하여 얻어지는 공정이다.
하중은, 기판과 층의 첩합을 할 수 있고, 또한 기판이나 층에 손상을 주지 않는 한 특별히 한정되는 것은 아니지만, 예를 들면, 10∼1,000N이다.
감압도는, 기판과 층의 첩합을 할 수 있고, 또한 기판이나 층에 손상을 주지 않는 한 특별히 한정되는 것은 아니지만, 예를 들면, 10∼10,000Pa이다.
(반도체 기판의 제조 방법)
본 발명의 적층체는, 반도체 기판을 가공하기 위해 가접착하기 위해 사용되고, 적층체에 있어서의 반도체 기판의 가공 후에 지지 기판과 반도체 기판이 떼어지는 용도로 사용된다.
본 발명의 반도체 기판의 제조 방법은, 반도체 기판이 가공되는 가공 공정과, 지지 기판과 가공된 반도체 기판이 떼어지는 박리 공정을 적어도 포함하고, 또한 필요에 따라, 제거 공정 등의 그 외의 공정을 포함한다.
＜가공 공정＞
가공 공정으로는, 본 발명의 적층체에 있어서의 반도체 기판이 가공되는 공정이면, 특별히 한정되지 않지만, 예를 들면, 연마 처리, 관통 전극 형성 처리 등을 포함한다.
예를 들면, 각종 가공 공정에 있어서, 고온 고압하에서 가공 처리되는 경우가 있지만, 본 발명의 적층체는, 고온(예를 들면 250∼350℃)이나 고압하에서 처리되어도, 반도체 기판의 범프 변형을 유효하게 방지할 수 있다.
＜＜연마 처리＞＞
연마 처리로는, 예를 들면, 반도체 기판의 범프가 존재하는 면과 반대측의 면을 연마하여, 반도체 기판을 얇게 하는 처리이면, 특별히 한정되지 않지만, 예를 들면, 연마제나 숫돌(砥石)을 이용한 물리적 연마 등을 들 수 있다.
연마 처리는, 반도체 기판의 연마에 사용되고 있는 일반적인 연마 장치를 이용하여 행할 수 있다.
연마 처리에 의해, 반도체 기판의 두께가 줄어들어, 원하는 두께로 박화한 반도체 기판이 얻어진다. 박화한 반도체 기판의 두께로는, 특별히 한정되지 않지만, 예를 들면, 10∼300㎛여도 좋고, 30∼100㎛여도 좋다.
＜＜관통 전극 형성 공정＞＞
연마된 반도체 기판에는, 복수의 박화된 반도체 기판을 적층했을 때에 박화된 반도체 기판 사이의 도통을 실현하기 위한 관통 전극이 형성되는 경우가 있다.
그 때문에, 반도체 기판의 제조 방법은, 연마 처리 후이고 박리 공정 전에, 연마된 반도체 기판에 관통 전극이 형성되는 관통 전극 형성 처리를 포함하고 있어도 된다.
반도체 기판에 관통 전극을 형성하는 방법으로는, 특별히 한정되지 않지만, 예를 들면, 관통공을 형성하고, 형성된 관통공에 도전성 재료를 충전하는 것 등을 들 수 있다.
관통공의 형성은, 예를 들면, 포토리소그래피에 의해 행하여진다.
관통공에의 도전성 재료의 충전은, 예를 들면, 도금 기술에 의해 행하여진다.
＜박리 공정＞
박리 공정은, 가공 공정 후에, 지지 기판과 가공된 반도체 기판이 떼어지는 공정인 한 특별히 한정되지 않는다.
예를 들면, 예부(銳部)를 갖는 기재(機材)(이른바 디본더)로 기계적으로 박리하는 방법을 들 수 있다. 구체적으로는, 예를 들면, 반도체 기판과 지지 기판의 사이에 예부를 삽입한 후, 반도체 기판과 지지 기판을 분리한다. 통상, 박리는, 박리용 접착층 내부, 박리용 접착층과 보호용 접착층과의 계면 및 박리용 접착층과 지지 기판과의 계면에 어느 쪽인가에서 발생하고, 이들 중 2개 이상이 조합되어 박리가 발생하는 경우도 자주 있다. 또한, 박리용 접착층 내부에서 박리가 발생한다란, 박리용 접착층이 개열(開裂)하는 것을 의미한다.
＜제거 공정＞
제거 공정으로는, 박리 공정 후에, 반도체 기판 상의 보호용 접착층이나 그 위의 박리용 접착층 잔사(殘渣)가 제거되는 공정이면, 특별히 한정되지 않지만, 예를 들면, 세정제 조성물을 이용하여 이들을 용해 제거하는 방법을 들 수 있다. 또, 용해 제거에 제거 테이프 등을 이용한 제거를 조합해도 된다.
세정제 조성물을 이용하는 경우, 예를 들면, 보호용 접착층 부착 반도체 기판을 세정제 조성물에 침지하거나, 세정제 조성물을 분사하거나 할 수 있다.
세정제 조성물을 이용하여 반도체 기판을 세정하는 경우, 범프가 손상되지 않도록 주의한다.
본 발명에서 이용하는 세정제 조성물의 적합한 일례로는, 제 4 급 암모늄염과, 용매를 포함하는 세정제 조성물을 들 수 있다.
제 4 급 암모늄염은, 제 4 급 암모늄 양이온과, 음이온으로 구성되는 것으로서, 이런 종류의 용도에 이용되는 것이면 특별히 한정되는 것은 아니다.
이와 같은 제 4 급 암모늄 양이온으로는, 전형적으로는, 테트라(탄화수소)암모늄 양이온을 들 수 있다. 한편, 그것과 쌍을 이루는 음이온으로는, 수산화물 이온(OH-); 불소 이온(F-), 염소 이온(Cl-), 브롬 이온(Br-), 요오드 이온(I-) 등의 할로겐 이온; 테트라플루오로붕산 이온(BF4 -); 헥사플루오로인산 이온(PF6 -) 등을 들 수 있지만, 이들로 한정되지 않는다.
본 발명에 있어서는, 제 4 급 암모늄염은, 바람직하게는 함(含)할로겐 제 4 급 암모늄염이며, 보다 바람직하게는 함불소 제 4 급 암모늄염이다.
제 4 급 암모늄염 중, 할로겐 원자는, 양이온에 포함되어 있어도, 음이온에 포함되어 있어도 되지만, 바람직하게는 음이온에 포함된다.
바람직한 일양태에 있어서는, 함불소 제 4 급 암모늄염은, 불화 테트라(탄화수소)암모늄이다.
불화 테트라(탄화수소)암모늄에 있어서의 탄화수소기의 구체예로는, 탄소수 1∼20의 알킬기, 탄소수 2∼20의 알케닐기, 탄소수 2∼20의 알키닐기, 탄소수 6∼20의 아릴기 등을 들 수 있다.
보다 바람직한 일양태에 있어서는, 불화 테트라(탄화수소)암모늄은, 불화 테트라알킬암모늄을 포함한다.
불화 테트라알킬암모늄의 구체예로는, 불화 테트라메틸암모늄, 불화 테트라에틸암모늄, 불화 테트라프로필암모늄, 불화 테트라부틸암모늄(테트라부틸암모늄플루오리드라고도 한다) 등을 들 수 있지만, 이들로 한정되지 않는다. 그중에서도, 불화 테트라부틸암모늄이 바람직하다.
적층체의 제조와 박화 웨이퍼의 제조를 일련으로 행하는 양태의 일례를, 도 2a∼도 2h를 이용하여 설명한다.
도 2a∼도 2h는, 적층체의 제조 및 박화 웨이퍼의 제조를 행하는 일양태를 설명하기 위한 도면이다.
우선, 범프(1a)를 갖는 웨이퍼(1)를 준비한다(도 2a).
다음으로, 웨이퍼(1)의 범프(1a)가 존재하는 면 상에, 도포 장치(11)를 이용한 스핀 코팅에 의해 보호용 접착제 조성물을 도포하여, 보호용 접착제 도포층(2a)을 형성한다(도 2b).
다음으로, 웨이퍼(1)의 범프(1a)가 존재하는 면과 반대측의 면에, 가열 장치(핫플레이트)(12)를 배치하고, 가열 장치(12)에 의해 보호용 접착제 도포층(2a)을 가열해 경화시켜 보호용 접착층(2)으로 전화한다(도 2c).
다음으로, 보호용 접착층(2) 상에, 도포 장치(13)를 이용한 스핀 코팅에 의해 박리용 접착제 조성물을 도포하여, 박리용 접착제 도포층(3a)을 형성한다(도 2d).
다음으로, 박리용 접착제 도포층(3a) 상에, 지지 기판(4)을 배치한다(도 2e).
다음으로, 감압하에서 웨이퍼(1)와 지지 기판(4)의 두께 방향으로 하중을 가한 후, 웨이퍼(1)의 범프(1a)가 존재하는 면과 반대측의 면에, 가열 장치(핫플레이트)(14)를 배치하고, 가열 장치(14)에 의해 박리용 접착제 도포층(3a)을 가열해 경화시켜 박리용 접착층(3)으로 전화한다(도 2f).
도 2a∼도 2f로 나타낸 공정에 의해, 적층체가 얻어진다.
다음으로, 박화 웨이퍼의 제조의 일례를 설명한다.
다음으로, 연마 장치(도시하지 않음)를 이용하여 웨이퍼(1)의 범프(1a)가 존재하는 면과 반대측의 면을 연마하여, 웨이퍼(1)를 박화한다(도 2g). 또한, 박화된 웨이퍼(1)에 대해 관통 전극의 형성 등이 실시되어도 된다.
다음으로, 박리 장치(도시하지 않음)를 이용하여, 박화한 웨이퍼(1)와 지지 기판(4)을 박리한다(도 2h).
다음으로, 세정 장치(도시하지 않음)를 이용하여, 세정제 조성물에 의해 박화한 웨이퍼(1) 상으로부터 보호용 접착층(2) 등을 용해 제거함으로써, 박화한 웨이퍼(1)를 세정한다.
이상에 의해 박화한 웨이퍼(1)가 얻어진다.
실시예
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 하기의 실시예로 한정되는 것은 아니다. 또한, 사용한 장치는 이하와 같다.
(1) 교반기 A: (주)싱키 제조 자전 공전 믹서 ARE-500
(2) 복소 점도의 측정: 안톤파(주) 제조 레오미터 MCR-302
(3) 진공 첩합 장치 X: 수스 마이크로텍(주) 제조, 수동 본더
(4) 진공 첩합 장치 Y: 수스 마이크로텍(주) 제조, 오토 본더
(5) 박리 장치 X: 수스 마이크로텍(주) 제조, 수동 디본더
실시예에서 이용한 각 성분의 구조식을 이하에 나타낸다.
[화학식 7]
[분자량의 측정]
폴리디메틸실록산의 중량 평균 분자량 및 수 평균 분자량 그리고 분산도는, GPC 장치(도소(주) 제조 EcoSEC HLC-8320GPC) 및 GPC 컬럼(도소(주) 제조 TSKgel SuperMultiporeHZ-N, TSKgel SuperMultiporeHZ-H)을 이용하고, 컬럼 온도를 40℃로 하며, 용리액(용출 용매)으로서 테트라히드로푸란을 이용하고, 유량(유속)을 0.35mL/분으로 하며, 표준 시료로서 폴리스티렌(쇼와 덴코(주) 제조, Shodex)을 이용하여, 측정했다.
[1-1] 보호용 접착제 조성물의 조제
[조제예 1]
교반기 A 600mL 교반 용기에, 전술의 성분 (a1)로서, 식 (V)로 표시되는 점도 200mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산 62.10g과 비닐기 함유의 MQ 수지로 이루어지는 베이스 폴리머(바커 케미사 제조) 82.25g, 전술의 성분 (a2)로서 점도 100mPa·s의 SiH기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 15.23g, 및 전술의 성분 (A3)으로서 1-에티닐-1-시클로헥사놀(바커 케미사 제조) 0.42g을 넣고, 교반기 A로 5분간 교반하여, 혼합물 (I)을 얻었다.
스크류관 50mL에 전술의 성분 (A2)로서 백금 촉매 (바커 케미(주) 제조) 0.24g과, 전술의 성분 (a1)로서 식 (W)로 표시되는 점도 1000mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 10.07g을 교반기 A로 5분간 교반하여, 혼합물 (Ⅱ)를 얻었다.
얻어진 혼합물 (Ⅱ) 중 7.14g을 혼합물 (I)에 첨가하고, 교반기 A로 5분간 교반하여, 혼합물 (Ⅲ)을 얻었다.
마지막으로 얻어진 혼합물 (Ⅲ)을 나일론 필터 300 메시로 여과하여, 보호용 접착제 조성물 1을 얻었다. 또한, 회전 점도계를 이용하여 측정한 보호용 접착제 조성물 1의 점도는, 9900mPa·s였다.
[1-2] 박리용 접착제 조성물의 조제
[조제예 2]
교반기 A 전용의 600mL 교반 용기에, 전술의 성분 (a1)로서 폴리실록산 골격과 비닐기를 갖는 MQ 수지(바커 케미사 제조)의 p-멘탄 용액(농도 80.6 질량％) 104.14g, 전술의 성분 (B)로서 식 (M1)로 표시되는 폴리오르가노실록산(복소 점도 800Pa·s, 중량 평균 분자량 171,899(분산도 2.18), 바커 케미사 제조) 58.11g, 용매로서 p-멘탄(닛폰 테르펜 가가쿠(주) 제조) 34.94g 및 n-데칸(산쿄 가가쿠(주) 제조) 6.20g을 첨가하고, 교반기 A로 5분간 교반하여 혼합물 (I)을 얻었다.
얻어진 혼합물 (I)에, 전술의 성분 (a2)로서 점도 100mPa·s의 SiH기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 16.79g, 및 전술의 성분 (a1)로서 식 (V)로 표시되는 점도 200mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 24.54g을 첨가하여, 혼합물 (Ⅱ)를 얻었다.
전술의 성분 (A3)으로서 1,1-디페닐-2-프로핀-1-올(도쿄 가세이 고교(주) 제조) 1.61g 및 1-에티닐-1-시클로헥사놀(바커 케미사 제조) 1.61g, 그리고 용매로서 p-멘탄(닛폰 테르펜 가가쿠(주) 제조) 3.23g을 교반기 A로 60분간 교반하여 혼합물 (Ⅲ)을 얻었다.
얻어진 혼합물 (Ⅲ) 중 1.29g을 혼합물 (Ⅱ)에 첨가하고, 교반기 A로 5분간 교반하여, 혼합물 (Ⅳ)를 얻었다.
전술의 성분 (A2)로서 백금 촉매 (바커 케미사 제조) 0.65g, 및 전술의 성분 (a1)로서 식 (W)로 표시되는 점도 1000mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 19.37g을 교반기 A로 5분간 교반하여, 혼합물 (V)를 얻었다.
얻어진 혼합물 (V) 중 4.00g을 혼합물 (Ⅳ)에 첨가하고, 교반기 A로 5분간 교반하여, 혼합물 (Ⅵ)을 얻었다.
마지막으로, 얻어진 혼합물 (Ⅵ)을 나일론 필터 300 메시로 여과하여, 박리용 접착제 조성물 1을 얻었다. 또한, 얻어진 박리용 접착제 조성물 1의 점도는, 3000mPa·s였다.
[조제예 3]
교반기 A 전용의 600mL 교반 용기에, 전술의 성분 (a1)로서 폴리실록산 골격과 비닐기를 갖는 MQ 수지(바커 케미사 제조)의 p-멘탄 용액(농도 80.6 질량％) 105.26g, 전술의 성분 (B)로서 식 (M1)로 표시되는 폴리오르가노실록산(복소 점도 6000Pa·s, 중량 평균 분자량 642,000(분산도 2.6), 바커 케미사 제조, 상품명 GENIOPLAST GUM) 35.24g, p-멘탄(닛폰 테르펜 가가쿠(주) 제조) 54.11g 및 n-데칸(산쿄 가가쿠(주) 제조) 8.35g을 첨가하고, 교반기 A에 의한 5분간의 교반을, 도중에 잠깐의 멈춤(休止)을 끼워넣어 합계 8회 반복하여, 혼합물 (I)을 얻었다.
얻어진 혼합물 (I)에, 전술의 성분 (a2)로서 점도 100mPa·s의 SiH기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 16.97g, 및 전술의 성분 (a1)로서 점도 200mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 24.80g을 첨가하여, 혼합물 (Ⅱ)를 얻었다.
전술의 성분 (A3)으로서 1,1-디페닐-2-프로핀-1-올(도쿄 가세이 고교(주) 제조) 1.63g, (A3)으로서 1-에티닐-1-시클로헥사놀(바커 케미사 제조) 1.63g, 및 p-멘탄(닛폰 테르펜 가가쿠(주) 제조) 3.26g을 교반기 A로 5분간 교반하여, 혼합물 (Ⅲ)을 얻었다.
얻어진 혼합물 (Ⅲ) 중 1.31g을 혼합물 (Ⅱ)에 첨가하고, 교반기 A로 5분간 교반하여, 혼합물 (Ⅳ)를 얻었다.
전술의 성분 (A2)로서 백금 촉매(바커 케미사 제조) 0.26g, 전술의 성분 (a1)로서 점도 1000mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 19.58g을 교반기 A로 5분간 교반하여, 혼합물 (V)를 얻었다.
얻어진 혼합물 (V) 중 3.97g을 혼합물 (Ⅳ)에 첨가하고, 교반기 A로 5분간 교반하여, 혼합물 (Ⅵ)를 얻었다.
마지막으로, 얻어진 혼합물 (Ⅵ)을 나일론 필터 300 메시로 여과하여, 박리용 접착제 조성물 2를 얻었다. 또한, 얻어진 박리용 접착제 조성물 2의 점도는, 3900mPa·s였다.
[2] 접착성 및 박리성의 평가
[실시예 1-1]
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770㎛)에, 조제예 1에서 얻어진 보호용 접착제 조성물 1을 스핀 코트로 도포하고, 200℃에서 10분간 가열함으로써, 웨이퍼의 회로면에 두께가 약 32.5㎛인 보호용 접착층을 형성했다.
계속해서, 보호용 접착층 상에, 조제예 2에서 얻어진 박리용 접착제 조성물 1을 스핀 코트로 도포하고, 120℃에서 1.5분간 가열(전가열 처리)함으로써, 보호용 접착층 상에, 적층체 중의 박리용 접착층의 두께가 약 32.5㎛가 되도록 박리용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 Y 내에서, 보호용 접착층 및 박리용 접착제 도포층을 갖는 실리콘 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 유리 웨이퍼(두께: 700㎛)를, 보호용 접착층 및 박리용 접착제 도포층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
[실시예 1-2]
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770㎛)에, 조제예 1에서 얻어진 보호용 접착제 조성물 1을 스핀 코트로 도포하고, 200℃에서 10분간 가열함으로써, 웨이퍼의 회로면에 두께가 약 32.5㎛인 보호용 접착층을 형성했다.
계속해서, 보호용 접착층 상에, 조제예 3에서 얻어진 박리용 접착제 조성물 2를 스핀 코트로 도포하고, 120℃에서 1.5분간 가열(전가열 처리)함으로써, 보호용 접착층 상에, 적층체 중의 박리용 접착층의 두께가 약 32.5㎛가 되도록 박리용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 Y 내에서, 보호용 접착층 및 박리용 접착제 도포층을 갖는 실리콘 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 유리 웨이퍼(두께: 700㎛)를, 보호용 접착층 및 박리용 접착제 도포층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
[비교예 1-1]
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770㎛)에, 조제예 1에서 얻어진 보호용 접착제 조성물 1을 스핀 코트로 도포함으로써, 웨이퍼의 회로면에, 적층체 중의 보호용 접착층의 두께가 약 65㎛가 되도록 보호용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 Y 내에서, 보호용 접착제 도포층을 갖는 실리콘 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 유리 웨이퍼(두께: 700㎛)를, 보호용 접착제 도포층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
[비교예 1-2]
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770㎛)에, 조제예 2에서 얻어진 박리용 접착제 조성물 1을 스핀 코트로 도포하고, 120℃에서 1.5분간 가열(전가열 처리)함으로써, 웨이퍼의 회로면에, 적층체 중의 박리용 접착층의 두께가 약 65㎛가 되도록 박리용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 Y 내에서, 박리용 접착제 도포층을 갖는 실리콘 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 유리 웨이퍼(두께: 700㎛)를, 박리용 접착제 도포층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
[비교예 1-3]
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770㎛)에, 조제예 3에서 얻어진 박리용 접착제 조성물 2를 스핀 코트로 도포하고, 120℃에서 1.5분간 가열(전가열 처리)함으로써, 웨이퍼의 회로면에, 적층체 중의 박리용 접착층의 두께가 약 65㎛인 박리용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 Y 내에서, 박리용 접착제 도포층을 갖는 실리콘 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 유리 웨이퍼(두께: 700㎛)를, 접착층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
실시예 1-1, 실시예 1-2, 비교예 1-1, 비교예 1-2, 및 비교예 1-3에서 얻어진 적층체를 이용하여, 각 적층체에 있어서의 접착층의 접착성 및 박리성을 평가했다.
접착성의 평가는, 보이드의 유무를 적층체의 유리 웨이퍼(지지체)측으로부터 육안으로 확인함으로써 행하고, 보이드가 확인되지 않은 경우는 양호로 하고, 보이드가 확인된 경우는 불량으로 했다. 여기에서, 보이드란, 적층체의 기판과 층의 사이, 2개의 층의 사이 또는 층 중에 기포가 있는 상태를 의미하고, 바람직하지 않은 기포가 있는 이와 같은 상태에서는, 반도체 기판의 충분한 보호를 기대할 수 없다.
박리성의 평가는, 반도체 기판과 지지 기판을 박리할 때에 필요로 하는 힘을 측정하여, 박리 장치 X로 박리를 할 수 있었던 경우는 양호로 하고, 박리를 할 수 없었던 경우는 불량으로 했다.
그 결과, 모든 적층체에 있어서, 보이드는 확인되지 않았다. 박리성에 대해, 실시예 1-1 및 실시예 1-2에 있어서는, 15N의 힘으로, 반도체 기판과 지지 기판을 양호하게 박리할 수 있었다. 또, 비교예 1-1은 박리 장치 X로는 박리할 수 없는 것을 알 수 있었다. 또한, 비교예 1-2 및 비교예 1-3은, 15N의 힘으로 박리하는 것이 가능했다.
이와 같이, 본 발명의 적층체는 박리 불가능한 보호용 접착제 조성물 1의 존재하에서도, 박리용 접착층을 가짐으로써 양호한 박리성을 발현하는 것을 알 수 있었다.
[3-1] 범프 보호 성능의 확인
[실시예 2-1]
디바이스측의 기판으로서 PI TEG 4×4cm의 칩(두께: 770㎛, 범프 직경: 0.03mm, 범프 높이: 0.04mm, 범프 피치: 0.06×0.1mm)에, 조제예 1에서 얻어진 보호용 접착제 조성물 1을 스핀 코트로 도포하고, 200℃에서 10분간 가열함으로써, 칩의 회로면에 두께가 약 32.5㎛인 보호용 접착층을 형성했다.
계속해서, 보호용 접착층 상에, 조제예 2에서 얻어진 박리용 접착제 조성물 1을 스핀 코트로 도포하고, 120℃에서 1.5분간 가열(전가열 처리)함으로써, 적층체 중의 박리용 접착층의 두께가 약 32.5㎛가 되도록 박리용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 X 내에서, 보호용 접착층 및 박리용 접착제 도포층을 갖는 칩과, 캐리어측의 웨이퍼(지지체)로서 100mm의 유리 웨이퍼(두께: 770㎛)를, 보호용 접착층 및 박리용 접착제 도포층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
[실시예 2-2]∼[실시예 2-8]
실시예 2-1에 있어서, 하기 표 1에 나타내는 바와 같이, 각 접착제 조성물의 종류와, 각 층의 막 두께를 변경한 것 이외에는, 실시예 2-1과 마찬가지의 방법에 의해, 실시예 2-2∼2-8의 적층체를 얻었다.
[비교예 2-1]
디바이스측의 기판으로서 PI TEG 4×4cm의 칩(두께: 770㎛, 범프 직경: 0.03mm, 범프 높이: 0.04mm, 범프 피치: 0.06×0.1mm)에, 조제예 2에서 얻어진 박리용 접착제 조성물 1을 스핀 코트로 도포하고, 120℃에서 1.5분간 가열(전가열 처리)함으로써, 칩 상에, 적층체 중의 박리용 접착층의 두께가 약 65㎛가 되도록 박리용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 X 내에서, 박리용 접착제 도포층을 갖는 칩과, 캐리어측의 웨이퍼(지지체)로서 100mm의 유리 웨이퍼(두께: 770㎛)를, 박리용 접착제 도포층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
[비교예 2-2]
디바이스측의 기판으로서 PI TEG 4×4cm의 칩(두께: 770㎛, 범프 직경: 0.03mm, 범프 높이: 0.04mm, 범프 피치: 0.06×0.1mm)에, 조제예 3에서 얻어진 박리용 접착제 조성물 2를 스핀 코트로 도포하고, 120℃에서 1.5분간 가열(전가열 처리)함으로써, 칩 상에, 적층체 중의 박리용 접착층의 두께가 약 65㎛가 되도록 박리용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 X 내에서, 박리용 접착제 도포층을 갖는 칩과, 캐리어측의 웨이퍼(지지체)로서 100mm의 유리 웨이퍼(두께: 770㎛)를, 박리용 접착제 도포층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
[비교예 2-3]
디바이스측의 기판으로서 PI TEG 4×4cm의 칩(두께: 770㎛, 범프 직경: 0.03mm, 범프 높이: 0.04mm, 범프 피치: 0.06×0.1mm)에, 조제예 1에서 얻어진 보호용 접착제 조성물 1을 스핀 코트로 도포함으로써, 칩 상에, 적층체 중의 보호용 접착층의 두께가 약 65㎛가 되도록 보호용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 X 내에서, 이 접착층을 갖는 칩과, 캐리어측의 웨이퍼(지지체)로서 100mm의 유리 웨이퍼(두께: 770㎛)를, 접착층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
[비교예 2-4]
디바이스측의 기판으로서 PI TEG 4×4cm의 칩(두께: 770㎛, 범프 직경: 0.03mm, 범프 높이: 0.04mm, 범프 피치: 0.06×0.1mm)에, 조제예 2에서 얻어진 박리용 접착제 조성물 1을 스핀 코트로 도포하고, 120℃에서 1.5분간 가열(전가열 처리)함으로써, 칩 상의 잔류 용매를 제거하고, 추가로 200℃에서 10분간 가열함으로써, 칩 상에, 적층체 중의 박리용 접착층의 두께가 약 32.5㎛가 되도록 박리용 접착제 도포층을 형성했다.
계속해서, 박리용 접착제 도포층 상에, 조제예 1에서 얻어진 보호용 접착제 조성물 1을 스핀 코트로 도포하고, 박리용 접착제 도포층의 위에, 적층체 중의 보호용 접착층의 두께가 약 32.5㎛가 되도록 보호용 접착제 도포층을 형성했다.
그 후, 진공 첩합 장치 X 내에서, 박리용 접착제 도포층 및 보호용 접착제 도포층을 갖는 칩과, 캐리어측의 웨이퍼(지지체)로서 100mm의 유리 웨이퍼(두께: 770㎛)를, 박리용 접착제 도포층 및 보호용 접착제 도포층을 사이에 끼우도록 첩합하고, 핫플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 200℃에서 10분간 가열(후가열 처리)함으로써 적층체를 제작했다. 또한, 첩합은, 온도 23℃, 감압도 1,000Pa에서, 30N의 하중을 가하여 행하였다.
[3-2] 고온 처리의 평가
핫플레이트를 이용하여, 실시예 2-1, 실시예 2-2, 실시예 2-3, 실시예 2-4, 실시예 2-5, 실시예 2-6, 실시예 2-7, 실시예 2-8, 비교예 2-1, 비교예 2-2, 비교예 2-3, 및 비교예 2-4에서 얻어진 각 적층체에 고온 처리를 실시했다. 고온 처리는, 각 적층체에 대해, 제작일 당일(만들어 두기 전)과 제작일로부터 10일 후(만들어 둔 후)에 행하였다. 고온 처리는 다음의 수순으로 행하였다.
270℃로 설정한 핫플레이트 상에 적층체의 유리 웨이퍼(지지 기판)를 아래로 해 두고, 5분간 가열했다.
처리 후의 각 적층체의 반도체 기판인 실리콘 웨이퍼의 상황을 지지 기판인 유리 웨이퍼 너머로 광학 현미경을 이용하여 관찰하고, 범프 변형의 유무를 육안으로 확인했다.
1개의 적층체 중의 범프는 5044개 존재하고 있으며, 변형한 범프의 수가 0개 이상이고 50개 미만인 경우를 ○, 50개 이상이고 100개 미만인 경우를 △, 100개 이상인 경우 ×로 했다.
결과를 하기 표 1에 나타낸다. 표 1 중, 괄호 내의 숫자는 각 층의 막 두께를 나타낸다.
[표 1]
표 1의 결과에서 나타내는 바와 같이, 실시예 2-1∼실시예 2-8에서 얻어진 적층체에 있어서는, 양호한 범프 보호 성능을 갖고 있었다. 특히 만들어 둔 후에도 양호한 범프 보호 성능을 갖고 있었다.
한편, 비교예 2-1, 비교예 2-2 및 비교예 2-4의 적층체에 있어서는, 만들어 둔 후에 다수의 범프 변형이 확인되었다.
실시예의 결과로부터, 본 발명의 적층체는, 반도체 기판과 지지 기판을 용이하게 박리할 수 있고, 또한 범프의 변형을 억제할 수 있는 범프 보호 성능이 뛰어난 적층체인 것을 알 수 있었다.
본 발명에 의하면, 반도체 기판과 지지 기판을 용이하게 박리할 수 있고, 또한 범프의 변형을 억제할 수 있는 적층체가 제공될 수 있는 점에서, 가공된 반도체 기판의 제조에 유용하다.
1: 웨이퍼 1a: 범프
2: 보호용 접착층 2a: 보호용 접착제 도포층
3: 박리용 접착층 3a: 박리용 접착제 도포층
4: 지지 기판 11: 도포 장치
12: 가열 장치 13: 도포 장치
14: 가열 장치

Claims (6)

  1. 범프 부착 반도체 기판과, 지지 기판과, 상기 범프 부착 반도체 기판에 접하도록 형성된 보호용 접착층과, 상기 보호용 접착층과 상기 지지 기판 사이에 형성된 박리용 접착층을 구비하는 적층체로서,
    상기 보호용 접착층은, 보호용 접착제 조성물로 형성되고, 상기 보호용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)를 포함하며, 경화 반응을 일으키지 않는 박리제 성분 (B)를 포함하지 않고,
    상기 박리용 접착층은, 박리용 접착제 조성물로 형성되며, 상기 박리용 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 성분 (A)와, 경화 반응을 일으키지 않는 박리제 성분 (B)를 포함하는, 적층체.
  2. 제 1 항에 있어서,
    상기 보호용 접착층 중에 함유되는 상기 성분 (A)가, 규소 원자에 결합한 탄소수 2∼40의 알케닐기를 갖는 폴리오르가노실록산 (a1)과, Si-H기를 갖는 폴리오르가노실록산 (a2)와, 백금족 금속계 촉매 (A2)를 함유하고,
    상기 박리용 접착층 중에 함유되는 상기 성분 (A)가, 규소 원자에 결합한 탄소수 2∼40의 알케닐기를 갖는 폴리오르가노실록산 (a1)과, Si-H기를 갖는 폴리오르가노실록산 (a2)와, 백금족 금속계 촉매 (A2)를 함유하는, 적층체.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 박리용 접착층 중에 함유되는 상기 박리제 성분 (B)가, 변성되어 있어도 되는 폴리디메틸실록산인 적층체.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 기재한 적층체에 있어서의 상기 반도체 기판이 가공되는 공정과,
    상기 보호용 접착층과 상기 박리용 접착층이 떼어짐으로써, 상기 지지 기판과 가공된 상기 반도체 기판이 떼어지는 공정을 포함하는, 반도체 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 가공되는 공정이, 상기 반도체 기판의 상기 범프가 존재하는 면(面)과 반대측의 면을 연마하여, 상기 반도체 기판을 얇게 하는 처리를 포함하는, 반도체 기판의 제조 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 기재한 적층체를 제조하는, 적층체의 제조 방법으로서,
    상기 반도체 기판의 상기 범프가 존재하는 면 상에, 상기 보호용 접착제 조성물을 도포함으로써, 보호용 접착제 도포층을 형성하는 보호용 접착제 도포층 형성 공정과,
    상기 보호용 접착제 도포층을 가열하여, 상기 보호용 접착층을 형성하는 보호용 접착층 형성 공정과,
    상기 지지 기판 상에 상기 박리용 접착제 조성물을 도포하거나, 또는 상기 보호용 접착층 상에 상기 박리용 접착제 조성물을 도포함으로써, 박리용 접착제 도포층을 형성하는 박리용 접착제 도포층 형성 공정과,
    상기 박리용 접착제 도포층과 상기 보호용 접착층이 접하고, 또한 상기 박리용 접착제 도포층과 상기 지지 기판이 접한 상태에서, 상기 박리용 접착제 도포층을 가열하여, 상기 박리용 접착층을 형성하는 박리용 접착층 형성 공정을 포함하는, 적층체의 제조 방법.
KR1020237033272A 2021-03-26 2022-02-21 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법 KR20230162939A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021053121 2021-03-26
JPJP-P-2021-053121 2021-03-26
PCT/JP2022/006804 WO2022202029A1 (ja) 2021-03-26 2022-02-21 積層体、積層体の製造方法、及び半導体基板の製造方法

Publications (1)

Publication Number Publication Date
KR20230162939A true KR20230162939A (ko) 2023-11-29

Family

ID=83397003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237033272A KR20230162939A (ko) 2021-03-26 2022-02-21 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법

Country Status (6)

Country Link
EP (1) EP4306315A1 (ko)
JP (1) JPWO2022202029A1 (ko)
KR (1) KR20230162939A (ko)
CN (1) CN117083694A (ko)
TW (1) TW202238709A (ko)
WO (1) WO2022202029A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5335443B2 (ja) 2006-03-01 2013-11-06 シン マテリアルズ アクチェンゲゼルシャフト ウエハ支持構造体及び該ウエハ支持構造体の製造に用いられる層システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015190438A1 (ja) * 2014-06-10 2015-12-17 日産化学工業株式会社 仮接着剤を用いた積層体
JP6588404B2 (ja) * 2015-10-08 2019-10-09 信越化学工業株式会社 仮接着方法及び薄型ウエハの製造方法
JP7157391B2 (ja) * 2017-05-24 2022-10-20 日産化学株式会社 エポキシ変性ポリシロキサンを含有する仮接着剤
JP7486025B2 (ja) * 2018-12-27 2024-05-17 日産化学株式会社 光照射剥離用接着剤組成物及び積層体並びに積層体の製造方法及び剥離方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5335443B2 (ja) 2006-03-01 2013-11-06 シン マテリアルズ アクチェンゲゼルシャフト ウエハ支持構造体及び該ウエハ支持構造体の製造に用いられる層システム

Also Published As

Publication number Publication date
JPWO2022202029A1 (ko) 2022-09-29
WO2022202029A1 (ja) 2022-09-29
CN117083694A (zh) 2023-11-17
TW202238709A (zh) 2022-10-01
EP4306315A1 (en) 2024-01-17

Similar Documents

Publication Publication Date Title
CN115989142A (zh) 层叠体及剥离剂组合物
WO2022114112A1 (ja) 積層体、積層体の製造方法、及び半導体基板の製造方法
KR20230162939A (ko) 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법
TW202126779A (zh) 接著劑組成物、積層體及其製造方法和積層體之剝離方法及半導體形成基板加工方法
US20240182766A1 (en) Adhesive composition, laminate, method for producing laminate, and method for producing semiconductor substrate
EP4369379A1 (en) Layered body manufacturing method, and kit for adhesive composition
JP2022143089A (ja) 積層体、積層体の製造方法、及び半導体基板の製造方法
US20230151307A1 (en) Method for manufacturing semiconductor substrate, method for manufacturing processed semiconductor substrate, and release composition
US20230131428A1 (en) Semiconductor substrate cleaning method, processed semiconductor substrate manufacturing method, and composition for peeling
WO2023248872A1 (ja) 光照射剥離用の剥離剤組成物
US20230125907A1 (en) Method for cleaning semiconductor substrate, method for producing processed semiconductor substrate, and stripping composition
CN117981055A (zh) 半导体基板的清洗方法、经加工的半导体基板的制造方法以及剥离和溶解用组合物
CN116507683A (zh) 半导体基板的清洗方法、经加工的半导体基板的制造方法以及剥离和溶解用组合物
US20230151306A1 (en) Method for cleaning semiconductor substrate, method for producing processed semiconductor substrate, and stripping composition
US20230151308A1 (en) Semiconductor substrate cleaning method, processed semiconductor substrate manufacturing method, and composition for peeling
TW202334347A (zh) 剝離性賦予劑、接著劑組成物、積層體、及半導體基板之製造方法
KR20220131172A (ko) 박리제 조성물, 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법
TW202419623A (zh) 半導體基板之洗淨方法、加工後之半導體基板之製造方法、以及剝離及溶解用組成物