KR20230138214A - Insulation coating method for contact pin of semiconductor test socket - Google Patents
Insulation coating method for contact pin of semiconductor test socket Download PDFInfo
- Publication number
- KR20230138214A KR20230138214A KR1020220035979A KR20220035979A KR20230138214A KR 20230138214 A KR20230138214 A KR 20230138214A KR 1020220035979 A KR1020220035979 A KR 1020220035979A KR 20220035979 A KR20220035979 A KR 20220035979A KR 20230138214 A KR20230138214 A KR 20230138214A
- Authority
- KR
- South Korea
- Prior art keywords
- contact pin
- jig
- pin
- semiconductor inspection
- contact
- Prior art date
Links
- 238000000576 coating method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000009413 insulation Methods 0.000 title 1
- 238000007689 inspection Methods 0.000 claims abstract description 45
- 239000011248 coating agent Substances 0.000 claims abstract description 38
- 230000008878 coupling Effects 0.000 claims abstract description 7
- 238000010168 coupling process Methods 0.000 claims abstract description 7
- 238000005859 coupling reaction Methods 0.000 claims abstract description 7
- 238000001035 drying Methods 0.000 claims abstract description 7
- 239000007788 liquid Substances 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 239000000523 sample Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229920002725 thermoplastic elastomer Polymers 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000003518 caustics Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Abstract
본 발명은 반도체 검사용 콘택트 핀 코팅방법에 관한 것이다. 자세하게는 반도체를 검사하는 검사용 소켓에 사용되는 콘택트 핀을 효율적으로 절연코팅할 수 있는 반도체 검사용 콘택트 핀 코팅방법에 관한 것으로, 반도체 검사 소켓의 콘택트 핀을 절연코팅하는 반도체 검사용 콘택트 핀 코팅방법에 있어서, 상기 콘택트 핀이 일정한 간격으로 복수개 고정된 핀모듈을 하단지그에 거치하는 단계(S1)와, 상기 하단지그에 상단지그를 결합하여 상기 핀모듈을 고정하는 단계(S2)와, 상기 상단지그 상방에서 콘택트 핀에 코팅액을 도포하는 단계(S3)와, 상기 하단지그 하방에서 콘택트 핀에 코팅액을 도포하는 단계(S4)와, 상기 콘택트 핀에 도포된 코팅액을 건조하고 경화하는 단계(S5)를 포함할 수 있다.The present invention relates to a method for coating contact pins for semiconductor inspection. In detail, it relates to a contact pin coating method for semiconductor inspection that can efficiently insulate and coat the contact pins used in inspection sockets for inspecting semiconductors. A contact pin coating method for semiconductor inspection that insulates and coats the contact pins of a semiconductor inspection socket. In the step (S1) of mounting a pin module in which a plurality of contact pins are fixed at regular intervals on a lower jig, a step (S2) of fixing the pin module by coupling an upper jig to the lower jig, and the upper A step of applying a coating solution to a contact pin from above the jig (S3), a step of applying a coating solution to a contact pin from below the lower jig (S4), and a step of drying and curing the coating solution applied to the contact pin (S5). may include.
Description
본 발명은 반도체 검사용 콘택트 핀 코팅방법에 관한 것으로, 자세하게는 반도체를 검사하는 검사용 소켓에 사용되는 콘택트 핀을 효율적으로 절연코팅할 수 있는 반도체 검사용 콘택트 핀 코팅방법에 관한 것이다.The present invention relates to a contact pin coating method for semiconductor inspection, and more specifically, to a contact pin coating method for semiconductor inspection that can efficiently insulate and coat a contact pin used in an inspection socket for inspecting a semiconductor.
PC 시장의 성장 둔화로 주춤거렸던 반도체 시장이 최근 스마트 폰과 태블릿 PC로 대표되는 모바일 디바이스가 널리 보급됨에 따라서 다시 크게 성장하고 있다. 이러한 반도체 수요에 맞추어 반도체 회사들은 반도체 생산량을 늘리는 것과 동시에 제품의 수율을 올리기 위해서 노력하고 있는 실정이다.The semiconductor market, which had stagnated due to the slowdown in the growth of the PC market, is growing significantly again as mobile devices such as smart phones and tablet PCs have recently become widespread. In response to this demand for semiconductors, semiconductor companies are making efforts to increase semiconductor production and increase product yields at the same time.
완성된 반도체는 시장으로 출하되기 전에 정상 동작 여부 등을 확인하는 품질검사를 받는다. 관련하여, 제품의 불량 판정은 제품 자체의 문제이기도 하지만 때로는 검사기 및 관련 장비들의 문제로 인해서 검사가 잘못되어 양품의 제품이 불량으로 판정되기도 한다. 따라서, 반도체 검사기 및 관련 장비들의 검사 신뢰도는 안정적인 제품 수율을 위해 매우 중요한 요소이다.Completed semiconductors undergo quality inspection to check whether they operate normally before being shipped to the market. In relation to this, determining that a product is defective is not only a matter of the product itself, but sometimes a good product is determined to be defective due to incorrect inspection due to problems with the inspection machine and related equipment. Therefore, the inspection reliability of semiconductor inspection machines and related equipment is a very important factor for stable product yield.
상기 반도체 검사기에 이용되는 테스트 소켓에 사용되는 콘택트 핀(contact pin, 콘택트 핑거 또는 테스트 핀이라고도 함)은 반도체의 성능 검사를 위해 사용되는 것으로, 디바이스 리드와 상호 접속하여 디바이스의 성능을 판별하는 대표적 부품에 해당한다.The contact pin (also called contact finger or test pin) used in the test socket used in the semiconductor inspection machine is used to test the performance of semiconductors and is a representative component that determines the performance of the device by interconnecting with the device lead. corresponds to
또한, 회로 기판의 단락, 단선 등의 문제를 발견하기 위한 전기적 검사에는, 검사 대상에 형성된 검사용 단자에 전기적으로 접촉하는 복수의 콘택트 핀을 구비한 테스트 소켓(socket)이 사용된다. 이러한 테스트 소켓은 검사 대상에 형성된 검사용 단자에 전기적으로 접촉하는 복수의 콘택트 핀과 콘택트 핀을 지지하는 지지체를 구비한다.Additionally, in electrical tests to detect problems such as short circuits or disconnections in circuit boards, test sockets equipped with a plurality of contact pins that electrically contact test terminals formed on the test object are used. This test socket includes a plurality of contact pins that electrically contact test terminals formed on the test object and a supporter that supports the contact pins.
콘택트 핀은 전체적으로 핀(pin) 형태를 가지도록 형성되되, 중앙부에는 한쪽 방향으로 절곡된 형태의 절곡부가 형성된다. 이와 같이 형성되는 콘택트 핀 복수개가 테스트 소켓(socket)에 설치될 수 있다.The contact pin is formed to have the overall shape of a pin, but a bent portion that is bent in one direction is formed in the central portion. A plurality of contact pins formed in this way can be installed in a test socket.
이러한 콘택트 핀의 피치(pitch)는 반도체의 집적화, 소형화, 고성능화 경향에 대응하여 메모리 성능이 증가함에 따라 점차 줄어들고 있으며, 현재에는 대략 0.4mm까지 줄어든 상태이다. 그런데, 이와 같이 피치가 줄어든 상태에서는 성능 테스트를 위하여 압력이 인가될 때 하나의 콘택트 핀과 인접한 다른 콘택트 핀이 접촉되어 쇼트가 발생되는 경우가 잦다는 문제점이 있었다.The pitch of these contact pins is gradually decreasing as memory performance increases in response to the trend of semiconductor integration, miniaturization, and high performance, and is currently reduced to approximately 0.4 mm. However, in this state where the pitch is reduced, there is a problem that when pressure is applied for a performance test, one contact pin is contacted with another adjacent contact pin, resulting in a short circuit.
이와 같은 쇼트 현상은 검사의 정확도 및 신뢰도를 떨어뜨리며 소켓의 고장으로 이어지는 문제를 야기하게 되었다. 그리고 상기 문제는 반도체의 생산성을 떨어뜨리는 가성 불량을 일으키는 추가적인 문제를 발생시킬 우려가 있다. 이를 해결하기 위해서는 포고핀(pogo pin)과 같이 핀의 형상이나 구조를 바꾸어야 하나, 이 경우에는 제조 단가가 상승하는 문제가 있었다.This short circuit phenomenon reduces the accuracy and reliability of inspection and causes problems that lead to socket failure. In addition, the above problem has the potential to cause additional problems that cause caustic defects that reduce semiconductor productivity. To solve this problem, the shape or structure of the pin must be changed, such as a pogo pin, but in this case, the manufacturing cost increases.
따라서, 콘택트 핀의 기본 형상이나 구조를 변경하지 않고서도 콘택트 핀간의 쇼트 현상을 방지할 수 있는 방안이 모색되고 있다.Accordingly, ways to prevent short circuits between contact pins without changing the basic shape or structure of the contact pins are being sought.
쇼트 현상을 방지하기 위해 콘택트 핀의 절연코팅이 중요해지고 있으나, 최근의 회로 미세화에 맞추어 고밀도, 고집적의 회로단자를 탐침하기 위해 콘택트 핀의 직경이 작아짐에 따라 효율적인 절연코팅이 매우 어렵다는 문제가 있었다.Insulating coating of contact pins has become important to prevent short circuits, but as the diameter of contact pins has become smaller in order to probe high-density, highly integrated circuit terminals in line with recent circuit miniaturization, there has been a problem that efficient insulating coating is very difficult.
종래의 기술, 대한민국 등록특허 제10-1640884호는 다층 코팅을 가진 반도체 검사용 프로브 및 프로브 모듈에 관한 것으로, 미세 집적회로에 적용이 가능하도록 허용전류가 향상되고, 가이드와의 접촉부 마찰력이 최소화된 다층 코팅을 가진 반도체 검사용 프로브 및 프로브 모듈을 개시하고 있으나, 효율적인 코팅을 달성하는 방법은 제공하지 못하는 한계가 있었다.Conventional technology, Republic of Korea Patent No. 10-1640884, relates to a semiconductor inspection probe and probe module with multi-layer coating, the allowable current is improved so that it can be applied to fine integrated circuits, and the friction force of the contact part with the guide is minimized. Although a probe and probe module for semiconductor inspection with multilayer coating have been disclosed, there is a limitation in providing a method for achieving efficient coating.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 콘택트 핀의 중심부를 효율적으로 절연코팅 할 수 있는 반도체 검사용 콘택트 핀 코팅방법을 제공하는 데 있다.The purpose of the present invention to solve the above problems is to provide a contact pin coating method for semiconductor inspection that can efficiently insulate the center of the contact pin.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 여기에 언급되지 않은 본 발명이 해결하고자 하는 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the problems mentioned above, and other problems to be solved by the present invention that are not mentioned herein can be understood by those skilled in the art from the description below. can be clearly understood.
상기 과제를 해결하기 위한 본 발명의 일실시예에 따른 반도체 검사용 콘택트 핀 코팅방법은, 반도체 검사 소켓의 콘택트 핀을 절연코팅하는 반도체 검사용 콘택트 핀 코팅방법에 있어서, 상기 콘택트 핀이 일정한 간격으로 복수개 고정된 핀모듈을 하단지그에 거치하는 단계(S1)와, 상기 하단지그에 상단지그를 결합하여 상기 핀모듈을 고정하는 단계(S2)와, 상기 상단지그 상방에서 콘택트 핀에 코팅액을 도포하는 단계(S3)와, 상기 하단지그 하방에서 콘택트 핀에 코팅액을 도포하는 단계(S4)와, 상기 콘택트 핀에 도포된 코팅액을 건조하고 경화하는 단계(S5)를 포함할 수 있다.A contact pin coating method for semiconductor inspection according to an embodiment of the present invention to solve the above problem is a contact pin coating method for semiconductor inspection that insulates and coats contact pins of a semiconductor inspection socket, wherein the contact pins are spaced at regular intervals. A step of mounting a plurality of fixed pin modules on a lower jig (S1), a step of fixing the pin module by coupling an upper jig to the lower jig (S2), and applying a coating liquid to the contact pin from above the upper jig. It may include a step (S3), a step of applying a coating solution to a contact pin below the lower jig (S4), and a step of drying and curing the coating solution applied to the contact pin (S5).
바람직하게는, 상기 상단지그와 하단지그는 중심부에 길이방향을 따라 상하로 관통되는 개방부를 포함하고, 상기 개방부를 통해 콘택트 핀에 코팅액을 도포하는 것을 특징으로 할 수 있다.Preferably, the upper jig and the lower jig may include an opening in the center that penetrates up and down along the longitudinal direction, and the coating liquid may be applied to the contact pin through the opening.
바람직하게는, 상기 상단지그는 좌, 우 한 쌍으로 구분되는 제1상단지그와 제2상단지그로 마련되고, 상기 제1상단지그와 제2상단지그 사이에 개방부가 형성되도록 상기 하단지그에 결합되고, 형성된 개방부를 통해 코팅액이 도포되는 것을 특징으로 할 수 있다.Preferably, the upper jig is provided with a first upper jig and a second upper jig divided into a left and right pair, and is coupled to the lower jig to form an opening between the first upper jig and the second upper jig. It may be characterized in that the coating liquid is applied through the formed opening.
바람직하게는, 상기 하단지그는 길이방향을 따라 상방으로 돌출되는 한 쌍의 가이드벽을 포함하고, 상기 핀모듈은 가이드벽 사이에 거치되어 측면으로 유동이 제한되는 것을 특징으로 할 수 있다.Preferably, the lower jig may include a pair of guide walls that protrude upward along the longitudinal direction, and the pin module may be mounted between the guide walls to restrict sideward flow.
바람직하게는, 상기 상단지그는, 하단부에 상기 가이드벽을 수용하는 결합홈이 형성되고, 상기 하단지그에 밀착 결합하여 핀모듈의 상방 유동을 제한하는 것을 특징으로 할 수 있다.Preferably, the upper jig may have a coupling groove formed at the lower end to receive the guide wall, and may be tightly coupled to the lower jig to limit the upward movement of the pin module.
본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법은, 지그에 핀모듈을 설치하여 용이하게 콘택트핀을 절연코팅할 수 있는 방법을 제공하는 효과가 있다.The contact pin coating method for semiconductor inspection according to the present invention has the effect of providing a method of easily insulating coating a contact pin by installing a pin module in a jig.
도 1은, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따른 코팅방법을 나타낸 단계도이다.
도 2는, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따라 하단지그에 핀모듈과 상단지그가 결합하는 것을 나타낸 조립사시도이다.
도 3은, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따라 하단지그에 핀모듈과 상단지그가 결합한 것을 평면도로 나타낸 것이다.
도 4는, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따라 하단지그에 핀모듈과 상단지그가 결합한 것을 나타낸 저면사시도이다.
도 5는, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따라 하단지그에 핀모듈과 상단지그가 결합한 것을 나타낸 좌측면도이다.1 is a step diagram showing a coating method according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
Figure 2 is an assembled perspective view showing a pin module and an upper jig being coupled to a lower jig according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
Figure 3 is a plan view showing a pin module and an upper jig combined with a lower jig according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
Figure 4 is a bottom perspective view showing a pin module and an upper jig combined with a lower jig according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
Figure 5 is a left side view showing a pin module and an upper jig combined with a lower jig according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 그리고 본 명세서에 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것이 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms, but the present embodiments only serve to ensure that the disclosure of the present invention is complete, and those skilled in the art It is provided to fully inform the user of the scope of the invention. And the terms used in this specification are for describing embodiments and are not intended to limit the present invention. In this specification, singular forms also include plural forms unless specifically stated in the phrase.
이하, 첨부된 도면들을 참조하면서 본 발명의 바람직한 실시예에 대해 상세히 설명하기로 한다. 한편, 해당 기술분야의 통상적인 지식을 가진자로부터 용이하게 알 수 있는 구성과 그에 대한 작용 및 효과에 대한 도시 및 상세한 설명은 간략히 하거나 생략하고 본 발명과 관련된 부분들을 중심으로 상세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings. Meanwhile, illustrations and detailed descriptions of the configuration and its operations and effects that can be easily seen by those with ordinary knowledge in the relevant technical field will be simplified or omitted and will be explained in detail focusing on parts related to the present invention.
먼저, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 도면에 대한 설명은 다음과 같다.First, a description of the drawing of the contact pin coating method for semiconductor inspection according to the present invention is as follows.
도 1은, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따른 코팅방법을 나타낸 단계도이다.1 is a step diagram showing a coating method according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
그리고, 도 2는, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따라 하단지그에 핀모듈과 상단지그가 결합하는 것을 나타낸 조립사시도이다.And, Figure 2 is an assembled perspective view showing the pin module and the upper jig being coupled to the lower jig according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
또한, 도 3은, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따라 하단지그에 핀모듈과 상단지그가 결합한 것을 평면도로 나타낸 것이다.In addition, Figure 3 is a plan view showing a pin module and an upper jig combined with a lower jig according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
그리고, 도 4는, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따라 하단지그에 핀모듈과 상단지그가 결합한 것을 나타낸 저면사시도이다.And, Figure 4 is a bottom perspective view showing a pin module and an upper jig combined with a lower jig according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
또한, 도 5는, 본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법의 일 실시예에 따라 하단지그에 핀모듈과 상단지그가 결합한 것을 나타낸 좌측면도이다.In addition, Figure 5 is a left side view showing a pin module and an upper jig combined with a lower jig according to an embodiment of the contact pin coating method for semiconductor inspection according to the present invention.
본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법은, 도 1 내지 도 5에 도시된 바와 같이, 반도체 검사 소켓의 콘택트 핀을 절연코팅하는 반도체 검사용 콘택트 핀 코팅방법에 있어서, 상기 콘택트 핀이 일정한 간격으로 복수개 고정된 핀모듈(A)을 하단지그(1)에 거치하는 단계(S1)와, 상기 하단지그(1)에 상단지그를 결합하여 상기 핀모듈(A)을 고정하는 단계(S2)와, 상기 상단지그 상방에서 콘택트 핀에 코팅액을 도포하는 단계(S3)와, 상기 하단지그(1) 하방에서 콘택트 핀에 코팅액을 도포하는 단계(S4)와, 상기 콘택트 핀에 도포된 코팅액을 건조하고 경화하는 단계(S5)를 포함할 수 있다.As shown in FIGS. 1 to 5, the contact pin coating method for semiconductor inspection according to the present invention is a contact pin coating method for semiconductor inspection that insulates and coats the contact pins of a semiconductor inspection socket, wherein the contact pins are spaced at regular intervals. A step (S1) of mounting a plurality of fixed pin modules (A) on the lower jig (1), and a step (S2) of fixing the pin module (A) by coupling the upper jig to the lower jig (1) , a step of applying a coating solution to a contact pin from above the upper jig (S3), a step of applying a coating solution to a contact pin from below the lower jig (1) (S4), and drying the coating solution applied to the contact pin. It may include a curing step (S5).
본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법은, 콘택트 핀이 소정의 간격으로 배열되고 고정되어 있는 핀모듈(A)을 절연코팅하는 방법에 관한 것이다. 구체적으로는, 반도체 검사 시 콘택트 핀 간의 쇼트가 발생하는 것을 방지하기 위해 콘택트 핀의 중심부를 절연코팅하는 방법을 제공한다.The contact pin coating method for semiconductor inspection according to the present invention relates to a method of insulating a pin module (A) in which contact pins are arranged and fixed at predetermined intervals. Specifically, a method of insulating the center of a contact pin is provided to prevent short circuits between contact pins during semiconductor inspection.
본 발명은 콘택트 핀이 뭉치로 마련되는 핀모듈(A)을 해체하지 않고 코팅함으로써 한 번에 다수의 콘택트 핀을 코팅할 수 있는 장점이 있다.The present invention has the advantage of being able to coat multiple contact pins at once by coating the pin module (A), in which the contact pins are provided in a bundle, without dismantling.
도 2 및 도 4에 도시된 바와 같이, 상기 하단지그(1)는 중심부에 길이방향을 따라 상하로 관통되는 개방부(3)를 포함한다. 상기 하단지그(1)의 개방부(3)를 통해 콘택트 핀의 중심부에만 코팅액 도포가 가능해진다.As shown in Figures 2 and 4, the lower jig (1) includes an opening (3) in the center that penetrates up and down along the longitudinal direction. The coating solution can be applied only to the center of the contact pin through the opening 3 of the lower jig 1.
또한, 상기 하단지그(1)는 길이방향을 따라 상방으로 돌출되는 한 쌍의 가이드벽(11)을 포함하고, 상기 핀모듈(A)은 가이드벽(11) 사이에 거치되어 측면으로 유동이 제한된다.In addition, the lower jig (1) includes a pair of guide walls (11) that protrude upward along the longitudinal direction, and the pin module (A) is mounted between the guide walls (11) to restrict sideward flow. do.
더욱 자세하게는, 상기 핀모듈(A)은 하단지그(1) 상단면에 설치되는 것으로, 상기 하단지그(1)의 개방부(3) 위에 콘택트 핀들의 중심부가 위치하게 설치된다. 이때, 상기 핀모듈(A)은 가이드벽(11)에 의해 측방향으로 유동되는 것이 제한된다.More specifically, the pin module (A) is installed on the upper surface of the lower jig (1), with the center of the contact pins located above the opening (3) of the lower jig (1). At this time, the pin module (A) is restricted from moving in the lateral direction by the guide wall (11).
도 5에 도시된 바와 같이, 상기 하단지그(1)는 개방부(3)와 가이드벽(11) 사이에 하단비접촉홈(12)을 더 포함하고, 상기 하단비접촉홈(12) 상의 핀모듈(A)은 가압되지 않으므로 핀모듈(A) 및 콘택트 핀의 손상을 방지할 수 있다.As shown in Figure 5, the lower jig (1) further includes a lower non-contact groove (12) between the opening portion (3) and the guide wall (11), and a pin module ( Since A) is not pressurized, damage to the pin module (A) and contact pins can be prevented.
다음으로, 도 2 및 도 3에 도시된 바와 같이, 상기 상단지그는 하단지그(1)에 결합하여 핀모듈(A)을 상방에서부터 고정하는 역할을 할 수 있다.Next, as shown in FIGS. 2 and 3, the upper jig can be coupled to the lower jig (1) and serve to fix the pin module (A) from above.
상기 상단지그는 중심부에 길이방향을 따라 상하로 관통되는 개방부(3)를 포함한다. 상기 상단지그의 개방부(3)를 통해 콘택트 핀의 중심부에만 코팅액 도포가 가능해진다.The upper jig includes an opening (3) in the center that penetrates up and down along the longitudinal direction. The coating solution can be applied only to the center of the contact pin through the opening 3 of the upper jig.
또한, 상기 상단지그는 하단부에 상기 가이드벽(11)을 수용하는 결합홈(23)을 더 포함하고, 상기 하단지그(1)에 밀착 결합하여 핀모듈(A)의 상방 유동을 제한할 수 있다.In addition, the upper jig further includes a coupling groove 23 for accommodating the guide wall 11 at the lower end, and is tightly coupled to the lower jig 1 to limit the upward movement of the pin module A. .
더욱 자세하게는, 상기 핀모듈(A)은 상단지그 하단면에 설치되는 것으로, 상기 상단지그의 개방부(3) 하방에 콘택트 핀들의 중심부가 위치하게 설치된다.More specifically, the pin module (A) is installed on the lower surface of the upper jig, with the center of the contact pins located below the opening (3) of the upper jig.
또한, 도 5에 도시된 바와 같이, 상기 상단지그는 개방부(3)와 결합홈(23) 사이에 상단비접촉홈(24)을 더 포함하고, 상기 상단비접촉홈(24) 상의 핀모듈(A)은 가압되지 않으므로 핀모듈(A) 및 콘택트 핀의 손상을 방지할 수 있다.In addition, as shown in FIG. 5, the upper jig further includes an upper non-contact groove 24 between the opening portion 3 and the coupling groove 23, and the pin module (A) on the upper non-contact groove 24 ) is not pressurized, so damage to the pin module (A) and contact pins can be prevented.
또한, 상기 상단지그는 좌, 우 한 쌍으로 구분되는 제1상단지그(21)와 제2상단지그(22)로 마련되고, 상기 제1상단지그(21)와 제2상단지그(22) 사이에 개방부(3)가 형성되도록 상기 하단지그(1)에 결합되고, 형성된 개방부(3)를 통해 코팅액이 도포되는 것을 특징으로 할 수 있다.In addition, the upper jig is provided with a first upper jig (21) and a second upper jig (22) divided into a left and right pair, and between the first upper jig (21) and the second upper jig (22). It may be coupled to the lower jig (1) so that an opening (3) is formed, and the coating solution may be applied through the formed opening (3).
본 발명에 따른 반도체 검사용 콘택트 핀 코팅방법은, 다음과 같은 단계를 거쳐 이루어진다.The contact pin coating method for semiconductor inspection according to the present invention is accomplished through the following steps.
구체적으로, 도 1에 도시된 바와 같이, 상기 콘택트 핀이 일정한 간격으로 복수개 고정된 핀모듈(A)을 하단지그(1)에 거치하는 단계(S1)와, 상기 하단지그(1)에 상단지그를 결합하여 상기 핀모듈(A)을 고정하는 단계(S2)와, 상기 상단지그 상방에서 콘택트 핀에 코팅액을 도포하는 단계(S3)와, 상기 하단지그(1) 하방에서 콘택트 핀에 코팅액을 도포하는 단계(S4)와, 상기 콘택트 핀에 도포된 코팅액을 건조하고 경화하는 단계(S5)를 거쳐 달성된다.Specifically, as shown in FIG. 1, a step (S1) of mounting a pin module (A) in which a plurality of contact pins are fixed at regular intervals on a lower jig (1), and placing an upper jig on the lower jig (1). A step of fixing the pin module (A) by combining (S2), a step of applying a coating solution to the contact pin from above the upper jig (S3), and applying a coating solution to the contact pin from below the lower jig (1) This is achieved through a step (S4) and a step (S5) of drying and curing the coating liquid applied to the contact pin.
자세한 설명으로, 상기 콘택트 핀의 360˚(degree) 코팅을 위해서 상단지그 개방부(3)를 통해 먼저 콘택트 핀의 상단면을 코팅하고 하단지그(1) 개방부(3)를 통해 코팅액을 도포하여 콘택트 핀의 하단면을 코팅한다.As a detailed explanation, in order to coat the contact pin at 360 degrees, the upper surface of the contact pin is first coated through the upper jig opening (3), and the coating solution is applied through the lower jig (1) opening (3). Coat the bottom surface of the contact pin.
이때, 코팅액은 핀모듈(A)에 수직이 되도록 90˚(degree)로 분사하여 개방부(3)를 통해 노출된 콘택트 핀 전체가 코팅이 되도록 하고, 이때, 상기 코팅액은 콘택트 핀의 표면에 이슬로 맺히지 않도록 100 내지 500 cps의 점도를 갖는 것이 바람직하다.At this time, the coating liquid is sprayed at 90 degrees perpendicular to the pin module (A) so that the entire contact pin exposed through the opening (3) is coated. At this time, the coating liquid dews on the surface of the contact pin. It is desirable to have a viscosity of 100 to 500 cps to prevent condensation.
또한, 코팅 시 상기 콘택트 핀에 코팅되는 두께는 10미크론 이상이 되지 않도록 하여야 하며, 이에 따라 1 내지 2회만 도포를 실시하는 것이 바람직하다.In addition, when coating, the thickness coated on the contact pin should not be more than 10 microns, and accordingly, it is preferable to apply only 1 to 2 times.
그리고, 상기 코팅액을 건조하고 경화하는 단계(S5)에 있어서, 건조는 60℃의 온도에서 10분간 실시하고, 경화는 170℃에서 10분간 실시하는 것이 바람직하다.And, in the step (S5) of drying and curing the coating liquid, drying is preferably performed at a temperature of 60°C for 10 minutes, and curing is preferably performed at 170°C for 10 minutes.
한편, 절연코팅을 위해 코팅액을 사용되는 조성물은 TPR(Thermo Plastic Rubber, TPE, 열가소성 탄성체) 계열로서, 도포가 용이하고 절연 효과가 뛰어난 조성물이라면 이에 한정되지 않고 코팅액으로 사용될 수 있다.Meanwhile, the composition used as a coating solution for insulating coating is a TPR (Thermo Plastic Rubber, TPE, thermoplastic elastomer) series. Any composition that is easy to apply and has an excellent insulating effect is not limited to this and can be used as a coating solution.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, a person skilled in the art will understand that the technical configuration of the present invention described above can be implemented in other specific forms without changing the technical idea or essential features of the present invention.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive, and the scope of the present invention is indicated by the claims described later rather than the detailed description above, and the meaning and scope of the claims and their All changes or modified forms derived from the equivalent concept should be construed as falling within the scope of the present invention.
A : 핀모듈
1 : 하단지그
11 : 가이드벽
12 : 하단비접촉홈
21 : 제1상단지그
22 : 제2상단지그
23 : 결합홈
24 : 상단비접촉홈
3 : 개방부A: Pin module
1: Bottom jig
11: Guide wall
12: Bottom non-contact groove
21: 1st upper jig
22: 2nd upper jig
23: Combining groove
24: Top non-contact groove
3: opening
Claims (5)
상기 콘택트 핀이 일정한 간격으로 복수개 고정된 핀모듈을 하단지그에 거치하는 단계(S1);
상기 하단지그에 상단지그를 결합하여 상기 핀모듈을 고정하는 단계(S2);
상기 상단지그 상방에서 콘택트 핀에 코팅액을 도포하는 단계(S3);
상기 하단지그 하방에서 콘택트 핀에 코팅액을 도포하는 단계(S4);
상기 콘택트 핀에 도포된 코팅액을 건조하고 경화하는 단계(S5);를 포함하는 것을 특징으로 하는 반도체 검사용 콘택트 핀 코팅방법.In the contact pin coating method for semiconductor inspection, which insulates and coats the contact pin of a semiconductor inspection socket,
A step (S1) of mounting a pin module in which a plurality of contact pins are fixed at regular intervals on a lower jig;
Fixing the pin module by combining the upper jig with the lower jig (S2);
Applying a coating liquid to a contact pin from above the upper jig (S3);
Applying a coating liquid to the contact pin below the bottom jig (S4);
A contact pin coating method for semiconductor inspection, comprising: drying and curing the coating liquid applied to the contact pin (S5).
상기 상단지그와 하단지그는 중심부에 길이방향을 따라 상하로 관통되는 개방부를 포함하고, 상기 개방부를 통해 콘택트 핀에 코팅액을 도포하는 것을 특징으로 하는 반도체 검사용 콘택트 핀 코팅방법.According to paragraph 1,
A contact pin coating method for semiconductor inspection, characterized in that the upper jig and the lower jig include an opening penetrating up and down along the longitudinal direction at the center, and applying a coating liquid to the contact pin through the opening.
상기 상단지그는 좌, 우 한 쌍으로 구분되는 제1상단지그와 제2상단지그로 마련되고, 상기 제1상단지그와 제2상단지그 사이에 개방부가 형성되도록 상기 하단지그에 결합되고, 형성된 개방부를 통해 코팅액이 도포되는 것을 특징으로 하는 반도체 검사용 콘택트 핀 코팅방법.According to paragraph 2,
The upper jig is provided with a first upper jig and a second upper jig, which are divided into a left and right pair, and is coupled to the lower jig so that an opening is formed between the first upper jig and the second upper jig, and the opening is formed. A contact pin coating method for semiconductor inspection, characterized in that the coating liquid is applied through the part.
상기 하단지그는 길이방향을 따라 상방으로 돌출되는 한 쌍의 가이드벽을 포함하고, 상기 핀모듈은 가이드벽 사이에 거치되어 측면으로 유동이 제한되는 것을 특징으로 하는 반도체 검사용 콘택트 핀 코팅방법.According to paragraph 3,
The bottom jig includes a pair of guide walls that protrude upward along the longitudinal direction, and the pin module is mounted between the guide walls to restrict sideward flow.
상기 상단지그는, 하단부에 상기 가이드벽을 수용하는 결합홈이 형성되고, 상기 하단지그에 밀착 결합하여 핀모듈의 상방 유동을 제한하는 것을 특징으로 하는 반도체 검사용 콘택트 핀 코팅방법.According to paragraph 4,
A contact pin coating method for semiconductor inspection, characterized in that the upper jig has a coupling groove for receiving the guide wall at the lower end, and is tightly coupled to the lower jig to limit the upward flow of the pin module.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220035979A KR20230138214A (en) | 2022-03-23 | 2022-03-23 | Insulation coating method for contact pin of semiconductor test socket |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220035979A KR20230138214A (en) | 2022-03-23 | 2022-03-23 | Insulation coating method for contact pin of semiconductor test socket |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230138214A true KR20230138214A (en) | 2023-10-05 |
Family
ID=88294874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220035979A KR20230138214A (en) | 2022-03-23 | 2022-03-23 | Insulation coating method for contact pin of semiconductor test socket |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230138214A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101640884B1 (en) | 2015-12-10 | 2016-07-19 | 한국기계연구원 | Probe and probe module for semiconductor inspection which have a multilayer coatings |
-
2022
- 2022-03-23 KR KR1020220035979A patent/KR20230138214A/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101640884B1 (en) | 2015-12-10 | 2016-07-19 | 한국기계연구원 | Probe and probe module for semiconductor inspection which have a multilayer coatings |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10184956B2 (en) | Probe card | |
| KR100502119B1 (en) | Contact structure and assembly mechanism thereof | |
| US6847221B2 (en) | Probe pin assembly | |
| KR19990045554A (en) | Socket device suitable for BGA type semiconductor devices | |
| KR20040089244A (en) | Needle assembly of probe card | |
| US20110032063A1 (en) | Modular Space Transformer For Fine Pitch Vertical Probing Applications | |
| KR100342015B1 (en) | Probe card | |
| KR101246122B1 (en) | Semiconductor test socket having separate probe | |
| US8493087B2 (en) | Probe card, and apparatus and method for testing semiconductor device using the probe card | |
| KR20130063263A (en) | Probe card | |
| US6710610B1 (en) | Socket for testing of semiconductor device, and semiconductor device and method of manufacturing the semiconductor device | |
| KR20230138214A (en) | Insulation coating method for contact pin of semiconductor test socket | |
| KR200316878Y1 (en) | Test socket for ball grid array package | |
| KR20100069133A (en) | Spring contactor of test socket for semiconductor device | |
| KR102484421B1 (en) | Interface, and test socket and test socket module comprising the interface | |
| KR20160124347A (en) | Bi-directional conductive socket for testing high frequency device, bi-directional conductive module for testing high frequency device, and manufacturing method thereof | |
| KR102270274B1 (en) | Housing of test socket | |
| KR101790292B1 (en) | Cis probe card and the manufacturing method thereof | |
| KR200313240Y1 (en) | Test socket for ball grid array package | |
| US10935570B2 (en) | Intermediate connection member and inspection apparatus | |
| KR102158507B1 (en) | Test socket and manufacturing method thereof | |
| TWI767860B (en) | Testing device and testing method for packaging array substrate | |
| KR101363368B1 (en) | Examination apparatus of printed circuit board | |
| KR102413287B1 (en) | Test socket | |
| TWI405973B (en) | Probe structure and probe card having the same |