KR20230062169A - 박막 트랜지스터 및 이를 포함하는 표시장치 - Google Patents

박막 트랜지스터 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20230062169A
KR20230062169A KR1020210147157A KR20210147157A KR20230062169A KR 20230062169 A KR20230062169 A KR 20230062169A KR 1020210147157 A KR1020210147157 A KR 1020210147157A KR 20210147157 A KR20210147157 A KR 20210147157A KR 20230062169 A KR20230062169 A KR 20230062169A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
gate electrode
layer
region
Prior art date
Application number
KR1020210147157A
Other languages
English (en)
Inventor
고영현
장재만
최승찬
강민구
최성주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210147157A priority Critical patent/KR20230062169A/ko
Priority to EP22198112.9A priority patent/EP4174948A1/en
Priority to US17/969,499 priority patent/US20230134901A1/en
Priority to CN202211312195.4A priority patent/CN116072734A/zh
Publication of KR20230062169A publication Critical patent/KR20230062169A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예는, 기판 상의 액티브층 및 상기 액티브층과 적어도 일부 중첩하는 제1 게이트 전극을 포함하고, 상기 액티브층은 채널부, 상기 채널부의 일측과 접촉하는 제1 연결부 및 상기 채널부의 타측과 접촉하는 제2 연결부를 포함하고, 상기 채널부 중 상기 제1 연결부와 접촉하는 제1 영역에 인가되는 유효 게이트 전압이 상기 채널부 중 상기 제2 연결부와 접촉하는 제2 영역에 인가되는 유효 게이트 전압보다 큰, 박막 트랜지스터 및 상기 박막 트랜지스터를 포함하는 표시장치를 제공한다.

Description

박막 트랜지스터 및 이를 포함하는 표시장치{THIN FILM TRANSISTOR AND DISPLAY APPARATUS COMPRISING THE SAME}
본 발명은 박막 트랜지스터 및 이를 포함하는 표시장치에 관한 것이다.
트랜지스터는 전자 기기 분야에서 스위칭 소자(switching device)나 구동 소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조될 수 있기 때문에, 액정표시장치(Liquid Crystal Display Device) 또는 유기 발광장치(Organic Light Emitting Device) 등과 같은 표시장치의 스위칭 소자로서 널리 이용되고 있다.
표시장치는, 예를 들어, 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 포함할 수 있다. 일반적으로, 스위칭 박막 트랜지스터는 온-오프(On-Off) 특성 향상을 위해 작은 s-팩터(s-factor)를 가지는 것이 유리하고, 구동 박막 트랜지스터는 계조(gray scale) 표현을 위해 큰 s-팩터(s-factor)를 가지는 것이 유리하다.
그런데, 온-오프(On-Off) 특성을 확보하기 위해 박막 트랜지스터들은 작은 s-팩터(s-factor)를 가지는 것이 일반적인 때문에, 이러한 박막 트랜지스터들이 표시장치의 구동 박막 트랜지스터에 적용되는 경우, 계조(gray scale)를 표현하는 데 어려움이 있다.
따라서, 표시장치의 구동 박막 트랜지스터에 적용되어 계조(gray scale)를 용이하게 표현하기 위해, 큰 s-팩터(s-factor)를 갖는 박막 트랜지스터가 요구되고 있다. 한편, 박막 트랜지스터가 큰 s-팩터(s-factor)를 가지더라도, 온(ON) 상태에서는 우수한 전류 특성을 가지는 것이 필요할 수 있다
본 발명의 일 실시예는, 큰 s-팩터(s-factor)를 가지며, 온(ON) 상태에서는 우수한 전류 특성을 갖는 박막 트랜지스터를 제공하고자 한다.
본 발명의 다른 일 실시예는, 문턱전압 구간에서 큰 s-팩터를 갖고, 온(ON) 상태에서 큰 전류값을 갖는 박막 트랜지스터를 제공하고자 한다.
본 발명의 또 다른 일 실시예는, 채널부 일측의 유효 게이트 전압이 타측의 유효 게이트 전압보다 낮아 문턱전압 구간에서 상대적으로 큰 s-팩터(s-factor)를 갖고, 게이트 전극과 액티브층의 간격이 크지 않아 우수한 온(ON) 전류 특성을 갖는 박막 트랜지스터를 제공하고자 한다.
본 발명의 또 다른 일 실시예는, 채널부의 일측에 도전재층을 배치하거나 보조 게이트 전극을 배치하여 큰 s-팩터(s-factor)를 가지며, 동시에 큰 온(ON) 전류 특성을 갖는 박막 트랜지스터를 제공하고자 한다.
본 발명의 또 다른 일 실시예는 큰 s-팩터를 가지는 동시에 큰 온(ON) 전류 특성을 갖는 구동 박막 트랜지스터를 포함하여, 우수한 계조(gray scale) 표현 능력 및 우수한 전류 특성을 갖는 표시장치를 제공하고자 한다.
전술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예는, 기판 상의 액티브층 및 상기 액티브층과 적어도 일부 중첩하는 제1 게이트 전극을 포함하고, 상기 액티브층은 채널부, 상기 채널부의 일측과 접촉하는 제1 연결부 및 상기 채널부의 타측과 접촉하는 제2 연결부를 포함하고, 상기 채널부 중 상기 제1 연결부와 접촉하는 제1 영역에 인가되는 유효 게이트 전압이 상기 채널부 중 상기 제2 연결부와 접촉하는 제2 영역에 인가되는 유효 게이트 전압보다 큰, 박막 트랜지스터를 제공한다.
상기 박막 트랜지스터는 상기 기판과 상기 액티브층 사이의 제1 도전재층을 더 포함하며, 상기 제1 도전재층은 상기 채널부의 제1 영역과 중첩하지 않고 상기 채널부의 제2 영역과 중첩하고, 상기 제1 도전재층은 상기 제2 연결부와 연결될 수 있다.
상기 제1 도전재층은 광차단 특성을 가질 수 있다.
상기 박막 트랜지스터는 상기 제1 게이트 전극과 상기 액티브층 사이의 제2 게이트 전극을 더 포함하며, 상기 제2 게이트 전극은 상기 채널부의 제1 영역과 중첩할 수 있다.
상기 제2 게이트 전극은 상기 채널부의 제2 영역과 중첩하지 않을 수 있다.
상기 제2 게이트 전극의 적어도 일부는 상기 제1 게이트 전극과 중첩하고, 적어도 일부는 상기 제1 게이트 전극과 중첩하지 않을 수 있다.
상기 제1 게이트 전극과 상기 제2 게이트 전극에 동일한 전압이 인가되도록 구성될 수 있다.
상기 박막 트랜지스터는 상기 제1 게이트 전극과 상기 액티브층 사이의 제2 게이트 전극을 더 포함하며, 상기 제2 게이트 전극은 상기 채널부의 제1 영역과 중첩하고 상기 채널부의 제2 영역과 중첩하지 않을 수 있다.
상기 박막 트랜지스터는 상기 기판과 상기 액티브층 사이의 제1 도전재층을 더 포함하며, 상기 제1 도전재층은 상기 채널부의 제1 영역과 중첩하지 않고 상기 채널부의 제2 영역과 중첩하고, 상기 제1 도전재층은 상기 제2 연결부와 연결될 수 있다.
상기 박막 트랜지스터는 상기 기판과 상기 액티브층 사이의 제2 도전재층을 더 포함하며, 상기 제2 도전재층은 상기 채널부의 제1 영역과 중첩하고 상기 채널부의 제2 영역과 중첩하지 않고, 상기 제2 도전재층에 상기 제1 게이트 전극과 동일한 전압이 인가되도록 구성될 수 있다.
상기 제1 게이트 전극은 단차를 가지며, 상기 제1 게이트 전극과 상기 제1 영역 사이이 거리는 상기 제1 게이트 전극과 상기 제2 영역 사이의 거리보다 작을 수 있다.
상기 박막 트랜지스터는 상기 제1 게이트 전극과 상기 액티브층 사이의 게이트 절연막을 더 포함하며, 상기 게이트 절연막은 단차를 가지며, 상기 제1 영역 상의 상기 게이트 절연막의 두께는 상기 제2 영역 상의 상기 게이트 절연막의 두께보다 작을 수 있다.
상기 박막 트랜지스터는 상기 기판과 상기 액티브층 사이의 제3 도전재층 및 상기 제3 도전재층과 상기 액티브층 사이의 버퍼층을 더 포함하며, 상기 버퍼층은 단차를 가지며, 상기 제1 영역과 중첩하는 상기 버퍼층의 두께는 상기 제2 영역과 중첩하는 상기 버퍼층의 두께보다 작을 수 있다.
제3 도전재층은 상기 제1 게이트 전극과 연결될 수 있다.
상기 액티브층의 상기 채널부는 단차를 가질 수 있다.
상기 박막 트랜지스터는 상기 기판과 상기 액티브층 사이의 제3 도전재층 및 상기 제3 도전재층과 상기 액티브층 사이의 버퍼층을 더 포함하며, 상기 버퍼층은 단차를 가지며, 상기 제1 영역과 중첩하는 상기 버퍼층의 두께는 상기 제2 영역과 중첩하는 상기 버퍼층의 두께보다 작고, 제3 도전재층은 상기 게이트 전극과 연결될 수 있다.
상기 액티브층의 상기 채널부는 단차를 가지며, 상기 제1 게이트 전극은 단차를 가질 수 있다.
상기 액티브층은 산화물 반도체 물질을 포함할 수 있다.
상기 산화물 반도체 물질은, IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계, ITZO (InSnZnO)계 및 FIZO(FeInZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다.
상기 액티브층은, 제1 산화물 반도체층 및 상기 제1 산화물 반도체층 상의 제2 산화물 반도체층을 포함할 수 있다.
상기 액티브층은, 상기 제2 산화물 반도체층 상의 제3 산화물 반도체층을 더 포함할 수 있다.
본 발명의 다른 일 실시예는, 상기 박막 트랜지스터를 포함하는, 표시장치를 제공한다.
본 발명의 일 실시예에 따른 박막 트랜지스터는 큰 s-팩터를 가지며, 동시에 온(ON) 상태에서는 큰 온(ON) 전류 특성을 갖는다. 따라서, 이러한 박막 트랜지스터가 사용되는 경우, 표시장치의 계조(gray scale) 표현 능력이 향상되고, 전류 특성 역시 향상될 수 있다.
위에서 언급된 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터의 평면도이다.
도 1b, 1c, 1d 및 1e는 각각 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 4a는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 평면도이고, 도 4b는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 6a는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 평면도이고,도 6b는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 7은 박막 트랜지스터들의 대한 문턱전압 그래프이다.
도 8a 및 8b는 박막 트랜지스터의 유효 게이트 전압을 설명하는 개략도이다.
도 9a 및 9b는 본 발명의 일 실시예에 따른 박막 트랜지스터의 유효 게이트 전압을 설명하는 개략도이다.
도 10a 및 10b는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 유효 게이트 전압을 설명하는 개략도이다.
도 11는 본 발명의 또 다른 일 실시예에 따른 표시장치의 개략도이다.
도 12는 도 11의 어느 한 화소에 대한 회로도이다.
도 13은 도 12의 화소에 대한 평면도이다.
도 14은 도 13의 I-I'를 따라 자른 단면도이다.
도 15은 본 발명의 또 다른 일 실시예에 따른 표시장치의 어느 한 화소에 대한 평면도이다.
도 16는 도 15의 II-II'를 따라 자른 단면도이다.
도 17은 본 발명의 또 다른 일 실시예에 따른 표시장치의 어느 한 화소에 대한 회로도이다.
도 18은 본 발명의 또 다른 일 실시예에 따른 표시장치의 어느 한 화소에 대한 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 알려주기 위해 제공되는 것이다. 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 구성 요소는 동일 참조 부호로 지칭될 수 있다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략된다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이라는 표현이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소가 단수로 표현된 경우, 특별히 명시적인 기재 사항이 없는 한 복수를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수 있다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 마찬가지로, 예시적인 용어인 "위" 또는 "상"은 위와 아래의 방향을 모두 포함할 수 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시될 수도 있다.
이하에서는 본 발명의 일 실시예에 따른 박막 트랜지스터 및 이를 포함하는 표시장치를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
본 발명의 실시예들에 있어서, 소스 전극과 드레인 전극이 구별되어 있지만, 소스 전극과 드레인 전극은 서로 바뀔 수 있다. 구체적으로, 어느 한 실시예에서 소스 전극으로 명명된 전극은 드레인 전극으로 사용될 수도 있고, 드레인 전극으로 명명된 전극은 소스 전극으로 사용될 수 있다. 또한, 어느 한 실시예에 따른 소스 전극은 다른 실시에에서 드레인 전극이 될 수 있고, 어느 한 실시예에 따른 드레인 전극은 다른 실시예에서 소스 전극이 될 수 있다.
본 발명의 실시예들에 있어서, 설명의 편의를 위해 소스 영역과 소스 전극을 구별하고 드레인 영역과 드레인 전극을 구별하였지만, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 소스 영역이 소스 전극이 될 수 있고, 드레인 영역이 드레인 전극이 될 수 있다. 또한, 소스 영역이 드레인 전극이 될 수도 있고, 드레인 영역이 소스 전극이 될 수도 있다.
도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터(100)의 평면도이고, 도 1b, 1c, 1d 및 1e는 각각 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다. 구체적으로, 도 1b는 도 1a의 A-A'를 자른 단면도이다.
본 발명의 일 실시예에 따른 박막 트랜지스터(100)는, 기판(110) 상의 액티브층(130) 및 액티브층(130)과 적어도 일부 중첩하는 제1 게이트 전극(151)을 포함한다. 액티브층(130)은 채널부(130n), 채널부(130n)의 일측과 접촉하는 제1 연결부(131) 및 채널부(130n)의 타측과 접촉하는 제2 연결부(132)를 포함한다. 본 발명의 일 실시예에 따르면, 채널부(130n) 중 제1 연결부(131)와 접촉하는 제1 영역에 인가되는 유효 게이트 전압이 채널부(130n) 중 제2 연결부(132)와 접촉하는 제2 영역에 인가되는 유효 게이트 전압보다 크다.
본 발명의 일 실시예에 따르면, 박막 트랜지스터(100)는 기판(110)과 액티브층(130) 사이의 제1 도전재층(171)을 더 포함한다. 제1 도전재층(171)은 채널부(130n)의 제1 영역과 중첩하지 않고, 채널부(130n)의 제2 영역과 중첩한다. 제1 도전재층(171)은 제2 연결부(132)와 연결될 수 있다.
이하, 도 1a 및 1b를 참조하여, 본 발명의 일 실시예에 따른 박막 트랜지스터(100)을 보다 상세히 설명한다.
기판(110)으로 유리 또는 플라스틱이 이용될 수 있다. 플라스틱으로 플렉서블 특성을 갖는 투명 플라스틱, 예를 들어, 폴리이미드가 이용될 수 있다. 폴리이미드가 기판(110)으로 사용되는 경우, 기판(110) 상에서 고온 증착 공정이 이루어짐을 고려할 때, 고온에서 견딜 수 있는 내열성 폴리이미드가 사용될 수 있다.
기판(110) 상에 광차단층(111)이 배치될 수 있다. 광차단층(111)은 채널부(130n)와 중첩한다. 광차단층(111)은 외부로부터 입사되는 광을 차단하여, 채널부(130n)를 보호한다.
광차단층(111)은 광차단 특성을 갖는 재료로 만들어질 수 있다. 광차단층(111)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd), 티타늄(Ti) 및 철(Fe) 중 적어도 하나를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 광차단층(111)은 전기 전도성을 가질 수 있다.
광차단층(111)은 생략될 수도 있다. 도 1b에 도시되지 않았지만, 기판(110)과 광차단층(111) 사이에 하부 버퍼층(220)이 배치될 수도 있다(도 14, 도 16 참조). 도시되지 않았지만, 광차단층(111)은 드레인 전극(161) 및 소스 전극(162) 중 어느 하나와 전기적으로 연결될 수 있다. 또한, 광차단층(111)은 제1 게이트 전극(151)과 전기적으로 연결될 수도 있다.
광차단층(111) 상에 제1 버퍼층(121)이 배치된다. 제1 버퍼층(121)은 실리콘 산화물, 실리콘 질화물 및 금속계 산화물 중 적어도 하나를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 제1 버퍼층(121)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 제1 버퍼층(121)은 단일막 구조를 가질 수도 있고, 다층막 구조를 가질 수도 있다.
제1 버퍼층(121)은 액티브층(130)을 보호한다. 또한, 제1 버퍼층(121)에 의해 광차단층(111)이 배치된 기판(110) 상부의 표면이 균일해질 수 있다.
제1 버퍼층(121) 상에 제1 도전재층(171)이 배치된다.
본 발명의 일 실시예에 따르면, 제1 도전재층(171)은 전기 전도성을 가질 수 있다. 제1 도전재층(171)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd), 티타늄(Ti) 및 철(Fe) 중 적어도 하나를 포함할 수 있다. 제1 도전재층(171)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층막 구조를 가질 수도 있다.
또한, 제1 도전재층(171)은 광차단 특성을 가질 수 있다. 따라서, 제1 도전재층(171)이 광차단층 역할을 할 수 있다. 제1 도전재층(171)은, 기판(110)으로 입사되는 광을 차단하여, 채널부(130n)를 보호할 수 있다.
제1 도전재층(171)은 기판(110)과 액티브층(130) 사이에 배치되며, 제1 도전재층(171)은 액티브층(130)의 채널부(130n) 중 일부와 중첩한다. 제1 도전재층(171)의 전기적 특성은 후술된다.
제1 도전재층(171) 상에 제2 버퍼층(122)이 배치된다. 제2 버퍼층(122)은 실리콘 산화물, 실리콘 질화물 및 금속계 산화물 중에서 선택된 적어도 하나를 절연성 물질을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 제2 버퍼층(122)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 제2 버퍼층(122)은 단일막 구조를 가질 수도 있고, 다층막 구조를 가질 수도 있다.
제2 버퍼층(122)은 액티브층(130)을 보호한다. 또한, 제2 버퍼층(122)에 의해 기판(110) 상부의 표면이 균일해질 수 있다. 제2 버퍼층(122))은 제1 도전재층(171)과 채널부(130n)가 이격 및 절연되도록 한다.
본 발명의 일 실시예에 따르면, 제1 버퍼층(121)과 제2 버퍼층(122) 통합하여 버퍼층(120)이라고 한다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 제1 버퍼층(121)과 제2 버퍼층(122) 각각을 버퍼층이라고 할 수도 있다. 본 발명의 일 실시예에 따르면, 기판(110)과 액티브층(130) 사이에 배치되는 각각의 절연층을 버퍼층이라고 할 수도 있다.
액티브층(130)은 제2 버퍼층(122) 상에 배치된다.
액티브층(130)은 반도체 물질에 의하여 형성될 수 있다. 액티브층(130)은, 예를 들어, 비정질 실리콘 반도체 물질, 다결정 실리콘 반도체 물질 및 산화물 반도체 중 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 액티브층(130)은 산화물 반도체 물질을 포함할 수 있다. 산화물 반도체 물질은, 예를 들어, IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO (InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계, ITZO(InSnZnO)계 및 FIZO(FeInZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질로 액티브층(130)이 만들어질 수도 있다.
액티브층(130)은 채널부(130n), 제1 연결부(131) 및 제2 연결부(132)를 포함할 수 있다. 채널부(130n)는 제1 게이트 전극(151)과 중첩한다.
채널부(130n)의 일부는 제1 도전재층(171)과 중첩하지 않고, 채널부(130n)의 다른 일부는 제1 도전재층(171)과 중첩한다. 본 발명의 일 실시예에 따르면, 채널부(130n)의 영역 중 제1 도전재층(171)과 중첩하지 않는 영역을 제1 영역이라고 하고, 제1 도전재층(171)과 중첩하는 영역을 제2 영역이라고 할 수 있다.
본 발명의 일 실시예에 따르면, 채널부(130n)의 제1 영역은 제1 연결부(131)와 접촉하고, 채널부(130n)의 제2 영역은 제2 연결부(132)와 접촉한다.
액티브층(130)의 제1 연결부(131) 및 제2 연결부(132)는 제1 게이트 전극(151)과 중첩하지 않도록 설계될 수 있다. 제1 연결부(131) 및 제2 연결부(132)는 반도체 물질의 선택적 도체화에 의하여 형성될 수 있다.
본 발명의 일 실시예에 따르면, 액티브층(130)의 제1 연결부(131)는 드레인 영역이 되고, 제2 연결부(132)는 소스 영역이 될 수 있다. 본 발명의 일 실시예에 따르면, 제1 연결부(131)를 드레인 전극이라고 하고, 제2 연결부(132)를 소스 전극이라고 할 수도 있다.
그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 제1 연결부(131)가 소스 영역이 되고, 제2 연결부(132)가 드레인 영역이 될 수도 있으며, 또한, 제1 연결부(131)를 소스 전극이라고 하고, 제2 연결부(132)를 드레인 전극이라고 할 수도 있다.
액티브층(130) 상에 게이트 절연막(140)이 배치된다. 게이트 절연막(140)은 실리콘 산화물, 실리콘 질화물 및 금속계 산화물 중 적어도 하나를 포함할 수 있다. 게이트 절연막(140)은 단일막 구조를 가질 수도 있고, 다층막 구조를 가질 수도 있다.
도 1b을 참조하면, 게이트 절연막(140)은 패터닝되지 않고, 기판(110) 상의 전체 면 상에 일체로 형성될 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 게이트 절연막(140)이 패터닝될 수도 있다. 예를 들어, 게이트 절연막(140)은 제1 게이트 전극(151)에 대응되는 형상으로 패터닝될 수 있다.
게이트 절연막(140)은 채널부(130n)를 보호한다.
제1 게이트 전극(151)은 게이트 절연막(140) 상에 배치된다. 제1 게이트 전극(151)은 액티브층(130)의 채널부(130n)와 중첩한다.
제1 게이트 전극(151)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있다. 제1 게이트 전극(151)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층막 구조를 가질 수도 있다.
제1 게이트 전극(151) 상에 층간 절연막(180)이 배치된다. 층간 절연막(180)은 절연 물질로 이루어진 절연층이다. 층간 절연막(180)은 유기물로 이루어질 수도 있고, 무기물로 이루어질 수도 있으며, 유기물층과 무기물층의 적층체로 이루어질 수도 있다.
층간 절연막(180) 상에 드레인 전극(161) 및 소스 전극(162)이 배치된다.
드레인 전극(161)은 콘택홀(CH1)을 통해 액티브층(130)과 연결된다. 구체적으로, 드레인 전극(161)은 콘택홀(CH1)을 통해 액티브층(130)의 제1 연결부(131)과 전기적으로 연결될 수 있다.
소스 전극(162)은 드레인 전극(161)과 이격되어 콘택홀(CH2)을 통해 액티브층(130)과 연결된다. 구체적으로, 소스 전극(162)은 콘택홀(CH2)을 통해 액티브층(130)의 제2 연결부(132)와 전기적으로 연결될 수 있다. 또한, 소스 전극(162)은 다른 콘택홀(CH3)을 통해 제1 도전재층(171)과 연결된다. 그 결과, 제1 도전재층(171)이 액티브층(130)의 제2 연결부(132)와 연결될 수 있다.
드레인 전극(161) 및 소스 전극(162)은 각각 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 드레인 전극(161) 및 소스 전극(162)은 각각 금속 또는 금속의 합금으로 만들어진 단일층으로 이루어질 수도 있고, 2층 이상의 다중층으로 이루어질 수도 있다.
도 1a 및 1b에 제1 연결부(131)와 드레인 전극(161)이 구별되어 도시되어 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 제1 연결부(131)가 드레인 전극이 될 수 있고, 지시부호 "161"로 표시된 전극은 연결전극 또는 브릿지가 될 수 있다.
도 1a 및 1b에 제2 연결부(132)와 소스 전극(162)이 구별되어 도시되어 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 제2 연결부(131)가 소스 전극이 될 수 있고, 지시부호 "162"로 표시된 전극은 연결전극 또는 브릿지가 될 수 있다.
본 발명의 일 실시예에 따르면, 전기 전도성을 갖는 제1 도전재층(171)이 기판(110)과 액티브층(130) 사이에 배치된다. 구체적으로, 제1 도전재층(171)은 채널부(130n)의 일부와 중첩하고, 채널부(130n)의 다른 일부와는 중첩하지 않도록 설계될 수 있다.
본 발명의 일 실시예에 따르면, 채널부(130n)의 영역 중 제1 도전재층(171)과 중첩하지 않는 영역을 제1 영역이라고 하고, 제1 도전재층(171)과 중첩하는 영역을 제2 영역이라고 할 수 있다. 따라서, 제1 도전재층(171)은 채널부(130n)의 제1 영역과 중첩하지 않고, 채널부(130n)의 제2 영역과 중첩한다고 할 수 있다.
본 발명의 일 실시예에 따르면, 채널부(130n)의 제1 영역은 제1 연결부(131)와 접촉하고, 채널부(130n)의 제2 영역은 제2 연결부(132)와 접촉한다. 또한, 제1 도전재층(171)이 소스 전극(162)과 연결된다. 그 결과, 제1 도전재층(171), 제2 연결부(132) 및 소스 전극(162)에 동일한 전압이 인가될 수 있다.
제1 도전재층(171)에 인가되는 전압은 채널부(130n) 중 일부 영역에 영향을 미친다. 제1 도전재층(171)에 인가되는 전압은 채널부(130n)의 영역 중 제1 도전재층(171)과 중첩하는 영역인 제2 영역에 영향을 미칠 수 있다.
예를 들어, 제1 도전재층(171)에 의한 전기적인 영향으로 인해, 제1 게이트 전극(151)에 의해 채널부(130n)에 인가되는 전계 효과가 감소될 수 있다. 구체적으로, 제1 게이트 전극(151)에 의해 채널부(130n)에 전계가 인가되는데, 제1 도전재층(171)에 의한 전기적인 영향으로 인해, 채널부(130n)의 제2 영역에 인가되는 전계 효과가 감소될 수 있다.
따라서, 본 발명의 일 실시예에 따르면, 채널부(130n) 중 제1 연결부(131)와 접촉하는 제1 영역에 인가되는 유효 게이트 전압(Veff)이 채널부(130n) 중 제2 연결부(132)와 접촉하는 제2 영역에 인가되는 유효 게이트 전압(Veff)보다 클 수 있다. 본 발명의 일 실시예에 따르면, 채널부(130n)의 제2 영역에 인가되는 유효 게이트 전압(Veff)은 채널부(130n)의 제1 영역에 인가되는 유효 게이트 전압(Veff)보다 작을 수 있다.
그 결과, 박막 트랜지스터(100)의 s-팩터(s-factor)가 증가할 수 있다.
이하 s-팩터(s-factor)를 상세히 설명한다.
s-팩터(sub-threshold swing: s-factor)는 박막 트랜지스터(100)의 게이트 전압(Gate Voltage)에 대한 드레인-소스 전류(Drain-Source Current) 그래프에 있어서, 문턱전압(Vth) 구간에서 그래프의 기울기의 역수값으로 구해진다. s-팩터는, 예를 들어, 박막 트랜지스터(100)의 문턱전압(Vth) 구간에서, 게이트 전압에 대한 드레인-소스 전류의 변화 정도를 나타내는 지표로 사용될 수 있다.
s-팩터가 커지면, 문턱전압(Vth) 구간에서 게이트 전압에 대한 드레인-소스 전류(IDS) 변화율이 완만해진다.
s-팩터는, 예를 들어, 도 7에 도시된 전류변화 그래프에 의하여 설명될 수 있다. 도 7은 박막 트랜지스터들에 대한 문턱전압 그래프이다. 구체적으로, 도 7은 게이트 전압(VGS)에 대한 드레인-소스 전류(IDS)를 표시하고 있다. 도 7에 도시된 그래프의 문턱전압(Vth) 구간에서, 게이트 전압(VGS)에 대한 드레인-소스 전류(IDS) 그래프 기울기의 역수가 s-팩터이다. 그래프의 기울기가 급하면 s-팩터가 작고, 그래프의 기울기가 작으면 s-팩터가 크다. s-팩터가 크면, 문턱전압(Vth) 구간에서 게이트 전압에 대한 드레인-소스 전류(IDS) 변화율이 완만하다.
s-팩터가 커지면, 문턱전압(Vth) 구간에서 게이트 전압에 대한 드레인-소스 전류(IDS) 변화율이 완만해지기 때문에, 게이트 전압(VGS)을 조절하는 것에 의하여 드레인-소스 전류(IDS)의 크기를 조절하는 것이 용이해진다.
전류에 의해 구동되는 표시장치, 예를 들어, 유기발광 표시장치에서, 화소의 계조는 구동 박막 트랜지스터의 드레인-소스 전류(IDS)의 크기를 조절하는 것에 의하여 제어될 수 있다. 구동 박막 트랜지스터의 드레인-소스 전류(IDS)의 크기는 게이트 전압에 의하여 결정된다. 따라서, 전류에 의해 구동되는 유기발광 표시장치에서, 구동 박막 트랜지스터(Driving TR)의 s-팩터(s-factor)가 클수록 화소의 계조(gray scale)를 조정하는 것이 용이하다.
본 발명의 일 실시예에 따르면, 제1 도전재층(171)은 소스 전극(162)과 인접하는 채널부(130n)의 제2 영역과 중첩하기 때문에, 제1 도전재층(171)에 소스 전극(162)과 동일한 전압이 인가되는 경우, 제1 도전재층(171)은 채널부(130n)의 제2 영역에 전기적인 영향이 가해질 수 있다. 제1 도전재층(171)에 의한 전기적인 영향으로 인해, 제1 게이트 전극(151)에 의해 채널부(130n)의 제2 영역에 인가되는 전계 효과가 감소될 수 있다. 그 결과, 제1 도전재층(171)를 포함하는 박막 트랜지스터(100)의 s-팩터가 증가할 수 있다.
제1 도전재층(171)이 박막 트랜지스터(100)의 s-팩터에 미치는 영향은 도 8a, 8b, 9a 및 9b에 의하여 설명될 수 있다.
도 8a 및 8b는 도 1b과 유사한 구조를 가지되, 제1 도전재층(171)을 갖지 않는 박막 트랜지스터(비교예 1)의 유효 게이트 전압(Veff)을 설명하는 개략도이다.
도 8a는 박막 트랜지스터에 게이트 전압(VGS)이 전압이 인가될 때, 발생될 수 있는 커패시턴스(Cap)를 개략적으로 도시하고 있다. 여기서, 게이트 전압(VGS)은 소스 전극(162)과 제1 게이트 전극(151) 사이의 전압이다. 본 발명의 일 실시예에 따르면, 게이트 전압(VGS)은 제2 연결부(132)와 제1 게이트 전극(151) 사이의 전압이라고 할 수도 있다.
8a는 박막 트랜지스터가 완전히 온(ON)되기 전, 문턱전압(Vth) 부근 전압에서의 커패시턴스(Cap) 관계를 개략적으로 설명하고 있다.
도 8a에 도시된 바와 같이, 제1 도전재층(171)을 갖지 않는 박막 트랜지스터(비교예 1)에 게이트 전압(VGS)이 전압이 인가되면, 액티브층(130)의 채널부(130n)와 제1 게이트 전극(151)(Gate) 사이에 커패시턴스(CGI)가 형성되고, 또한, 채널부(130n)와 제2 연결부(132)(Source) 사이에도 커패시턴스(CCH)가 형성될 수 있다.
채널부(130n)와 제2 연결부(132)(Source) 사이에 형성되는 커패시턴스(CCH)는, N형 반도체 특성을 갖는 산화물 반도체층으로 이루어진 채널부(130n)에서, 고전압 단자인 소스 전극(161)과 저전압 단자인 드레인 전극(162) 사이에 형성되는 커패시턴스라고 할 수 있다. 이하 동일하다.
도 8a에 따른 커패시턴스(Cap) 및 전압의 관계는 도 8b와 같이 표시될 수 있다. 도 8b를 참조하면, 채널부(130n)와 제2 연결부(132)(Source) 사이의 커패시턴스(CCH)로 인해, 게이트 전압(VGS)이 모두 유효하게 채널부(130n)에 인가되는 것은 아니다. 그 결과, 전압 손실이 발생될 수 있다.
도 8b를 참조하면, 박막 트랜지스터의 구동 시, 게이트 전압(VGS) 중 채널부(130n)에 유효하게 인가되는 전압을 유효 게이트 전압(Veff)라고 할 때, 유효 게이트 전압(Veff)은 다음 식 1에 의하여 구해질 수 있다.
[식 1]
Veff = [CGI / (CGI + CCH)] x VGS
도 9a 및 9b는 본 발명의 일 실시예에 따른 박막 트랜지스터(100)의 유효 게이트 전압(Veff)을 설명하는 개략도이다.
도 9a는 본 발명의 일 실시예에 따른 박막 트랜지스터(100)에 게이트 전압(VGS)이 전압이 인가될 때, 발생될 수 있는 커패시턴스(Cap)를 개략적으로 도시하고 있다. 도 9a는 박막 트랜지스터(100)가 완전히 온(ON)되기 전, 문턱전압(Vth) 부근 전압에서의 커패시턴스(Cap) 관계를 개략적으로 설명하고 있다.
도 9a에 도시된 바와 같이, 박막 트랜지스터(100)에 게이트 전압(VGS)이 전압이 인가되면, 액티브층(130)의 채널부(130n)와 제1 게이트 전극(151) 사이에 커패시턴스(CGI)가 형성되고, 채널부(130n)와 제2 연결부(132)(Source) 사이에도 커패시턴스(CCH)가 형성되고, 추가로 채널부(130n)와 제1 도전재층(171) 사이에 커패시턴스(CBUF)가 형성될 수 있다.
도 9a에 따른 커패시턴스(Cap) 및 전압의 관계는 도 9b와 같이 표시될 수 있다. 도 9b를 참조하면, 채널부(130n)와 제2 연결부(132)(Source) 사이의 커패시턴스(CCH) 및 채널부(130n)와 제1 도전재층(171) 사이의 커패시턴스(CBUF)로 인해, 게이트 전압(VGS)이 모두 유효하게 채널부(130n)에 인가되는 것은 아니며, 전압 손실이 발생될 수 있다.
본 발명의 일 실시예에 따르면, 제1 도전재층(171)과 소스 전극(162) 및 제2 연결부(132)가 전기적으로 연결되어 있다. 그 결과, 채널부(130n)와 제1 도전재층(171) 사이에 추가로 커패시턴스(CBUF)가 발생되어, 전압 손실의 원인이 되는 커패시턴스(Cap)가 증가한다(CCH + CBUF).
따라서, 도 9b를 참조하면, 게이트 전압(VGS) 중 채널부(130n)에 유효하게 인가되는 전압을 유효 게이트 전압(Veff)라고 할 때, 유효 게이트 전압(Veff)은 다음 식 2에 의하여 구해질 수 있다.
[식 2]
Veff = [CGI / (CGI + CCH + CBUF)] x VGS
식 2를 참조하면, 채널부(130n)와 제1 도전재층(171) 사이의 커패시턴스(CBUF)로 인해, 식 2의 분모 부분이 증가하였다. 그에 따라, 유효 게이트 전압(Veff)의 감소가 식 1에 비하여 상대적으로 더 크다. 따라서, 게이트 전압(VGS)이 인가될 때, 본 발명의 일 실시예에 따른 박막 트랜지스터(100)에서 드레인-소스 전류(IDS)의 증가 속도가 감소되며, 그 결과, s-팩터가 증가되는 효과가 발생한다.
본 발명의 일 실시예에 따르면, 제1 도전재층(171)이 채널부(130n)의 제2 영역과 중첩한다. 그 결과, 채널부(130n) 중 소스 전극(162) 및 제2 연결부(132)와 연결되는 부분인 제2 영역에서 유효 게이트 전압(Veff)의 감소가 현저해질 수 있다.
따라서, 본 발명의 일 실시예에 따르면, 박막 트랜지스터(100)가 완전히 온(ON)되기 전 문턱전압(Vth) 구간에서, 소스 전극(162) 부근에서의 전류 증가가 지연되어, 드레인-소스 전류(IDS)의 증가 속도 현저하게 지연되며, 그 결과, s-팩터가 증가되는 효과가 발생한다. 이와 같이, 제1 도전재층(171)은 본 발명의 일 실시예에 따른 박막 트랜지스터(100)의 s-팩터를 증가시키는 역할을 할 수 있다.
반면, 채널부(130n) 중 드레인 전극(161) 및 제1 연결부(131)와 연결되는 부분인 제1 영역은 제1 도전재층(171)과 중첩하지 않을 수 있다. 따라서, 채널부(130n)의 제1 영역에서는 유효 게이트 전압(Veff)의 감소가 크지 않다. 그 결과, 본 발명의 일 실시예에 따른 박막 트랜지스터(100)가 온(ON)된 상태에서는 드레인 전극(161) 및 제1 영역을 경유하여 전하가 충분히 원활하게 이동할 수 있기 때문에, 박막 트랜지스터(100)의 온(ON) 전류가 감소되지 않는다.
종래, 박막 트랜지스터의 s-팩터를 증가시키기 위하여 게이트 전극과 채널부의 거리를 증기시키는 방법이 적용되었다. 이 경우, s-팩터는 증가하지만 박막 트랜지스터의 온(ON) 전류가 감소하는 문제가 있었다.
반면, 본 발명의 일 실시예에 따르면, 채널부(130n) 중 소스 전극(162) 및 제2 연결부(132)와 연결되는 부분인 제2 영역에 중첩하도록 제1 도전재층(171)을 배치함으로써, 박막 트랜지스터(100)의 s-팩터를 증가시키면서도 박막 트랜지스터(100)의 온(ON) 전류를 감소시키지 않아, 박막 트랜지스터(100)가 우수한 온(ON) 전류 특성을 가질 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터(100)는 큰 s-팩터(s-factor)를 가지기 때문에, 표시장치의 구동 트랜지스터로 사용될 수 있다.
도 1c는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다. 이하, 중복을 피하기 위하여, 이미 설명된 구성요소에 대한 설명은 생략된다.
도 1c를 참조하면, 게이트 절연막(140)이 패터닝될 수 있다. 도 1c에 도시된 박막 트랜지스터에 있어서, 게이트 절연막(140)은 제1 게이트 전극(151)을 마스크로 하는 식각에 의하여 패터닝될 수 잇다.
도 1d 및 1e는 각각 본 발명의 다른 일 실시예들에 따른 박막 트랜지스터의 단면도이다.
도 1d의 박막 트랜지스터는, 도 1b의 박막 트랜지스터(100)와 비교하여, 액티브층(130)이 다층 구조를 갖는다.
도 1d를 참조하면, 액티브층(130)은 기판(110) 상의 제1 산화물 반도체층(130a) 및 제1 산화물 반도체층(130a) 상의 제2 산화물 반도체층(130b)을 포함한다. 제1 산화물 반도체층(130a)과 제2 산화물 반도체층(130b)은 동일한 반도체 물질을 포함할 수도 있고, 서로 다른 반도체 물질을 포함할 수도 있다.
제1 산화물 반도체층(130a)은 제2 산화물 반도체층(130b)을 지지한다. 따라서, 제1 산화물 반도체층(130a)을 "지지층"이라고도 한다. 채널부(130n) 제2 산화물 반도체층(130b)에 형성될 수 있다. 따라서, 제2 산화물 반도체층(130b)을 "채널층"이라고도 한다. 그러나 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 채널부(130n)는 제1 산화물 반도체층(130a)에도 형성될 수 있다.
액티브층(130)이 제1 산화물 반도체층(130a)과 제2 산화물 반도체층(130b)으로 이루어진 구조로 바이 레이어(bi-layer) 구조 라고도 한다.
도 1e의 박막 트랜지스터는, 도 1d의 박막 트랜지스터와 비교하여, 액티브층(130)이 제2 산화물 반도체층(130b) 상의 제3 산화물 반도체층을 더 포함한다.
도 1e를 참조하면, 액티브층(130)은 제1 산화물 반도체층(130a), 제2 산화물 반도체층(130b) 및 제3 산화물 반도체층을 포함한다. 그러나, 본 발명의 다른 일 실시예가 이에 한정되는 것은 아니며, 액티브층(130)은 다른 반도체층을 더 포함할 수도 있다.
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터(200)의 단면도이다.
도 2의 박막 트랜지스터(200)는, 도 1b의 박막 트랜지스터(100)와 비교하여, 제1 게이트 전극(151)과 액티브층(130) 사이에 배치된 제2 게이트 전극(152)을 더 포함한다. 도 2를 참조하면, 액티브층(130) 상에 제1 게이트 절연막(141)이 배치되고, 제1 게이트 절연막(141) 상에 제2 게이트 전극(152)이 배치되고, 제2 게이트 전극(152) 상에 제2 게이트 절연막(142)이 배치되고, 제2 게이트 절연막(142) 상에 제1 게이트 전극(151)이 배치될 수 있다. 도 2의 박막 트랜지스터(200)는 제1 도전재층(171)을 포함한다.
본 발명의 일 실시예에 따르면,제2 게이트 전극(152)은 채널부(130n)의 제1 영역과 중첩한다. 또한, 제2 게이트 전극(152)은 채널부(130n)의 제2 영역과 중첩하지 않도록 설계될 수 있다. 이 경우, 제2 게이트 전극(152)은 제1 도전재층(171)과 중첩하지 않을 수 있다.
도 2를 참조하면, 제2 게이트 전극(152)의 적어도 일부는 제1 게이트 전극(151)과 중첩하고, 제2 게이트 전극(152)의 적어도 일부는 제1 게이트 전극(151)과 중첩하지 않을 수 있다. 본 발명의 일 실시예에 따르면, 제2 게이트 전극(152)의 일부만이 제1 게이트 전극(151)과 중첩할 수 있다.
본 발명의 일 실시예에 따르면, 제1 게이트 전극(151)과 제2 게이트 전극(152)에 동일한 전압이 인가되도록 구성될 수 있다. 도 2를 참조하면, 게이트 연결 전극(163) 및 콘택홀들(CH4, CH5)에 의하여 제1 게이트 전극(151)과 제2 게이트 전극(152)이 서로 전기적으로 연결될 수 있다.
제2 게이트 전극(152)은 제1 게이트 전극(151)과 함께, 액티브층(130)의 채널부(130n)에 전계를 인가하는 게이트 전극 역할을 할 수 있다.
본 발명의 일 실시예에 따르면, 제2 게이트 전극(152)은, 채널부(130n) 중 드레인 전극(161) 및 제1 연결부(131)와 연결되는 부분인 제1 영역과 중첩한다. 제2 게이트 전극(152)은 제1 게이트 전극(151)보다 채널부(130n)에 가까이 배치되기 때문에, 제1 게이트 전극(151)보다 효율적으로 채널부(130n)의 제1 영역에 전계를 인가할 수 있다. 그 결과, 제2 게이트 전극(152)으로 인하여, 박막 트랜지스터(200)의 온(ON) 전류가 향상될 수 있다.
한편, 제2 게이트 전극(152)은 채널부(130n)의 제2 영역과 중첩하지 않도록 설계될 수 있다. 따라서, 제2 게이트 전극(152)은 채널부(130n)의 제2 영역에 인가되는 전계 효과에 영향을 주지 않을 수 있다. 또는, 제2 게이트 전극(152)과 채널부(130n)의 제2 영역이 중첩하더라도 중첩 영역을 최소화 하여, 제2 게이트 전극(152)에 의한 채널부(130n)의 제2 영역에 대한 전계 효과를 최소화할 수 있다. 그 결과, 제2 게이트 전극(152)에 게이트 전압이 인가되더라도, 드레인-소스 전류(IDS)의 증가 속도에 영향을 주지 않을 수 있다. 그렇기 때문에, 제2 게이트 전극(152)이 배치되더라도, 박막 트랜지스터(200)의 s-팩터가 감소하지 않을 수 있다.
이와 같이, 채널부(130n)의 제1 영역과 중첩하여, 제1 게이트 전극(151)과 액티브층(130) 사이에 배치된 제2 게이트 전극(152)은, 박막 트랜지스터(200)의 s-팩터를 감소시키지 않으면서, 박막 트랜지스터(200)의 온(ON) 전류가 향상될 수 있다.
도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(300)의 단면도이다.
도 3의 박막 트랜지스터(300)는, 도 1b의 박막 트랜지스터(100)와 비교하여, 제1 게이트 전극(151)과 액티브층(130) 사이에 배치된 제2 게이트 전극(152)을 더 포함한다. 또한, 도 3의 박막 트랜지스터(300)는, 도 1b의 박막 트랜지스터(100)와 비교하여, 제1 도전재층(171)을 포함하지 않을 수 있다.
도 3을 참조하면, 광차단층(111)은 콘택홀(CH)을 통하여 소스 전극(162)과 연결될 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 광차단층(111)은 드레인 전극(161) 또는 제1 게이트 전극(151)과 전기적으로 연결될 수도 있다.
도 3을 참조하면, 액티브층(130) 상에 제1 게이트 절연막(141)이 배치되고, 제1 게이트 절연막(141) 상에 제2 게이트 전극(152)이 배치되고, 제2 게이트 전극(152) 상에 제2 게이트 절연막(142)이 배치되고, 제2 게이트 절연막(142) 상에 제1 게이트 전극(151)이 배치될 수 있다.
본 발명의 일 실시예에 따르면, 제2 게이트 전극(152)은 채널부(130n)의 제1 영역과 중첩한다. 도 3에 따른 박막 트랜지스터(300)에 있어서, 채널부(130n) 중 제2 게이트 전극(152)과 중복하는 영역을 제1 영역이라 하고, 제2 게이트 전극(152)과 중복하지 않는 영역을 제2 영역이라 할 수 있다.
구체적으로, 채널부(130n) 중 제1 게이트 전극(151)과 중첩하고 제2 게이트 전극(152)과 중복하지 않는 영역을 제2 영역이라 할 수 있다.
도 3을 참조하면, 제2 게이트 전극(152)의 적어도 일부는 제1 게이트 전극(151)과 중첩하고, 제2 게이트 전극(152)의 적어도 일부는 제1 게이트 전극(151)과 중첩하지 않을 수 있다. 본 발명의 일 실시예에 따르면, 제2 게이트 전극(152)의 일부만이 제1 게이트 전극(151)과 중첩할 수 있다.
본 발명의 일 실시예에 따르면, 제1 게이트 전극(151)과 제2 게이트 전극(152)에 동일한 전압이 인가되도록 구성될 수 있다. 도 3를 참조하면, 게이트 연결 전극(163) 및 콘택홀들(CH4, CH5)에 의하여 제1 게이트 전극(151)과 제2 게이트 전극(152)이 전기적으로 서로 연결될 수 있다.
제2 게이트 전극(152)은 제1 게이트 전극(151)과 함께, 액티브층(130)의 채널부(130n)에 전계를 인가하는 게이트 전극 역할을 할 수 있다.
제2 게이트 전극(152)은 제1 게이트 전극(151)보다 채널부(130n)에 가까이 배치되기 때문에, 제1 게이트 전극(151)보다 효율적으로 채널부(130n)의 제1 영역에 전계를 인가할 수 있다. 이와 같이, 제2 게이트 전극(152)으로 인하여, 고전압이 인가되는 제1 영역이 큰 전계 효과를 받기 때문에, 박막 트랜지스터(200)의 온(ON) 전류가 향상될 수 있다.
채널부(130n)의 제2 영역은 제2 게이트 전극(152)과 중첩하지 않고 제1 게이트 전극(151)과 중첩한다. 채널부(130n)의 제2 영역은 제1 게이트 전극(151)에 의한 전계 효과만 받는다. 그런데, 제1 게이트 전극(151)은 제2 게이트 전극(152)보다 채널부(130n)로부터 멀리 떨어져 있다. 따라서, 채널부(130n)의 제2 영역에 인가되는 전계 효과는 채널부(130n)의 제1 영역에 인가되는 전계 효과보다 작다. 그 결과, 제1 게이트 전극(151)과 제2 게이트 전극(152)에 게이트 전압이 인가되는 경우, 제2 영역에 인가되는 전계 효과가 작기 때문에, 문턱전압(Vth) 구간에서 드레인-소스 전류(IDS)의 증가 속도가 매우 적어, 문턱전압 그래프의 기울기기 작다. 따라서, 도 3에 도시된 박막 트랜지스터(300)는 큰 s-팩터를 가질 수 있다.
이와 같이, 채널부(130n)의 제1 영역과 중첩하여 제1 게이트 전극(151)과 액티브층(130) 사이에 배치된 제2 게이트 전극(152)을 포함하는 도 3의 박막 트랜지스터(300)는 상대적으로 큰 s-팩터를 가지며, 동시에 우수한 온(ON) 전류 특성을 가질 수 있다.
도 4a는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(100)의 평면도이고, 도 4b는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(400)의 단면도이다. 구체적으로, 도 4b는 도 4a의 B-B'를 자른 단면도이다.
도 4a 및 4b를 참조하면, 박막 트랜지스터(400)는, 기판(110)과 액티브층(130) 사이의 제2 도전재층(172)을 포함할 수 있다. 제2 도전재층(172)은 채널부(130n)의 제1 영역과 중첩하고, 채널부(130n)의 제2 영역과 중첩하지 않을 수 있다. 도 4b의 박막 트랜지스터(400)는, 도 1b의 박막 트랜지스터(100)와 비교하여, 제1 도전재층(171)을 포함하지 않고, 제2 도전재층(172)을 포함하는 구성을 예시하고 있다.
본 발명의 또 다른 일 실시예에 따르면, 채널부(130n) 중 제2 도전재층(172)과 중첩하는 영역을 제1 영역이라 하고, 제2 도전재층(172)과 중첩하지 않는 영역을 제2 영역이라 할 수 있다.
본 발명의 또 다른 일 실시예에 따르면, 제2 도전재층(172)은 제1 게이트 전극(151)과 동일한 전압을 가지도록 구성될 수 있다. 도 4b를 참조하면, 제2 도전재층(172)은 제1 게이트 전극(151)과 연결될 수 있다. 구체적으로, 층간 절연막(180) 상의 연결 전극(164) 및 콘택홀들(CH6, CH7)에 의하여 제2 도전재층(172)이 제1 게이트 전극(151)과 연결될 수 있다.
제2 도전재층(172)에, 제1 게이트 전극(151)에 인가되는 전압과 동일한 게이트 전압이 인가될 수 있다. 도 4b의 박막 트랜지스터(400)는 더블 게이트 구조를 가진다고 할 수 있다. 더블 게이트 구조로 인해, 도 4b의 채널부(130n) 중 제1 영역에 인가되는 전계 효과가 증가될 수 있다.
제2 도전재층(172)에 의한 유효 게이트 전압(Veff)은 도 10a 및 10b에 의하여 설명될 수 있다.
도 10a는 도 4b의 박막 트랜지스터(400)에 게이트 전압(VGS)이 전압이 인가될 때, 발생될 수 있는 커패시턴스(Cap)를 개략적으로 도시하고 있다. 도 10a는 박막 트랜지스터(400)가 완전히 온(ON)되기 전, 문턱전압(Vth) 부근 전압에서의 커패시턴스(Cap) 관계를 개략적으로 도시하고 있다.
도 10a에 도시된 바와 같이, 박막 트랜지스터(400)에 게이트 전압(VGS)이 전압이 인가되면, 채널부(130n)와 제1 게이트 전극(151) 사이에 커패시턴스(CGI)가 형성되고, 채널부(130n)와 제2 연결부(132) 사이에 커패시턴스(CCH)가 형성된다.
또한, 도 10a를 참조하면, 채널부(130n)와 제2 도전재층(172) 사이에도 커패시턴스(CBUF)가 형성될 수 있다. 채널부(130n)와 제2 도전재층(172) 사이의 커패시턴스(CBUF)는 채널부(130n)의 제1 영역과 제2 도전재층(172) 사이에 형성되는 커패시턴스라고 할 수 있다.
도 10a에 따른 커패시턴스(Cap) 및 전압의 관계는 도 10b와 같이 표시될 수 있다.
본 발명의 일 실시예에 따르면, 제2 도전재층(172)과 제1 게이트 전극(151)이 전기적으로 연결되어 있기 때문에, 제2 도전재층(172)에 의해 채널부(130n)의 제1 영역에 게이트 전압이 인가되는 것과 같은 효과가 발생된다. 그 결과, 채널부(130n)와 제2 도전재층(172) 사이의 커패시턴스(CBUF)에 대응되는 만큼의 유효 게이트 전압(Veff)이 증가하는 효과가 발생된다.
도 10b를 참조하면, 제1 박막 트랜지스터(TR1)의 구동 시, 채널부(130n)의 제1 영역에 인가되는 유효 게이트 전압(Veff)은 다음 식 3에 의하여 구해질 수 있다.
[식 3]
Veff = [CGI + CBUF) / (CGI + CCH + CBUF)] x VGS
식 3을 참조하면, 식 2와 비교하여, 채널부(130n)와 제2 도전재층(172) 사이의 커패시턴스(CBUF)로 인해, 식 3의 분자 부분이 증가하였다. 이와 같이, 채널부(130n)의 제1 영역에 인가되는 유효 게이트 전압(Veff)이 증가함에 따라, 박막 트랜지스터(200)의 온(ON) 전류가 향상될 수 있다.
따라서, 박막 트랜지스터(400)의 s-팩터를 증가시키기 위해, 액티브층(130)의 채널부(130n)와 제1 게이트 전극(151)의 이격 거리를 크게 하더라도, 본 발명의 도 4b와 같은 구조를 가지는 경우, 박막 트랜지스터(400)의 온(ON) 전류가 감소되지 않을 수 있다.
도 4b를 참조하면, 액티브층(130)의 채널부(130n)와 제1 게이트 전극(151)의 이격 거리를 크게 하여 박막 트랜지스터(400)의 s-팩터를 증가시킬 수 있고, 또한, 채널부(130n)의 제1 영역과 중첩하며 제1 게이트 전극(151)과 연결된 제2 도전재층(172)을 배치함으로써, 박막 트랜지스터(400)의 온(ON) 전류가 감소되지 않도록 할 수 있다.
이와 같이, 채널부(130n)의 제1 영역과 중첩하며 제1 게이트 전극(151)과 연결된 제2 도전재층(172)을 포함함으로써, 도 4b의 박막 트랜지스터(400)는 상대적으로 큰 s-팩터를 가지며, 우수한 온(ON) 전류 특성을 가질 수 있다.
도 5는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(500)의 단면도이다.
도 5를 참조하면, 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(500)는, 단차를 갖는 제1 게이트 전극(151)을 포함한다.
도 5를 참조하면, 제1 게이트 전극(151)과 액티브층(130) 사이의 게이트 절연막(140)은 단차를 갖는다. 구체적으로, 게이트 절연막(140)은 제1 게이트 절연막(141)과 제2 게이트 절연막(142)을 포함할 수 있다. 제1 게이트 절연막(141)은 채널부(130n)의 전체 영역을 커버할 수 있다. 제2 게이트 절연막(142)은 채널부(130n) 중 일부 영역만을 커버할 수 있다. 보다 구체적으로, 제2 게이트 절연막(142)은 채널부(130n) 중 제2 연결부(132)와 인접한 영역만을 커버할 수 있다.
도 5를 참조하면, 채널부(130n) 중 제2 게이트 절연막(142)과 중첩하지 않는 영역을 제1 영역이라 하고, 제2 게이트 절연막(142)과 중첩하는 영역을 제2 영역이라 할 수 있다.
따라서, 도 5에 도시된 박막 트랜지스터(500)에서, 채널부(130n)의 제1 영역 상에 배치된 게이트 절연막(140)의 두께는 채널부(130n)의 제2 영역 상에 배치된 게이트 절연막(1430)의 두께보다 작다. 또한, 제1 게이트 전극(151)과 채널부(130n)의 제1 영역 사이이 거리는 제1 게이트 전극(151)과 채널부(130n) 제2 영역 사이의 거리보다 작다.
도 5에 도시된 박막 트랜지스터(500)는 도 3에 도시된 제2 게이트 전극(152)을 포함하는 박막 트랜지스터(300)와 유사한 효과를 가질 수 있다.
구체적으로, 채널부(130n)의 제1 영역은 제1 게이트 전극(151)에 가까이 배치되기 때문에, 제1 영역에 인가되는 전계 효과가 상대적으로 크다. 이와 같이, 고전압이 인가되는 제1 영역이 큰 전계 효과를 받기 때문에, 박막 트랜지스터(200)의 온(ON) 전류가 향상될 수 있다.
채널부(130n)의 제2 영역은 제1 게이트 전극(151)과 상대적으로 멀리 떨어져 있기 때문에, 채널부(130n)의 제2 영에 인가되는 전계 효과가 상대적으로 작다. 그 결과, 제1 게이트 전극(151)에 게이트 전압이 인가되는 경우, 제2 영역에 인가되는 전계 효과가 작고, 문턱전압(Vth) 구간에서 드레인-소스 전류(IDS)의 증가 속도가 매우 적어, 문턱전압 그래프의 기울기기 작다. 따라서, 도 5에 도시된 박막 트랜지스터(500)는 큰 s-팩터를 가질 수 있다.
이와 같이, 도 5의 박막 트랜지스터(500)는 상대적으로 큰 s-팩터를 가지며, 동시에 우수한 온(ON) 전류 특성을 가질 수 있다.
도 6a는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(600)의 평면도이고, 도 6b는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(600)의 단면도이다. 구체적으로, 도 6b는 도 6a의 C-C'를 자른 단면도이다.
도 6a 및 6b의 박막 트랜지스터(600)는 기판(110)과 액티브층(130) 사이에 배치된 제3 도전재층(173)을 포함한다. 또한, 제3 도전재층(173)과 액티브층(130) 사이에 버퍼층(120)이 배치된다. 버퍼층(120)은 단차를 갖는다.
구체적으로, 기판(110) 상에 제3 도전재층(173)이 배치되고, 제3 도전재층(173) 상에 버퍼층(120)이 배치된다. 버퍼층(120)은, 예를 들어, 제1 버퍼층(121)과 제2 버퍼층(122)을 포함할 수 있다.
제1 버퍼층(121)은 채널부(130n) 전체와 중첩하도록 배치될 수 있다. 제2 버퍼층(122)은 채널부(130n) 중 일부와 중첩하도록 배치될 수 있다. 보다 구체적으로, 제2 버퍼층(122)은 채널부(130n) 중 제2 연결부(132)와 인접한 영역과 중첩하고, 제1 연결부(131)와 인접한 영역과는 중첩하지 않을 수 있다.
도 6b를 참조하면, 채널부(130n) 중 제2 버퍼층(122)과 중첩하지 않는 영역을 제1 영역이라 하고, 제2 버퍼층(122)과 중첩하는 영역을 제2 영역이라 할 수 있다.
따라서, 도 6b에 도시된 박막 트랜지스터(600)에서, 채널부(130n)의 제1 영역과 중첩하는 버퍼층(120)의 두께는 채널부(130n)의 제2 영역과 중첩하는 버퍼층(120)의 두께보다 작다.
액티브층(130)은 버퍼층(120) 상에 배치된다. 도 6b에 도시된 바와 같이, 버퍼층(120)이 단차를 가지기 때문에, 액티브층(130) 역시 단차를 가질 수 있다. 보다 구체적으로, 액티브층(130)의 채널부는 단차를 가질 수 있다.
버퍼층(120)이 단차를 가지기 때문에, 제3 도전재층(173)과 채널부(130n)의 제1 영역 사이이 거리는 제3 도전재층(173)과 채널부(130n) 제2 영역 사이의 거리보다 작을 수 있다.
도 6b를 참조하면, 버퍼층(120)이 단차로 인해, 액티브층(130)의 채널부(130n) 및 제1 게이트 전극(151)은 단차를 가질 수 있다.
도 6b를 참조하면, 제3 도전재층(173)은 제1 게이트 전극(151)과 연결될 수 있다. 구체적으로, 층간 절연막(180) 상의 연결 전극(165) 및 콘택홀들(CH6, CH9)에 의하여 제3 도전재층(173)이 제1 게이트 전극(151)과 연결될 수 있다.
본 발명의 또 다른 일 실시예에 따르면, 제3 도전재층(173)은 제1 게이트 전극(151)과 동일한 전압을 가지도록 구성될 수 있다. 제3 도전재층(173)에, 제1 게이트 전극(151)에 인가되는 전압과 동일한 게이트 전압이 인가될 수 있다. 도 6b의 박막 트랜지스터(400)는 더블 게이트 구조를 가진다고 할 수 있다.
제1 게이트 전극(151)과 채널부(130n)의 각 영역 사이의 거리는 실질적으로 큰 차이가 없다. 반면, 제3 도전재층(173)과 채널부(130n)의 각 영역 사이의 거리에 차이가 있다.
채널부(130n)의 제1 영역은 제3 도전재층(173)에 가까이 배치되기 때문에, 제1 영역에 인가되는 전계 효과가 상대적으로 크다. 이와 같이, 고전압이 인가되는 제1 영역이 큰 전계 효과를 받기 때문에, 박막 트랜지스터(200)의 온(ON) 전류가 향상될 수 있다.
채널부(130n)의 제2 영역은 제3 도전재층(173)과 상대적으로 멀리 떨어져 있기 때문에, 채널부(130n)의 제2 영에 인가되는 전계 효과가 상대적으로 작다. 그 결과, 제3 도전재층(173)에 게이트 전압이 인가되는 경우, 제2 영역에 인가되는 전계 효과가 작고, 문턱전압(Vth) 구간에서 드레인-소스 전류(IDS)의 증가 속도가 매우 적어, 문턱전압 그래프의 기울기기 작다. 따라서, 도 6b에 도시된 박막 트랜지스터(600)는 큰 s-팩터를 가질 수 있다.
이와 같이, 도 6b의 박막 트랜지스터(600)는 상대적으로 큰 s-팩터를 가지며, 동시에 우수한 온(ON) 전류 특성을 가질 수 있다.
도 7은 박막 트랜지스터들에 대한 문턱전압 그래프이다. 박막 트랜지스터들에 대한 문턱전압 그래프는, 게이트 전압(VGS)에 대한 드레인-소스 전류(IDS)의 그래프로 표시된다.
도 7에서 "실시예 1"로 표시된 것은 도 1b의 박막 트랜지스터(100)에 대한 문턱전압 그래프이다. 도 7에서 "비교예 1"로 표시된 것은 비교예 1에 따른 박막 트랜지스터의 문턱전압 그래프이다. 비교예 1에 따른 박막 트랜지스터는, 도 1b의 박막 트랜지스터(100)와 비교하여, 제1 도전재층(171)을 가지지 않고, 대신 박막 트랜지스터의 s-팩터를 증가시키기 위하여, 게이트 전극(140)의 두께를 두껍게 하여, 채널부(130n)와 제1 게이트 전극(151) 사이의 이격 거리를 크게 한 박막 트랜지스터이다.
도 7을 참고하면, 문턱전압(Vth) 구간에서 실시예 1과 비교예 1의 s-팩터가 차이가 나지 않는다는 것을 확인할 수 있다. 반면, 비교예 1의 온(ON) 전류는 실시예 1의 온(ON) 전류보다 작다는 것을 확인할 수 있다.
이와 같이, 본 발명의 일 실시예에 따르면, 큰 s-팩터를 가지면서도 우수한 온(ON) 전류 특성을 갖는 박막 트랜지스터가 제조될 수 있다.
이하, 상기 설명된 박막 트랜지스터들(100, 200, 300, 400, 500, 600)을 포함하는 표시장치를 상세히 설명한다.
도 11는 본 발명의 또 다른 일 실시예에 따른 표시장치(700)의 개략도이다.
본 발명의 또 다른 일 실시예에 따른 표시장치(700)는, 도 11에 도시된 바와 같이, 표시패널(310), 게이트 드라이버(320), 데이터 드라이버(330) 및 제어부(340)를 포함한다.
표시패널(310)에 게이트 라인(GL)들 및 데이터 라인(DL)들이 배치되고, 게이트 라인(GL)들과 데이터 라인(DL)들의 교차 영역에 화소(P)가 배치된다. 화소(P)의 구동에 의해 영상이 표시된다
제어부(340)는 게이트 드라이버(320)와 데이터 드라이버(330)를 제어한다.
제어부(340)는 외부 시스템(미도시)으로부터 공급되는 신호를 이용하여, 게이트 드라이버(320)를 제어하기 위한 게이트 제어신호(GCS) 및 데이터 드라이버(330)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다. 또한, 제어부(340)는 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후 이를 재정렬하여, 재정렬된 디지털 영상데이터(RGB)를 데이터 드라이버(330)에 공급한다.
게이트 제어신호(GCS)는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 스타트 신호(Vst) 및 게이트 클럭(GCLK) 등을 포함한다. 또한, 게이트 제어신호(GCS)에는 쉬프트 레지스터를 제어하기 위한 제어신호들이 포함될 수 있다.
데이터 제어신호(DCS)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등을 포함한다.
데이터 드라이버(330)는 표시패널(310)의 데이터 라인(DL)들로 데이터 전압을 공급한다. 구체적으로, 데이터 드라이버(330)는 제어부(340)로부터 입력된 영상데이터(RGB)를 아날로그 데이터 전압으로 변환하여, 데이터 전압을 데이터 라인(DL)들에 공급한다.
게이트 드라이버(320)는 쉬프트 레지스터(350)를 포함할 수 있다.
쉬프트 레지스터(350)는, 제어부(340)로부터 전송된 스타트 신호 및 게이트 클럭 등을 이용하여, 1 프레임 동안 게이트 라인(GL)들에 게이트 펄스를 순차적으로 공급한다. 여기서, 1 프레임이란, 표시패널(310)을 통해 하나의 이미지가 출력되는 기간을 말한다. 게이트 펄스는, 화소(P)에 배치된 스위칭 소자(박막 트랜지스터)를 턴온시킬 수 있는 턴온 전압을 가지고 있다.
또한, 쉬프트 레지스터(350)는, 1 프레임 중, 게이트 펄스가 공급되지 않는 나머지 기간 동안에는, 게이트 라인(GL)에, 스위칭 소자를 턴오프시킬 수 있는 게이트 오프 신호를 공급한다. 이하, 게이트 펄스와 게이트 오프 신호를 총칭하여 스캔신호(SS 또는 Scan)라 한다.
본 발명의 일 실시예에 따르면, 게이트 드라이버(320)는 기판(110) 상에 실장될 수 있다. 이와 같이, 게이트 드라이버(320)가 기판(110) 상에 직접 실장되어 있는 구조를 게이트 인 패널(Gate In Panel: GIP) 구조라고 한다.
도 12는 도 11의 어느 한 화소(P)에 대한 회로도이고, 도 13은 도 12의 화소(P)에 대한 평면도이고, 도 14은 도 13의 I-I'를 따라 자른 단면도이다.
도 12의 회로도는 표시 소자(710)로 유기발광 다이오드(OLED)를 포함하는 표시장치(700)의 화소(P)에 대한 등가 회로도이다.
화소(P)는, 표시 소자(710) 및 표시 소자(710)를 구동하는 화소 구동부(PDC)를 포함한다.
도 12의 화소 구동부(PDC)는 스위칭 트랜지스터인 제1 박막 트랜지스터(TR1) 및 구동 트랜지스터인 제2 박막 트랜지스터(TR2)를 포함한다. 예를 들어, 제2 박막 트랜지스터(TR2)로, 상기 실시예들에 설명된 박막 트랜지스터(100, 200, 300, 400, 500, 600)가 사용될 수 있다.
제1 박막 트랜지스터(TR1)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결되어 있으며, 게이트 라인(GL)을 통해 공급되는 스캔신호(SS)에 의해 턴온 또는 턴오프된다.
데이터 라인(DL)은 화소 구동부(PDC)로 데이터 전압(Vdata)을 제공하며, 제1박막 트랜지스터(TR1)는 데이터 전압(Vdata)의 인가를 제어한다.
구동 전원 라인(PL)은 표시 소자(710)로 구동 전압(Vdd)을 제공하며, 제2 박막 트랜지스터(TR2)는 구동 전압(Vdd)을 제어한다. 구동 전압(Vdd)은 표시 소자(710)인 유기발광 다이오드(OLED)를 구동하기 위한 화소 구동 전압이다.
게이트 드라이버(320)로부터 게이트 라인(GL)을 통하여 인가된 스캔신호(SS)에 의해 제1 박막 트랜지스터(TR1)가 턴온될 때, 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)이 표시 소자(710)와 연결된 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 공급된다. 데이터 전압(Vdata)은 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 소스 전극(S2) 사이에 형성된 제1 커패시터(C1)에 충전된다. 제1 커패시터(C1)는 스토리지 캐패시터(Cst)이다.
데이터 전압(Vdata)에 따라 제2 박막 트랜지스터(TR2)를 통해 표시 소자(710)인 유기발광 다이오드(OLED)로 공급되는 전류의 양이 제어되며, 이에 따라, 표시 소자(710)로부터 출력되는 광의 계조가 제어될 수 있다.
도 13 및 도 14을 참조하면, 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)는 기판(110) 상에 배치된다. 제2 박막 트랜지스터(TR2)는 제1 도전재층(171)을 포함한다.
기판(110)은 유리 또는 플라스틱으로 이루어질 수 있다. 기판(110)으로, 플렉스블 특성을 갖는 플라스틱, 예를 들어, 폴리이미드(PI)가 사용될 수 있다.
기판(110) 상에 하부 버퍼층(220)이 배치되고, 하부 버퍼층(220) 상에 광차단층(111)이 배치된다. 광차단층(111)은 광차단 특성을 가질 수 있다. 광차단층(111)은 외부로부터 입사되는 광을 차단하여 액티브층(A1, A2)을 보호할 수 있다.
광차단층(111) 상에 제1 버퍼층(121)이 배치된다. 제1 버퍼층(121)은 절연성 물질로 이루어지며, 외부로부터 유입되는 수분이나 산소 등으로부터 액티브층(A1, A2)을 보호한다.
제1 버퍼층(121) 상에 제1 도전재층(171)이 배치된다.
본 발명의 일 실시예에 따르면, 제1 도전재층(171)은 전기 전도성을 가질 수 있다. 제1 도전재층(171)의 구성 및 기능은 이미 설명되었으므로, 중복을 피하기 위하여 제1 도전재층(171)에 대한 상세한 설명은 생략된다.
제1 도전재층(171) 상에 제2 버퍼층(122)이 배치된다. 제2 버퍼층(122)은 실리콘 산화물, 실리콘 질화물 및 금속계 산화물 중에서 선택된 적어도 하나를 절연성 물질을 포함할 수 있다.
제2 버퍼층(122) 상에 제1 박막 트랜지스터(TR1)의 제1 액티브층(A1) 및 제2 박막 트랜지스터(TR2)의 제2 액티브층(A2)이 배치된다.
제1 액티브층(A1) 및 제2 액티브층(A2)은, 예를 들어, 산화물 반도체 물질을 포함할 수 있다. 제1 액티브층(A1) 및 제2 액티브층(A2)은 산화물 반도체 물질로 이루어진 산화물 반도체층으로 이루어질 수 있다.
제1 박막 트랜지스터(TR1)에 있어서, 제1 액티브층(A1)은 채널부, 제1 연결부 및 제2 연결부를 포함할 수 있다. 제1 액티브층(A1)의 채널부는 게이트 전극(G1)과 중첩한다. 본 발명의 또 다른 일 실시예에 따르면, 제1 연결부를 제1 소스 전극(S1)이라고 하고, 제2 연결부를 제1 드레인 전극(D1)이라고 할 수 있다.
제2 박막 트랜지스터(TR2)에 있어서, 제2 액티브층(A2) 역시 채널부, 제1 연결부 및 제2 연결부를 포함할 수 있다. 제2 액티브층(A2)의 채널부는 게이트 전극(G2)과 중첩한다. 본 발명의 또 다른 일 실시예에 따르면, 제1 연결부를 제2 드레인 전극(D2)이라 하고, 제2 연결부를 제2 소스 전극(S2)이라고 할 수 있다.
제2 액티브층(A2)의 채널부 중 일부가 제1 도전재층(171)과 중첩한다.
제2 액티브층(A2)의 채널부 영역 중 제1 도전재층(171)과 중첩하지 않는 영역을 제1 영역이라고 하고, 제1 도전재층(171)과 중첩하는 영역을 제2 영역이라고 할 수 있다. 따라서, 제1 도전재층(171)은 제2 액티브층(A2)의 채널부 중 제1 영역과 중첩하지 않고, 제2 영역과 중첩한다고 할 수 있다.
도 13 및 도 14을 참조하면, 제1 액티브층(A1)의 일부는 도체화되어 제1 커패시터(C1)의 제1 커패시터 전극(C11)이 될 수 있다.
제1 액티브층(A1) 및 제2 액티브층(A2)상에 게이트 절연막(140)이 배치된다. 게이트 절연막(140)은 제1 액티브층(A1) 및 제2 액티브층(A2)의 상면 전체를 커버할 수도 있고, 제1 액티브층(A1) 및 제2 액티브층(A2)의 일부만을 커버할 수도 있다.
게이트 절연막(140) 상에 제1 박막 트랜지스터(TR1)의 게이트 전극(G1) 및 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)이 배치된다.
제1 박막 트랜지스터(TR1)의 게이트 전극(G1)은 제1 박막 트랜지스터(TR1)의 제1 액티브층(A1)과 적어도 일부와 중첩한다. 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)은 제2 박막 트랜지스터(TR2)의 제2 액티브층(A2)과 적어도 일부와 중첩한다.
게이트 전극(G1, G2) 상에 층간 절연막(180)이 배치된다.
층간 절연막(180) 상에 데이터 라인(DL)과 구동 전원 라인(PL)이 배치된다.
데이터 라인(DL)은 제1 콘택홀(H1)을 통하여 제1 액티브층(A1)에 형성된 제1 소스 전극(S1)과 접촉한다. 본 발명의 또 다른 일 실시예에 따르면, 제1 액티브층(A1)과 중첩하는 데이터 라인(DL)의 일부를 제1 소스 전극(S1)이라고 할 수도 있다.
구동 전원 라인(PL)은 제5 콘택홀(H5)을 통하여 제2 액티브층(A2)에 형성된 제2 드레인 전극(D2)과 접촉한다. 본 발명의 또 다른 일 실시예에 따르면, 제2 액티브층(A2)과 중첩하는 구동 전원 라인(PL)의 일부를 제2 드레인 전극(D2)이라고 할 수도 있다.
도 13 및 도 14을 참조하면, 층간 절연막(180) 상에 제1 커패시터(C1)의 제2 커패시터 전극(C12), 제1 브리지(BR1) 및 제2 브리지(BR2)가 배치된다.
제2 커패시터 전극(C12)은 제1 커패시터 전극(C11)과 중첩되어 제1 커패시터(C1)가 형성된다.
제1 브리지(BR1)는 제2 커패시터 전극(C12)과 일체로 형성될 수 있다. 제1 브리지(BR1)는 제2 콘택홀(H2)을 통하여 광차단층(111)과 연결되고, 제11 콘택홀(H11)을 통하여 제1 도전재층(171)과 연결되고, 제3 콘택홀(H3)를 통하여 제2 소스 전극(S2)과 연결된다. 그 결과, 제1 도전재층(171)이 제2 박막 트랜지스터(TR2)의 제2 소스 전극(S2)과 연결될 수 있다.
제2 브리지(BR2)는 제4 콘택홀(H4)를 통하여 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 연결되고, 제7 콘택홀(H7)를 통하여 제1 커패시터(C1)의 제1 커패시터 전극(C11)과 연결된다.
또한, 도 13을 참조하면, 층간 절연막(180) 상에 제3 브리지(BR3)가 배치된다. 제3 브리지(BR1)는 제8 콘택홀(H8)를 통하여 게이트 라인(GL)과 연결됨으로써 제1 게이트 전극(A1)과 연결되고, 제9 콘택홀(H9)를 통하여 제1 박막 트랜지스터(TR1)의 광차단층(111)과 연결된다. 도 13에 광차단층(111)이 제1 게이트 전극(A1)과 연결되는 구성이 개시되어 있으나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 광차단층(111)은 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)과도 연결될 수 있다.
데이터 라인(DL), 구동 전원 라인(PL), 제2 커패시터 전극(C12), 제1 브리지(BR1), 제2 브리지(BR2) 및 제3 브리지(BR3) 상에 평탄화층(175)이 배치된다. 평탄화층(175)은 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)의 상부를 평탄화하며, 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)를 보호한다.
평탄화층(175) 상에 표시 소자(710)의 제1 전극(711)이 배치된다. 표시 소자(710)의 제1 전극(711)은 평탄화층(175)에 형성된 제6 콘택홀(H6)을 통하여, 제1 브리지(BR1)와 일체로 형성된 제2 커패시터 전극(C12)과 접촉한다. 그 결과, 제1 전극(711)이 제2 박막 트랜지스터(TR2)의 제2 소스 전극(S2)과 연결될 수 있다.
제1 전극(711)의 가장자리에 뱅크층(750)이 배치된다. 뱅크층(750)은 표시 소자(710)의 발광 영역을 정의한다.
제1 전극(711) 상에 유기 발광층(712)이 배치되고, 유기 발광층(712) 상에 제2 전극(713)이 배치된다. 그에 따라, 표시 소자(710)가 완성된다. 도 14에 도시된 표시 소자(710)는 유기발광 다이오드(OLED)이다. 따라서, 본 발명의 일 실시예에 따른 표시장치(100)는 유기발광 표시장치이다.
본 발명의 또 다른 일 실시예에 따르면, 제2 박막 트랜지스터(TR2)는 큰 s-팩터(s-factor)를 가질 수 있다. 제2 박막 트랜지스터(TR2)는 구동 트랜지스터로 사용되어, 표시장치(700)의 계조 표현 능력을 향상시킬 수 있다.
도 15은 본 발명의 또 다른 일 실시예에 따른 표시장치(800)의 어느 한 화소(P)에 대한 평면도이고, 도 16는 도 15의 II-II'를 따라 자른 단면도이다.
도 15 및 16에 도시된 표시장치(800)는 도 13 및 14에 도시된 표시장치(700)와 비교하여, 제1 도전재층(171)를 포함하지 않으며, 제2 게이트 전극(152)(G2-2)를 더 포함한다.
도 15 및 16에 도시된 표시장치(800)의 게이트 절연막(140)은 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)을 포함한다.
제2 박막 트랜지스터(TR2)에 있어서, 제1 게이트 절연막(141) 상에 제2 게이트 전극(152)(G2-2)이 배치되고, 제2 게이트 전극(152)(G2-2) 상에 제2 게이트 절연막(142)이 배치되고, 제2 게이트 절연막(142) 상에 제2 박막 트랜지스터(TR2)의 게이트 전극(A2)이 배치된다.
제2 게이트 전극(152)(G2-2)는 제2 브리지(BR2)에 의해 제2 박막 트랜지스터(TR2)의 게이트 전극(A2)과 연결될 수 있다. 구체적으로, 제2 브리지(BR2)는 제4 콘택홀(H4)를 통하여 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 연결되고, 제12 콘택홀(H12)를 통하여 제2 게이트 전극(152)(G2-2)과 연결되고, 제7 콘택홀(H7)를 통하여 제1 커패시터(C1)의 제1 커패시터 전극(C11)과 연결된다.
도 17는 본 발명의 또 다른 일 실시예에 따른 표시장치(900)의 어느 한 화소(P)에 대한 회로도이다.
도 17은 유기발광 표시장치의 화소(P)에 대한 등가 회로도이다.
도 17에 도시된 표시장치(900)의 화소(P)는, 표시 소자(710)인 유기발광 다이오드(OLED) 및 표시 소자(710)를 구동하는 화소 구동부(PDC)를 포함한다. 표시 소자(710)는 화소 구동부 (PDC)와 연결된다.
화소(P)에는, 화소 구동부(PDC)에 신호를 공급하는 신호 라인들(DL, GL, PL, RL, SCL)이 배치되어 있다.
데이터 라인(DL)으로 데이터 전압(Vdata)이 공급되고, 게이트 라인(GL)으로 스캔신호(SS)가 공급되고, 구동 전원 라인(PL)으로 화소를 구동하는 구동 전압(Vdd)이 공급되고, 레퍼런스 라인(RL)으로는 레퍼런스 전압(Vref)이 공급되고, 센싱 제어 라인(SCL)으로 센싱 제어 신호(SCS)가 공급된다.
도 17을 참조하면, n번째 화소(P)의 게이트 라인을 "GLn"이라 할 때, 이웃한 n-1번째 화소(P)의 게이트 라인은 "GLn-1"이며, n-1번째 화소(P)의 게이트 라인 "GLn-1"은 n번째 화소(P)의 센싱 제어 라인(SCL) 역할을 한다.
화소 구동부(PDC)는, 예를 들어, 게이트 라인(GL) 및 데이터 라인(DL)과 연결된 제1 박막 트랜지스터(TR1)(스위칭 트랜지스터), 제1 박막 트랜지스터(TR1)를 통해 전송된 데이터 전압(Vdata)에 따라 표시 소자(710)로 출력되는 전류의 크기를 제어하는 제2 박막 트랜지스터(TR2)(구동 트랜지스터), 제2 박막 트랜지스터(TR2)의 특성을 감지하기 위한 제3 박막 트랜지스터(TR3)(레퍼런스 트랜지스터)를 포함한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 표시 소자(710) 사이에 제1 커패시터(C1)가 위치한다. 제1 커패시터(C1)를 스토리지 커패시터(Cst)라고도 한다.
제1 박막 트랜지스터(TR1)는 게이트 라인(GL)으로 공급되는 스캔신호(SS)에 의해 턴온되어, 데이터 라인(DL)으로 공급되는 데이터 전압(Vdata)을 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 전송한다.
제3 박막 트랜지스터(TR3)는 제2 박막 트랜지스터(TR2)와 표시 소자(710) 사이의 제1노드(n1) 및 레퍼런스 라인(RL)에 연결되어, 센싱 제어 신호(SCS)에 의해 턴온 또는 턴오프되며, 센싱 기간에 구동 트랜지스터인 제2 박막 트랜지스터(TR2)의 특성을 감지한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 연결된 제2 노드(n2)는 제1 박막 트랜지스터(TR1)와 연결된다. 제2 노드(n2)와 제1 노드(n1) 사이에 제1 커패시터(C1)가 형성된다.
제1 박막 트랜지스터(TR1)가 턴온될 때 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)이 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 공급된다. 데이터 전압(Vdata)은 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 소스 전극(S2) 사이에 형성된 제1 캐패시터(C1)에 충전된다.
제2 박막 트랜지스터(TR2)가 턴온되면, 화소를 구동하는 구동 전압(Vdd)에 의해, 전류가 제2 박막 트랜지스터(TR2)를 통하여 표시 소자(710)로 공급되어, 표시 소자(710)에서 광이 출력된다.
도 18은 본 발명의 또 다른 일 실시예에 따른 표시장치(1000)의 어느 한 화소에 대한 회로도이다.
도 18에 도시된 표시장치(1000)의 화소(P)는, 표시 소자(710)인 유기발광 다이오드(OLED) 및 표시 소자(710)를 구동하는 화소 구동부(PDC)를 포함한다. 표시 소자(710)는 화소 구동부 (PDC)와 연결된다.
화소 구동부 (PDC)는 박막 트랜지스터(TR1, TR2, TR3, TR4)를 포함한다.
화소(P)에는, 화소 구동부(PDC)에 구동 신호를 공급하는 신호 라인들(DL, EL, GL, PL, SCL, RL)이 배치되어 있다.
도 18의 화소(P)는 도 17의 화소(P)와 비교하여, 발광 제어 라인(EL)을 더 포함한다. 발광 제어 라인(EL)으로 발광 제어 신호(EM)가 공급된다.
또한, 도 18의 화소 구동부(PDC)는 도 17의 화소 구동부(PDC)와 비교하여, 제2 박막 트랜지스터(TR2)의 발광 시점을 제어하기 위한 발광 제어 트랜지스터인 제4 박막 트랜지스터(TR4)를 더 포함한다.
도 18을 참조하면, n번째 화소(P)의 게이트 라인을 "GLn"이라 할 때, 이웃한 n-1번째 화소(P)의 게이트 라인은 "GLn-1"이며, n-1번째 화소(P)의 게이트 라인 "GLn-1"은 n번째 화소(P)의 센싱 제어 라인(SCL) 역할을 한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 표시 소자(710) 사이에 제1 커패시터(C1)가 위치한다. 또한, 제4 박막 트랜지스터(TR4)의 단자들 중 구동 전압(Vdd)이 공급되는 단자와, 표시 소자(710)의 한 전극 사이에 제2 커패시터(C2)가 위치한다.
제1 박막 트랜지스터(TR1)는 게이트 라인(GL)으로 공급되는 스캔신호(SS)에 의해 턴온되어, 데이터 라인(DL)으로 공급되는 데이터 전압(Vdata)을 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 전송한다.
제3 박막 트랜지스터(TR3)는 레퍼런스 라인(RL)에 연결되어, 센싱 제어 신호(SCS)에 의해 턴온 또는 턴오프되며, 센싱 기간에 구동 트랜지스터인 제2 박막 트랜지스터(TR2)의 특성을 감지한다.
제4 박막 트랜지스터(TR4)는 에미젼 제어 신호(EM)에 따라, 구동 전압(Vdd)을 제2 박막 트랜지스터(TR2)로 전달하거나, 구동 전압(Vdd)을 차단한다. 제4 박막 트랜지스터(TR4)가 턴온될 때, 제2 박막 트랜지스터(TR2)로 전류가 공급되어, 표시 소자(710)로부터 광이 출력된다.
본 발명의 또 다른 일 실시예에 따른 화소 구동부(PDC)는, 이상에서 설명된 구조 이외의 다른 다양한 구조로 형성될 수 있다. 화소 구동부(PDC)는, 예를 들어, 5개 이상의 박막 트랜지스터를 포함할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100, 200, 300, 400, 500, 600: 박막 트랜지스터
700, 800, 900, 1000: 표시장치
110: 기판 111: 광차단층
121: 제1 버퍼층 122 제2 버퍼층
130: 액티브층 130n: 채널부
131: 제1 연결부 132: 제2 연결부
140: 게이트 절연막 151: 제1 게이트 전극
152: 제2 게이트 전극 171: 제1 도전재층
172: 제2 도전재층 173: 제3 도전재층
710: 표시 소자 711: 제1 전극
712: 유기 발광층 713: 제2 전극

Claims (24)

  1. 기판 상의 액티브층; 및
    상기 액티브층과 적어도 일부 중첩하는 제1 게이트 전극;을 포함하고,
    상기 액티브층은
    채널부;
    상기 채널부의 일측과 접촉하는 제1 연결부; 및
    상기 채널부의 타측과 접촉하는 제2 연결부;를 포함하고,
    상기 채널부 중 상기 제1 연결부와 접촉하는 제1 영역에 인가되는 유효 게이트 전압이 상기 채널부 중 상기 제2 연결부와 접촉하는 제2 영역에 인가되는 유효 게이트 전압보다 큰, 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 기판과 상기 액티브층 사이의 제1 도전재층을 더 포함하며,
    상기 제1 도전재층은 상기 채널부의 제1 영역과 중첩하지 않고, 상기 채널부의 제2 영역과 중첩하고,
    상기 제1 도전재층은 상기 제2 연결부와 연결된, 박막 트랜지스터.
  3. 제2항에 있어서,
    상기 제1 도전재층은 광차단 특성을 갖는, 박막 트랜지스터.
  4. 제2항에 있어서,
    상기 제1 게이트 전극과 상기 액티브층 사이의 제2 게이트 전극을 더 포함하며,
    상기 제2 게이트 전극은 상기 채널부의 제1 영역과 중첩하는, 박막 트랜지스터.
  5. 제4항에 있어서,
    상기 제2 게이트 전극은 상기 채널부의 제2 영역과 중첩하지 않는, 박막 트랜지스터.
  6. 제4항에 있어서,
    상기 제2 게이트 전극의 적어도 일부는 상기 제1 게이트 전극과 중첩하고, 적어도 일부는 상기 제1 게이트 전극과 중첩하지 않는, 박막 트랜지스터.
  7. 제4항에 있어서,
    상기 제1 게이트 전극과 상기 제2 게이트 전극에 동일한 전압이 인가되도록 구성된, 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 제1 게이트 전극과 상기 액티브층 사이의 제2 게이트 전극을 더 포함하며,
    상기 제2 게이트 전극은 상기 채널부의 제1 영역과 중첩하고, 상기 채널부의 제2 영역과 중첩하지 않는, 박막 트랜지스터.
  9. 제8항에 있어서,
    상기 제2 게이트 전극의 적어도 일부는 상기 제1 게이트 전극과 중첩하고, 적어도 일부는 상기 제1 게이트 전극과 중첩하지 않는, 박막 트랜지스터.
  10. 제8항에 있어서,
    상기 제1 게이트 전극과 상기 제2 게이트 전극에 동일한 전압이 인가되도록 구성된, 박막 트랜지스터.
  11. 제8항에 있어서,
    상기 기판과 상기 액티브층 사이의 제1 도전재층을 더 포함하며,
    상기 제1 도전재층은 상기 채널부의 제1 영역과 중첩하지 않고, 상기 채널부의 제2 영역과 중첩하고,
    상기 제1 도전재층은 상기 제2 연결부와 연결된, 박막 트랜지스터.
  12. 제1항에 있어서,
    상기 기판과 상기 액티브층 사이의 제2 도전재층을 더 포함하며,
    상기 제2 도전재층은 상기 채널부의 제1 영역과 중첩하고, 상기 채널부의 제2 영역과 중첩하지 않고,
    상기 제2 도전재층에 상기 제1 게이트 전극과 동일한 전압이 인가되도록 구성된, 박막 트랜지스터.
  13. 제1항에 있어서,
    상기 제1 게이트 전극은 단차를 가지며,
    상기 제1 게이트 전극과 상기 제1 영역 사이이 거리는 상기 제1 게이트 전극과 상기 제2 영역 사이의 거리보다 작은, 박막 트랜지스터.
  14. 제13항에 있어서,
    상기 제1 게이트 전극과 상기 액티브층 사이의 게이트 절연막을 더 포함하며,
    상기 게이트 절연막은 단차를 가지며,
    상기 제1 영역 상의 상기 게이트 절연막의 두께는 상기 제2 영역 상의 상기 게이트 절연막의 두께보다 작은, 박막 트랜지스터.
  15. 제13항에 있어서,
    상기 기판과 상기 액티브층 사이의 제3 도전재층; 및
    상기 제3 도전재층과 상기 액티브층 사이의 버퍼층을 더 포함하며,
    상기 버퍼층은 단차를 가지며,
    상기 제1 영역과 중첩하는 상기 버퍼층의 두께는 상기 제2 영역과 중첩하는 상기 버퍼층의 두께보다 작은, 박막 트랜지스터.
  16. 제15항에 있어서,
    제3 도전재층은 상기 제1 게이트 전극과 연결된, 박막 트랜지스터.
  17. 제15항에 있어서,
    상기 액티브층의 상기 채널부는 단차를 갖는, 박막 트랜지스터.
  18. 제1항에 있어서,
    상기 기판과 상기 액티브층 사이의 제3 도전재층; 및
    상기 제3 도전재층과 상기 액티브층 사이의 버퍼층을 더 포함하며,
    상기 버퍼층은 단차를 가지며,
    상기 제1 영역과 중첩하는 상기 버퍼층의 두께는 상기 제2 영역과 중첩하는 상기 버퍼층의 두께보다 작고,
    제3 도전재층은 상기 게이트 전극과 연결된, 박막 트랜지스터.
  19. 제18항에 있어서,
    상기 액티브층의 상기 채널부는 단차를 가지며,
    상기 제1 게이트 전극은 단차를 갖는, 박막 트랜지스터.
  20. 제1항에 있어서,
    상기 액티브층은 산화물 반도체 물질을 포함하는, 박막 트랜지스터.
  21. 제20항에 있어서,
    상기 산화물 반도체 물질은, IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계, ITZO (InSnZnO)계 및 FIZO(FeInZnO)계 산화물 반도체 물질 중 적어도 하나를 포함하는, 박막 트랜지스터.
  22. 제1항에 있어서,
    상기 액티브층은,
    제1 산화물 반도체층; 및
    상기 제1 산화물 반도체층 상의 제2 산화물 반도체층;
    을 포함하는, 박막 트랜지스터.
  23. 제22항에 있어서,
    상기 액티브층은, 상기 제2 산화물 반도체층 상의 제3 산화물 반도체층을 더 포함하는, 박막 트랜지스터.
  24. 제1항 내지 제23중 중 어느 한 항의 박막 트랜지스터를 포함하는, 표시장치.
KR1020210147157A 2021-10-29 2021-10-29 박막 트랜지스터 및 이를 포함하는 표시장치 KR20230062169A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210147157A KR20230062169A (ko) 2021-10-29 2021-10-29 박막 트랜지스터 및 이를 포함하는 표시장치
EP22198112.9A EP4174948A1 (en) 2021-10-29 2022-09-27 Thin film transistor and display device comprising the same
US17/969,499 US20230134901A1 (en) 2021-10-29 2022-10-19 Thin Film Transistor and Display Device Comprising the Same
CN202211312195.4A CN116072734A (zh) 2021-10-29 2022-10-25 薄膜晶体管以及包括薄膜晶体管的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210147157A KR20230062169A (ko) 2021-10-29 2021-10-29 박막 트랜지스터 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
KR20230062169A true KR20230062169A (ko) 2023-05-09

Family

ID=83898124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210147157A KR20230062169A (ko) 2021-10-29 2021-10-29 박막 트랜지스터 및 이를 포함하는 표시장치

Country Status (4)

Country Link
US (1) US20230134901A1 (ko)
EP (1) EP4174948A1 (ko)
KR (1) KR20230062169A (ko)
CN (1) CN116072734A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618961B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 트랜지스터 기판, 표시 장치, 및 트랜지스터 기판 제조 방법
CN111613664A (zh) * 2020-05-26 2020-09-01 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、显示面板
CN112768497B (zh) * 2021-01-07 2022-08-23 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN113327935B (zh) * 2021-05-21 2022-07-12 Tcl华星光电技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
CN116072734A (zh) 2023-05-05
EP4174948A1 (en) 2023-05-03
US20230134901A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
KR102546780B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR20200079894A (ko) 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20210074510A (ko) 박막 트랜지스터를 포함하는 표시장치
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
KR20230067042A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230062169A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR102551581B1 (ko) 이종의 절연막을 포함하는 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20230063432A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230051974A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR102494680B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
KR20220166666A (ko) 박막 트랜지스터 기판 및 표시장치
KR20230073464A (ko) 박막 트랜지스터, 박막 트랜지스터 기판 및 표시장치
US20230110764A1 (en) Thin film transistor, fabricating method thereof and display device comprising the same
US20240213375A1 (en) Thin film transistor and display apparatus comprising the same
US20240204010A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
US20230127842A1 (en) Thin film transistor substrate and display device comprising the same
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102599741B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
KR20230088074A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034835A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN118263284A (en) Thin film transistor and display device including the same
KR20230034839A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230034840A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034846A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination