KR20230021328A

KR20230021328A - High heat-radiating semi-conductor bonded structure and manufacturing method thereof

Info

Publication number: KR20230021328A
Application number: KR1020210103071A
Authority: KR
Inventors: 주기수; 이승재; 이규재; 김윤현; 정세영
Original assignee: 엔트리움 주식회사
Priority date: 2021-08-05
Filing date: 2021-08-05
Publication date: 2023-02-14
Also published as: KR102551078B1

Abstract

The present invention provides a high heat dissipation semiconductor bonding structure, comprising: a heat dissipation member; a solder layer formed on the heat dissipating member; a bonding mediating layer formed of a composition containing silver-coated metal particles and formed on the solder layer; and a semiconductor chip formed on the bonding mediating layer.

Description

고방열 반도체 접합 구조체 및 이의 제조방법{High heat-radiating semi-conductor bonded structure and manufacturing method thereof}High heat-radiating semi-conductor bonded structure and manufacturing method thereof

본 발명은 고방열 반도체 접합 구조체 및 이의 제조방법에 관한 것으로서, 더 상세하게는 반도체 분야에 적용 가능한 고방열 반도체 접합 구조체 및 이의 제조방법에 관한 것이다.The present invention relates to a high heat dissipation semiconductor bonding structure and a manufacturing method thereof, and more particularly, to a high heat dissipating semiconductor bonding structure applicable to the semiconductor field and a manufacturing method thereof.

최근 반도체 분야는 발열 이슈는 가장 큰 이슈로 자리잡고 있다. 발열 이슈를 해소하기 위해서 다양한 형태의 방열 구조를 연구하고 있으며, 그 중 하나로서, EMC로 몰딩한 후 EMC의 일부를 그라인딩(grinding)하여 반도체 칩(Si chip die)의 후면을 노출시키는 패키지를 제작하고 있다. 이렇게 노출된 반도체 칩 상에 방열 구조체를 부착하여 열을 외부로 방출하고 있다.Recently, heat generation has become the biggest issue in the semiconductor field. In order to solve the heat generation issue, various types of heat dissipation structures are being studied, and as one of them, a package is manufactured by molding with EMC and then grinding a part of the EMC to expose the back side of the semiconductor chip (Si chip die). are doing A heat dissipation structure is attached to the exposed semiconductor chip to emit heat to the outside.

한편, 발열 이슈와 함께 칩의 집적도 향상 또한 커다란 이슈 중 하나이다. 칩의 집적도를 증가시키기 위해, 단면이 아닌 양면 형태의 기판을 제조하고 있다. 양면 형태의 기판의 일 예로서, DSMBGA(Double-side molded Ball grid array) 형태의 기판을 의미하며, 여기서, 상기 DSMBGA에서 하부에 노출된 반도체 칩을 PCB 기판에 연결시켜 열방출 효율을 크게 향상시킬 수 있다.On the other hand, along with the heat generation issue, the improvement in the degree of integration of chips is also one of the big issues. In order to increase the degree of integration of chips, a double-sided substrate is being manufactured. As an example of a double-sided substrate, it means a substrate in the form of a double-side molded ball grid array (DSMBGA), wherein the semiconductor chip exposed at the bottom of the DSMBGA is connected to a PCB substrate to greatly improve heat dissipation efficiency. can

그러나, 반도체 칩과 종래의 솔더 페이스트 조성물을 동시에 부착할 수 있는 고발열체 조성물이 없는 문제점이 있었다. 이를 해결하기 위해서, UBM(under bump metallization)을 사용하거나, 혹은 하지막을 도입하여 솔더층을 형성하여 별도의 기판을 접합하는 형태로 제조하였다. 하지만, 이 경우, 공정조건 및 공정 수행단계도 복잡해지며 비용이 증가하는 문제점이 있었다.However, there is a problem in that there is no high heating element composition capable of simultaneously attaching a semiconductor chip and a conventional solder paste composition. In order to solve this problem, under bump metallization (UBM) was used, or a solder layer was formed by introducing a base film, and a separate substrate was formed to be bonded. However, in this case, process conditions and process execution steps are also complicated, and there is a problem in that cost increases.

종래에는 이와 같이, 칩의 고집적화에 따른 방열 이슈를 해소하기 어려운 문제점이 있었다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 반도체 칩과 솔더층을 저비용으로 용이하게 접합할 수 있는 고방열 반도체 접합 구조체 및 이의 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.Conventionally, it is difficult to solve the heat dissipation issue due to the high integration of chips. An object of the present invention is to solve various problems including the above problems, and to provide a high heat dissipation semiconductor bonding structure capable of easily bonding a semiconductor chip and a solder layer at low cost and a manufacturing method thereof. However, these tasks are illustrative, and the scope of the present invention is not limited thereby.

본 발명의 일 실시예에 따르면, 고방열 반도체 접합 구조체를 제공한다. 상기 고방열 반도체 접합 구조체는 방열부재; 상기 방열부재 상에 형성된 솔더층; 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물에 의해 형성되며, 상기 솔더층 상에 형성된 접합매개층; 및 상기 접합매개층 상에 형성된 반도체 칩;을 포함할 수 있다.According to one embodiment of the present invention, a high heat dissipation semiconductor bonding structure is provided. The high heat dissipation semiconductor bonding structure includes a heat dissipation member; a solder layer formed on the heat dissipating member; a bonding mediating layer formed of a composition containing silver-coated metal particles and formed on the solder layer; and a semiconductor chip formed on the junction mediation layer.

상기 고방열 반도체 접합 구조체에 있어서, 상기 솔더층과 상기 접합매개층 사이에 계면층을 더 포함할 수 있다.In the high heat dissipation semiconductor bonding structure, an interface layer may be further included between the solder layer and the bonding mediating layer.

상기 고방열 반도체 접합 구조체에 있어서, 상기 계면층은 상기 접합매개층과 상기 솔더층의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함할 수 있다. In the high heat dissipation semiconductor bonding structure, the interfacial layer may include a second phase generated by a chemical reaction between at least a portion of the bonding mediating layer and the solder layer.

상기 고방열 반도체 접합 구조체에 있어서, 상기 계면층은 상기 솔더층에 함유된 솔더(Sn)와 상기 접합매개층에 함유된 구리 입자가 상호확산(inter diffuse)되어 형성될 수 있다.In the high heat dissipation semiconductor junction structure, the interface layer may be formed by inter-diffusion of solder (Sn) contained in the solder layer and copper particles contained in the junction mediating layer.

상기 고방열 반도체 접합 구조체에 있어서, 상기 계면층은 1um 내지 100um의 두께범위를 가질 수 있다.In the high heat dissipation semiconductor junction structure, the interfacial layer may have a thickness range of 1 um to 100 um.

상기 고방열 반도체 접합 구조체에 있어서, 상기 반도체 칩은 별도의 금속패드 없이 반도체 기판이 상기 접합매개층에 의해 상기 솔더층과 직접 접합되어 상기 반도체 칩으로부터 발생한 열을 상기 방열부재로 전달할 수 있다.In the high heat dissipation semiconductor bonding structure, the semiconductor chip may be directly bonded to the solder layer by the bonding mediating layer without a separate metal pad to transfer heat generated from the semiconductor chip to the heat dissipating member.

상기 고방열 반도체 접합 구조체에 있어서, 상기 반도체 칩은 양면 실장형 패키지 구조를 갖는 반도체 장치에 실장된 것이며, 상기 패키지 구조에 적용되는 기판의 일면에 형성된 상기 반도체 칩과 타면에 형성된 다른 반도체 칩이 실장된 구조를 가질 수 있다.In the high heat dissipation semiconductor bonding structure, the semiconductor chip is mounted on a semiconductor device having a double-sided package structure, and the semiconductor chip formed on one surface and the other semiconductor chip formed on the other surface of a substrate applied to the package structure are mounted. may have a structure.

상기 고방열 반도체 접합 구조체에 있어서, 상기 반도체 기판이 몰딩부에 의해 몰딩되지 않고 외부로 노출되고, 노출된 상기 반도체 기판의 일부와 상기 솔더층이 상기 접합매개층에 의해 직접 접합될 수 있다.In the high heat dissipation semiconductor bonding structure, the semiconductor substrate may be exposed to the outside without being molded by a molding unit, and a portion of the exposed semiconductor substrate and the solder layer may be directly bonded by the bonding mediating layer.

상기 고방열 반도체 접합 구조체에 있어서, 상기 다른 반도체 칩은 몰딩부에 의해 몰딩될 수 있다.In the high heat dissipation semiconductor junction structure, the other semiconductor chip may be molded by a molding unit.

상기 고방열 반도체 접합 구조체에 있어서, 상기 기판에는 복수의 금속패드를 포함하며, 상기 금속패드 중 일부는 솔더 범프에 의해 상기 방열부재의 어느 일부와 서로 전기적으로 직접 연결될 수 있다.In the high heat dissipation semiconductor bonding structure, the substrate includes a plurality of metal pads, and some of the metal pads may be directly electrically connected to a portion of the heat dissipation member by solder bumps.

상기 고방열 반도체 접합 구조체에 있어서, 상기 반도체 칩은 실리콘(Si), 게르마늄(Ge), 실리콘게르마늄(SiGe), 질화갈륨(GaN) 및 갈륨비소(GaAs) 중 어느 하나를 소재로 하는 기판을 포함할 수 있다.In the high heat dissipation semiconductor junction structure, the semiconductor chip includes a substrate made of any one of silicon (Si), germanium (Ge), silicon germanium (SiGe), gallium nitride (GaN), and gallium arsenide (GaAs). can do.

상기 고방열 반도체 접합 구조체에 있어서, 상기 금속은 구리(Cu)를 포함할 수 있다. In the high heat dissipation semiconductor junction structure, the metal may include copper (Cu).

상기 고방열 반도체 접합 구조체에 있어서, 상기 계면층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 상기 접합매개층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼울 수 있다.In the high heat dissipation semiconductor bonding structure, the thickness of the silver (Ag) coating layer of the silver-coated metal particles contained in the interface layer is the thickness of the silver (Ag) coating layer of the silver-coated metal particles contained in the junction mediating layer It may be relatively thicker than

본 발명의 다른 실시예에 따르면, 고방열 반도체 접합 구조체의 제조방법을 제공한다. 상기 고방열 반도체 접합 구조체는 반도체 칩 상에 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물을 도포하여 접합매개층을 형성하는 단계; 상기 접합매개층 상에 솔더 조성물을 도포하는 단계; 상기 솔더 조성물 상에 방열부재를 형성하는 단계; 및 리플로우(reflow) 공정을 수행하여 상기 반도체 칩 상에 상기 접합매개층, 솔더층 및 상기 방열부재가 순차적으로 적층된 형태의 접합 구조체를 형성하는 단계;를 포함할 수 있다.According to another embodiment of the present invention, a method for manufacturing a high heat dissipation semiconductor bonding structure is provided. The high heat dissipation semiconductor junction structure comprises: forming a junction mediating layer by applying a composition containing silver-coated metal particles on a semiconductor chip; Applying a solder composition on the bonding mediation layer; Forming a heat dissipation member on the solder composition; and forming a bonding structure in which the bonding mediating layer, the solder layer, and the heat dissipation member are sequentially stacked on the semiconductor chip by performing a reflow process.

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 솔더층과 상기 접합매개층 사이에 계면층을 더 포함할 수 있다.In the manufacturing method of the high heat dissipation semiconductor bonding structure, an interface layer may be further included between the solder layer and the bonding mediating layer.

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 계면층은, 상기 리플로우 공정시 상기 접합매개층과 상기 솔더층의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함할 수 있다.In the manufacturing method of the high heat dissipation semiconductor bonding structure, the interfacial layer includes a second phase generated by a chemical reaction between at least a portion of the bonding mediating layer and the solder layer during the reflow process. can do.

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 계면층은 상기 솔더층에 함유된 솔더(Sn)와 상기 접합매개층에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성될 수 있다.In the manufacturing method of the high heat dissipation semiconductor junction structure, the interface layer may be formed by inter-diffusion of solder (Sn) contained in the solder layer and metal particles contained in the junction mediating layer.

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 접합매개층은 상기 은이 코팅된 금속 입자를 함유하는 조성물을 상기 반도체 칩 상에 도포한 후 상기 조성물을 경화시켜 형성될 수 있다.In the manufacturing method of the high heat dissipation semiconductor bonding structure, the bonding mediating layer may be formed by applying a composition containing the silver-coated metal particles on the semiconductor chip and then curing the composition.

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 반도체 칩은 별도의 금속패드 없이 반도체 기판이 상기 접합매개층에 의해 상기 솔더층과 직접 접합되어 상기 반도체 칩으로부터 발생한 열을 상기 방열부재로 발산할 수 있다.In the manufacturing method of the high heat dissipation semiconductor bonding structure, the semiconductor chip is directly bonded to the solder layer by the bonding mediating layer without a separate metal pad to dissipate heat generated from the semiconductor chip to the heat dissipating member. can

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 반도체 칩은 양면 실장형 패키지 구조를 갖는 반도체 장치에 실장된 것이며, 상기 패키지 구조에 적용되는 기판의 일면에 형성된 상기 반도체 칩과 타면에 형성된 다른 반도체 칩이 실장된 구조를 가질 수 있다.In the manufacturing method of the high heat dissipation semiconductor bonding structure, the semiconductor chip is mounted on a semiconductor device having a double-sided package structure, and the semiconductor chip is formed on one surface of a substrate applied to the package structure and another semiconductor is formed on the other surface. It may have a structure in which a chip is mounted.

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 반도체 기판이 몰딩부에 의해 몰딩되지 않고 외부로 노출되고, 노출된 상기 반도체 기판의 일부와 상기 솔더층이 상기 접합매개층에 의해 직접 접합될 수 있다.In the manufacturing method of the high heat dissipation semiconductor bonding structure, the semiconductor substrate may be exposed to the outside without being molded by a molding unit, and a portion of the exposed semiconductor substrate and the solder layer may be directly bonded by the bonding mediating layer. there is.

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 다른 반도체 칩은 몰딩부에 의해 몰딩될 수 있다.In the manufacturing method of the high heat dissipation semiconductor junction structure, the other semiconductor chip may be molded by a molding unit.

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 기판에는 복수의 금속패드를 포함하며, 상기 금속패드 중 일부는 솔더 범프에 의해 상기 방열부재의 어느 일부와 서로 전기적으로 직접 연결될 수 있다.In the manufacturing method of the high heat dissipation semiconductor bonding structure, the substrate includes a plurality of metal pads, and some of the metal pads may be directly electrically connected to a part of the heat dissipation member by solder bumps.

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 금속은 구리(Cu)를 포함할 수 있다.In the manufacturing method of the high heat dissipation semiconductor junction structure, the metal may include copper (Cu).

상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 계면층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 상기 접합매개층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼울 수 있다.In the manufacturing method of the high heat dissipation semiconductor bonding structure, the thickness of the silver (Ag) coating layer of the silver-coated metal particles contained in the interfacial layer is the silver (Ag) of the silver-coated metal particles contained in the junction mediating layer It may be relatively thicker than the thickness of the coating layer.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 저비용으로 간단하게 열방출 특성이 향상된 고방열 반도체 접합 구조체 및 이의 제조방법을 제시할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to one embodiment of the present invention made as described above, it is possible to provide a high heat dissipation semiconductor bonding structure with improved heat dissipation characteristics and a method of manufacturing the same at a low cost. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 구조를 개략적으로 도해하는 단면도이다.
도 2는 도 1에 도시된 고방열 반도체 접합 구조체가 적용된 반도체 장치의 구조를 개략적으로 도해하는 단면도이다.
도 3은 도 2에 도시된 H 영역을 확대한 것으로서, 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법을 설명하기 위한 고방열 반도체 접합 구조체의 구조를 개략적으로 도해하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법을 설명하기 위한 공정순서도이다.
도 5 및 도 6은 본 발명의 실험예에 따른 고방열 반도체 접합 구조체의 미세조직을 주사전자현미경(SEM)으로 분석한 결과이다.
도 7 내지 도 10은 도 5에 도시된 FIB #1과 #2 각 부분의 미세조직 및 조성을 집속이온빔(FIB)과 에너지분산형분광분석법(EDS)으로 각각 분석한 결과이다.1 is a cross-sectional view schematically illustrating the structure of a high heat dissipation semiconductor junction structure according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view schematically illustrating the structure of a semiconductor device to which the high heat dissipation semiconductor junction structure shown in FIG. 1 is applied.
FIG. 3 is an enlarged view of region H shown in FIG. 2 and is a cross-sectional view schematically illustrating the structure of a high heat dissipation semiconductor bonded structure for explaining a method of manufacturing a high heat dissipation semiconductor bonded structure according to an embodiment of the present invention.
4 is a process flow chart illustrating a method of manufacturing a high heat dissipation semiconductor junction structure according to an embodiment of the present invention.
5 and 6 are the results of analyzing the microstructure of the high heat dissipation semiconductor junction structure according to the experimental example of the present invention with a scanning electron microscope (SEM).
7 to 10 are results of analyzing the microstructure and composition of each part of FIB #1 and #2 shown in FIG. 5 by a focused ion beam (FIB) and energy dispersive spectroscopy (EDS), respectively.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.Hereinafter, several preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art, and the following examples may be modified in many different forms, and the scope of the present invention is as follows It is not limited to the examples. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the spirit of the invention to those skilled in the art. In addition, the thickness or size of each layer in the drawings is exaggerated for convenience and clarity of explanation.

이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.Hereinafter, embodiments of the present invention will be described with reference to drawings schematically showing ideal embodiments of the present invention. In the drawings, variations of the depicted shape may be expected, depending on, for example, manufacturing techniques and/or tolerances. Therefore, embodiments of the inventive concept should not be construed as being limited to the specific shape of the region shown in this specification, but should include, for example, a change in shape caused by manufacturing.

도 1은 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 구조를 개략적으로 도해하는 단면도이다. 1 is a cross-sectional view schematically illustrating the structure of a high heat dissipation semiconductor junction structure according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체(20)는 방열부재(28), 솔더층(26), 접합매개층(22) 및 반도체 칩(14)을 포함할 수 있다. 구체적으로 고방열 반도체 접합 구조체(20)는 방열부재(28) 상에 솔더층(26), 접합매개층(22) 및 반도체 칩(14)이 순차적으로 적층된 형태를 포함할 수 있다. 방열부재(28)는 예를 들어, PCB 기판을 사용할 수 있으며, 이외에도 반도체 칩(14)으로부터 발생하는 열을 외부로 전달하여 방열 기능을 수행할 수 있는 기판이면 어떤 것이든 가능하다.Referring to FIG. 1 , a high heat dissipation semiconductor bonding structure 20 according to an embodiment of the present invention may include a heat dissipation member 28, a solder layer 26, a bonding mediating layer 22, and a semiconductor chip 14. can Specifically, the high heat dissipation semiconductor bonding structure 20 may include a form in which a solder layer 26 , a bonding mediating layer 22 , and a semiconductor chip 14 are sequentially stacked on a heat dissipating member 28 . For the heat dissipation member 28 , for example, a PCB substrate may be used, and any other substrate may be used as long as the heat generated from the semiconductor chip 14 is transferred to the outside to perform a heat dissipation function.

접합매개층(22)은 솔더층(26) 상에 형성되며, 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물에 의해 형성될 수 있다. 상기 은이 코팅된 금속 입자의 함량은 방열성, 흐름성, 젖음성 등을 고려하여, 전체 조성물 내에 70 내지 95wt% 범위에서 선택될 수 있고, 일부 실시예에서 높은 젖음성이 요구되는 경우 85wt% 이상으로 충진될 수도 있다. 상기 은이 코팅된 금속 입자의 평균 입도(D50)는 약 4.5um이며, 솔더층(26) 적용 부위의 두께 및 면적에 따라 조정될 수 있다. 바인더로는 에폭시 계열의 바인더를 사용할 수 있다. 상기 금속은 비용 및 방열특성을 고려하여 선택될 수 있으며, 예를 들어, 구리(Cu), 금(Au), 알루미늄(Al) 등과 같은 소재를 사용할 수 있다. The junction mediation layer 22 is formed on the solder layer 26 and may be formed of a composition containing silver-coated metal particles. The content of the silver-coated metal particles may be selected in the range of 70 to 95 wt% in the entire composition in consideration of heat dissipation, flowability, wettability, etc., and in some embodiments, when high wettability is required, it may be filled to 85 wt% or more may be The average particle size (D50) of the silver-coated metal particles is about 4.5 μm, and may be adjusted according to the thickness and area of the area to which the solder layer 26 is applied. As the binder, an epoxy-based binder may be used. The metal may be selected in consideration of cost and heat dissipation characteristics, and materials such as copper (Cu), gold (Au), and aluminum (Al) may be used.

한편, 솔더층(26)과 접합매개층(22) 사이에 계면층(24)을 더 포함할 수 있다. 계면층(24)은 접합매개층(22)과 솔더층(26)의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함할 수 있다. 계면층(24)은 솔더층(26)에 함유된 솔더(Sn)와 접합매개층(22)에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성된 것일 수 있다. 여기서, 외부로 노출된 반도체 칩(14)과 솔더층(26)과의 부착력은 접합매개층(22)을 형성하는 조성물 내부의 매트릭스(matrix)에 의해 확보할 수 있다. 또, 솔더층(26)의 솔더와 젖음성(wetting) 및 계면층(24)의 형성은 은이 코팅된 금속 입자가 솔더(Sn)와의 반응을 통해 개선하게 된다. Meanwhile, an interface layer 24 may be further included between the solder layer 26 and the bonding mediating layer 22 . The interface layer 24 may include a second phase generated by a chemical reaction between at least a portion of the bonding mediating layer 22 and the solder layer 26 . The interface layer 24 may be formed by inter-diffusion of solder (Sn) contained in the solder layer 26 and metal particles contained in the bonding mediating layer 22 . Here, adhesion between the semiconductor chip 14 exposed to the outside and the solder layer 26 can be secured by a matrix inside the composition forming the bonding mediating layer 22 . In addition, the solder wetting of the solder layer 26 and the formation of the interface layer 24 are improved through the reaction of silver-coated metal particles with the solder (Sn).

계면층(24)은 1um 내지 100um의 두께범위를 가질 수 있다. 계면층(24)의 두께는 솔더층(26) 내에 함유된 솔더(Sn)에 의해 변화하게 된다. 만약, 계면층(24)의 두께가 지나치게 두꺼워지게 되어 접합매개층(22) 없이 계면층(24)만으로 반도체 칩(14)과 솔더층(26)을 연결할 경우 반도체 칩(14)에 접한 부분에서 박리가 발생한다. 따라서, 반도체 장치 전체의 두께를 고려하여 계면층(24)의 두께는 100um 이하로 제어되어야 한다. 그러나, 매우 얇게 형성되면 접합매개층(22)이 없어지기 때문에, 적어도 1um 이상의 두께로 형성되어야 한다. The interfacial layer 24 may have a thickness range of 1 um to 100 um. The thickness of the interface layer 24 is changed by the solder (Sn) contained in the solder layer 26 . If the thickness of the interface layer 24 becomes too thick and the semiconductor chip 14 and the solder layer 26 are connected only by the interface layer 24 without the bonding mediating layer 22, at the portion in contact with the semiconductor chip 14 Separation occurs. Therefore, the thickness of the interface layer 24 should be controlled to 100 μm or less in consideration of the overall thickness of the semiconductor device. However, since the bonding mediation layer 22 disappears when formed very thinly, it should be formed to a thickness of at least 1 um or more.

또한, 계면층(24) 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 접합매개층(22) 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼울 수 있다. 여기서, 은(Ag) 코팅층의 두께가 영역별로 상이한 것은 리플로우 공정이 수행됨에 따라 솔더 조성물 내에 함유된 솔더(Sn)가 확상되어 은(Ag)과 서로 반응하여 코팅층의 두께가 반응하기 전보다 더 두꺼워지는 것으로 판단된다.In addition, the thickness of the silver (Ag) coating layer of the silver-coated metal particles contained in the interface layer 24 is relatively greater than the thickness of the silver (Ag) coating layer of the silver-coated metal particles contained in the bonding mediating layer 22 can be thicker Here, the reason why the thickness of the silver (Ag) coating layer is different for each region is that as the reflow process is performed, the solder (Sn) contained in the solder composition expands and reacts with silver (Ag), so that the thickness of the coating layer is thicker than before the reaction. It is judged to be lost.

반도체 칩(14)은 예를 들어, 실리콘(Si), 게르마늄(Ge), 실리콘게르마늄(SiGe), 질화갈륨(GaN) 및 갈륨비소(GaAs) 중 어느 하나의 기판을 포함한다. 예를 들면, 반도체 칩(14)은 몰딩부에 의해 몰딩되지만 적어도 어느 일면은 몰딩부에 의해 몰딩되지 않고 그라인딩 처리 되어 상기 기판의 일부가 외부로 노출된다. 이 노출된 면에 접합매개층(22)이 접합되어 별도의 금속패드 없이 접합매개층(22)에 의해 솔더층(26)과 반도체 칩(14)이 서로 접합되어, 반도체 칩(14)을 포함하는 반도체 장치로부터 발생한 열을 외부로 발산하게 된다. The semiconductor chip 14 includes, for example, a substrate of any one of silicon (Si), germanium (Ge), silicon germanium (SiGe), gallium nitride (GaN), and gallium arsenide (GaAs). For example, the semiconductor chip 14 is molded by a molding unit, but at least one side of the substrate is not molded by the molding unit and subjected to a grinding process, so that a portion of the substrate is exposed to the outside. The bonding media layer 22 is bonded to the exposed surface, and the solder layer 26 and the semiconductor chip 14 are bonded to each other by the bonding media layer 22 without a separate metal pad, including the semiconductor chip 14. The heat generated from the semiconductor device is dissipated to the outside.

실리콘(Si) 기판과 솔더층(26)간 젖음성이 나쁘기 때문에, 이를 해결하기 위해서, 접합매개층(22)을 실리콘 기판 상에 형성하여 솔더층(26)의 젖음성을 개선함으로써 접합력을 용이하게 할 수 있다.Since the wettability between the silicon (Si) substrate and the solder layer 26 is poor, in order to solve this problem, a bonding mediating layer 22 is formed on the silicon substrate to improve the wettability of the solder layer 26 to facilitate bonding. can

반도체 장치에 대한 구조는 도 2를 참조하여 보다 구체적으로 후술한다.The structure of the semiconductor device will be described later in more detail with reference to FIG. 2 .

도 2는 도 1에 도시된 고방열 반도체 접합 구조체가 적용된 반도체 장치의 구조를 개략적으로 도해하는 단면도이다.FIG. 2 is a cross-sectional view schematically illustrating the structure of a semiconductor device to which the high heat dissipation semiconductor junction structure shown in FIG. 1 is applied.

도 2를 참조하면, 반도체 장치(100)는 양면 실장형 패키지 구조를 포함한다. 상기 패키지 구조에 적용되는 기판(12)의 일면에 형성된 반도체 칩(14)과 타면에 형성된 다른 반도체 칩(14)이 실장된다. 기판(12)의 적어도 어느 일부에 복수개의 금속패드(16)가 형성되어 있다. 금속패드(16)는 기판(12)의 양면에 노출된 금속패드와 기판(12)의 내부에 매립된 형태의 금속패드를 포함할 수 있다.Referring to FIG. 2 , the semiconductor device 100 includes a double-side mounting type package structure. A semiconductor chip 14 formed on one surface of the substrate 12 applied to the package structure and another semiconductor chip 14 formed on the other surface are mounted. A plurality of metal pads 16 are formed on at least a portion of the substrate 12 . The metal pad 16 may include a metal pad exposed on both sides of the substrate 12 and a metal pad buried inside the substrate 12 .

기판(12)의 타면에 실장된 다른 반도체 칩(14)과 방열부재(28)를 전기적으로 직접 연결시키기 위해, 다른 반도체 칩(14)과 전기적으로 연결된 금속패드(16)의 일부는 방열부재(28)와 솔더 범프(18)를 통해서 직접 전기적으로 연결된다. 그리고 이외의 영역은 모두 몰딩부(17)에 의해 외부로부터 보호된다. 또, 반도체 칩(14) 이외에도 다이오드와 같은 다른 능동소자들도 적절하게 설계되어 배치될 수 있다. 여기서, 각 반도체 장치(100)를 구성하는 요소들은 이미 공지된 기술이므로 이에 대한 구체적인 설명은 생략한다.In order to electrically directly connect the other semiconductor chip 14 mounted on the other surface of the substrate 12 and the heat dissipation member 28, a part of the metal pad 16 electrically connected to the other semiconductor chip 14 is a heat dissipation member ( 28) and the solder bump 18 are directly electrically connected. All other areas are protected from the outside by the molding part 17 . In addition to the semiconductor chip 14, other active elements such as diodes may also be properly designed and disposed. Here, since elements constituting each semiconductor device 100 are already known technologies, a detailed description thereof will be omitted.

칩의 방열 성능을 개선하기 위해서, 몰딩부(17)의 일부를 그라인딩(grinding)하여 제거하고, 기판(12)의 일면 상에 형성된 반도체 칩(14)의 후면을 외부로 노출시키는 형태로 패키지를 제조한다. 기판(12)의 타면 상에 형성된 다른 반도체 칩(14)은 몰딩부(17)에 의해 몰딩된 형태를 유지한다.In order to improve the heat dissipation performance of the chip, a part of the molding part 17 is removed by grinding, and the back surface of the semiconductor chip 14 formed on one surface of the substrate 12 is exposed to the outside to form a package. manufacture Another semiconductor chip 14 formed on the other surface of the substrate 12 maintains a molded shape by the molding unit 17 .

즉, 기판(12)의 일면 상에 형성된 반도체 칩(14)의 적어도 어느 일부면은 몰딩부(17)에 의해 몰딩되지 않고 외부로 노출되어, 노출된 반도체 칩(14)의 일부와 솔더층(26)이 접합매개층(22)에 의해 접합된다. 이때, 반도체 칩(14)의 표면은 예를 들어, 실리콘 재질의 기판을 포함하며 상기 실리콘 재질의 기판과 솔더층(26)이 전기적으로는 절연되고, 반도체 칩(14)에서 발생한 열을 방열부재(28)로 전달하게 된다.That is, at least some surface of the semiconductor chip 14 formed on one surface of the substrate 12 is exposed to the outside without being molded by the molding unit 17, and the exposed portion of the semiconductor chip 14 and the solder layer ( 26) is bonded by the bonding mediating layer 22. At this time, the surface of the semiconductor chip 14 includes, for example, a substrate made of silicon, and the substrate made of silicon and the solder layer 26 are electrically insulated, and heat generated from the semiconductor chip 14 is dissipated by a heat dissipating member. (28).

이하에서 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체 및 이의 제조방법에 대해서 구체적으로 후술한다.Hereinafter, with reference to FIGS. 3 and 4, a high heat dissipation semiconductor bonding structure and a manufacturing method thereof according to an embodiment of the present invention will be described in detail.

도 3은 도 2에 도시된 H 영역을 확대한 것으로서, 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법을 설명하기 위한 고방열 반도체 접합 구조체의 구조를 개략적으로 도해하는 단면도이고, 도 4는 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법을 설명하기 위한 공정순서도이다.FIG. 3 is an enlarged view of region H shown in FIG. 2 and is a cross-sectional view schematically illustrating the structure of a high heat dissipation semiconductor bonded structure for explaining a manufacturing method of a high heat dissipation semiconductor bonded structure according to an embodiment of the present invention; 4 is a process flow chart illustrating a method of manufacturing a high heat dissipation semiconductor junction structure according to an embodiment of the present invention.

도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법은 반도체 칩(14) 상에 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물을 도포하여 접합매개층(22)을 형성하는 단계, 접합매개층(22) 상에 솔더 조성물을 도포하는 단계, 솔더 조성물 상에 방열부재(28)를 형성하는 단계 및 리플로우(reflow) 공정을 수행하여 반도체 칩(14) 상에 접합매개층(22), 솔더층(26) 및 방열부재(28)가 순차적으로 적층된 형태의 접합 구조체를 형성하는 단계를 포함할 수 있다.Referring to FIGS. 3 and 4 , a method of manufacturing a high heat dissipation semiconductor junction structure according to an embodiment of the present invention is applied to a semiconductor chip 14 by applying a composition containing silver-coated metal particles. Forming the junction intermediate layer 22, applying a solder composition on the junction intermediate layer 22, forming a heat dissipation member 28 on the solder composition, and performing a reflow process to semiconductor semiconductor A step of forming a bonding structure in which the bonding mediating layer 22, the solder layer 26, and the heat radiation member 28 are sequentially stacked on the chip 14 may be included.

구체적으로, 은이 코팅된 금속 입자를 함유하는 조성물을 반도체 칩(14) 상에 도포할 수 있다. 이후에 도포된 조성물을 170℃ 내지 180℃의 온도범위에서 25분 내지 35분동안 경화시켜 접합매개층(22)을 형성할 수 있다.Specifically, a composition containing metal particles coated with silver may be applied on the semiconductor chip 14 . After that, the applied composition may be cured at a temperature range of 170° C. to 180° C. for 25 minutes to 35 minutes to form the bonding mediating layer 22 .

이후에 솔더 조성물을 접합매개층(22) 상에 도포하고, 그 위에 방열부재(28)를 배치할 수 있다. 이때, 방열부재(28)가 솔더 조성물 상에 배치될 때, 도 2에 도시된 반도체 장치(100)의 금속패드(16)의 일부에 솔더 범프(18)를 형성한 후 플립칩 본딩 방식으로 형성한 이후에 리플로우(reflow) 공정을 수행하여 접합할 수 있다. 여기서, 리플로우 공정은 반도체 공정에서 일반적으로 사용되는 공정으로서, 공정 조건에 대한 것은 이미 공지된 기술이므로 이에 대한 설명은 생략한다.After that, a solder composition may be applied on the bonding mediating layer 22, and a heat dissipation member 28 may be disposed thereon. At this time, when the heat dissipation member 28 is disposed on the solder composition, solder bumps 18 are formed on a part of the metal pad 16 of the semiconductor device 100 shown in FIG. 2 and then formed by a flip chip bonding method. After that, it can be bonded by performing a reflow process. Here, the reflow process is a process generally used in a semiconductor process, and since process conditions are already known, description thereof will be omitted.

상기 리플로우 공정을 수행하는 과정에서 솔더 조성물의 일부가 솔더층(26)으로 형성된다. 접합매개층(22)과 솔더층(26) 사이에는 계면층(24)이 형성된다. 계면층(24)은 솔더 조성물에 함유된 솔더와 상기 은이 코팅된 금속 입자를 함유하는 조성물에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성되는 것으로서, 솔더층(26)의 젖음성을 확보하는데 매우 중요한 기능을 한다. During the reflow process, a portion of the solder composition is formed as the solder layer 26 . An interface layer 24 is formed between the bonding mediating layer 22 and the solder layer 26 . The interfacial layer 24 is formed by inter-diffusion of the solder contained in the solder composition and the metal particles contained in the composition containing the silver-coated metal particles, to secure the wettability of the solder layer 26 It serves a very important function.

종래에는 반도체 칩(14) 상에 솔더층(26)을 동시에 부착할 수 있는 고발열체 조성물이 없었다. 이를 해결하기 위해서, 본 발명에서는 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물을 이용하여 반도체 칩(14)의 실리콘 표면과 솔더(Sn)의 젖음성(wettability)을 확보하였다. Conventionally, there is no high heating element composition capable of simultaneously attaching the solder layer 26 on the semiconductor chip 14 . In order to solve this problem, in the present invention, wettability between the silicon surface of the semiconductor chip 14 and the solder (Sn) is secured by using a composition containing Ag coated metal particles.

하지만 은(Ag) 입자 혹은 다른 금속(metal) 입자를 단독으로 함유하는 조성물을 이용하여 솔더층(26)을 형성할 경우, 은(Ag) 입자 혹은 다른 금속(metal) 입자의 표면에 존재하는 산화막에 의해서 솔더 조성물의 젖음성을 확보할 수 없었다. 이를 해결하기 위해서, 반드시 은이 코팅된 금속 입자(Ag coated metal)를 함유하는 조성물을 사용해야 한다. 이때, 은 입자의 코팅 두께는 수nm 내지 수um일 수 있다. 상기 은 입자의 코팅 두께는 예를 들어, 약 100nm 두께의 은이 코팅된 금속 입자를 사용할 수 있다. 열경화 이후에는 계면층(24) 영역에 있는 은 코팅층은 두께가 약 500nm 두께로 증가될 수 있다. However, when the solder layer 26 is formed using a composition containing only silver (Ag) particles or other metal particles, the oxide film present on the surface of the silver (Ag) particles or other metal particles As a result, the wettability of the solder composition could not be secured. In order to solve this problem, a composition containing silver-coated metal particles must be used. At this time, the coating thickness of the silver particles may be several nm to several um. As the coating thickness of the silver particles, for example, metal particles coated with silver having a thickness of about 100 nm may be used. After thermal curing, the silver coating layer in the interfacial layer 24 region may have a thickness of about 500 nm.

한편, 접합매개층(22)과 솔더층(26) 사이에 계면층(24)이 개재되는데, 본 발명에서 계면층(24)의 기능은 매우 중요한 요소가 된다. 계면층(24)은 접합매개층(22)과 솔더층(26)의 적어도 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함할 수 있다. 즉, 계면층(24)은 리플로우(reflow) 공정시 솔더 조성물에 함유된 솔더와 은이 코팅된 금속 입자를 함유하는 조성물에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성된 것을 의미한다.Meanwhile, an interfacial layer 24 is interposed between the bonding mediating layer 22 and the solder layer 26, and the function of the interfacial layer 24 is a very important factor in the present invention. The interfacial layer 24 may include a second phase formed by a chemical reaction between at least a portion of the bonding mediating layer 22 and the solder layer 26 . That is, the interfacial layer 24 is formed by inter-diffusion of the solder contained in the solder composition and the metal particles contained in the composition containing silver-coated metal particles during a reflow process.

이하에서는, 본 발명의 계면층(24) 형성 과정을 설명하기 위한 실시예들을 설명한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 아래의 실시예들만으로 한정되는 것은 아니다.Hereinafter, embodiments for explaining the process of forming the interfacial layer 24 of the present invention will be described. However, the following experimental examples are only for helping understanding of the present invention, and the present invention is not limited only to the following examples.

고방열 반도체 접합 구조체 샘플을 만들기 위해서, 실리콘 기판(Si die)을 준비하였다. 이후에 실리콘 기판(Si die) 상에 접합매개층을 형성하기 위한 조성물을 스크린 공정을 이용하여 약 100um 두께로 조성물층을 코팅한 이후에, 175℃에서 30분 동안 열경화를 진행하였다. 여기서, 상기 접합매개층을 형성하기 위한 조성물은 은이 코팅된 구리(Ag coated Cu) 입자를 함유하는 조성물을 사용하였다. 이후 경화된 조성물 상에 솔더 페이스트를 도포하고, PCB 기판을 배치한 후 리플로우를 수행하여 고방열 반도체 접합 구조체 샘플을 제조하였다. In order to make a high heat dissipation semiconductor junction structure sample, a silicon substrate (Si die) was prepared. Thereafter, after coating the composition layer to a thickness of about 100 um using a screen process for forming a bonding mediating layer on a silicon substrate (Si die), thermal curing was performed at 175 ° C. for 30 minutes. Here, a composition containing silver-coated copper (Ag coated Cu) particles was used as the composition for forming the junction mediation layer. Thereafter, a solder paste was applied on the cured composition, a PCB substrate was placed, and reflow was performed to prepare a high heat dissipation semiconductor junction structure sample.

이후에 고방열 반도체 접합 구조체 샘플의 미세조직을 주사전자현미경(SEM)과 집속이온빔(FIB)으로 분석하고, 에너지분산형분광분석법(EDS)을 이용하여 정해진 영역에서의 조성을 분석하였다.Thereafter, the microstructure of the high heat dissipation semiconductor junction structure sample was analyzed with a scanning electron microscope (SEM) and a focused ion beam (FIB), and the composition in a defined region was analyzed using an energy dispersive spectroscopy (EDS).

도 5 및 도 6은 본 발명의 실험예에 따른 고방열 반도체 접합 구조체의 미세조직을 주사전자현미경(SEM)으로 분석한 결과이고, 도 7 내지 도 10은 도 5에 도시된 FIB #1과 #2 각 부분의 미세조직 및 조성을 집속이온빔(FIB)과 에너지분산형분광분석법(EDS)으로 각각 분석한 결과이다.5 and 6 are the results of analyzing the microstructure of the high heat dissipation semiconductor bonding structure according to the experimental example of the present invention with a scanning electron microscope (SEM), and FIGS. 7 to 10 show FIBs #1 and # shown in FIG. 2 These are the results of analyzing the microstructure and composition of each part by focused ion beam (FIB) and energy dispersive spectroscopy (EDS).

먼저, 도 5를 참조하면, 실리콘 기판 상에 은이 코팅된 구리 입자를 함유하는 조성물층과 솔더층이 형성되어 있고, 솔더층 상에 금(Au) 금속패드를 구비하는 PCB 기판이 안전하게 접합된 것을 확인할 수 있었다.First, referring to FIG. 5, a composition layer containing silver-coated copper particles and a solder layer are formed on a silicon substrate, and a PCB substrate having a gold (Au) metal pad on the solder layer is safely bonded. I was able to confirm.

도 6은 도 5에 파란색으로 표기된 부분을 확대한 것으로서, 은이 코팅된 구리 입자를 함유하는 조성물층과 솔더층 사이에 형성된 계면층을 육안으로 구분이 가능했다. 붉은색으로 표기된 FIB #1 영역과 노란색으로 표기된 FIB #2 영역을 집속이온빔(FIB)으로 각각 분석하였고, 이를 도 7 및 도 8에 각각 도시하였다.FIG. 6 is an enlarged view of a portion marked in blue in FIG. 5 , and an interface layer formed between a composition layer containing silver-coated copper particles and a solder layer could be distinguished with the naked eye. The FIB #1 region marked in red and the FIB #2 region marked in yellow were analyzed with a focused ion beam (FIB), respectively, and these are shown in FIGS. 7 and 8, respectively.

도 7을 참조하면, 조성물층과 솔더층 사이에 경계가 명확하게 관찰되었다. 또, 구리 입자에 코팅된 은 입자의 일부가 솔더층과 반응하여 경계가 모호해진 영역이 확인되었다. 반면, 솔더층과 거리가 먼 쪽의 영역은 은이 코팅된 구리 입자가 개별적으로 존재하고 있는 것을 확인할 수 있었다.Referring to FIG. 7 , a boundary between the composition layer and the solder layer was clearly observed. In addition, a region where a part of the silver particles coated on the copper particles reacted with the solder layer and the boundary was blurred was confirmed. On the other hand, it was confirmed that copper particles coated with silver were individually present in the region far from the solder layer.

FIB #1 영역을 확대한 도 9에서 붉은색, 파란색, 초록색으로 표시된 부분에서 에너지분산형분광분석법(EDS)으로 각각의 조성을 분석하였고, 이를 하기 표 1에 정리하였다. 또, FIB #2 영역을 확대한 도 10에서 붉은색, 파란색으로 표시된 부분에서 에너지분산형분광분석법(EDS)으로 각각의 조성을 분석하였고, 이를 하기 표 2에 정리하였다.Each composition was analyzed by energy dispersive spectroscopy (EDS) in the portions indicated in red, blue, and green in FIG. In addition, each composition was analyzed by energy dispersive spectroscopy (EDS) in the portions indicated in red and blue in FIG.

원소
(element)element
(element) P1(wt%),
AgCu 입자P1 (wt%),
AgCu particles P2(wt%),
바인더(Binder)P2 (wt%),
Binder P3(wt%),
솔더(solder)P3 (wt%),
solder C KC K 2.632.63 47.2647.26 1.211.21 O KO K 0.000.00 12.8512.85 0.000.00 Cu LCu L 43.6043.60 1.761.76 1.791.79 Ag LAg L 17.4617.46 2.222.22 2.162.16 Sn LSn L 36.3036.30 35.9135.91 94.8494.84 전체(totals)totals 100.0100.0 100.0100.0 100.0100.0

원소
(element)element
(element) P1(wt%),
AgCuP1 (wt%),
AgCu P2(wt%),
바인더(binder)P2 (wt%),
binder C KC K 5.405.40 33.5533.55 O KO K 0.000.00 18.5518.55 Cu LCu L 90.6690.66 25.2025.20 Ag LAg L 3.943.94 22.7022.70 Sn LSn L 0.000.00 0.000.00 전체(totals)totals 100.0100.0 100.0100.0

표 1 및 표 2를 참조하면, 솔더층과 거리가 멀었던 은이 코팅된 구리 입자를 함유하는 조성물층에는 솔더(Sn) 성분이 전혀 검출되지 않았다는 것을 확인할 수 있었다. 반면, 솔더층과 인접한 영역(10um 이내의 바인더(binder)가 존재하는 영역에는 솔더(Sn) 성분이 확산되어 조성물층 내에 솔더(Sn) 성분이 검출되었다. Referring to Tables 1 and 2, it was confirmed that no solder (Sn) component was detected in the composition layer containing copper particles coated with silver, which was far from the solder layer. On the other hand, the solder (Sn) component was diffused in a region adjacent to the solder layer (a region where a binder within 10 μm existed) and the solder (Sn) component was detected in the composition layer.

도 9 및 도 10을 참조하면, 솔더층 내에 존재하는 솔더(Sn)의 확산에 의해 구리(Cu) 입자의 은(Ag) 입자가 코팅된 영역의 두께도 상대적으로 더 두꺼워진 것을 확인할 수 있었다. 이는 은이 코팅된 구리 입자를 함유하는 조성물층의 일부와 확산된 솔더(Sn) 성분이 화학적으로 서로 반응하여 이차상을 형성하고 있다는 것을 간접적으로 확인할 수 있는 데이터이다.Referring to FIGS. 9 and 10 , it was confirmed that the thickness of the region where copper (Cu) particles were coated with silver (Ag) particles became relatively thicker due to diffusion of solder (Sn) present in the solder layer. This is data that can indirectly confirm that a part of the composition layer containing silver-coated copper particles and the diffused solder (Sn) component chemically react with each other to form a secondary phase.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

12: 기판
14: 반도체 칩
16: 금속패드
17: 몰딩부
18: 솔더 범프
20: 고방열 반도체 접합 구조체
22: 접합매개층
24: 계면층
26: 솔더층
28: 방열부재
100: 반도체 장치12: Substrate
14: semiconductor chip
16: metal pad
17: molding part
18: solder bump
20: high heat dissipation semiconductor junction structure
22: junction mediation layer
24: interface layer
26: solder layer
28: heat dissipation member
100: semiconductor device

Claims

방열부재;
상기 방열부재 상에 형성된 솔더층;
은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물에 의해 형성되며, 상기 솔더층 상에 형성된 접합매개층; 및
상기 접합매개층 상에 형성된 반도체 칩;을 포함하는,
고방열 반도체 접합 구조체.heat dissipation member;
a solder layer formed on the heat dissipating member;
a bonding mediating layer formed of a composition containing silver-coated metal particles and formed on the solder layer; and
Including, a semiconductor chip formed on the junction mediation layer;
High heat dissipation semiconductor junction structure.

제 1 항에 있어서,
상기 솔더층과 상기 접합매개층 사이에 계면층을 더 포함하는,
고방열 반도체 접합 구조체.According to claim 1,
Further comprising an interface layer between the solder layer and the bonding mediation layer,
High heat dissipation semiconductor junction structure.

제 2 항에 있어서,
상기 계면층은 상기 접합매개층과 상기 솔더층의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함하는,
고방열 반도체 접합 구조체.According to claim 2,
The interfacial layer includes a second phase generated by a chemical reaction between the bonding mediation layer and at least a portion of the solder layer,
High heat dissipation semiconductor junction structure.

제 2 항에 있어서,
상기 계면층은 상기 솔더층에 함유된 솔더(Sn)와 상기 접합매개층에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성된,
고방열 반도체 접합 구조체.According to claim 2,
The interface layer is formed by inter-diffusion of the solder (Sn) contained in the solder layer and the metal particles contained in the bonding mediation layer,
High heat dissipation semiconductor junction structure.

제 2 항에 있어서,
상기 계면층은 1um 내지 100um의 두께범위를 갖는,
고방열 반도체 접합 구조체.According to claim 2,
The interfacial layer has a thickness range of 1um to 100um,
High heat dissipation semiconductor junction structure.

제 1 항에 있어서,
상기 반도체 칩은 별도의 금속패드 없이 반도체 기판이 상기 접합매개층에 의해 상기 솔더층과 직접 접합되어 상기 반도체 칩으로부터 발생한 열을 상기 방열부재로 전달하는,
고방열 반도체 접합 구조체.According to claim 1,
In the semiconductor chip, a semiconductor substrate is directly bonded to the solder layer by the bonding mediating layer without a separate metal pad to transfer heat generated from the semiconductor chip to the heat dissipation member.
High heat dissipation semiconductor junction structure.

제 6 항에 있어서,
상기 반도체 칩은 양면 실장형 패키지 구조를 갖는 반도체 장치에 실장된 것이며,
상기 패키지 구조에 적용되는 기판의 일면에 형성된 상기 반도체 칩과 타면에 형성된 다른 반도체 칩이 실장된 구조를 갖는,
고방열 반도체 접합 구조체.According to claim 6,
The semiconductor chip is mounted on a semiconductor device having a double-sided package structure,
Having a structure in which the semiconductor chip formed on one surface of the substrate applied to the package structure and another semiconductor chip formed on the other surface are mounted,
High heat dissipation semiconductor junction structure.

제 7 항에 있어서,
상기 반도체 칩의 반도체 기판이 몰딩부에 의해 몰딩되지 않고 외부로 노출되고, 노출된 상기 반도체 기판의 일부와 상기 솔더층이 상기 접합매개층에 의해 직접 접합된,
고방열 반도체 접합 구조체.According to claim 7,
The semiconductor substrate of the semiconductor chip is exposed to the outside without being molded by a molding unit, and a portion of the exposed semiconductor substrate and the solder layer are directly bonded by the bonding mediation layer.
High heat dissipation semiconductor junction structure.

제 7 항에 있어서,
상기 다른 반도체 칩은 몰딩부에 의해 몰딩된,
고방열 반도체 접합 구조체.According to claim 7,
The other semiconductor chip is molded by a molding unit,
High heat dissipation semiconductor junction structure.

제 7 항에 있어서,
상기 기판에는 복수의 금속패드를 포함하며,
상기 금속패드 중 일부는 솔더 범프에 의해 상기 방열부재의 어느 일부와 서로 전기적으로 직접 연결된,
고방열 반도체 접합 구조체.According to claim 7,
The substrate includes a plurality of metal pads,
Some of the metal pads are electrically directly connected to a part of the heat dissipation member by solder bumps.
High heat dissipation semiconductor junction structure.

제 1 항에 있어서,
상기 반도체 칩은 실리콘(Si), 게르마늄(Ge), 실리콘게르마늄(SiGe), 질화갈륨(GaN) 및 갈륨비소(GaAs) 중 어느 하나의 기판을 포함하는,
고방열 반도체 접합 구조체.According to claim 1,
The semiconductor chip includes a substrate of any one of silicon (Si), germanium (Ge), silicon germanium (SiGe), gallium nitride (GaN), and gallium arsenide (GaAs),
High heat dissipation semiconductor junction structure.

제 1 항에 있어서,
상기 금속은 구리(Cu)를 포함하는,
고방열 반도체 접합 구조체.According to claim 1,
The metal includes copper (Cu),
High heat dissipation semiconductor junction structure.

제 2 항에 있어서,
상기 계면층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 상기 접합매개층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼운,
고방열 반도체 접합 구조체.According to claim 2,
The thickness of the silver (Ag) coating layer of the silver-coated metal particles contained in the interface layer is relatively thicker than the thickness of the silver (Ag) coating layer of the silver-coated metal particles contained in the bonding mediation layer,
High heat dissipation semiconductor junction structure.

반도체 칩 상에 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물을 도포하여 접합매개층을 형성하는 단계;
상기 접합매개층 상에 솔더 조성물을 도포하는 단계;
상기 솔더 조성물 상에 방열부재를 형성하는 단계; 및
리플로우(reflow) 공정을 수행하여 상기 반도체 칩 상에 상기 접합매개층, 솔더층 및 상기 방열부재가 순차적으로 적층된 형태의 접합 구조체를 형성하는 단계;를 포함하는,
고방열 반도체 접합 구조체의 제조방법.forming a junction mediation layer by applying a composition containing silver-coated metal particles on a semiconductor chip;
Applying a solder composition on the bonding mediation layer;
Forming a heat dissipation member on the solder composition; and
Forming a bonding structure in which the bonding mediating layer, the solder layer, and the heat dissipation member are sequentially stacked on the semiconductor chip by performing a reflow process;
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 14 항에 있어서,
상기 솔더층과 상기 접합매개층 사이에 계면층을 더 포함하는,
고방열 반도체 접합 구조체의 제조방법.15. The method of claim 14,
Further comprising an interface layer between the solder layer and the bonding mediation layer,
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 15 항에 있어서,
상기 계면층은,
상기 리플로우 공정시 상기 접합매개층과 상기 솔더층의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함하는,
고방열 반도체 접합 구조체의 제조방법.According to claim 15,
The interfacial layer,
In the reflow process, at least a portion of the bonding mediating layer and the solder layer include a second phase generated by a chemical reaction with each other,
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 15 항에 있어서,
상기 계면층은 상기 솔더층에 함유된 솔더(Sn)와 상기 접합매개층에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성된,
고방열 반도체 접합 구조체의 제조방법.According to claim 15,
The interface layer is formed by inter-diffusion of the solder (Sn) contained in the solder layer and the metal particles contained in the bonding mediation layer,
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 14 항에 있어서,
상기 접합매개층은 상기 은이 코팅된 금속 입자를 함유하는 조성물을 상기 반도체 칩 상에 도포한 후 상기 조성물을 경화시켜 형성되는,
고방열 반도체 접합 구조체의 제조방법.15. The method of claim 14,
The bonding mediation layer is formed by applying a composition containing the silver-coated metal particles on the semiconductor chip and then curing the composition.
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 14 항에 있어서,
상기 반도체 칩은 별도의 금속패드 없이 반도체 기판이 상기 접합매개층에 의해 상기 솔더층과 직접 접합되어 상기 반도체 칩으로부터 발생한 열을 상기 방열부재로 전달하는,
고방열 반도체 접합 구조체의 제조방법.15. The method of claim 14,
In the semiconductor chip, a semiconductor substrate is directly bonded to the solder layer by the bonding mediating layer without a separate metal pad to transfer heat generated from the semiconductor chip to the heat dissipation member.
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 19 항에 있어서,
상기 반도체 칩은 양면 실장형 패키지 구조를 갖는 반도체 장치에 실장된 것이며,
상기 패키지 구조에 적용되는 기판의 일면에 형성된 상기 반도체 칩과 타면에 형성된 다른 반도체 칩이 실장된 구조를 갖는,
고방열 반도체 접합 구조체의 제조방법.According to claim 19,
The semiconductor chip is mounted on a semiconductor device having a double-sided package structure,
Having a structure in which the semiconductor chip formed on one surface of the substrate applied to the package structure and another semiconductor chip formed on the other surface are mounted,
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 19 항에 있어서,
상기 반도체 기판이 몰딩부에 의해 몰딩되지 않고 외부로 노출되고, 노출된 상기 반도체 기판의 일부와 상기 솔더층이 상기 접합매개층에 의해 직접 접합된,
고방열 반도체 접합 구조체의 제조방법.According to claim 19,
The semiconductor substrate is exposed to the outside without being molded by a molding unit, and the exposed portion of the semiconductor substrate and the solder layer are directly bonded by the bonding mediation layer,
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 19 항에 있어서,
상기 다른 반도체 칩은 몰딩부에 의해 몰딩된,
고방열 반도체 접합 구조체의 제조방법.According to claim 19,
The other semiconductor chip is molded by a molding unit,
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 19 항에 있어서,
상기 기판에는 복수의 금속패드를 포함하며,
상기 금속패드 중 일부는 솔더 범프에 의해 상기 방열부재의 어느 일부와 서로 전기적으로 직접 연결되는,
고방열 반도체 접합 구조체의 제조방법.According to claim 19,
The substrate includes a plurality of metal pads,
Some of the metal pads are electrically directly connected to a part of the heat dissipation member by solder bumps.
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 14 항에 있어서,
상기 금속은 구리(Cu)를 포함하는,
고방열 반도체 접합 구조체의 제조방법.15. The method of claim 14,
The metal includes copper (Cu),
A method for manufacturing a high heat dissipation semiconductor junction structure.

제 15 항에 있어서,
상기 계면층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 상기 접합매개층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼운,
고방열 반도체 접합 구조체의 제조방법.According to claim 15,
The thickness of the silver (Ag) coating layer of the silver-coated metal particles contained in the interface layer is relatively thicker than the thickness of the silver (Ag) coating layer of the silver-coated metal particles contained in the bonding mediation layer,
A method for manufacturing a high heat dissipation semiconductor junction structure.