KR20230021328A - 고방열 반도체 접합 구조체 및 이의 제조방법 - Google Patents

고방열 반도체 접합 구조체 및 이의 제조방법 Download PDF

Info

Publication number
KR20230021328A
KR20230021328A KR1020210103071A KR20210103071A KR20230021328A KR 20230021328 A KR20230021328 A KR 20230021328A KR 1020210103071 A KR1020210103071 A KR 1020210103071A KR 20210103071 A KR20210103071 A KR 20210103071A KR 20230021328 A KR20230021328 A KR 20230021328A
Authority
KR
South Korea
Prior art keywords
layer
heat dissipation
high heat
bonding
semiconductor
Prior art date
Application number
KR1020210103071A
Other languages
English (en)
Other versions
KR102551078B1 (ko
Inventor
주기수
이승재
이규재
김윤현
정세영
Original Assignee
엔트리움 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔트리움 주식회사 filed Critical 엔트리움 주식회사
Priority to KR1020210103071A priority Critical patent/KR102551078B1/ko
Publication of KR20230021328A publication Critical patent/KR20230021328A/ko
Application granted granted Critical
Publication of KR102551078B1 publication Critical patent/KR102551078B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 고방열 반도체 접합 구조체로서, 방열부재; 상기 방열부재 상에 형성된 솔더층; 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물에 의해 형성되며, 상기 솔더층 상에 형성된 접합매개층; 및 상기 접합매개층 상에 형성된 반도체 칩;을 포함할 수 있다.

Description

고방열 반도체 접합 구조체 및 이의 제조방법{High heat-radiating semi-conductor bonded structure and manufacturing method thereof}
본 발명은 고방열 반도체 접합 구조체 및 이의 제조방법에 관한 것으로서, 더 상세하게는 반도체 분야에 적용 가능한 고방열 반도체 접합 구조체 및 이의 제조방법에 관한 것이다.
최근 반도체 분야는 발열 이슈는 가장 큰 이슈로 자리잡고 있다. 발열 이슈를 해소하기 위해서 다양한 형태의 방열 구조를 연구하고 있으며, 그 중 하나로서, EMC로 몰딩한 후 EMC의 일부를 그라인딩(grinding)하여 반도체 칩(Si chip die)의 후면을 노출시키는 패키지를 제작하고 있다. 이렇게 노출된 반도체 칩 상에 방열 구조체를 부착하여 열을 외부로 방출하고 있다.
한편, 발열 이슈와 함께 칩의 집적도 향상 또한 커다란 이슈 중 하나이다. 칩의 집적도를 증가시키기 위해, 단면이 아닌 양면 형태의 기판을 제조하고 있다. 양면 형태의 기판의 일 예로서, DSMBGA(Double-side molded Ball grid array) 형태의 기판을 의미하며, 여기서, 상기 DSMBGA에서 하부에 노출된 반도체 칩을 PCB 기판에 연결시켜 열방출 효율을 크게 향상시킬 수 있다.
그러나, 반도체 칩과 종래의 솔더 페이스트 조성물을 동시에 부착할 수 있는 고발열체 조성물이 없는 문제점이 있었다. 이를 해결하기 위해서, UBM(under bump metallization)을 사용하거나, 혹은 하지막을 도입하여 솔더층을 형성하여 별도의 기판을 접합하는 형태로 제조하였다. 하지만, 이 경우, 공정조건 및 공정 수행단계도 복잡해지며 비용이 증가하는 문제점이 있었다.
종래에는 이와 같이, 칩의 고집적화에 따른 방열 이슈를 해소하기 어려운 문제점이 있었다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 반도체 칩과 솔더층을 저비용으로 용이하게 접합할 수 있는 고방열 반도체 접합 구조체 및 이의 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따르면, 고방열 반도체 접합 구조체를 제공한다. 상기 고방열 반도체 접합 구조체는 방열부재; 상기 방열부재 상에 형성된 솔더층; 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물에 의해 형성되며, 상기 솔더층 상에 형성된 접합매개층; 및 상기 접합매개층 상에 형성된 반도체 칩;을 포함할 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 솔더층과 상기 접합매개층 사이에 계면층을 더 포함할 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 계면층은 상기 접합매개층과 상기 솔더층의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함할 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 계면층은 상기 솔더층에 함유된 솔더(Sn)와 상기 접합매개층에 함유된 구리 입자가 상호확산(inter diffuse)되어 형성될 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 계면층은 1um 내지 100um의 두께범위를 가질 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 반도체 칩은 별도의 금속패드 없이 반도체 기판이 상기 접합매개층에 의해 상기 솔더층과 직접 접합되어 상기 반도체 칩으로부터 발생한 열을 상기 방열부재로 전달할 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 반도체 칩은 양면 실장형 패키지 구조를 갖는 반도체 장치에 실장된 것이며, 상기 패키지 구조에 적용되는 기판의 일면에 형성된 상기 반도체 칩과 타면에 형성된 다른 반도체 칩이 실장된 구조를 가질 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 반도체 기판이 몰딩부에 의해 몰딩되지 않고 외부로 노출되고, 노출된 상기 반도체 기판의 일부와 상기 솔더층이 상기 접합매개층에 의해 직접 접합될 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 다른 반도체 칩은 몰딩부에 의해 몰딩될 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 기판에는 복수의 금속패드를 포함하며, 상기 금속패드 중 일부는 솔더 범프에 의해 상기 방열부재의 어느 일부와 서로 전기적으로 직접 연결될 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 반도체 칩은 실리콘(Si), 게르마늄(Ge), 실리콘게르마늄(SiGe), 질화갈륨(GaN) 및 갈륨비소(GaAs) 중 어느 하나를 소재로 하는 기판을 포함할 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 금속은 구리(Cu)를 포함할 수 있다.
상기 고방열 반도체 접합 구조체에 있어서, 상기 계면층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 상기 접합매개층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼울 수 있다.
본 발명의 다른 실시예에 따르면, 고방열 반도체 접합 구조체의 제조방법을 제공한다. 상기 고방열 반도체 접합 구조체는 반도체 칩 상에 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물을 도포하여 접합매개층을 형성하는 단계; 상기 접합매개층 상에 솔더 조성물을 도포하는 단계; 상기 솔더 조성물 상에 방열부재를 형성하는 단계; 및 리플로우(reflow) 공정을 수행하여 상기 반도체 칩 상에 상기 접합매개층, 솔더층 및 상기 방열부재가 순차적으로 적층된 형태의 접합 구조체를 형성하는 단계;를 포함할 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 솔더층과 상기 접합매개층 사이에 계면층을 더 포함할 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 계면층은, 상기 리플로우 공정시 상기 접합매개층과 상기 솔더층의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함할 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 계면층은 상기 솔더층에 함유된 솔더(Sn)와 상기 접합매개층에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성될 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 접합매개층은 상기 은이 코팅된 금속 입자를 함유하는 조성물을 상기 반도체 칩 상에 도포한 후 상기 조성물을 경화시켜 형성될 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 반도체 칩은 별도의 금속패드 없이 반도체 기판이 상기 접합매개층에 의해 상기 솔더층과 직접 접합되어 상기 반도체 칩으로부터 발생한 열을 상기 방열부재로 발산할 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 반도체 칩은 양면 실장형 패키지 구조를 갖는 반도체 장치에 실장된 것이며, 상기 패키지 구조에 적용되는 기판의 일면에 형성된 상기 반도체 칩과 타면에 형성된 다른 반도체 칩이 실장된 구조를 가질 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 반도체 기판이 몰딩부에 의해 몰딩되지 않고 외부로 노출되고, 노출된 상기 반도체 기판의 일부와 상기 솔더층이 상기 접합매개층에 의해 직접 접합될 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 다른 반도체 칩은 몰딩부에 의해 몰딩될 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 기판에는 복수의 금속패드를 포함하며, 상기 금속패드 중 일부는 솔더 범프에 의해 상기 방열부재의 어느 일부와 서로 전기적으로 직접 연결될 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 금속은 구리(Cu)를 포함할 수 있다.
상기 고방열 반도체 접합 구조체의 제조방법에 있어서, 상기 계면층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 상기 접합매개층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼울 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 저비용으로 간단하게 열방출 특성이 향상된 고방열 반도체 접합 구조체 및 이의 제조방법을 제시할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 구조를 개략적으로 도해하는 단면도이다.
도 2는 도 1에 도시된 고방열 반도체 접합 구조체가 적용된 반도체 장치의 구조를 개략적으로 도해하는 단면도이다.
도 3은 도 2에 도시된 H 영역을 확대한 것으로서, 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법을 설명하기 위한 고방열 반도체 접합 구조체의 구조를 개략적으로 도해하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법을 설명하기 위한 공정순서도이다.
도 5 및 도 6은 본 발명의 실험예에 따른 고방열 반도체 접합 구조체의 미세조직을 주사전자현미경(SEM)으로 분석한 결과이다.
도 7 내지 도 10은 도 5에 도시된 FIB #1과 #2 각 부분의 미세조직 및 조성을 집속이온빔(FIB)과 에너지분산형분광분석법(EDS)으로 각각 분석한 결과이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 구조를 개략적으로 도해하는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체(20)는 방열부재(28), 솔더층(26), 접합매개층(22) 및 반도체 칩(14)을 포함할 수 있다. 구체적으로 고방열 반도체 접합 구조체(20)는 방열부재(28) 상에 솔더층(26), 접합매개층(22) 및 반도체 칩(14)이 순차적으로 적층된 형태를 포함할 수 있다. 방열부재(28)는 예를 들어, PCB 기판을 사용할 수 있으며, 이외에도 반도체 칩(14)으로부터 발생하는 열을 외부로 전달하여 방열 기능을 수행할 수 있는 기판이면 어떤 것이든 가능하다.
접합매개층(22)은 솔더층(26) 상에 형성되며, 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물에 의해 형성될 수 있다. 상기 은이 코팅된 금속 입자의 함량은 방열성, 흐름성, 젖음성 등을 고려하여, 전체 조성물 내에 70 내지 95wt% 범위에서 선택될 수 있고, 일부 실시예에서 높은 젖음성이 요구되는 경우 85wt% 이상으로 충진될 수도 있다. 상기 은이 코팅된 금속 입자의 평균 입도(D50)는 약 4.5um이며, 솔더층(26) 적용 부위의 두께 및 면적에 따라 조정될 수 있다. 바인더로는 에폭시 계열의 바인더를 사용할 수 있다. 상기 금속은 비용 및 방열특성을 고려하여 선택될 수 있으며, 예를 들어, 구리(Cu), 금(Au), 알루미늄(Al) 등과 같은 소재를 사용할 수 있다.
한편, 솔더층(26)과 접합매개층(22) 사이에 계면층(24)을 더 포함할 수 있다. 계면층(24)은 접합매개층(22)과 솔더층(26)의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함할 수 있다. 계면층(24)은 솔더층(26)에 함유된 솔더(Sn)와 접합매개층(22)에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성된 것일 수 있다. 여기서, 외부로 노출된 반도체 칩(14)과 솔더층(26)과의 부착력은 접합매개층(22)을 형성하는 조성물 내부의 매트릭스(matrix)에 의해 확보할 수 있다. 또, 솔더층(26)의 솔더와 젖음성(wetting) 및 계면층(24)의 형성은 은이 코팅된 금속 입자가 솔더(Sn)와의 반응을 통해 개선하게 된다.
계면층(24)은 1um 내지 100um의 두께범위를 가질 수 있다. 계면층(24)의 두께는 솔더층(26) 내에 함유된 솔더(Sn)에 의해 변화하게 된다. 만약, 계면층(24)의 두께가 지나치게 두꺼워지게 되어 접합매개층(22) 없이 계면층(24)만으로 반도체 칩(14)과 솔더층(26)을 연결할 경우 반도체 칩(14)에 접한 부분에서 박리가 발생한다. 따라서, 반도체 장치 전체의 두께를 고려하여 계면층(24)의 두께는 100um 이하로 제어되어야 한다. 그러나, 매우 얇게 형성되면 접합매개층(22)이 없어지기 때문에, 적어도 1um 이상의 두께로 형성되어야 한다.
또한, 계면층(24) 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 접합매개층(22) 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼울 수 있다. 여기서, 은(Ag) 코팅층의 두께가 영역별로 상이한 것은 리플로우 공정이 수행됨에 따라 솔더 조성물 내에 함유된 솔더(Sn)가 확상되어 은(Ag)과 서로 반응하여 코팅층의 두께가 반응하기 전보다 더 두꺼워지는 것으로 판단된다.
반도체 칩(14)은 예를 들어, 실리콘(Si), 게르마늄(Ge), 실리콘게르마늄(SiGe), 질화갈륨(GaN) 및 갈륨비소(GaAs) 중 어느 하나의 기판을 포함한다. 예를 들면, 반도체 칩(14)은 몰딩부에 의해 몰딩되지만 적어도 어느 일면은 몰딩부에 의해 몰딩되지 않고 그라인딩 처리 되어 상기 기판의 일부가 외부로 노출된다. 이 노출된 면에 접합매개층(22)이 접합되어 별도의 금속패드 없이 접합매개층(22)에 의해 솔더층(26)과 반도체 칩(14)이 서로 접합되어, 반도체 칩(14)을 포함하는 반도체 장치로부터 발생한 열을 외부로 발산하게 된다.
실리콘(Si) 기판과 솔더층(26)간 젖음성이 나쁘기 때문에, 이를 해결하기 위해서, 접합매개층(22)을 실리콘 기판 상에 형성하여 솔더층(26)의 젖음성을 개선함으로써 접합력을 용이하게 할 수 있다.
반도체 장치에 대한 구조는 도 2를 참조하여 보다 구체적으로 후술한다.
도 2는 도 1에 도시된 고방열 반도체 접합 구조체가 적용된 반도체 장치의 구조를 개략적으로 도해하는 단면도이다.
도 2를 참조하면, 반도체 장치(100)는 양면 실장형 패키지 구조를 포함한다. 상기 패키지 구조에 적용되는 기판(12)의 일면에 형성된 반도체 칩(14)과 타면에 형성된 다른 반도체 칩(14)이 실장된다. 기판(12)의 적어도 어느 일부에 복수개의 금속패드(16)가 형성되어 있다. 금속패드(16)는 기판(12)의 양면에 노출된 금속패드와 기판(12)의 내부에 매립된 형태의 금속패드를 포함할 수 있다.
기판(12)의 타면에 실장된 다른 반도체 칩(14)과 방열부재(28)를 전기적으로 직접 연결시키기 위해, 다른 반도체 칩(14)과 전기적으로 연결된 금속패드(16)의 일부는 방열부재(28)와 솔더 범프(18)를 통해서 직접 전기적으로 연결된다. 그리고 이외의 영역은 모두 몰딩부(17)에 의해 외부로부터 보호된다. 또, 반도체 칩(14) 이외에도 다이오드와 같은 다른 능동소자들도 적절하게 설계되어 배치될 수 있다. 여기서, 각 반도체 장치(100)를 구성하는 요소들은 이미 공지된 기술이므로 이에 대한 구체적인 설명은 생략한다.
칩의 방열 성능을 개선하기 위해서, 몰딩부(17)의 일부를 그라인딩(grinding)하여 제거하고, 기판(12)의 일면 상에 형성된 반도체 칩(14)의 후면을 외부로 노출시키는 형태로 패키지를 제조한다. 기판(12)의 타면 상에 형성된 다른 반도체 칩(14)은 몰딩부(17)에 의해 몰딩된 형태를 유지한다.
즉, 기판(12)의 일면 상에 형성된 반도체 칩(14)의 적어도 어느 일부면은 몰딩부(17)에 의해 몰딩되지 않고 외부로 노출되어, 노출된 반도체 칩(14)의 일부와 솔더층(26)이 접합매개층(22)에 의해 접합된다. 이때, 반도체 칩(14)의 표면은 예를 들어, 실리콘 재질의 기판을 포함하며 상기 실리콘 재질의 기판과 솔더층(26)이 전기적으로는 절연되고, 반도체 칩(14)에서 발생한 열을 방열부재(28)로 전달하게 된다.
이하에서 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체 및 이의 제조방법에 대해서 구체적으로 후술한다.
도 3은 도 2에 도시된 H 영역을 확대한 것으로서, 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법을 설명하기 위한 고방열 반도체 접합 구조체의 구조를 개략적으로 도해하는 단면도이고, 도 4는 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법을 설명하기 위한 공정순서도이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 고방열 반도체 접합 구조체의 제조방법은 반도체 칩(14) 상에 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물을 도포하여 접합매개층(22)을 형성하는 단계, 접합매개층(22) 상에 솔더 조성물을 도포하는 단계, 솔더 조성물 상에 방열부재(28)를 형성하는 단계 및 리플로우(reflow) 공정을 수행하여 반도체 칩(14) 상에 접합매개층(22), 솔더층(26) 및 방열부재(28)가 순차적으로 적층된 형태의 접합 구조체를 형성하는 단계를 포함할 수 있다.
구체적으로, 은이 코팅된 금속 입자를 함유하는 조성물을 반도체 칩(14) 상에 도포할 수 있다. 이후에 도포된 조성물을 170℃ 내지 180℃의 온도범위에서 25분 내지 35분동안 경화시켜 접합매개층(22)을 형성할 수 있다.
이후에 솔더 조성물을 접합매개층(22) 상에 도포하고, 그 위에 방열부재(28)를 배치할 수 있다. 이때, 방열부재(28)가 솔더 조성물 상에 배치될 때, 도 2에 도시된 반도체 장치(100)의 금속패드(16)의 일부에 솔더 범프(18)를 형성한 후 플립칩 본딩 방식으로 형성한 이후에 리플로우(reflow) 공정을 수행하여 접합할 수 있다. 여기서, 리플로우 공정은 반도체 공정에서 일반적으로 사용되는 공정으로서, 공정 조건에 대한 것은 이미 공지된 기술이므로 이에 대한 설명은 생략한다.
상기 리플로우 공정을 수행하는 과정에서 솔더 조성물의 일부가 솔더층(26)으로 형성된다. 접합매개층(22)과 솔더층(26) 사이에는 계면층(24)이 형성된다. 계면층(24)은 솔더 조성물에 함유된 솔더와 상기 은이 코팅된 금속 입자를 함유하는 조성물에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성되는 것으로서, 솔더층(26)의 젖음성을 확보하는데 매우 중요한 기능을 한다.
종래에는 반도체 칩(14) 상에 솔더층(26)을 동시에 부착할 수 있는 고발열체 조성물이 없었다. 이를 해결하기 위해서, 본 발명에서는 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물을 이용하여 반도체 칩(14)의 실리콘 표면과 솔더(Sn)의 젖음성(wettability)을 확보하였다.
하지만 은(Ag) 입자 혹은 다른 금속(metal) 입자를 단독으로 함유하는 조성물을 이용하여 솔더층(26)을 형성할 경우, 은(Ag) 입자 혹은 다른 금속(metal) 입자의 표면에 존재하는 산화막에 의해서 솔더 조성물의 젖음성을 확보할 수 없었다. 이를 해결하기 위해서, 반드시 은이 코팅된 금속 입자(Ag coated metal)를 함유하는 조성물을 사용해야 한다. 이때, 은 입자의 코팅 두께는 수nm 내지 수um일 수 있다. 상기 은 입자의 코팅 두께는 예를 들어, 약 100nm 두께의 은이 코팅된 금속 입자를 사용할 수 있다. 열경화 이후에는 계면층(24) 영역에 있는 은 코팅층은 두께가 약 500nm 두께로 증가될 수 있다.
한편, 접합매개층(22)과 솔더층(26) 사이에 계면층(24)이 개재되는데, 본 발명에서 계면층(24)의 기능은 매우 중요한 요소가 된다. 계면층(24)은 접합매개층(22)과 솔더층(26)의 적어도 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함할 수 있다. 즉, 계면층(24)은 리플로우(reflow) 공정시 솔더 조성물에 함유된 솔더와 은이 코팅된 금속 입자를 함유하는 조성물에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성된 것을 의미한다.
이하에서는, 본 발명의 계면층(24) 형성 과정을 설명하기 위한 실시예들을 설명한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 아래의 실시예들만으로 한정되는 것은 아니다.
고방열 반도체 접합 구조체 샘플을 만들기 위해서, 실리콘 기판(Si die)을 준비하였다. 이후에 실리콘 기판(Si die) 상에 접합매개층을 형성하기 위한 조성물을 스크린 공정을 이용하여 약 100um 두께로 조성물층을 코팅한 이후에, 175℃에서 30분 동안 열경화를 진행하였다. 여기서, 상기 접합매개층을 형성하기 위한 조성물은 은이 코팅된 구리(Ag coated Cu) 입자를 함유하는 조성물을 사용하였다. 이후 경화된 조성물 상에 솔더 페이스트를 도포하고, PCB 기판을 배치한 후 리플로우를 수행하여 고방열 반도체 접합 구조체 샘플을 제조하였다.
이후에 고방열 반도체 접합 구조체 샘플의 미세조직을 주사전자현미경(SEM)과 집속이온빔(FIB)으로 분석하고, 에너지분산형분광분석법(EDS)을 이용하여 정해진 영역에서의 조성을 분석하였다.
도 5 및 도 6은 본 발명의 실험예에 따른 고방열 반도체 접합 구조체의 미세조직을 주사전자현미경(SEM)으로 분석한 결과이고, 도 7 내지 도 10은 도 5에 도시된 FIB #1과 #2 각 부분의 미세조직 및 조성을 집속이온빔(FIB)과 에너지분산형분광분석법(EDS)으로 각각 분석한 결과이다.
먼저, 도 5를 참조하면, 실리콘 기판 상에 은이 코팅된 구리 입자를 함유하는 조성물층과 솔더층이 형성되어 있고, 솔더층 상에 금(Au) 금속패드를 구비하는 PCB 기판이 안전하게 접합된 것을 확인할 수 있었다.
도 6은 도 5에 파란색으로 표기된 부분을 확대한 것으로서, 은이 코팅된 구리 입자를 함유하는 조성물층과 솔더층 사이에 형성된 계면층을 육안으로 구분이 가능했다. 붉은색으로 표기된 FIB #1 영역과 노란색으로 표기된 FIB #2 영역을 집속이온빔(FIB)으로 각각 분석하였고, 이를 도 7 및 도 8에 각각 도시하였다.
도 7을 참조하면, 조성물층과 솔더층 사이에 경계가 명확하게 관찰되었다. 또, 구리 입자에 코팅된 은 입자의 일부가 솔더층과 반응하여 경계가 모호해진 영역이 확인되었다. 반면, 솔더층과 거리가 먼 쪽의 영역은 은이 코팅된 구리 입자가 개별적으로 존재하고 있는 것을 확인할 수 있었다.
FIB #1 영역을 확대한 도 9에서 붉은색, 파란색, 초록색으로 표시된 부분에서 에너지분산형분광분석법(EDS)으로 각각의 조성을 분석하였고, 이를 하기 표 1에 정리하였다. 또, FIB #2 영역을 확대한 도 10에서 붉은색, 파란색으로 표시된 부분에서 에너지분산형분광분석법(EDS)으로 각각의 조성을 분석하였고, 이를 하기 표 2에 정리하였다.
원소
(element)		 P1(wt%),
AgCu 입자		 P2(wt%),
바인더(Binder)		 P3(wt%),
솔더(solder)
C K 2.63 47.26 1.21
O K 0.00 12.85 0.00
Cu L 43.60 1.76 1.79
Ag L 17.46 2.22 2.16
Sn L 36.30 35.91 94.84
전체(totals) 100.0 100.0 100.0
원소
(element)		 P1(wt%),
AgCu		 P2(wt%),
바인더(binder)
C K 5.40 33.55
O K 0.00 18.55
Cu L 90.66 25.20
Ag L 3.94 22.70
Sn L 0.00 0.00
전체(totals) 100.0 100.0
표 1 및 표 2를 참조하면, 솔더층과 거리가 멀었던 은이 코팅된 구리 입자를 함유하는 조성물층에는 솔더(Sn) 성분이 전혀 검출되지 않았다는 것을 확인할 수 있었다. 반면, 솔더층과 인접한 영역(10um 이내의 바인더(binder)가 존재하는 영역에는 솔더(Sn) 성분이 확산되어 조성물층 내에 솔더(Sn) 성분이 검출되었다.
도 9 및 도 10을 참조하면, 솔더층 내에 존재하는 솔더(Sn)의 확산에 의해 구리(Cu) 입자의 은(Ag) 입자가 코팅된 영역의 두께도 상대적으로 더 두꺼워진 것을 확인할 수 있었다. 이는 은이 코팅된 구리 입자를 함유하는 조성물층의 일부와 확산된 솔더(Sn) 성분이 화학적으로 서로 반응하여 이차상을 형성하고 있다는 것을 간접적으로 확인할 수 있는 데이터이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
12: 기판
14: 반도체 칩
16: 금속패드
17: 몰딩부
18: 솔더 범프
20: 고방열 반도체 접합 구조체
22: 접합매개층
24: 계면층
26: 솔더층
28: 방열부재
100: 반도체 장치

Claims (25)

  1. 방열부재;
    상기 방열부재 상에 형성된 솔더층;
    은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물에 의해 형성되며, 상기 솔더층 상에 형성된 접합매개층; 및
    상기 접합매개층 상에 형성된 반도체 칩;을 포함하는,
    고방열 반도체 접합 구조체.
  2. 제 1 항에 있어서,
    상기 솔더층과 상기 접합매개층 사이에 계면층을 더 포함하는,
    고방열 반도체 접합 구조체.
  3. 제 2 항에 있어서,
    상기 계면층은 상기 접합매개층과 상기 솔더층의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함하는,
    고방열 반도체 접합 구조체.
  4. 제 2 항에 있어서,
    상기 계면층은 상기 솔더층에 함유된 솔더(Sn)와 상기 접합매개층에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성된,
    고방열 반도체 접합 구조체.
  5. 제 2 항에 있어서,
    상기 계면층은 1um 내지 100um의 두께범위를 갖는,
    고방열 반도체 접합 구조체.
  6. 제 1 항에 있어서,
    상기 반도체 칩은 별도의 금속패드 없이 반도체 기판이 상기 접합매개층에 의해 상기 솔더층과 직접 접합되어 상기 반도체 칩으로부터 발생한 열을 상기 방열부재로 전달하는,
    고방열 반도체 접합 구조체.
  7. 제 6 항에 있어서,
    상기 반도체 칩은 양면 실장형 패키지 구조를 갖는 반도체 장치에 실장된 것이며,
    상기 패키지 구조에 적용되는 기판의 일면에 형성된 상기 반도체 칩과 타면에 형성된 다른 반도체 칩이 실장된 구조를 갖는,
    고방열 반도체 접합 구조체.
  8. 제 7 항에 있어서,
    상기 반도체 칩의 반도체 기판이 몰딩부에 의해 몰딩되지 않고 외부로 노출되고, 노출된 상기 반도체 기판의 일부와 상기 솔더층이 상기 접합매개층에 의해 직접 접합된,
    고방열 반도체 접합 구조체.
  9. 제 7 항에 있어서,
    상기 다른 반도체 칩은 몰딩부에 의해 몰딩된,
    고방열 반도체 접합 구조체.
  10. 제 7 항에 있어서,
    상기 기판에는 복수의 금속패드를 포함하며,
    상기 금속패드 중 일부는 솔더 범프에 의해 상기 방열부재의 어느 일부와 서로 전기적으로 직접 연결된,
    고방열 반도체 접합 구조체.
  11. 제 1 항에 있어서,
    상기 반도체 칩은 실리콘(Si), 게르마늄(Ge), 실리콘게르마늄(SiGe), 질화갈륨(GaN) 및 갈륨비소(GaAs) 중 어느 하나의 기판을 포함하는,
    고방열 반도체 접합 구조체.
  12. 제 1 항에 있어서,
    상기 금속은 구리(Cu)를 포함하는,
    고방열 반도체 접합 구조체.
  13. 제 2 항에 있어서,
    상기 계면층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 상기 접합매개층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼운,
    고방열 반도체 접합 구조체.
  14. 반도체 칩 상에 은이 코팅된 금속(Ag coated metal) 입자를 함유하는 조성물을 도포하여 접합매개층을 형성하는 단계;
    상기 접합매개층 상에 솔더 조성물을 도포하는 단계;
    상기 솔더 조성물 상에 방열부재를 형성하는 단계; 및
    리플로우(reflow) 공정을 수행하여 상기 반도체 칩 상에 상기 접합매개층, 솔더층 및 상기 방열부재가 순차적으로 적층된 형태의 접합 구조체를 형성하는 단계;를 포함하는,
    고방열 반도체 접합 구조체의 제조방법.
  15. 제 14 항에 있어서,
    상기 솔더층과 상기 접합매개층 사이에 계면층을 더 포함하는,
    고방열 반도체 접합 구조체의 제조방법.
  16. 제 15 항에 있어서,
    상기 계면층은,
    상기 리플로우 공정시 상기 접합매개층과 상기 솔더층의 적어도 어느 일부가 서로 화학적 반응에 의해 생성된 이차상(second phase)을 포함하는,
    고방열 반도체 접합 구조체의 제조방법.
  17. 제 15 항에 있어서,
    상기 계면층은 상기 솔더층에 함유된 솔더(Sn)와 상기 접합매개층에 함유된 금속 입자가 상호확산(inter diffuse)되어 형성된,
    고방열 반도체 접합 구조체의 제조방법.
  18. 제 14 항에 있어서,
    상기 접합매개층은 상기 은이 코팅된 금속 입자를 함유하는 조성물을 상기 반도체 칩 상에 도포한 후 상기 조성물을 경화시켜 형성되는,
    고방열 반도체 접합 구조체의 제조방법.
  19. 제 14 항에 있어서,
    상기 반도체 칩은 별도의 금속패드 없이 반도체 기판이 상기 접합매개층에 의해 상기 솔더층과 직접 접합되어 상기 반도체 칩으로부터 발생한 열을 상기 방열부재로 전달하는,
    고방열 반도체 접합 구조체의 제조방법.
  20. 제 19 항에 있어서,
    상기 반도체 칩은 양면 실장형 패키지 구조를 갖는 반도체 장치에 실장된 것이며,
    상기 패키지 구조에 적용되는 기판의 일면에 형성된 상기 반도체 칩과 타면에 형성된 다른 반도체 칩이 실장된 구조를 갖는,
    고방열 반도체 접합 구조체의 제조방법.
  21. 제 19 항에 있어서,
    상기 반도체 기판이 몰딩부에 의해 몰딩되지 않고 외부로 노출되고, 노출된 상기 반도체 기판의 일부와 상기 솔더층이 상기 접합매개층에 의해 직접 접합된,
    고방열 반도체 접합 구조체의 제조방법.
  22. 제 19 항에 있어서,
    상기 다른 반도체 칩은 몰딩부에 의해 몰딩된,
    고방열 반도체 접합 구조체의 제조방법.
  23. 제 19 항에 있어서,
    상기 기판에는 복수의 금속패드를 포함하며,
    상기 금속패드 중 일부는 솔더 범프에 의해 상기 방열부재의 어느 일부와 서로 전기적으로 직접 연결되는,
    고방열 반도체 접합 구조체의 제조방법.
  24. 제 14 항에 있어서,
    상기 금속은 구리(Cu)를 포함하는,
    고방열 반도체 접합 구조체의 제조방법.
  25. 제 15 항에 있어서,
    상기 계면층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께는, 상기 접합매개층 내에 함유된 은이 코팅된 금속 입자의 은(Ag) 코팅층의 두께보다 상대적으로 더 두꺼운,
    고방열 반도체 접합 구조체의 제조방법.
KR1020210103071A 2021-08-05 2021-08-05 고방열 반도체 접합 구조체 및 이의 제조방법 KR102551078B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210103071A KR102551078B1 (ko) 2021-08-05 2021-08-05 고방열 반도체 접합 구조체 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210103071A KR102551078B1 (ko) 2021-08-05 2021-08-05 고방열 반도체 접합 구조체 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20230021328A true KR20230021328A (ko) 2023-02-14
KR102551078B1 KR102551078B1 (ko) 2023-07-05

Family

ID=85220754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210103071A KR102551078B1 (ko) 2021-08-05 2021-08-05 고방열 반도체 접합 구조체 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102551078B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018787A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 部品搭載基板及びその製造方法
KR20170137023A (ko) * 2017-12-04 2017-12-12 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP2019121679A (ja) * 2018-01-04 2019-07-22 富士通株式会社 電子装置及び電子装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018787A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 部品搭載基板及びその製造方法
KR20170137023A (ko) * 2017-12-04 2017-12-12 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP2019121679A (ja) * 2018-01-04 2019-07-22 富士通株式会社 電子装置及び電子装置の製造方法

Also Published As

Publication number Publication date
KR102551078B1 (ko) 2023-07-05

Similar Documents

Publication Publication Date Title
KR101245114B1 (ko) 열 싱크로의 열 전도를 강화하기 위하여 야금 본드를 통합한 집적 회로 디바이스
TWI659477B (zh) 半導體裝置及其製造方法
US20080142954A1 (en) Multi-chip package having two or more heat spreaders
JP2982126B2 (ja) 半導体装置およびその製造方法
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
US20060156737A1 (en) Cooling structure of solid state and formation thereof with integrated package
US20230100127A1 (en) Semiconductor die package with thermal management features
US9142493B2 (en) Semiconductor device
JPH10242383A (ja) 半導体装置
US11830784B2 (en) Leadframe spacer for double-sided power module
CN114005812A (zh) 一种扇出型封装结构及其构造方法
US20210183799A1 (en) Ultra-thin multichip power devices
US3986251A (en) Germanium doped light emitting diode bonding process
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
CN112951815A (zh) 半导体结构及其制造方法
KR102551078B1 (ko) 고방열 반도체 접합 구조체 및 이의 제조방법
CN113544844A (zh) 半导体封装及其制造方法
US5866951A (en) Hybrid circuit with an electrically conductive adhesive
CN111448655B (zh) 在半导体器件和热交换器间产生热界面键合的装置和方法
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
CN111668104B (zh) 一种芯片封装结构及芯片封装方法
US20140077388A1 (en) Semiconductor device and method of manufacturing the same
US20240055315A1 (en) Semiconductor package and manufacturing method thereof
EP3751603A3 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
WO2022064678A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right