KR20230010106A - 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법 - Google Patents

공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20230010106A
KR20230010106A KR1020210089873A KR20210089873A KR20230010106A KR 20230010106 A KR20230010106 A KR 20230010106A KR 1020210089873 A KR1020210089873 A KR 1020210089873A KR 20210089873 A KR20210089873 A KR 20210089873A KR 20230010106 A KR20230010106 A KR 20230010106A
Authority
KR
South Korea
Prior art keywords
power mode
pmic
shared voltage
mode
power
Prior art date
Application number
KR1020210089873A
Other languages
English (en)
Inventor
심현수
김병술
박준민
홍성택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210089873A priority Critical patent/KR20230010106A/ko
Priority to CN202210751751.1A priority patent/CN115599192A/zh
Priority to US17/851,794 priority patent/US20230009061A1/en
Publication of KR20230010106A publication Critical patent/KR20230010106A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Power Sources (AREA)

Abstract

본 발명의 실시 예에 따른 사용자 시스템은 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로(PMIC; Power Management Integrated Circuit)를 포함한다. 사용자 시스템의 동작 방법은 제1 장치에 대한 제1 동작을 수행하는 단계, 동작 프로파일을 기반으로, 제1 장치가 제1 동작을 수행하는 동안, 제2 장치가 제2 동작을 수행하는지 판별하는 단계, 및 제1 장치가 제1 동작을 수행하는 동안, 제2 장치가 제2 동작을 수행하는 경우, 제2 장치가 제2 동작을 수행하기 이전에, PMIC의 전원 모드를 제1 전원 모드로부터 제2 전원 모드로 변경하는 단계를 포함하고, PMIC는 제1 전원 모드 또는 제2 전원 모드를 기반으로 공유 전압을 생성하도록 구성된다.

Description

공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법{USER SYSTEM INCLUDING FIRST AND SECOND DEVICES SHARING SHARED VOLTAGE AND POWER MANAGEMENT INTEGRATED CIRCUIT GENERATING SHARED VOLTAGE, AND OPERATION METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 좀 더 상세하게는, 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법에 관한 것이다
스마트폰, 태블릿 PC 등과 같은 전자 장치들은 사용자에게 다양한 기능을 제공하기 위해 다양한 구성 요소들을 포함한다. 전자 장치에 포함된 다양한 구성 요소들은 전원 관리 집적 회로로부터 제공되는 다양한 전압 또는 전원을 기반으로 동작한다. 전자 장치의 동작 상황에 따라 전원 관리 집적 회로로부터 제공되는 전압 또는 전원이 불안정해질 수 있으며, 이 경우, 전자 장치의 동작 안정성 또는 신뢰성이 저하될 수 있다.
본 발명의 목적은 향상된 전원 안정성 및 신뢰성을 갖는 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 사용자 시스템은 공유 전압을 공유하는 제1 및 제2 장치들, 및 상기 공유 전압을 생성하도록 구성된 전원 관리 집적 회로(PMIC; Power Management Integrated Circuit)를 포함한다. 상기 사용자 시스템의 동작 방법은 상기 제1 장치에 대한 제1 동작을 수행하는 단계; 동작 프로파일을 기반으로, 상기 제1 장치가 상기 제1 동작을 수행하는 동안, 상기 제2 장치가 제2 동작을 수행하는지 판별하는 단계; 및 상기 제1 장치가 상기 제1 동작을 수행하는 동안, 상기 제2 장치가 상기 제2 동작을 수행하는 경우, 상기 제2 장치가 상기 제2 동작을 수행하기 이전에, 상기 PMIC의 전원 모드를 제1 전원 모드로부터 제2 전원 모드로 변경하는 단계를 포함하고, 상기 PMIC는 상기 제1 전원 모드 또는 상기 제2 전원 모드를 기반으로 상기 공유 전압을 생성하도록 구성된다.
본 발명의 실시 예에 따른 사용자 시스템은 제1 전원 모드 및 제2 전원 모드 중 어느 하나를 기반으로, 공유 전압을 생성하도록 구성된 전원 관리 집적 회로(PMIC; power management integrated circuit); 상기 공유 전압을 사용하여 동작하도록 구성된 제1 장치; 상기 공유 전압을 사용하여 동작하도록 구성된 제2 장치; 및 상기 제1 장치 및 상기 제2 장치를 제어하고, 상기 제1 장치 및 상기 제2 장치가 동시에 동작을 수행하는 중첩 구간을 판별하고, 상기 중첩 구간 이전에 상기 PMIC의 전원 모드를 상기 제1 전원 모드로부터 상기 제2 전원 모드로 변경하도록 구성된 호스트 장치를 포함한다.
본 발명의 실시 예에 따른 사용자 시스템은 제1 전압을 공유하는 UFS(Universal Flash Storage) 장치 및 DRAM(Dynamic Random Access) 장치, 및 상기 제1 전압을 생성하도록 구성된 전원 관리 집적 회로(PMIC)를 포함한다. 상기 사용자 시스템의 동작 방법은 상기 UFS 장치에 대한 쓰기 동작을 수행하는 단계; 및 상기 쓰기 동작이 수행되는 동안, 상기 DRAM 장치에 대한 리프레쉬 동작이 수행되는 경우, 상기 리프레쉬 동작이 수행되기 전에, 상기 PMIC의 전원 모드를 제1 전원 모드로부터 제2 전원 모드로 변경하는 단계를 포함한다.
본 발명에 따르면, 호스트 장치는 동일한 공유 전압을 공유하는 적어도 2개의 장치들이 동시에 동작하는 중첩 구간을 예측하고, 중첩 구간 이전에, 공유 전압을 생성하는 전원 관리 집적 회로의 전원 모드를 변경시킬 수 있다. 따라서, 각 장치로 제공되는 공유 전압 또는 전류가 안정적으로 제공되기 때문에, 향상된 신뢰성을 갖는 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 사용자 시스템을 보여주는 블록도이다.
도 2는 도 1의 PMIC를 보여주는 블록도이다.
도 3은 도 2의 PMIC의 전원 모드를 설명하기 위한 타이밍도들이다.
도 4는 도 1의 호스트 장치의 동작을 보여주는 순서도이다.
도 5는 도 1의 사용자 시스템의 동작을 보여주는 타이밍도이다.
도 6a 내지 도 6f는 도 4의 순서도에 따른 사용자 시스템의 동작을 보여주는 타이밍도들이다.
도 7은 도 1의 호스트 장치에 포함된 동작 프로파일의 실시 예를 보여주는 도면이다.
도 8은 도 4의 S120 단계를 상세하게 보여주는 순서도이다.
도 9는 도 1의 호스트 장치를 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 PMIC를 보여주는 블록도이다.
도 11은 도 10의 PMIC의 전원 모드에 따른 공유 전압의 변화를 보여주는 타이밍도이다.
도 12는 본 발명의 실시 예에 따른 사용자 시스템을 보여주는 블록도이다.
도 13은 본 발명에 따른 사용자 시스템을 도시한 도면이다.
도 14는 본 발명에 따른 SSD 시스템을 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 사용자 시스템을 보여주는 블록도이다. 도 1을 참조하면, 사용자 시스템(100)은 호스트 장치(110), 제1 장치(121), 제2 장치(122), 전원 관리 집적 회로(PMIC; Power Management Integrated Circuit)(130)를 포함할 수 있다. 일 실시 예에서, 사용자 시스템(100)은 컴퓨터, 휴대용 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 서버 컴퓨터, 넷-북(net-book), 이동식 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), 디지털 카메라(digital camera), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 웨어러블(Wearable) 장치, 모니터, TV, 스마트 TV 등과 같이 사용자에게 다양한 기능들을 제공하도록 구성된 컴퓨팅 시스템일 수 있다.
호스트 장치(110)는 사용자 시스템(100)의 제반 동작을 제어할 수 있다. 예를 들어, 호스트 장치(110)는 사용자 시스템(100)에 포함된 중앙 처리 유닛(CPU; central processing unit), 애플리케이션 프로세서(AP; application processor) 등일 수 있다. 호스트 장치(110)는 제1 장치(121) 및 제2 장치(122)를 제어하도록 구성될 수 있다.
예를 들어, 제1 및 제2 장치들(121, 122) 각각은 호스트 장치(110)의 제어에 따라 동작할 수 있다. 일 실시 예에서, 제1 장치(121)는 사용자 시스템(100)에서 사용되는 데이터를 저장하도록 구성된 저장 장치(예를 들어, UFS; universal flash storage)일 수 있다. 제2 장치(122)는 사용자 시스템(100)의 버퍼 메모리, 동작 메모리, 또는 시스템 메모리로서 사용되는 메모리 장치(예를 들어, DRAM; dynamic random access memory)일 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 제1 및 제2 장치들(121, 122) 각각은 사용자 시스템(100)에 포함된 다양한 장치들 또는 구성 요소들 중 적어도 일부를 포함할 수 있다.
전원 관리 집적 회로(이하에서, "PMIC"라 칭함.)(130)는 입력 전원(PWR)을 기반으로, 다양한 동작 전압들(VD1, VD2, VS)을 생성하고, 생성된 동작 전압들(VD1, VD2, VS)을 제1 및 제2 장치들(121, 122)로 제공할 수 있다. 일 실시 예에서, 입력 전원(PWR)은 사용자 시스템(100)에 포함된 배터리로부터 제공되거나 또는 별도의 전원 장치로부터 제공될 수 있다.
일 실시 예에서, 제1 및 제2 장치들(121, 122) 각각은 다양한 동작 전압들을 사용하여, 호스트 장치(110)의 제어에 따라 동작할 수 있다. 예를 들어, 제1 장치(121)는 PMIC(130)로부터 제1 동작 전압(VD1) 및 공유 전압(VS)을 수신할 수 있고, 수신된 전압들을 사용하여 동작할 수 있다. 제2 장치(122)는 PMIC(130)로부터 제2 동작 전압(VD2) 및 공유 전압(VS)을 수신할 수 있고, 수신된 전압들을 사용하여 동작할 수 있다. 상술된 바와 같이, 제1 및 제2 장치들(121, 122)은 PMIC(130)로부터 생성된 다양한 동작 전압들 중 일부(예를 들어, 공유 전압(VS))을 공유하도록 구성될 수 있다. 일 실시 예에서, 제1 장치(121)가 UFS 장치이고, 제2 장치(122)가 DRAM 장치인 경우, 공유 전압(VS)은 1.8V의 VDDQ2 전압일 수 있다.
일 실시 예에서, 호스트 장치(110)는 전원 모드 관리자(111) 및 동작 프로파일(112)을 포함할 수 있다. 전원 모드 관리자(111)는 전원 모드 신호(PM)를 사용하여 PMIC(130)의 전원 모드를 제어하도록 구성될 수 있다. 예를 들어, PMIC(130)는 다양한 전원 모드들을 기반으로 동작할 수 있다. 다양한 전원 모드들은 동작 전압들(VD1, VD2, VS 등)의 상태 또는 레벨을 기반으로 선택되거나 또는 호스트 장치(110)의 제어에 따라 선택될 수 있다.
전원 모드 관리자(111)는 동작 프로파일(112)을 기반으로 제1 및 제2 장치들(121, 122)의 동작 상태를 예측하고, 예측 결과를 기반으로 PMIC(130)의 전원 모드를 제어할 수 있다. 예를 들어, 전원 모드 관리자(111)는, 동작 프로파일(112)을 기반으로, 제1 장치(121)가 동작하는 도중에 제2 장치(122)의 동작이 실행되는지 또는 제1 및 제2 장치들(121, 122)이 동시에 동작하는지를 예상 또는 예측할 수 있다. 전원 모드 관리자(111)는 예측 결과를 기반으로 사전에 PMIC(130)의 전원 모드를 변경할 수 있다.
일 실시 예에서, 사전에 PMIC(130)의 전원 모드를 변경하는 것은 제1 및 제2 장치들(121, 122)이 동시에 동작하기 이전에, 미리 전원 모드(PM)를 변경하는 것을 의미할 수 있다. 사전에 PMIC(130)의 전원 모드가 변경됨으로써, 제1 및 제2 장치들(121, 122)이 동시에 동작함으로써 발생하는 공유 전압(VS)의 급격한 레벨 변화(또는 전압 강하)가 방지될 수 있으며, 이에 따라 사용자 시스템(100)의 신뢰성이 향상될 수 있다. 본 발명의 전원 모드 변경 방법은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
일 실시 예에서, 호스트 장치(110)는 SPMI(system power management interface)와 같은 인터페이스 또는 시스템 버스를 통해 PMIC(130)를 제어할 수 있다. 예를 들어, 호스트 장치(110)는 SPMI를 통해 PMIC(130)의 전원 모드를 제어 또는 변경할 수 있다.
도 2는 도 1의 PMIC를 보여주는 블록도이다. 도면의 간결성 및 설명의 편의를 위해, PMIC(130)의 일부 구성(예를 들어, 공유 전압(VS)을 생성하는 구성)이 도 2에 도시되나, 본 발명의 범위가 이에 한정되는 것은 아니다. PMIC(130)는 다른 다양한 동작 전압들(VD1, VD2 등)을 생성하기 위한 추가 구성들을 더 포함할 수 있다.
도 1 및 도 2를 참조하면, PMIC(130)는 노이즈 필터(131), 입력 정류기(132), 직류-직류(DC-DC) 컨버터(133), 출력 정류기(134), 및 스위치 컨트롤러(135)를 포함할 수 있다.
노이즈 필터(131)는 입력 전원(PWR)을 수신하고, 수신된 입력 전원(PWR)의 다양한 노이즈를 제거하도록 구성될 수 있다. 입력 정류기(132)는 노이즈 필터(131)로부터 출력된 전원을 정류하도록 구성될 수 있다. DC-DC 컨버터(133)는 스위치 컨트롤러(135)로부터의 스위칭 신호(SW)를 기반으로 스위칭 동작을 수행하여, 입력 정류기(132)로부터 출력된 전원의 레벨을 제어하도록 구성될 수 있다. 일 실시 예에서, DC-DC 컨버터(133)는 절연형 컨버터 또는 비-절연형 컨버터일 수 있다. 출력 정류기(134)는 DC-DC 컨버터(133)로부터의 출력을 정류하여, 공유 전압(VS)을 출력할 수 있다.
스위치 컨트롤러(135)는 출력 정류기(134)로부터 출력된 공유 전압(VS)을 기반으로 스위칭 신호(SW)를 생성할 수 있다. 일 실시 예에서, 스위치 컨트롤러(135)는 공유 전압(VS)이 목표 전압에 도달하거나 또는 목표 전압을 유지하도록 스위칭 신호(SW)를 생성할 수 있다.
일 실시 예에서, 스위치 컨트롤러(135)는 호스트 장치(110)로부터의 전원 모드 신호(PM)에 응답하여, 스위칭 신호(SW)를 생성할 수 있다. 예를 들어, 스위치 컨트롤러(135)는 다양한 전원 모드들(예를 들어, PFM; Pulse Frequency Modulation, PWM; Pulse Width Modulation 등)을 기반으로 스위칭 신호(SW)를 변조할 수 있다. PFM 방식은 경부하에서 효율적이며, PWM 방식은 고부하에서 효율적일 수 있다. PFM 방식 및 PWM 방식은 도 3을 참조하여 더욱 상세하게 설명된다.
도 3은 도 2의 PMIC의 전원 모드를 설명하기 위한 타이밍도들이다. 도 1 내지 도 3을 참조하면, PMIC(130)는 PFM 모드 또는 PWM 모드를 기반으로 공유 전압(VS)을 생성할 수 있다. PFM 모드는 스위칭 신호(SW)의 하이-레벨의 구간(즉, 펄스 폭)을 유지하면서, 스위칭 신호(SW)의 주파수를 변조하는 모드이다. 예를 들어, 도 3에 도시된 바와 같이, PFM 모드의 경우, ta1으로부터 ta2까지의 시간 구간 동안 스위칭 신호(SW)가 토글할 수 있다(즉, 고주파수로 동작함). 이 경우, 부하 전류(IL)가 증가할 수 있으며, 이에 따라, 공유 전압(VS)이 증가할 수 있다. ta2로부터 ta3까지의 시간 구간 동안, 스위칭 신호(SW)가 로우 레벨을 유지할 수 있다(즉, 저주파수로 동작함). 이 경우, 부하 전류(IL)가 제공되지 않으며, 이에 따라 공유 전압(VS)이 감소할 수 있다. 이후에, ta3으로부터 ta4까지의 시간 구간동안 스위칭 신호(SW)가 토글할 수 있으며, 이에 따른 부하 전류(IL) 및 공유 전압(VS)은 앞서 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략된다.
상술된 바와 같이, PFM 모드의 경우, 공유 전압(VS)이 기준 값에 도달한 경우, 스위칭 신호(SW)를 고주파수로 생성함으로써, 공유 전압(VS)의 레벨이 증가될 수 있다. 이러한 PFM 모드는 공유 전압(VS)에 대응하는 부하가 경부하 상태인 경우에 적합할 수 있다.
PWM 모드는 스위칭 신호(SW)의 주파수를 유지하면서, 스위칭 신호(SW)의 하이 레벨의 펄스 폭을 변조하는 모드이다. 예를 들어, 도 3에 도시된 바와 같이, PWM 모드의 경우, tb1로부터 tb2까지의 시간 구간 동안, 스위칭 신호(SW)는 하이 레벨을 가질 수 있다. 이 경우, 부하 전류(IL)가 증가할 수 있다. 이후에, tb2로부터 tb3까지의 시간 구간 동안, 스위칭 신호(SW)는 로우 레벨을 유지할 수 있다. 이 경우, 부하 전류(IL)가 감소할 수 있다. 상술된 바와 같은 스위칭 신호(SW)의 동작에 의해, 부하 전류(IL)가 증가 또는 감소할 수 있으며, 이에 따라 공유 전압(VS)의 레벨이 실질적으로 일정하게 유지될 수 있다.
일 실시 예에서, 공유 전압(VS)의 레벨이 상대적으로 낮아지는 경우, 스위칭 신호(SW)의 하이 구간의 길이가 늘어날 수 있고, 공유 전압(VS)의 레벨이 상대적으로 높아지는 경우, 스위칭 신호(SW)의 하이 구간의 길이가 줄어들 수 있다. 이러한 PWM 모드는 공유 전압(VS)에 대응하는 부하가 고부하(또는 중부하) 상태인 경우에 적합할 수 있다.
일 실시 예에서, 제1 및 제2 장치들(121, 122) 중 어느 하나가 동작하는 경우, PMIC(130)는 PFM 모드를 기반으로, 공유 전압(VS)을 제1 및 제2 장치들(121, 122) 중 어느 하나로 안정적으로 제공할 수 있다. 그러나, 제1 및 제2 장치들(121, 122)이 동시에 동작하는 경우, PMIC(130)는 PFM 모드를 기반으로 공유 전압(VS)을 안정적으로 제공하지 못할 수 있으며, PMIC(130)는 PWM 모드를 기반으로 공유 전압(VS)을 안정적으로 제공할 수 있다.
상술된 PFM(pulse frequency modulation) 모드 및 PWM(pulse width mode) 모드는 본 발명의 일부 실시 예들이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, PMIC(130)는 다양한 전원 모드를 기반으로 공유 전압(VS)을 생성할 수 있다.
도 4는 도 1의 호스트 장치의 동작을 보여주는 순서도이다. 도 1 및 도 4를 참조하면, S110 단계에서, 호스트 장치(110)는 제1 장치(121)에 대한 동작을 수행할 수 있다. 예를 들어, 호스트 장치(110)는 제1 장치(121)에 데이터를 저장하거나 또는 제1 장치(121)에 저장된 데이터를 읽을 수 있다. 제1 장치(121)는, PMIC(130)로부터 제공된 다양한 전압들(VD1, VS 등)을 사용하여, 호스트 장치(110)의 제어에 따라 동작할 수 있다.
S120 단계에서, 호스트 장치(110)는 동작 프로파일(112)을 기반으로, 최적의 전원 모드를 결정할 수 있다. 예를 들어, 호스트 장치(110)는, 동작 프로파일(112)을 기반으로, 제1 장치(121)에 대한 동작을 수행하는 도중에, 제2 장치(122)에 대한 동작이 수행될지를 예측할 수 있다. 또는, 호스트 장치(110)는, 동작 프로파일(112)을 기반으로, 제1 장치(121) 및 제2 장치(122)가 동시에 동작하는 구간이 발생하는지 예측 또는 판별할 수 있다. 호스트 장치(110)는 판별 결과를 기반으로, 최적의 전원 모드를 판별할 수 있다.
S130 단계에서, 호스트 장치(110)는 판별 결과를 기반으로 전원 모드를 최적의 전원 모드로 변경하거나 또는 유지할 수 있다. 예를 들어, 호스트 장치(110)가 제1 장치(121)에 대한 동작을 수행하기 시작할 때, 제2 장치(122)에 대한 동작은 수행되지 않을 수 있다. 이 경우, PMIC(130)는 경부하에 적합한 PFM 모드를 기반으로 동작할 수 있다.
판별 결과가 제2 장치(121)에 대한 동작이 수행되지 않거나 또는 제1 및 제2 장치들(121, 122)이 동시에 동작하지 않음을 가리키는 경우, 호스트 장치(110)는 전원 모드의 변경없이, 경부하에 적합한 PFM 모드를 유지할 수 있다. 반면에, 판별 결과가 제2 장치(121)에 대한 동작이 예상 또는 예측되거나 또는 제1 및 제2 장치들(121, 122)이 동시에 동작하는 것이 예측되는 것을 가리키는 경우, 호스트 장치(110)는 PMIC(130)의 전원 모드를 최적의 전원 모드(예를 들어, 고부하에 적합한 PWM 모드)로 변경할 수 있다.
일 실시 예에서, 전원 모드의 변경은 제1 및 제2 장치들(121, 122)이 동시에 동작하는 구간 이전에 수행될 수 있다. 또는, 전원 모드의 변경은 제2 장치(122)에 대한 동작이 개시(initiate) 또는 시작(start)하기 전에, 또는 제2 장치(122)에 대한 동작에 대응하는 커맨드가 발행 또는 생성되기 전에 수행될 수 있다.
상술된 바와 같이, 본 발명에 따른 호스트 장치(110)는, 동작 프로파일(112)을 기반으로, 공유 전원(VS)을 공유하는 제1 및 제2 장치들(121, 122)이 동시에 동작하는 구간을 예측할 수 있다. 호스트 장치(110)는, 예측 결과를 기반으로, 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행하기 이전에(즉, 사전에), PMIC(130)의 전원 모드를 변경할 수 있다. 이에 따라, 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행하는 구간(즉, 고부하 구간)에서 발생할 수 있는 높은 피크 전류를 사전에 대응할 수 있기 때문에, 사용자 시스템(100)의 전체적인 신뢰성이 향상될 수 있다.
도 5는 도 1의 사용자 시스템의 동작을 보여주는 타이밍도이다. 이하에서, 본 발명의 실시 예들 및 기술적 사상을 용이하게 설명하기 위해, 제1 장치(121)는 UFS(universal flash storage) 장치이고, 제2 장치(122)는 DRAM(dynamic random access) 장치인 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 제1 및 제2 장치들(121, 122)은 동일한 전압 또는 동일한 전원(예를 들어, 공유 전압(VS))을 공유하도록 구성된 다양한 구성 요소들일 수 있다.
도 1 및 도 5를 참조하면, 제1 장치(121)는 호스트 장치(110)의 제어에 따라, 제0 시점(t0)으로부터 제3 시점(t3)까지의 구간동안 쓰기 동작을 수행할 수 있다. 제1 장치(121)가 쓰기 동작을 수행하는 도중에, 제1 시점(t1)으로부터 제2 시점(t2)까지의 구간동안 제2 장치(122)가 리프레쉬 동작(RF)을 수행할 수 있다. 즉, 제1 시점(t1)으로부터 제2 시점(t2)까지의 구간 동안, 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행할 수 있다.
일 실시 예에서, 제0 시점(t0) 이전에, 제1 및 제2 장치들(121, 122)이 동작을 수행하기 전이므로, 공유 전압(VS)은 경부하 또는 무부하 상태일 수 있다. 따라서, PMIC(130)의 전원 모드는 PFM 모드(특히, 저주파수(LF; low frequency) 모드)를 기반으로 공유 전압(VS)을 생성할 수 있다.
제0 시점(t0)에서, 제1 장치(121)는, 호스트 장치(110)의 제어에 따라, 쓰기 동작을 시작할 수 있다. 이 경우, 제1 장치(121)에 의해 공유 전압(VS)이 사용되기 때문에, 공유 전압(VS)의 전압 강하가 발생하거나 또는 공유 전압(VS)에 대응하는 전류가 증가할 수 있다. 이에 따라, PMIC(110)는 PFM 모드(특히, 고주파수(HF; high frequency) 모드)를 기반으로 공유 전압(VS)을 생성함으로써, 제1 장치(121)의 쓰기 동작에 필요한 전압 또는 전류를 제공할 수 있다.
이후에, 제1 시점(t1)에서, 제2 장치(122)가 리프레쉬 동작(RF)을 수행할 수 있다. 이 경우, 제1 및 제2 장치(121, 122)가, 동시에 동작을 수행하기 때문에, 공유 전압(VS)에 대응하는 피크 전류가 증가할 수 있고, 이로 인해, 공유 전압(VS)이 낮아질 수 있다. PMIC(130)는, 공유 전압(VS)의 전압 강하 또는 피크 전류 증가에 응답하여, 공유 전압(VS)을 생성하기 위한 전원 모드를 경부하에 대응하는 전원 모드(예를 들어, PFM 모드)로부터 고부하에 대응하는 전원 모드(예를 들어, PWM 모드)로 변경할 수 있다. 이에 따라, 제1 및 제2 장치들(121, 122)이 동시에 동작하는 제1 시점(t1)으로부터 제2 시점(t2)까지의 구간 동안, 공유 전압(VS)의 레벨이 안정화되거나 또는 필요한 전류가 정상적으로 제공될 수 있다.
제2 장치(122)의 리프레쉬 동작(RF)이 완료된 제2 시점(t2)에서, PMIC(130)는 전원 모드를 경부하에 대응하는 전원 모드(예를 들어, PFM 모드)로 변경할 수 있고, 제1 장치(121)의 쓰기 동작이 완료된 제1 시점(t1)에서, PMIC(130)는 PFM 모드의 동작 주파수를 고주파수(HF)에서 저주파수(LF)로 변경할 수 있다.
상술된 바와 같이, PMIC(130)는 공유 전압(VS)의 레벨 또는 공유 전압(VS)에 대응하는 전류의 크기를 기반으로, 전원 모드를 변경할 수 있다. 이 경우, 공유 전압(VS)에 대응하는 전류의 피크 값이 급격하게 변경되는 시점(예를 들어, 제2 시점(t2))에서, 전원 모드가 변경됨에 따라, 공유 전압(VS)의 레벨이 불안정해질 수 있다. 따라서, 급격한 부하 변동에서, 공유 전압(VS)의 레벨을 안정화시키기 위한 기법 또는 장치가 필요할 수 있다.
도 6a 내지 도 6f는 도 4의 순서도에 따른 사용자 시스템의 동작을 보여주는 타이밍도들이다. 설명의 편의를 위해, 이하에서, 제1 장치(121)는 UFS 장치이고, 제2 장치(122)는 DRAM 장치이며, 제1 및 제2 장치들(121, 122)에 의해 공유되는 공유 전압(VS)은 1.8V의 VDDQ2인 것으로 가정한다. 또한, 이하에서, 경부하에 대응하는 PMIC(130)의 전원 모드는 PFM 모드이고, 고부하에 대응하는 PMIC(130)의 전원 모드는 PWM 모드인 것으로 가정한다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 1 및 도 6a 내지 도 6f를 참조하면, 제1 장치(121)는, 호스트 장치(110)의 제어에 따라, 제0 시점(t0)으로부터 제3 시점(t3)까지의 구간동안, 쓰기 동작을 수행할 수 있다. 제2 장치(122)는, 호스트 장치(110)의 제어에 따라, 제1 시점(t1)으로부터 제2 시점(t2)까지의 구간 동안, 리프레쉬 동작(RF)을 수행할 수 있다.
일 실시 예에서, 본 발명에 따른 호스트 장치(110)는 제1 및 제2 장치들(121, 122)이 동시에 동작하는 구간을 미리 예측하고, 예측 결과를 기반으로, 제2 장치(122)의 동작 이전에(즉, 사전에), PMIC(130)의 전원 모드를 변경할 수 있다.
예를 들어, 도 6a에 도시된 바와 같이, 호스트 장치(110)는, 제0 시점(t0)에서, 제1 장치(121)에 대한 쓰기 동작을 개시(initiate) 또는 시작(start)할 수 있다. 이 때, 호스트 장치(110)의 전원 모드 관리자(111)는, 동작 프로파일(112)을 기반으로, 제1 장치(121)에 대한 쓰기 동작의 예상 수행 시간 및 제2 장치(122)의 리프레쉬 동작의 예상 시작 시간을 확인하고, 이를 기반으로, 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행하는 구간을 판별할 수 있다.
전원 모드 관리자(111)는 제2 장치(122)의 리프레쉬 동작(RF)이 수행되기 이전인 제0 시점(t0)에서, PMIC(130)의 전원 모드를 PFM 모드로부터 PWM 모드로 변경할 수 있다. 다시 말해서, 전원 모드 관리자(111)는 제1 및 제2 장치들(121, 122)이 동시에 동작하기 시작하는 시점인 제1 시점(t1)보다 빠른 제0 시점(t0)에서, PMIC(130)의 전원 모드를 사전에 변경할 수 있다. 일 실시 예에서, 제0 시점(t0)은 제1 장치(121)가 동작을 개시 또는 시작하는 시점일 수 있다.
전원 모드 관리자(111)는 제1 장치(121)에 대한 쓰기 동작이 완료되는 시점인 제3 시점(t3)에서, PMIC(130)의 전원 모드를 PWM 모드로부터 PFM 모드로 변환할 수 있다.
또는, 도 6b에 도시된 바와 같이, 전원 모드 관리자(111)는 제1 장치(121)에 대한 쓰기 동작이 시작되는 시점인 제0 시점(t0)에서, PMIC(130)의 전원 모드를 PFM 모드로부터 PWM 모드로 변경할 수 있다. 전원 모드 관리자(111)는 제2 장치(122)에 대한 리프레쉬 동작이 완료된 시점인 제2 시점(t2)에서, PMIC(130)의 전원 모드를 PWM 모드로부터 PFM 모드로 변경할 수 있다.
또는, 도 6c에 도시된 바와 같이, 전원 모드 관리자(111)는 제1 장치(121)에 대한 쓰기 동작이 시작되는 시점인 제0 시점(t0)에서, PMIC(130)의 전원 모드를 PFM 모드로부터 PWM 모드로 변경할 수 있다. 전원 모드 관리자(111)는 제2 장치(122)에 대한 리프레쉬 동작이 완료된 시점인 제2 시점(t2)으로부터 기준 시간 또는 미리 정해진 시간이 경과한 이후인 제4 시점(t4)에서, PMIC(130)의 전원 모드를 PWM 모드로부터 PFM 모드로 변경할 수 있다.
즉, 도 6b 및 도 6c를 참조하여 설명된 바와 같이, 제2 장치(122)에 대한 리프레쉬 동작(RF)이 완료된 시점(즉, 제2 시점(t2))으로부터 제1 장치(121)에 대한 쓰기 동작이 완료된 시점(즉, 제3 시점(t3)) 사이의 구간에서, PMIC(130)의 전원 모드를 PWM 모드로부터 PFM 모드로 변경할 수 있다. 이는 제2 시점(t2)으로부터 제3 시점(t3)까지의 구간동안, 제1 장치(121)에 대한 쓰기 동작만 수행되며, 제1 장치(121)에 대한 쓰기 동작에 대해서는, PMIC(130)의 PFM 모드에 의해 공유 전압(VS)이 안정적으로 제공될 수 있기 때문이다.
또는, 도 6d에 도시된 바와 같이, 전원 모드 관리자(111)는 제1 장치(121)에 대한 쓰기 동작이 시작되는 시점인 제0 시점(t0)에서, PMIC(130)의 PFM 모드의 동작 주파수를 저주파수(LF)에서 고주파수(HF)로 변경할 수 있다. 이후에, 전원 모드 관리자(111)는 제5 시점(t5)에서, PMIC(130)의 전원 모드를 PFM 모드로부터 PWM 모드로 변경할 수 있다. 일 실시 예에서, 제5 시점(t5)은 제2 장치(122)에 대한 리프레쉬 동작(RF)이 시작되는 시점인 제1 시점(t1)으로부터 미리 정해진 시간 또는 기준 시간 이전의 시점일 수 있다. 일 실시 예에서, 미리 정해진 시간 또는 기준 시간은 PMIC(130)의 전원 모드 변경을 위해 필요한 시간일 수 있다. 전원 모드 관리자(111)는 제1 장치(121)에 대한 쓰기 동작이 완료된 시점인 제3 시점(t3)에서, PMIC(130)의 전원 모드를 PWM 모드로부터 PFM 모드로 변경할 수 있다.
또는, 도 6e에 도시된 바와 같이, 전원 모드 관리자(111)는 제5 시점(t5)에서, PMIC(130)의 전원 모드를 PFM 모드로부터 PWM 모드로 변경할 수 있고, 제2 시점(t2)에서, PMIC(130)의 전원 모드를 PWM 모드로부터 PFM 모드로 변경할 수 있다.
또는, 도 6f에 도시된 바와 같이, 전원 모드 관리자(111)는 제5 시점(t5)에서, PMIC(130)의 전원 모드를 PFM 모드로부터 PWM 모드로 변경할 수 있고, 제4 시점(t4)에서, PMIC(130)의 전원 모드를 PWM 모드로부터 PFM 모드로 변경할 수 있다.
도 6e 및 도 6f의 타이밍도들에 따라, PMIC(130)의 전원 모드를 PFM 모드로부터 PWM 모드로 변경하는 동작은 도 6d를 참조하여 설명된 바와 유사하며, PMIC(130)의 전원 모드를 PWM 모드로부터 PFM 모드로 변경하는 동작은 도 6b 및 도 6c를 참조하여 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략된다.
상술된 바와 같이, 본 발명에 따른 호스트 장치(110)는, 동작 프로파일(112)을 기반으로, 제1 및 제2 장치들(121, 122)에 대한 동작들이 동시에 수행되는 구간을 예상 또는 예측할 수 있다. 호스트 장치(110)는 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행할 것으로 예상되는 구간보다 앞서, PMIC(130)의 전원 모드를 변경할 수 있다. 이에 따라, 제1 및 제2 장치들(121, 122)이 공유하는 공유 전압(VS)이 안정적으로 제공될 수 있다.
도 7은 도 1의 호스트 장치에 포함된 동작 프로파일의 실시 예를 보여주는 도면이다. 앞서 설명된 바와 같이, 호스트 장치(110)의 전원 모드 관리자(111)는 동작 프로파일(112)을 기반으로, 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행하는 구간을 판별할 수 있다.
예를 들어, 동작 프로파일(112)은 제1 장치(121)에 대하여 수행되는 동작들(OP11~OP1n)의 예상 수행 시간(T_exe11~T_exe1n) 및 예상 시작 시간(T_st11~T_st1n)에 대한 정보를 포함할 수 있다. 동작 프로파일(112)은 제2 장치(122)에 대하여 수행되는 동작들(OP21~OP2m)의 예상 수행 시간(T_exe21~T_exe2m) 및 예상 시작 시간(T_st21~T_st2m)에 대한 정보를 포함할 수 있다.
호스트 장치(110)의 전원 모드 관리자(111)는 상술된 동작 프로파일(112)을 통해, 제1 및 제2 장치들(121, 122)이 동시에 동작하는 구간을 판별할 수 있다. 예를 들어, 제1 장치(121)에 대한 쓰기 동작이 수행되는 경우, 전원 모드 관리자(111)는 동작 프로파일(112)을 기반으로, 제1 장치(121)의 쓰기 동작의 예상 수행 시간을 판별할 수 있다. 전원 모드 관리자(111)는 동작 프로파일(112)을 기반으로, 제2 장치(122)의 동작들(OP21~OP2m)에 대한 예상 시작 시간(T_st21~T_st2m)을 확인함으로써, 제1 장치(121)에 대한 쓰기 동작 동안 제2 장치(122)에서 수행될 동작을 판별할 수 있다.
도 8은 도 4의 S120 단계를 상세하게 보여주는 순서도이다. 도 1, 도 7, 및 도 8을 참조하면, 도 4의 S120 단계의 동작은 S121 단계 내지 S124 단계의 동작들을 포함할 수 있다.
S121 단계에서, 호스트 장치(110)는, 동작 프로파일(112)을 기반으로, 제1 장치(121)의 예상 실행 시간을 검색할 수 있다. 예를 들어, 호스트 장치(110)는 제1 장치(121)에 대한 쓰기 동작을 수행할 수 있다. 호스트 장치(110)는, 동작 프로파일(112)을 기반으로 제1 장치(121)에 대한 쓰기 동작의 예상 실행 시간을 검색할 수 있다.
S122 단계에서, 호스트 장치(110)는, 동작 프로파일(112)을 기반으로, 제2 장치(122)의 예상 시작 시간을 검색할 수 있다. 예를 들어, 호스트 장치(110)는 동작 프로파일(112)을 기반으로 제2 장치(122)의 동작들에 대한 예상 시작 시간들을 검색할 수 있다.
S123 단계에서, 호스트 장치(110)는, 제1 장치(121)에 대한 동작의 예상 실행 시간 및 제2 장치(122)에 대한 동작들의 예상 시작 시간들 중 적어도 하나가 중첩되는지 판별할 수 있다. 예를 들어, 제1 장치(121)에 대한 동작의 예상 실행 시간 및 제2 장치(122)에 대한 동작들의 예상 시작 시간들 중 적어도 하나가 중첩되는 것은 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행하는 것을 의미할 수 있다.
이 경우(즉, 제1 장치(121)에 대한 동작의 예상 실행 시간 및 제2 장치(122)에 대한 동작들의 예상 시작 시간들 중 적어도 하나가 중첩되는 경우), S124 단계에서, 호스트 장치(110)는 PMIC(130)의 전원 모드를 변경할 수 있다. 예를 들어, 호스트 장치(110)는 도 6a 내지 도 6f를 참조하여 설명된 바와 같이, 제2 장치(122)에 대한 동작이 실행되지 전에(즉, 사전에), PMIC(130)의 전원 모드를 고부하에 대응하는 전원 모드(예를 들어, PWM 모드)로 변경할 수 있다.
제1 장치(121)에 대한 동작의 예상 실행 시간 및 제2 장치(122)에 대한 동작들의 예상 시작 시간들 중 적어도 하나가 중첩되지 않는 것은 제1 및 제2 장치들(121, 122)이 동작을 동시에 수행하지 않음을 의미할 수 있다.
이 경우(즉, 제1 장치(121)에 대한 동작의 예상 실행 시간 및 제2 장치(122)에 대한 동작들의 예상 시작 시간들이 중첩되지 않는 경우), 호스트 장치(110)는 PMIC(130)의 전원 모드를 변경하지 않을 수 있다. 일 실시 예에서, PMIC(130)는 제1 장치(121)의 동작에 의해 요구되는 전압 또는 전류를 충족하기 위해, PFM 모드의 동작 주파수를 변경할 수 있다.
상술된 동작 프로파일(112)의 구성은 본 발명의 실시 예를 간결하게 설명하기 위한 일부 예시이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 동작 프로파일(112)은 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행하는 구간을 사전에 판별하기 위한 다양한 형태의 정보를 포함할 수 있다.
상술된 바와 같이, 호스트 장치(110)는, 동작 프로파일(112)을 기반으로, 공유 전압(VS)을 사용하는 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행하는 구간을 판별하고, 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행하기 전에(즉, 사전에), 공유 전압(VS)을 생성하도록 구성된 PMIC(130)의 전원 모드를 변경할 수 있다. 따라서, 공유 전압(VS)이 제1 및 제2 장치들(121, 122)로 안정적으로 제공될 수 있으며, 사용자 시스템(100)의 동작 안정성 및 신뢰성이 향상될 수 있다.
도 9는 도 1의 호스트 장치를 보여주는 도면이다. 도 1 및 도 9를 참조하면, 호스트 장치(110)는 제1 커맨드 큐(Q1)를 사용하여, 제1 장치(121)를 제어할 수 잇고, 제2 커맨드 큐(Q2)를 사용하여, 제2 장치(122)를 제어할 수 있다. 예를 들어, 호스트 장치(110)는 제1 장치(121)를 제어하기 위한 커맨드들(CMD11~CMD13)을 제1 커맨드 큐(Q1)에 큐잉하고 관리할 수 있다. 호스트 장치(110)는 제2 장치(122)를 제어하기 위한 커맨드들(CMD21, CMD22)을 제2 커맨드 큐(Q2)에 큐잉하고 관리할 수 있다.
전원 모드 관리자(111)는 제1 및 제2 커맨드 큐들(Q1, Q2)에 포함된 커맨드들의 타입, 또는 개수를 기반으로 PMIC(130)의 전원 모드를 제어하기 위한 전원 모드 신호(PM)를 생성할 수 있다. 예를 들어, 제1 및 제2 커맨드 큐들(Q1, Q2) 모두에 커맨드가 큐잉된 것은 제1 및 제2 장치들(121, 122)에 대한 동작이 병렬적으로 또는 동시에 수행됨을 의미할 수 있다. 이 경우, 전원 모드 관리자(111)는 PMIC(130)의 전원 모드를 고부하에 대응하는 전원 모드(예를 들어, PWM 모드)로 변경할 수 있다.
또는, 전원 모드 관리자(111)는 제1 및 제2 커맨드 큐들(Q1, Q2)에 포함된 커맨드들 중 미리 정해진 커맨드가 포함되어 있는지를 기반으로, PMIC(130)의 전원 모드를 변경할 수 있다. 일 실시 예에서, 미리 정해진 커맨드는 제1 및 제2 장치들(121, 122)에서, 공유 전압(VS)을 사용하는 동작에 대응하는 커맨드일 수 있다.
또는, 전원 모드 관리자(111)는 제1 및 제2 커맨드 큐들(Q1, Q2)에 포함된 커맨드들을 기반으로 제1 및 제2 장치들(121, 122)에서 수행될 동작들을 판별하고, 동작 프로파일(112)을 통해 제1 및 제2 장치들(121, 122)에서 수행될 동작들에 대한 정보(즉, 예상 실행 시간 및 예상 시작 시간 등)를 확인하고, 확인된 정보를 기반으로 PMIC(130)의 전원 모드를 변경시킬 수 있다.
상술된 바와 같이, 호스트 장치(110)는 다양한 방식들을 기반으로, 제1 및 제2 장치들(121, 122)이 동시에 동작을 수행하는 구간을 판별하고, 판별된 결과를 기반으로, PMIC(130)의 전원 모드를 사전에 변경할 수 있다.
도 10은 본 발명의 실시 예에 따른 PMIC를 보여주는 블록도이다. 도 1 내지 도 9를 참조하여 설명된 실시 예에서, PMIC(130)는 PFM 모드 및 PWM 모드를 기반으로 동작하는 것으로 설명되었으나, 그러나 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 도 10을 참조하면, PMIC(230)는 노이즈 필터(231), 입력 정류기(232), DC-DC 컨버터(233), 출력 정류기(234), 및 스위치 컨트롤러(235)를 포함할 수 있다. 노이즈 필터(231), 입력 정류기(232), DC-DC 컨버터(233), 출력 정류기(234), 및 스위치 컨트롤러(235)는 앞서 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략된다.
도 10의 PMIC(230)는 과-충전 컨트롤러(236)를 더 포함할 수 있다. 과-충전 컨트롤러(236)는 호스트 장치(110, 도 1 참조)로부터의 전원 모드 신호(PM)에 응답하여 동작할 수 있다. 예를 들어, 과-충전 컨트롤러(236)는, 호스트 장치(110, 도 1 참조)로부터의 전원 모드 신호(PM)에 응답하여, 공유 전압(VS)의 레벨이 제1 하한 값보다 높은 제2 하한 값 이상이 되도록 스위치 컨트롤러(235)를 제어할 수 있다.
예를 들어, PMIC(230)가 PFM 모드로 동작할 수 있다. 이 때, 스위치 컨트롤러(235)는 공유 전압(VS)의 레벨이 제1 하한 값에 도달한 경우, 스위칭 신호(SW)의 주파수를 높임으로써(즉, 스위칭 신호(SW)의 온-레벨의 횟수를 증가시킴으로써), 공유 전압(VS)의 레벨을 증가시킬 수 있다. 스위치 컨트롤러(235)는 상술된 바와 같은 동작을 통해, 공유 전압(VS)을 제1 하한 값 이상으로 유지할 수 있다.
과-충전 컨트롤러(236)는 전원 모드 신호(PM)에 응답하여, 스위치 컨트롤러(235)의 제1 하한 값을 제1 하한 값보다 높은 제2 하한 값으로 변경할 수 있다. 이 경우, 스위치 컨트롤러(235)는 공유 전압(VS)이 제2 하한 값에 도달한 경우, 스위칭 신호(SW)의 주파수를 높임으로써(즉, 스위칭 신호(SW)의 온-레벨의 횟수를 증가시킴으로써), 공유 전압(VS)의 레벨을 증가시킬 수 있다. 즉, 스위치 컨트롤러(235)는 상술된 바와 같은 동작을 통해, 공유 전압(VS)을 제2 하한 값 이상으로 유지할 수 있다.
상술된 바와 같이, 과-충전 컨트롤러(236)에 의해 공유 전압(VS)의 하한 값이 조절됨으로써, 고부하 상태(즉, 제1 및 제2 장치들(121, 122)(도 1 참조)이 동시에 동작하는 상태)에서, 공유 전압(VS)이 안정적으로 제공될 수 있다.
도 11은 도 10의 PMIC의 전원 모드에 따른 공유 전압의 변화를 보여주는 타이밍도이다. 도 10 및 도 11을 참조하면, PMIC(230)로부터 생성된 공유 전압(VS 또는 VS')은 시간이 흐름에 따라(또는 제1 및 제2 장치들이 동작함에 따라), 감소할 수 있다.
과-충전 컨트롤러(236)가 동작하지 않는 경우(즉, Overcharge OFF), PMIC(230)로부터 생성된 공유 전압(VS)은 제1 하한 값(1st Limit)에 도달한 이후에, 특정 레벨로 충전된다. 즉, 과-충전 컨트롤러(236)가 동작하기 않는 경우(즉, Overcharge OFF), 공유 전압(VS)은 제1 하한 값(1st Limit)까지 감소할 수 있다.
반면에, 과-충전 컨트롤러(236)가 동작하는 경우(즉, Overcharge ON), PMIC(230)로부터 생성된 공유 전압(VS')은 제2 하한 값(2nd Limit)에 도달한 이후에, 특정 레벨로 충전된다. 일 실시 예에서, 제2 하한 값(2nd Limit)은 제1 하한 값(1st Limit)보다 높은 레벨일 수 있다. 즉, 과-충전 컨트롤러(236)는 공유 전압(VS')에 대한 기준 값을 제1 하한 값(1st Limit)으로부터 제2 하한 값(2nd Limit)으로 변경할 수 있고, 스위치 컨트롤러(235)는 변경된 제2 하한 값(2nd Limit)을 기반으로 스위칭 신호(SW)를 생성할 수 있다. 이 경우, 공유 전압(VS')은 제2 하한 값(2nd Limit) 보다 높은 레벨을 유지할 것이다.
상술된 바와 같이, 과-충전 컨트롤러(236)의 동작에 의해, 공유 전압(VS')에 대한 기준 값이 변경됨으로써, 공유 전압(VS')의 최저 레벨이 상대적으로 높아질 수 있고, 이로 인해, 고부하 상태(즉, 제1 및 제2 장치들(121, 122, 도 1 참조)이 동시에 동작하는 상태)에서 안정적인 전압 및 전류 공급이 가능하다.
도 12는 본 발명의 실시 예에 따른 사용자 시스템을 보여주는 블록도이다. 도 12를 참조하면, 사용자 시스템(300)은 호스트 장치(310), 복수의 장치들(321~324), 및 PMIC(330)를 포함할 수 있다.
복수의 장치들(321~324)은, 호스트 장치(310)의 제어에 따라, 동작할 수 있다. 복수의 장치들(321~324)은 PMIC(330)로부터 다양한 전압들을 제공받을 수 있고, 제공된 다양한 전압들을 사용하여, 동작할 수 있다.
일 실시 예에서, 복수의 장치들(321~324) 중 일부 장치들은 PMIC(330)로부터의 다양한 동작 전압들을 중 일부를 공유할 수 있다. 예를 들어, 제1 및 제2 장치들(321, 322)은 PMIC(330)로부터의 제1 공유 전압(VS1)을 공유할 수 있다. 제3 및 제4 장치들(323, 324)은 PMIC(330)로부터의 제2 공유 전압(VS2)을 공유할 수 있다. 제1 내지 제4 장치들(321~324)은 PMIC(330)로부터의 제3 공유 전압(VS3)을 공유할 수 있다.
호스트 장치(310)는 전원 모드 관리자(311) 및 동작 프로파일(312)을 포함할 수 있다. 전원 모드 관리자(311)는, 동작 프로파일(312)을 기반으로, 동일한 공유 전압을 공유하는 장치들이 동시에 동작을 수행하는 구간을 판별하고, 판별 결과를 가반으로, 동일한 공유 전압을 생성하는 PMIC(330)의 전원 모드를 사전에 변경할 수 있다. 예를 들어, 전원 모드 관리자(311)는, 동작 프로파일(312)을 기반으로, 제1 장치(321)의 동작이 수행되는 동안, 다른 장치들(322, 323, 324)의 동작이 수행되는지 판별할 수 있다. 제1 장치(321)의 동작이 수행되는 동안 제2 장치(322)의 동작이 수행되는 것으로 예측된 경우(즉, 제1 및 제2 장치들(321, 322)이 동시에 동작하는 것으로 예측된 경우), 전원 모드 관리자(311)는, PMIC(330)가 제1 및 제3 공유 전압들(VS1, VS3)(즉, 제1 및 제2 장치들(321, 322)이 서로 공유하는 공유 전압들)을 고부하에 대응하는 전원 모드를 기반으로 생성하도록, 전원 모드를 변경할 수 있다. 이 때, 전원 모드 관리자(311)는 제1 및 제2 장치들(321, 322)이 동시에 동작하기 이전에(즉, 사전에), PMIC(330)의 전원 모드를 변환할 수 있다.
상술된 바와 같이, 호스트 장치(310)의 전원 모드 관리자(311)는 동작 프로파일(311)을 기반으로, 복수의 장치들(321~324) 중 적어도 일부가 동시에 동작하는 구간(예를 들어 중첩 구간)을 판별하고, 판별 결과를 기반으로, PMIC(330)의 전원 모드를 제어할 수 있다.
앞선 실시 예들에서, 전원 모드 관리자(311) 및 동작 프로파일(312)은 호스트 장치(310)에 포함되거나 또는 호스트 장치(310)에 의해 관리되는 것으로 설명되었으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 전원 모드 관리자(311) 및 동작 프로파일(312)은 호스트 장치(310)와 구분된 별도의 장치로 구현될 수 있고, 호스트 장치(310)의 동작 또는 복수의 장치들(321~324)의 동작을 모니터링(monitoring)함으로써, 상술된 중첩 구간을 판별할 수 있다. 또는, 전원 모드 관리자(311) 및 동작 프로파일(312)은 PMIC(330)에 포함될 수 있다.
일 실시 예에서, 동작 프로파일(312)은 복수의 장치들(321~324) 각각의 동작 특성을 기반으로 사전에 결정될 수 있다. 또는 동작 프로파일(312)은 복수의 장치들(321~324) 각각의 동작 특성 또는 마모도 등을 기반으로 실시간으로 갱신될 수 있다.
도 13은 본 발명에 따른 사용자 시스템을 도시한 도면이다. 도 13의 시스템(1000)은 기본적으로 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 도 13의 시스템(1000)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다.
도 13을 참조하면, 시스템(1000)은 메인 프로세서(main processor)(1100), 메모리(1200a, 1200b) 및 스토리지 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
메인 프로세서(1100)는 시스템(1000)의 전반적인 동작, 보다 구체적으로는 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 또는 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 및/또는 스토리지 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시예에 따라서는, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator)(1130)를 더 포함할 수 있다. 이와 같은 가속기(1130)는 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 및/또는 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 및/또는 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM 및/또는 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다.
스토리지 장치(1300a, 1300b)는 전원 공급 여부와 관계 없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 스토리지 장치(1300a, 1300b)는 스토리지 컨트롤러(1310a, 1310b)와, 스토리지 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성 메모리(non-volatile memory, NVM)(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) V-NAND(Vertical NAND) 구조의 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
스토리지 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 스토리지 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(1480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 스토리지 장치(1300a, 1300b)는 UFS(Universal Flash Storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 또는 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 및/또는 웹캠(webcam) 등일 수 있다.
사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keyboard), 키보드(keyboard), 마우스(mouse) 및/또는 마이크(microphone) 등일 수 있다.
센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 및/또는 자이로스코프(gyroscope) 센서 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(1440)는 안테나, 트랜시버(transceiver) 및/또는 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다.
전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리(도시 안함) 및/또는 외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다.
일 실시 예에서, 시스템(1000)에 포함된 다양한 구성 요소들 중 적어도 일부는 전력 공급 장치(1470)로부터 제공되는 특정 전원 또는 특정 전압을 서로 공유할 수 있다. 이 경우, 시스템(1000)의 메인 프로세서(1100)는 도 1 내지 도 12를 참조하여 설명된 방법을 기반으로, 특정 전원 또는 특정 전압을 공유하는 구성 요소들의 동작이 중첩되는 중첩 구간을 판별할 수 있고, 판별 결과에 따라 중첩 구간 이전에 전력 공급 장치(1470)의 전원 모드를 변경할 수 있다.
일 실시 예에서, 구성 요소들의 동작이 중첩되는 중첩 구간을 판별하는데 사용되는 동작 프로파일 및 전원 모드 관리자는 메모리들(1200a, 1220b)에 저장되어, 메인 프로세서(1100)에 의해 구동될 수 있다. 또는 동작 프로파일 및 전원 모드 관리자는 전력 공급 장치(1470)에 실장될 수 있다.
연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(1480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe, IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC, UFS, eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
도 14는 본 발명에 따른 SSD 시스템을 보여주는 블록도이다. 도 14를 참조하면, 도 14를 참조하면, SSD 시스템(2000)은 호스트(2100) 및 스토리지 장치(2200)를 포함한다. 스토리지 장치(2200)는 신호 커넥터(2201)를 통해 호스트(2100)와 신호(SIG)를 주고받고, 전원 커넥터(2202)를 통해 전원(PWR)을 입력 받을 수 있다. 스토리지 장치(2200)는 SSD(Solid State Drive) 컨트롤러(2210), 복수의 불휘발성 메모리들(2221~222n), PMIC(2230), 및 버퍼 메모리(2240)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트(2100)로부터 수신된 신호(SIG)에 응답하여 복수의 불휘발성 메모리들(2221~222n)을 제어할 수 있다. 복수의 불휘발성 메모리들(2221~222n)은 SSD 컨트롤러(2210)의 제어에 따라 동작할 수 있다. 버퍼 메모리(2240)는 스토리지 장치(2200)의 버퍼 메모리로서 사용될 수 있다.
PMIC(2230)는 전원 커넥터(2002)를 통해 호스트(2100)와 연결된다. PMIC(2230)는 호스트(2100)로부터 전원(PWR)을 입력 받고, SSD(2200)의 전원을 제공할 수 있다. 일 실시 예에서, PMIC(2230)는 SSD 컨트롤러(2210)의 제어에 따라 전원 모드를 변경하도록 구성될 수 있다. 예를 들어, SSD 컨트롤러(2210)는 SSD 시스템(2000)에 포함된 다양한 구성 요소들 중 적어도 일부가 동시에 동작하는 중첩 구간을 판별하고, 중첩 구간 이전에 PMIC(2230)의 전원 모드를 변경하도록 구성될 수 있다. 전원 모드를 변경하는 구성은 도 1 내지 도 12를 참조하여 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략된다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (10)

  1. 공유 전압을 공유하는 제1 및 제2 장치들, 및 상기 공유 전압을 생성하도록 구성된 전원 관리 집적 회로(PMIC; Power Management Integrated Circuit)를 포함하는 사용자 시스템의 동작 방법에 있어서,
    상기 제1 장치에 대한 제1 동작을 수행하는 단계;
    동작 프로파일을 기반으로, 상기 제1 장치가 상기 제1 동작을 수행하는 동안, 상기 제2 장치가 제2 동작을 수행하는지 판별하는 단계; 및
    상기 제1 장치가 상기 제1 동작을 수행하는 동안, 상기 제2 장치가 상기 제2 동작을 수행하는 경우, 상기 제2 장치가 상기 제2 동작을 수행하기 이전에, 상기 PMIC의 전원 모드를 제1 전원 모드로부터 제2 전원 모드로 변경하는 단계를 포함하고,
    상기 PMIC는 상기 제1 전원 모드 또는 상기 제2 전원 모드를 기반으로 상기 공유 전압을 생성하도록 구성되는 동작 방법.
  2. 제 1 항에 있어서,
    상기 제1 장치는 UFS(universal flash storage) 장치이고, 상기 제2 장치는 DRAM(dynamic random access memory) 장치이고,
    상기 공유 전압은 1.8V의 VDDQ2 전압인 동작 방법.
  3. 제 2 항에 있어서,
    상기 제2 동작은 상기 DRAM 장치에 대한 리프레쉬 동작인 동작 방법.
  4. 제 1 항에 있어서,
    상기 제1 전원 모드는 PFM(pulse frequency modulation) 모드이고, 상기 제2 전원 모드는 PWM(pulse width modulation) 모드인 동작 방법.
  5. 제 1 항에 있어서,
    상기 제1 장치에 대한 상기 제1 동작을 수행하기 시작하는 것과 동시에, 상기 PMIC의 상기 전원 모드가 상기 제1 전원 모드로부터 상기 제2 전원 모드로 변경되는 동작 방법.
  6. 제 1 항에 있어서,
    상기 제2 장치에 대한 상기 제2 동작이 시작되는 시점으로부터 소정의 시간 이전에, 상기 PMIC의 상기 전원 모드가 상기 제1 전원 모드로부터 상기 제2 전원 모드로 변경되는 동작 방법.
  7. 제 1 항에 있어서,
    상기 PMIC의 상기 전원 모드가 상기 제1 전원 모드로부터 상기 제2 전원 모드로 변경된 이후에, 상기 제2 장치에 대한 상기 제2 동작을 수행하는 단계를 더 포함하는 동작 방법.
  8. 제 7 항에 있어서,
    상기 제2 장치에 대한 상기 제2 동작을 완료한 시점으로부터의 소정의 시간이 경과한 이후에, 상기 PMIC의 상기 전원 모드를 상기 제2 전원 모드로부터 상기 제1 전원 모드로 변경하는 단계를 더 포함하는 동작 방법.
  9. 제 7 항에 있어서,
    상기 제2 장치에 대한 상기 제2 동작이 완료되고, 상기 제1 장치에 대한 상기 제1 동작이 완료된 시점에, 상기 PMIC의 상기 전원 모드를 상기 제2 전원 모드로부터 상기 제1 전원 모드로 변경하는 단계를 더 포함하는 동작 방법.
  10. 제 1 항에 있어서,
    상기 동작 프로파일은 상기 제1 및 제2 장치들 각각에 대한 동작들 각각의 예상 실행 시간 및 예상 시작 시간에 대한 정보를 포함하는 동작 방법.

KR1020210089873A 2021-07-08 2021-07-08 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법 KR20230010106A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210089873A KR20230010106A (ko) 2021-07-08 2021-07-08 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법
CN202210751751.1A CN115599192A (zh) 2021-07-08 2022-06-28 用户***及其操作方法
US17/851,794 US20230009061A1 (en) 2021-07-08 2022-06-28 User system including first and second devices sharing shared voltage and power management integrated circuit generating shared voltage, and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210089873A KR20230010106A (ko) 2021-07-08 2021-07-08 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230010106A true KR20230010106A (ko) 2023-01-18

Family

ID=84798139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210089873A KR20230010106A (ko) 2021-07-08 2021-07-08 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20230009061A1 (ko)
KR (1) KR20230010106A (ko)
CN (1) CN115599192A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102674550B1 (ko) * 2019-10-07 2024-06-13 삼성전자주식회사 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7966511B2 (en) * 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
KR101591055B1 (ko) * 2009-09-08 2016-02-03 삼성디스플레이 주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
US8797110B2 (en) * 2012-07-26 2014-08-05 Qualcomm Incorporated Buffer input impedance compensation in a reference clock signal buffer
US20150160674A1 (en) * 2013-12-11 2015-06-11 Microchip Technology Incorporated Automatic Load Share Architecture For Usb Port Power
US10126791B2 (en) * 2014-11-04 2018-11-13 Progranalog Corp. Configurable power management integrated circuit
KR102387203B1 (ko) * 2015-06-03 2022-04-15 삼성전자주식회사 병합된 파워 레일을 통해 전원전압을 공급받는 시스템 온 칩 및 이를 포함하는 모바일 시스템
WO2018068093A1 (en) * 2016-10-12 2018-04-19 Kortek Industries Pty Ltd Configurable wireless power control and management
US10437321B2 (en) * 2018-03-12 2019-10-08 Micron Technology, Inc. Low power state implementation in a power management integrated circuit
US10732697B2 (en) * 2018-05-14 2020-08-04 Qualcomm Incorporated Voltage rail coupling sequencing based on upstream voltage rail coupling status
US10761588B2 (en) * 2018-08-09 2020-09-01 Micron Technology, Inc. Power configuration component including selectable configuration profiles corresponding to operating characteristics of the power configuration component
US10482979B1 (en) * 2018-08-31 2019-11-19 Micron Technology, Inc. Capacitive voltage modifier for power management
US11221667B1 (en) * 2020-07-30 2022-01-11 Qualcomm Incorporated Dynamic voltage selection for a single power rail in a multi-core domain

Also Published As

Publication number Publication date
US20230009061A1 (en) 2023-01-12
CN115599192A (zh) 2023-01-13

Similar Documents

Publication Publication Date Title
KR102189115B1 (ko) 대칭형 다중 프로세서를 구비한 시스템 온-칩 및 이를 위한 최대 동작 클럭 주파수 결정 방법
JP4886895B2 (ja) 動的な電力の低減
US10133336B2 (en) Dynamically entering low power states during active workloads
US9600059B2 (en) Facilitating power management in a multi-core processor
EP3872641B1 (en) Storage device and method of operating the storage device
KR20130002046A (ko) 멀티 코어를 포함하는 저장 장치의 전력 관리 방법
US9917512B2 (en) Power supply, electronic device including the same, and power supply method thereof
CN103699202A (zh) 具有根据数据业务控制供电能力的片上***及其操作方法
US10909040B2 (en) Adaptive calibration of nonvolatile memory channel based on platform power management state
US11693466B2 (en) Application processor and system on chip
WO2014148174A1 (ja) 電子機器
EP3862843A1 (en) Storage device and method of operating the same
JP6918886B2 (ja) 情報処理装置、及び制御方法
KR100972271B1 (ko) 집적 회로 및 그것을 이용한 신호 처리 장치
KR20140130309A (ko) 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR20230010106A (ko) 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법
CN116094083B (zh) 充电方法、装置及存储介质
US11144234B2 (en) Apparatus, method for storage access management, and non-transitory computer-readable storage medium for storing program
US20230350479A1 (en) Technology to detect power consumption and low power states in external sink devices to enhance system performance and improve user experiences
KR20100054669A (ko) 휴대용 단말기 및 그의 열관리 방법
US20230409105A1 (en) Avoiding damage to universal serial bus sink switch device
KR102349422B1 (ko) 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 반도체 저장장치
CN111666224A (zh) 电子装置和用于利用电子装置的存储器空间的方法
JP2004110762A (ja) 無線通信の大容量保存ロード体
CN113867963A (zh) 一种电子设备及处理方法

Legal Events

Date Code Title Description
A201 Request for examination