CN103699202A - 具有根据数据业务控制供电能力的片上***及其操作方法 - Google Patents

具有根据数据业务控制供电能力的片上***及其操作方法 Download PDF

Info

Publication number
CN103699202A
CN103699202A CN201310450448.9A CN201310450448A CN103699202A CN 103699202 A CN103699202 A CN 103699202A CN 201310450448 A CN201310450448 A CN 201310450448A CN 103699202 A CN103699202 A CN 103699202A
Authority
CN
China
Prior art keywords
kernel
power
specific
mode
soc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310450448.9A
Other languages
English (en)
Other versions
CN103699202B (zh
Inventor
金秀容
金周焕
许峻豪
全基文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103699202A publication Critical patent/CN103699202A/zh
Application granted granted Critical
Publication of CN103699202B publication Critical patent/CN103699202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种包括与存储器件通信数据的多个知识产权核（IP核）的片上***（SoC），通过如下来操作：监视在至少一个IP核与存储器件之间是否发生数据业务；根据监视的结果来确定IP核的操作状态；以及向IP核提供与IP核的操作状态对应的功率。

Description

具有根据数据业务控制供电能力的片上***及其操作方法
对相关申请的交叉引用
此申请要求于2012年9月27日提交的韩国专利申请No.10-2012-0107589的优先权，通过引用将其公开全面合并于此。
技术领域
本发明构思的实施例涉及一种片上***（SoC），并且更具体地，涉及一种具有控制其中的知识产权核（IP核）的功耗的能力的SoC及操作其的方法。背景技术
SoC是一种将具有不同功能的复杂的组件集成到单个***中的半导体技术。它包括控制整个***的处理器和由处理器控制的各种IP核。这里，IP核被定义为电路、逻辑、单元或其组合的可重复使用的单位，其具体实现一个实体或实体组的智能团（intellctual party），并且其可以被集成在SoC中。软件代码可以被存储在IP核的电路或逻辑中。
具有包括各个IP核的SoC的移动***通常由电池驱动，所以，低功率设计是非常重要的。IP核根据它们的功能可以处于正常操作或空闲状态。SoC响应于环境动态地向IP核供电。
为了控制每个IP核的功耗，传统上SoC根据预设程序执行与SoC进入的状态对应的操作。此时，发生额外功耗以用于操作的调整和处理。在这种情况下，使用如中央处理单元（CPU）的处理器来减小功耗存在限制。
发明内容
根据本发明构思的一些实施例，提供了一种与存储器件连接的片上***（SoC）。SoC包括：多个知识产权核（IP核）；被配置为向IP核供电的功率管理电路；及业务单元，被配置为根据每个IP核与存储器件之间的数据业务来控制由功率管理电路提供到每个IP核的功率。提供给每个IP核的功率可以进一步被控制为取决于IP核的特征。
当发生IP核和存储器件之间的数据传送时，业务单元可以确定IP核处于正常操作模式；在从数据传送的结束到IP核的功率选通的时段期间，业务单元可以确定IP核处于待用模式；在从IP核的功率选通到当因为发生IP核和存储器件之间的数据传送而恢复供电时的时段期间，业务单元可以确定IP核处于睡眠模式；以及在从供电恢复开始到当IP核到达用于正常操作模式的操作功率时的时段期间，业务单元可以确定IP核处于唤醒模式。
业务单元可以控制向处于正常操作模式的IP核提供操作功率，控制向处于待用模式的IP核提供小于操作功率的待用功率，中断向处于睡眠模式的IP核提供功率，并且控制在唤醒模式中从无功率到操作功率逐渐向IP核提供功率。
业务单元可以对待用模式的时间段进行计数，将计数的时间段与用于IP核的预定阈值比较，并且当计数的时间段至少为阈值时，控制对IP核的供电以将IP核从待用模式切换为睡眠模式。
用于两个或更多个IP核的阈值可以根据IP核的不同特征而彼此不同。
用于每个IP核的阈值可以被设置为最小化那个IP核的延迟时间和功耗。
根据本发明构思的其他实施例，提供了一种与存储器件连接的SoC。SoC包括：多个IP核；被配置为监视每个IP核与存储器件之间的数据业务的业务监视器；被配置为根据监视结果来确定每个IP核的操作状态的时段检测器；被配置为生成用于向IP核提供与IP核的操作状态对应的功率的功率控制信号的控制单元；以及被配置为根据功率控制信号向IP核提供功率的功率管理电路。提供给每个IP核的功率可以进一步被控制为取决于IP核的特征。
当发生IP核和存储器件之间的数据传送时，时段检测器可以确定IP核处于正常操作模式；在从数据传送的结束到IP核的功率选通的时段期间，时段检测器可以确定IP核处于待用模式；在从IP核的功率选通到当因为发生IP核和存储器件之间的数据传送而恢复供电时的时段期间，时段检测器可以确定IP核处于睡眠模式；以及在从供电恢复开始到当IP核到达用于正常操作模式的操作功率时的时段期间，时段检测器可以确定IP核处于唤醒模式。
控制单元可以生成功率控制信号，以：向处于正常操作模式的IP核提供操作功率，向处于待用模式的IP核提供低于操作功率的待用功率，中断向处于睡眠模式的IP核提供功率，并且在唤醒模式中从无功率到操作功率逐渐向IP核提供功率。
时段检测器可以对待用模式的时间段进行计数，将计数的时间段与预定阈值比较，当计数的时间段至少为阈值时，将IP核从待用模式切换为睡眠模式，并且当计数的时间段少于阈值时，保持IP核处于待用模式。
用于两个或更多个IP核的阈值可以根据IP核的不同特征而彼此不同。
用于每个IP核的阈值可以被设置为最小化那个IP核的延迟时间和功耗。
根据本发明构思的进一步的实施例，提供了一种SoC，包括：多个IP核；存储器件，包括主存储器、被配置为控制主存储器的存储控制器、及被配置为将存储控制器和IP核接口以在主存储器和IP核之间传送数据的存储器总线；服务质量（QoS）增强器，被配置为监视在IP核与主存储器之间的存储器总线中发生的数据业务，并且以预定优先次序来输入和输出数据；时段检测器，被配置为根据指示对于每个IP核是否已发生数据业务的监视结果来确定每个IP核的操作状态；控制单元，被配置为生成功率控制信号，以向每个IP核提供与IP核的操作状态对应的功率；及功率管理电路，被配置为根据功率控制信号向IP核提供功率。
功率管理单元可以被进一步配置为向存储器件提供功率。
根据本发明构思的其他实施例，提供了一种操作连接在多个知识产权（IP）核与存储器件之间的SoC的方法。该方法包括：监视在至少一个IP核与存储器件之间是否发生数据业务；根据监视结果来确定IP核的操作状态；以及向IP核提供与IP核的操作状态与特征对应的功率。
根据本发明构思的另一些实施例，提供了一种包括可以与存储器件通信的至少两个知识产权核（IP核）的设备的操作方法。该方法包括：监视每个IP核与存储器件之间的数据业务；响应于所监视的数据业务来确定每个IP核的状态；以及根据它们各自的状态来分别控制提供给每个IP核的功率。
确定每个IP核的状态可以包括针对每个IP核确定：它是否处于操作状态，它是否处于待用状态；它是否处于睡眠状态，以及它是否处于唤醒状态。
附图说明
通过参照附图详细描述其示范性实施例，本发明构思的以上及其他特征和优点将变得更加清楚，附图中：
图1是根据本发明构思的一些实施例的片上***（SoC）的框图；
图2是根据本发明构思的其他实施例的SoC的框图；
图3是根据本发明构思的进一步的实施例的SoC的框图；
图4是在图1中所示的每个知识产权（IP）核的操作状态的图；
图5是相对于图4中所示的状态的功耗的时序图；
图6是根据本发明构思的一些实施例的SoC的功率控制方法的流程图；
图7是示出根据本发明构思的一些实施例的、SoC中功耗和延迟时间相对于阈值时间的图；
图8是根据本发明构思的其他实施例的SoC的功率控制方法的流程图；
图9是根据本发明构思的一些实施例的、包括SoC的电子***的框图；以及
图10是根据本发明构思的一些实施例的、包括SoC的电子***的框图；
图11是根据本发明构思的一些实施例的、包括SoC的计算机***的框图；
图12是根据本发明构思的其他实施例的、包括SoC的计算机***的框图；
图13是根据本发明构思的一些实施例的、包括SoC的存储***的框图；
图14是根据本发明构思的一些实施例的、包括SoC的电子***的框图。具体实施方式
现在将参照附图在下文中更加充分地描述本发明构思，附图中示出本发明的实施例。然而，可以在许多不同的形式中实现此发明，而不应该认为此发明限于此处阐述的实施例。相反地，提供这些实施例使得此公开将是彻底和完整的，并且将对本领域技术人员充分地传达本发明的范围。在附图中，为了清楚可以夸大层和区域的尺寸和相对尺寸。遍及附图，相似的标号指相似的元件。
应该理解，当一个元件被称作“连接”或“耦接”到另一元件时，可以将它直接连接或耦接到另一元件，或者可以存在中间元件。相反地，当一个元件被称作是“直接连接”或“直接耦接”到另一元件时，不存在中间元件。如此处使用的，术语“和/或”包括一个或更多个相关列出项目的任意和全部组合，并且可以缩写为“/”。
应该理解，虽然这里可以使用术语第一、第二等来描述各种元件，但是这些元件不应该被这些术语限制。仅使用这些术语来区分一个元件与另一个元件。例如，在不脱离本公开的教导的情况下，第一信号可以被称为第二信号，并且类似地，第二信号可以被称为第一信号。
此处使用的术语仅为描述特定实施例的目的，并不意在限制本发明。如此处使用的，单数形式“一”、“一个”和“该”意在也包括复数形式，除非上下文清楚地指示除外。还应该理解，当在此说明书中使用“包含了”和/或“包含”，或“包括了”和/或“包括”时，指定所述特征、区域、整数、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或更多个其他特征、区域、整数、步骤、操作、元件、组件和/或其组。
除非另外定义，否则这里使用的全部术语（包括技术和科学术语）具有此发明所属的领域的一位普通技术人员所通常理解的一样的意思。还应该理解，诸如那些在通用词典中定义的术语应该被解释为具有与它们在相关领域和/或本申请的上下文中意思一致的意思，而将不被解释为理想化的或过于正式的意义，除非此处清楚地作此定义。
图1是根据本发明构思的一些实施例的片上***（SoC）的框图。SoC1包括多个知识产权核（IP核）10-1至10-n、业务单元100和功率管理单元20。在如下所述的一些实施例中，功率管理单元20被实现为可以专用于执行如这里所述的功率管理功能（或多个）的功率管理集成电路（PMIC）20，并且为了说明的一致性，在下文中将被称为PMIC20。SoC1与存储器件30连接，并且响应于主机或IP核10-1至10-n的至少一个请求，与存储器件30通信数据。
IP核10-1至10-n中的每个可以是控制整个***或者由处理器控制的IP核10的处理器。IP核可以是中央处理单元（CPU）、包括在CPU中的核中的一个、图形处理单元（GPU）、多格式编解码器（MFC）、视频模块（例如，照相机接口、联合照相专家组（JPEG）处理器、视频处理器或混合器）、音频***、驱动器、显示驱动器、易失性存储器件、非易失性存储器件、存储控制器、高速缓存器、串行接口、***计时器、看门狗计时器、模数转换器等等。因为每个IP核10根据它的特征具有不同的功耗，所以PMIC20根据它们各自的特征向各个IP核10-1至10-n提供不同的功率P1至Pn。
业务单元100位于IP核10-1至10-n与存储器件30之间，来监视在每个IP核10与存储器件30之间是否发生任何数据业务。业务单元100基于监视结果、根据IP核10-1至10-n中的每个与存储器件30之间的操作状态以及每个IP核10的特征（例如，是否间歇地传送数据和供电特征），来控制提供给各个IP核10-1至10-n的功率P1至Pn。
例如，当在IP核10-k与存储器件30之间发生数据传送时，业务单元100可以确定IP核10-k处于正常操作状态或模式。此外，业务单元100可以确定：在从数据传送的结束到IP核10-k的功率选通的时间段期间，IP核10-k处于待用状态或模式；在从IP核10-k的功率选通到当由于数据传送（即，IP核10-k与存储器件30之间新的数据业务）的发生而恢复供电时的时段期间，IP核10-k处于睡眠状态或模式；以及在从由于新的数据业务而开始供电到当在IP核10-k中到达用于正常操作模式的操作功率时的时间段期间，IP核10-k处于唤醒状态或模式。
PMIC20与其他元件10-1至10-n、100和30连接，并且向它们提供与它们的操作或特征对应的功率。详细地，PMIC20向IP核10-k提供功率Pk，向业务单元100提供功率PT，并且向存储器件30提供功率PM。具体地，PMIC20根据业务单元100的控制，向各个IP核10-1至10-n提供功率P1至Pn。此时，可以使用诸如动态电压频率缩放（DVFS）、时钟选通或功率选通的技术来控制提供给每个元件的功率。在描述中为了方便，下面将在本发明构思的实施例中描述仅在除了其中PMIC20使用DVFS的正常操作状态或模式的时间段之外的时间段期间的供电控制。
PMIC20可以根据业务单元100的控制向处于正常操作状态或模式的IP核提供操作功率电平，并且可以根据业务单元100的控制向处于待用状态或模式的IP核10提供小于操作功率的待用功率电平。PMIC20可以根据业务单元100的控制不向处于睡眠状态或模式的IP核10供电，并且可以根据业务单元100的控制从睡眠模式的状态向IP核10逐渐供电，直到IP核10到达处于唤醒状态或模式的操作功率为止。
可替换地，业务单元100可以对IP核10的待用状态或模式的时间段进行计数，并且将计数的时间段与预定阈值比较。当计数的时间段大于阈值时，业务单元100可以控制PMIC20使得IP核10从待用状态或模式切换到睡眠状态或模式。
存储器件30是用于存储数据的存储器件，并且可以存储操作***（OS）、各种程序和各种类型的数据。存储器件30可以是动态随机存取存储器（DRAM），但是不限于此。例如，存储器件30可以是诸如闪存、相变RAM（PRAM）、磁阻RAM（MRAM）、阻抗RAM（ReRAM）或铁电RAM（FeRAM）的非易失性存储器。在其他实施例中，可以在SoC1中具体实现存储器件30。可以从PMIC20对存储器件30供电，并且存储器件30可以通过业务单元100发送和接收数据DTk，而无需CPU的介入。
图2是根据本发明构思的其他实施例的SoC2的框图。在描述中为了方便，将主要描述与图1中所示的实施例的差别。
参照图2，SoC2可以包括多个IP核10-1至10-n、业务单元100'和PMIC20。SoC2可以与存储器件30连接。
业务单元100'包括业务监视器110、时段检测器120和控制单元130。业务监视器110功能上位于存储器件30与IP核10-1至10-n之间，以监视在存储器件30和IP核10-1至10-n之间是否存在任何数据业务。业务监视器110可以包括至少一个缓冲器或先入先出（FIFO）电路。当在一个IP核10-k与存储器件30之间发生数据业务时，来自存储器件30的数据被临时存储在业务监视器110中，然后被输出到IP核10-k。
时段检测器120可以基于监视结果来确定IP核10-1至10-n中的每个的操作状态。每当传送新的数据时，即发生新的数据业务时，业务监视器110向时段检测器120通知新的数据业务的发生。可以仅在每次业务监视器110开始接收新数据时通知时段检测器120，或者可以既在每次业务监视器110开始接收新数据时又在每次业务监视器110终止新数据的接收时通知时段检测器120。
时段检测器120可以基于通知来确定每个IP核的操作状态。例如，当在IP核10-k和存储器件30之间发生数据传送时，时段检测器120可以确定IP核10-k处于正常操作模式。此外，在从数据传送的结束到IP核10-k的功率选通的时间段期间，时段检测器120可以确定IP核10-k处于待用模式；在从IP核10-k的功率选通到当由于数据传送（即，IP核10-k与存储器件30之间新的数据业务）的发生而恢复供电时的时间段期间，时段检测器120可以确定IP核10-k处于睡眠模式；以及在从由于新的数据业务而开始供电到当在IP核10-k中到达用于正常操作模式的操作功率时的时间段期间，时段检测器120可以确定IP核10-k处于唤醒模式。
可替换地，时段检测器120可以对IP核10的待用模式的时间段进行计数，并且将计数的时间段（“t”）与预定阈值（Th）比较。当计数的时间段至少是阈值（即，t≥Th）时，时段检测器120可以确定IP核10-k处于睡眠模式。然而，当计数的时间段少于阈值（即，t<Th）时，时段检测器120可以确定IP核10-k处于待用模式。稍后将参照图6至图8详细描述阈值。
控制单元130可以生成功率控制信号CON，使得每个IP核被提供与由时段检测器120确定的操作状态以及它的特征相对应的功率。例如，控制单元130可以生成用于向处于正常操作模式的每个IP核提供操作功率的功率控制信号CON，以及用于向处于待用模式的IP核提供小于操作功率的待用功率的功率控制信号CON。控制单元130还可以生成用于中断到处于睡眠模式的IP核的供电的功率控制信号CON，以及用于从睡眠模式的状态向IP核逐渐供电直到IP核到达处于唤醒模式的操作功率为止的功率控制信号CON。
PMIC20与其他元件10-1至10-n、100'和30连接，并且向它们提供与它们的操作状态和/或特征对应的功率。详细地，PMIC20向IP核10-k提供功率Pk，向业务监视器110提供功率PT1，向时段检测器120提供功率PT2，向控制单元130提供功率PT3，并且向存储器件30提供功率PM。具体地，PMIC20根据控制单元130的控制（例如，功率控制信号CON）向各个IP核10-1至10-n提供功率P1至Pn。此时，可以使用诸如DVFS、时钟选通或功率选通的技术来控制提供给每个元件的功率。功率控制信号CON可以包括关于所有IP核10-1至10-n的功率控制信息或者仅仅关于IP核10-1至10-n中的一些的功率控制信息。在描述中为了方便，将在本发明构思的实施例中描述仅在除了其中PMIC20使用DVFS的正常操作模式的时间段之外的时间段期间的供电控制。
PMIC20可以根据控制单元130的控制向处于正常操作模式的每个IP核提供操作功率，并且可以根据控制单元130的控制向处于待用模式的IP核提供小于操作功率的待用功率。PMIC20可以根据控制单元130的控制不向处于睡眠模式的IP核提供功率，并且可以根据控制单元130的控制从睡眠模式的状态向IP核逐渐供电直到IP核到达唤醒模式中的操作功率为止。
图3是根据本发明构思的进一步的实施例的SoC3的框图。SoC3包括多个IP核10-1至10-n、存储器件30、扩大器（upsizer）51、调制解调器53、异步桥111、服务质量（QoS）增强器112、时段检测器120和控制单元130。
IP核10-1至10-n中的每个可以是控制整个***或者由处理器控制的IP核的处理器。IP核可以是CPU或GPU。
存储器件30可以包括存储数据的主存储器33、控制对主存储器33的存取的存储控制器32、以及将存储控制器32和外部元件（例如，QoS增强器112）接口以从主存储器33传送数据的存储器总线31。
调制解调器53可以从SoC3的外部（在SoC3之外）接收并调制信号，并且可以解调并输出在SoC3中生成的信号。扩大器51可以调整调制信号或要被解调到输出的信号的大小。异步桥111可以使用在SoC3中生成的时钟信号来调整调制信号或要被解调的信号的同步。
QoS增强器112可以根据SoC3中的数据的特征来调整处理数据的次序以保证SoC3的服务质量。详细地，QoS增强器112可以监视通过存储器总线31发生在IP核10-1至10-n中的每个与主存储器33之间的数据业务，并且可以按预定优先次序向/从异步桥111发送/接收通过存储器总线31传送的数据。QoS增强器112可以包括临时存储通过存储器总线31传送的数据的缓冲器。当在IP核10-k与存储器件30之间发生数据业务时，每当存在新数据时QoS增强器112可以从存储器件30接收并临时存储数据。换言之，QoS增强器112可以基于在缓冲器中是否临时存储新的数据来监视数据业务的发生。
时段检测器120可以根据监视结果来确定IP核10-1至10-n中的每个的操作状态。每当传送新的数据时，即发生新的数据业务时，业务监视器110向时段检测器120通知新的数据业务的发生。可以仅在每次业务监视器110开始接收新的数据时通知时段检测器120，或者可以既在每次业务监视器110开始接收新的数据时又在每次业务监视器110终止新的数据的接收时通知时段检测器120。
时段检测器120可以基于通知来确定每个IP核的操作状态。例如，当在IP核10-k和存储器件30之间发生数据传送时，时段检测器120可以确定IP核10-k处于正常操作模式。此外，在从数据传送的结束到IP核10-k的功率选通的时间段期间，时段检测器120可以确定IP核10-k处于待用模式；在从IP核10-k的功率选通到当由于发生数据传送（即，IP核10-k与存储器件30之间新的数据业务）而恢复供电时的时间段期间，时段检测器120可以确定IP核10-k处于睡眠模式；以及在从由于新的数据业务而开始供电到当在IP核10-k中到达用于正常操作模式的操作功率时的时间段期间，时段检测器120可以确定IP核10-k处于唤醒模式。
可替换地，时段检测器120可以对IP核10的待用模式的时间段进行计数，并且将计数的时间段（“t”）与预定阈值（Th）比较。当计数的时间段至少是阈值（即，t≥Th）时，时段检测器120可以确定IP核10-k处于睡眠模式。然而，当计数的时间段少于阈值（即，t<Th）时，时段检测器120可以确定IP核10-k处于待用模式。稍后将参照图6至图8详细描述阈值。
控制单元130可以生成功率控制信号CON，使得每个IP核被提供与由时段检测器120确定的操作状态对应的功率。例如，控制单元130可以生成用于向处于正常操作模式的每个IP核提供操作功率的功率控制信号CON，以及用于向处于待用模式的IP核提供低于操作功率的待用功率的功率控制信号CON。控制单元130还可以生成用于中断到处于睡眠模式的IP核的供电的功率控制信号CON，以及用于从睡眠模式的状态向IP核逐渐供电直到IP核到达处于唤醒模式的操作功率为止的功率控制信号CON。
PMIC20与其他元件10-1至10-n、111、112、51、53、120、130和30连接，并且根据它们的操作状态或特征向它们提供功率。具体地，PMIC20根据控制单元130的控制，向各个IP核10-1至10-n提供功率P1至Pn。此时，可以使用诸如DVFS、时钟选通或功率选通的技术来控制提供给每个元件的功率。在描述中为了方便，将在本发明构思的实施例中描述仅在除了其中PMIC20使用DVFS的正常操作模式的时间段之外的时间段期间的供电控制。
PMIC20可以根据控制单元130的控制向处于正常操作模式的每个IP核提供操作功率，并且可以根据控制单元130的控制向处于待用模式的IP核提供低于操作功率的待用功率。PMIC20可以根据控制单元130的控制不向处于睡眠模式的IP核提供功率，并且可以根据控制单元130的控制从睡眠模式的状态向IP核逐渐供电直到IP核到达唤醒模式中的操作功率为止。
图4是图1中所示的IP核10-1至10-n中的每个的操作状态的图。图5是相对于图4中所示的状态的功耗的时序图。
IP核10-1至10-n可以处于四种操作状态中的一个。参照图4和图5，正常操作状态或模式M0是其中在IP核10-k与存储器件30之间发生数据业务的时间段。在正常操作状态或模式M0中，取决于操作，功耗可以在额定操作功率附近轻微地波动。待用状态或模式M1是从当因为在IP核10-k与存储器件30之间不存在新的数据通信而数据业务结束时到当通过时钟选通而功率选通IP核10-k、即IP核10-k被断电时的时间段。时段检测器120对从待用模式的开始到IP核10-k的断电的时间段（t）进行计数，并且将计数的时间段（t）与阈值比较以确定是否将IP核10-k切换到睡眠模式M2中。
睡眠状态或模式M2是IP核10-k断电的时间段。在睡眠模式M2中，中断到IP核10-k的供电。
唤醒状态或模式M3是从当因为在IP核10-k与存储器件30之间发生新的数据而IP核10-k被通电时到当时钟和功率已恢复足够用于正常操作时的中间时间段。当向已经被断电的IP核10-k突然提供操作功率时，可能出现浪涌电压。为了防止浪涌电压，可以从断电逐渐提供功率直到操作电压。同时，时段检测器120重置在先前的周期中存储的、IP核10-k的时间段（t）信息。当因为新的数据的发生而使IP核10-k足以恢复至操作功率时，它在正常操作模式M0中开始操作。
图6是根据本发明构思的一些实施例的SoC的功率控制方法的流程图。这里，假设对于每个IP核，自适应地预定与待用状态或模式M1的时间段“t”相比的阈值Th。可以由设计者基于IP核和SoC的特征来设置阈值Th。
参照图6，在操作S10中IP核10-k处于正常操作状态或模式M0，其中它继续与存储器件30的数据通信。当在操作S11中因为在预定时间期间没有发生数据通信而结束数据业务时，IP核10-k在操作S12中进入待用状态或模式M1。在操作S13中，SoC自IP核10-k进入待用状态或模式M2时开始对时间段“t”进行计数。当在操作S14中计数的时间段“t”少于预定阈值Th并且在操作S15中没有出现新的数据时，IP核10-k被确定为处于待用状态或模式M1。然而，当在操作S15中在待用状态或模式M1中出现新的数据时，IP核10-k被确定处于正常操作状态或模式M0。
当在操作S14中计数的时间段“t”是至少预定阈值Th时，在操作S16中IP核10-k被确定为切换到睡眠状态或模式M2。在睡眠状态或模式M2中IP核10-k被断电。之后，当在操作S17中出现新的数据时对IP核10-k逐渐供电，并且在操作S18中重置先前计数的时段“t”。此时，在操作S19中IP核10-k被确定为处于唤醒状态或模式M3，直到在操作S20中IP核10-k的功率到达操作功率。
因此，即使存在多个IP核，也根据在IP核和存储器件之间数据业务的发生来确定每个IP核的操作状态，并且根据操作状态来适配供电，使得SoC的功耗被最小化。此外，无需诸如CPU或数字信号处理器（DSP）的另一IP核的介入来控制到每个IP核的供电，从而减少了CPU或DSP的负载并且减小SoC的功耗。
图7是示出根据本发明构思的一些实施例的在SoC中功耗和延迟时间相对于阈值时间的图。其中SoC处于唤醒状态或模式的时间段，即唤醒时间段可以在纳秒（ns）到毫秒（ms）的范围内。唤醒时间段取决于被功率选通的模拟功率开关的上升时间。例如，当阈值被设置为较小值时，唤醒时间可能不必要地增加，导致功耗的增加。当阈值被设置为较大值时，功耗可能不会减少。因此，适当地调整阈值是有必要的。
参照图7，功耗图是具有最小阈值的向下凸的曲线。因为当SoC和每个IP核的功耗减少时电池性能提高，所以给出最小功耗的阈值是必要的。
使用等式1至3可以获得图7中所示的最小阈值ThOP：
x [ n ] = x [ n - 1 ] + &Sigma; i = 1 N a i u i [ n ] - - - ( 1 )
等式1表示SoC的功耗。换言之，当前功耗x[n]是前一周期中的功耗x[n-1]加上每个IP核的当前功耗aiui[n]，其中“i”是每个IP核的索引，N是IP核的数目，x[]是功耗，并且aiui[n]是与每个IP核的操作状态对应的功耗。每个IP核根据数字时钟来操作，并且ai[n]意指在数字时钟的第n周期中第i IP核的消耗功率。ui[n]是到第i IP核的控制输入。例如，当第i IP核在操作状态中操作时，ui[n]可以是1。当第i IP核在待用状态或模式中操作时，ui[n]可以是2。当第i IP核在睡眠状态或模式中操作时，ui[n]可以是3。当第i IP核在唤醒状态或模式中操作时，ui[n]可以是4。然而，ui[n]不限于此并且可以被不同地设置。与操作状态对应的功耗aiui[n]被定义为等式2：
Figure BDA0000388743970000122
其中ai,m0、ai,m1、ai,m2与ai,m3是分别与正常操作状态或模式、待用状态或模式、睡眠状态或模式及唤醒状态或模式对应的功耗。
SoC根据每个IP核的操作状态来选择四个值ai,m0、ai,m1、ai,m2和ai,m3中的一个，并且控制提供给IP核的功率，如图7中所示。四个值ai,m0、ai,m1、ai,m2和ai,m3可以根据每个IP核的特征而不同。例如，第一IP核的值ai,m0、ai,m1、ai,m2和ai,m3可以与第二IP核的值ai,m0、ai,m1、ai,m2和ai,m3不同。
当在特定约束下最大化或最小化成本函数时可以执行优化。为了获得最小化根据等式1和2的功耗的阈值，将成本函数J定义为等式3：
min T th J = x [ n ] = x [ 0 ] + &Sigma; j = 1 n &Sigma; i = 1 N a i u i [ j ] - - - ( 3 )
ai[n]和ui[n]可以是阈值Tth的函数。换言之，ai,m0、ai,m1、ai,m2和ai,m3可以根据阈值Tth而变化。当通过选择合适的阈值Tth来最小化成本函数J时，可以执行优化。同时，SoC的延迟时间的图是随着阈值增加而减小的曲线。然而，存在与SoC或IP核的特征对应的延迟时间的约束。因此，有必要将阈值设置为具有小于延迟时间的约束Tlim的延迟时间：
C l - 1 P &Sigma; k = 1 P L k < T lim - - - ( 4 )
其中Cl是一时间段期间的延迟时间的移动平均。IP核可以向另一IP核请求服务。例如，CPU可以向存储器发送命令以用于读或写。P是该时段中的请求数目，并且Lk是每个IP核中用于处理请求的延迟时间。当相对于当前延迟时间重新整理等式4时，获得等式5：
L k = max i { L i | T OP , i + T WU , i } - - - ( 5 )
换言之，IP核的延迟时间Lk是正常操作模式时间段TOP,i与唤醒模式时间段TWU,i之和。因为IP核的延迟时间Lk的最大值被用作包括该SoC的整个***的延迟时间，所以延迟时间Lk是最大延迟时间。延迟时间Lk可以根据阈值Tth而变化。当在等式4的约束下最小化等式3的成本函数时，可以执行优化。当根据图7中所示的图基于等式3至5执行计算机仿真时，可以获得相对于阈值的功耗与延迟时间之间的关系。示出功耗与延迟时间相对于阈值之间的关系的图可以取决于IP核的数据业务特征而不同。例如，延迟时间可以被表示为随着阈值增加而减小的曲线。
因此，需要考虑整个SoC的延迟时间Lk和功耗来设置最优阈值。换言之，可以将最优阈值ThOP设置为给出了少于延迟时间的约束的延迟时间并也提供了最小功耗的待用模式时间段“t”的值。关于等式1～5的更详细的描述写在论文“Time-based power control architecture for application processors insmartphones”，电子快报，卷48，第25号，2012年12月中。
图8是根据本发明构思的其他实施例的SoC的功率控制方法的流程图。参照图8，SoC基于考虑整个SoC100的延迟时间和功耗而设置的最优阈值来操作。
在操作S110中，IP核10-k处于正常操作模式M0，其中它继续与存储器件30的数据通信。当在操作S111中因为在预定时间期间没有发生数据通信而结束数据业务时，在操作S112中IP核10-k进入待用模式M1。在操作S113中，SoC对自IP核10-k进入待用模式M2时开始的时间段“t”进行计数。当在操作S114中IP核10-k的延迟时间大于延迟时间的约束“Const”时，在操作S115中修改预定阈值Th。当在操作S114中IP核10-k的延迟时间等于或小于延迟时间的约束“Const”时，使用预定阈值Th而无需修改。当在操作S116中计数的时间段“t”少于阈值Th并且在操作S117中没有新数据出现时，IP核10-k被确定为处于待用模式M1。然而，当在操作S117中在待用模式M1中出现新数据时，IP核10-k被确定处于正常操作模式M0。
当在操作S116中计数的时间段“t”是至少阈值Th时，在操作S118中IP核10-k被确定为切换到睡眠模式M2。在睡眠模式M2中IP核10-k被断电。此后，当在操作S119中新数据出现时，IP核10-k被逐渐供电并且在操作S120中IP核10-k被确定为处于唤醒模式M3中，直到在操作S121中IP核10-k的功率到达操作功率为止。此时，重置已存储在当前周期中的计数的时间段“t”。
因此，即使当存在多个IP核时，也根据在IP核和存储器件之间的数据业务的发生来确定每个IP核的操作状态，并且根据操作状态来自适应地执行供电，使得将SoC的功耗最小化。此外，无需诸如CPU或DSP的另一IP核的介入即可控制到每个IP核的供电，从而减少CPU或DSP的负载以及减小SoC的功耗。
图9是根据本发明构思的一些实施例的、包括SoC的电子***200的框图。电子***200包括CPU210、PMIC220、GPU230、业务单元100、调制解调器240、与外部显示设备201接口的显示控制器250、存储器260、与外部存储器202接口的外部存储控制器270、以及存储器总线。电子***200可以是SoC。
可以控制SoC200的整体操作的CPU210可以控制其他元件220、230、100、240、250、260和270的操作。CPU210可以是多个IP核中的一个，并且当到其他IP核（例如，元件220、230、240、250、260和270）的供电受控制时可以不介入。
调制解调器240可以从SoC200的外部接收并调制信号，并且可以解调并输出在SoC200之内生成的信号。应外部请求，可以通过调制解调器240间歇地进行数据业务。
当从与SoC200连接的外部存储器202接收或向其发送数据时，外部存储控制器270可以控制存储器存取。必要时可以将存储在外部存储器202中的程序和/或数据加载到CPU210或GPU230之内的存储器或者存储器260中。外部存储器202是用于存储数据的储存器，并且可以存储OS、各种程序和各种类型的数据。外部存储器202可以是如DRAM的易失性存储器，或者诸如闪存、PRAM、MRAM、ReRAM或FeRAM的非易失性存储器。在其他实施例中，可以在SoC200中具体实现外部存储器202。
GPU230可以减少CPU210的负载，并且可以读取并执行与图形处理有关的程序命令。GPU230可以接收已通过外部存储控制器270从外部存储器202读取的图形数据。GPU230还可以处理图形数据，并且可以通过外部存储控制器270将处理后的图形数据写到外部存储器202中。
存储器260可以包括存储永久的程序和/或数据的只读存储器（ROM）以及临时存储程序、数据或指令的随机存取存储器（RAM）。ROM可以是可擦除可编程ROM（EPROM）或电可擦除可编程ROM（EEPROM）。RAM可以是DRAM或静态RAM（SRAM）。存储器260可以根据CPU210的控制或存储在ROM中的引导码，临时存储在外部存储器202中存储的程序和/或数据。
业务单元100可以监视每个IP核201、220、230、240和250的数据业务，并且根据每个IP核201、220、230、240和250的操作状态与特征，来控制对每个IP核的供电。
PMIC220根据业务单元100的控制向每个IP核供电。
图10是根据本发明构思的一些实施例的、包括SoC的电子***300的框图。电子***300包括SoC200、天线301、射频（RF）收发器303、输入设备305和显示器307。
RF收发器303通过天线301发送或接收RF信号。RF收发器303可以将通过天线301接收的RF信号转换为可以由SoC200处理的信号。因此，SoC200可以处理从RF收发器303输出的信号，并且向显示器307发送处理后的信号。RF收发器303还可以将从SoC200输出的信号转换为RF信号，并且通过天线301向外部设备输出RF信号。
输入设备305使得用于控制SoC200的操作的控制信号或要由SoC200处理的数据能够被输入到电子***300中。输入设备305可以由诸如触摸板或计算机鼠标的指示设备、小键盘或者键盘来实现。
图11是根据本发明构思的一些实施例的、包括SoC的计算机***400的框图。计算机***400可以被实现为个人计算机（PC）、网络服务器、平板PC、电子书、电子阅读器、个人数字助理（PDA）、便携式多媒体播放器（PMP）、MP3播放器或MP4播放器。
计算机***400包括存储器件401、控制存储器件401的数据处理操作的存储控制器402、显示器403和输入设备404。SoC200可以根据通过输入设备404输入的数据，通过显示器403来显示存储在存储器件401中的数据。输入设备404可以由诸如触摸板或计算机鼠标的指示设备、小键盘或者键盘来实现。
SoC200可以控制计算机***400的整体操作和存储控制器402的操作。可以控制存储器件401的操作的存储控制器402可以被实现为SoC200的一部分或被实现为单独的芯片。
图12是根据本发明构思的其他实施例的、包括SoC的计算机***500的框图。计算机***500可以被实现为如数码相机的图像处理器、配备有数码相机的蜂窝电话机、配备有数码相机的智能手机或者配备有数码相机的平板PC。
计算机***500包括SoC200、存储器件501和控制存储器件501的诸如写操作和读操作的数据处理操作的存储控制器502。计算机***500进一步包括图像传感器503和显示器504。
包括在计算机***500中的图像传感器503将光学图像转换为数字信号，并且向SoC200或存储控制器502输出数字信号。数字信号可以被SoC200控制以通过显示器504显示，或者通过存储控制器502被存储在存储器件501中。
根据SoC200或存储控制器502的控制，存储在存储器件501中的数据可以通过显示器504来显示。可以控制存储器件501的操作的存储控制器502可以被实现为SoC200的一部分或被实现为单独的芯片。
图13是根据本发明构思的一些实施例的、包括SoC的存储***600的框图。存储***600可以被实现为如固态驱动器（SSD）的数据存储***。
存储***600包括多个存储器件601、控制存储器件601的数据处理操作的存储控制器602、诸如动态随机存取存储器（DRAM）的易失性存储器件603、以及控制在存储控制器602与主机604之间传送的数据以被存储在易失性存储器件603中的SoC200。
图14是根据本发明构思的一些实施例的、包括SoC的电子***700的框图。参照图14，电子***700可以被实现为便携式设备。便携式设备可以是蜂窝电话机、智能手机、平板个人计算机（PC）、个人数字助理（PDA）、企业数字助理（EDA）、数字静态相机、数字视频相机、便携式多媒体播放器（PMP）、便携式导航设备（PDN）、手持游戏控制台或电子书设备。
电子***700包括处理器790、电源710、存储器件720、存储器730、I/O端口740、扩展卡750、网络设备760和显示器770。电子***700可以进一步包括照相机模块780。
处理器790可以与图1中所示的SoC1对应。处理器790可以是多核处理器。
处理器790可以控制元件710至790中的至少一个的操作。电源710可以向元件720至790中的至少一个提供操作电压。例如，存储器件720可以通过硬盘驱动器（HDD）或固态驱动器（SDD）来实现。
存储器730可以由易失性或非易失性存储器来实现。存储器730可以与图1中所示的存储器件30对应。控制存储器730的数据存取操作，例如读操作、写操作（或编程操作）或擦除操作的存储控制器（未示出）可以被集成到或嵌入到处理器790中。替换地，可以在处理器790和存储器730之间功能性地提供存储控制器。
I/O端口740是接收发送到电子***700的数据和/或从电子***700向外部设备发送数据的端口。例如，I/O端口740可以包括与诸如计算机鼠标的指示设备连接的端口、与打印机连接的端口和与USB驱动器连接的端口。
扩展卡750可以例如被实现为安全数字（SD）卡或多媒体卡（MMC）。扩展卡750可以例如是用户身份模块（SIM）卡或通用SIM（USIM）卡。
网络设备760使得电子***700能够与有线或无线网络连接。显示器770显示从存储器件720、存储器730、I/O端口740、扩展卡750和/或网络设备760输出的数据。
照相机模块780可以将光学图像转换为电子图像。因此，从照相机模块780输出的电子图像可以被存储在存储模块720、存储器730和/或扩展卡750中。此外，可以通过显示器770来显示从照相机模块780输出的电子图像。
本总体发明构思还可以被具体化为存储在有形的计算机可读的介质中的计算机可读代码。计算机可读记录介质可以是可以将数据存储为之后可通过计算机***读取的程序的任何有形的数据存储器件。计算机可读记录介质的示例包括只读存储器（ROM）、随机存取存储器（RAM）、CD-ROM、磁带、软盘和光数据存储器件。
计算机可读记录介质还可以经由网络耦合的计算机***而分布，使得以分布式方式存储和执行计算机可读代码。此外，可以由程序员容易地构造实现本总体发明构思的功能程序、代码和代码段。
如上所述，根据本发明构思的一些实施例，SoC根据多个IP核中的每个IP核与存储器件之间的数据业务的发生来确定每个IP核的操作状态，并且根据操作状态来自适应地控制对IP核的供电，从而最小化功耗。此外，无需处理器的介入而控制对每个IP核的供电，使得减少处理器的负载。
虽然已经参照其示范性实施例具体示出和描述了本发明构思，但是本领域普通技术人员应该理解，在不脱离如以下权利要求限定的本发明构思的精神和范围的情况下，可在形式和细节方面进行各种改变。

Claims (30)

1.一种与存储器件连接的片上***（SoC），该SoC包括：
多个知识产权核（IP核）；
功率管理电路，被配置为向IP核供电；及
业务单元，被配置为根据每个IP核与存储器件之间的数据业务来控制由功率管理电路提供到每个IP核的功率。
2.如权利要求1所述的SoC，其中，业务单元确定：当发生IP核中的特定IP核与存储器件之间的数据传送时，特定IP核处于正常操作模式；在从数据传送的结束到IP核的功率选通的时间段期间，特定IP核处于待用模式；在从特定IP核的功率选通到当因为发生特定IP核与存储器件之间的数据传送而恢复供电时的时段期间，特定IP核处于睡眠模式；以及在从供电恢复开始到当特定IP核到达用于正常操作模式的操作功率时的时段期间，特定IP核处于唤醒模式。
3.如权利要求2所述的SoC，其中，业务单元进行控制以向处于正常操作模式的特定IP核提供操作功率，进行控制以向处于待用模式的特定IP核提供少于操作功率的待用功率，中断向处于睡眠模式的特定IP核提供功率，以及进行控制以在唤醒模式中从无功率至操作功率向特定IP核逐渐提供功率。
4.如权利要求2所述的SoC，其中，业务单元对待用模式的时间段进行计数，将计数的时间段与用于特定IP核的预定阈值比较，并且当计数的时间段至少为阈值时控制对特定IP核的供电以将特定IP核从待用模式切换至睡眠模式。
5.如权利要求4所述的SoC，其中，用于至少两个IP核的阈值彼此不同。
6.如权利要求4所述的SoC，其中，阈值被设置为最小化特定IP核的延迟时间和功耗。
7.一种与存储器件连接的片上***（SoC），该SoC包括：
多个知识产权核（IP核）；
业务监视器，被配置为监视每个IP核与存储器件之间的数据业务；
时段检测器，被配置为根据业务监视器的监视结果来确定每个IP核的操作状态；
控制单元，被配置为生成功率控制信号以向所述每个IP核提供与所述每个IP核的操作状态对应的功率；以及
功率管理电路，被配置为根据功率控制信号来向所述每个IP核供电。
8.如权利要求7所述的SoC，其中，时段检测器确定：当发生IP核中的特定IP核与存储器件之间的数据传送时，特定IP核处于正常操作模式；在从数据传送的结束到特定IP核的功率选通的时段期间，特定IP核处于待用模式；在从IP核的功率选通到当因为发生IP核与存储器件之间的数据传送而恢复供电时的时段期间，特定IP核处于睡眠模式；以及在从供电恢复开始到当特定IP核到达用于正常操作模式的操作功率时的时段期间，特定IP核处于唤醒模式。
9.如权利要求8所述的SoC，其中，控制单元生成功率控制信号，以向处于正常操作模式的特定IP核提供操作功率，向处于待用模式的特定IP核提供低于操作功率的待用功率，中断到处于睡眠模式的特定IP核的功率，以及在唤醒模式中从无功率直至操作功率向特定IP核逐渐提供功率。
10.如权利要求8所述的SoC，其中，时段检测器对待用模式的时间段进行计数，将计数的时间段与预定阈值比较，并且当计数的时间段至少为阈值时将特定IP核从待用模式切换至睡眠模式，以及当计数的时段少于阈值时将特定IP核保持在待用模式。
11.如权利要求10所述的SoC，其中，用于至少两个IP核的阈值彼此不同。
12.如权利要求10所述的SoC，其中，阈值被设置为最小化特定IP核的延迟时间和功耗。
13.一种片上***（SoC），包括：
多个知识产权核（IP核）；
存储器件，包括主存储器、被配置为控制主存储器的存储控制器、及被配置为将存储控制器和IP核接口以在主存储器和IP核之间传送数据的存储器总线；
服务质量（QoS）增强器，被配置为监视在IP核与主存储器之间的存储器总线中发生的数据业务，并且以预定优先次序来输入和输出数据；
时段检测器，被配置为根据指示对于所述每个IP核是否已发生数据业务的监视结果来确定每个IP核的操作状态；
控制单元，被配置为生成功率控制信号以向所述每个IP核提供与所述每个IP核的操作状态对应的功率；以及
功率管理电路，被配置为根据功率控制信号向所述每个IP核供电。
14.如权利要求13所述的SoC，其中，QoS增强器包括被配置为临时存储通过存储器总线传送的数据的缓冲器，并且监视缓冲器的数据业务。
15.如权利要求14所述的SoC，其中，时段检测器确定：当在缓冲器中发生数据传送时，IP核中的特定IP核处于正常操作模式；在从缓冲器中的数据传送的结束到特定IP核的功率选通的时段期间，特定IP核处于待用模式；在从特定IP核的功率选通到当因为发生特定IP核与存储器件之间数据传送而恢复供电时的时段期间，特定IP核处于睡眠模式；以及在从供电恢复开始到当特定IP核到达用于正常操作模式的操作功率时的时段期间，特定IP核处于唤醒模式。
16.如权利要求15所述的SoC，其中，时段检测器对待用模式的时段进行计数，将计数的时段与用于特定IP核的预定阈值比较，当计数的时段至少为阈值时将特定IP核从待用模式切换至睡眠模式，以及当计数的时段小于阈值时将特定IP核保持在待用模式。
17.如权利要求15所述的SoC，其中，控制单元生成功率控制信号，以向处于正常操作模式的特定IP核提供操作功率，向处于待用模式的特定IP核提供低于操作功率的待用功率，中断到处于睡眠模式的特定IP核的功率，并且在唤醒模式中从无功率直至操作功率向特定IP核逐渐提供功率。
18.如权利要求13所述的SoC，其中，功率管理电路被进一步配置为向存储器件供电。
19.如权利要求16所述的SoC，其中，阈值被设置为最小化特定IP核的延迟时间和功耗。
20.一种操作连接在多个知识产权核（IP核）与存储器件之间的片上***（SoC）的方法，该方法包括：
监视在至少一个IP核与存储器件之间是否发生数据业务；
根据监视的结果确定至少一个IP核的操作状态；以及
向IP核提供与IP核的操作状态对应的功率。
21.如权利要求20所述的方法，其中，确定操作状态包括：
当发生IP核与存储器件之间的数据传送时，确定IP核处于正常操作模式；
在从数据传送的结束到IP核的功率选通的时段期间，确定IP核处于待用模式；
在从IP核的功率选通到当因为发生IP核与存储器件之间的数据传送而恢复供电时的时段期间，确定IP核处于睡眠模式；以及
在从供电恢复开始到当IP核到达用于正常操作模式的操作功率时的时段期间，确定IP核处于唤醒模式。
22.如权利要求21所述的方法，其中，确定IP核处于睡眠模式以及确定IP核处于唤醒模式包括：
对待用模式的时间段进行计数；
将计数的时段与预定阈值比较；
当计数的时间段至少为阈值时，确定IP核处于睡眠模式；以及
当计数的时间段少于阈值时，确定IP核处于待用模式。
23.如权利要求22所述的方法，其中，用于至少两个IP核的阈值彼此不同。
24.如权利要求22所述的方法，其中，阈值被设置为最小化IP核的延迟时间和功耗。
25.如权利要求21所述的方法，其中，向IP核提供功率包括：
向处于正常操作模式的IP核提供操作功率；
向处于待用模式的IP核提供少于操作功率的待用功率；
中断到处于睡眠模式的IP核的功率；以及
在唤醒模式中从无功率直至操作功率向IP核逐渐提供功率。
26.一种操作包括能够与存储器件通信的至少两个知识产权核（IP核）的设备的方法，该方法包括：
监视每个IP核与存储器件之间的数据业务；
响应于监视的数据业务来确定每个IP核的状态；以及
根据它们各自的状态来分别控制提供给每个IP核的功率。
27.如权利要求26所述的方法，其中，确定每个IP核的状态包括针对每个IP核确定：它是否处于操作状态，它是否处于待用状态；它是否处于睡眠状态，以及它是否处于唤醒状态。
28.如权利要求27所述的方法，其中，确定每个IP核的状态包括：当在一个IP核与存储器件之间执行数据业务时，确定这一个IP核的状态是操作状态。
29.如权利要求27所述的方法，其中，确定每个IP核的状态包括：当在一个IP核与存储器件之间没有执行数据业务并且自那一个IP核与存储器件之间的紧接在前的数据业务起已流逝的时间段少于阈值时，确定那一个IP核的状态是待用状态。
30.如权利要求27所述的方法，其中，确定每个IP核的状态包括：当在一个IP核与存储器件之间没有执行数据业务并且自那一个IP核与存储器件之间的紧接在前的数据业务起已流逝的时间段大于阈值时，确定那一个IP核的状态是睡眠状态。
CN201310450448.9A 2012-09-27 2013-09-27 具有根据数据业务控制供电能力的片上***及其操作方法 Active CN103699202B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120107589A KR102001414B1 (ko) 2012-09-27 2012-09-27 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법
KR10-2012-0107589 2012-09-27

Publications (2)

Publication Number Publication Date
CN103699202A true CN103699202A (zh) 2014-04-02
CN103699202B CN103699202B (zh) 2019-01-04

Family

ID=50235492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310450448.9A Active CN103699202B (zh) 2012-09-27 2013-09-27 具有根据数据业务控制供电能力的片上***及其操作方法

Country Status (5)

Country Link
US (1) US9395777B2 (zh)
JP (1) JP6215630B2 (zh)
KR (1) KR102001414B1 (zh)
CN (1) CN103699202B (zh)
DE (1) DE102013110340A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575145A (zh) * 2014-09-26 2017-04-19 英特尔公司 芯片上***中存储器访问的功率管理
CN106844282A (zh) * 2016-10-26 2017-06-13 安徽扬远信息科技有限公司 一种密码芯片中的多ip核集成方法
CN107850932A (zh) * 2015-08-20 2018-03-27 英特尔公司 用于在处理器中保存和恢复数据以便节省电力的设备和方法
CN108008715A (zh) * 2016-10-27 2018-05-08 财团法人工业技术研究院 基于fpga的***功率评估装置与方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296504B2 (en) 2010-11-24 2022-04-05 Corning Optical Communications LLC Power distribution module(s) capable of hot connection and/or disconnection for wireless communication systems, and related power units, components, and methods
WO2012071367A1 (en) 2010-11-24 2012-05-31 Corning Cable Systems Llc Power distribution module(s) capable of hot connection and/or disconnection for distributed antenna systems, and related power units, components, and methods
US10257056B2 (en) 2012-11-28 2019-04-09 Corning Optical Communications LLC Power management for distributed communication systems, and related components, systems, and methods
WO2015029028A1 (en) 2013-08-28 2015-03-05 Corning Optical Communications Wireless Ltd. Power management for distributed communication systems, and related components, systems, and methods
WO2015079435A1 (en) * 2013-11-26 2015-06-04 Corning Optical Communications Wireless Ltd. Selective activation of communications services on power-up of a remote unit(s) in a distributed antenna system (das) based on power consumption
US9851777B2 (en) 2014-01-02 2017-12-26 Advanced Micro Devices, Inc. Power gating based on cache dirtiness
US9720487B2 (en) 2014-01-10 2017-08-01 Advanced Micro Devices, Inc. Predicting power management state duration on a per-process basis and modifying cache size based on the predicted duration
US9625971B2 (en) * 2014-01-10 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of adaptive voltage frequency scaling
US9244747B2 (en) * 2014-03-13 2016-01-26 Qualcomm Incorporated System and method for providing dynamic clock and voltage scaling (DCVS) aware interprocessor communication
KR20150113569A (ko) * 2014-03-31 2015-10-08 삼성전자주식회사 전자 장치의 저전력 시스템을 위한 전력 제어 방법 및 장치
US9507410B2 (en) * 2014-06-20 2016-11-29 Advanced Micro Devices, Inc. Decoupled selective implementation of entry and exit prediction for power gating processor components
US9549373B2 (en) * 2014-07-28 2017-01-17 Apple Inc. Method for waking a data transceiver through data reception
KR20160018204A (ko) * 2014-08-08 2016-02-17 삼성전자주식회사 전자 장치, 온 칩 메모리 장치 및 온 칩 메모리의 운영 방법
KR102325453B1 (ko) * 2014-12-04 2021-11-11 삼성전자주식회사 반도체 장치의 동작 방법
KR102301639B1 (ko) * 2015-01-23 2021-09-14 삼성전자주식회사 SoC(System-on Chip), 그의 전력 관리 방법 및 전자 장치
CN104793723A (zh) * 2015-05-13 2015-07-22 中国电子科技集团公司第四十七研究所 一种基于电平检测的低功耗控制电路
KR102385552B1 (ko) * 2015-12-29 2022-04-12 삼성전자주식회사 시스템-온-칩 및 이를 포함하는 전자 장치
US10303203B2 (en) 2016-01-25 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method for operating semiconductor device
US10248155B2 (en) 2016-01-25 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device including clock generating circuit and channel management circuit
KR102467172B1 (ko) 2016-01-25 2022-11-14 삼성전자주식회사 반도체 장치
DE102017110823A1 (de) 2016-01-25 2018-07-26 Samsung Electronics Co., Ltd. Halbleitervorrichtung, Halbleitersystem und Verfahren zum Betreiben der Halbleitervorrichtung
US10296066B2 (en) 2016-01-25 2019-05-21 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system, and method of operating the semiconductor device
US10209734B2 (en) 2016-01-25 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system, and method of operating the semiconductor device
KR20170124017A (ko) 2016-04-29 2017-11-09 삼성전자주식회사 동작 전압을 조절하는 메모리 장치, 메모리 장치를 제어하는 어플리케이션 프로세서 및 메모리 장치의 동작방법
FR3052573B1 (fr) 2016-06-10 2018-06-15 Stmicroelectronics Sa Procede et systeme de determination de la consommation dynamique d'un module au sein d'un dispositif electronique, par exemple un systeme sur puce
US10324519B2 (en) * 2016-06-23 2019-06-18 Intel Corporation Controlling forced idle state operation in a processor
KR20180085605A (ko) 2017-01-19 2018-07-27 삼성전자주식회사 핸드쉐이크를 이용하여 메모리의 전력을 조절하는 시스템 온 칩 및 이의 동작 방법
WO2020258392A1 (zh) * 2019-06-25 2020-12-30 咸阳彩虹光电科技有限公司 主动式矩阵显示装置和驱动电路板组件
CN112835834B (zh) * 2019-11-25 2024-03-19 瑞昱半导体股份有限公司 数据传输***
TWI788894B (zh) * 2021-06-29 2023-01-01 新唐科技股份有限公司 記憶體控制電路及快閃記憶體之抹除操作的控制方法
US11640194B2 (en) 2021-06-29 2023-05-02 Red Hat, Inc. Coordinating dynamic power scaling of agents based on power correlations of agent instructions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040255176A1 (en) * 2003-06-10 2004-12-16 Varghese George Method and apparatus for improved reliability and reduced power in a processor by automatic voltage control during processor idle states
CN1801011A (zh) * 2004-12-31 2006-07-12 乐金电子（昆山）电脑有限公司 电源控制设备及方法
CN101755250A (zh) * 2007-05-18 2010-06-23 先进微装置公司 动态性处理器电源管理装置及方法
CN105396635A (zh) * 2015-12-23 2016-03-16 常州大学 一种高温坩埚单一模式静止冷却简易设备

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086681A (ja) 1994-04-18 1996-01-12 Hitachi Ltd 省電力制御システム
JPH1069325A (ja) 1996-08-28 1998-03-10 Nec Eng Ltd Ｃｐｕクロック切り替え回路
US6079022A (en) 1996-10-11 2000-06-20 Intel Corporation Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity
JP3570382B2 (ja) * 2001-01-26 2004-09-29 日本電気株式会社 省電力グラフィック制御回路
US6816977B2 (en) * 2001-12-03 2004-11-09 Hewlett-Packard Development Company, L.P. Power reduction in computing devices using micro-sleep intervals
KR100481873B1 (ko) * 2003-02-04 2005-04-11 삼성전자주식회사 절전모드를 갖는 매체 엑세스 제어기
US7206954B2 (en) 2003-02-10 2007-04-17 Broadcom Corporation Reduced power consumption for embedded processor
JP2005062955A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 電子機器及び電源制御方法
US7711966B2 (en) 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
US7562234B2 (en) 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US7797563B1 (en) * 2006-06-09 2010-09-14 Oracle America System and method for conserving power
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
JP4838112B2 (ja) 2006-12-25 2011-12-14 富士通株式会社 消費電力調整プログラム，装置，および処理方法
US8405617B2 (en) 2007-01-03 2013-03-26 Apple Inc. Gated power management over a system bus
US8041968B2 (en) 2007-01-04 2011-10-18 Apple Inc. Power management for driving display with baseband portion when application portion is in low power mode
US7908501B2 (en) 2007-03-23 2011-03-15 Silicon Image, Inc. Progressive power control of a multi-port memory device
US8078891B2 (en) 2008-06-30 2011-12-13 Intel Corporation Method, device, and system for guaranteed minimum processor power state dwell time
JP5169729B2 (ja) 2008-10-23 2013-03-27 日本電気株式会社 ノード装置、冗長システム、電力制御方法およびプログラム
CN101751361B (zh) 2008-12-16 2012-10-10 联想(北京)有限公司 控制移动终端中数据传输接口的切换方法及终端设备
US7915910B2 (en) 2009-01-28 2011-03-29 Apple Inc. Dynamic voltage and frequency management
CN101515196A (zh) 2009-03-18 2009-08-26 华为技术有限公司 嵌入式***功耗控制的方法、***及装置
US8219833B2 (en) 2009-08-12 2012-07-10 International Business Machines Corporation Two-level guarded predictive power gating
US8219834B2 (en) 2009-08-12 2012-07-10 International Business Machines Corporation Predictive power gating with optional guard mechanism
JP2011044025A (ja) 2009-08-21 2011-03-03 Toshiba Corp 半導体集積回路およびパワーゲーティング制御方法
JP2011123798A (ja) 2009-12-14 2011-06-23 Nec Computertechno Ltd データ転送装置及び方法
JP2011170647A (ja) 2010-02-19 2011-09-01 Nec Corp 信号処理装置、信号処理方法およびプログラム
JP5407976B2 (ja) 2010-03-25 2014-02-05 三菱電機株式会社 通信装置、子局装置、通信システム及び通信方法
US8339891B2 (en) 2010-05-25 2012-12-25 Lsi Corporation Power savings and/or dynamic power management in a memory
US8850236B2 (en) 2010-06-18 2014-09-30 Samsung Electronics Co., Ltd. Power gating of cores by an SoC
US9268611B2 (en) 2010-09-25 2016-02-23 Intel Corporation Application scheduling in heterogeneous multiprocessor computing platform based on a ratio of predicted performance of processor cores
KR101250515B1 (ko) 2011-03-22 2013-04-03 건국대학교 산학협력단 온도체 가공을 활용한 계육 가공식품 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040255176A1 (en) * 2003-06-10 2004-12-16 Varghese George Method and apparatus for improved reliability and reduced power in a processor by automatic voltage control during processor idle states
CN1801011A (zh) * 2004-12-31 2006-07-12 乐金电子（昆山）电脑有限公司 电源控制设备及方法
CN101755250A (zh) * 2007-05-18 2010-06-23 先进微装置公司 动态性处理器电源管理装置及方法
CN105396635A (zh) * 2015-12-23 2016-03-16 常州大学 一种高温坩埚单一模式静止冷却简易设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575145A (zh) * 2014-09-26 2017-04-19 英特尔公司 芯片上***中存储器访问的功率管理
CN106575145B (zh) * 2014-09-26 2021-05-11 英特尔公司 芯片上***中存储器访问的功率管理
CN107850932A (zh) * 2015-08-20 2018-03-27 英特尔公司 用于在处理器中保存和恢复数据以便节省电力的设备和方法
CN106844282A (zh) * 2016-10-26 2017-06-13 安徽扬远信息科技有限公司 一种密码芯片中的多ip核集成方法
CN108008715A (zh) * 2016-10-27 2018-05-08 财团法人工业技术研究院 基于fpga的***功率评估装置与方法
CN108008715B (zh) * 2016-10-27 2020-08-11 财团法人工业技术研究院 基于fpga的***功率评估装置与方法

Also Published As

Publication number Publication date
KR20140040933A (ko) 2014-04-04
US20140089697A1 (en) 2014-03-27
CN103699202B (zh) 2019-01-04
JP2014071903A (ja) 2014-04-21
JP6215630B2 (ja) 2017-10-18
KR102001414B1 (ko) 2019-07-18
DE102013110340A1 (de) 2014-03-27
US9395777B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
CN103699202A (zh) 具有根据数据业务控制供电能力的片上***及其操作方法
US8656196B2 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
EP2877994B1 (en) Ultra-deep power-down mode for memory devices
CN109151961B (zh) 一种移动终端的运行方法、终端及计算机可读存储介质
US10317984B2 (en) System on chip, method of managing power thereof, and electronic device
JP6038699B2 (ja) 電子機器
CN105425928A (zh) 电力管理集成电路、电力管理方法和移动设备
CN104380257A (zh) 在处理器核之间调度任务
US20030056127A1 (en) CPU powerdown method and apparatus therefor
CN104951044B (zh) 动态电压和频率调节方法、片上***及设备
US10990153B2 (en) Application processor and system on chip
US20140281594A1 (en) Application processor and driving method
CN103076868B (zh) 电源管理方法及应用该方法的电子***
CN108268119B (zh) 操作片上***的方法、片上***和电子***
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
JP2010055265A (ja) システムｌｓｉ、システムｌｓｉの制御方法、プログラム、及び記憶媒体
KR20160031703A (ko) 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법
KR20230097002A (ko) 2-스테이지 동적 전원 전압 조정
EP3208683A2 (en) Electronic device, and control method therefor
KR20130098046A (ko) 스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치
US10539616B2 (en) Scan data control apparatus and electronic system having the same
JP2004295193A (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
CN110809754B (zh) 用于计算设备中的动态缓冲器大小设定的***和方法
WO2023129285A1 (en) Method and apparatus for managing power states

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant