KR20220101335A - 복수개의 반도체 칩들을 포함하는 반도체 패키지 및 이의 제조 방법 - Google Patents

복수개의 반도체 칩들을 포함하는 반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220101335A
KR20220101335A KR1020210003240A KR20210003240A KR20220101335A KR 20220101335 A KR20220101335 A KR 20220101335A KR 1020210003240 A KR1020210003240 A KR 1020210003240A KR 20210003240 A KR20210003240 A KR 20210003240A KR 20220101335 A KR20220101335 A KR 20220101335A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
layer
semiconductor
base structure
molding
Prior art date
Application number
KR1020210003240A
Other languages
English (en)
Inventor
이건실
김동관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210003240A priority Critical patent/KR20220101335A/ko
Priority to US17/384,046 priority patent/US11935868B2/en
Publication of KR20220101335A publication Critical patent/KR20220101335A/ko
Priority to US18/438,658 priority patent/US20240186294A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 개시에 따른 반도체 패키지는 베이스 구조체; 상기 베이스 구조체 위의 제1 반도체 칩; 상기 제1 반도체 칩 위의 제2 반도체 칩; 상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이의 접착막; 및 상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 접착막을 덮는 몰딩막을 포함하고, 상기 몰딩막은 상기 베이스 구조체 및 상기 제1 반도체 칩 사이에 개재되는 개재부를 포함할 수 있다.

Description

복수개의 반도체 칩들을 포함하는 반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE INCLUDING A PLURALITY OF SEMICONDUCTOR CHIPS AND METHOD FOR MANUFACTURING THE SAME}
본 개시는 반도체 패키지 및 이의 제조 방법에 관한 것이다. 더욱 상세하게는, 본 개시는 복수개의 반도체 칩들을 포함하는 반도체 패키지 및 이의 제조 방법에 관한 것이다.
전자 산업의 발전 및 사용자의 요구에 따라 전자기기는 더욱 소형화 및 경량화되고 있고, 전자기기에 사용되는 반도체 패키지는 소형화 및 경량화와 함께 고성능 및 대용량이 요구되고 있다. 소형화 및 경량화와 함께 고성능 및 대용량을 구현하기 위하여, 관통 전극(through silicon via, TSV)을 포함하는 반도체 칩들 및 상기 반도체 칩들이 적층된 반도체 패키지에 대한 연구 및 개발이 지속적으로 이루어지고 있다.
본 발명의 목적은 신뢰성이 개선된 반도체 패키지를 제공하는 것이다.
본 개시의 일부 실시예들에 따른 반도체 패키지는 베이스 구조체; 상기 베이스 구조체 위의 제1 반도체 칩; 상기 제1 반도체 칩 위의 제2 반도체 칩; 상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이의 접착막; 및 상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 접착막을 덮는 몰딩막을 포함하고, 상기 몰딩막은 상기 베이스 구조체 및 상기 제1 반도체 칩 사이에 개재되는 개재부를 포함할 수 있다.
본 개시의 일부 실시예들에 따른 반도체 패키지는 베이스 구조체; 상기 베이스 구조체 위의 제1 반도체 칩; 상기 베이스 구조체 및 상기 제1 반도체 칩을 전기적으로 연결하는 제1 연결 구조체; 상기 제1 반도체 칩 위의 제2 반도체 칩; 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 전기적으로 연결하는 제2 연결 구조체; 상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이의 접착막; 및 상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 접착막을 덮는 몰딩막을 포함하고, 상기 몰딩막은 제1 연결 구조체에 접하는 개재부를 포함할 수 있다.
본 개시의 일부 실시예들에 따른 반도체 패키지는 베이스 구조체; 상기 베이스 구조체 위의 제1 반도체 칩; 상기 제1 반도체 칩 위의 제2 반도체 칩들; 상기 베이스 구조체 및 상기 제1 및 제2 반도체 칩들을 전기적으로 연결하는 연결 구조체들; 상기 베이스 구조체 및 상기 제1 및 제2 반도체 칩들과 중첩되는 접착막들; 및 상기 제1 및 제2 반도체 칩들 및 상기 접착막들을 덮는 몰딩막을 포함하고, 상기 몰딩막은 상기 베이스 구조체, 상기 제1 및 제2 반도체 칩들 및 상기 접착막들과 중첩되는 개재부를 포함하고, 상기 개재부는 상기 연결 구조체들 중 적어도 하나에 접하고, 상기 제1 및 제2 반도체 칩들 중 적어도 하나의 하면에 접할 수 있다.
본 개시의 일부 실시예들에 따른 반도체 패키지의 제조 방법은 베이스 구조체를 형성하는 것; 상기 베이스 구조체 위에 제1 반도체 칩을 제공하는 것, 상기 베이스 구조체 및 상기 제1 반도체 칩 사이에 캐비티가 정의되고; 접착막을 이용하여 상기 제1 반도체 칩 위에 제2 반도체 칩을 제공하는 것; 및 상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 접착막을 덮는 몰딩막을 형성하는 것을 포함하고, 상기 몰딩막을 형성하는 것은, 상기 몰딩막의 개재부로 상기 캐비티를 채우는 것을 포함할 수 있다.
본 개시의 일부 실시예들에 따른 반도체 패키지는 몰딩막의 개재부가 제공됨으로써 몰딩막, 접착막 및 보호층이 서로 접하는 3중점이 형성되지 않을 수 있고, 반도체 패키지의 신뢰성이 개선될 수 있다.
도 1a는 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 1b는 도 1a의 A영역의 확대도이다.
도 1c는 도 1b의 B영역의 확대도이다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2i, 2j, 2k 및 2l은 본 개시의 일부 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 3은 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 4는 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 5는 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 6은 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 7은 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 8은 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 9는 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 1a는 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다. 도 1b는 도 1a의 A영역의 확대도이다. 도 1c는 도 1b의 B영역의 확대도이다.
도 1a를 참조하면, 반도체 패키지(1)는 베이스 구조체(100)를 포함할 수 있다. 베이스 구조체(100)는 제1 기판(110), 제1 배선층(120), 제1 하부 보호층(130), 제1 상부 보호층(140) 및 제1 관통 비아들(150)을 포함할 수 있다.
제1 기판(110)은 제1 방향(D1) 및 제2 방향(D2)에 의해 정의되는 평면을 따라 확장되는 플레이트의 형태를 가질 수 있다. 제1 방향(D1) 및 제2 방향(D2)은 서로 교차할 수 있다. 일 예로, 제1 방향(D1) 및 제2 방향(D2)은 서로 직교할 수 있다. 일부 실시예들에 있어서, 제1 기판(110)은 반도체 기판일 수 있다. 일 예로, 제1 기판(110)은 실리콘, 게르마늄, 실리콘-게르마늄, GaP 또는 GaAs을 포함할 수 있다. 일부 실시예들에 있어서, 제1 기판(110)은 실리콘-온-인슐레이터(SOI) 기판 또는 게르마늄-온-인슐레이터(GOI) 기판일 수도 있다.
제1 기판(110)은 제1 배선층(120) 상에 제공될 수 있다. 제1 배선층(120)은 제1 기판(110) 아래에 제공될 수 있다. 제1 배선층(120)은 배선들 및 배선들을 둘러싸는 절연막을 포함할 수 있다. 제1 배선층(120)의 배선들은 도전 물질을 포함할 수 있다.
일부 실시예들에 있어서, 베이스 구조체(100)는 로직 회로를 포함할 수 있다. 일부 실시예들에 있어서, 베이스 구조체(100)는 메모리 소자를 포함할 수 있다.
제1 배선층(120)은 제1 하부 보호층(130) 상에 제공될 수 있다. 제1 배선층(120) 아래에 제1 하부 보호층(130)이 제공될 수 있다. 제1 하부 보호층(130)은 제1 배선층(120)을 보호하는 역할을 할 수 있다. 제1 하부 보호층(130)은 제1 배선층(120)의 하면을 덮을 수 있다. 제1 하부 보호층(130)은 절연 물질을 포함할 수 있다. 일 예로, 제1 하부 보호층(130)은 실리콘 질화물을 포함할 수 있다.
제1 기판(110) 상에 제1 상부 보호층(140)이 제공될 수 있다. 제1 상부 보호층(140)은 제1 기판(110)을 보호하는 역할을 할 수 있다. 제1 상부 보호층(140)은 제1 기판(110)의 상면을 덮을 수 있다. 제1 상부 보호층(140)은 절연 물질을 포함할 수 있다. 일 예로, 제1 상부 보호층(140)은 실리콘 질화물을 포함할 수 있다.
제1 관통 비아(150)는 제1 기판(110) 및 제1 상부 보호층(140)을 관통할 수 있다. 제1 관통 비아(150)는 제1 배선층(120)의 배선과 전기적으로 연결될 수 있다. 제1 관통 비아(150)는 도전 물질을 포함할 수 있다.
베이스 구조체(100)가 제1 기판(110), 제1 배선층(120) 및 제1 관통 비아(150)를 포함하는 것으로 도시 및 설명되었지만, 본 개시는 이에 제한되지 않는다. 일부 실시예들에 있어서, 베이스 구조체(100)는 인터포저일 수 있다.
베이스 구조체(100) 아래에 베이스 패드들(BPD) 및 베이스 범프들(BBP)이 제공될 수 있다. 베이스 패드(BPD)는 제1 하부 보호층(130)을 관통할 수 있다. 베이스 패드(BPD)는 제1 배선층(120)의 배선과 전기적으로 연결될 수 있다. 베이스 패드들(BPD)은 도전 물질을 포함할 수 있다. 베이스 범프(BBP)는 베이스 패드(BPD)에 연결될 수 있다. 베이스 범프들(BBP)은 도전 물질을 포함할 수 있다.
베이스 구조체(100) 위에(over) 제1 반도체 칩(200)이 제공될 수 있다. 일 예로, 제1 반도체 칩(200)은 베이스 구조체(100)의 수직 위에 제공될 수 있다. 제1 반도체 칩(200)은 베이스 구조체(100)와 제3 방향(D3)으로 이격될 수 있다. 제1 반도체 칩(200)은 베이스 구조체(100)에 인접하는 반도체 칩일 수 있다. 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 교차할 수 있다. 일 예로, 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 직교할 수 있다.
제1 반도체 칩(200)은 제2 기판(210), 제2 배선층(220), 제2 하부 보호층(230), 제2 상부 보호층(240) 및 제2 관통 비아(250)를 포함할 수 있다.
제2 기판(210)은 제1 방향(D1) 및 제2 방향(D2)에 의해 정의되는 평면을 따라 확장되는 플레이트의 형태를 가질 수 있다. 일부 실시예들에 있어서, 제2 기판(210)은 반도체 기판일 수 있다. 일부 실시예들에 있어서, 제2 기판(210)은 실리콘-온-인슐레이터(SOI) 기판 또는 게르마늄-온-인슐레이터(GOI) 기판일 수도 있다.
제2 기판(210)은 제2 배선층(220) 상에 제공될 수 있다. 제2 배선층(220)은 제2 기판(210) 아래에 제공될 수 있다. 제2 배선층(220)은 배선들 및 배선들을 둘러싸는 절연막을 포함할 수 있다. 제2 배선층(220)의 배선들은 도전 물질을 포함할 수 있다.
일부 실시예들에 있어서, 제1 반도체 칩(200)은 메모리 소자를 포함할 수 있다. 일 예로, 메모리 소자는 DRAM(Dynamic Random Access Memory)과 같은 휘발성 메모리이거나, 플래시 메모리, MRAM(Magnetic RAM), FRAM(Ferroelectric RAM), PRAM(Phase change RAM), RRAM(Resistive RAM) 등과 같은 비휘발성 메모리일 수 있다. 일부 실시예들에 있어서, 제1 반도체 칩(200)은 로직 회로를 포함할 수 있다.
제2 배선층(220)은 제2 하부 보호층(230) 상에 제공될 수 있다. 제2 배선층(220) 아래에 제2 하부 보호층(230)이 제공될 수 있다. 제2 하부 보호층(230)은 제2 배선층(220)을 보호하는 역할을 할 수 있다. 제2 하부 보호층(230)은 베이스 구조체(100)와 마주볼 수 있다. 제2 하부 보호층(230)은 베이스 구조체(100)의 제1 상부 보호층(140)과 마주볼 수 있다. 제2 하부 보호층(230)은 제2 배선층(220)의 하면을 덮을 수 있다. 제2 하부 보호층(230)은 절연 물질을 포함할 수 있다. 일 예로, 제2 하부 보호층(230)은 실리콘 질화물을 포함할 수 있다.
제2 기판(210) 상에 제2 상부 보호층(240)이 제공될 수 있다. 제2 상부 보호층(240)은 제2 기판(210)을 보호하는 역할을 할 수 있다. 제2 상부 보호층(240)은 제2 기판(210)의 상면을 덮을 수 있다. 제2 상부 보호층(240)은 절연 물질을 포함할 수 있다. 일 예로, 제2 상부 보호층(240)은 실리콘 질화물을 포함할 수 있다.
제2 관통 비아(250)는 제2 기판(210) 및 제2 상부 보호층(240)을 관통할 수 있다. 제2 관통 비아(250)는 제2 배선층(220)의 배선과 전기적으로 연결될 수 있다. 제2 관통 비아(250)는 도전 물질을 포함할 수 있다.
베이스 구조체(100) 및 제1 반도체 칩(200) 사이에 제1 연결 구조체들(CS1)이 제공될 수 있다. 제1 연결 구조체(CS1)는 베이스 구조체(100)와 제1 반도체 칩(200)을 전기적으로 연결할 수 있다. 제1 연결 구조체(CS1)는 도전 물질을 포함할 수 있다. 각각의 제1 연결 구조체(CS1)는 상부 패드(UPD), 하부 패드(LPD) 및 연결 범프(CBP)를 포함할 수 있다.
제1 연결 구조체(CS1)의 상부 패드(UPD)는 제1 반도체 칩(200)의 제2 하부 보호층(230)을 관통할 수 있다. 제1 연결 구조체(CS1)의 상부 패드(UPD)는 제1 반도체 칩(200)의 제2 배선층(220)의 배선에 전기적으로 연결될 수 있다. 제1 연결 구조체(CS1)의 상부 패드(UPD)는 도전 물질을 포함할 수 있다.
제1 연결 구조체(CS1)의 하부 패드(LPD)는 베이스 구조체(100)의 제1 상부 보호층(140) 상에 제공될 수 있다. 제1 연결 구조체(CS1)의 하부 패드(LPD)는 베이스 구조체(100)의 제1 관통 비아(150)에 전기적으로 연결될 수 있다. 제1 연결 구조체(CS1)의 하부 패드(LPD)는 도전 물질을 포함할 수 있다.
제1 연결 구조체(CS1)의 연결 범프(CBP)는 제1 연결 구조체(CS1)의 상부 패드(UPD) 및 하부 패드(LPD) 사이에 제공될 수 있다. 제1 연결 구조체(CS1)의 연결 범프(CBP)는 제1 연결 구조체(CS1)의 상부 패드(UPD) 및 하부 패드(LPD)를 전기적으로 연결할 수 있다. 제1 연결 구조체(CS1)의 연결 범프(CBP)는 도전 물질을 포함할 수 있다.
제1 반도체 칩(200) 위에 복수개의 제2 반도체 칩들(300)이 제공될 수 있다. 일 예로, 복수개의 제2 반도체 칩들(300)은 제1 반도체 칩(200)의 수직 위에 제공될 수 있다. 복수개의 제2 반도체 칩들(300)은 제1 반도체 칩(200) 위에서 제3 방향(D3)을 따라 적층될 수 있다. 제1 반도체 칩(200) 및 제1 반도체 칩(200)에 인접하는(가장 가까운) 제2 반도체 칩(300)은 제3 방향(D3)으로 이격될 수 있다. 제2 반도체 칩들(300)은 제3 방향(D3)으로 서로 이격될 수 있다. 도 1에는 제1 반도체 칩(200) 위에 적층된 제2 반도체 칩들(300)의 개수가 2개인 것으로 도시 되었지만, 제2 반도체 칩들(300)의 개수는 이에 제한되지 않는다.
각각의 제2 반도체 칩들(300)은 제3 기판(310), 제3 배선층(320), 제3 하부 보호층(330), 제3 상부 보호층(340) 및 제3 관통 비아(350)를 포함할 수 있다.
제3 기판(310)은 제1 방향(D1) 및 제2 방향(D2)에 의해 정의되는 평면을 따라 확장되는 플레이트의 형태를 가질 수 있다. 일부 실시예들에 있어서, 제3 기판(310)은 반도체 기판일 수 있다. 일부 실시예들에 있어서, 제3 기판(310)은 실리콘-온-인슐레이터(SOI) 기판 또는 게르마늄-온-인슐레이터(GOI) 기판일 수도 있다.
제3 기판(310)은 제3 배선층(320) 상에 제공될 수 있다. 제3 배선층(320)은 제3 기판(310) 아래에 제공될 수 있다. 제3 배선층(320)은 배선들 및 배선들을 둘러싸는 절연막을 포함할 수 있다. 제3 배선층(320)의 배선들은 도전 물질을 포함할 수 있다.
일부 실시예들에 있어서, 제2 반도체 칩(300)은 메모리 소자를 포함할 수 있다. 일부 실시예들에 있어서, 제2 반도체 칩(300)은 로직 회로를 포함할 수 있다.
제3 배선층(320)은 제3 하부 보호층(330) 상에 제공될 수 있다. 제3 배선층(320) 아래에 제3 하부 보호층(330)이 제공될 수 있다. 제3 하부 보호층(330)은 제3 배선층(320)을 보호하는 역할을 할 수 있다. 제3 하부 보호층(330)은 제3 배선층(320)의 하면을 덮을 수 있다. 제3 하부 보호층(330)은 절연 물질을 포함할 수 있다. 일 예로, 제3 하부 보호층(330)은 실리콘 질화물을 포함할 수 있다.
제3 기판(310) 상에 제3 상부 보호층(340)이 제공될 수 있다. 제3 상부 보호층(340)은 제3 기판(310)을 보호하는 역할을 할 수 있다. 제3 상부 보호층(340)은 제3 기판(310)의 상면을 덮을 수 있다. 제3 상부 보호층(340)은 절연 물질을 포함할 수 있다. 일 예로, 제3 상부 보호층(340)은 실리콘 질화물을 포함할 수 있다.
제3 관통 비아(350)는 제3 기판(310) 및 제3 상부 보호층(340)을 관통할 수 있다. 제3 관통 비아(350)는 제3 배선층(320)의 배선과 전기적으로 연결될 수 있다. 제3 관통 비아(350)는 도전 물질을 포함할 수 있다.
제2 반도체 칩들(300) 위에 제3 반도체 칩(400)이 제공될 수 있다. 일 예로, 제3 반도체 칩(400)은 제2 반도체 칩들(300)의 수직 위에 제공될 수 있다. 제3 반도체 칩(400)은 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300)과 제3 방향(D3)으로 이격될 수 있다. 제1 내지 제3 반도체 칩들(200, 300, 400)은 베이스 구조체(100) 위에서 제3 방향(D3)을 따라 순차적으로 적층될 수 있다. 베이스 구조체(100) 및 제1 내지 제3 반도체 칩들(200, 300, 400)은 제3 방향(D3)으로 중첩될 수 있다.
제3 반도체 칩(400)은 제4 기판(410), 제4 배선층(420) 및 제4 하부 보호층(430)을 포함할 수 있다.
제4 기판(410)은 제1 방향(D1) 및 제2 방향(D2)에 의해 정의되는 평면을 따라 확장되는 플레이트의 형태를 가질 수 있다. 일부 실시예들에 있어서, 제4 기판(410)은 반도체 기판일 수 있다. 일부 실시예들에 있어서, 제4 기판(410)은 실리콘-온-인슐레이터(SOI) 기판 또는 게르마늄-온-인슐레이터(GOI) 기판일 수도 있다.
제4 기판(410)은 제4 배선층(420) 상에 제공될 수 있다. 제4 배선층(420)은 제4 기판(410) 아래에 제공될 수 있다. 제4 배선층(420)은 배선들 및 배선들을 둘러싸는 절연막을 포함할 수 있다. 제4 배선층(420)의 배선들은 도전 물질을 포함할 수 있다.
일부 실시예들에 있어서, 제3 반도체 칩(400)은 메모리 소자를 포함할 수 있다. 일부 실시예들에 있어서, 제3 반도체 칩(400)은 로직 회로를 포함할 수 있다.
제4 배선층(420)은 제4 하부 보호층(430) 상에 제공될 수 있다. 제4 배선층(420) 아래에 제4 하부 보호층(430)이 제공될 수 있다. 제4 하부 보호층(430)은 제4 배선층(420)을 보호하는 역할을 할 수 있다. 제4 하부 보호층(430)은 제4 배선층(420)의 하면을 덮을 수 있다. 제4 하부 보호층(430)은 절연 물질을 포함할 수 있다. 일 예로, 제4 하부 보호층(430)은 실리콘 질화물을 포함할 수 있다.
각각의 제2 연결 구조체들(CS2)이 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이, 제2 반도체 칩들(300) 사이 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 각각 제공될 수 있다.
각각의 제2 연결 구조체들(CS2)은 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300)을 전기적으로 연결하거나, 제2 반도체 칩들(300)을 전기적으로 연결하거나, 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300)을 전기적으로 연결할 수 있다. 제2 연결 구조체(CS2)는 도전 물질을 포함할 수 있다. 각각의 제2 연결 구조체들(CS2)은 상부 패드(UPD), 하부 패드(LPD) 및 연결 범프(CBP)를 포함할 수 있다.
제2 연결 구조체(CS2)의 상부 패드(UPD)는 제2 반도체 칩(300)의 제3 하부 보호층(330)을 관통하거나, 제3 반도체 칩(400)의 제4 하부 보호층(430)을 관통할 수 있다. 제2 연결 구조체(CS2)의 상부 패드(UPD)는 제2 반도체 칩(300)의 제3 배선층(320)의 배선에 전기적으로 연결되거나, 제3 반도체 칩(400)의 제4 배선층(420)의 배선에 전기적으로 연결될 수 있다. 제2 연결 구조체(CS2)의 상부 패드(UPD)는 도전 물질을 포함할 수 있다.
제2 연결 구조체(CS2)의 하부 패드(LPD)는 제1 반도체 칩(200)의 제2 상부 보호층(240) 상에 제공되거나, 제2 반도체 칩(300)의 제3 상부 보호층(340) 상에 제공될 수 있다. 제2 연결 구조체(CS2)의 하부 패드(LPD)는 제1 반도체 칩(200)의 제2 관통 비아(250)에 전기적으로 연결되거나, 제2 반도체 칩(300)의 제3 관통 비아(350)에 전기적으로 연결될 수 있다. 제2 연결 구조체(CS2)의 하부 패드(LPD)는 도전 물질을 포함할 수 있다.
제2 연결 구조체(CS2)의 연결 범프(CBP)는 제2 연결 구조체(CS2)의 상부 패드(UPD) 및 하부 패드(LPD) 사이에 제공될 수 있다. 제2 연결 구조체(CS2)의 연결 범프(CBP)는 제2 연결 구조체(CS2)의 상부 패드(UPD) 및 하부 패드(LPD)를 전기적으로 연결할 수 있다. 제2 연결 구조체(CS2)의 연결 범프(CBP)는 도전 물질을 포함할 수 있다.
제1 및 제2 연결 구조체들(CS1, CS2)은 베이스 구조체(100) 및 제1 내지 제3 반도체 칩들(200, 300, 400)을 전기적으로 연결할 수 있다.
접착막들(AD)이 제1 내지 제3 반도체 칩들(200, 300, 400) 사이에 제공될 수 있다. 각각의 접착막들(AD)은 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이, 제2 반도체 칩들(300) 사이, 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 각각 제공될 수 있다. 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300)은 접착막(AD)을 사이에 두고 제3 방향(D3)으로 이격될 수 있다. 제2 반도체 칩들(300)은 접착막(AD)을 사이에 두고 제3 방향(D3)으로 이격될 수 있다. 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300)은 접착막(AD)을 사이에 두고 제3 방향(D3)으로 이격될 수 있다. 접착막들(AD)은 제1 내지 제3 반도체 칩들(200, 300, 400)을 서로 접착시킬 수 있다. 각각의 접착막들(AD)은 각각의 제2 연결 구조체들(CS2)을 둘러쌀 수 있다.
제1 반도체 칩(200), 제2 반도체 칩들(300) 및 접착막들(AD)을 덮는 몰딩막(MD)이 제공될 수 있다. 몰딩막(MD)은 베이스 구조체(100) 상에 제공될 수 있다. 몰딩막(MD)은 제1 내지 제3 반도체 칩들(200, 300, 400) 및 접착막들(AD)을 둘러싸는 베이스부(BA) 및 베이스 구조체(100)와 제1 반도체 칩(200) 사이에 개재되는 개재부(IN)를 포함할 수 있다. 몰딩막(MD)의 베이스부(BA)는 몰딩막(MD)의 개재부(IN)를 둘러쌀 수 있다. 설명의 편의를 위해 몰딩막(MD)의 베이스부(BA) 및 개재부(IN)를 구분하여 설명하지만, 몰딩막(MD)의 베이스부(BA) 및 개재부(IN)는 서로 경계 없이 연결되는 일체의 구조를 가질 수 있다. 몰딩막(MD)의 베이스부(BA) 및 개재부(IN)는 동일한 물질을 포함할 수 있다.
몰딩막(MD)의 개재부(IN)는 제1 연결 구조체들(CS1)을 둘러쌀 수 있다. 몰딩막(MD)의 개재부(IN)는 제1 연결 구조체들(CS1)과 동일한 레벨에 배치될 수 있다. 베이스 구조체(100) 및 제1 반도체 칩(200)은 몰딩막(MD)의 개재부(IN)를 사이에 두고 제3 방향(D3)으로 서로 이격될 수 있다. 몰딩막(MD)의 개재부(IN)는 베이스 구조체(100), 제1 내지 제3 반도체 칩들(200, 300, 400) 및 접착막들(AD)과 제3 방향(D3)으로 중첩될 수 있다. 몰딩막(MD)의 개재부(IN)의 제1 방향(D1)으로의 폭은 제1 내지 제3 반도체 칩들(200, 300, 400)의 제1 방향(D1)으로의 폭과 동일할 수 있다. 일 예로, 몰딩막(MD)의 개재부(IN)의 수평 방향으로의 폭은 제1 내지 제3 반도체 칩들(200, 300, 400)의 수평 방향으로의 폭과 동일할 수 있다.
도 1b를 참조하면, 몰딩막(MD)의 개재부(IN)의 하면(INB)은 베이스 구조체(100)의 상면(TS1)에 접할 수 있다. 몰딩막(MD)의 개재부(IN)의 하면(INB)은 베이스 구조체(100)의 제1 상부 보호층(140)의 상면(TS1)에 접할 수 있다. 몰딩막(MD)의 개재부(IN)의 상면(INT)은 제1 반도체 칩(200)의 하면(BS1)에 접할 수 있다. 몰딩막(MD)의 개재부(IN)는 제1 반도체 칩(200)의 하면(BS1)의 전부를 덮을 수 있다. 몰딩막(MD)의 개재부(IN)의 상면(INT)은 제1 반도체 칩(200)의 제2 하부 보호층(230)의 하면(BS1)에 접할 수 있다. 몰딩막(MD)의 개재부(IN)는 제1 반도체 칩(200)의 제2 하부 보호층(230)의 하면(BS1)의 전부를 덮을 수 있다.
몰딩막(MD)의 개재부(IN)는 제1 연결 구조체(CS1)에 접할 수 있다. 몰딩막(MD)의 개재부(IN)의 측벽(INS)은 제1 연결 구조체(CS1)의 측벽(SW1)에 접할 수 있다. 몰딩막(MD)의 개재부(IN) 및 제1 반도체 칩(200)의 제2 하부 보호층(230)이 제1 연결 구조체(CS1)의 측벽(SW1)의 전부를 덮을 수 있다. 몰딩막(MD)의 개재부(IN)는 제1 연결 구조체(CS1)의 상부 패드(UPD), 하부 패드(LPD) 및 연결 범프(CBP)에 접할 수 있다.
몰딩막(MD)의 베이스부(BA)는 제1 반도체 칩(200)의 측벽(SW2)에 접할 수 있다. 몰딩막(MD)의 베이스부(BA)는 제1 반도체 칩(200)의 제2 하부 보호층(230)의 측벽(SW3)의 전부를 덮을 수 있다.
몰딩막(MD)의 개재부(IN)의 하면(INB)의 레벨은 제1 연결 구조체(CS1)의 하면(BS2)의 레벨과 동일할 수 있다. 몰딩막(MD)의 개재부(IN)의 하면(INB)은 제1 연결 구조체(CS1)의 하면(BS2)과 공면을 이룰 수 있다. 몰딩막(MD)의 개재부(IN)의 하면(INB)의 레벨은 제1 연결 구조체(CS1)의 하부 패드(LPD)의 하면(BS2)의 레벨과 동일할 수 있다. 몰딩막(MD)의 개재부(IN)의 하면(INB)은 제1 연결 구조체(CS1)의 하부 패드(LPD)의 하면(BS2)과 공면을 이룰 수 있다.
몰딩막(MD)의 개재부(IN)의 상면(INT)의 레벨은 제1 연결 구조체(CS1)의 상면(TS2)의 레벨보다 낮을 수 있다. 몰딩막(MD)의 개재부(IN)의 상면(INT)의 레벨은 제1 연결 구조체(CS1)의 상부 패드(UPD)의 상면(TS2) 및 하면 사이의 레벨일 수 있다.
접착막들(AD) 중 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이에 개재되는 접착막(AD)이 제1 접착막(AD1)으로 정의될 수 있다. 제1 접착막(AD1)은 제1 반도체 칩(200)의 상면(TS3) 및 측벽(SW2)에 접할 수 있다. 제1 접착막(AD1)은 제1 반도체 칩(200)의 상면(TS3)의 전부를 덮을 수 있다. 제1 접착막(AD1)은 제1 반도체 칩(200)의 제2 상부 보호층(240)의 상면(TS3)의 전부를 덮을 수 있다. 제1 접착막(AD1)은 제1 반도체 칩(200)의 제2 상부 보호층(240)의 측벽(SW4)의 전부를 덮을 수 있다. 제1 반도체 칩(200)의 제2 상부 보호층(240)은 제1 접착막(AD1)에 의해 몰딩막(MD)의 베이스부(BA)와 이격될 수 있다.
제1 접착막(AD1)은 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300)의 하면(BS3) 및 측벽(SW5)에 접할 수 있다. 제1 접착막(AD1)은 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300)의 제3 하부 보호층(330)의 하면(BS3)의 전부를 덮을 수 있다. 제1 접착막(AD1)은 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300)의 제3 하부 보호층(330)의 측벽(SW6)의 전부를 덮을 수 있다. 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300)의 제3 하부 보호층(330)은 제1 접착막(AD1)에 의해 몰딩막(MD)의 베이스부(BA)와 이격될 수 있다.
제1 접착막(AD1)은 제2 연결 구조체(CS2)에 접할 수 있다. 제1 접착막(AD1)은 제2 연결 구조체(CS2)의 측벽에 접할 수 있다. 제1 접착막(AD1)의 최하부의 레벨은 제1 반도체 칩(200)의 상면(TS3)의 레벨보다 낮을 수 있다. 제1 접착막(AD1)의 최상부의 레벨은 제2 반도체 칩(300)의 하면(BS3)의 레벨보다 높을 수 있다.
제2 반도체 칩들(300) 사이 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 제공되는 접착막들(AD)은 제1 접착막(AD1)과 유사할 수 있다.
베이스 구조체(100)와 제1 반도체 칩(200) 사이의 제3 방향(D3)으로의 거리가 제1 거리(L1)로 정의될 수 있다. 다시 말하면, 베이스 구조체(100)의 상면(TS1)과 제1 반도체 칩(200)의 하면(BS1) 사이의 제3 방향(D3)으로의 거리가 제1 거리(L1)로 정의될 수 있다. 몰딩막(MD)의 개재부(IN)의 하면(INB)과 상면(INT) 사이의 제3 방향(D3)으로의 거리는 제1 거리(L1)와 동일할 수 있다. 몰딩막(MD)의 개재부(IN)의 제3 방향(D3)으로의 폭이 제1 거리(L1)와 동일할 수 있다. 일 예로, 몰딩막(MD)의 개재부(IN)의 수직 방향으로의 폭이 제1 거리(L1)와 동일할 수 있다.
제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이의 제3 방향(D3)으로의 거리가 제2 거리(L2)로 정의될 수 있다. 다시 말하면, 제1 반도체 칩(200)의 상면(TS3)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300)의 하면(BS3) 사이의 제3 방향(D3)으로의 거리가 제2 거리(L2)로 정의될 수 있다. 제1 접착막(AD1)의 제3 방향(D3)으로의 최소 폭이 제2 거리(L2)와 동일할 수 있다. 일 예로, 제1 접착막(AD1)의 수직 방향으로의 최소 폭이 제2 거리(L2)와 동일할 수 있다. 제2 반도체 칩들(300) 사이의 제3 방향(D3)으로의 거리 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이의 제3 방향(D3)으로의 거리는 제2 거리(L2)와 동일할 수 있다.
제1 거리(L1)와 제2 거리(L2)는 다를 수 있다. 일부 실시예들에 있어서, 제1 거리(L1)는 제2 거리(L2)보다 작을 수 있다. 예를 들어, 제1 거리(L1) 및 제2 거리(L2)는 5㎛ 내지 20㎛일 수 있다.
도 1c를 참조하면, 몰딩막(MD)은 제1 물질막(ML1) 및 제1 필러들(FI1)을 포함할 수 있다. 몰딩막(MD)의 베이스부(BA) 및 개재부(IN) 각각은 제1 물질막(ML1)의 일부 및 제1 필러들(FI1)을 포함할 수 있다. 제1 물질막(ML1)은 제1 필러들(FI1)을 둘러쌀 수 있다. 제1 필러들(FI1)은 제1 물질막(ML1) 내에 제공될 수 있다. 제1 물질막(ML1)은 고분자 물질을 포함할 수 있다. 일 예로, 제1 물질막(ML1)은 에폭시 수지를 포함할 수 있다. 제1 필러들(FI1)은 세라믹 물질을 포함할 수 있다. 일 예로, 제1 필러들(FI1)은 실리콘 산화물을 포함할 수 있다.
예를 들어, 몰딩막(MD)의 제1 필러들(FI1)의 함량은 70wt% 이상일 수 있다. 예를 들어, 몰딩막(MD)은 25℃에서 5GPa 내지 20GPa의 영률(Young's modulus)을 가질 수 있다. 예를 들어, 몰딩막(MD)은 90℃ 내지 200℃의 유리전이 온도를 가질 수 있다. 예를 들어, 몰딩막(MD)은 유리전이 온도 이하에서 5ppm 내지 40ppm의 열팽창 계수를 가질 수 있고, 유리전이 온도 이상에서 20ppm 내지 100ppm의 열팽창 계수를 가질 수 있다. 예를 들어, 제1 필러들(FI1)의 최대 직경은 5㎛ 이하일 수 있다.
제1 접착막(AD1)은 몰딩막(MD)과 다른 물질을 포함할 수 있다. 제1 접착막(AD1)과 몰딩막(MD) 사이에 제1 접착막(AD1)과 몰딩막(MD)을 구분하는 경계가 형성될 수 있다. 제1 접착막(AD1)은 제2 물질막(ML2) 및 제2 필러들(FI2)을 포함할 수 있다. 제2 물질막(ML2)은 제2 필러들(FI2)을 둘러쌀 수 있다. 제2 필러들(FI2)은 제2 물질막(ML2) 내에 제공될 수 있다. 제2 물질막(ML2)은 제1 물질막(ML1)과 다른 물질을 포함할 수 있다. 제2 물질막(ML2)은 접착성 고분자 물질을 포함할 수 있다. 제2 필러들(FI2)은 세라믹 물질을 포함할 수 있다. 일 예로, 제2 필러들(FI2)은 실리콘 산화물을 포함할 수 있다.
예를 들어, 몰딩막(MD)의 제1 필러들(FI1)의 함량은 제1 접착막(AD1)의 제2 필러들(FI2)의 함량의 1.5배 내지 2.5배일 수 있다. 제2 필러(FI2)의 평균 직경은 제1 필러(FI1)의 평균 직경보다 작을 수 있다.
제2 반도체 칩들(300) 사이 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 제공되는 접착막들(AD)은 제1 접착막(AD1)과 동일하게 제2 물질막(ML2) 및 제2 필러들(FI2)을 포함할 수 있다.
본 개시의 일부 실시예들에 따른 반도체 패키지는 베이스 구조체(100)와 제1 반도체 칩(200) 사이에 몰딩막(MD)의 개재부(IN)가 제공됨에 따라, 보호층(상부 보호층 또는 하부 보호층), 몰딩막(MD) 및 접착막(AD)이 서로 접하는 3중점이 형성되지 않을 수 있다. 이에 따라, 3중점에 스트레스가 집중되는 현상이 방지될 수 있어, 반도체 패키지의 신뢰성이 향상될 수 있다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2i, 2j, 2k 및 2l은 본 개시의 일부 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 제1 기판(110), 제1 배선층(120), 제1 하부 보호층(130) 및 제1 관통 비아들(150)을 포함하는 베이스 구조체(100)를 형성할 수 있다. 일부 실시예들에 있어서, 베이스 구조체(100)를 형성하는 것은, 제1 기판(110)을 형성하는 것, 제1 기판(110) 내에 제1 관통 비아들(150)을 형성하는 것, 제1 기판(110) 상에 제1 배선층(120)을 형성하는 것, 및 제1 배선층(120) 상에 제1 하부 보호층(130)을 형성하는 것을 포함할 수 있다. 베이스 구조체(100) 상에 베이스 패드들(BPD)을 형성할 수 있다. 각각의 베이스 패드들(BPD) 상에 각각의 베이스 범프들(BBP)을 형성할 수 있다.
도 2b를 참조하면, 제1 글루층(GL1)을 이용하여 베이스 구조체(100)를 제1 캐리어 기판(CAR1)에 부착할 수 있다.
베이스 구조체(100)의 제1 하부 보호층(130)은 제1 글루층(GL1)에 접할 수 있다. 베이스 범프들(BBP)은 제1 글루층(GL1)에 의해 둘러싸일 수 있다. 예를 들어, 제1 글루층(GL1)은 아크릴계 고분자를 포함할 수 있다.
도 2c를 참조하면, 베이스 구조체(100)의 제1 기판(110)의 일부를 제거할 수 있다. 일 예로, 제1 기판(110)의 일부는 에치 백 공정 또는 그라인딩 공정을 통해 부분적으로 제거될 수 있다. 제1 기판(110)의 일부가 제거되어, 제1 관통 비아들(150)이 노출될 수 있다. 제1 기판(110) 상에 제1 상부 보호층(140)을 형성할 수 있다. 일부 실시예들에 있어서, 제1 상부 보호층(140)을 형성하는 것은, 제1 기판(110) 상에 제1 관통 비아들(150)을 덮는 제1 예비 상부 보호층을 형성하는 것 및 제1 예비 상부 보호층의 상부를 제거하여 제1 관통 비아들(150)을 노출시키는 제1 상부 보호층(140)을 형성하는 것을 포함할 수 있다. 각각의 제1 관통 비아들(150) 상에 각각의 하부 패드들(LPD)을 형성할 수 있다.
도 2d를 참조하면, 위에서 설명한 공정들과 유사한 공정들을 통해, 제2 기판(210), 제2 배선층(220), 제2 하부 보호층(230) 및 제2 관통 비아들(250)을 포함하는 제1 예비 반도체 칩(p200), 상부 패드들(UPD) 및 연결 범프들(CBP)을 형성할 수 있다. 제2 글루층(GL2)을 이용하여 제1 예비 반도체 칩(p200)을 제2 캐리어 기판(CAR2)에 부착할 수 있다. 제2 기판(210) 상에 제2 상부 보호층(240)을 형성할 수 있다. 각각의 제2 관통 비아들(250) 상에 각각의 하부 패드들(LPD)을 형성할 수 있다.
제1 예비 반도체 칩(p200)의 제2 상부 보호층(240) 및 하부 패드들(LPD)을 덮는 제1 테이프(TP1)를 형성할 수 있다. 제1 테이프(TP1)는 제1 예비 반도체 칩(p200)의 제2 상부 보호층(240) 및 하부 패드들(LPD)에 접할 수 있다.
도 2e를 참조하면, 제1 테이프(TP1)를 이용하여 제1 예비 반도체 칩(p200)을 뒤집을 수 있다. 제1 예비 반도체 칩(p200)이 뒤집혀, 제2 캐리어 기판(CAR2) 및 제2 글루층(GL2)이 제1 예비 반도체 칩(p200) 위에 배치될 수 있다.
제2 캐리어 기판(CAR2) 및 제2 글루층(GL2)을 제거할 수 있다. 제2 캐리어 기판(CAR2) 및 제2 글루층(GL2)이 제거되어, 제1 예비 반도체 칩(p200) 상의 상부 패드들(UPD) 및 연결 범프들(CBP)이 노출될 수 있다.
도 2f를 참조하면, 제1 예비 반도체 칩(p200)의 제2 하부 보호층(230), 상부 패드들(UPD) 및 연결 범프들(CBP)을 덮는 제2 테이프(TP2)를 형성할 수 있다. 제2 테이프(TP2)는 제1 예비 반도체 칩(p200)의 제2 하부 보호층(230), 상부 패드들(UPD) 및 연결 범프들(CBP)에 접할 수 있다. 제1 테이프(TP1) 및 제2 테이프(TP2)를 이용하여 제1 예비 반도체 칩(p200)을 뒤집을 수 있다. 제1 예비 반도체 칩(p200)이 뒤집혀, 제1 테이프(TP1)가 제1 예비 반도체 칩(p200) 위에 배치될 수 있다.
일부 실시예들에 있어서, 위에서 설명한 것과 달리, 제1 예비 반도체 칩(p200)을 뒤집는 공정 없이 제2 글루층(GL2) 및 제2 캐리어 기판(CAR2)을 제거할 수 있고, 제2 테이프(TP2)를 형성할 수 있다.
도 2g를 참조하면, 제1 예비 반도체 칩(p200)이 복수개의 제1 반도체 칩들(200)로 분리될 수 있다. 일부 실시예들에 있어서, 제1 예비 반도체 칩(p200)을 복수개의 제1 반도체 칩들(200)로 분리하는 것은, 제1 예비 반도체 칩(p200) 상의 제1 테이프(TP1)를 제거하는 것, 및 제1 예비 반도체 칩(p200)을 분리하는 것을 포함할 수 있다. 예를 들어, 제1 예비 반도체 칩(p200)은 다이싱(dicing) 공정을 통해 제1 반도체 칩들(200)로 분리될 수 있다. 분리된 제1 반도체 칩들(200)은 제2 테이프(TP2)에 의해 서로 연결될 수 있다.
제1 예비 반도체 칩(p200)을 복수개의 제1 반도체 칩들(200)로 분리하는 것은, 제2 상부 보호층(240)을 복수개로 분리하는 것, 제2 기판(210)을 복수개로 분리하는 것, 제2 배선층(220)을 복수개로 분리하는 것, 및 제2 하부 보호층(230)을 복수개로 분리하는 것을 포함할 수 있다.
도 2h를 참조하면, 각각의 제1 반도체 칩들(200)을 베이스 구조체(100) 위에 제공할 수 있다. 각각의 제1 반도체 칩들(200)은 베이스 구조체(100)에 실장될 수 있다. 제1 반도체 칩(200)을 베이스 구조체(100) 위에 제공하는 것은, 제2 테이프(TP2)에서 제1 반도체 칩(200)을 분리하는 것, 및 제1 반도체 칩(200)에 연결된 연결 범프들(CBP)과 베이스 구조체(100)에 연결된 하부 패드들(LPD)을 본딩하는 것을 포함할 수 있다. 일 예로, 제1 반도체 칩(200)에 연결된 연결 범프들(CBP)과 베이스 구조체(100)에 연결된 하부 패드들(LPD)은 열 압착 공정, 매스 리플로우(mass reflow) 공정 또는 레이저 어시스티드 본딩(laser assisted bonding) 공정을 통해 본딩될 수 있다.
제1 반도체 칩(200)에 연결된 연결 범프(CBP)와 베이스 구조체(100)에 연결된 하부 패드(LPD)가 본딩되어, 상부 패드(UPD), 연결 범프(CBP) 및 하부 패드(LPD)를 포함하는 제1 연결 구조체(CS1)가 형성될 수 있다.
제1 반도체 칩(200) 및 베이스 구조체(100)는 제1 연결 구조체(CS1)를 사이에 두고 제3 방향(D3)으로 서로 이격될 수 있다. 제1 반도체 칩(200)과 베이스 구조체(100) 사이에 제공되는 빈 공간이 캐비티(CA)로 정의될 수 있다. 제1 반도체 칩(200)의 하면과 베이스 구조체(100)의 상면 사이의 공간이 캐비티(CA)로 정의될 수 있다.
캐비티(CA)에 의해 제1 연결 구조체들(CS1)이 노출될 수 있다. 캐비티(CA)에 의해 베이스 구조체(100)의 상면 및 제1 반도체 칩(200)의 하면이 노출될 수 있다. 캐비티(CA)는 제1 반도체 칩(200)의 하면의 전부를 노출시킬 수 있다. 캐비티(CA)는 제1 반도체 칩(200)의 제2 하부 보호층(230)의 하면의 전부를 노출시킬 수 있다.
도 2i를 참조하면, 위에서 설명한 공정들과 유사한 공정들을 통해, 제3 기판(310), 제3 배선층(320), 제3 하부 보호층(330), 제3 상부 보호층(340) 및 제3 관통 비아들(350)을 포함하는 제2 예비 반도체 칩(p300), 상부 패드들(UPD), 하부 패드들(LPD) 및 연결 범프들(CBP)을 형성할 수 있다. 제2 예비 반도체 칩(p300)의 제3 상부 보호층(340) 및 하부 패드들(LPD)을 덮는 제3 테이프(TP3)를 형성할 수 있다. 제3 테이프는 제2 예비 반도체 칩(p300)의 제3 상부 보호층(340) 및 하부 패드들(LPD)에 접할 수 있다.
제2 예비 반도체 칩(p300)의 제3 하부 보호층(330), 상부 패드들(UPD) 및 연결 범프들(CBP)을 덮는 예비 접착막(pAD) 및 예비 접착막(pAD)을 지지하는 제4 테이프(TP4)를 형성할 수 있다. 예비 접착막(pAD)은 제2 예비 반도체 칩(p300)의 제3 하부 보호층(330), 상부 패드들(UPD) 및 연결 범프들(CBP)에 접할 수 있다. 제4 테이프(TP4)는 제2 예비 반도체 칩(p300)의 제3 하부 보호층(330), 상부 패드들(UPD) 및 연결 범프들(CBP)과 이격될 수 있다. 일부 실시예들에 있어서, 제4 테이프(TP4) 및 예비 접착막(pAD)을 형성하는 것은, 제4 테이프(TP4) 상에 예비 접착막(pAD)을 형성하는 것, 및 제2 예비 반도체 칩(p300)을 예비 접착막(pAD)에 부착하는 것을 포함할 수 있다. 일 예로, 예비 접착막(pAD)은 접착성 고분자 물질 및 세라믹 물질을 포함할 수 있다.
도 2j를 참조하면, 제2 예비 반도체 칩(p300)을 복수개의 제2 반도체 칩들(300)로 분리할 수 있고, 예비 접착막(pAD)을 복수개의 접착막들(AD)로 분리할 수 있다. 예를 들어, 제2 예비 반도체 칩(p300) 및 예비 접착막(pAD)은 한번의 다이싱 공정을 통해 제2 반도체 칩들(300) 및 접착막들(AD)로 동시에 분리될 수 있다. 일부 실시예들에 있어서, 제3 테이프(TP3)가 제거된 후, 제2 예비 반도체 칩(p300) 및 예비 접착막(pAD)이 분리될 수 있다. 분리된 제2 반도체 칩들(300) 및 분리된 접착막들(AD)은 제4 테이프(TP4)에 의해 서로 연결될 수 있다.
도 2k를 참조하면, 각각의 제2 반도체 칩들(300)을 각각의 제1 반도체 칩들(200) 위에 제공할 수 있다. 각각의 제2 반도체 칩들(300)을 각각의 제1 반도체 칩들(200)에 실장할 수 있다. 제2 반도체 칩(300)을 제1 반도체 칩(200) 위에 제공하는 것은, 제4 테이프(TP4)에서 제2 반도체 칩(300) 및 접착막(AD)을 분리하는 것, 제2 반도체 칩(300)에 연결된 연결 범프들(CBP)과 제1 반도체 칩(200)에 연결된 하부 패드들(LPD)을 본딩하는 것, 및 접착막(AD)을 이용하여 제2 반도체 칩(300)과 제1 반도체 칩(200)을 부착시키는 것을 포함할 수 있다. 일 예로, 제2 반도체 칩(300)에 연결된 연결 범프들(CBP)과 제1 반도체 칩(200)에 연결된 하부 패드들(LPD)은 열 압착 공정 또는 매스 리플로우 공정을 통해 본딩될 수 있다.
제2 반도체 칩(300)이 제1 반도체 칩(200) 위에 제공되면서, 제2 반도체 칩(300)과 제1 반도체 칩(200) 사이의 접착막(AD)의 형태가 변할 수 있다. 제2 반도체 칩(300)에 연결된 연결 범프(CBP)와 제1 반도체 칩(200)에 연결된 하부 패드(LPD)가 본딩되어, 상부 패드(UPD), 연결 범프(CBP) 및 하부 패드(LPD)를 포함하는 제2 연결 구조체(CS2)가 형성될 수 있다.
도 2l을 참조하면, 위에서 설명한 공정들과 유사한 공정들을 통해, 제2 및 제3 반도체 칩들(300, 400)이 베이스 구조체(100) 위에 순차적으로 제공될 수 있다. 제2 반도체 칩들(300) 사이 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 접착막들(AD)이 형성될 수 있다. 베이스 구조체(100), 제1 내지 제3 반도체 칩들(200, 300, 400) 및 접착막들(AD)은 캐비티(CA, 도 2h 참조)와 제3 방향(D3)으로 중첩될 수 있다.
베이스 구조체(100)의 상면 및 제1 내지 제3 반도체 칩들(200, 300, 400)을 덮는 몰딩막(MD)을 형성할 수 있다. 몰딩막(MD)은 제1 반도체 칩(200)과 베이스 구조체(100) 사이의 캐비티(CA)를 채울 수 있다. 제1 반도체 칩(200)과 베이스 구조체(100) 사이의 캐비티(CA)를 몰딩막(MD)의 개재부(IN)로 채울 수 있다.
베이스 구조체(100)에서 제1 캐리어 기판(CAR1) 및 제1 글루층(GL1)을 분리할 수 있다. 베이스 구조체(100)에서 제1 캐리어 기판(CAR1) 및 제1 글루층(GL1)을 분리한 후, 베이스 구조체(100)를 복수개의 베이스 구조체들(100)로 분리할 수 있고, 몰딩막(MD)을 복수개의 몰딩막들(MD)로 분리할 수 있다. 예를 들어, 베이스 구조체(100) 및 몰딩막(MD)은 다이싱 공정을 통해 분리될 수 있다.
본 개시의 일부 실시예들에 따른 반도체 패키지의 제조 방법은 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이, 제2 반도체 칩들(300) 사이 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에는 접착막들(AD)을 형성하고, 제1 반도체 칩(200)과 베이스 구조체(100) 사이에는 몰딩막(MD)의 개재부(IN)를 형성할 수 있다. 몰딩막(MD)의 개재부(IN)를 형성하는 영역의 개수가 상대적으로 적으므로, 몰딩막(MD)을 형성하는 공정의 난이도가 상대적으로 쉬울 수 있다.
도 3은 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 3을 참조하면, 반도체 패키지(2)는 베이스부(BAa) 및 개재부(INa)를 포함하는 몰딩막(MDa)을 포함할 수 있다. 몰딩막(MDa)의 개재부(INa)는 제3 반도체 칩(400) 및 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 개재될 수 있다. 반도체 패키지(2)는 접착막들(ADa)을 포함할 수 있다. 각각의 접착막들(ADa)은 베이스 구조체(100) 및 제1 반도체 칩(200) 사이, 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이, 및 제2 반도체 칩들(300) 사이에 각각 개재될 수 있다.
도 4는 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 4를 참조하면, 반도체 패키지(3)는 베이스부(BAb) 및 개재부(INb)를 포함하는 몰딩막(MDb)을 포함할 수 있다. 몰딩막(MDb)의 개재부(INb)는 제2 반도체 칩들(300) 사이에 개재될 수 있다. 반도체 패키지(3)는 접착막들(ADb)을 포함할 수 있다. 각각의 접착막들(ADb)은 베이스 구조체(100) 및 제1 반도체 칩(200) 사이, 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이, 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 각각 개재될 수 있다.
몰딩막(MDb)의 개재부(INb)는 제2 반도체 칩들(300) 사이에 개재되는 것으로 도시 및 설명 되었지만, 본 개시는 이에 제한되지 않는다. 일부 실시예들에서, 도 4에 도시된 것과 달리, 몰딩막(MDb)의 개재부(INb)는 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이에 제공될 수 있다.
도 5는 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 5를 참조하면, 반도체 패키지(4)는 제1 접착막(ADc1) 및 제2 접착막들(ADc2)을 포함할 수 있다. 제1 접착막(ADc1)은 제1 반도체 칩(200) 및 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이에 개재될 수 있다. 각각의 제2 접착막들(ADc2)은 제2 반도체 칩들(300) 사이 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 각각 개재될 수 있다.
제1 접착막(ADc1)과 제2 접착막(ADc2)은 서로 다른 물질을 포함할 수 있다. 일 예로, 제1 접착막(ADc1)과 제2 접착막(ADc2)은 서로 다른 접착성 고분자 물질을 포함할 수 있다. 제1 반도체 칩(200) 및 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이의 제3 방향(D3)으로의 거리는 제2 반도체 칩들(300) 사이의 제3 방향(D3)으로의 거리와 다를 수 있다. 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이의 제3 방향(D3)으로의 거리는 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이의 제3 방향(D3)으로의 거리와 다를 수 있다.
제1 접착막(ADc1)의 제3 방향(D3)으로의 최소 폭은 제2 접착막(ADc2)의 제3 방향(D3)으로의 최소 폭과 다를 수 있다. 일 예로, 제1 접착막(ADc1)의 수직 방향으로의 최소 폭은 제2 접착막(ADc2)의 수직 방향으로의 최소 폭과 다를 수 있다.
제1 접착막(ADc1)은 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이에 개재되고, 각각의 제2 접착막들(ADc2)은 제2 반도체 칩들(300) 사이 및 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 각각 개재되는 것으로 도시 및 설명하였지만, 본 개시는 이에 제한되지 않는다. 예를 들어, 일부 실시예들에서, 각각의 제1 접착막들(ADc1)이 제1 반도체 칩(200)과 제1 반도체 칩(200)에 인접하는 제2 반도체 칩(300) 사이 및 제2 반도체 칩들(300) 사이에 개재되고, 제2 접착막(ADc2)이 제3 반도체 칩(400)과 제3 반도체 칩(400)에 인접하는 제2 반도체 칩(300) 사이에 개재될 수 있다.
도 6은 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 6을 참조하면, 반도체 패키지(5)는 베이스 구조체(100d), 베이스 구조체(100d) 위에 순차적으로 적층된 제1 반도체 칩(200d), 제2 반도체 칩들(300d) 및 제3 반도체 칩(400d)을 포함할 수 있다. 각각의 접착막들(ADd)이 제1 반도체 칩(200d)과 제1 반도체 칩(200d)에 인접하는 제2 반도체 칩(300d) 사이, 제2 반도체 칩들(300d) 사이들, 및 제3 반도체 칩(400d)과 제3 반도체 칩(400d)에 인접하는 제2 반도체 칩(300d) 사이에 각각 개재될 수 있다. 제1 내지 제3 반도체 칩들(200d, 300d, 400d)의 개수가 8개인 것으로 도시 및 설명되었지만, 본 개시는 이에 제한되지 않는다.
도 7은 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 7을 참조하면, 반도체 패키지(6)는 베이스 구조체(100e), 베이스 구조체(100e) 위에 순차적으로 적층된 제1 반도체 칩(200e), 제2 반도체 칩들(300e) 및 제3 반도체 칩(400e)을 포함할 수 있다.
몰딩막(MDe)은 베이스부(BAe) 및 베이스부(BAe)에 연결된 복수개의 개재부들(INe)을 포함할 수 있다. 접착막들(ADe) 및 개재부들(INe)은 베이스 구조체(100e) 및 제1 내지 제3 반도체 칩들(200e, 300e, 400e) 사이의 공간들에 임의로 개재될 수 있다. 예를 들어, 도시된 것과 같이, 베이스 구조체(100e) 및 제1 내지 제3 반도체 칩들(200e, 300e, 400e) 사이의 공간들에 5개의 접착막들(ADe) 및 3개의 개재부들(INe)이 개재될 수 있다. 그러나, 본 개시에서 베이스 구조체(100e) 및 제1 내지 제3 반도체 칩들(200e, 300e, 400e) 사이의 공간들에 개재되는 접착막들(ADe) 및 개재부들(INe)의 위치 및 개수는 이에 제한되지 않는다.
도 8은 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 8을 참조하면, 반도체 패키지(7)는 패키지 기판(500)을 포함할 수 있다. 예를 들어, 패키지 기판(500)은 인쇄 회로 기판(PCB)일 수 있다. 패키지 기판(500)에 전기적으로 연결되는 외부 단자들(510)이 제공될 수 있다. 외부 단자들(510)은 패키지 기판(500)의 아래에 제공될 수 있다. 외부 단자들(510)은 도전 물질을 포함할 수 있다. 외부 단자들(510)을 통해 반도체 패키지(7)가 외부 장치(예를 들면, 메인 보드)에 실장될 수 있다.
패키지 기판(500) 위에 인터포저(600)가 제공될 수 있다. 패키지 기판(500)과 인터포저(600)를 전기적으로 연결하는 제1 연결 단자들(610)이 제공될 수 있다. 제1 연결 단자들(610)은 패키지 기판(500)과 인터포저(600) 사이에 제공될 수 있다. 제1 연결 단자들(610)은 도전 물질을 포함할 수 있다. 패키지 기판(500)과 인터포저(600) 사이에 제1 언더필막(620)이 제공될 수 있다.
인터포저(600) 위에 프로세서 칩(700)이 제공될 수 있다. 예를 들어, 프로세서 칩(700)은 그래픽 처리 장치(GPU) 또는 중앙 처리 장치(CPU)일 수 있다. 프로세서 칩(700)과 인터포저(600)를 전기적으로 연결하는 제2 연결 단자들(710)이 제공될 수 있다. 제2 연결 단자들(710)은 프로세서 칩(700)과 인터포저(600) 사이에 제공될 수 있다. 제2 연결 단자들(710)은 도전 물질을 포함할 수 있다. 프로세서 칩(700)과 인터포저(600) 사이에 제2 언더필막(720)이 제공될 수 있다.
인터포저(600) 위에 베이스 구조체(100f) 및 제1 내지 제3 반도체 칩들(200f, 300f, 400f)이 제3 방향(D3)을 따라 순차적으로 제공될 수 있다. 베이스 구조체(100f) 및 제1 내지 제3 반도체 칩들(200f, 300f, 400f)은 프로세서 칩(700)과 제1 방향(D1)으로 이격될 수 있다. 베이스 구조체(100f)와 인터포저(600) 사이에 제3 언더필막(820)이 제공될 수 있다.
각각의 접착막들(ADf)이 제1 반도체 칩(200f)과 제1 반도체 칩(200f)에 인접하는 제2 반도체 칩(300f) 사이, 제2 반도체 칩들(300f) 사이 및 제3 반도체 칩(400f)과 제3 반도체 칩(400f)에 인접하는 제2 반도체 칩(300f) 사이에 각각 제공될 수 있다.
제1 반도체 칩(200f), 제2 반도체 칩들(300f) 및 접착막들(ADf)을 덮는 제1 몰딩막(MD1)이 제공될 수 있다. 제1 몰딩막(MD1)은 베이스부(BA1) 및 개재부(IN1)를 포함할 수 있다. 제1 몰딩막(MD1)의 개재부(IN1)는 베이스 구조체(100f) 및 제1 반도체 칩(200f) 사이에 개재될 수 있다. 제1 몰딩막(MD1)은 베이스 구조체(100f) 및 제1 반도체 칩(200f) 사이의 제1 연결 구조체(CS1f)와 접할 수 있다. 제1 몰딩막(MD1)의 개재부(IN1)는 베이스 구조체(100f) 및 제1 반도체 칩(200f) 사이의 제1 연결 구조체(CS1f)와 접할 수 있다. 제1 몰딩막(MD1)은 제1 내지 제3 언더필막들(620, 720, 820)과 다른 물질을 포함할 수 있다.
베이스 구조체(100f), 제1 내지 제3 반도체 칩들(200f, 300f, 400f), 및 프로세서 칩(700)을 덮는 제2 몰딩막(MD2)이 제공될 수 있다. 제2 몰딩막(MD2)은 인터포저(600)의 상면을 덮을 수 있다. 제2 몰딩막(MD2)은 제2 언더필막(720) 및 제3 언더필막(820)과 접할 수 있다. 제2 몰딩막(MD2)과 제2 언더필막(720) 사이에 제2 몰딩막(MD2)과 제2 언더필막(720)을 구분하는 경계가 형성될 수 있다. 제2 몰딩막(MD2)과 제3 언더필막(820) 사이에 제2 몰딩막(MD2)과 제3 언더필막(820)을 구분하는 경계가 형성될 수 있다. 제2 몰딩막(MD2)은 제1 내지 제3 언더필막들(620, 720, 820)과 다른 물질을 포함할 수 있다.
도 9는 본 개시의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 9를 참조하면, 반도체 패키지(8)는 패키지 기판(500), 외부 단자들(510), 인터포저(600), 제1 연결 단자들(610), 제1 언더필막(620), 프로세서 칩(700) 및 제2 연결 단자들(710)을 포함할 수 있다.
인터포저(600) 위에 베이스 구조체(100g) 및 제1 내지 제3 반도체 칩들(200g, 300g, 400g)이 제3 방향(D3)으로 순차적으로 제공될 수 있다. 각각의 접착막들(ADg)이 베이스 구조체(100g)와 제1 반도체 칩(200g) 사이, 제1 반도체 칩(200g)과 제1 반도체 칩(200g)에 인접하는 제2 반도체 칩(300g) 사이, 제2 반도체 칩들(300g) 사이 및 제3 반도체 칩(400g)과 제3 반도체 칩(400g)에 인접하는 제2 반도체 칩(300g) 사이에 각각 제공될 수 있다.
제1 반도체 칩(200g), 제2 반도체 칩들(300g) 및 접착막들(ADg)을 덮는 제1 몰딩막(MD1g)이 제공될 수 있다. 제1 몰딩막(MD1g)은 베이스 구조체(100g)와 제1 반도체 칩(200g) 사이의 제1 연결 구조체(CS1g)와 이격될 수 있다. 제1 몰딩막(MD1g)과 제1 연결 구조체(CS1g) 사이에 접착막(ADg)의 일부가 개재될 수 있다.
베이스 구조체(100g), 제1 내지 제3 반도체 칩들(200g, 300g, 400g), 및 프로세서 칩(700)을 덮는 제2 몰딩막(MD2g)이 제공될 수 있다. 제2 몰딩막(MD2g)은 베이스부(BA2) 및 베이스부(BA2)에 연결되는 개재부들(IN2)을 포함할 수 있다. 각각의 개재부들(IN2)은 베이스 구조체(100g)와 인터포저(600) 사이 또는 프로세서 칩(700)과 인터포저(600) 사이에 개재될 수 있다. 각각의 개재부들(IN2)은 제2 연결 단자들(710) 또는 베이스 범프들(BBPg)을 둘러쌀 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
100: 베이스 구조체
200: 제1 반도체 칩
300: 제2 반도체 칩
400: 제3 반도체 칩
MD: 몰딩막
AD: 접착막

Claims (10)

  1. 베이스 구조체;
    상기 베이스 구조체 위의 제1 반도체 칩;
    상기 제1 반도체 칩 위의 제2 반도체 칩;
    상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이의 접착막; 및
    상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 접착막을 덮는 몰딩막을 포함하고,
    상기 몰딩막은 상기 베이스 구조체 및 상기 제1 반도체 칩 사이에 개재되는 개재부를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 개재부는 상기 베이스 구조체의 상면 및 상기 제1 반도체 칩의 하면에 접하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 베이스 구조체 및 상기 제1 반도체 칩은 상기 개재부를 사이에 두고 서로 이격되며,
    상기 베이스 구조체와 상기 제1 반도체 칩 사이의 수직 방향으로의 거리는 5㎛ 내지 20㎛인 반도체 패키지.
  4. 제1항에 있어서,
    상기 베이스 구조체 및 상기 제1 반도체 칩을 전기적으로 연결하는 연결 구조체를 더 포함하고,
    상기 개재부는 상기 연결 구조체에 접하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 개재부의 측벽은 상기 연결 구조체의 측벽에 접하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 제1 반도체 칩은 상기 베이스 구조체와 마주보는 하부 보호층을 포함하고,
    상기 몰딩막은 상기 하부 보호층의 측벽의 전부를 덮는 반도체 패키지.
  7. 제1항에 있어서,
    상기 개재부는 상기 제1 반도체 칩의 하면의 전부를 덮는 반도체 패키지.
  8. 베이스 구조체;
    상기 베이스 구조체 위의 제1 반도체 칩;
    상기 베이스 구조체 및 상기 제1 반도체 칩을 전기적으로 연결하는 제1 연결 구조체;
    상기 제1 반도체 칩 위의 제2 반도체 칩;
    상기 제1 반도체 칩 및 상기 제2 반도체 칩을 전기적으로 연결하는 제2 연결 구조체;
    상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이의 접착막; 및
    상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 접착막을 덮는 몰딩막을 포함하고,
    상기 몰딩막은 제1 연결 구조체에 접하는 개재부를 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 접착막은 상기 제2 연결 구조체에 접하는 반도체 패키지.
  10. 제8항에 있어서,
    상기 개재부는 상기 제1 연결 구조체와 동일한 레벨에 배치되는 반도체 패키지.
KR1020210003240A 2021-01-11 2021-01-11 복수개의 반도체 칩들을 포함하는 반도체 패키지 및 이의 제조 방법 KR20220101335A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210003240A KR20220101335A (ko) 2021-01-11 2021-01-11 복수개의 반도체 칩들을 포함하는 반도체 패키지 및 이의 제조 방법
US17/384,046 US11935868B2 (en) 2021-01-11 2021-07-23 Semiconductor package including plurality of semiconductor chips and method for manufacturing the same
US18/438,658 US20240186294A1 (en) 2021-01-11 2024-02-12 Semiconductor package including plurality of semiconductor chips and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210003240A KR20220101335A (ko) 2021-01-11 2021-01-11 복수개의 반도체 칩들을 포함하는 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220101335A true KR20220101335A (ko) 2022-07-19

Family

ID=82322504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210003240A KR20220101335A (ko) 2021-01-11 2021-01-11 복수개의 반도체 칩들을 포함하는 반도체 패키지 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US11935868B2 (ko)
KR (1) KR20220101335A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220122155A (ko) * 2021-02-26 2022-09-02 삼성전자주식회사 더미 칩을 포함하는 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101799326B1 (ko) 2011-02-10 2017-11-20 삼성전자 주식회사 ＣｏＣ 구조의 반도체 패키지 및 그 패키지 제조방법
KR101800440B1 (ko) * 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102084540B1 (ko) 2013-10-16 2020-03-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102360381B1 (ko) 2014-12-01 2022-02-11 삼성전자주식회사 적층 구조를 갖는 반도체 소자 및 그 제조방법
KR102495911B1 (ko) 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
KR102538175B1 (ko) 2016-06-20 2023-06-01 삼성전자주식회사 반도체 패키지
KR102570582B1 (ko) 2016-06-30 2023-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR20180112394A (ko) 2017-04-03 2018-10-12 에스케이하이닉스 주식회사 반도체 패키지 제조 방법 및 반도체 패키지
KR20190136459A (ko) 2018-05-30 2019-12-10 에스케이하이닉스 주식회사 반도체 다이들을 스택하는 방법 및 반도체 패키지
KR102583127B1 (ko) 2018-10-30 2023-09-26 삼성전자주식회사 다이스택 구조물과 이를 구비하는 반도체 패키지

Also Published As

Publication number Publication date
US11935868B2 (en) 2024-03-19
US20240186294A1 (en) 2024-06-06
US20220223566A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US11088080B2 (en) Chip package structure using silicon interposer as interconnection bridge
US9607967B1 (en) Multi-chip semiconductor package with via components and method for manufacturing the same
US8637969B2 (en) Stacked chips in a semiconductor package
US8319327B2 (en) Semiconductor package with stacked chips and method for manufacturing the same
US10916533B2 (en) Semiconductor package
US20150325556A1 (en) Package structure and method for fabricating the same
US20210159178A1 (en) Semiconductor package
US9941260B2 (en) Fan-out package structure having embedded package substrate
US11315881B1 (en) Electronic package and manufacturing method thereof
KR20120094182A (ko) 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
TW201436161A (zh) 半導體封裝件及其製法
KR102551751B1 (ko) 반도체 패키지
US20230317580A1 (en) Semiconductor package structure
KR20190094952A (ko) 반도체 패키지
CN114597178A (zh) 电子封装件及其制法
US20240186294A1 (en) Semiconductor package including plurality of semiconductor chips and method for manufacturing the same
US20240136334A1 (en) Semiconductor packages
US8829665B2 (en) Semiconductor chip and stack package having the same
TWI772816B (zh) 電子封裝件及其製法
US11694949B2 (en) Semiconductor package and method of manufacturing the same
US20230422521A1 (en) Stack-type semiconductor package
KR20220122155A (ko) 더미 칩을 포함하는 반도체 패키지
TWI703700B (zh) 半導體封裝及其製造方法
US20240040805A1 (en) Semiconductor package and method of fabricating the same
US20230139141A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination