KR20220086933A - 메모리 장치 및 메모리 장치의 읽기/쓰기 방법 - Google Patents

메모리 장치 및 메모리 장치의 읽기/쓰기 방법 Download PDF

Info

Publication number
KR20220086933A
KR20220086933A KR1020200177183A KR20200177183A KR20220086933A KR 20220086933 A KR20220086933 A KR 20220086933A KR 1020200177183 A KR1020200177183 A KR 1020200177183A KR 20200177183 A KR20200177183 A KR 20200177183A KR 20220086933 A KR20220086933 A KR 20220086933A
Authority
KR
South Korea
Prior art keywords
pixel data
data
flag information
memory device
pixel
Prior art date
Application number
KR1020200177183A
Other languages
English (en)
Inventor
서창수
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020200177183A priority Critical patent/KR20220086933A/ko
Priority to CN202111505908.4A priority patent/CN114647373A/zh
Priority to TW110146314A priority patent/TW202240569A/zh
Priority to US17/548,321 priority patent/US12051392B2/en
Publication of KR20220086933A publication Critical patent/KR20220086933A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 실시예는 메모리 장치 및 메모리 장치의 읽기/쓰기 방법에 관한 것으로서, 더욱 상세하게는 다수의 화소 데이터에 대한 메모리 장치의 저장 동작과 출력 동작을 줄여서 디스플레이 장치의 소비 전력을 저감하는 메모리 장치 및 메모리 장치의 읽기/쓰기 방법에 관한 것이다.

Description

메모리 장치 및 메모리 장치의 읽기/쓰기 방법{MEMORY DEVICE AND READ/WRITE METHOD OF MEMORY DEVICE}
본 실시예는 메모리 장치 및 메모리 장치의 읽기/쓰기 방법에 관한 것이다.
디스플레이 장치는 타이밍컨트롤러로 호칭되는 데이터처리장치, 소스드라이버로 호칭되는 데이터구동장치 및 패널을 포함하며, 데이터처리장치는 데이터구동장치에 디스플레이를 위한 영상데이터와 제어 데이터 및 클럭을 패킷 형태로 제공하도록 설계될 수 있다.
일반적으로 데이터처리장치는 호스트로부터 영상데이터를 수신할 수 있다.
여기서, 호스트와 데이터처리장치 간의 데이터 처리 속도가 다를 수 있기 때문에 호스트와 데이터처리장치 사이에서 영상데이터를 버퍼링하는 메모리 장치가 디스플레이 장치에 더 포함될 수 있다.
여기서, 영상데이터는 다수의 프레임 데이터를 포함할 수 있고, 프레임 데이터는 다수의 수평라인 데이터를 포함할 수 있으며, 수평라인 데이터는 다수의 화소데이터를 포함할 수 있다.
기존에 메모리 장치가 영상데이터를 버퍼링하는 방식은 메모리 장치에서 다수의 화소데이터를 무조건 저장하고 출력하는 방식이기 때문에 메모리 장치의 빈번한 저장 동작과 출력 동작으로 인해 전력 소비량이 증가하게 된다.
이러한 배경에서, 본 실시예의 목적은, 일 측면에서, 다수의 화소 데이터에 대한 메모리 장치의 저장 동작과 출력 동작을 줄여서 디스플레이 장치의 소비 전력을 저감하는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 실시예는, 데이터 쓰기 동작시에 일 프레임 데이터에 포함된 일 수평라인 데이터를 저장하고, 데이터 읽기 동작시에 상기 일 수평라인 데이터를 출력하는 버퍼 메모리; 상기 일 수평라인 데이터에 포함된 다수의 화소데이터 중에서 제1화소 데이터를 저장하는 레지스터; 및 데이터 쓰기 동작시에 상기 다수의 화소데이터를 수신하되, 상기 제1화소데이터를 수신해서 상기 레지스터에 저장하고 제2화소데이터를 수신해서 상기 제1화소데이터와 비교하며, 상기 제1화소데이터와 상기 제2화소데이터가 동일하면, 상기 제2화소데이터에 대한 플래그 정보를 제1값으로 설정함과 아울러 상기 버퍼 메모리에는 상기 제2화소데이터를 저장하지 않는 버퍼 컨트롤러를 포함하는 메모리 장치를 제공한다.
버퍼 컨트롤러는 상기 제1화소데이터와 상기 제2화소데이터가 상이하면, 상기 제2화소데이터에 대한 플래그 정보를 제2값으로 설정함과 아울러 상기 버퍼 메모리에 상기 제2화소데이터를 저장할 수 있다.
데이터 읽기 동작시, 상기 버퍼 컨트롤러는 상기 제2화소데이터에 대한 플래그 정보를 확인하고, 플래그 정보가 상기 제1값이면 상기 제2화소데이터의 출력 시점에 상기 레지스터에서 상기 제1화소데이터를 출력하도록 제어하고, 플래그 정보가 상기 제2값이면 상기 제2화소데이터의 출력 시점에 상기 버퍼 메모리에서 상기 제2화소데이터를 출력하도록 제어할 수 있다.
버퍼 컨트롤러는 상기 일 수평라인 데이터에 대한 데이터 읽기 동작을 완료한 후에 상기 레지스터에서 상기 제1화소데이터를 삭제할 수 있다.
버퍼 컨트롤러는 상기 다수의 화소데이터 각각에 대한 플래그 정보를 저장하는 저장 영역을 포함할 수 있다.
버퍼 컨트롤러는 상기 제1화소데이터의 비트열과 상기 제2화소데이터의 비트열을 비교해서, 비트열이 서로 동일하면 상기 제2화소데이터에 대한 플래그 정보를 상기 제1값으로 설정함과 아울러 상기 제2화소데이터를 상기 버퍼 메모리에 저장하지 않을 수 있다.
다른 측면에서, 본 실시예는, 레지스터 및 버퍼 메모리를 포함하는 메모리 장치의 읽기/쓰기 방법에 있어서, 데이터 쓰기 동작시에 일 수평라인 데이터에 포함된 제1화소데이터를 호스트로부터 수신해서 상기 레지스터에 저장하는 단계;
상기 일 수평라인 데이터에 포함된 제2화소데이터를 상기 호스트로부터 수신하는 단계; 상기 제1화소데이터와 상기 제2화소데이터를 비교하는 단계; 상기 제1화소데이터와 상기 제2화소데이터가 동일하면, 상기 제2화소데이터에 대한 플래그 정보를 제1값으로 설정하고, 상기 버퍼 메모리에는 저장하지 않는 단계; 데이터 읽기 동작시에 상기 제2화소데이터에 대한 플래그 정보를 확인하는 단계; 및 플래그 정보가 상기 제1값이면, 상기 제2화소데이터의 출력 시점에 상기 레지스터에 저장된 상기 제1화소데이터를 출력하는 단계를 포함하는 메모리 장치의 읽기/쓰기 방법을 제공한다.
상기 저장하지 않는 단계 이후에 상기 일 수평라인 데이터에 포함된 제3화소데이터를 상기 호스트로부터 수신하는 단계; 상기 제1화소데이터와 상기 제3화소데이터를 비교하는 단계; 상기 제1화소데이터와 상기 제3화소데이터가 동일하면, 상기 제3화소데이터에 대한 플래그 정보를 제1값으로 설정하고, 상기 버퍼 메모리에는 저장하지 않는 단계; 데이터 읽기 동작시에 상기 제3화소데이터에 대한 플래그 정보를 확인하는 단계; 및 플래그 정보가 상기 제1값이면, 상기 제3화소데이터의 출력 시점에 상기 레지스터에 저장된 상기 제1화소데이터를 출력하는 단계를 더 포함할 수 있다.
상기 비교하는 단계에서 상기 메모리 장치는 상기 제1화소데이터의 비트열과 상기 제2화소데이터의 비트열을 비교할 수 있다.
상기 비교하는 단계 이후에 상기 제1화소데이터와 상기 제2화소데이터가 상이하면, 상기 제2화소데이터에 대한 플래그 정보를 제2값으로 설정하고, 상기 버퍼 메모리에 상기 제2화소데이터를 저장하는 단계; 데이터 읽기 동작시에 상기 제2화소데이터에 대한 플래그 정보가 제2값인 것을 확인하는 단계; 및 상기 제2화소데이터의 출력 시점에 상기 버퍼 메모리에 저장된 상기 제2화소데이터를 출력하는 단계
를 더 포함할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 메모리 장치에서 수평라인 데이터를 버퍼링해서 출력할 때에 서로 동일한 화소데이터들에 대해서는 버퍼 메모리로의 저장과 출력을 건너뛸 수 있기 때문에 수평라인 데이터를 버퍼 메모리에 무조건 저장하고 출력하는 기존 방식에 비해 전력 소비를 줄일 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치의 구성도이다.
도 2는 일 실시예에 따른 메모리 장치의 구성을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 라인 메모리부의 구성도이다.
도 4는 일 실시예에 따른 메모리 장치의 데이터 쓰기 동작과 데이터 읽기 동작을 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 메모리 장치에서 데이터 쓰기 동작을 실시하는 과정을 나타낸 순서도이다.
도 6은 일 실시예에 따른 메모리 장치에서 데이터 읽기 동작을 실시하는 과정을 나타낸 순서도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 일 실시예에 따른 디스플레이 장치의 구성도이다.
도 1을 참조하면, 디스플레이 장치(100)는 패널(110), 데이터구동장치(120), 게이트구동장치(130), 데이터처리장치(140) 및 메모리 장치(150) 등을 포함할 수 있다. 여기서, 데이터구동장치(120), 데이터처리장치(140) 및 메모리 장치(150)는 하나의 집적회로에 포함될 수 있다. 데이터구동장치(120), 데이터처리장치(140) 및 메모리 장치(150)를 포함한 집적회로는 디스플레이 드라이버 집적회로(DDI: Display Driver Integrated Circuit)로 호칭될 수 있다.
이러한 디스플레이 드라이버 집적회로는 호스트(10)로부터 영상데이터(image)를 수신하고, 내부 데이터 형식에 맞게 가공할 수 있다. 그리고 가공한 영상데이터(image')에 대응하는 데이터전압을 디스플레이 패널(110)에 공급할 수 있다.
디스플레이 패널(110)에는 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 배치되고, 다수의 화소(P)가 배치될 수 있다. 다수의 화소(P)는 패널(110)의 가로방향(H) 및 세로방향(V)으로 인접하게 배치되어 정방형의 형태를 나타낼 수 있다. 정방형의 형태는 매트릭스 행렬과 유사하여, 가로방향(H)으로 배열된 화소(P) 집합은 화소행(row) 또는 수평라인으로 정의되고, 세로방향(V)으로 배열된 다수의 화소(P) 집합은 화소열(column) 또는 수직라인으로 정의될 수 있다.
여기서, 화소(P)는 유기발광다이오드(OLED: Organic Light Emitting Diode) 및 하나 이상의 트랜지스터를 포함할 수 있다. 그리고 트랜지스터는 저온다결정실리콘(LTPS:Low-temperature polycrystalline silicon) 트랜지스터 및 저온다결정산화물(LTPO: Low-temperature polycrystalline Oxide) 트랜지스터 중 어느 하나를 포함할 수 있다.
게이트구동장치(130)는 턴온(turn-on)전압 혹은 턴오프(turn-off)전압의 스캔신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)는 데이터라인(DL)과 연결되고 턴오프전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)와 데이터라인(DL)의 연결은 해제된다.
데이터구동장치(120)는 데이터라인(DL)으로 데이터전압을 공급한다. 데이터라인(DL)으로 공급된 데이터전압은 스캔신호에 따라 데이터라인(DL)과 연결된 화소(P)로 전달되게 된다.
데이터처리장치(140)는 게이트구동장치(130) 및 데이터구동장치(120)로 각종 제어신호를 공급할 수 있다. 데이터처리장치(140)는 각 프레임에서 구현하는 타이밍에 따라 스캔이 시작되도록 하는 게이트제어신호(GCS)를 생성하여 게이트구동장치(130)로 전송할 수 있다. 그리고 데이터처리장치(140)는 메모리 장치(150)로부터 입력되는 영상데이터(image)를 데이터구동장치(120)에서 사용하는 데이터 형식에 맞게 전환할 수 있다.
데이터처리장치(140)는 전환한 영상데이터(image')를 데이터구동장치(120)로 출력할 수 있다. 또한, 데이터처리장치(140)는 각 타이밍에 맞게 데이터구동장치(120)가 각 화소(P)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS)를 전송할 수 있다. 여기서, 데이터처리장치(140)는 호스트(10)로부터 수신하는 클럭신호(CLK)를 이용하여 게이트제어신호(GCS)와 데이터제어신호(DCS)를 생성할 수 있다.
메모리 장치(150)는 호스트(10)와 데이터처리장치(140) 사이에서 영상데이터(image)를 버퍼링할 수 있다.
다시 말해서, 메모리 장치(150)는 호스트(10)로부터 수신하는 클럭신호(CLK)에 이용하여 영상데이터(image)를 일시적으로 저장하고, 일시적으로 저장한 영상데이터(image)를 출력해서 데이터처리장치(140)로 전송할 수 있다.
일 실시예에서 메모리 장치(150)는 디스플레이 장치(100)의 소비전력을 저감시키기 위한 동작을 실시할 수 있다.
이에 대한 구체적인 설명은 아래와 같다.
도 2는 일 실시예에 따른 메모리 장치의 구성을 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(150)는 제1라인 메모리부(152a), 제2라인 메모리부(152b)를 포함한 다수의 라인 메모리부를 포함할 수 있다.
여기서, 영상데이터(image)는 다수의 프레임 데이터를 포함할 수 있고, 하나의 프레임 데이터는 다수의 수평라인 데이터를 포함할 수 있다. 그리고 하나의 수평라인 데이터는 다수의 화소데이터를 포함할 수 있다. 다수의 수평라인 데이터의 개수는 디스플레이 패널(110)에 배치된 화소행(row)의 개수와 동일할 수 있고, 다수의 화소데이터의 개수는 디스플레이 패널(110)에 배치된 화소열(column)의 개수와 동일할 수 있다.
메모리 장치(150)는 호스트(10)로부터 수신한 영상데이터(image)를 버퍼링해서 데이터처리장치(140)로 전송할 수 있다.
여기서, 메모리 장치(150)는 영상데이터(image)를 수평라인 데이터 단위로 구분해서 다수의 라인 메모리부에 저장할 수 있다.
다시 말해서, 메모리 장치(150)는 각각의 라인 메모리부에 수평라인 데이터를 하나씩 저장한 후에 출력할 수 있다. 그리고 메모리 장치(150)는 라인 메모리부에서 출력한 수평라인 데이터를 데이터처리장치(140)로 전송할 수 있다.
메모리 장치(150)는 수평라인 데이터의 저장과 출력을 선입선출(First in First out) 방식으로 처리할 수 있다.
예를 들어, 메모리 장치(150)는 제1수평라인 데이터를 제1라인 메모리부(152a)에 저장하고, 제2수평라인 데이터를 제2라인 메모리부(152b)에 저장할 수 있다. 그리고 제1라인 메모리부(152a)에 저장된 제1수평라인 데이터를 출력하고, 제2라인 메모리부(152b)에 저장된 제2수평라인 데이터를 출력할 수 있다.
일 실시예에서 메모리 장치(150)가 라인 메모리부에 수평라인 데이터를 저장하는 동작을 데이터 쓰기 동작이라고 표현할 수 있고, 메모리 장치(150)가 라인 메모리부에서 수평라인 데이터를 출력하는 동작을 데이터 읽기 동작이라고 표현할 수 있다.
메모리 장치(150)의 데이터 쓰기 동작은 데이터 읽기 동작에 비해 빠를 수 있다. 그리고 메모리 장치(150)는 데이터 쓰기 동작을 시작하고, 일정 시간이 경과한 후에 데이터 읽기 동작을 시작할 수 있다. 다시 말해서, 데이터 쓰기 동작이 진행중인 상태에서 데이터 읽기 동작이 시작되거나, 데이터 쓰기 동작이 완료된 후에 데이터 읽기 동작이 시작될 수 있다.
위와 같이 데이터 쓰기 동작시에 수평라인 데이터를 저장하고, 데이터 읽기 동작시에 수평라인 데이터를 출력하는 라인 메모리부의 구성은 다음과 같다.
도 3은 일 실시예에 따른 라인 메모리부의 구성도이다.
도 3을 참조하면, 라인 메모리부(152)는 버퍼 메모리(310), 버퍼 컨트롤러(320), 레지스터(330) 및 멀티플랙서(340)를 포함할 수 있다.
버퍼 메모리(310)는 데이터 쓰기 동작시에 프레임 데이터에 포함된 수평라인 데이터를 저장하고, 데이터 읽기 동작시에 수평라인 데이터를 출력할 수 있다. 버퍼 메모리(310)에서 출력한 수평라인 데이터는 메모리 장치(150)의 통신 인터페이스를 통해 데이터처리장치(140)로 전송될 수 있다.
일 실시예에서 버퍼 메모리(310)는 수평라인 데이터에 포함된 다수의 화소데이터 중에서 제1화소데이터를 저장하지 않을 수 있고, 제1화소데이터와 동일한 화소데이터들도 저장하지 않을 수 있다.
다시 말해서, 데이터 쓰기 동작시에, 버퍼 메모리(310)는 다수의 화소데이터 중에서 제1화소데이터와 상이한 화소데이터들을 저장할 수 있다.
그리고 데이터 읽기 동작시에, 버퍼 메모리(310)는 다수의 화소데이터 중에서 제1화소데이터와 상이한 화소데이터들을 출력할 수 있다.
위와 같은 버퍼 메모리(310)는 SRAM(Static Random Access Memory) 및 DRAM(Dynamic Random Access Memory) 등과 같은 휘발성 메모리일 수 있다.
버퍼 컨트롤러(320)는 데이터 쓰기 동작시에 호스트(10)로부터 수평라인 데이터(H-LINE_DATA)를 직접 수신하거나, 메모리 장치(150)의 다른 구성 요소로부터 수평라인 데이터(H-LINE_DATA)를 수신할 수 있다.
데이터 쓰기 동작시에 버퍼 컨트롤러(320)는 수평라인 데이터(H-LINE_DATA)에 포함된 다수의 화소데이터 중에서 제1화소데이터를 레지스터(330)에 저장할 수 있다. 여기서, 제1화소데이터는 다수의 화소데이터 중에서 첫번째 화소데이터일 수 있다.
제1화소데이터는 다수의 화소데이터 중에서 첫번째 이후의 화소데이터일 수도 있다.
제1화소데이터를 레지스터(330)에 저장한 버퍼 컨트롤러(320)는 제2화소데이터를 수신해서 제1화소데이터와 비교할 수 있다.
제1화소데이터와 제2화소데이터를 비교한 결과, 제1화소데이터와 제2화소데이터가 동일하면, 버퍼 컨트롤러(320)는 제2화소데이터에 대한 플래그 정보를 제1값으로 설정할 수 있다. 그리고 제2화소데이터를 버퍼 메모리(310)에 저장하지 않을 수 있다. 여기서, 버퍼 컨트롤러(320)는 제1화소데이터의 비트열과 제2화소데이터의 비트열을 비교해서, 비트열이 서로 동일하면 제2화소데이터에 대한 플래그 정보를 제1값으로 설정할 수도 있다.
제1화소데이터와 제2화소데이터를 비교한 결과, 제1화소데이터와 제2화소데이터가 상이하면, 버퍼 컨트롤러(320)는 제2화소데이터에 대한 플래그 정보를 제2값으로 설정할 수 있다. 그리고 제2화소데이터를 버퍼 메모리(310)에 저장할 수 있다. 여기서, 플래그 정보는 비교 대상이 제1화소데이터와 동일한 지를 나타내는 정보일 수 있고, 비교 대상과 제1화소데이터가 동일한 화소데이터라는 것을 나타내는 제1값은 이진수 "1"일 수 있다. 그리고 비교 대상과 제1화소데이터가 상이한 화소데이터라는 것을 나타내는 제2값은 이진수 "0"일 수 있다.
버퍼 컨트롤러(330)는 제2화소데이터 다음에 수신하는 제3화소데이터도 제1화소데이터와 비교할 수 있다.
제1화소데이터와 제3화소데이터를 비교한 결과, 제1화소데이터와 제3화소데이터가 동일하면, 버퍼 컨트롤러(320)는 제3화소데이터에 대한 플래그 정보를 제1값으로 설정할 수 있다. 그리고 제3화소데이터를 버퍼 메모리(310)에 저장하지 않을 수 있다.
제1화소데이터와 제3화소데이터를 비교한 결과, 제1화소데이터와 제3화소데이터가 상이하면, 버퍼 컨트롤러(320)는 제3화소데이터에 대한 플래그 정보를 제2값으로 설정할 수 있다. 그리고 제3화소데이터를 버퍼 메모리(310)에 저장할 수 있다. 여기서, 버퍼 컨트롤러(320)는 다수의 화소데이터에 대한 플래그 정보를 저장하기 위한 저장 영역을 포함할 수 있다. 버퍼 컨트롤러(320)의 저장 영역은 도 4와 4B와 같이 다수의 비트열로 구분될 수 있다. 그리고 다수의 비트열의 개수와 다수의 화소데이터의 개수는 동일할 수 있다.
버퍼 컨트롤러(330)는 제3화소데이터 다음에 수신하는 화소데이터들에 대해서도 위와 같은 구성을 반복적으로 실시할 수 있다. 여기서, 버퍼 컨트롤러(330)는 클릭신호(CLK)에 기초해서 위와 같은 구성을 반복적으로 실시할 수 있다.
이를 통해 수평라인 데이터에 포함된 다수의 화소데이터 중에서 제1화소데이터와 상이한 화소데이터들만 버퍼 메모리(310)에 저장하고, 제1화소데이터와 동일한 화소데이터들은 버퍼 메모리(310)에 저장하지 않을 수 있다.
한편, 데이터 읽기 동작시에 버퍼 컨트롤러(320)는 제2화소데이터에 대한 플래그 정보를 확인할 수 있다.
제2화소데이터에 대한 플래그 정보가 제1값이면, 버퍼 컨트롤러(320)는 제2화소데이터의 출력 시점에 레지스터(330)에서 제1화소데이터를 출력하도록 제어할 수 있다.
제2화소데이터에 대한 플래그 정보가 제2값이면, 버퍼 컨트롤러(320)는 제2화소데이터의 출력 시점에 버퍼 메모리(310)에서 제2화소데이터를 출력하도록 제어할 수 있다. 여기서, 버퍼 컨트롤러(320)는 클럭신호(CLK)를 이용해서 제2화소데이터의 출력 시점을 결정할 수 있고, 제2화소데이터의 출력 시점 이전에 레지스터(330)에서 제1화소데이터를 출력하도록 제어할 수 있다.
제2화소데이터의 출력 시점 이후에 버퍼 컨트롤러(320)는 제3화소데이터에 대한 플래그 정보를 확인할 수 있다.
제3화소데이터에 대한 플래그 정보가 제1값이면, 버퍼 컨트롤러(320)는 제3화소데이터의 출력 시점에 레지스터(330)에서 제1화소데이터를 출력하도록 제어할 수 있다.
제3화소데이터에 대한 플래그 정보가 제2값이면, 버퍼 컨트롤러(320)는 제3화소데이터의 출력 시점에 버퍼 메모리(310)에서 제3화소데이터를 출력하도록 제어할 수 있다.
버퍼 컨트롤러(320)는 제3화소데이터 다음에 출력하는 화소데이터들에 대해서도 위와 같은 구성을 반복적으로 실시할 수 있다.
버퍼 컨트롤러(320)는 수평라인 데이터에 포함된 다수의 화소데이터에 대한 데이터 읽기 동작을 완료한 후에 레지스터(330)에서 제1화소데이터를 삭제할 수 있다.
레지스터(330)는 수평라인 데이터에 포함된 다수의 화소데이터 중에서 제1화소데이터를 저장할 수 있다.
데이터 읽기 동작시에 레지스터(330)는 버퍼 컨트롤러(320)의 제어에 의해 제1화소데이터를 출력할 수 있다.
이러한 레지스터(330)는 하나 이상의 플립플롭(Flip Flop)을 포함할 수 있다.
데이터 읽기 동작에서 멀티플랙서(340)는 버퍼 컨트롤러(320)의 제어에 의해 레지스터(330)에서 출력한 제1화소데이터(340)를 라인 메모리부(152)의 외부로 출력하거나, 버퍼 메모리(310)에서 출력한 화소데이터를 라인 메모리부(152)의 외부로 출력할 수 있다.
위와 같이 라인 메모리부(152)에서 수평라인 데이터를 버퍼링해서 출력할 때에 서로 동일한 화소데이터들에 대해서는 버퍼 메모리(310)로의 저장과 출력을 건너뛸 수 있기 때문에 수평라인 데이터를 버퍼 메모리에 무조건 저장하고 출력하는 기존 방식에 비해 전력 소비를 줄일 수 있다.
예를 들어, 도 4의 4A와 같은 다수의 화소데이터 중에서 제2화소데이터(P_DATA2) 내지 제5화소데이터(P_DATA5)가 제1화소데이터(P_DATA1)와 동일한 화소데이터이고, 제6화소데이터(P_DATA6)가 제1화소데이터와 상이한 화소데이터인 경우, 데이터 쓰기 동작시에 버퍼 컨트롤러(320)는 레지스터(330)에 제1화소데이터를 저장하고, 제1화소데이터에 대한 플래그 정보를 제1값인 이진수 "1"로 설정할 수 있다.
버퍼 컨트롤러(320)는 제2화소데이터 내지 제5화소데이터를 순차적으로 수신 및 제1화소데이터와 비교해서 제2화소데이터 내지 제5화소데이터 각각에 대한 플래그 정보를 제1값으로 설정할 수 있다. 이와 함께 도 4의 4C와 같은 버퍼 메모리(310)의 제2저장영역(00002) 내지 제5저장영역(00005)에 제2화소데이터(P_DATA2) 내지 제5화소데이터(P_DATA5)를 저장하지 않을 수 있다.
버퍼 컨트롤러(320)는 제6화소데이터(P_DATA6)를 수신해서 제1화소데이터(P_DATA1)와 비교한 뒤에 제6화소데이터에 대한 플래그 정보를 제2값으로 설정할 수 있다. 이와 함께 4C와 같은 버퍼 메모리(310)의 제6저장영역(00006)에 제6화소데이터를 저장할 수 있다.
데이터 읽기 동작시에 버퍼 컨트롤러(320)는 제1화소데이터에 대한 플래그 정보가 제1값인 것을 확인하고, 제1화소데이터의 출력 시점에 레지스터(330)에 저장된 제1화소데이터를 출력할 수 있고, 제2화소데이터 내지 제5화소데이터의 출력 시점에도 레지스터(330)에 저장된 제1화소데이터를 출력할 수 있다.
버퍼 컨트롤러(320)는 제6화소데이터에 대한 플래그 정보가 제2값인 것을 확인하고, 제6화소데이터의 출력 시점에 버퍼 메모리(310)의 제6저장영역에 저장된 제6화소데이터를 출력할 수 있다.
위와 같이 일 실시예에서는 비교 기준이 되는 화소데이터와 상이한 화소데이터만을 버퍼 메모리(310)에 저장 및 출력하기 때문에 버퍼 메모리(310)의 저장 및 출력에 대한 전력 소비를 줄일 수 있다.
이하에서는 라인 메모리부를 포함한 메모리 장치(150)에서 데이터 쓰기 동작을 실시하는 과정과 데이터 읽기 동작을 실시하는 과정에 대해서 설명하도록 한다.
도 5는 일 실시예에 따른 메모리 장치에서 데이터 쓰기 동작을 실시하는 과정을 나타낸 순서도이다.
도 5를 참조하면, 데이터 쓰기 동작시에 메모리 장치(150)는 일 수평라인 데이터에 포함된 제1화소데이터를 호스트(10)로부터 수신해서 라인 메모리부(152)의 레지스터(330)에 저장할 수 있다(S510). 여기서, 라인 메모리부(152)는 메모리 장치(150)에 포함된 다수의 라인 메모리부 중에서 어느 하나일 수 있다.
메모리 장치(150)는 제1화소데이터 다음의 화소데이터인 제2화소데이터를 호스트(10)로부터 수신하고, 제1화소데이터와 제2화소데이터를 비교할 수 있다(S520). 여기서, 메모리 장치(150)는 제1화소데이터의 비트열과 제2화소데이터의 비트열을 비교할 수 있다.
제1화소데이터와 제2화소데이터를 비교한 결과, 제1화소데이터와 제2화소데이터가 동일하면, 메모리 장치(150)는 제2화소데이터에 대한 플래그 정보를 제1값으로 설정할 수 있고, 라인 메모리부(152)의 버퍼 메모리(310)에 제2화소데이터를 저장하지 않을 수 있다(S530, S540).
상기 단계 S530에서 제1화소데이터와 제2화소데이터가 상이하면, 메모리 장치(150)는 제2화소데이터에 대한 플래그 정보를 제2값으로 설정할 수 있다(S550). 그리고 라인 메모리부(152)의 버퍼 메모리(310)에 제2화소데이터를 저장할 수 있다(S560).
메모리 장치(150)는 제2화소데이터 다음에 수신하는 화소데이터들에 대해서도 상기 단계 S520 내지 S540을 실시하거나, 상기 단계 S520, S530, S540 및 S550을 실시할 수 있다(S570).
도 6은 일 실시예에 따른 메모리 장치에서 데이터 읽기 동작을 실시하는 과정을 나타낸 순서도이다.
도 6을 참조하면, 데이터 읽기 동작시에 메모리 장치(150)는 출력 예정인 제2화소데이터에 대한 플래그 정보를 확인할 수 있다(S610). 상기 단계 S610 이전에 메모리 장치(150)는 라인 메모리부(152)의 레지스터(330)에 저장된 제1화소데이터를 출력할 수 있다.
제2화소데이터에 대한 플래그 정보가 제1값이면, 메모리 장치(150)는 제2화소데이터의 출력 시점에 레지스터(330)에 저장된 제1화소데이터를 출력할 수 있다(S620, S630). 상기 단계 S630에서 메모리 장치(150)는 호스트(10)로부터 수신하는 클럭신호(CLK)를 이용해서 화소데이터의 출력 시점을 결정할 수 있고, 레지스터(330)에서 출력한 제1화소데이터는 데이터처리장치(140)로 전송할 수 있다.
상기 단계 S620에서 제2화소데이터에 대한 플래그 정보가 제2값이면, 메모리 장치(150)는 제2화소데이터의 출력 시점에 버퍼 메모리(310)에 저장된 제2화소데이터를 출력할 수 있다(S640).
메모리 장치(150)는 제2화소데이터 다음에 수신하는 화소데이터들에 대해서도 상기 단계 S620 내지 S630을 실시하거나, 상기 단계 S620, 및 S640을 실시할 수 있다(S650).
메모리 장치(150)는 일 수평라인 데이터에 포함된 다수의 화소데이터에 대한 데이터 읽기 동작을 완료한 후에 레지스터(330)에서 제1화소데이터를 삭제할 수 있다.
그리고 다른 수평라인 데이터에 대해서도 도 5와 같은 데이터 쓰기 동작과 도 6과 같은 데이터 읽기 동작을 실시할 수 있다.
일 실시예에서 메모리 장치(150)는 일 수평라인 데이터에 대한 데이터 쓰기 동작을 실시하는 중에 일 수평라인 데이터에 대한 데이터 읽기 동작을 실시할 수 있다.
메모리 장치(150)는 일 수평라인 데이터에 대한 데이터 쓰기 동작을 완료한 후에 일 수평라인 데이터에 대한 데이터 읽기 동작을 실시할 수도 있다.

Claims (10)

  1. 데이터 쓰기 동작시에 일 프레임 데이터에 포함된 일 수평라인 데이터를 저장하고, 데이터 읽기 동작시에 상기 일 수평라인 데이터를 출력하는 버퍼 메모리;
    상기 일 수평라인 데이터에 포함된 다수의 화소데이터 중에서 제1화소 데이터를 저장하는 레지스터; 및
    데이터 쓰기 동작시에 상기 다수의 화소데이터를 수신하되, 상기 제1화소데이터를 수신해서 상기 레지스터에 저장하고 제2화소데이터를 수신해서 상기 제1화소데이터와 비교하며, 상기 제1화소데이터와 상기 제2화소데이터가 동일하면, 상기 제2화소데이터에 대한 플래그 정보를 제1값으로 설정함과 아울러 상기 버퍼 메모리에는 상기 제2화소데이터를 저장하지 않는 버퍼 컨트롤러
    를 포함하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 버퍼 컨트롤러는 상기 제1화소데이터와 상기 제2화소데이터가 상이하면, 상기 제2화소데이터에 대한 플래그 정보를 제2값으로 설정함과 아울러 상기 버퍼 메모리에 상기 제2화소데이터를 저장하는 메모리 장치.
  3. 제 2 항에 있어서,
    데이터 읽기 동작시, 상기 버퍼 컨트롤러는 상기 제2화소데이터에 대한 플래그 정보를 확인하고, 플래그 정보가 상기 제1값이면 상기 제2화소데이터의 출력 시점에 상기 레지스터에서 상기 제1화소데이터를 출력하도록 제어하고, 플래그 정보가 상기 제2값이면 상기 제2화소데이터의 출력 시점에 상기 버퍼 메모리에서 상기 제2화소데이터를 출력하도록 제어하는 메모리 장치.
  4. 제 1 항에 있어서,
    상기 버퍼 컨트롤러는 상기 일 수평라인 데이터에 대한 데이터 읽기 동작을 완료한 후에 상기 레지스터에서 상기 제1화소데이터를 삭제하는 메모리 장치.
  5. 제 1 항에 있어서,
    상기 버퍼 컨트롤러는 상기 다수의 화소데이터 각각에 대한 플래그 정보를 저장하는 저장 영역을 포함하는 메모리 장치.
  6. 제 1 항에 있어서,
    상기 버퍼 컨트롤러는 상기 제1화소데이터의 비트열과 상기 제2화소데이터의 비트열을 비교해서, 비트열이 서로 동일하면 상기 제2화소데이터에 대한 플래그 정보를 상기 제1값으로 설정함과 아울러 상기 제2화소데이터를 상기 버퍼 메모리에 저장하지 않는 메모리 장치.
  7. 레지스터 및 버퍼 메모리를 포함하는 메모리 장치의 읽기/쓰기 방법에 있어서,
    데이터 쓰기 동작시에 일 수평라인 데이터에 포함된 제1화소데이터를 호스트로부터 수신해서 상기 레지스터에 저장하는 단계;
    상기 일 수평라인 데이터에 포함된 제2화소데이터를 상기 호스트로부터 수신하는 단계;
    상기 제1화소데이터와 상기 제2화소데이터를 비교하는 단계;
    상기 제1화소데이터와 상기 제2화소데이터가 동일하면, 상기 제2화소데이터에 대한 플래그 정보를 제1값으로 설정하고, 상기 버퍼 메모리에는 저장하지 않는 단계;
    데이터 읽기 동작시에 상기 제2화소데이터에 대한 플래그 정보를 확인하는 단계; 및
    플래그 정보가 상기 제1값이면, 상기 제2화소데이터의 출력 시점에 상기 레지스터에 저장된 상기 제1화소데이터를 출력하는 단계
    를 포함하는 메모리 장치의 읽기/쓰기 방법.
  8. 제 7 항에 있어서, 상기 저장하지 않는 단계 이후에
    상기 일 수평라인 데이터에 포함된 제3화소데이터를 상기 호스트로부터 수신하는 단계;
    상기 제1화소데이터와 상기 제3화소데이터를 비교하는 단계;
    상기 제1화소데이터와 상기 제3화소데이터가 동일하면, 상기 제3화소데이터에 대한 플래그 정보를 제1값으로 설정하고, 상기 버퍼 메모리에는 저장하지 않는 단계;
    데이터 읽기 동작시에 상기 제3화소데이터에 대한 플래그 정보를 확인하는 단계; 및
    플래그 정보가 상기 제1값이면, 상기 제3화소데이터의 출력 시점에 상기 레지스터에 저장된 상기 제1화소데이터를 출력하는 단계
    를 더 포함하는 메모리 장치의 읽기/쓰기 방법.
  9. 제 7 항에 있어서, 상기 비교하는 단계에서
    상기 메모리 장치는 상기 제1화소데이터의 비트열과 상기 제2화소데이터의 비트열을 비교하는 메모리 장치의 읽기/쓰기 방법.
  10. 제 8 항에 있어서, 상기 비교하는 단계 이후에
    상기 제1화소데이터와 상기 제2화소데이터가 상이하면, 상기 제2화소데이터에 대한 플래그 정보를 제2값으로 설정하고, 상기 버퍼 메모리에 상기 제2화소데이터를 저장하는 단계;
    데이터 읽기 동작시에 상기 제2화소데이터에 대한 플래그 정보가 제2값인 것을 확인하는 단계; 및
    상기 제2화소데이터의 출력 시점에 상기 버퍼 메모리에 저장된 상기 제2화소데이터를 출력하는 단계
    를 더 포함하는 메모리 장치의 읽기/쓰기 방법.
KR1020200177183A 2020-12-17 2020-12-17 메모리 장치 및 메모리 장치의 읽기/쓰기 방법 KR20220086933A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200177183A KR20220086933A (ko) 2020-12-17 2020-12-17 메모리 장치 및 메모리 장치의 읽기/쓰기 방법
CN202111505908.4A CN114647373A (zh) 2020-12-17 2021-12-10 存储器装置和存储器装置的读写方法
TW110146314A TW202240569A (zh) 2020-12-17 2021-12-10 記憶體裝置和記憶體裝置的讀寫方法
US17/548,321 US12051392B2 (en) 2020-12-17 2021-12-10 Memory device and read/write method of memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200177183A KR20220086933A (ko) 2020-12-17 2020-12-17 메모리 장치 및 메모리 장치의 읽기/쓰기 방법

Publications (1)

Publication Number Publication Date
KR20220086933A true KR20220086933A (ko) 2022-06-24

Family

ID=81992529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200177183A KR20220086933A (ko) 2020-12-17 2020-12-17 메모리 장치 및 메모리 장치의 읽기/쓰기 방법

Country Status (3)

Country Link
KR (1) KR20220086933A (ko)
CN (1) CN114647373A (ko)
TW (1) TW202240569A (ko)

Also Published As

Publication number Publication date
US20220199053A1 (en) 2022-06-23
CN114647373A (zh) 2022-06-21
TW202240569A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
US6724378B2 (en) Display driver and display unit and electronic apparatus utilizing the same
CN108399892B (zh) 像素以及具有像素的显示设备
KR102290483B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
US11373597B2 (en) Organic light emitting diode display device and method of driving the same
WO2018223739A1 (zh) 显示驱动电路及其控制方法、显示装置
US10650738B2 (en) Pixel circuit and organic light emitting display device including the pixel circuit
JPWO2011145360A1 (ja) 表示装置およびその駆動方法、ならびに表示システム
CN1624740A (zh) 具有显示存储电路的显示控制器
US20070063954A1 (en) Apparatus and method for driving a display panel
US20110025656A1 (en) Apparatus and method for driving a display panel
CN111613178A (zh) 像素电路及其驱动方法、显示基板和显示装置
US20120044215A1 (en) Memory Circuit, Pixel Circuit, and Data Accessing Method Thereof
KR20220086933A (ko) 메모리 장치 및 메모리 장치의 읽기/쓰기 방법
US9940906B2 (en) Storage device, display driver, electro-optical device, and electronic apparatus
US12051392B2 (en) Memory device and read/write method of memory device
JP4167952B2 (ja) 表示ドライバ、電気光学装置及び駆動方法
US7327342B2 (en) Controller/driver for driving display panel
US8723878B2 (en) Display device integrated circuit (DDI) with adaptive memory control and adaptive memory control method for DDI
US20240153441A1 (en) Control device for driving display panel, display device including the control device, and method of operating the control device
KR20230097556A (ko) 메모리 장치 및 메모리 장치의 읽기/쓰기 방법
JP4016930B2 (ja) 表示ドライバ、電気光学装置及び駆動方法
JP3988708B2 (ja) 表示ドライバ、電気光学装置及び駆動方法
US11087434B1 (en) Image processing apparatus and image processing method
KR102463830B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
CN219534037U (zh) 栅极驱动器