CN111613178A - 像素电路及其驱动方法、显示基板和显示装置 - Google Patents

Abstract

本发明提供一种像素电路，包括：数据写入子电路、第一驱动晶体管、第二驱动晶体管、第一电容、第二电容，第一驱动晶体管、第二驱动晶体管、第一电容、第二电容和数据写入子电路连接于第一节点；数据写入子电路被配置为：响应于扫描信号线的控制，将数据线上的数据电压信号传输至第一节点；第一驱动晶体管被配置为：在奇数帧，根据其栅极电位与第一电压信号之间的电压差，为发光器件提供驱动电流；第二驱动晶体管被配置为：在偶数帧，根据其栅极电位与第二电压信号之间的电压差，为发光器件提供驱动电流。本发明还提供一种像素电路的驱动方法、显示基板和显示装置。本发明可以有效解决短期残像的问题。

Description

像素电路及其驱动方法、显示基板和显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种像素电路及其驱动方法、显示基板和显示装置。

背景技术

目前的像素电路中，由于驱动晶体管的迟滞效应会导致显示装置在显示时出现残像问题，为解决该问题，目前通过在像素电路设置复位晶体管，以使驱动晶体管在一帧中的复位阶段截止，以此改善残像问题。

但是，复位阶段通常只有100μs，驱动晶体管截止的时间较短，改善效果较差。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路及其驱动方法、显示基板和显示装置。

为了实现上述目的，本发明提供一种像素电路，其中，包括：数据写入子电路、第一驱动晶体管、第二驱动晶体管、第一电容、第二电容，所述第一驱动晶体管的栅极、所述第二驱动晶体管的栅极、所述第一电容的一端、所述第二电容的一端和所述数据写入子电路连接于第一节点，所述第一驱动晶体管的第一极与所述第一电容的另一端和第一电压端连接，所述第二驱动晶体管的第一极与所述第二电容的另一端和第二电压端连接；所述第一电压端在奇数帧加载处于有效电平状态的第一电压信号、在偶数帧加载处于无效电平状态的第二电压信号，所述第二电压端在奇数帧加载所述第二电压信号、在偶数帧加载所述第一电压信号；

所述数据写入子电路被配置为：响应于扫描信号线的控制，将数据线上的数据电压信号传输至所述第一节点；

所述第一驱动晶体管被配置为：在奇数帧，根据其栅极电位与所述第一电压信号之间的电压差，为发光器件提供驱动电流；

所述第二驱动晶体管被配置为：在偶数帧，根据其栅极电位与所述第二电压信号之间的电压差，为所述发光器件提供驱动电流。

可选地，所述数据写入子电路包括：数据写入晶体管和阈值补偿晶体管，所述数据写入晶体管的栅极与所述扫描信号线连接，所述数据写入晶体管的第一极与所述数据线连接，所述数据写入晶体管的第二极与所述阈值补偿晶体管的第一极连接，所述阈值补偿晶体管的栅极和第二极均与所述第一节点连接。

可选地，所述像素电路还包括第一复位子电路，所述第一复位子电路被配置为：响应于复位控制线的控制，对所述第一节点的电位进行复位。

可选地，所述第一复位子电路包括：第一复位晶体管，所述第一复位晶体管的第一极与参考电压端连接，所述所述第一复位晶体管的第二极与所述第一节点连接，所述第一复位晶体管的栅极与所述复位控制线连接。

可选地，所述像素电路还包括：发光控制子电路，所述发光控制子电路被配置为：响应于发光控制线的控制，将所述第一驱动晶体管的第二极和所述第二驱动晶体管的第二极与发光器件导通。

可选地，所述发光控制子电路包括：发光控制晶体管，所述发光控制晶体管的第一极与所述第一驱动晶体管的第二极和所述第二驱动晶体管的第二极连接，所述发光控制晶体管的的第二极与所述发光器件的第一极连接，所述发光控制晶体管的栅极与所述发光控制线连接。

可选地，像素电路还包括第二复位子电路，所述第二复位子电路被配置为：响应于复位控制线的控制，对所述发光器件的第一极的电位进行复位。

可选地，第二复位子电路包括：第二复位晶体管，所述第二复位晶体管的第一级与参考电压端连接，所述第二复位晶体管的第二极与所述发光器件的第一极连接，所述第二复位晶体管的栅极与所述复位控制线连接。

本发明还提供一种显示基板，其中，包括上述的像素电路。

本发明还提供一种显示装置，其中，包括上述的显示基板。

本发明还提供一种像素电路的驱动方法，其中，所述像素电路为上述的像素电路，所述驱动方法包括：

在奇数帧的数据写入阶段和偶数帧的数据写入阶段，均向扫描信号线提供有效电平信号；

其中，在奇数帧，还向所述第一电压端提供所述第一电压信号，以使所述第一驱动晶体管在奇数帧的数据写入阶段为发光器件提供驱动电流；在偶数帧，还向所述第二电压端提供所述第一电压信号，以使所述第二驱动晶体管在偶数帧的数据写入阶段为发光器件提供驱动电流。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1a为相关技术中提供的一种显示画面的示意图；

图1b为相关技术中提供的图像存在短期残像的示意图；

图1c为相关技术中提供的产生短期残像的原理图；

图1d为相关技术中提供的像素电路图；

图1e为相关技术中提供的像素电路的时序图；

图2为本发明实施例提供的像素电路的结构示意图之一；

图3a为本发明实施例提供的像素电路的结构示意图之二；

图3b为本发明实施例提供的像素电路的结构示意图之三；

图4为本发明实施例提供的像素电路的时序图；

图5为本发明实施例提供的显示装置的结构示意图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

除非另作定义，本发明实施例使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1a为相关技术中提供的一种显示画面的示意图，图1b为相关技术中提供的图像存在短期残像的示意图，图1c为相关技术中提供的产生短期残像的原理图，结合图1a至图1c所示，其中，图1c中的虚线为OLED显示装置中显示黑画面的像素中的驱动晶体管(DriveThin Film Transistor，DTFT)的电流与电压的特性曲线，实线为显示白画面的像素中的驱动晶体管的电流与电压的特性曲线。由图1c中可以看出，当显示白画面的像素切换至显示灰阶画面时，显示白画面的像素的亮度需要降低，该像素内的驱动晶体管的电流需要减小，因此该像素内的驱动晶体管需要进行电荷释放(Hole Detrapping)，由A1点到A2点，此时驱动晶体管的栅源电压Vgs值由Vwhite变化为Vgray；当显示黑画面的像素切换至显示灰阶画面时，显示黑画面的像素的亮度需要升高，该像素内的驱动晶体管的电流需要增大，因此该像素内的驱动晶体管需要进行电荷捕获(Hole Trapping)，由A3点到A4点，此时驱动晶体管的栅源电压Vgs值由Vblack变化为Vgray。由图1c可以看出，由于电荷俘获和释放过程中电压变化的路径不同，因此沿不同路径到达电压Vgray的A2点和A4点分别对应的电流不同，这样一来，使得由白画面转换至灰阶画面的像素和由黑画面转换至灰阶画面的像素之间存在亮度差，从而出现如图1b所示的短期残像现象。经分析表明，上述短期残像现象与驱动晶体管的迟滞效应有关。

因此，在相关技术中，通过复位晶体管在复位阶段使驱动晶体管均保持截止，以使驱动晶体管进行电荷释放，因此，当显示下一图像帧时，每个像素的亮度均需要增加，即每个像素内驱动晶体管的电流均需要增大，因此各个驱动晶体管均需要进行电荷捕获，从而均由A3点到A4点，各个驱动晶体管的电荷捕获路径相同，从而在一定程度上改善上述短期残像的问题。

具体地，图1d为相关技术中提供的的像素电路图，图1e为相关技术中提供的像素电路的时序图，结合图1d和图1e所示，该像素电路包括数据电压写入晶体管M11、驱动晶体管M12、复位晶体管M13、存储电容C11。数据电压写入晶体管M11的第一极与数据线Data连接，数据电压写入晶体管M11的第二极与存储电容C11的一端和驱动晶体管M12的栅极连接，数据电压写入晶体管M11的栅极与扫描信号线Select连接，驱动晶体管M12的第一极与第一电压端Vdd和存储电容C11的另一端连接，驱动晶体管M12的第二极与发光器件OLED连接，复位晶体管M13的第一极和栅极与时钟信号线CLK连接，复位晶体管M13的第二极与驱动晶体管M12的栅极连接。如图1e所示，像素电路的工作阶段包括：数据写入阶段t1和复位阶段t2。在数据写入阶段t1，向扫描信号线Select提供扫描信号，数据电压写入晶体管M11开启，数据线Data的数据电压信号写入至存储电容C11中，驱动晶体管M12根据其栅极和第一极之间的压差向发光器件OLED提供驱动电流。在复位阶段t2，向时钟信号线CLK提供复位信号，复位晶体管M13开启，从而将时钟信号线CLK提供的复位信号传输至驱动晶体管M12的栅极，此时，可以使时钟信号线CLK提供的复位信号的电压高于第一电压端Vdd的电压，从而使驱动晶体管M12截止。

但是，为了保证一帧中发光器件OLED的发光时间尽量长，复位阶段t2通常只有100μs左右，驱动晶体管M12的截止时间短，驱动晶体管M12的电荷释放程度有限，因此，难以有效解决上述短期残像的问题。

有鉴于此，本发明提供一种像素电路，图2为本发明实施例提供的像素电路的结构示意图之一，如图2所示，该像素电路包括：数据写入子电路1、第一驱动晶体管MD1、第二驱动晶体管MD2、第一电容C1、第二电容C2，第一驱动晶体管MD1的栅极、第二驱动晶体管MD2的栅极、第一电容C1的一端、第二电容C2的一端和数据写入子电路1连接于第一节点N1，第一驱动晶体管MD1的第一极与第一电容C1的另一端和第一电压端Vdd_odd连接，第二驱动晶体管MD2的第一极与第二电容C2的另一端和第二电压端Vdd_even连接。第一电压端Vdd_odd在奇数帧加载处于有效电平状态的第一电压信号、在偶数帧加载处于无效电平状态的第二电压信号，第二电压端Vdd_even在奇数帧加载第二电压信号、在偶数帧加载第一电压信号。

数据写入子电路1被配置为：响应于扫描信号线Scan的控制，将数据线Data上的数据电压信号传输至第一节点N1。

第一驱动晶体管MD1被配置为：在奇数帧，根据其栅极电位与第一电压信号之间的电压差，为发光器件2提供驱动电流。

第二驱动晶体管MD2被配置为：在偶数帧，根据其栅极电位与第二电压信号之间的电压差，为发光器件2提供驱动电流。

在本发明实施例中，在奇数帧，向第一电压端Vdd_odd提供第一电压信号，向第二电压端Vdd_even提供第二电压信号，当向扫描信号线Scan提供扫描信号，以及向数据线Data提供数据电压信号时，第一驱动晶体管MD1开启，并根据数据电压信号和第一电压信号，为发光器件2提供驱动电流；第二驱动晶体管MD2截止。在偶数帧，向第一电压端Vdd_odd提供第二电压信号，向第二电压端Vdd_even提供第一电压信号，当向扫描信号线Scan提供提供扫描信号，以及向数据线Data提供数据电压信号时，第二驱动晶体管MD2开启，并根据数据电压信号和第二电压信号，为发光器件2提供驱动电流；第一驱动晶体管MD1截止。

综上，采用本发明实施例的像素电路，其第一驱动晶体管MD1和第二驱动晶体管MD2均具有一帧的截止时间，该时长足以使第一驱动晶体管MD1和第二驱动晶体管MD2进行充分的电荷释放，进而有效解决短期残像的问题。

需要说明的是，本发明实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的数据写入器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本发明实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本发明实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。

本发明实施例中的发光器件2可以是LED(Light Emitting Diode，发光二极管)或OLED(Organic Light Emitting Diode，有机发光二极管)在内的电流驱动的发光器件2，在本发明实施例中是以OLED为例进行的说明。

图3a为本发明实施例提供的像素电路的结构示意图之二，如图3a所示，该像素电路还包括：第一复位子电路3，第一复位子电路3被配置为：响应于复位控制线Rst的控制，对第一节点N1的电位进行复位。

在一些具体实施例中，像素电路还包括：发光控制子电路4，发光控制子电路4被配置为：响应于发光控制线EM的控制，将第一驱动晶体管MD1的第二极和第二驱动晶体管MD2的第二极与发光器件2导通。

在一些具体实施例中，像素电路还包括第二复位子电路5，第二复位子电路5被配置为：响应于复位控制线Rst的控制，对发光器件2的第一极的电位进行复位。

下面对本发明实施例的像素电路的具体结构进行详细说明，如图3a所示，本发明实施例提供的像素电路的晶体管具体可以为P型晶体管，数据写入子电路1包括：数据写入晶体管M1和阈值补偿晶体管M2，数据写入晶体管M1的栅极与扫描信号线Scan连接，数据写入晶体管M1的第一极与数据线Data连接，数据写入晶体管M1的第二极与阈值补偿晶体管M2的第一极连接，阈值补偿晶体管M2的栅极和第二极均与第一节点N1连接。

在一些具体实施例中，第一复位子电路3包括：第一复位晶体管M3，第一复位晶体管M3的第一极与参考电压端Vref连接，第一复位晶体管M3的第二极与第一节点N1连接，第一复位晶体管M3的栅极与复位控制线Rst连接。

在一些具体实施例中，发光控制子电路4包括：发光控制晶体管M4，发光控制晶体管M4的第一极与第一驱动晶体管MD1的第二极和第二驱动晶体管MD2的第二极连接，发光控制晶体管M4的的第二极与发光器件2的第一极连接，例如，发光器件2的第一极为阳极，第二极为阴极，发光器件2的阴极与一低电平电压端Vss连接，发光控制晶体管M4的栅极与发光控制线EM连接。

在一些具体实施例中，第二复位子电路5包括：第二复位晶体管M5，第二复位晶体管M5的第一级与参考电压端Vref连接，第二复位晶体管M5的第二极与发光器件2的第一极连接，第二复位晶体管M5的栅极与复位控制线Rst连接。

图4为本发明实施例提供的像素电路的时序图，下面结合图3a和图4所示，对本发明实施例的像素电路的工作过程进行解释说明，具体地：

在奇数帧，向第一电压端Vdd_odd提供第一电压信号，向第二电压端Vdd_even提供第二电压信号，在复位阶段T1，向复位控制线Rst提供复位信号，此时，第一复位晶体管M3和第二复位晶体管M5开启，对第一节点N1和发光器件2的第一极进行复位。在数据写入阶段T2，向扫描信号线Scan提供扫描信号，以及向数据线Data提供数据电压信号，此时，数据写入晶体管M1和阈值补偿晶体管M2开启，数据信号Vdata和阈值补偿晶体管M2的阈值电压Vth1写入至第一电容C1中和第二电容C2中。第一驱动晶体管MD1晶体管的栅极电压Vg＝Vdata+Vth1，第一驱动晶体管MD1晶体管的源极(第一极)电压Vs1＝Vdd_odd，第二驱动晶体管MD2晶体管的栅极电压Vg＝Vdata+Vth1，第二驱动晶体管MD2晶体管的源极(第一极)电压Vs2＝Vdd_even，由于第一驱动晶体管MD1和第一驱动晶体管MD1均为P型晶体管，因此使Vgs1-VthD1<0，Vgs2-VthD1>0，从而使第一驱动晶体管MD1开启，第二驱动晶体管MD2截止。其中，Vgs1为第一驱动晶体管MD1的栅源电压，VthD1为第一驱动晶体管MD1的阈值电压，Vgs2为第二驱动晶体管MD1的栅源电压，VthD2为第二驱动晶体管MD1的阈值电压，第一驱动晶体管MD1的栅源电压Vgs＝Vdata+Vth1-Vdd_odd，Vth1与VthD1近似相等，因此，第一驱动晶体管MD1的驱动电流I＝0.5k*(Vgs-VthD1)^2＝0.5k*(Vdata-Vdd)^2，从而补偿了第一驱动晶体管MD1的阈值电压，也即使第一驱动晶体管MD1的驱动电流I与的第一驱动晶体管MD1的阈值电压VthD1无关。其中，k为常数。

在偶数帧，向第一电压端Vdd_odd提供第二电压信号，向第二电压端Vdd_even提供第一电压信号，此时，在数据写入阶段T2，第二驱动晶体管MD2开启，而第一驱动晶体管MD1截止。与奇数帧相类似地，在偶数帧提供给发光器件2的驱动电流与第二驱动晶体管MD2的阈值电压无关。

图3b为本发明实施例提供的像素电路的结构示意图之三，如图3b所示，在另一些具体实施例中，像素电路中的晶体管还可以是N型晶体管，此时，像素电路的结构如图3b所示，第一驱动晶体管MD1的第一极与第三电压端Vss_odd连接，第二驱动晶体管MD2的第一极与第四电压端Vss_even连接，发光控制晶体管M4的的第二极与发光器件2的阴极连接，发光器件2的阳极与一高电平电压端Vdd连接。

本发明实施例还提供一种显示基板，其中，包括上述的像素电路。

本发明实施例的显示基板，其采用上述的像素电路，因此，每个像素电路中的驱动晶体管具有一帧的截止时间，进而有效解决短期残像的问题。

本发明实施例还提供一种显示装置，其中，包括上述的显示基板。

该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

图5为本发明实施例提供的显示装置的结构示意图，如图5所示，显示装置包括：像素电路10、栅极驱动电路6、驱动模块7和控制模块8，其中，显示装置具有显示区，像素电路10设置在显示区中，栅极驱动电路6设置在显示区的至少一侧。在本发明实施例中，发光控制线EM、扫描信号线Scan和复位控制线Rst可以与栅极驱动电路6连接，数据线Data可以与驱动模块7连接，第一电压端Vdd_odd和第二电压端Vdd_even可以与控制模块8连接。

可选地，显示区包括多行多列像素，每个像素中均设置有像素电路10，同一行的像素电路10连接同一条扫描信号线Scan，并且，连接同一条复位控制线Rst。另外，在相邻两行像素电路10中，下一行像素电路10所连接的复位控制线Rst与上一行像素电路10所连接的扫描信号线Scan为同一条信号线。

本发明还提一种像素电路的驱动方法，其中，像素电路为上述的像素电路，驱动方法包括：

在奇数帧的数据写入阶段和偶数帧的数据写入阶段，均向扫描信号线提供有效电平信号。

其中，在奇数帧，还向第一电压端提供第一电压信号，以使第一驱动晶体管在奇数帧的数据写入阶段为发光器件提供驱动电流。在偶数帧，还向第二电压端提供第一电压信号，以使第二驱动晶体管在偶数帧的数据写入阶段为发光器件提供驱动电流。

采用本发明实施例的驱动方法，其可以使像素电路中的驱动晶体管具有一帧的截止时间，进而有效解决短期残像的问题。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种像素电路，其特征在于，包括：数据写入子电路、第一驱动晶体管、第二驱动晶体管、第一电容、第二电容，所述第一驱动晶体管的栅极、所述第二驱动晶体管的栅极、所述第一电容的一端、所述第二电容的一端和所述数据写入子电路连接于第一节点，所述第一驱动晶体管的第一极与所述第一电容的另一端和第一电压端连接，所述第二驱动晶体管的第一极与所述第二电容的另一端和第二电压端连接；所述第一电压端在奇数帧加载处于有效电平状态的第一电压信号、在偶数帧加载处于无效电平状态的第二电压信号，所述第二电压端在奇数帧加载所述第二电压信号、在偶数帧加载所述第一电压信号；

所述数据写入子电路被配置为：响应于扫描信号线的控制，将数据线上的数据电压信号传输至所述第一节点；

所述第一驱动晶体管被配置为：在奇数帧，根据其栅极电位与所述第一电压信号之间的电压差，为发光器件提供驱动电流；

所述第二驱动晶体管被配置为：在偶数帧，根据其栅极电位与所述第二电压信号之间的电压差，为所述发光器件提供驱动电流。

2.根据权利要求1所述的像素电路，其特征在于，所述数据写入子电路包括：数据写入晶体管和阈值补偿晶体管，所述数据写入晶体管的栅极与所述扫描信号线连接，所述数据写入晶体管的第一极与所述数据线连接，所述数据写入晶体管的第二极与所述阈值补偿晶体管的第一极连接，所述阈值补偿晶体管的栅极和第二极均与所述第一节点连接。

3.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第一复位子电路，所述第一复位子电路被配置为：响应于复位控制线的控制，对所述第一节点的电位进行复位。

4.根据权利要求3所述的像素电路，其特征在于，所述第一复位子电路包括：第一复位晶体管，所述第一复位晶体管的第一极与参考电压端连接，所述所述第一复位晶体管的第二极与所述第一节点连接，所述第一复位晶体管的栅极与所述复位控制线连接。

5.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：发光控制子电路，所述发光控制子电路被配置为：响应于发光控制线的控制，将所述第一驱动晶体管的第二极和所述第二驱动晶体管的第二极与发光器件导通。

6.根据权利要求5所述的像素电路，其特征在于，所述发光控制子电路包括：发光控制晶体管，所述发光控制晶体管的第一极与所述第一驱动晶体管的第二极和所述第二驱动晶体管的第二极连接，所述发光控制晶体管的的第二极与所述发光器件的第一极连接，所述发光控制晶体管的栅极与所述发光控制线连接。

7.根据权利要求6所述的像素电路，其特征在于，像素电路还包括第二复位子电路，所述第二复位子电路被配置为：响应于复位控制线的控制，对所述发光器件的第一极的电位进行复位。

8.根据权利要求7所述的像素电路，其特征在于，第二复位子电路包括：第二复位晶体管，所述第二复位晶体管的第一级与参考电压端连接，所述第二复位晶体管的第二极与所述发光器件的第一极连接，所述第二复位晶体管的栅极与所述复位控制线连接。

9.一种显示基板，其特征在于，包括权利要求1至8中任一项所述的像素电路。

10.一种显示装置，其特征在于，包括权利要求9所述的显示基板。

11.一种像素电路的驱动方法，其特征在于，所述像素电路为权利要求1至8中任一项所述的像素电路，所述驱动方法包括：

在奇数帧的数据写入阶段和偶数帧的数据写入阶段，均向扫描信号线提供有效电平信号；

其中，在奇数帧，还向所述第一电压端提供所述第一电压信号，以使所述第一驱动晶体管在奇数帧的数据写入阶段为发光器件提供驱动电流；在偶数帧，还向所述第二电压端提供所述第一电压信号，以使所述第二驱动晶体管在偶数帧的数据写入阶段为发光器件提供驱动电流。

Images