JP5897752B1 - 固体撮像装置およびその駆動方法、電子機器 - Google Patents
固体撮像装置およびその駆動方法、電子機器 Download PDFInfo
- Publication number
- JP5897752B1 JP5897752B1 JP2015098806A JP2015098806A JP5897752B1 JP 5897752 B1 JP5897752 B1 JP 5897752B1 JP 2015098806 A JP2015098806 A JP 2015098806A JP 2015098806 A JP2015098806 A JP 2015098806A JP 5897752 B1 JP5897752 B1 JP 5897752B1
- Authority
- JP
- Japan
- Prior art keywords
- period
- floating diffusion
- capacitance
- pixel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000006243 chemical reaction Methods 0.000 claims abstract description 292
- 238000009792 diffusion process Methods 0.000 claims abstract description 248
- 230000008859 change Effects 0.000 claims abstract description 128
- 238000009825 accumulation Methods 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims description 67
- 230000008569 process Effects 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000005286 illumination Methods 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 2
- 230000000875 corresponding effect Effects 0.000 description 57
- 238000010586 diagram Methods 0.000 description 17
- 101100238374 Arabidopsis thaliana MPS1 gene Proteins 0.000 description 8
- 101150054516 PRD1 gene Proteins 0.000 description 8
- 101100459905 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NCP1 gene Proteins 0.000 description 8
- 101001113710 Homo sapiens Protein PBMUCL2 Proteins 0.000 description 5
- 101000723710 Homo sapiens Zinc finger protein 322 Proteins 0.000 description 5
- 101100522114 Oryza sativa subsp. japonica PHT1-12 gene Proteins 0.000 description 5
- 102100023741 Protein PBMUCL2 Human genes 0.000 description 5
- 102100028366 Zinc finger protein 322 Human genes 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 3
- 102100024237 Stathmin Human genes 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003530 single readout Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
- H04N23/682—Vibration or motion blur correction
- H04N23/684—Vibration or motion blur correction performed by controlling the image sensor readout, e.g. by controlling the integration time
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/51—Control of the gain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
- H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Ceramic Engineering (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能な固体撮像装置およびその駆動方法、電子機器を提供する。【解決手段】画素ＰＸＬは、蓄積期間に光電変換により生成した電荷を蓄積するフォトダイオードＰＤと、蓄積電荷を転送期間に転送可能な転送トランジスタＴＧ−Ｔｒと、フォトダイオードＰＤの蓄積電荷が転送されるフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワトランジスタＳＦ−Ｔｒと、フローティングディフュージョンＦＤの容量を容量変更信号に応じて変更可能な容量可変部８０とを含み、蓄積期間に対する一つの読み出し期間内の所定期間に容量可変部８０によりフローティングディフュージョンＦＤの容量が変更され、一つの読み出し期間内に変換利得が切り替えられる。【選択図】図２
Description
本発明は、固体撮像装置およびその駆動方法、電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）方向へと読み出すような列並列出力型が主流である。
ところで、特性向上のため、広ダイナミックレンジを持つ高画質のＣＭＯＳイメージセンサを実現する方法が種々提案されている（たとえば特許文献１参照）。
特許文献１には、短い露光時間による高照度側に対応した撮像と長い露光時間による低照度に対応した撮像の異なる２回以上の露光時間に分割する広ダイナミックレンジ化技術が開示されている。
また、特許文献１には、フローティングディフュージョンＦＤの容量を可変とした広ダイナミックレンジ化技術が開示されている。
また、特許文献１には、フローティングディフュージョンＦＤの容量を可変とした広ダイナミックレンジ化技術が開示されている。
ところが、特許文献１に開示された広ダイナミックレンジ化技術では、低照度の撮像と高照度の撮像を異なる時刻（期間）において行っていることから、複数回の露光により得られる信号を用いることとなるため、画像にずれが生じ、動体歪みが発生し、動画の画質を損なうという不利益がある。
本発明は、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能な固体撮像装置およびその駆動方法、電子機器を提供することにある。
本発明の第１の観点は、画素が配置された画素部を有する固体撮像装置であって、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、前記容量可変部は、前記フローティングディフュージョンに接続されたＭＯＳ構造キャパシタを含み、前記ＭＯＳ構造キャパシタは、前記容量変更信号によりゲート電圧が変更されて前記フローティングディフュージョンの容量を変更し、前記フローティングディフュージョンの変換利得を切り替える。
また、本発明の第１の観点は、画素が配置された画素部を有する固体撮像装置であって、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、前記容量可変部は、少なくとも隣接する２つの前記画素の前記フローティングディフュージョン間に接続され、前記容量変更信号に応じて選択的にオン、オフされるビンニングスイッチを含み、接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える。
また、本発明の第１の観点は、画素が配置された画素部を有する固体撮像装置であって、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、前記容量可変部は、少なくとも隣接する２つの前記画素の前記フローティングディフュージョン間に接続され、前記容量変更信号に応じて選択的にオン、オフされるビンニングスイッチを含み、接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える。
本発明の第２の観点は、画素が配置された画素部を有し、前記画素が、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量を変更し、当該一つの前記読み出し期間内に変換利得を切り替える固体撮像装置の駆動方法であって、前記容量可変部を前記フローティングディフュージョンに接続したＭＯＳ構造キャパシタにより形成し、前記容量変更信号により前記ＭＯＳ構造キャパシタのゲート電圧を変更させて前記フローティングディフュージョンの容量を変更し、前記フローティングディフュージョンの変換利得を切り替える。
また、本発明の第２の観点は、画素が配置された画素部を有し、前記画素が、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量を変更し、当該一つの前記読み出し期間内に変換利得を切り替える固体撮像装置の駆動方法であって、前記容量可変部を少なくとも隣接する２つの前記画素の前記フローティングディフュージョン間をビンニングスイッチにより接続して形成し、前記容量変更信号に応じて前記ビンイングスイッチを選択的にオン、オフさせて、接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える。
また、本発明の第２の観点は、画素が配置された画素部を有し、前記画素が、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量を変更し、当該一つの前記読み出し期間内に変換利得を切り替える固体撮像装置の駆動方法であって、前記容量可変部を少なくとも隣接する２つの前記画素の前記フローティングディフュージョン間をビンニングスイッチにより接続して形成し、前記容量変更信号に応じて前記ビンイングスイッチを選択的にオン、オフさせて、接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える。
本発明の第３の観点の電子機器は、画素が配置された画素部を有する固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置の画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、前記容量可変部は、前記フローティングディフュージョンに接続されたＭＯＳ構造キャパシタを含み、前記ＭＯＳ構造キャパシタは、前記容量変更信号によりゲート電圧が変更されて前記フローティングディフュージョンの容量を変更し、前記フローティングディフュージョンの変換利得を切り替える。
また、本発明の第３の観点の電子機器は、画素が配置された画素部を有する固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置の画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、前記容量可変部は、少なくとも隣接する２つの前記画素の前記フローティングディフュージョン間に接続され、前記容量変更信号に応じて選択的にオン、オフされるビンニングスイッチを含み、接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える。
また、本発明の第３の観点の電子機器は、画素が配置された画素部を有する固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置の画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、前記容量可変部は、少なくとも隣接する２つの前記画素の前記フローティングディフュージョン間に接続され、前記容量変更信号に応じて選択的にオン、オフされるビンニングスイッチを含み、接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える。
本発明によれば、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができる。
以下、本発明の実施形態を図面に関連付けて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
本実施形態において、固体撮像装置１０は、後で詳述するように、画素部２０に行列状に配列される画素（または画素部２０）は、フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部を含んで構成されている。
固体撮像装置１０においては、一つの電荷の蓄積期間（露光期間）後の一つの読み出し期間内の所定期間に容量可変部によりフローティングディフュージョンの容量が変更されて、この読み出し期間内に変換利得が切り替えられる。
固体撮像装置１０においては、一つの電荷の蓄積期間（露光期間）後の一つの読み出し期間内の所定期間に容量可変部によりフローティングディフュージョンの容量が変更されて、この読み出し期間内に変換利得が切り替えられる。
本実施形態において、読み出し部７０は、一つの読み出し期間に、容量可変部により設定される第１容量に応じた第１変換利得で画素信号の読み出しを行う第１変換利得モード読み出しと、容量可変部により設定される第２容量（第１容量と異なる）に応じた第２変換利得で画素信号の読み出しを行う第２変換利得モード読み出しと、を行うことが可能に構成されている。
すなわち、本実施形態の固体撮像装置１０は、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、一つの読み出し期間に、画素内部にて、第１変換利得（たとえば高変換利得）モードと第２変換利得（低変換利得）モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力するダイナミックレンジが広い固体撮像素子として提供される。
すなわち、本実施形態の固体撮像装置１０は、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、一つの読み出し期間に、画素内部にて、第１変換利得（たとえば高変換利得）モードと第２変換利得（低変換利得）モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力するダイナミックレンジが広い固体撮像素子として提供される。
本実施形態の読み出し部７０は、基本的に、フォトダイオードおよびフローティングディフュージョンの電荷を排出するリセット期間に続く蓄積期間に第１変換利得モード読み出しと第２変換利得モード読み出しを行う。
また、本実施形態において、読み出し部７０は、リセット期間に続く読み出し期間後に行われる少なくとも一つの転送期間後の読み出し期間において、第１変換利得モード読み出しと第２変換利得モード読み出しのうちの少なくともいずれかを行う。すなわち、転送期間後の読み出し期間において、第１変換利得モード読み出しと第２変換利得モード読み出しの両方を行う場合もある。
また、本実施形態において、読み出し部７０は、リセット期間に続く読み出し期間後に行われる少なくとも一つの転送期間後の読み出し期間において、第１変換利得モード読み出しと第２変換利得モード読み出しのうちの少なくともいずれかを行う。すなわち、転送期間後の読み出し期間において、第１変換利得モード読み出しと第２変換利得モード読み出しの両方を行う場合もある。
通常の画素読み出し動作においては、読み出し部７０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われるが、第１変換利得モード読み出し（ＨＣＧ）と第２変換利得モード読み出し（ＬＣＧ）は、読み出しスキャン期間に行われる。
以下、固体撮像装置１０の各部の構成および機能の概要を説明した後、容量可変部の構成、それに関連した読み出し処理等について詳述する。
（画素部２０および画素ＰＸＬの構成）
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
図２は、本実施形態に係る画素の一例を示す回路図である。
この画素ＰＸＬは、たとえば光電変換素子であるフォトダイオード（ＰＤ）を有する。
このフォトダイオードＰＤに対して、転送素子としての転送トランジスタＴＧ−Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ−Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ−Ｔｒ、および選択素子としての選択トランジスタＳＥＬ−Ｔｒをそれぞれ一つずつ有する。
このフォトダイオードＰＤに対して、転送素子としての転送トランジスタＴＧ−Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ−Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ−Ｔｒ、および選択素子としての選択トランジスタＳＥＬ−Ｔｒをそれぞれ一つずつ有する。
そして、画素ＰＸＬは、フローティングディフュージョンＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ；浮遊拡散層）に接続され、容量変更信号ＣＳに応じてフローティングディフュージョンＦＤの容量を変更可能な容量可変部８０を有している。
フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
転送トランジスタＴＧ−Ｔｒは、フォトダイオードＰＤとフローティングディフュージョンＦＤの間に接続され、制御線ＴＧを通じて制御される。
転送トランジスタＴＧ−Ｔｒは、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
転送トランジスタＴＧ−Ｔｒは、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＲｓｔとフローティングディフュージョンＦＤの間に接続され、制御線ＲＳＴを通じて制御される。
なお、リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御線ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ−Ｔｒは、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
なお、リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御線ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ−Ｔｒは、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
ソースフォロワトランジスタＳＦ−Ｔｒと選択トランジスタＳＥＬ−Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮの間に直列に接続されている。
ソースフォロワトランジスタＳＦ−ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ−Ｔｒは制御線ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ−Ｔｒは、制御線ＳＥＬがＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ−ＴｒはフローティングディフュージョンＦＤの電荷を電荷量（電位）に応じた利得をもって電圧信号に変換した列出力の読み出し信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＧ−Ｔｒ、リセットトランジスタＲＳＴ−Ｔｒ、および選択トランジスタＳＥＬ−Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
ソースフォロワトランジスタＳＦ−ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ−Ｔｒは制御線ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ−Ｔｒは、制御線ＳＥＬがＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ−ＴｒはフローティングディフュージョンＦＤの電荷を電荷量（電位）に応じた利得をもって電圧信号に変換した列出力の読み出し信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＧ−Ｔｒ、リセットトランジスタＲＳＴ−Ｔｒ、および選択トランジスタＳＥＬ−Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
画素部２０には、画素ＰＸＬがＮ行×Ｍ列配置されているので、各制御線ＳＥＬ、ＲＳＴ、ＴＧはそれぞれＮ本、垂直信号線ＬＳＧＮはＭ本ある。
図１においては、各制御線ＳＥＬ、ＲＳＴ、ＴＧを１本の行走査制御線として表している。
図１においては、各制御線ＳＥＬ、ＲＳＴ、ＴＧを１本の行走査制御線として表している。
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
上述したように、通常の画素読み出し動作においては、読み出し部７０の垂直走査回路３０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われる。
図４は、本実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示す図である。
選択トランジスタＳＥＬ−Ｔｒのオン（導通）、オフ（非導通）を制御する制御線ＳＥＬは、シャッタースキャン期間ＰＳＨＴにはＬレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが非導通状態に保持され、読み出しスキャン期間ＰＲＤＯにはＨレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが導通状態に保持される。
そして、シャッタースキャン期間ＰＳＨＴには、制御線ＲＳＴがＨレベルの期間に所定期間制御線ＴＧがＨレベルに設定されて、リセットトランジスタＲＳＴ−Ｔｒおよび転送トランジスタＴＧ−Ｔｒを通じてフォトダイオードＰＤおよびフローティングディフュージョンＦＤがリセットされる。
そして、シャッタースキャン期間ＰＳＨＴには、制御線ＲＳＴがＨレベルの期間に所定期間制御線ＴＧがＨレベルに設定されて、リセットトランジスタＲＳＴ−Ｔｒおよび転送トランジスタＴＧ−Ｔｒを通じてフォトダイオードＰＤおよびフローティングディフュージョンＦＤがリセットされる。
読み出しスキャン期間ＰＲＤＯには、制御線ＲＳＴがＨレベルに設定されてリセットトランジスタＲＳＴ−Ｔｒを通じてフローティングディフュージョンＦＤがリセットされ、このリセット期間ＰＲ後の読み出し期間ＰＲＤ１にリセット状態の信号が読み出される。
読み出し期間ＰＲＤ１後に、所定期間、制御線ＴＧがＨレベルに設定されて転送トランジスタＴＧ−Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷が転送され、この転送期間ＰＴ後の読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた信号が読み出される。
読み出し期間ＰＲＤ１後に、所定期間、制御線ＴＧがＨレベルに設定されて転送トランジスタＴＧ−Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷が転送され、この転送期間ＰＴ後の読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた信号が読み出される。
なお、本第１の実施形態の通常の画素読み出し動作において、蓄積期間（露光期間）ＥＸＰは、図４に示すように、シャッタースキャン期間ＰＳＨＴでフォトダイオードＰＤおよびフローティングディフュージョンＦＤをリセットして制御線ＴＧをＬレベルに切り替えてから、読み出しスキャン期間ＰＲＤＯの転送期間ＰＴを終了するために制御線ＴＧをＬレベルに切り替えるまでの期間である。
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。
このように、読み出し回路４０は、たとえば図３（Ａ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
あるいは、読み出し回路４０は、たとえば図３（Ｂ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図３（Ｃ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
あるいは、読み出し回路４０は、たとえば図３（Ｂ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図３（Ｃ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
以上、固体撮像装置１０の各部の構成および機能の概要について説明した。
次に、本第１の実施形態に係る容量可変部８０の構成、それに関連した読み出し処理等について詳述する。
次に、本第１の実施形態に係る容量可変部８０の構成、それに関連した読み出し処理等について詳述する。
本第１の実施形態においては、容量可変部８０が、各画素ＰＸＬのフローティングディフュージョンＦＤに接続されたＭＯＳ構造キャパシタにより構成される。
図５は、本発明の第１の実施形態に係る画素および容量可変部を構成するＭＯＳ構造キャパシタの第１の構成例を示す図である。
図５（Ａ）は第１の構成例のＭＯＳ構造キャパシタ８１を含む画素ＰＸＬの等価回路を示し、図５（Ｂ）は第１の構成例のＭＯＳ構造キャパシタ８１の断面構造を簡略的に示している。
図５（Ａ）は第１の構成例のＭＯＳ構造キャパシタ８１を含む画素ＰＸＬの等価回路を示し、図５（Ｂ）は第１の構成例のＭＯＳ構造キャパシタ８１の断面構造を簡略的に示している。
このＭＯＳ構造キャパシタ８１は、ＭＯＳのドレインとソースが接続されて、その接続点がフローティングディフュージョンＦＤに接続され、ゲートが容量変更信号ＣＳの供給ラインに接続されている。
ＭＯＳ構造キャパシタ８１において、ドレイン８１１とソース８１２は半導体基板のチャネル形成領域８１３の両端側に、たとえば第１導電型であるｎ＋拡散層として形成され、このｎ＋拡散層同士が接続されて、フローティングディフュージョンＦＤに接続されている。
また、ＭＯＳ構造キャパシタ８１において、ゲート８１４は半導体基板のチャネル形成領域８１３上にゲート酸化膜８１５を介してポリシリコンにより形成されている。このゲート８１４が容量変更信号ＣＳの供給ラインに接続されている。
ＭＯＳ構造キャパシタ８１において、ドレイン８１１とソース８１２は半導体基板のチャネル形成領域８１３の両端側に、たとえば第１導電型であるｎ＋拡散層として形成され、このｎ＋拡散層同士が接続されて、フローティングディフュージョンＦＤに接続されている。
また、ＭＯＳ構造キャパシタ８１において、ゲート８１４は半導体基板のチャネル形成領域８１３上にゲート酸化膜８１５を介してポリシリコンにより形成されている。このゲート８１４が容量変更信号ＣＳの供給ラインに接続されている。
なお、ＭＯＳ構造キャパシタ８１において、埋込みチャネルとして、線形性を向上させるように構成しても良い。
この第１の実施形態においては、ＭＯＳ構造キャパシタ８１のゲート電圧を容量変更信号ＣＳで切り替えることにより可変容量として機能させることで、ダイナミックレンジを拡大する。
このＭＯＳ構造キャパシタ８１のゲート電圧を容量変更信号ＣＳで切り替えることにより可変容量として機能させることで、ダイナミックレンジを拡大する処理は、図４に関連付けて説明した読み出しスキャン期間ＰＲＤＯに行われる。
前述したように、読み出しスキャン期間ＰＲＤＯには制御線ＳＥＬはＨレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが導通状態に保持される。
このＭＯＳ構造キャパシタ８１のゲート電圧を容量変更信号ＣＳで切り替えることにより可変容量として機能させることで、ダイナミックレンジを拡大する処理は、図４に関連付けて説明した読み出しスキャン期間ＰＲＤＯに行われる。
前述したように、読み出しスキャン期間ＰＲＤＯには制御線ＳＥＬはＨレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが導通状態に保持される。
容量変更信号ＣＳがローレベル（Ｌ）である場合にはフローティングディフュージョンＦＤの容量（電荷量）は変更されない。
この場合、読み出しスキャン期間ＰＲＤＯにおいて、たとえばリセット期間ＰＲに、リセット素子であるリセットトランジスタＲＳＴ−Ｔｒを通じてフローティングディフュージョンＦＤをリセットした後から転送期間ＰＴが開始されるまでの一つの読み出し期間ＰＲＤ１に、読み出し部７０により、容量可変部８０のＭＯＳ構造キャパシタ８１により設定される第１容量に応じた（第１容量はディフォルト値で変更されていない容量ともいえる）高変換利得（第１変換利得）で画素信号の読み出しを行う高変換利得モード読み出しＨＣＧ１が行われる。
または、読み出し部７０により、たとえば転送期間ＰＴに、転送素子である転送トランジスタＴＧ―Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷を転送した後の一つの読み出し期間ＰＲＤ２（ＰＲＤ３）に、読み出し部７０により、容量可変部８０のＭＯＳ構造キャパシタ８１により設定される第１容量に応じた高変換利得（第１変換利得）で画素信号の読み出しを行う高変換利得モード読み出しＨＣＧ２が行われる。
この場合、読み出しスキャン期間ＰＲＤＯにおいて、たとえばリセット期間ＰＲに、リセット素子であるリセットトランジスタＲＳＴ−Ｔｒを通じてフローティングディフュージョンＦＤをリセットした後から転送期間ＰＴが開始されるまでの一つの読み出し期間ＰＲＤ１に、読み出し部７０により、容量可変部８０のＭＯＳ構造キャパシタ８１により設定される第１容量に応じた（第１容量はディフォルト値で変更されていない容量ともいえる）高変換利得（第１変換利得）で画素信号の読み出しを行う高変換利得モード読み出しＨＣＧ１が行われる。
または、読み出し部７０により、たとえば転送期間ＰＴに、転送素子である転送トランジスタＴＧ―Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷を転送した後の一つの読み出し期間ＰＲＤ２（ＰＲＤ３）に、読み出し部７０により、容量可変部８０のＭＯＳ構造キャパシタ８１により設定される第１容量に応じた高変換利得（第１変換利得）で画素信号の読み出しを行う高変換利得モード読み出しＨＣＧ２が行われる。
容量変更信号ＣＳがＨ（ハイレベル）である場合にはフローティングディフュージョンＦＤの容量（電荷量）は増加するように変更される。
この場合、読み出しスキャン期間ＰＲＤＯにおいて、たとえばリセット期間ＰＲに、リセット素子であるリセットトランジスタＲＳＴ−Ｔｒを通じてフローティングディフュージョンＦＤをリセットした後から転送期間ＰＴが開始されるまでの一つの読み出し期間ＰＲＤ１に、読み出し部７０により、容量可変部８０のＭＯＳ構造キャパシタ８１により設定される第２容量に応じた（ディフォルトの第１容量から変更された第２容量に応じた）低変換利得（第２変換利得）で画素信号の読み出しを行う低変換利得モード読み出しＬＣＧ１が行われる。
または、読み出し部７０により、たとえば転送期間ＰＴに、転送素子である転送トランジスタＴＧ―Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷を転送した後の一つの読み出し期間ＰＲＤ２（ＰＲＤ３）に、読み出し部７０により、容量可変部８０のＭＯＳ構造キャパシタ８１により設定される第２容量に応じた低変換利得（第２変換利得）で画素信号の読み出しを行う低変換利得モード読み出しＬＣＧ２が行われる。
この場合、読み出しスキャン期間ＰＲＤＯにおいて、たとえばリセット期間ＰＲに、リセット素子であるリセットトランジスタＲＳＴ−Ｔｒを通じてフローティングディフュージョンＦＤをリセットした後から転送期間ＰＴが開始されるまでの一つの読み出し期間ＰＲＤ１に、読み出し部７０により、容量可変部８０のＭＯＳ構造キャパシタ８１により設定される第２容量に応じた（ディフォルトの第１容量から変更された第２容量に応じた）低変換利得（第２変換利得）で画素信号の読み出しを行う低変換利得モード読み出しＬＣＧ１が行われる。
または、読み出し部７０により、たとえば転送期間ＰＴに、転送素子である転送トランジスタＴＧ―Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷を転送した後の一つの読み出し期間ＰＲＤ２（ＰＲＤ３）に、読み出し部７０により、容量可変部８０のＭＯＳ構造キャパシタ８１により設定される第２容量に応じた低変換利得（第２変換利得）で画素信号の読み出しを行う低変換利得モード読み出しＬＣＧ２が行われる。
そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、高変換利得モード読み出しＨＣＧ２の読み出し信号と高変換利得モード読み出しＨＣＧ１の読み出し信号との差分がとられてＣＤＳ処理が行われる。
同様に、低変換利得モード読み出しＬＣＧ２の読み出し信号と低変換利得モード読み出しＬＣＧ１の読み出し信号との差分がとられてＣＤＳ処理が行われる。
同様に、低変換利得モード読み出しＬＣＧ２の読み出し信号と低変換利得モード読み出しＬＣＧ１の読み出し信号との差分がとられてＣＤＳ処理が行われる。
このように、第１の実施形態の固体撮像装置１０は、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、第１変換利得（たとえば高変換利得）モードと第２変換利得（低変換利得）モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力するダイナミックレンジが広い固体撮像素子として実現される。
図６は、本発明の第１の実施形態に係る画素および容量可変部を構成するＭＯＳ構造キャパシタの第２の構成例を示す図である。
図６（Ａ）は第２の構成例のＭＯＳ構造キャパシタ８１Ａを含む画素ＰＸＬの等価回路を示し、図６（Ｂ）は第２の構成例のＭＯＳ構造キャパシタ８１Ａの断面構造を簡略的に示している。
図６（Ａ）は第２の構成例のＭＯＳ構造キャパシタ８１Ａを含む画素ＰＸＬの等価回路を示し、図６（Ｂ）は第２の構成例のＭＯＳ構造キャパシタ８１Ａの断面構造を簡略的に示している。
この第２の構成例のＭＯＳ構造キャパシタ８１Ａが上述した第１の構成例のＭＯＳ構造キャパシタ８１と異なる点は次の通りである。
第２の構成例のＭＯＳ構造キャパシタ８１Ａは、フローティングディフュージョンＦＤにｎ＋拡散層のドレイン８１１の領域のみ接続され、ソース８１２Ａは第２導電型のｐ＋拡散層領域として形成されている。
第２の構成例のＭＯＳ構造キャパシタ８１Ａは、フローティングディフュージョンＦＤにｎ＋拡散層のドレイン８１１の領域のみ接続され、ソース８１２Ａは第２導電型のｐ＋拡散層領域として形成されている。
このように、フローティングディフュージョンＦＤノードの遠方側に位置する拡散層にｐ型イオンを注入することで、ゲート電圧切替え時にゲート下の電荷残りを低減することが可能となる。
次に、本第１の実施形態に係る容量可変部を構成するＭＯＳ構造キャパシタを適用した場合の広ダイナミックレンジを実現する動作について図７に関連付けて説明する。
図７は、本第１の実施形態に係る容量可変部を構成するＭＯＳ構造キャパシタを適用した場合の広ダイナミックレンジを実現する動作を説明するための図である。
図７では、容量可変部を構成するＭＯＳ構造キャパシタとして、図６の第２の構成例のＭＯＳ構造キャパシタ８１Ａを適用した場合の例を示している。
図７（Ａ）は画素ＰＸＬの等価回路を示し、図７（Ｂ）は動作を説明するためのタイミングチャートを示し、図７（Ｃ）は動作の時間経過に伴う画素ＰＸＬの要部のポテンシャルの遷移を模式的に示している。
図７では、容量可変部を構成するＭＯＳ構造キャパシタとして、図６の第２の構成例のＭＯＳ構造キャパシタ８１Ａを適用した場合の例を示している。
図７（Ａ）は画素ＰＸＬの等価回路を示し、図７（Ｂ）は動作を説明するためのタイミングチャートを示し、図７（Ｃ）は動作の時間経過に伴う画素ＰＸＬの要部のポテンシャルの遷移を模式的に示している。
なお、本実施形態において、容量可変部８０によって設定される第１容量と第２容量は、第２容量の方が第１容量により大きいものとして説明する。それらの値は相対的なものであり、理解を容易にするために、リセット期間後、転送期間後の両期間においても第１容量と第２容量として説明する。
読み出しスキャン期間ＰＲＤＯにおいては、図７（Ｂ）に示すように、画素アレイの中のある一行を選択するために、その選択された行の各画素ＰＸＬに接続された制御線ＳＥＬがＨレベルに設定されて画素ＰＸＬの選択トランジスタＳＥＬ−Ｔｒが導通状態となる。
この選択状態において、リセット期間ＰＲにリセットトランジスタＲＳＴ−Ｔｒが、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲが経過した後（リセットトランジスタＲＳＴ−Ｔｒが非導通状態）、転送期間ＰＴが開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ１となる。
この選択状態において、リセット期間ＰＲにリセットトランジスタＲＳＴ−Ｔｒが、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲが経過した後（リセットトランジスタＲＳＴ−Ｔｒが非導通状態）、転送期間ＰＴが開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ１となる。
第１読み出し期間ＰＲＤ１が開始された後の時刻ｔ１に、容量変更信号ＣＳがＬレベルに設定され、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）は第１容量から変更されていない高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ１が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第１読み出し期間ＰＲＤ１において、時刻ｔ１に第１の高変換利得モード読み出しＨＣＧ１が行われた後、容量変更信号ＣＳがＨレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された低変換利得（第２変換利得）で画素信号の読み出しを行う第１の低変換利得モード読み出しＬＣＧ１が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された低変換利得（第２変換利得）で画素信号の読み出しを行う第１の低変換利得モード読み出しＬＣＧ１が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
ここで、第１読み出し期間ＰＲＤ１が終了し、転送期間ＰＴとなる。なお、このとき、容量変更信号ＣＳは、転送期間ＰＴが経過した後の所定期間Ｈレベルのままに保持される。
転送期間ＰＴに転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この転送期間ＰＴが経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ２となる。
転送期間ＰＴに転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この転送期間ＰＴが経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ２となる。
第２読み出し期間ＰＲＤ２が開始された後の時刻ｔ３に、容量変更信号ＣＳがＨレベルに設定された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された低変換利得（第２変換利得）で画素信号の読み出しを行う第２の低変換利得モード読み出しＬＣＧ２が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第２読み出し期間ＰＲＤ２において、時刻ｔ３に第２の低変換利得モード読み出しＬＣＧ２が行われた後、容量変更信号ＣＳがＬレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第２容量から第１容量に減少するように変更される。
そして、時刻ｔ４に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が低くなるように変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第２の高変換利得モード読み出しＨＣＧ２が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、時刻ｔ４に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が低くなるように変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第２の高変換利得モード読み出しＨＣＧ２が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、第２の高変換利得モード読み出しＨＣＧ２の読み出し信号ＶＳＬ（ＨＣＧ２）と第１の高変換利得モード読み出しＨＣＧ１の読み出し信号ＶＳＬ（ＨＣＧ１）との差分｛ＶＳＬ（ＨＣＧ２）−ＶＳＬ（ＨＣＧ１）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ２の読み出し信号ＶＳＬ（ＬＣＧ２）と第１の低変換利得モード読み出しＬＣＧ１の読み出し信号ＶＳＬ（ＬＣＧ１）との差分｛ＶＳＬ（ＬＣＧ２）−ＶＳＬ（ＬＣＧ１）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ２の読み出し信号ＶＳＬ（ＬＣＧ２）と第１の低変換利得モード読み出しＬＣＧ１の読み出し信号ＶＳＬ（ＬＣＧ１）との差分｛ＶＳＬ（ＬＣＧ２）−ＶＳＬ（ＬＣＧ１）｝がとられてＣＤＳ処理が行われる。
このように、第１の実施形態の固体撮像装置１０は、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得（第１変換利得）モードと低変換利得（第２変換利得）モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力する広ダイナミックレンジが実現される。
以上説明したように、本第１の実施形態によれば、一つの電荷の読み出し期間内の所定期間にＭＯＳ構造キャパシタ８１（８１Ａ）により構成される容量可変部８０（８０Ａ）によりフローティングディフュージョンＦＤの容量が変更されて、この読み出し期間内に変換利得が切り替えられる。
そして、読み出し部７０が、一つの読み出し期間に、容量可変部８０（８０Ａ）により設定される第１容量に応じた高変換利得（第１変換利得）で画素信号の読み出しを行う高変換利得（第１変換利得）モード読み出しと、容量可変部８０により設定される第２容量に応じた低変換利得（第２変換利得）で画素信号の読み出しを行う低変換利得（第２変換利得）モード読み出しと、を行う。
そして、読み出し部７０が、一つの読み出し期間に、容量可変部８０（８０Ａ）により設定される第１容量に応じた高変換利得（第１変換利得）で画素信号の読み出しを行う高変換利得（第１変換利得）モード読み出しと、容量可変部８０により設定される第２容量に応じた低変換利得（第２変換利得）で画素信号の読み出しを行う低変換利得（第２変換利得）モード読み出しと、を行う。
したがって、本第１の実施形態によれば、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得モードと低変換利得モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力することができ、高変換利得モードおよび低変換利得モード時のリセットノイズがキャンセルでき、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができる。
（第２の実施形態）
図８は、本発明の第２の実施形態に係る画素および容量可変部の構成例を示す図である。
図８は、本発明の第２の実施形態に係る画素および容量可変部の構成例を示す図である。
本第２の実施形態の容量可変部８０Ｂが、第１の実施形態の容量可変部８０と異なる点は、ＭＯＳ構造キャパシタで構成する代わりに、キャパシタ８２と、キャパシタ８２とフローティングディフュージョンＦＤ間に接続され、容量変更信号ＣＳＧに応じてオン、オフされるスイッチとしてのスイッチングトランジスタ８３とにより構成されている。
次に、本第２の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の広ダイナミックレンジを実現する動作について図９に関連付けて説明する。
図９は、本第２の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の広ダイナミックレンジを実現する動作を説明するための図である。
図９（Ａ）は画素ＰＸＬの等価回路を示し、図９（Ｂ）は動作を説明するためのタイミングチャートを示し、図９（Ｃ）は動作の時間経過に伴う画素ＰＸＬの要部のポテンシャルの遷移を模式的に示し、図９（Ｄ）は照度とＣＤＳ出力との関係を示している。
図９（Ａ）は画素ＰＸＬの等価回路を示し、図９（Ｂ）は動作を説明するためのタイミングチャートを示し、図９（Ｃ）は動作の時間経過に伴う画素ＰＸＬの要部のポテンシャルの遷移を模式的に示し、図９（Ｄ）は照度とＣＤＳ出力との関係を示している。
読み出しスキャン期間ＰＲＤＯにおいては、図９（Ｂ）に示すように、画素アレイの中のある一行を選択するために、その選択された行の各画素ＰＸＬに接続された制御線ＳＥＬがＨレベルに設定されて画素ＰＸＬの選択トランジスタＳＥＬ−Ｔｒが導通状態となる。
この選択状態において、リセット期間ＰＲにリセットトランジスタＲＳＴ−Ｔｒが、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲが経過した後（リセットトランジスタＲＳＴ−Ｔｒが非導通状態）、転送期間ＰＴが開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ１１となる。
リセット期間ＰＲの開始と略並行して、容量変更信号ＣＳＧがＨレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
この選択状態において、リセット期間ＰＲにリセットトランジスタＲＳＴ−Ｔｒが、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲが経過した後（リセットトランジスタＲＳＴ−Ｔｒが非導通状態）、転送期間ＰＴが開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ１１となる。
リセット期間ＰＲの開始と略並行して、容量変更信号ＣＳＧがＨレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
第１読み出し期間ＰＲＤ１１が開始された後の時刻ｔ１に、容量変更信号ＣＳＧがＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に変更された低変換利得（第２変換利得）で画素信号の読み出しを行う第１の低変換利得モード読み出しＬＣＧ１１が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ１１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ１１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第１読み出し期間ＰＲＤ１１において、時刻ｔ１に第１の低変換利得モード読み出しＬＣＧ１１が行われた後、容量変更信号ＣＳＧがＬレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第２容量から第１容量に減少するように変更される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ１１が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ１１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ１１が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ１１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
ここで、第１読み出し期間ＰＲＤ１１が終了し、第１転送期間ＰＴ１１となる。なお、このとき、容量変更信号ＣＳＧは、第１転送期間ＰＴ１１が経過した後の略次の第２転送期間ＰＴ１２が開始される直前までの所定期間Ｌレベルのままに保持される。
第１転送期間ＰＴ１１に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ１１が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ１２となる。
第１転送期間ＰＴ１１に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ１１が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ１２となる。
第２読み出し期間ＰＲＤ１２が開始された後の時刻ｔ３に、容量変更信号ＣＳＧがＬレベルに設定された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第１容量に設定された高変換利得（第１変換利得）で画素信号の読み出しを行う第２の高変換利得モード読み出しＨＣＧ１２が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ１２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ１２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第２読み出し期間ＰＲＤ１２において、時刻ｔ３に第２の高変換利得モード読み出しＨＣＧ１２が行われた後、容量変更信号ＣＳＧがＨレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
この容量変更と略並行して、第２転送期間ＰＴ１２となる。なお、このとき、容量変更信号ＣＳＧは、第２転送期間ＰＴ１２が経過した後、制御線ＳＥＬがＬレベルに切り替えられるまでＨレベルのままに保持される。
第２転送期間ＰＴ１２に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ１２が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ１３となる。
この容量変更と略並行して、第２転送期間ＰＴ１２となる。なお、このとき、容量変更信号ＣＳＧは、第２転送期間ＰＴ１２が経過した後、制御線ＳＥＬがＬレベルに切り替えられるまでＨレベルのままに保持される。
第２転送期間ＰＴ１２に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ１２が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ１３となる。
第３読み出し期間ＰＲＤ１３が開始された後の時刻ｔ４に、容量変更信号ＣＳＧがＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に設定された低変換利得（第２変換利得）で画素信号の読み出しを行う第２の低変換利得モード読み出しＬＣＧ１２が行われる。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ１２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ１２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、第２の高変換利得モード読み出しＨＣＧ１２の読み出し信号ＶＳＬ（ＨＣＧ１２）と第１の高変換利得モード読み出しＨＣＧ１１の読み出し信号ＶＳＬ（ＨＣＧ１１）との差分｛ＶＳＬ（ＨＣＧ１２）−ＶＳＬ（ＨＣＧ１１）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ１２の読み出し信号ＶＳＬ（ＬＣＧ１２）と第１の低変換利得モード読み出しＬＣＧ１１の読み出し信号ＶＳＬ（ＬＣＧ１１）との差分｛ＶＳＬ（ＬＣＧ１２）−ＶＳＬ（ＬＣＧ１１）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ１２の読み出し信号ＶＳＬ（ＬＣＧ１２）と第１の低変換利得モード読み出しＬＣＧ１１の読み出し信号ＶＳＬ（ＬＣＧ１１）との差分｛ＶＳＬ（ＬＣＧ１２）−ＶＳＬ（ＬＣＧ１１）｝がとられてＣＤＳ処理が行われる。
本第２の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。
すなわち、本第２の実施形態によれば、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得モードと低変換利得モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力することができ、高変換利得モードおよび低変換利得モード時のリセットノイズがキャンセルでき、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるという効果を得ることができる。
すなわち、本第２の実施形態によれば、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得モードと低変換利得モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力することができ、高変換利得モードおよび低変換利得モード時のリセットノイズがキャンセルでき、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるという効果を得ることができる。
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る画素部および容量可変部の構成例を示す図である。
図１０は、本発明の第３の実施形態に係る画素部および容量可変部の構成例を示す図である。
本第３の実施形態の容量可変部８０Ｃが、第１の実施形態の容量可変部８０と異なる点は次の通りである。
第１および第２の実施形態では、容量可変部はＭＯＳ構造キャパシタ、スイッチとキャパシタで構成されている。
第１および第２の実施形態では、容量可変部はＭＯＳ構造キャパシタ、スイッチとキャパシタで構成されている。
これに対して、本第３の実施形態においては、容量可変部８０Ｃは、キャパシタではなく、列方向に隣接する２つの画素ＰＸＬｎ，ＰＸＬｎ＋１のフローティングディフュージョンＦＤ間に形成される配線ＷＲに接続（配置）された第１ビンニングスイッチ８４ｎ、および画素ＰＸＬｎ＋１のフローティングディフュージョンＦＤと電源線ＶＤＤとの間に接続された第１ビンニングスイッチ８４ｎ＋１により構成されている。
本第３の実施形態では、容量変更信号ＢＩＮｎ，ＢＩＮｎ＋１により第１ビンニングスイッチ８４ｎ，８４ｎ＋１をオン、オフすることにより、接続するフローティングディフュージョンＦＤ数を１または複数（本例では２）に切り替えて、読み出し対象画素のフローティングディフュージョンＦＤの容量を変更し、読み出される画素ＰＸＬｎまたはＰＸＬｎ＋１のフローティングディフュージョンＦＤの変換利得を切り替える。
本第３の実施形態では、容量変更信号ＢＩＮｎ，ＢＩＮｎ＋１により第１ビンニングスイッチ８４ｎ，８４ｎ＋１をオン、オフすることにより、接続するフローティングディフュージョンＦＤ数を１または複数（本例では２）に切り替えて、読み出し対象画素のフローティングディフュージョンＦＤの容量を変更し、読み出される画素ＰＸＬｎまたはＰＸＬｎ＋１のフローティングディフュージョンＦＤの変換利得を切り替える。
換言すると、第３の実施形態においては、１列の隣接する２画素ＰＸＬｎ，ＰＸＬｎ＋１でリセット素子が共有され、画素ＰＸＬｎのフローティングディフュージョンＦＤと電源線ＶＤＤ間が、配線ＷＲに縦続接続するように形成される第１ビンニングスイッチ８４ｎ、８４ｎ＋１を介して接続され、第１ビンニングスイッチ８４ｎと８４ｎ＋１との配線ＷＲ上の接続ノードＮＤｎ＋１と画素ＰＸＬｎ＋１のフローティングディフュージョンＦＤが接続されている。
第３の実施形態では、第１ビンニングスイッチ８４ｎ＋１が共有のリセット素子として機能する。
第３の実施形態では、第１ビンニングスイッチ８４ｎ＋１が共有のリセット素子として機能する。
本実施形態において、第１ビンニングスイッチ８４（・・，ｎ−１，ｎ，ｎ＋１，・・）はたとえばｎチャネルのＭＯＳ（ＮＭＯＳ）トランジスタにより形成されている。
以下の説明では、ビンニングスイッチをビンニングトランジスタと呼ぶ場合もある。
以下の説明では、ビンニングスイッチをビンニングトランジスタと呼ぶ場合もある。
このように、第１ビンニングトランジスタ８４ｎ，８４ｎ＋１を設けたことにより、画素ＰＸＬｎ，ＰＸＬｎ＋１はキャパシタおよびリセットトランジスタが不要となり、画素内のトランジスタ数を少なくすることができ、フォトダイオードＰＤの開口率を高く、光電変換感度や飽和電子数を高めることができる。
本第３の実施形態においては、第１ビンニングトランジスタ８４ｎ，８４ｎ＋１がリセット素子としての機能を併せ持つ。
そして、第１ビンニングトランジスタ８４ｎ，８４ｎ＋１を介して接続される複数（本例では２）の画素の全画素で、リセット期間ＰＲにフローティングディフュージョンＦＤの電荷を排出する第１ビンニングトランジスタ８４ｎ＋１によるリセット素子を共有している。
本第３の実施形態においては、第１ビンニングトランジスタ８４ｎ，８４ｎ＋１がリセット素子としての機能を併せ持つ。
そして、第１ビンニングトランジスタ８４ｎ，８４ｎ＋１を介して接続される複数（本例では２）の画素の全画素で、リセット期間ＰＲにフローティングディフュージョンＦＤの電荷を排出する第１ビンニングトランジスタ８４ｎ＋１によるリセット素子を共有している。
本第３の実施形態においては、読み出し画素ＰＸＬｎ＋１に対応する容量変更信号ＢＩＮｎ＋１をＬレベルにすることにより、非リセット状態にする。
このように、本第３の実施形態においては、リセット素子を１列の２画素で共有する画素を備えることから、フローティングディフュージョンＦＤのリセット時において、フローティングディフュージョンＦＤとリセット電極間の抵抗が低いため、リセット動作の高速性に優れる。
次に、本第３の実施形態に係る容量可変部にビンニングスイッチ（ビンニングトランジスタ）を適用した場合の広ダイナミックレンジを実現する動作について図１１に関連付けて説明する。
図１１は、本第３の実施形態に係る容量可変部にビンニングスイッチ（ビンニングトランジスタ）を適用した場合の広ダイナミックレンジを実現する動作を説明するためのタイミングチャートである。
読み出しスキャン期間ＰＲＤＯにおいては、図１１に示すように、画素アレイの中のある一行、たとえば第ｎ行を選択するために、その選択された行の各画素ＰＸＬｎに接続された制御線ＳＥＬがＨレベルに設定されて画素ＰＸＬｎの選択トランジスタＳＥＬ−Ｔｒが導通状態となる。
この選択状態において、リセット期間ＰＲ２１に全ての第１ビンニングトランジスタ８４ｎ，８４ｎ＋１（８４ｎ−１・・・）が、容量変更信号ＢＩＮｎ，ＢＩＮｎ＋１がリセット信号としてＨレベルの期間に選択されて導通状態となり、各フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲ２１が経過した後、容量変更信号ＢＩＮｎ＋１がＬレベルに切り替えられ、第１ビンニングトランジスタ８４ｎ＋１が非導通状態に切り替えられる。
一方、容量変更信号ＢＩＮｎはＨレベルのままに保持されて、第１ビンニングトランジスタ８４ｎが導通状態に保持される。
第１ビンニングトランジスタ８４ｎ＋１が非導通状態に切り替えられ、第１ビンニングトランジスタ８４ｎが導通状態に保持されることによりリセット期間ＰＲ２１が終了し、画素ＰＸＬｎのフローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
そして、転送期間ＰＴ２１が開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ２１となる。
この選択状態において、リセット期間ＰＲ２１に全ての第１ビンニングトランジスタ８４ｎ，８４ｎ＋１（８４ｎ−１・・・）が、容量変更信号ＢＩＮｎ，ＢＩＮｎ＋１がリセット信号としてＨレベルの期間に選択されて導通状態となり、各フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲ２１が経過した後、容量変更信号ＢＩＮｎ＋１がＬレベルに切り替えられ、第１ビンニングトランジスタ８４ｎ＋１が非導通状態に切り替えられる。
一方、容量変更信号ＢＩＮｎはＨレベルのままに保持されて、第１ビンニングトランジスタ８４ｎが導通状態に保持される。
第１ビンニングトランジスタ８４ｎ＋１が非導通状態に切り替えられ、第１ビンニングトランジスタ８４ｎが導通状態に保持されることによりリセット期間ＰＲ２１が終了し、画素ＰＸＬｎのフローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
そして、転送期間ＰＴ２１が開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ２１となる。
第１読み出し期間ＰＲＤ２１が開始された後の時刻ｔ１に、容量変更信号ＢＩＮｎがＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に変更された低変換利得（第２変換利得）で画素信号の読み出しを行う第１の低変換利得モード読み出しＬＣＧ２１が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第１読み出し期間ＰＲＤ２１において、時刻ｔ１に第１の低変換利得モード読み出しＬＣＧ２１が行われた後、容量変更信号ＢＩＮｎがＬレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第２容量から第１容量に減少するように変更される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ２１が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ２１が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
ここで、第１読み出し期間ＰＲＤ２１が終了し、第１転送期間ＰＴ２１となる。なお、このとき、容量変更信号ＢＩＮｎは、第１転送期間ＰＴ２１が経過した後の略次の第２転送期間ＰＴ２２が開始される直前までの所定期間Ｌレベルのままに保持される。
第１転送期間ＰＴ２１に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ２１が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ２２となる。
第１転送期間ＰＴ２１に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ２１が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ２２となる。
第２読み出し期間ＰＲＤ２２が開始された後の時刻ｔ３に、容量変更信号ＢＩＮｎがＬレベルに設定された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第１容量に設定された高変換利得（第１変換利得）で画素信号の読み出しを行う第２の高変換利得モード読み出しＨＣＧ２２が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第２読み出し期間ＰＲＤ２２において、時刻ｔ３に第２の高変換利得モード読み出しＨＣＧ２２が行われた後、容量変更信号ＢＩＮｎがＨレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
この容量変更と略並行して、第２転送期間ＰＴ２２となる。なお、このとき、容量変更信号ＢＩＮｎは、第２転送期間ＰＴ２２が経過した後もＨレベルのままに保持される。
第２転送期間ＰＴ２２に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ２２が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ２３となる。
この容量変更と略並行して、第２転送期間ＰＴ２２となる。なお、このとき、容量変更信号ＢＩＮｎは、第２転送期間ＰＴ２２が経過した後もＨレベルのままに保持される。
第２転送期間ＰＴ２２に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ２２が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ２３となる。
第３読み出し期間ＰＲＤ２３が開始された後の時刻ｔ４に、容量変更信号ＢＩＮｎがＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に設定された低変換利得（第２変換利得）で画素信号の読み出しを行う第２の低変換利得モード読み出しＬＣＧ２２が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、第２の高変換利得モード読み出しＨＣＧ２２の読み出し信号ＶＳＬ（ＨＣＧ２２）と第１の高変換利得モード読み出しＨＣＧ２１の読み出し信号ＶＳＬ（ＨＣＧ２１）との差分｛ＶＳＬ（ＨＣＧ２２）−ＶＳＬ（ＨＣＧ２１）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ２２の読み出し信号ＶＳＬ（ＬＣＧ２２）と第１の低変換利得モード読み出しＬＣＧ２１の読み出し信号ＶＳＬ（ＬＣＧ２１）との差分｛ＶＳＬ（ＬＣＧ２２）−ＶＳＬ（ＬＣＧ２１）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ２２の読み出し信号ＶＳＬ（ＬＣＧ２２）と第１の低変換利得モード読み出しＬＣＧ２１の読み出し信号ＶＳＬ（ＬＣＧ２１）との差分｛ＶＳＬ（ＬＣＧ２２）−ＶＳＬ（ＬＣＧ２１）｝がとられてＣＤＳ処理が行われる。
次に、図１１に示すように、画素アレイの中の第ｎ行の次の行、たとえば第ｎ＋１行を選択するために、第ｎ行に代えて、その選択された第ｎ＋１行の各画素ＰＸＬｎ＋１に接続された制御線ＳＥＬがＨレベルに設定されて画素ＰＸＬｎ＋１の選択トランジスタＳＥＬ−Ｔｒが導通状態となる。
このとき、容量変更信号ＢＩＮｎは第ｎ行アクセス時のＨレベルのままに保持されている。
そして、この選択状態において、リセット期間ＰＲ２２に全ての第１ビンニングトランジスタ８４ｎ，８４ｎ＋１（８４ｎ−１・・・）が、容量変更信号ＢＩＮｎ，ＢＩＮｎ＋１がリセット信号としてＨレベルの期間に選択されて導通状態となり、各フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲ２２が経過した後、容量変更信号ＢＩＮｎ＋１がＬレベルに切り替えられ、第１ビンニングトランジスタ８４ｎ＋１が非導通状態に切り替えられる。
一方、容量変更信号ＢＩＮｎはＨレベルのままに保持されて、第１ビンニングトランジスタ８４ｎが導通状態に保持される。
第１ビンニングトランジスタ８４ｎ＋１が非導通状態に切り替えられ、第１ビンニングトランジスタ８４ｎが導通状態に保持されることによりリセット期間ＰＲ２２が終了し、画素ＰＸＬｎ＋１のフローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
そして、転送期間ＰＴ２３が開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ２４となる。
このとき、容量変更信号ＢＩＮｎは第ｎ行アクセス時のＨレベルのままに保持されている。
そして、この選択状態において、リセット期間ＰＲ２２に全ての第１ビンニングトランジスタ８４ｎ，８４ｎ＋１（８４ｎ−１・・・）が、容量変更信号ＢＩＮｎ，ＢＩＮｎ＋１がリセット信号としてＨレベルの期間に選択されて導通状態となり、各フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲ２２が経過した後、容量変更信号ＢＩＮｎ＋１がＬレベルに切り替えられ、第１ビンニングトランジスタ８４ｎ＋１が非導通状態に切り替えられる。
一方、容量変更信号ＢＩＮｎはＨレベルのままに保持されて、第１ビンニングトランジスタ８４ｎが導通状態に保持される。
第１ビンニングトランジスタ８４ｎ＋１が非導通状態に切り替えられ、第１ビンニングトランジスタ８４ｎが導通状態に保持されることによりリセット期間ＰＲ２２が終了し、画素ＰＸＬｎ＋１のフローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
そして、転送期間ＰＴ２３が開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ２４となる。
第１読み出し期間ＰＲＤ２４が開始された後の時刻ｔ１に、容量変更信号ＢＩＮｎがＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に変更された低変換利得（第２変換利得）で画素信号の読み出しを行う第１の低変換利得モード読み出しＬＣＧ２３が行われる。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２３）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２３）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第１読み出し期間ＰＲＤ２４において、時刻ｔ１に第１の低変換利得モード読み出しＬＣＧ２３が行われた後、容量変更信号ＢＩＮｎがＬ（ローレベル）に切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第２容量から第１容量に減少するように変更される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ２３が行われる。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２３）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ２３が行われる。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２３）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
ここで、第１読み出し期間ＰＲＤ２４が終了し、第１転送期間ＰＴ２３となる。なお、このとき、容量変更信号ＢＩＮｎは、第１転送期間ＰＴ２３が経過した後の略次の第２転送期間ＰＴ２４が開始される直前までの所定期間Ｌレベルのままに保持される。
第１転送期間ＰＴ２３に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ２３が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ２５となる。
第１転送期間ＰＴ２３に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ２３が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ２５となる。
第２読み出し期間ＰＲＤ２５が開始された後の時刻ｔ３に、容量変更信号ＢＩＮｎがＬレベルに設定された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第１容量に設定された高変換利得（第１変換利得）で画素信号の読み出しを行う第２の高変換利得モード読み出しＨＣＧ２４が行われる。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２４）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ２４）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第２読み出し期間ＰＲＤ２５において、時刻ｔ３に第２の高変換利得モード読み出しＨＣＧ２４が行われた後、容量変更信号ＢＩＮｎがＨレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
この容量変更と略並行して、第２転送期間ＰＴ２４となる。なお、このとき、容量変更信号ＢＩＮｎは、第２転送期間ＰＴ２４が経過した後もＨレベルのままに保持される。
第２転送期間ＰＴ２４に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ２４が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ２６となる。
この容量変更と略並行して、第２転送期間ＰＴ２４となる。なお、このとき、容量変更信号ＢＩＮｎは、第２転送期間ＰＴ２４が経過した後もＨレベルのままに保持される。
第２転送期間ＰＴ２４に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ２４が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ２６となる。
第３読み出し期間ＰＲＤ２６が開始された後の時刻ｔ４に、容量変更信号ＢＩＮｎがＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に設定された低変換利得（第２変換利得）で画素信号の読み出しを行う第２の低変換利得モード読み出しＬＣＧ２４が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２４）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ２４）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、第２の高変換利得モード読み出しＨＣＧ２４の読み出し信号ＶＳＬ（ＨＣＧ２４）と第１の高変換利得モード読み出しＨＣＧ２３の読み出し信号ＶＳＬ（ＨＣＧ２３）との差分｛ＶＳＬ（ＨＣＧ２４）−ＶＳＬ（ＨＣＧ２３）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ２４の読み出し信号ＶＳＬ（ＬＣＧ２４）と第１の低変換利得モード読み出しＬＣＧ２３の読み出し信号ＶＳＬ（ＬＣＧ２３）との差分｛ＶＳＬ（ＬＣＧ２４）−ＶＳＬ（ＬＣＧ２３）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ２４の読み出し信号ＶＳＬ（ＬＣＧ２４）と第１の低変換利得モード読み出しＬＣＧ２３の読み出し信号ＶＳＬ（ＬＣＧ２３）との差分｛ＶＳＬ（ＬＣＧ２４）−ＶＳＬ（ＬＣＧ２３）｝がとられてＣＤＳ処理が行われる。
本第３の実施形態によれば、上述した第１および第２の実施形態と同様の効果を得ることができる。
すなわち、本第３の実施形態によれば、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得モードと低変換利得モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力することができ、高変換利得モードおよび低変換利得モード時のリセットノイズがキャンセルでき、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるという効果を得ることができる。
すなわち、本第３の実施形態によれば、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得モードと低変換利得モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力することができ、高変換利得モードおよび低変換利得モード時のリセットノイズがキャンセルでき、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるという効果を得ることができる。
さらに、本第３の実施形態によれば、フローティングディフュージョンＦＤの接続数を柔軟に切り替えることが可能であり、ダイナミックレンジの拡張性に優れる。また、画素内のトランジスタ数が少ないため、ＰＤ開口率を高く、光電変換感度や飽和電子数を高めることができる。
また、本第３の実施形態によれば、リセット素子を１列の２画素で共有する画素を備えることから、フローティングディフュージョンＦＤのリセット時において、フローティングディフュージョンＦＤとリセット電極間の抵抗が低いため、リセット動作の高速性に優れるという利点がある。
また、本第３の実施形態によれば、リセット素子を１列の２画素で共有する画素を備えることから、フローティングディフュージョンＦＤのリセット時において、フローティングディフュージョンＦＤとリセット電極間の抵抗が低いため、リセット動作の高速性に優れるという利点がある。
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る画素部および容量可変部の構成例を示す図である。
図１２は、本発明の第４の実施形態に係る画素部および容量可変部の構成例を示す図である。
本第４の実施形態の容量可変部８０Ｄが、第３の実施形態の容量可変部８０Ｃと異なる点は次の通りである。
上記第３の実施形態においては、１列の隣接する２画素ＰＸＬｎ，ＰＸＬｎ＋１でリセット素子が共有され、画素ＰＸＬｎのフローティングディフュージョンＦＤと電源線ＶＤＤ間が、配線ＷＲに縦続接続するように形成される第１ビンニングトランジスタ（スイッチ）８４ｎ、８４ｎ＋１を介して接続され、第１ビンニングトランジスタ（スイッチ）８４ｎと８４ｎ＋１との配線ＷＲ上の接続ノードＮＤｎ＋１と画素ＰＸＬｎ＋１のフローティングディフュージョンＦＤが接続されている。
第３の実施形態では、第１ビンニングトランジスタ（スイッチ）８４ｎ＋１が共有のリセット素子として機能する。
第３の実施形態では、第１ビンニングトランジスタ（スイッチ）８４ｎ＋１が共有のリセット素子として機能する。
これに対して、本第４の実施形態においては、１列全画素・・ＰＸＬｎ−１，ＰＸＬｎ，ＰＸＬｎ＋１・・でリセット素子が共有され、たとえば１列の一端側の画素ＰＸＬ０（図１２には図示せず）のフローティングディフュージョンＦＤと１列の他端側の画素ＰＸＬＮ−１に近接して形成される電源線ＶＤＤ（図１２には図示せず）間が、配線ＷＲに各画素に対応しつつ縦続接続するように形成される第１ビンニングトランジスタ（スイッチ）・・８４ｎ−１，８４ｎ、８４ｎ＋１を・・介して接続され、第１ビンニングスイッチ間の配線ＷＲ上のノード・・ＮＤｎ−１，ＮＤｎ，ＮＤｎ＋１・・と対応する画素・・ＰＸＬｎ−１，ＰＸＬｎ，ＰＸＬｎ＋１・・のフローティングディフュージョンＦＤが接続されている。
第４の実施形態では、最も他端側となる図示しない第１ビンニングトランジスタ（スイッチ）８４Ｎ−１が共有のリセット素子として機能する。
第４の実施形態では、最も他端側となる図示しない第１ビンニングトランジスタ（スイッチ）８４Ｎ−１が共有のリセット素子として機能する。
このような構成により、本第４の実施形態によれば、フローティングディフュージョンＦＤの接続数を柔軟に切り替えることが可能であり、ダイナミックレンジの拡張性に優れる。また、画素内のトランジスタ数が少ないため、ＰＤ開口率を高く、光電変換感度や飽和電子数を高めることができる。
次に、本第４の実施形態に係る容量可変部にビンニングスイッチ（ビンニングトランジスタ）を適用した場合の広ダイナミックレンジを実現する動作について図１３に関連付けて説明する。
図１３は、本第４の実施形態に係る容量可変部にビンニングスイッチ（ビンニングトランジスタ）を適用した場合の広ダイナミックレンジを実現する動作を説明するためのタイミングチャートである。
本第４の実施形態においては、読み出し画素の列方向に両端の画素に対応する容量変更信号をＬレベルにすることにより、非リセット状態にする。
たとえば、読み出し画素ＰＸＬｎの列方向に両端の画素ＰＸＬｎ−１，ＰＸＬｎ＋１に対応する容量変更信号ＢＩＮｎ−１，ＢＩＮｎ＋１をＬレベルにすることにより、非リセット状態にする。
またたとえば、読み出し画素ＰＸＬｎ＋１の列方向に両端の画素ＰＸＬｎ，ＰＸＬｎ＋２（図示せず）に対応する容量変更信号ＢＩＮｎ，ＢＩＮｎ＋２（図示せず）をＬレベルにすることにより、非リセット状態にする。
たとえば、読み出し画素ＰＸＬｎの列方向に両端の画素ＰＸＬｎ−１，ＰＸＬｎ＋１に対応する容量変更信号ＢＩＮｎ−１，ＢＩＮｎ＋１をＬレベルにすることにより、非リセット状態にする。
またたとえば、読み出し画素ＰＸＬｎ＋１の列方向に両端の画素ＰＸＬｎ，ＰＸＬｎ＋２（図示せず）に対応する容量変更信号ＢＩＮｎ，ＢＩＮｎ＋２（図示せず）をＬレベルにすることにより、非リセット状態にする。
ただし、これは一例であって、接続するフローティングディフュージョンの数を多くする場合には、真に隣接する画素に対応する容量変更信号ＢＩＮをＬレベルにせず、その接続態様に応じて複数（２またはそれ以上）行離れた画素に対応する容量変更信号ＢＩＮをＬレベルにすることにより、非リセット状態にする。
読み出しスキャン期間ＰＲＤＯにおいては、図１３に示すように、画素アレイの中のある一行、たとえば第ｎ行を選択するために、その選択された行の各画素ＰＸＬｎに接続された制御線ＳＥＬがＨレベルに設定されて画素ＰＸＬｎの選択トランジスタＳＥＬ−Ｔｒが導通状態となる。
この選択状態において、リセット期間ＰＲ３１に全ての第１ビンニングトランジスタ８４ｎ−１，８４ｎ，８４ｎ＋１が、容量変更信号ＢＩＮｎ−１，ＢＩＮｎ，ＢＩＮｎ＋１がリセット信号としてＨレベルの期間に選択されて導通状態となり、各フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲ３１が経過した後、容量変更信号ＢＩＮｎ−１，ＢＩＮｎ＋１がＬレベルに切り替えられ、第１ビンニングトランジスタ８４ｎ−１，８４ｎ＋１が非導通状態に切り替えられる。
一方、容量変更信号ＢＩＮｎはＨレベルのままに保持されて、第１ビンニングトランジスタ８４ｎが導通状態に保持される。
第１ビンニングトランジスタ８４ｎ−１，８４ｎ＋１が非導通状態に切り替えられ、第１ビンニングトランジスタ８４ｎが導通状態に保持されることによりリセット期間ＰＲ３１が終了し、画素ＰＸＬｎのフローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
そして、転送期間ＰＴ３１が開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ３１となる。
この選択状態において、リセット期間ＰＲ３１に全ての第１ビンニングトランジスタ８４ｎ−１，８４ｎ，８４ｎ＋１が、容量変更信号ＢＩＮｎ−１，ＢＩＮｎ，ＢＩＮｎ＋１がリセット信号としてＨレベルの期間に選択されて導通状態となり、各フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲ３１が経過した後、容量変更信号ＢＩＮｎ−１，ＢＩＮｎ＋１がＬレベルに切り替えられ、第１ビンニングトランジスタ８４ｎ−１，８４ｎ＋１が非導通状態に切り替えられる。
一方、容量変更信号ＢＩＮｎはＨレベルのままに保持されて、第１ビンニングトランジスタ８４ｎが導通状態に保持される。
第１ビンニングトランジスタ８４ｎ−１，８４ｎ＋１が非導通状態に切り替えられ、第１ビンニングトランジスタ８４ｎが導通状態に保持されることによりリセット期間ＰＲ３１が終了し、画素ＰＸＬｎのフローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
そして、転送期間ＰＴ３１が開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ３１となる。
第１読み出し期間ＰＲＤ３１が開始された後の時刻ｔ１に、容量変更信号ＢＩＮｎがＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に変更された低変換利得（第２変換利得）で画素信号の読み出しを行う第１の低変換利得モード読み出しＬＣＧ３１が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ３１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ３１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第１読み出し期間ＰＲＤ３１において、時刻ｔ１に第１の低変換利得モード読み出しＬＣＧ３１が行われた後、容量変更信号ＢＩＮｎがＬ（ローレベル）に切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第２容量から第１容量に減少するように変更される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ３１が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ３１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ３１が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ３１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
ここで、第１読み出し期間ＰＲＤ３１が終了し、第１転送期間ＰＴ３１となる。なお、このとき、容量変更信号ＢＩＮｎは、第１転送期間ＰＴ３１が経過した後の略次の第２転送期間ＰＴ３２が開始される直前までの所定期間Ｌレベルのままに保持される。
第１転送期間ＰＴ３１に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ３１が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ３２となる。
第１転送期間ＰＴ３１に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ３１が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ３２となる。
第２読み出し期間ＰＲＤ３２が開始された後の時刻ｔ３に、容量変更信号ＢＩＮｎがＬレベルに設定された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第１容量に設定された高変換利得（第１変換利得）で画素信号の読み出しを行う第２の高変換利得モード読み出しＨＣＧ３２が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ３２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ３２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第２読み出し期間ＰＲＤ３２において、時刻ｔ３に第２の高変換利得モード読み出しＨＣＧ３２が行われた後、容量変更信号ＢＩＮｎがＨレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
この容量変更と略並行して、第２転送期間ＰＴ３２となる。なお、このとき、容量変更信号ＢＩＮｎは、第２転送期間ＰＴ３２が経過した後もＨレベルのままに保持される。
第２転送期間ＰＴ３２に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ３２が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ３３となる。
この容量変更と略並行して、第２転送期間ＰＴ３２となる。なお、このとき、容量変更信号ＢＩＮｎは、第２転送期間ＰＴ３２が経過した後もＨレベルのままに保持される。
第２転送期間ＰＴ３２に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ３２が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ３３となる。
第３読み出し期間ＰＲＤ３３が開始された後の時刻ｔ４に、容量変更信号ＢＩＮｎがＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に設定された低変換利得（第２変換利得）で画素信号の読み出しを行う第２の低変換利得モード読み出しＬＣＧ３２が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ３２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ３２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、第２の高変換利得モード読み出しＨＣＧ３２の読み出し信号ＶＳＬ（ＨＣＧ３２）と第１の高変換利得モード読み出しＨＣＧ３１の読み出し信号ＶＳＬ（ＨＣＧ３１）との差分｛ＶＳＬ（ＨＣＧ３２）−ＶＳＬ（ＨＣＧ３１）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ３２の読み出し信号ＶＳＬ（ＬＣＧ３２）と第１の低変換利得モード読み出しＬＣＧ３１の読み出し信号ＶＳＬ（ＬＣＧ３１）との差分｛ＶＳＬ（ＬＣＧ３２）−ＶＳＬ（ＬＣＧ３１）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ３２の読み出し信号ＶＳＬ（ＬＣＧ３２）と第１の低変換利得モード読み出しＬＣＧ３１の読み出し信号ＶＳＬ（ＬＣＧ３１）との差分｛ＶＳＬ（ＬＣＧ３２）−ＶＳＬ（ＬＣＧ３１）｝がとられてＣＤＳ処理が行われる。
次に、図１３に示すように、画素アレイの中の第ｎ行の次の行、たとえば第ｎ＋１行を選択するために、第ｎ行に代えて、その選択された第ｎ＋１行の各画素ＰＸＬｎ＋１に接続された制御線ＳＥＬがＨレベルに設定されて画素ＰＸＬｎ＋１の選択トランジスタＳＥＬ−Ｔｒが導通状態となる。
このとき、容量変更信号ＢＩＮｎは第ｎ行アクセス時のＨレベルのままに保持されている。
そして、この選択状態において、リセット期間ＰＲ３２に全ての第１ビンニングトランジスタ８４ｎ−１，８４ｎ，８４ｎ＋１が、容量変更信号ＢＩＮｎ−１，ＢＩＮｎ，ＢＩＮｎ＋１がリセット信号としてＨレベルの期間に選択されて導通状態となり、各フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲ３２が経過した後、容量変更信号ＢＩＮｎがＬレベルに切り替えられ、第１ビンニングトランジスタ８４ｎが非導通状態に切り替えられる。
一方、容量変更信号ＢＩＮｎ＋１，ＢＩＮｎ−１はＨレベルのままに保持されて、第１ビンニングトランジスタ８４ｎ＋１，８４ｎ−１が導通状態に保持される。
第１ビンニングトランジスタ８４ｎが非導通状態に切り替えられ、第１ビンニングトランジスタ８４ｎ＋１，８４ｎ−１が導通状態に保持されることによりリセット期間ＰＲ３２が終了し、画素ＰＸＬｎ＋１のフローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
そして、転送期間ＰＴ３３が開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ３４となる。
このとき、容量変更信号ＢＩＮｎは第ｎ行アクセス時のＨレベルのままに保持されている。
そして、この選択状態において、リセット期間ＰＲ３２に全ての第１ビンニングトランジスタ８４ｎ−１，８４ｎ，８４ｎ＋１が、容量変更信号ＢＩＮｎ−１，ＢＩＮｎ，ＢＩＮｎ＋１がリセット信号としてＨレベルの期間に選択されて導通状態となり、各フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲ３２が経過した後、容量変更信号ＢＩＮｎがＬレベルに切り替えられ、第１ビンニングトランジスタ８４ｎが非導通状態に切り替えられる。
一方、容量変更信号ＢＩＮｎ＋１，ＢＩＮｎ−１はＨレベルのままに保持されて、第１ビンニングトランジスタ８４ｎ＋１，８４ｎ−１が導通状態に保持される。
第１ビンニングトランジスタ８４ｎが非導通状態に切り替えられ、第１ビンニングトランジスタ８４ｎ＋１，８４ｎ−１が導通状態に保持されることによりリセット期間ＰＲ３２が終了し、画素ＰＸＬｎ＋１のフローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
そして、転送期間ＰＴ３３が開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ３４となる。
第１読み出し期間ＰＲＤ３４が開始された後の時刻ｔ１に、容量変更信号ＢＩＮｎ＋１がＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に変更された低変換利得（第２変換利得）で画素信号の読み出しを行う第１の低変換利得モード読み出しＬＣＧ３３が行われる。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ３３）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ３３）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第１読み出し期間ＰＲＤ３４において、時刻ｔ１に第１の低変換利得モード読み出しＬＣＧ３３が行われた後、容量変更信号ＢＩＮｎ＋１がＬ（ローレベル）に切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第２容量から第１容量に減少するように変更される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ３３が行われる。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ３３）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、時刻ｔ２に、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が変更された高変換利得（第１変換利得）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ３３が行われる。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ３３）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
ここで、第１読み出し期間ＰＲＤ３４が終了し、第１転送期間ＰＴ３３となる。なお、このとき、容量変更信号ＢＩＮｎ＋１は、第１転送期間ＰＴ３３が経過した後の略次の第２転送期間ＰＴ３４が開始される直前までの所定期間Ｌレベルのままに保持される。
第１転送期間ＰＴ３３に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ３３が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ３５となる。
第１転送期間ＰＴ３３に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第１転送期間ＰＴ３３が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ３５となる。
第２読み出し期間ＰＲＤ３５が開始された後の時刻ｔ３に、容量変更信号ＢＩＮｎ＋１がＬレベルに設定された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第１容量に設定された高変換利得（第１変換利得）で画素信号の読み出しを行う第２の高変換利得モード読み出しＨＣＧ３４が行われる。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ３４）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎ＋１においては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ３４）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
第２読み出し期間ＰＲＤ３５において、時刻ｔ３に第２の高変換利得モード読み出しＨＣＧ３４が行われた後、容量変更信号ＢＩＮｎ＋１がＨレベルに切り替えられて、フローティングディフュージョンＦＤの容量（電荷量）が第１容量から第２容量に増加するように変更される。
この容量変更と略並行して、第２転送期間ＰＴ３４となる。なお、このとき、容量変更信号ＢＩＮｎ＋１は、第２転送期間ＰＴ３４が経過した後もＨレベルのままに保持される。
第２転送期間ＰＴ３４に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ３４が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ３６となる。
この容量変更と略並行して、第２転送期間ＰＴ３４となる。なお、このとき、容量変更信号ＢＩＮｎ＋１は、第２転送期間ＰＴ３４が経過した後もＨレベルのままに保持される。
第２転送期間ＰＴ３４に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この第２転送期間ＰＴ３４が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第３読み出し期間ＰＲＤ３６となる。
第３読み出し期間ＰＲＤ３６が開始された後の時刻ｔ４に、容量変更信号ＢＩＮｎ＋１がＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に設定された低変換利得（第２変換利得）で画素信号の読み出しを行う第２の低変換利得モード読み出しＬＣＧ３４が行われる。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ３４）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
このとき、各画素ＰＸＬｎにおいては、ソースフォロワトランジスタＳＦ−Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ３４）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、第２の高変換利得モード読み出しＨＣＧ３４の読み出し信号ＶＳＬ（ＨＣＧ３４）と第１の高変換利得モード読み出しＨＣＧ３３の読み出し信号ＶＳＬ（ＨＣＧ３３）との差分｛ＶＳＬ（ＨＣＧ３４）−ＶＳＬ（ＨＣＧ３３）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ３４の読み出し信号ＶＳＬ（ＬＣＧ３４）と第１の低変換利得モード読み出しＬＣＧ３３の読み出し信号ＶＳＬ（ＬＣＧ３３）との差分｛ＶＳＬ（ＬＣＧ３４）−ＶＳＬ（ＬＣＧ３３）｝がとられてＣＤＳ処理が行われる。
同様に、読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ３４の読み出し信号ＶＳＬ（ＬＣＧ３４）と第１の低変換利得モード読み出しＬＣＧ３３の読み出し信号ＶＳＬ（ＬＣＧ３３）との差分｛ＶＳＬ（ＬＣＧ３４）−ＶＳＬ（ＬＣＧ３３）｝がとられてＣＤＳ処理が行われる。
本第４の実施形態によれば、上述した第１および第２の実施形態と同様の効果を得ることができる。
すなわち、本第４の実施形態によれば、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得モードと低変換利得モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力することができ、高変換利得モードおよび低変換利得モード時のリセットノイズがキャンセルでき、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるという効果を得ることができる。
すなわち、本第４の実施形態によれば、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得モードと低変換利得モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力することができ、高変換利得モードおよび低変換利得モード時のリセットノイズがキャンセルでき、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるという効果を得ることができる。
さらに、本第４の実施形態によれば、フローティングディフュージョンＦＤの接続数を柔軟に切り替えることが可能であり、ダイナミックレンジの拡張性に優れる。また、画素内のトランジスタ数が少ないため、ＰＤ開口率を高く、光電変換感度や飽和電子数を高めることができる。
（第５の実施形態）
図１４は、本発明の第５の実施形態に係る画素部および容量可変部の構成例を示す図である。
図１４は、本発明の第５の実施形態に係る画素部および容量可変部の構成例を示す図である。
本第５の実施形態の容量可変部８０Ｅが、第４の実施形態の容量可変部８０Ｄと異なる点は次の通りである。
本第５の実施形態においては、配線ＷＲ上に縦続接続され各画素に対応するように形成された第１ビンニングトランジスタ（ビンニングスイッチ）８４ｎ−１，８４ｎ，８４ｎ＋１に加えて、各画素ＰＸＬｎ−１，ＰＸＬｎ，ＰＸＬｎ＋１のフローティングディフュージョンＦＤと配線ＷＲのノードＮＤｎ−１，ＮＤｎ，ＮＤｎ＋１との間に、たとえばＮＭＯＳトランジスタにより形成される第２ビンニングトランジスタ（ビンニングスイッチ）８５ｎ−１，８５ｎ，８５ｎ＋１が接続されている。
本第５の実施形態においては、配線ＷＲ上に縦続接続され各画素に対応するように形成された第１ビンニングトランジスタ（ビンニングスイッチ）８４ｎ−１，８４ｎ，８４ｎ＋１に加えて、各画素ＰＸＬｎ−１，ＰＸＬｎ，ＰＸＬｎ＋１のフローティングディフュージョンＦＤと配線ＷＲのノードＮＤｎ−１，ＮＤｎ，ＮＤｎ＋１との間に、たとえばＮＭＯＳトランジスタにより形成される第２ビンニングトランジスタ（ビンニングスイッチ）８５ｎ−１，８５ｎ，８５ｎ＋１が接続されている。
第１ビンニングトランジスタ８４ｎ−１，８４ｎ，８４ｎ＋１はそれぞれ第１容量変更信号ＢＩＮ１ｎ−１，ＢＩＮ１ｎ，ＢＩＮ１ｎ＋１により選択的にオン、オフされ、第２ビンニングトランジスタ８５ｎ−１，８５ｎ，８５ｎ＋１はそれぞれ第２容量変更信号ＢＩＮ２ｎ−１，ＢＩＮ２ｎ，ＢＩＮ２ｎ＋１により選択的にオン、オフされる。
本実施形態においては、図１５に示すように、第１容量変更信号ＢＩＮ１ｎ−１，ＢＩＮ１ｎ，ＢＩＮ１ｎ＋１と、第２容量変更信号ＢＩＮ２ｎ−１，ＢＩＮ２ｎ，ＢＩＮ２ｎ＋１はペアを形成し、同じタイミングで（位相で）Ｈレベル、Ｌレベルに切り替えられる。
本実施形態においては、図１５に示すように、第１容量変更信号ＢＩＮ１ｎ−１，ＢＩＮ１ｎ，ＢＩＮ１ｎ＋１と、第２容量変更信号ＢＩＮ２ｎ−１，ＢＩＮ２ｎ，ＢＩＮ２ｎ＋１はペアを形成し、同じタイミングで（位相で）Ｈレベル、Ｌレベルに切り替えられる。
このような構成において、第１ビンニングトランジスタ８４ｎ−１，８４ｎ，８４ｎ＋１は隣接するＦＤ配線ＷＲの接続および切断に用いられる。
第２ビンニングトランジスタ８５ｎ−１，８５ｎ，８５ｎ＋１は、各画素ＰＸＬｎ−１，ＰＸＬｎ，ＰＸＬｎ＋１の転送トランジスタＴＧ−Ｔｒの近傍に配置され、高変換利得モードにおいて、フローティングディフュージョンＦＤノードの寄生容量を最小化するために用いられる。
第２ビンニングトランジスタ８５ｎ−１，８５ｎ，８５ｎ＋１は、各画素ＰＸＬｎ−１，ＰＸＬｎ，ＰＸＬｎ＋１の転送トランジスタＴＧ−Ｔｒの近傍に配置され、高変換利得モードにおいて、フローティングディフュージョンＦＤノードの寄生容量を最小化するために用いられる。
図１５は、本第５の実施形態に係る容量可変部にビンニングスイッチを適用した場合の広ダイナミックレンジを実現する動作のタイミングチャートである。
本第５の実施形態の動作は、基本的に、読み出し画素、たとえば画素ＰＸＬｎの上側に隣接する画素ＰＸＬｎ＋１の第１および第２の容量変更信号ＢＩＮ１ｎ＋１，ＢＩＮ２ｎ＋１を読み出し画素ＰＸＬｎの第１および第２の容量変更信号ＢＩＮ１ｎ，ＢＩＮ２ｎと同じタイミングで（位相で）Ｈレベル、Ｌレベルに切り替えられる以外は、前述した第４の実施形態と同様の動作が行われる。
したがって、第５の実施形態の動作の詳細は省略する。
本第５の実施形態の動作は、基本的に、読み出し画素、たとえば画素ＰＸＬｎの上側に隣接する画素ＰＸＬｎ＋１の第１および第２の容量変更信号ＢＩＮ１ｎ＋１，ＢＩＮ２ｎ＋１を読み出し画素ＰＸＬｎの第１および第２の容量変更信号ＢＩＮ１ｎ，ＢＩＮ２ｎと同じタイミングで（位相で）Ｈレベル、Ｌレベルに切り替えられる以外は、前述した第４の実施形態と同様の動作が行われる。
したがって、第５の実施形態の動作の詳細は省略する。
本第５の実施形態によれば、上述した第４の実施形態と同様の効果を得ることができる。
すなわち、本第５の実施形態によれば、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得モードと低変換利得モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力することができ、高変換利得モードおよび低変換利得モード時のリセットノイズがキャンセルでき、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるという効果を得ることができる。
また、第５の実施形態によれば、フローティングディフュージョンＦＤの接続数を柔軟に切り替えることが可能であり、ダイナミックレンジの拡張性に優れる。また、画素内のトランジスタ数が少ないため、ＰＤ開口率を高く、光電変換感度や飽和電子数を高めることができる。
すなわち、本第５の実施形態によれば、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、画素内部にて、一つの読み出し期間において、高変換利得モードと低変換利得モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力することができ、高変換利得モードおよび低変換利得モード時のリセットノイズがキャンセルでき、動体歪みの発生を抑止しつつ広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるという効果を得ることができる。
また、第５の実施形態によれば、フローティングディフュージョンＦＤの接続数を柔軟に切り替えることが可能であり、ダイナミックレンジの拡張性に優れる。また、画素内のトランジスタ数が少ないため、ＰＤ開口率を高く、光電変換感度や飽和電子数を高めることができる。
さらに、本第５の実施形態によれば、高変換利得モードにおいて、フローティングディフュージョンＦＤノードの寄生容量を最小化することができる。
（第６の実施形態）
図１６は、本発明の第６の実施形態に係る画素部および容量可変部の構成例を示す図である。
図１７は、本第６の実施形態に係る容量可変部にビンニングスイッチを適用した場合の広ダイナミックレンジを実現する動作のタイミングチャートである。
図１６は、本発明の第６の実施形態に係る画素部および容量可変部の構成例を示す図である。
図１７は、本第６の実施形態に係る容量可変部にビンニングスイッチを適用した場合の広ダイナミックレンジを実現する動作のタイミングチャートである。
本第６の実施形態の容量可変部８０Ｆが、第５の実施形態の容量可変部８０Ｅと異なる点は次の通りである。
本第６の実施形態においては、各画素ＰＸＬｎ−１，ＰＸＬｎ，ＰＸＬｎ＋１の第１ビンニングトランジスタ８４ｎ−１，８４ｎ，８４ｎ＋１の上側の隣接画素との接続部と電源線ＶＤＤとの間に、オーバーフロードレイン(ＯＦＤ)ゲート８６ｎ−１，８６ｎ，８６ｎ＋１が接続されている。
本第６の実施形態においては、各画素ＰＸＬｎ−１，ＰＸＬｎ，ＰＸＬｎ＋１の第１ビンニングトランジスタ８４ｎ−１，８４ｎ，８４ｎ＋１の上側の隣接画素との接続部と電源線ＶＤＤとの間に、オーバーフロードレイン(ＯＦＤ)ゲート８６ｎ−１，８６ｎ，８６ｎ＋１が接続されている。
ＯＦＤゲート８６ｎ−１，８６ｎ，８６ｎ＋１は、高輝度時にフォトダイオードＰＤからフローティングディフュージョンＦＤに溢れだした電子（電荷）が隣接画素に漏れ出さないように、オーバーフロー電子を電源線（端子）に排出する。
また、ＯＦＤゲート８６ｎ−１，８６ｎ，８６ｎ＋１の電圧を第１容量変更信号ＢＩＮ１ｎ−１，ＢＩＮ１ｎ，ＢＩＮ１ｎ＋１並びに第２容量変更信号ＢＩＮ２ｎ−１，ＢＩＮ２ｎ，ＢＩＮ２ｎ＋１のＬレベルの電圧より高く設定することにより、フォトダイオードＰＤからオーバーフローする電子（電荷）により、隣接画素のフローティングディフュージョンＦＤの電位が低下することを防止することができる。
また、図１７に示すように、ＯＦＤゲート８６ｎ−１，８６ｎ，８６ｎ＋１をリセットに用いても良い。リセット素子とビンニングスイッチを備える構成に対して、フローティングディフュージョンＦＤノードに接続される素子数が少ないため、高変換ゲイン時の特性に優れる。
（応用例）
図１８は、本発明の実施形態に係る固体撮像装置が画素共有構造にも適用が可能であることを説明するための図である。
図１８は、本発明の実施形態に係る固体撮像装置が画素共有構造にも適用が可能であることを説明するための図である。
上述した本実施形態の固体撮像装置１０は、図１８に示すように、一つのフローティングディフュージョンＦＤを複数（図１８の例では４）のフォトダイオードＰＤａ，Ｐｄｂ，ＰＤｃ，ＰＤｄで共有する、画素共有構造にも適用が可能である。
図１９は、本発明の実施形態に係る固体撮像装置が、表面照射型イメージセンサと裏面照射型イメージセンサの両方に適用が可能であることを説明するための図である。
図１９（Ａ）が表面照射型イメージセンサの簡略構成を示し、図１９（Ｂ）が裏面照射型イメージセンサの簡略構成を示している。
図１９（Ａ）が表面照射型イメージセンサの簡略構成を示し、図１９（Ｂ）が裏面照射型イメージセンサの簡略構成を示している。
図１９において、符号９１がマイクロレンズアレイを、９２がカラーフィルタ群を、９３が配線層を、９４がシリコン基板を、それぞれ示している。
上述した本実施形態の固体撮像装置１０は、図１９（Ａ）および（Ｂ）に示すように、
表面照射型イメージセンサ（ＦＳＩ）と裏面照射型イメージセンサ（ＢＳＩ）の両方に適用可能である。
表面照射型イメージセンサ（ＦＳＩ）と裏面照射型イメージセンサ（ＢＳＩ）の両方に適用可能である。
以上説明した固体撮像装置１０は、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
図２０は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
本電子機器１００は、図２０に示すように、本実施形態に係る固体撮像装置１０が適用可能なＣＭＯＳイメージセンサ１１０を有する。
さらに、電子機器１００は、このＣＭＯＳイメージセンサ１１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）１２０を有する。
電子機器１００は、ＣＭＯＳイメージセンサ１１０の出力信号を処理する信号処理回路(ＰＲＣ)１３０を有する。
さらに、電子機器１００は、このＣＭＯＳイメージセンサ１１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）１２０を有する。
電子機器１００は、ＣＭＯＳイメージセンサ１１０の出力信号を処理する信号処理回路(ＰＲＣ)１３０を有する。
信号処理回路１３０は、ＣＭＯＳイメージセンサ１１０の出力信号に対して所定の信号処理を施す。
信号処理回路１３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路１３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＭＯＳイメージセンサ１１０として、前述した固体撮像装置１０を搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
１０・・・固体撮像装置、２０・・・画素部、３０・・・垂直走査回路、４０・・・読み出し回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、８０，８０Ａ〜８０Ｆ・・・容量可変部、８１，８１Ａ・・・ＭＯＳ構造キャパシタ、８２・・・キャパシタ、８３・・・スイッチングトランジスタ、８４・・・第１ビンニングスイッチ、８５・・・第２ビンニングスイッチ、８６・・・オーバーフロードレイン（ＯＦＤ）ゲート、９１・・・マイクロレンズアレイ、９２・・・カラーフィルタ群、９３・・・配線層、９４・・・シリコン基板、１００・・・電子機器、１１０・・・ＣＭＯＳイメージセンサ、１２０・・・光学系、１３０・・・信号処理回路（ＰＲＣ）。
Claims (18)
- 画素が配置された画素部を有する固体撮像装置であって、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、
前記容量可変部は、
前記フローティングディフュージョンに接続されたＭＯＳ構造キャパシタを含み、
前記ＭＯＳ構造キャパシタは、前記容量変更信号によりゲート電圧が変更されて前記フローティングディフュージョンの容量を変更し、前記フローティングディフュージョンの変換利得を切り替える
固体撮像装置。 - 前記ＭＯＳ構造キャパシタは、
第１導電型ＭＯＳにより形成され、前記フローティングディフュージョンに接続される一方の拡散層が第１導電型であり、前記フローティングディフュージョンに接続されない他方の拡散層が第２導電型である
請求項１記載の固体撮像装置。 - 前記ＭＯＳ構造キャパシタは、
埋め込みチャネル構造を有する
請求項１または２記載の固体撮像装置。 - 画素が配置された画素部を有する固体撮像装置であって、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、
前記容量可変部は、
少なくとも隣接する２つの前記画素の前記フローティングディフュージョン間に接続され、前記容量変更信号に応じて選択的にオン、オフされるビンニングスイッチを含み、
接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える
固体撮像装置。 - 前記ビンニングスイッチを介して接続される複数の画素の全画素で、リセット期間に前記フローティングディフュージョンの電荷を排出するリセット素子を共有している
請求項４記載の固体撮像装置。 - 前記容量可変部は、
隣接する２つの前記画素の前記フローティングディフュージョン間の配線に接続され、第１容量変更信号に応じて選択的にオン、オフされる第１ビンニングスイッチと、
前記第１ビンニングスイッチより前記転送素子側の配線と前記フローティングディフュージョン間に接続され、第２容量変更信号に応じて選択的にオン、オフされる第２ビンニングスイッチと、を含む
請求項４または５記載の固体撮像装置。 - 前記容量可変部は、
前記第１ビンニングスイッチに接続され、前記フローティングディフュージョンから溢れる電荷を排出するオーバーフローゲートを有する
請求項６記載の固体撮像装置。 - 前記画素部から画素信号の読み出しを行う読み出し部を含み、
前記読み出し部は、
前記一つの前記読み出し期間に、前記容量可変部により設定される第１容量に応じた第１変換利得で前記画素信号の読み出しを行う第１変換利得モード読み出しと、
前記容量可変部により設定される第２容量に応じた第２変換利得で前記画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行う
請求項１から７のいずれか一に記載の固体撮像装置。 - リセット期間に前記フローティングディフュージョンの電荷を排出するリセット素子を含み、
前記読み出し部は、
前記リセット期間に続く前記読み出し期間に前記第１変換利得モード読み出しと前記第２変換利得モード読み出しを行う
請求項８記載の固体撮像装置。 - 前記読み出し部は、
前記リセット期間に続く前記読み出し期間後に行われる少なくとも一つの前記転送期間後の前記読み出し期間において、前記第１変換利得モード読み出しと前記第２変換利得モード読み出しのうちの少なくともいずれかを行う
請求項９記載の固体撮像装置。 - 前記画素部から画素信号の読み出しを行う読み出し部を含み、
前記画素は、
リセット期間に前記フローティングディフュージョンの電荷を排出するリセット素子を含み、
前記読み出し部は、
前記蓄積期間に対する一つの前記読み出し期間に、前記容量可変部により設定される第１容量に応じた第１変換利得で前記画素信号の読み出しを行う第１変換利得モード読み出しと、
前記容量可変部により設定される第２容量に応じた第２変換利得で前記画素信号の読み出しを行う第２変換利得モード読み出しと、を行うことが可能で、
前記リセット期間に続く第１の読み出し期間に第１の前記第１変換利得モード読み出しを行い、次いで第１の前記第２変換利得モード読み出しを行い、
前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第１の読み出し期間後の前記転送素子による前記転送期間の転送処理を行い、
当該転送期間後の第２の読み出し期間に第２の前記第２変換利得モード読み出しを行い、次いで第２の前記第１変換利得モード読み出しを行う
請求項１から３のいずれか一に記載の固体撮像装置。 - 前記第２容量は前記第１容量より大きい
請求項８から１１のいずれか一に記載の固体撮像装置。 - 前記画素部は、
一つの前記フローティングディフュージョンを複数の前記光電変換素子および前記転送素子で共有する画素共有構造を有する
請求項１から１２のいずれか一に記載の固体撮像装置。 - 前記固体撮像装置は、表面照射型または裏面照射型である
請求項１から１３のいずれか一に記載の固体撮像装置。 - 画素が配置された画素部を有し、
前記画素が、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量を変更し、当該一つの前記読み出し期間内に変換利得を切り替える固体撮像装置の駆動方法であって、
前記容量可変部を前記フローティングディフュージョンに接続したＭＯＳ構造キャパシタにより形成し、
前記容量変更信号により前記ＭＯＳ構造キャパシタのゲート電圧を変更させて前記フローティングディフュージョンの容量を変更し、前記フローティングディフュージョンの変換利得を切り替える
固体撮像装置の駆動方法。 - 画素が配置された画素部を有し、
前記画素が、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量を変更し、当該一つの前記読み出し期間内に変換利得を切り替える固体撮像装置の駆動方法であって、
前記容量可変部を少なくとも隣接する２つの前記画素の前記フローティングディフュージョン間をビンニングスイッチにより接続して形成し、
前記容量変更信号に応じて前記ビンイングスイッチを選択的にオン、オフさせて、接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える
固体撮像装置の駆動方法。 - 画素が配置された画素部を有する固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置の画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、
前記容量可変部は、
前記フローティングディフュージョンに接続されたＭＯＳ構造キャパシタを含み、
前記ＭＯＳ構造キャパシタは、前記容量変更信号によりゲート電圧が変更されて前記フローティングディフュージョンの容量を変更し、前記フローティングディフュージョンの変換利得を切り替える
電子機器。 - 画素が配置された画素部を有する固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置の画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、
前記容量可変部は、
少なくとも隣接する２つの前記画素の前記フローティングディフュージョン間に接続され、前記容量変更信号に応じて選択的にオン、オフされるビンニングスイッチを含み、
接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える
電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015098806A JP5897752B1 (ja) | 2015-05-14 | 2015-05-14 | 固体撮像装置およびその駆動方法、電子機器 |
| US15/154,229 US9973700B2 (en) | 2015-05-14 | 2016-05-13 | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
| US15/290,550 US9992417B2 (en) | 2015-05-14 | 2016-10-11 | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
| US15/637,519 US9961262B2 (en) | 2015-05-14 | 2017-06-29 | Solid-state imaging device having a switchable conversion gain in the floating diffusion, method for driving solid-state imaging device, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015098806A JP5897752B1 (ja) | 2015-05-14 | 2015-05-14 | 固体撮像装置およびその駆動方法、電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016019849A Division JP6043002B1 (ja) | 2016-02-04 | 2016-02-04 | 固体撮像装置およびその駆動方法、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5897752B1 true JP5897752B1 (ja) | 2016-03-30 |
| JP2016219857A JP2016219857A (ja) | 2016-12-22 |
Family
ID=55628673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015098806A Active JP5897752B1 (ja) | 2015-05-14 | 2015-05-14 | 固体撮像装置およびその駆動方法、電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US9973700B2 (ja) |
| JP (1) | JP5897752B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018083894A1 (ja) * | 2016-11-07 | 2018-05-11 | キヤノン株式会社 | 放射線撮像装置、放射線撮像システム、放射線撮像装置の駆動方法およびプログラム |
| WO2018190363A1 (ja) | 2017-04-12 | 2018-10-18 | ブリルニクスジャパン株式会社 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| CN114157368A (zh) * | 2021-11-24 | 2022-03-08 | 华中科技大学 | 一种雪崩二极管增益快速可切换的突发模式光接收机 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10827139B2 (en) | 2015-08-18 | 2020-11-03 | Sri International | Multiple window, multiple mode image sensor |
| US10257448B1 (en) * | 2015-08-18 | 2019-04-09 | Sri International | Extended dynamic range imaging sensor and operating mode of the same |
| JP6663209B2 (ja) * | 2015-11-30 | 2020-03-11 | キヤノン株式会社 | 撮像装置、撮像システム及び撮像装置の駆動方法 |
| US10313609B2 (en) * | 2016-04-14 | 2019-06-04 | Qualcomm Incorporated | Image sensors having pixel-binning with configurable shared floating diffusion |
| US10313610B2 (en) | 2016-04-14 | 2019-06-04 | Qualcomm Incorporated | Image sensors with dynamic pixel binning |
| JP7074073B2 (ja) * | 2017-01-31 | 2022-05-24 | 株式会社ニコン | 撮像素子および撮像装置 |
| JP7074072B2 (ja) | 2017-01-31 | 2022-05-24 | 株式会社ニコン | 撮像素子および電子カメラ |
| JP6809542B2 (ja) | 2017-01-31 | 2021-01-06 | 株式会社ニコン | 撮像素子および撮像装置 |
| WO2018143296A1 (ja) * | 2017-01-31 | 2018-08-09 | 株式会社ニコン | 撮像素子および電子カメラ |
| KR102651415B1 (ko) * | 2017-02-20 | 2024-03-28 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 동작방법 |
| JP7121468B2 (ja) * | 2017-02-24 | 2022-08-18 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
| JP7200103B2 (ja) * | 2017-07-07 | 2023-01-06 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| CN111164964B (zh) * | 2017-10-27 | 2022-08-16 | 索尼半导体解决方案公司 | 摄像装置和摄像方法 |
| US11252352B2 (en) * | 2017-11-20 | 2022-02-15 | Ecole polytechnique fédérale de Lausanne (EPFL) | Pixel sensor cell for CMOS image sensors with enhanced conversion gain at high dynamic range capability |
| WO2019170262A1 (en) * | 2018-03-09 | 2019-09-12 | Imasenic Advanced Imaging, S.L. | Binning pixels |
| EP3540774B1 (en) * | 2018-03-16 | 2020-09-30 | Teledyne Dalsa B.V. | Image sensor and imaging system comprising the same |
| WO2019229835A1 (ja) * | 2018-05-29 | 2019-12-05 | オリンパス株式会社 | 固体撮像装置および撮像システム |
| US10917596B2 (en) | 2018-08-29 | 2021-02-09 | Himax Imaging Limited | Pixel circuit for generating output signals in response to incident radiation |
| CN109040628B (zh) * | 2018-10-31 | 2020-12-08 | 锐芯微电子股份有限公司 | 图像传感器像素电路及其工作方法 |
| KR102617087B1 (ko) * | 2019-02-01 | 2023-12-26 | 삼성전자주식회사 | 플로팅 디퓨전 및 확장 패턴을 갖는 반도체 소자 |
| US11050956B2 (en) * | 2019-03-29 | 2021-06-29 | Pixart Imaging Inc. | Image sensor and method for increasing signal-noise-ratio thereof |
| KR20200122824A (ko) | 2019-04-19 | 2020-10-28 | 삼성전자주식회사 | 광 센싱 회로 및 이를 포함하는 이미지 센서 |
| US11343454B2 (en) * | 2019-08-16 | 2022-05-24 | Semiconductor Components Industries, Llc | Imaging systems and methods for performing pixel binning and variable integration for analog domain regional feature extraction |
| KR20220051623A (ko) * | 2020-10-19 | 2022-04-26 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그의 동작 방법 |
| CN114864609A (zh) * | 2021-01-20 | 2022-08-05 | 京东方科技集团股份有限公司 | 有源像素传感器及平板探测器 |
| JP2023038121A (ja) * | 2021-09-06 | 2023-03-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
| CN118104249A (zh) * | 2021-10-15 | 2024-05-28 | 索尼半导体解决方案公司 | 固态成像元件、成像装置和用于控制固态成像元件的方法 |
| CN117999796A (zh) * | 2021-11-23 | 2024-05-07 | 华为技术有限公司 | 具有可调转换增益的固态成像设备、驱动方法及电子设备 |
| WO2023105965A1 (ja) * | 2021-12-06 | 2023-06-15 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、及び撮像装置 |
| FR3143194A1 (fr) * | 2022-12-13 | 2024-06-14 | Stmicroelectronics (Grenoble 2) Sas | Capteur de lumière |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013033896A (ja) * | 2011-06-30 | 2013-02-14 | Sony Corp | 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6850278B1 (en) | 1998-11-27 | 2005-02-01 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus |
| JP3592106B2 (ja) | 1998-11-27 | 2004-11-24 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| US7091531B2 (en) * | 2004-04-07 | 2006-08-15 | Micron Technology, Inc. | High dynamic range pixel amplifier |
| CN1993832B (zh) * | 2004-07-20 | 2010-08-18 | 富士通微电子株式会社 | Cmos摄像元件 |
| JP4389737B2 (ja) * | 2004-09-22 | 2009-12-24 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
| US7705900B2 (en) * | 2005-06-01 | 2010-04-27 | Eastman Kodak Company | CMOS image sensor pixel with selectable binning and conversion gain |
| JP2008205638A (ja) * | 2007-02-16 | 2008-09-04 | Texas Instr Japan Ltd | 固体撮像装置及びその動作方法 |
| JP2008205639A (ja) * | 2007-02-16 | 2008-09-04 | Texas Instr Japan Ltd | 固体撮像装置及びその動作方法 |
| US7674648B2 (en) * | 2007-03-21 | 2010-03-09 | Eastman Kodak Company | Extended dynamic range using variable sensitivity pixels |
| KR100887887B1 (ko) * | 2007-11-06 | 2009-03-06 | 주식회사 동부하이텍 | 이미지센서 |
| CN102057671B (zh) * | 2008-06-10 | 2013-03-13 | 国立大学法人东北大学 | 固体摄像元件及其驱动方法 |
| US8130302B2 (en) * | 2008-11-07 | 2012-03-06 | Aptina Imaging Corporation | Methods and apparatus providing selective binning of pixel circuits |
| US8913166B2 (en) * | 2009-01-21 | 2014-12-16 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
| GB2477083A (en) * | 2010-01-13 | 2011-07-27 | Cmosis Nv | Pixel structure with multiple transfer gates to improve dynamic range |
| JP5664175B2 (ja) * | 2010-11-29 | 2015-02-04 | ソニー株式会社 | 固体撮像装置とその駆動方法、及び電子機器 |
| KR101241471B1 (ko) | 2011-04-11 | 2013-03-11 | 엘지이노텍 주식회사 | 픽셀, 픽셀 어레이, 픽셀 어레이를 포함하는 이미지센서 및 이미지센서의 구동방법 |
| KR101241704B1 (ko) * | 2011-04-14 | 2013-03-19 | 엘지이노텍 주식회사 | 픽셀, 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동방법 |
| US9030583B2 (en) * | 2011-09-21 | 2015-05-12 | Semiconductor Components Industries, Llc | Imaging system with foveated imaging capabilites |
| US9160956B2 (en) * | 2013-02-11 | 2015-10-13 | Tower Semiconductor Ltd. | Shared readout low noise global shutter image sensor |
| US9729808B2 (en) * | 2013-03-12 | 2017-08-08 | Tower Semiconductor Ltd. | Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier |
| JP6176062B2 (ja) * | 2013-11-06 | 2017-08-09 | ソニー株式会社 | 固体撮像装置およびその駆動方法、並びに電子機器 |
| US9402039B2 (en) | 2014-01-10 | 2016-07-26 | Omnivision Technologies, Inc. | Dual conversion gain high dynamic range sensor |
| JP6075646B2 (ja) * | 2014-03-17 | 2017-02-08 | ソニー株式会社 | 固体撮像装置およびその駆動方法、並びに電子機器 |
| JP2015211257A (ja) * | 2014-04-24 | 2015-11-24 | 株式会社東芝 | 固体撮像装置 |
| JP6339851B2 (ja) * | 2014-05-01 | 2018-06-06 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
| JP2016021606A (ja) * | 2014-07-11 | 2016-02-04 | 株式会社東芝 | 固体撮像装置および固体撮像装置の制御方法 |
| JP6043002B1 (ja) | 2016-02-04 | 2016-12-14 | ブリルニクス インク | 固体撮像装置およびその駆動方法、電子機器 |
-
2015
- 2015-05-14 JP JP2015098806A patent/JP5897752B1/ja active Active
-
2016
- 2016-05-13 US US15/154,229 patent/US9973700B2/en active Active
- 2016-10-11 US US15/290,550 patent/US9992417B2/en active Active
-
2017
- 2017-06-29 US US15/637,519 patent/US9961262B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013033896A (ja) * | 2011-06-30 | 2013-02-14 | Sony Corp | 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018083894A1 (ja) * | 2016-11-07 | 2018-05-11 | キヤノン株式会社 | 放射線撮像装置、放射線撮像システム、放射線撮像装置の駆動方法およびプログラム |
| JP2018078394A (ja) * | 2016-11-07 | 2018-05-17 | キヤノン株式会社 | 放射線撮像装置、放射線撮像システム、放射線撮像装置の駆動方法およびプログラム |
| US11194058B2 (en) | 2016-11-07 | 2021-12-07 | Canon Kabushiki Kaisha | Radiation imaging apparatus, radiation imaging system, drive method for radiation imaging apparatus, and non-transitory computer-readable storage medium |
| WO2018190363A1 (ja) | 2017-04-12 | 2018-10-18 | ブリルニクスジャパン株式会社 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JPWO2018190363A1 (ja) * | 2017-04-12 | 2020-02-27 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| US11050966B2 (en) | 2017-04-12 | 2021-06-29 | Brillnics Singapore Pte. Ltd. | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
| CN114157368A (zh) * | 2021-11-24 | 2022-03-08 | 华中科技大学 | 一种雪崩二极管增益快速可切换的突发模式光接收机 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9973700B2 (en) | 2018-05-15 |
| JP2016219857A (ja) | 2016-12-22 |
| US20170034411A1 (en) | 2017-02-02 |
| US20170302836A1 (en) | 2017-10-19 |
| US9961262B2 (en) | 2018-05-01 |
| US9992417B2 (en) | 2018-06-05 |
| US20160337567A1 (en) | 2016-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5897752B1 (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
| JP6970743B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| CN110832844B (zh) | 固态摄像装置、固态摄像装置的驱动方法、以及电子设备 | |
| JP2019062400A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| KR101900668B1 (ko) | 고체 촬상 소자 및 촬상 장치 | |
| JP6413401B2 (ja) | 固体撮像素子 | |
| US8604407B2 (en) | Dual conversion gain pixel methods, systems, and apparatus | |
| JP6043002B1 (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
| US11671730B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| JP6256054B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP6217338B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP7136168B2 (ja) | 撮像素子及び撮像装置 | |
| JP6375613B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP7160129B2 (ja) | 撮像素子および撮像装置 | |
| US20230353898A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| JP6375614B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP2018164313A (ja) | 固体撮像素子及び撮像装置 | |
| JP2018038091A (ja) | 固体撮像素子及び撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160302 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5897752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |