KR20220025055A - 픽셀 구동 회로 및 디스플레이 패널 - Google Patents

픽셀 구동 회로 및 디스플레이 패널 Download PDF

Info

Publication number
KR20220025055A
KR20220025055A KR1020227003268A KR20227003268A KR20220025055A KR 20220025055 A KR20220025055 A KR 20220025055A KR 1020227003268 A KR1020227003268 A KR 1020227003268A KR 20227003268 A KR20227003268 A KR 20227003268A KR 20220025055 A KR20220025055 A KR 20220025055A
Authority
KR
South Korea
Prior art keywords
transistor
module
signal
terminal
control terminal
Prior art date
Application number
KR1020227003268A
Other languages
English (en)
Other versions
KR102593643B1 (ko
Inventor
페이 황
Original Assignee
청두 비스타 옵토일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. filed Critical 청두 비스타 옵토일렉트로닉스 씨오., 엘티디.
Publication of KR20220025055A publication Critical patent/KR20220025055A/ko
Application granted granted Critical
Publication of KR102593643B1 publication Critical patent/KR102593643B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 출원은 픽셀 구동 회로(1)와 디스플레이 패널을 제공하고, 여기서, 픽셀 구동 회로(1)는 구동 모듈(10), 데이터 기입 모듈(20), 저장 모듈(30) 및 간섭 필터링 모듈(40)을 포함하며, 구동 모듈(10)은 발광 소자(LED)가 발광하도록 구동하고, 데이터 기입 모듈(20)은 데이터 신호를 저장 모듈(30)에 기입하도록 구성되며, 저장 모듈(30)은 데이터 신호에 따라 제1 전원 신호(VDD)와 제2 전원 신호(VSS)가 구동 모듈(10)의 제어단(A1)에 기입되는 시간을 조절하고, 구동 모듈(10)의 제어단(A1)의 전위를 유지하도록 구성되며, 간섭 필터링 모듈(40)은 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호 중의 간섭 신호를 필터링하도록 구성된다.

Description

픽셀 구동 회로 및 디스플레이 패널
본 출원은 디스플레이 기술분야에 관한 것으로서, 예를 들면, 픽셀 구동 회로 및 디스플레이 패널에 관한 것이다.
본 출원은 2019년 8월 30일에 중국특허청에 제출된 출원번호가 201910816892.5인 중국특허출원의 우선권을 주장하는 바, 해당 출원의 전부 내용은 참조로서 본 출원에 포함된다.
디스플레이 기술의 지속적인 발전에 따라, 디스플레이 패널의 적용 범위는 갈수록 광범위해지고, 디스플레이 패널에 대한 사람들의 요구 또한 갈수록 높아지고 있다.
디스플레이 패널 중의 픽셀 구동 회로는 발광 소자가 안정적으로 발광하는 데에 매우 중요한 작용을 하고 있다. 그러나, 관련 픽셀 구동 회로의 성능은 아직 이상적이지 않으며, 안정성이 낮은 문제가 존재한다.
본 출원은 픽셀 구동 회로 및 디스플레이 패널을 제공하여 픽셀 구동 회로의 안정성을 향상시킨다.
픽셀 구동 회로는 구동 모듈, 데이터 기입 모듈, 저장 모듈 및 간섭 필터링 모듈을 포함하고,
구동 모듈은 발광 소자가 발광하도록 구동하며,
상기 데이터 기입 모듈은 데이터 신호를 상기 저장 모듈에 기입하도록 구성되고, 상기 저장 모듈은 상기 데이터 신호에 따라 제1 전원 신호와 제2 전원 신호를 상기 구동 모듈의 제어단에 기입하는 시간을 조절하며, 상기 구동 모듈의 제어단의 전위를 유지하도록 구성되고,
상기 간섭 필터링 모듈은 상기 구동 모듈의 제어단으로 전송되는 전기 신호 중의 간섭 신호를 필터링 하도록 구성된다.
본 출원은 디스플레이 패널을 더 제공하고, 해당 디스플레이 패널은 본 출원의 임의의 실시예에 따른 픽셀 구동 회로를 복수개 포함하며, 상기 디스플레이 패널은 복수의 주사 라인 및 복수의 데이터 라인을 더 포함하고, 상기 복수의 주사 라인과 상기 복수의 데이터 라인이 교차되어 형성된 공간 내에 복수의 픽셀 구동 회로가 설치되며, 상기 데이터 기입 모듈의 제어단은 대응되는 주사 라인과 전기적으로 연결되고, 상기 데이터 기입 모듈의 제1 단은 대응되는 데이터 라인과 전기적으로 연결된다.
본 출원의 실시예는 픽셀 구동 회로에 구동 모듈의 제어단으로 전송되는 전기 신호 중의 간섭 신호를 필터링하는데 사용되는 간섭 필터링 모듈을 설치함으로써, 구동 모듈의 제어단으로 전송되는 전기 신호의 전송 품질 및 안정성을 향상시키고, 따라서, 구동 모듈의 제어단의 전위가 간섭 신호의 영향을 쉽게 받지 않도록 하며, 안정성이 비교적 좋고, 유효 데이터 신호가 간섭을 받음으로 인해, 발광 소자의 발광이 불안정적이거나 발광이 약해지는 문제를 개선하여, 픽셀 구동 회로의 안정성을 향상시키는데 유리하여, 발광 소자가 지속적으로 안정적으로 발광하도록 보장한다. 이밖에, 본 출원의 실시예는 디스플레이 패널에 대해 신뢰성 테스트 등 출하 테스트를 진행하는 경우, 픽셀 구동 회로가 비교적 많은 간섭을 받더라도 안정적인 작동 성능을 유지할 수 있고, 따라서, 디스플레이 패널의 수율 및 경쟁력을 향상시킨다.
도 1은 본 출원의 실시예에서 제공하는 픽셀 구동 회로의 구조 개략도이다.
도 2는 본 출원의 실시예에서 제공하는 다른 픽셀 구동 회로의 구조 개략도이다.
도 3은 본 출원의 실시예에서 제공하는 또 다른 픽셀 구동 회로의 구조 개략도이다.
도 4는 본 출원의 실시예에서 제공하는 또 다른 픽셀 구동 회로의 구조 개략도이다.
도 5는 본 출원의 실시예에서 제공하는 픽셀 구동 회로의 구동 시퀀스 개략도이다.
도 6은 본 출원의 실시예에서 제공하는 디스플레이 패널의 구조 개략도이다.
이하, 첨부된 도면 및 실시예를 결합하여 본 출원에 대해 보다 구체적으로 설명하도록 한다. 픽셀 구동 회로에 안정성이 낮은 문제가 존재하는 이유는 다음과 같다. 신호 전송 경로에 많은 기생 저항 및 커패시터가 존재함으로 인해, 유효 데이터 신호가 쉽게 간섭을 받아, 발광 소자의 발광이 안정적이지 못하거나 발광이 약해지는 현상이 존재하며, 따라서, 픽셀 구동 회로에는 안정성이 낮은 문제가 존재한다.
본 출원의 실시예는 픽셀 구동 회로를 제공한다. 해당 픽셀 구동 회로는 마이크로 발광 다이오드(Micro Light Emitting Diode, micro-LED/μLED) 또는 유기 발광 다이오드(Organic Light-Emitting Diode, OLED)등 발광 소자를 구동하는데 사용된다. 또한, 해당 픽셀 구동 회로는 디지털 구동의 구동 방법을 채택하여 발광 소자에 대해 밝기 제어를 수행할 수 있다.
도 1은 본 출원의 실시예에서 제공하는 픽셀 구동 회로의 구조 개략도이다. 도 1을 참조하면, 해당 픽셀 구동 회로는 구동 모듈(10), 데이터 기입 모듈(20), 저장 모듈(30) 및 간섭 필터링 모듈(40)을 포함한다. 구동 모듈(10)은 발광 소자(LED)가 발광하도록 구동한다. 데이터 기입 모듈(20)은 데이터 신호(DATA)를 저장 모듈(30)에 기입하도록 구성된다. 저장 모듈(30)은 데이터 신호(DATA)에 따라 제1 전원 신호(VDD) 및 제2 전원 신호(VSS)를 구동 모듈(10)의 제어단(A1)에 기입하는 시간을 조절하고, 구동 모듈(10)의 제어단(A1)의 전위를 유지하도록 구성된다. 간섭 필터링 모듈(40)은 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호 중의 간섭 신호를 필터링 하도록 구성된다.
구동 모듈(10)은 발광 소자(LED)가 발광하도록 구동하는 회로 모듈로서, 예를 들어, 구동 모듈(10)은 저장 모듈(30)에 의해 출력되는 신호의 제어를 받아, 발광 소자(LED)를 향해 구동 신호를 전송하고, 해당 구동 신호는 전류 구동 신호 또는 전압 구동 신호일 수 있다. 예시적으로, 디지털 구동 방법에서, 구동 신호의 크기는 일정하고 변하지 않고, 발광 소자(LED)에 의해 디스플레이되는 그레이 스케일은 구동 신호의 유지 시간에 따라 결정되며, 구동 신호의 유지 시간이 길수록 발광 소자(LED)에 의해 디스플레이되는 그레이 스케일은 보다 높다. 반대로, 구동 신호의 유지 시간이 짧을수록 발광 소자(LED)에 의해 디스플레이되는 그레이 스케일은 보다 낮고, 이로써, 상이한 그레이 스케일의 제어를 구현한다.
데이터 기입 모듈(20)은 데이터 신호(DATA)를 픽셀 구동 회로에 의해 제공되는 회로 모듈에 기입하도록 구성된다. 예시적으로, 데이터 기입 모듈(20)은 주사 신호(SCAN)의 제어를 받아, 저장 모듈(30)을 향해 데이터 신호(DATA)를 전송하고, 해당 데이터 신호(DATA)의 펄스폭은 저장 모듈(30)에 의해 출력되는 신호의 폭을 결정한다. 즉, 제1 전원 신호(VDD) 및 제2 전원 신호(VSS)의 유지 시간을 결정하고, 나아가 구동 신호의 유지 시간을 결정한다.
저장 모듈(30)은 구동 모듈(10)의 제어단(A1)의 전위를 유지하도록 구성된다. 여기서, 저장 모듈(30)은 해당 저장 모듈(30)에 의해 출력되는 전위, 즉 제1 전원 신호(VDD) 및 제2 전원 신호(VSS)의 전위를 유지할 수 있고, 나아가 데이터 기입 모듈(20)에 의해 기입된 데이터 신호(DATA)의 전위가 변화될 때까지, 구동 모듈(10)의 제어단(A1)의 전위를 유지한다.
간섭 필터링 모듈(40)은 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호 중의 간섭 신호를 필터링 하도록 구성된 회로 모듈로서, 즉, 간섭 필터링 모듈은 제1 전원 신호(VDD) 또는 제2 전원 신호(VSS) 중의 간섭 신호를 필터링할 수 있고, 제1 전원 신호(VDD) 및 제2 전원 신호(VSS)가 구동 모듈(10)의 제어단(A1)에 기입되는 시간은 데이터 기입 모듈(20)에 의해 기입되는 데이터 신호에 의해 결정되므로, 간섭 필터링 모듈(40)은 데이터 기입 모듈(20)에 의해 기입된 데이터 신호 중의 간섭 신호가 저장 모듈(30)에 의해 구동 모듈(10)의 제어단(A1)으로 출력된 제1 전원 신호(VDD) 또는 제2 전원 신호(VSS)에 대한 간섭 또한 제거할 수 있어, 구동 모듈(10)의 제어단(A1)의 전위 안정성을 향상시키며, 나아가 픽셀 구동 회로가 작동하는 안정성을 향상시킨다.
본 출원의 실시예는 픽셀 구동 회로에 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호 중의 간섭 신호를 필터링 하도록 구성된 간섭 필터링 모듈(40)을 설치하여, 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호의 전송 품질 및 안정성을 향상시켜, 구동 모듈(10)의 제어단(A1)의 전위가 간섭 신호의 영향을 쉽게 받지 않도록 함으로써, 안정성이 우수하고, 유효 데이터 신호(DATA)가 간섭을 받음으로 인해 발광 소자(LED)의 발광이 안정적이지 못하거나 발광이 약해지는 문제를 개선하며, 픽셀 구동 회로의 안정성을 향상시키는데 유리하여, 발광 소자(LED)의 지속적인 안정적 발광을 확보한다. 한편, 본 출원의 실시예는 디스플레이 패널에 대해 신뢰성 테스트 등 출하 테스트를 진행하는 경우, 데이터 신호(DATA)가 비교적 많은 간섭을 받더라도 안정적인 작동 성능을 유지할 수 있고, 따라서, 디스플레이 패널의 수율 및 경쟁력을 향상시킨다.
계속하여 도 1을 참조하면, 간섭 필터링 모듈(40)의 신호 입력단(D1)은 저장 모듈(30)의 구동 신호 출력단(C3)과 전기적으로 연결되고, 간섭 필터링 모듈(40)의 신호 출력단(D2)은 구동 모듈(10)의 제어단(A1)과 전기적으로 연결되며, 즉, 간섭 필터링 모듈(40)은 저장 모듈(30)과 구동 모듈(10) 사이에 직렬 연결됨으로써, 구동 모듈(10)의 제어단(A1)에 전기 신호를 입력하기 전에, 해당 전기 신호 중의 간섭 신호를 필터링하여, 구동 모듈(10)의 제어단(A1)으로 입력되는 전위의 안정성을 향상시킨다.
도 2는 본 출원의 실시예에서 제공하는 다른 픽셀 구동 회로의 구조 개략도이다. 도 2를 참조하면, 간섭 필터링 모듈(40)은 제1 신호 경로(401) 및 제2 신호 경로(402)를 포함할 수 있고, 제1 신호 경로(401)의 입력단(D1-1)과 제2 신호 경로(402)의 입력단(D2-1)은 단락 후 간섭 필터링 모듈(40)의 신호 입력단(D1)이 되며, 제1 신호 경로(401)의 출력단(D1-2)과 제2 신호 경로(402)의 출력단(D2-2)은 단락 후 간섭 필터링 모듈(40)의 신호 출력단(D2)이 되고, 제1 신호 경로(401)와 제2 신호 경로(402)는 교대로 턴온된다.
발광 소자(LED)가 발광하도록 유지하기 위해, 저장 모듈(30)에 의해 출력되어 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호 중의 유효 신호는 특정 시간 내에 일정하게 유지된다. 한편, 저장 모듈(30)에 의해 출력되어 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호 중의 간섭 신호의 주파수는 유효 신호의 주파수보다 높다. 제1 신호 경로(401) 및 제2 신호 경로(402)는 교대로 턴온되고, 즉, 제1 신호 경로(401) 및 제2 신호 경로(402)는 초퍼 회로를 구성한다. 저장 모듈(30)에 의해 출력되어 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호는 제1 신호 경로(401) 및 제2 신호 경로(402)를 교대로 통과하여 구동 모듈(10)의 제어단(A1)으로 전송되고, 간섭 신호는 교대 과정에서 커플링 및 필터링될 수 있다.
여기서 설명해야 할 것은, 제1 신호 경로(401) 및 제2 신호 경로(402)의 설치 방식은 여러 가지가 있고, 아래 여러 설치 방식 중의 몇 가지에 대해 설명하나, 본 출원은 이에 한정되지 않는다.
계속하여 도 2를 참조하면, 제1 신호 경로(401)는 제13 트랜지스터(M13)를 포함할 수 있고, 제13 트랜지스터(M13)의 제1 단을 제1 신호 경로(401)의 입력단(D1-1)으로 하며, 제13 트랜지스터(M13)의 제2 단을 제1 신호 경로(401)의 출력단(D1-2)으로 한다. 제2 신호 경로(402)는 제14 트랜지스터(M14)를 포함하고, 제14 트랜지스터(M14)의 제1 단을 제2 신호 경로(402)의 입력단(D2-1)으로 하며, 제14 트랜지스터(M14)의 제2 단을 제2 신호 경로(402)의 출력단(D2-2)으로 한다.
본 출원 실시예는 상기 간섭 필터링 모듈(40)을 설치하는 것을 통해, 제1 측면으로, 제13 트랜지스터(M13)와 제14 트랜지스터(M14)는 각각 싱글 트랜스미션 게이트를 구성하고, 싱글 트랜스미션 게이트 자체의 커패시터 필터링 작용으로 인해, 구동 모듈(10)의 제어단(A1)에 전송되는 전기 신호 중의 클러터 간섭을 필터링하여, 구동 모듈(10)의 제어단(A1)에 전송되는 전기 신호의 전송 품질을 향상시키며; 제2 측면으로, 디스플레이 패널의 디스플레이 영역에는 비교적 많은 픽셀을 설치해야 하기에, 픽셀 구동 회로를 위해 보류하는 공간이 제한적이지만, 간섭 필터링 모듈은 구조가 간단하여 디스플레이 패널의 개구율을 향상시키는데 유리하고; 제3 측면으로, 제13 트랜지스터(M13)와 제14 트랜지스터(M14)는 픽셀 구동 회로 중의 기타 트랜지스터와 동일한 제조 공정에서 제조가 가능하여, 제조 난이도를 감소하는데 유리하고, 따라서, 픽셀 구동 회로의 비용을 감소하는데 유리하며; 제4 측면으로, 제13 트랜지스터(M13)와 제14 트랜지스터(M14)가 교대로 턴온되도록 제어하는 제어 방법이 간단하여, 제어 비용을 감소하는데 유리하다.
선택적으로, 제13 트랜지스터(M13)와 제14 트랜지스터(M14)의 채널 유형은 상이할 수 있고, 제13 트랜지스터(M13)의 제어단과 제14 트랜지스터(M14)의 제어단에는 제1 클럭 신호(CK)가 접속된다. 제1 클럭 신호(CK)는 고저 전위가 교대로 변화되는 신호로서, 제13 트랜지스터(M13)와 제14 트랜지스터(M14)는 제1 클럭 신호(CK)의 제어하에 교대로 턴온될 수 있다. 제13 트랜지스터(M13)는 N형 트랜지스터이고, 제14 트랜지스터(M14)는 P형 트랜지스터이며; 또는, 제13 트랜지스터(M13)는 P형 트랜지스터이고, 제14 트랜지스터(M14)는 N형 트랜지스터이다. 도 2에서는 제13 트랜지스터(M13)가 N형 트랜지스터이고, 제14 트랜지스터(M14)가 P형 트랜지스터인 것을 예시적으로 도시한다. 제1 클럭 신호(CK)의 교대로 변화되는 전위 제어하에, 제13 트랜지스터(M13)와 제14 트랜지스터(M14)는 교대로 턴온되어 구동 모듈(10)의 제어단(A1)에 전기 신호를 전송한다.
도 3은 본 출원의 실시예에서 제공하는 또 다른 픽셀 구동 회로의 구조 개략도이다. 도 3을 참조하면, 제1 신호 경로(401)는 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 포함할 수 있고, 제1 트랜지스터(M1)의 제1 단을 제1 신호 경로(401)의 입력단(D1-1)으로 하며, 제1 트랜지스터(M1)의 제2 단은 제2 트랜지스터(M2)의 제1 단과 전기적으로 연결되고, 제2 트랜지스터(M2)의 제2 단을 제1 신호 경로(401)의 출력단(D1-2)으로 한다. 제2 신호 경로(402)는 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)를 포함하고, 제3 트랜지스터(M3)의 제1 단을 제2 신호 경로(402)의 입력단(D2-1)으로 하며, 제3 트랜지스터(M3)의 제2 단은 제4 트랜지스터(M4)의 제1 단 및 제1 트랜지스터(M1)의 제2 단과 전기적으로 연결되고, 제4 트랜지스터(M4)의 제2 단을 제2 신호 경로(402)의 출력단(D2-2)으로 한다.
본 출원 실시예는 이렇게 설치하는 것을 통해, 제1 측면으로, 제1 트랜지스터(M1) 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 제4 트랜지스터(M4) 자체의 커패시터 필터링 작용으로 인해, 구동 모듈(10)의 제어단(A1)에 전송되는 전기 신호 중의 클러터 간섭을 필터링하여, 구동 모듈(10)의 제어단(A1)에 전송되는 전기 신호의 전송 품질을 향상시키고; 제2 측면으로, 디스플레이 패널의 디스플레이 영역에는 비교적 많은 픽셀을 설치해야 하기에, 픽셀 구동 회로를 위해 보류하는 공간이 제한적이지만, 간섭 필터링 모듈은 구조가 간단하여 디스플레이 패널의 개구율을 향상시키는데 유리하며; 제3 측면으로, 각 트랜지스터는 픽셀 구동 회로 중의 기타 트랜지스터와 동일한 제조 공정에서 제조가 가능하여, 제조 난이도를 감소하는데 유리하고, 따라서, 픽셀 구동 회로의 비용을 감소하는데 유리하며; 제4 측면으로, 각 트랜지스터가 교대로 턴온되도록 제어하는 제어 방법이 간단하여, 제어 비용을 감소하는데 유리하다.
상기 실시예에서, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 제어 방식에는 여러 가지가 있고, 아래 그 중의 몇 가지에 대해 설명하나, 본 출원은 이에 한정되지 않는다.
계속하여 도 3을 참조하면, 제1 트랜지스터(M1)의 제어단, 제2 트랜지스터(M2)의 제어단, 제3 트랜지스터(M3)의 제어단 및 제4 트랜지스터(M4)의 제어단은 단락 후, 제1 클럭 신호(CK)가 접속된다. 제1 클럭 신호(CK)는 제1 트랜지스터(M1)와 제2 트랜지스터(M2)가 함께 턴온되도록 제어하는 동시에, 제3 트랜지스터(M3)와 제4 트랜지스터(M4)가 함께 턴오프되도록 제어하고; 또는, 제1 클럭 신호(CK)는 제1 트랜지스터(M1)와 제2 트랜지스터(M2)가 함께 턴오프되도록 제어하는 동시에, 제3 트랜지스터(M3)와 제4 트랜지스터(M4)가 함께 턴온되도록 제어한다. 따라서, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)의 채널 유형이 동일하고, 제3 트랜지스터(M3)와 제4 트랜지스터(M4)의 채널 유형이 동일하며, 제3 트랜지스터(M3)와 제1 트랜지스터(M1)의 채널 유형이 상이하도록 설치해야 한다.
선택적으로, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 각각 N형 트랜지스터이고, 제3 트랜지스터(M3)와 제4 트랜지스터(M4)는 각각 P형 트랜지스터이며; 또는, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 각각 P형 트랜지스터이고, 제3 트랜지스터(M3)와 제4 트랜지스터(M4)는 각각 N형 트랜지스터이다. 도 3에서는 제1 트랜지스터(M1)와 제2 트랜지스터(M2)가 각각 N형 트랜지스터이고, 제3 트랜지스터(M3)와 제4 트랜지스터(M4)가 각각 P형 트랜지스터인 것을 예시적으로 도시한다. 제1 클럭 신호(CK)는 고저 전위가 교대로 변화되는 신호로서, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)로 구성된 제1 신호 경로(401) 및 제3 트랜지스터(M3)와 제4 트랜지스터(M4)로 구성된 제2 신호 경로(402)가 교대로 턴온되도록 제어하고, 제1 신호 경로(401)와 제2 신호 경로(402)는 교대로 구동 모듈(10)의 제어단(A1)에 전기 신호를 전송하며, 즉, 제1 신호 경로(401)와 제2 신호 경로(402)는 초퍼 회로를 구성한다. 저장 모듈(30)에 의해 출력되는 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호는 교대로 제1 신호 경로(401) 및 제2 신호 경로(402)를 통해 구동 모듈(10)의 제어단(A1)으로 출력되고, 간섭 신호는 교대 과정에서 커플링되어 필터링 될 수 있다.
제1 클럭 신호(CK)의 전위 변화 빈도가 비교적 높으므로, 제1 신호 경로(401)와 제2 신호 경로(402)가 교대로 턴온되는 빈도가 비교적 높아, 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호 중의 고주파 간섭 신호를 필터링하는데 보다 유리하다. 한편, 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호 중의 간섭 신호는 주로 고주파 간섭 신호를 사용하고, 따라서, 본 출원의 실시예는 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호 중의 간섭 신호의 필터링 효과를 추가로 향상시킨다. 한편, 복수의 트랜지스터의 턴온 및 턴오프 상태는 모두 제1 클럭 신호 라인에 의해 제어되어, 클럭 신호 라인의 수를 감소하는데 유리하다.
도 4는 본 출원의 실시예에서 제공하는 또 다른 픽셀 구동 회로의 구조 개략도이다. 제1 트랜지스터(M1)의 제어단, 제2 트랜지스터(M2)의 제어단, 제3 트랜지스터(M3)의 제어단 및 제4 트랜지스터(M4)의 제어단 중의 2개의 제어단에는 동시에 제1 클럭 신호(CK)가 접속되고, 제1 트랜지스터(M1)의 제어단, 제2 트랜지스터(M2)의 제어단, 제3 트랜지스터(M3)의 제어단 및 제4 트랜지스터(M4)의 제어단 중의 다른 2개의 제어단에는 동시에 제2 클럭 신호(CKB)가 접속된다. 제1 클럭 신호(CK)와 제2 클럭 신호(CKB)의 주파수는 동일하며, 전위 높낮이는 상반된다.
도 4를 참조하면, 제1 트랜지스터(M1)와 제3 트랜지스터(M3)는 각각 N형 트랜지스터이고, 제2 트랜지스터(M2)와 제4 트랜지스터(M4)는 각각 P형 트랜지스터이다. 제1 클럭 신호(CK)가 고전위이고 제2 클럭 신호(CKB)가 저전위인 경우, 전기 신호는 제1 트랜지스터(M1)와 제2 트랜지스터(M2)로 구성된 제1 신호 경로(401)를 통해 구동 모듈(10)의 제어단(A1)으로 전송되고; 제1 클럭 신호(CK)가 저전위이고 제2 클럭 신호(CKB)가 고전위인 경우, 전기 신호는 제3 트랜지스터(M3)와 제4 트랜지스터(M4)로 구성된 제2 신호 경로(402)를 통해 구동 모듈(10)의 제어단(A1)으로 전송된다. 제1 신호 경로(401) 중의 제1 트랜지스터(M1)와 제2 트랜지스터(M2)의 채널 유형이 상이하고 제2 신호 경로(402) 중의 제3 트랜지스터(M3)와 제4 트랜지스터(M4)의 채널 유형이 상이하므로, 제1 신호 경로(401)의 턴온 및 턴오프 과정에서, 제1 트랜지스터(M1)와 제2 트랜지스터(M2) 특성이 상보되며, 제1 트랜지스터(M1)의 특성 곡선과 제2 트랜지스터(M2)의 특성 곡선은 교차점, 즉, 동작 평형점이 존재하여, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)가 각각 평형점에서 동작하는데 유리하므로, 트랜지스터의 누설 전류를 감소하는데 유리하여, 픽셀 구동 회로의 안정성을 추가로 향상시킨다. 마찬가지로, 제2 신호 경로(402)의 턴온 및 턴오프 과정에서, 제3 트랜지스터(M3)와 제4 트랜지스터(M4) 특성이 상보되어, 픽셀 구동 회로의 안정성을 향상시킨다.
도 2 내지 도 4를 참조하면, 선택적으로, 픽셀 구동 회로는 제1 리셋 모듈(50)을 더 포함할 수 있고, 제1 리셋 모듈(50)은 구동 모듈(10)의 제어단(A1)을 리셋하도록 구성되어, 디스플레이 패널에서 두 프레임 화면 전환시 구동 모듈(10)의 제어단(A1)으로 전송되는 전위가 앞 프레임의 영향을 받음으로 인해 발광 소자(LED)의 발광 이상 현상을 방지하여, 픽셀 구동 회로의 안정성 및 디스플레이 패널의 디스플레이 효과를 향상시키는데 유리하다.
계속하여 도 2 내지 도 4를 참조하면, 선택적으로, 제1 리셋 모듈(50)의 제어단(E1)에는 리셋 신호(Reset)가 접속되고, 제1 리셋 모듈(50)의 제1 단(E2)에는 제1 전원 신호(VDD)가 접속되며, 제1 리셋 모듈(50)의 제2 단(E3)은 저장 모듈(30)의 구동 신호 출력단(C3)과 전기적으로 연결된다. 제1 전원 신호(VDD)가 비교적 안정적이므로, 제1 전원 신호(VDD)를 사용하여 구동 모듈(10)의 제어단(A1)을 리셋하는 것은, 픽셀 구동 회로의 안정성을 추가로 향상시키는데 유리하다.
계속하여 도 2 내지 도 4를 참조하면, 선택적으로, 제1 리셋 모듈(50)은 제11 트랜지스터(MA1)를 포함하고, 제11 트랜지스터(MA1)의 제어단을 제1 리셋 모듈(50)의 제어단(E1)으로 하며, 제11 트랜지스터(MA1)의 제1 단을 제1 리셋 모듈(50)의 제1 단(E2)으로 하고, 제11 트랜지스터(MA1)의 제2 단을 제1 리셋 모듈(50)의 제2 단(E3)으로 한다. 제1 리셋 모듈(50)을 이렇게 설치함으로써, 제11 트랜지스터(MA1)와 픽셀 구동 회로 중의 기타 트랜지스터를 동일한 제조 공정에서 제조하는데 유리하여, 제조 난이도를 감소하는데 유리하여, 픽셀 구동 회로의 비용을 감소하는데 유리하다. 이밖에, 제11 트랜지스터(MA1)의 제어 방법이 간단하여, 제어 비용을 감소하는데 유리하다.
계속하여 도 2 내지 도 4를 참조하면, 선택적으로, 픽셀 구동 회로는 제2 리셋 모듈(60)을 더 포함하고, 제2 리셋 모듈(60)은 발광 소자(LED)의 제1 단(G1)을 리셋하도록 구성되어, 디스플레이 패널에서 두 프레임 화면 전환시, 발광 소자(LED) 제1 단의 전위가 앞 프레임의 영향을 받음으로 인해 발광 소자(LED)의 발광 이상 현상을 방지하여, 픽셀 구동 회로의 안정성 및 디스플레이 패널의 디스플레이 효과를 추가로 향상시킨다.
계속하여 도 2 내지 도 4를 참조하면, 선택적으로, 제2 리셋 모듈(60)의 제어단(F1)에는 리셋 신호(Reset)가 접속되고, 제2 리셋 모듈(60)의 제1 단(F2)은 발광 소자(LED)의 제1 단(G1)과 전기적으로 연결되며, 제2 리셋 모듈(60)의 제2 단(F3)은 발광 소자(LED)의 제2 단(G2)과 전기적으로 연결되고, 즉, 제2 리셋 모듈(60)과 발광 소자(LED)는 병렬되어 연결된다. 제2 리셋 모듈(60)과 발광 소자(LED)가 병렬되어 연결되므로, 제2 리셋 모듈(60)이 턴온될 때, 발광 소자(LED)의 제1 단(G1)과 제2 단(G2)이 단락되어, 디스플레이 패널에서 두 프레임 화면 전환시, 발광 소자(LED) 제1 단의 전위가 앞 프레임의 영향을 받음으로 인해 발광 소자(LED)의 발광 이상 현상을 방지하여, 픽셀 구동 회로의 안정성을 추가로 향상시킨다.
계속하여 도 2 내지 도 4를 참조하면, 선택적으로, 제2 리셋 모듈(60)은 제12 트랜지스터(MA2)를 포함하고, 제12 트랜지스터(MA2)의 제어단을 제2 리셋 모듈(60)의 제어단(F1)으로 하며, 제12 트랜지스터(MA2)의 제1 단을 제2 리셋 모듈(60)의 제1 단(F2)으로 하고, 제12 트랜지스터(MA2)의 제2 단을 제2 리셋 모듈(60)의 제2 단(F3)으로 한다. 제2 리셋 모듈(60)을 이렇게 설치함으로써, 제12 트랜지스터(MA2)와 픽셀 구동 회로 중의 기타 트랜지스터를 동일한 제조 공정에서 제조하는데 유리하여, 제조 난이도를 감소하는데 유리하여, 픽셀 구동 회로의 비용을 감소하는데 유리하다. 이밖에, 제12 트랜지스터(MA2)의 제어 방법이 간단하여, 제어 비용을 감소하는데 유리하다.
도 1 내지 도 4를 참조하면, 선택적으로, 데이터 기입 모듈(20)의 제어단(B1)에는 주사 신호(SCAN)가 접속되고, 데이터 기입 모듈(20)의 제1 단(B2)에는 데이터 신호(DATA)가 접속되며, 데이터 기입 모듈(20)의 제2 단(B3)은 저장 모듈(30)의 데이터 신호 입력단(C2)과 전기적으로 연결되고, 저장 모듈(30)의 제1 전원 신호 입력단(C1)에는 제1 전원 신호(VDD)가 접속되며, 저장 모듈(30)의 제2 전원 신호 입력단(C4)에는 제2 전원 신호(VSS)가 접속된다.
도 2 내지 도 4를 참조하면, 선택적으로, 저장 모듈(30)은 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제7 트랜지스터(M7) 및 제8 트랜지스터(M8)를 포함하며, 제5 트랜지스터(M5)의 제1 단과 제6 트랜지스터(M6)의 제1 단은 단락 후 저장 모듈(30)의 제1 전원 신호 입력단(C1)이 되고, 제5 트랜지스터(M5)의 제어단, 제6 트랜지스터(M6)의 제2 단, 제7 트랜지스터(M7)의 제어단 및 제8 트랜지스터(M8)의 제1 단은 단락 후 저장 모듈(30)의 데이터 신호 입력단(C2)이 되며, 제5 트랜지스터(M5)의 제2 단, 제6 트랜지스터(M6)의 제어단, 제7 트랜지스터(M7)의 제1 단 및 제8 트랜지스터(M8)의 제어단은 단락 후 저장 모듈(30)의 구동 신호 출력단(C3)이 되고, 제7 트랜지스터(M7)의 제2 단과 제8 트랜지스터(M8)의 제2 단은 단락 후 저장 모듈(30)의 제2 전원 신호 입력단(C4)이 된다.
제5 트랜지스터(M5)와 제7 트랜지스터(M7)의 유형은 상이하며, 제6 트랜지스터(M6)와 제8 트랜지스터(M8)의 유형은 상이하다. 제5 트랜지스터(M5)와 제7 트랜지스터(M7)는 제1 인버터(38)를 구성하고, 제5 트랜지스터(M5)와 제7 트랜지스터(M7)의 제어단은 제1 인버터(38)의 인버팅 입력단(H1)이며, 제5 트랜지스터(M5)의 제2 단과 제7 트랜지스터(M7)의 제1 단은 제1 인버터(38)의 인버팅 입력단(H2)이다. 마찬가지로, 제6 트랜지스터(M6)와 제8 트랜지스터(M8)는 제2 인버터(39)를 구성하며, 제6 트랜지스터(M6)와 제8 트랜지스터(M8)의 제어단은 제2 인버터(39)의 인버팅 입력단(J1)이고, 제6 트랜지스터(M6)의 제2 단과 제8 트랜지스터(M8)의 제1 단은 제2 인버터(39)의 인버팅 입력단(J2)이다. 제1 인버터(38)의 인버팅 입력단(H1)과 제2 인버터(39)의 인버팅 입력단(J2)은 전기적으로 연결되고, 제1 인버터(38)의 인버팅 입력단(H2)과 제2 인버터(39)의 인버팅 입력단(J1)은 전기적으로 연결되며, 즉, 제1 인버터(38)와 제2 인버터(39)는 역병렬 연결 관계를 구성하며, 저장 모듈(30)을 형성한다.
계속하여 도 2 내지 도 4를 참조하면, 선택적으로, 데이터 기입 모듈(20)은 제9 트랜지스터(M9)를 포함하고, 제9 트랜지스터(M9)의 제어단을 데이터 기입 모듈(20)의 제어단(B1)으로 하며, 제9 트랜지스터(M9)의 제1 단을 데이터 기입 모듈(20)의 제1 단(B2)으로 하고, 제9 트랜지스터(M9)의 제2 단을 데이터 기입 모듈(20)의 제2 단(B3)으로 한다. 구동 모듈(10)은 제10 트랜지스터(M10)를 포함하고, 제10 트랜지스터(M10)의 제어단을 구동 모듈(10)의 제어단(A1)으로 하며, 제10 트랜지스터(M10)의 제1 단을 구동 모듈(10)의 제1 단(A2)으로 하고, 제10 트랜지스터(M10)의 제2 단을 구동 모듈(10)의 제2 단(A3)으로 한다.
도 5는 본 출원의 실시예에서 제공하는 픽셀 구동 회로의 구동 시퀀스 개략도이다. 도 4 및 도 5를 참조하면, 픽셀 구동 회로의 구동 시퀀스는 제1 단계(T1), 제2 단계(T2) 및 제3 단계(T3)를 포함한다. 제2 트랜지스터(M2), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제9 트랜지스터(M9), 제10 트랜지스터(M10), 제11 트랜지스터(MA1) 및 제12 트랜지스터(MA2)는 P형 트랜지스터이고, 제1 트랜지스터(M1), 제3 트랜지스터(M3), 제7 트랜지스터(M7) 및 제8 트랜지스터(M8)는 N형 트랜지스터이며, 제1 전원 신호(VDD)는 고전위이고, 제2 전원 신호(VSS)는 저전위이다.
제1 단계(T1)에서, 리셋 신호(Reset)는 저전위이고, 제1 클럭 신호(CK)는 저전위이며, 제2 클럭 신호(CKB)는 고전위이고, 데이터 신호(DATA)는 저전위이며, 주사 신호(SCAN)는 고전위이다. 제11 트랜지스터(MA1)는 리셋 신호(Reset)의 저전압 레벨에 응답하여 턴온되고, 제1 전원 신호(VDD)는 제10 트랜지스터(M10)의 제어단과 저장 모듈(30)의 구동 신호 출력단(C3)에 입력된다. 제11 트랜지스터(MA1)는 제10 트랜지스터(M10)의 제어단에 대해 리셋 초기화를 수행하고, 저장 모듈(30)은 양방향 전송 기능을 구비하므로, 제11 트랜지스터(MA1)는 저장 모듈(30)에 대한 리셋 초기화를 구현하며, 제6 트랜지스터(M6)는 제1 전원 신호(VDD)의 고전위에 응답하여 턴오프되고, 제8 트랜지스터(M8)는 제1 전원 신호(VDD)의 고전위에 응답하여 턴온되어, 제2 전원 신호(VSS)를 제5 트랜지스터(M5) 및 제7 트랜지스터(M7)의 제어단으로 출력하며, 저장 모듈(30)의 구동 신호 출력단(C3)은 제1 전원 신호(VDD)의 고전위 출력을 유지한다. 제10 트랜지스터(M10)는 구동 모듈(10)의 제어단(A1)으로 전송되는 전기 신호의 고전위에 응답하여 턴오프된다. 제12 트랜지스터(MA2)는 리셋 신호(Reset)의 저전위에 응답하여 턴온되어, 제2 전원 신호(VSS)를 발광 소자(LED)의 제1 단(G1)으로 입력하고, 발광 소자(LED)의 제1 단(G1)과 제2 단(G2)은 전위가 동일하며, 발광 소자(LED)의 제1 단에 대해 초기화를 수행하고, 발광 소자(LED)는 발광하지 않는 상태를 유지한다.
제2 단계(T2)에서, 리셋 신호(Reset)는 고전위이고, 제1 클럭 신호(CK)는 고전위이고, 제2 클럭 신호(CKB)는 저전위이며, 데이터 신호(DATA)는 고전위이고, 주사 신호(SCAN)는 저전위이다. 제11 트랜지스터(MA1)와 제12 트랜지스터(MA2)는 리셋 신호(Reset)의 고전위에 응답하여 턴오프된다. 제9 트랜지스터(M9)는 주사 신호(SCAN)의 저전위에 응답하여 턴온되어, 데이터 신호(DATA)의 고전위를 저장 모듈(30)의 구동 신호 출력단(C3)으로 전송하고, 저장 모듈(30)은 해당 데이터 신호(DATA)를 래칭(latching)하며, 제2 전원 신호(VSS)의 저전위를 출력한다. 제1 트랜지스터(M1)는 제1 클럭 신호(CK)의 고전압 레벨에 응답하여 턴온되고, 제2 트랜지스터(M2)는 제2 클럭 신호(CKB)의 저전압 레벨에 응답하여 턴온되며, 제3 트랜지스터(M3)는 제2 클럭 신호(CKB)의 저전압 레벨에 응답하여 턴오프되고, 제4 트랜지스터(M4)는 제1 클럭 신호(CK)의 고전압 레벨에 응답하여 턴오프된다. 제2 전원 신호(VSS)의 저전위는 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 통해 제10 트랜지스터(M10)의 제어단으로 전송되고, 제10 트랜지스터(M10)는 제2 전원 신호(VSS)의 저전위에 응답하여 턴온되어 구동 전류를 출력하며, 발광 소자(LED)가 발광하도록 구동한다.
제3 단계(T3)에서, 리셋 신호(Reset)는 고전위이고, 제1 클럭 신호(CK)는 고/저전위가 교대되며, 제2 클럭 신호(CKB)는 고/저전위가 교대되고, 제1 클럭 신호(CK)와 제2 클럭 신호(CKB)의 전위는 상반되며, 데이터 신호(DATA)는 저전위이고, 주사 신호(SCAN)는 고전위이다. 제11 트랜지스터(MA1)와 제12 트랜지스터(MA2)는 리셋 신호(Reset)의 고전위에 응답하여 턴오프된다. 제9 트랜지스터(M9)는 주사 신호(SCAN)의 고전위에 응답하여 턴오프되고, 저장 모듈(30)은 제2 단계(T2)의 데이터 신호(DATA)를 래킹하며, 계속하여 제2 전원 신호(VSS)의 저전위를 출력한다. 제1 신호 경로(401)와 제2 신호 경로(402)는 교대로 턴온되고, 제2 전원 신호(VSS)는 교대로 제1 신호 경로(401)와 제2 신호 경로(402)를 통해 제10 트랜지스터(M10)의 제어단으로 전송되며, 제10 트랜지스터(M10)는 제2 전원 신호(VSS)의 저전위에 응답하여 턴온되고, 구동 전류를 출력하며, 발광 소자(LED)가 발광하도록 구동한다.
본 출원의 실시예는 디스플레이 패널을 더 제공한다. 도 6은 본 출원의 실시예에서 제공하는 디스플레이 패널의 구조 개략도이다. 도 6을 참조하면, 해당 디스플레이 패널은 본 출원의 임의의 실시예에서 제공하는 픽셀 구동 회로(1)를 복수개 포함하고, 따라서, 본 출원의 실시예에서 제공하는 디스플레이 패널 또한 상기 실시예에서 서술된 기술적 효과를 구비하되, 여기서 더 이상 반복하여 설명하지 않는다.
해당 디스플레이 패널은, 복수의 주사 라인(2)과 복수의 데이터 라인(3)을 더 포함하고, 복수의 주사 라인(2)과 복수의 데이터 라인(3)이 교차되어 형성된 공간(4) 내에 복수의 픽셀 구동 회로(1)가 설치되며, 데이터 기입 모듈의 제어단은 대응되는 주사 라인(2)과 전기적으로 연결되고, 데이터 기입 모듈의 제1 단은 대응되는 데이터 라인(3)과 전기적으로 연결된다. 픽셀 구동 회로는 대응되는 주사 라인(2)을 통해 게이트 구동 모듈(5)에서 송신하는 주사 신호를 수신하고, 대응되는 데이터 라인(3)을 통해 소스 구동 회로(6)의 데이터 신호를 수신하며, 디스플레이 패널은 이로써 디스플레이 기능을 구현한다. 선택적으로, 디스플레이 패널은 유기 발광 디스플레이 패널일 수 있다.
본 출원의 실시예는 디스플레이 장치를 더 제공하고, 이는 본 출원의 임의의 실시예에서 제공하는 디스플레이 패널을 포함하며, 해당 디스플레이 패널은 본 출원의 임의의 실시예에서 제공하는 픽셀 구동 회로를 복수개 포함한다. 해당 디스플레이 장치는 휴대폰이거나, 컴퓨터 또는 웨어러블 설비 등 전자 설비일 수 있고, 본 출원의 실시예에서는 디스플레이 장치의 구제척인 형태에 대해 한정하지 않는다. 본 출원의 실시예에서 제공하는 디스플레이 장치도 상기 실시예에서 서술된 기술적 효과를 구비하며, 여기서 더 이상 반복하여 설명하지 않는다.

Claims (13)

  1. 구동 모듈, 데이터 기입 모듈, 저장 모듈 및 간섭 필터링 모듈을 포함하고;
    상기 구동 모듈은 발광 소자가 발광하도록 구동하며;
    상기 데이터 기입 모듈은 데이터 신호를 상기 저장 모듈에 기입하도록 구성되고, 상기 저장 모듈은 상기 데이터 신호에 따라 제1 전원 신호 및 제2 전원 신호를 상기 구동 모듈의 제어단에 기입하는 시간을 조절하며, 상기 구동 모듈의 제어단의 전위를 유지하도록 구성되고;
    상기 간섭 필터링 모듈은 상기 구동 모듈의 제어단으로 전송되는 전기 신호 중의 간섭 신호를 필터링 하도록 구성되는 것을 특징으로 하는 픽셀 구동 회로.
  2. 제 1 항에 있어서,
    상기 간섭 필터링 모듈의 신호 입력단은 상기 저장 모듈의 구동 신호 출력단과 전기적으로 연결되고, 상기 간섭 필터링 모듈의 신호 출력단은 상기 구동 모듈의 제어단과 전기적으로 연결되는 것을 특징으로 하는 픽셀 구동 회로.
  3. 제 2 항에 있어서,
    상기 간섭 필터링 모듈은, 제1 신호 경로 및 제2 신호 경로를 포함하고, 상기 제1 신호 경로의 입력단과 상기 제2 신호 경로의 입력단은 단락 후 상기 간섭 필터링 모듈의 신호 입력단이 되며, 상기 제1 신호 경로의 출력단과 상기 제2 신호 경로의 출력단은 단락 후 상기 간섭 필터링 모듈의 신호 출력단이 되고, 상기 제1 신호 경로와 상기 제2 신호 경로는 교대로 턴온되는 것을 특징으로 하는 픽셀 구동 회로.
  4. 제 3 항에 있어서,
    상기 제1 신호 경로는 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터의 제1 단은 상기 제1 신호 경로의 입력단이며, 상기 제1 트랜지스터의 제2 단은 상기 제2 트랜지스터의 제1 단과 전기적으로 연결되고, 상기 제2 트랜지스터의 제2 단은 상기 제1 신호 경로의 출력단이며;
    상기 제2 신호 경로는 제3 트랜지스터 및 제4 트랜지스터를 포함하고, 상기 제3 트랜지스터의 제1 단은 상기 제2 신호 경로의 입력단이며, 상기 제3 트랜지스터의 제2 단은 상기 제4 트랜지스터의 제1 단 및 상기 제1 트랜지스터의 제2 단과 전기적으로 연결되고, 상기 제4 트랜지스터의 제2 단은 상기 제2 신호 경로의 출력단인 것을 특징으로 하는 픽셀 구동 회로.
  5. 제 4 항에 있어서,
    상기 제1 트랜지스터의 제어단, 상기 제2 트랜지스터의 제어단, 상기 제3 트랜지스터의 제어단 및 상기 제4 트랜지스터의 제어단 중의 2개의 제어단에는 제1 클럭 신호가 동시에 접속되고, 상기 제1 트랜지스터의 제어단, 상기 제2 트랜지스터의 제어단, 상기 제3 트랜지스터의 제어단 및 상기 제4 트랜지스터의 제어단 중의 다른 2개의 제어단에는 제2 클럭 신호가 동시에 접속되며, 상기 제1 클럭 신호와 상기 제2 클럭 신호의 주파수는 동일하고, 전위 높낮이는 상반되는 것을 특징으로 하는 픽셀 구동 회로.
  6. 제 4 항에 있어서,
    상기 제1 트랜지스터의 제어단, 상기 제2 트랜지스터의 제어단, 상기 제3 트랜지스터의 제어단 및 상기 제4 트랜지스터의 제어단은 단락 후 제1 클럭 신호가 접속되는 것을 특징으로 하는 픽셀 구동 회로.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 구동 모듈의 제어단을 리셋하도록 구성된 제1 리셋 모듈을 더 포함하는 것을 특징으로 하는 픽셀 구동 회로.
  8. 제 7 항에 있어서,
    상기 제1 리셋 모듈의 제어단에는 리셋 신호가 접속되고, 상기 제1 리셋 모듈의 제1 단에는 제1 전원 신호가 접속되며, 상기 제1 리셋 모듈의 제2 단은 상기 저장 모듈의 구동 신호 출력단과 전기적으로 연결되는 것을 특징으로 하는 픽셀 구동 회로.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 발광 소자의 제1 단을 리셋하도록 구성된 제2 리셋 모듈을 더 포함하는 것을 특징으로 하는 픽셀 구동 회로.
  10. 제 9 항에 있어서,
    상기 제2 리셋 모듈의 제어단에는 리셋 신호가 접속되고, 상기 제2 리셋 모듈의 제1 단은 상기 발광 소자의 제1 단과 전기적으로 연결되며, 상기 제2 리셋 모듈의 제2 단은 상기 발광 소자의 제2 단과 전기적으로 연결되는 것을 특징으로 하는 픽셀 구동 회로.
  11. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 데이터 기입 모듈의 제어단에는 주사 신호가 접속되고, 상기 데이터 기입 모듈의 제1 단에는 상기 데이터 신호가 접속되며, 상기 데이터 기입 모듈의 제2 단은 상기 저장 모듈의 데이터 신호 입력단과 전기적으로 연결되고, 상기 저장 모듈의 제1 전원 신호 입력단에는 상기 제1 전원 신호가 접속되며, 상기 저장 모듈의 제2 전원 신호 입력단에는 상기 제2 전원 신호가 접속되는 것을 특징으로 하는 픽셀 구동 회로.
  12. 제 11 항에 있어서,
    상기 저장 모듈은 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터 및 제8 트랜지스터를 포함하고,
    상기 제5 트랜지스터의 제1 단과 상기 제6 트랜지스터의 제1 단은 단락 후 상기 저장 모듈의 제1 전원 신호 입력단이 되며, 상기 제5 트랜지스터의 제어단, 상기 제6 트랜지스터의 제2 단, 상기 제7 트랜지스터의 제어단 및 상기 제8 트랜지스터의 제1 단은 단락 후 상기 저장 모듈의 데이터 신호 입력단이 되고, 상기 제5 트랜지스터의 제2 단, 상기 제6 트랜지스터의 제어단, 상기 제7 트랜지스터의 제1 단 및 상기 제8 트랜지스터의 제어단은 단락 후 상기 저장 모듈의 구동 신호 출력단이 되며, 상기 제7 트랜지스터의 제2 단 및 상기 제8 트랜지스터의 제2 단은 단락 후 상기 저장 모듈의 제2 전원 신호 입력단이 되는 것을 특징으로 하는 픽셀 구동 회로.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 따른 픽셀 구동 회로를 복수 개 포함하는 디스플레이 패널에 있어서,
    상기 디스플레이 패널은 복수의 주사 라인 및 복수의 데이터 라인을 더 포함하고, 상기 복수의 주사 라인과 상기 복수의 데이터 라인이 교차되어 형성된 공간 내에 상기 복수의 픽셀 구동 회로가 설치되며, 상기 데이터 기입 모듈의 제어단은 대응되는 주사 라인과 전기적으로 연결되고, 상기 데이터 기입 모듈의 제1 단은 대응되는 데이터 라인과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널.
KR1020227003268A 2019-08-30 2020-04-22 픽셀 구동 회로 및 디스플레이 패널 KR102593643B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910816892.5 2019-08-30
CN201910816892.5A CN113936586B (zh) 2019-08-30 2019-08-30 一种像素驱动电路和显示面板
PCT/CN2020/086034 WO2021036299A1 (zh) 2019-08-30 2020-04-22 像素驱动电路和显示面板

Publications (2)

Publication Number Publication Date
KR20220025055A true KR20220025055A (ko) 2022-03-03
KR102593643B1 KR102593643B1 (ko) 2023-10-25

Family

ID=74685526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227003268A KR102593643B1 (ko) 2019-08-30 2020-04-22 픽셀 구동 회로 및 디스플레이 패널

Country Status (3)

Country Link
KR (1) KR102593643B1 (ko)
CN (1) CN113936586B (ko)
WO (1) WO2021036299A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112233607B (zh) * 2020-09-11 2021-12-07 成都辰显光电有限公司 数字像素驱动电路及其驱动方法、显示面板
CN114743505B (zh) * 2022-04-29 2023-06-27 武汉华星光电半导体显示技术有限公司 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080040433A (ko) * 2006-11-03 2008-05-08 삼성전자주식회사 액정 표시 장치
KR20130105213A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 노이즈를 감소시킬 수 있는 출력 구동 회로 및 이를 포함하는 반도체 메모리 장치
KR20140024160A (ko) * 2012-08-20 2014-02-28 엘지전자 주식회사 영상표시장치 및 그 동작 방법
KR20190025812A (ko) * 2017-07-27 2019-03-12 보에 테크놀로지 그룹 컴퍼니 리미티드 픽셀 회로 및 구동 방법, 디스플레이 패널, 디스플레이 디바이스

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600345A (en) * 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
WO2002017289A1 (en) * 2000-08-21 2002-02-28 Emagin Corporation Grayscale static pixel cell for oled active matrix display
JP4147410B2 (ja) * 2003-12-02 2008-09-10 ソニー株式会社 トランジスタ回路、画素回路、表示装置及びこれらの駆動方法
CA2490858A1 (en) * 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR100613087B1 (ko) * 2004-12-24 2006-08-16 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
US7755581B2 (en) * 2005-04-18 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device having the same and electronic appliance
US7928938B2 (en) * 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
JP5342111B2 (ja) * 2007-03-09 2013-11-13 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2015004945A (ja) * 2013-02-04 2015-01-08 ソニー株式会社 表示装置及びその駆動方法、並びに、制御パルス生成装置
TW201506873A (zh) * 2013-08-02 2015-02-16 Integrated Solutions Technology Inc 有機發光顯示器的驅動電路以及偏移電壓調整單元
CN104700803B (zh) * 2015-03-26 2017-02-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105206226A (zh) * 2015-10-08 2015-12-30 俞德军 一种高精度电流驱动电路
KR102560028B1 (ko) * 2015-11-27 2023-07-26 엘지디스플레이 주식회사 디스플레이 장치의 화소 구동 회로 및 화소 구동 방법
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080040433A (ko) * 2006-11-03 2008-05-08 삼성전자주식회사 액정 표시 장치
KR20130105213A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 노이즈를 감소시킬 수 있는 출력 구동 회로 및 이를 포함하는 반도체 메모리 장치
KR20140024160A (ko) * 2012-08-20 2014-02-28 엘지전자 주식회사 영상표시장치 및 그 동작 방법
KR20190025812A (ko) * 2017-07-27 2019-03-12 보에 테크놀로지 그룹 컴퍼니 리미티드 픽셀 회로 및 구동 방법, 디스플레이 패널, 디스플레이 디바이스

Also Published As

Publication number Publication date
CN113936586A (zh) 2022-01-14
KR102593643B1 (ko) 2023-10-25
WO2021036299A1 (zh) 2021-03-04
CN113936586B (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US11410609B2 (en) Output control device, output control circuit and display panel
US8963907B2 (en) Pixel circuit and driving method thereof
KR20200057785A (ko) 구동 회로 및 그 구동 방법, 및 디스플레이 장치
CN107329612B (zh) 一种扫描电路、驱动电路及触控显示装置
US10431156B2 (en) Pixel circuit and driving method thereof and display device
KR101274429B1 (ko) 쉬프트 레지스터 유닛, 게이트 구동회로 및 표시장치
CN109410842B (zh) 一种像素驱动电路及显示装置
US9799270B2 (en) Pixel circuit, display panel and display device
CN111145686B (zh) 一种像素驱动电路、显示面板及驱动方法
KR20230133387A (ko) 픽셀 회로 및 그 구동 방법과 디스플레이 패널
CN111477162B (zh) 像素电路及其驱动方法、显示装置
CN114023260A (zh) 像素驱动电路
CN112086071B (zh) 显示面板、其驱动方法及显示装置
US7719510B2 (en) Flat panel display, display driving apparatus thereof and shift register thereof
US11935460B2 (en) Shift register and display panel
KR102593643B1 (ko) 픽셀 구동 회로 및 디스플레이 패널
US20190333596A1 (en) Scan driving circuit, driving method, and display device
CN111754937A (zh) 像素驱动电路及其驱动方法、显示装置
US11120749B2 (en) Display device
CN114120927B (zh) 背光模组及显示装置
US20210407397A1 (en) Shift register and shift register circuit thereof, display panel and electronic device
CN109448636B (zh) 一种像素驱动电路、显示装置及像素驱动电路的驱动方法
CN113257178B (zh) 驱动电路及显示面板
CN110970079B (zh) 一种移位寄存器、栅极驱动电路及显示面板
CN106340268B (zh) 一种像素驱动电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right