KR20210146493A - 게이트 구동 회로를 포함하는 표시 장치 - Google Patents

게이트 구동 회로를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210146493A
KR20210146493A KR1020200063201A KR20200063201A KR20210146493A KR 20210146493 A KR20210146493 A KR 20210146493A KR 1020200063201 A KR1020200063201 A KR 1020200063201A KR 20200063201 A KR20200063201 A KR 20200063201A KR 20210146493 A KR20210146493 A KR 20210146493A
Authority
KR
South Korea
Prior art keywords
voltage
gate
driving
terminal
transistor
Prior art date
Application number
KR1020200063201A
Other languages
English (en)
Inventor
하태석
김경수
박규진
신승운
장운록
진인원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200063201A priority Critical patent/KR20210146493A/ko
Priority to US17/170,720 priority patent/US11636821B2/en
Priority to CN202110538658.8A priority patent/CN113724661A/zh
Publication of KR20210146493A publication Critical patent/KR20210146493A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치의 게이트 구동 회로 내 구동 스테이지들 각각은 제1 클럭 신호를 수신하는 제1 클럭 단자와 게이트 출력 단자 사이에 전기적으로 연결되고, 제1 노드와 전기적으로 연결된 게이트 전극을 포함하는 제1 트랜지스터, 제1 캐리 신호를 상기 제1 노드로 전달하는 제2 트랜지스터 및 상기 제1 노드와 제1 전압이 수신되는 제1 전압 단자 사이에 전기적으로 연결되고, 상기 제1 전압 단자와 전기적으로 연결된 게이트 전극을 포함하는 제3 트랜지스터를 포함한다.

Description

게이트 구동 회로를 포함하는 표시 장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것으로, 상세하게는 게이트 구동 회로를 포함하는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하기 위한 표시 패널, 표시 패널을 구동하는 구동 회로를 포함한다. 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 화소들을 포함한다. 화소들 각각은 복수의 게이트 라인들 중 대응하는 게이트 라인 및 복수의 데이터 라인들 중 대응하는 데이터 라인에 연결된다. 구동 회로는 데이터 라인들에 데이터 신호를 출력하는 데이터 구동 회로, 게이트 라인들을 구동하기 위한 게이트 신호들을 출력하는 게이트 구동 회로, 게이트 구동 회로로 클럭 신호들을 제공하는 전압 발생 회로 및 데이터 구동 회로와 게이트 구동 회로를 제어하기 위한 타이밍 컨트롤러를 포함한다. 전압 발생 회로는 타이밍 컨트롤러의 제어에 따라서 클럭 신호들 및 전압들을 생성할 수 있다.
파워 업 됨에 따라 타이밍 컨트롤러는 초기화 동작을 수행한다. 이때 게이트 라인들이 플로팅 상태를 유지하는 경우 노이즈 영상이 표시 장치에 표시될 수 있다.
본 발명의 목적은 파워 업 될 때 안정적으로 동작할 수 있는 게이트 구동 회로 표시 장치를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 게이트 구동 회로는 복수의 게이트 라인들 중 대응하는 게이트 라인으로 게이트 신호를 제공하는 구동 스테이지들을 포함하되, 상기 구동 스테이지들 각각은 제1 클럭 신호를 수신하는 제1 클럭 단자와 게이트 출력 단자 사이에 전기적으로 연결되고, 제1 노드와 전기적으로 연결된 게이트 전극을 포함하는 제1 트랜지스터, 제1 캐리 신호를 상기 제1 노드로 전달하는 제2 트랜지스터 및 상기 제1 노드와 제1 전압이 수신되는 제1 전압 단자 사이에 전기적으로 연결되고, 상기 제1 전압 단자와 전기적으로 연결된 게이트 전극을 포함하는 제3 트랜지스터를 포함하고, 상기 게이트 출력 단자는 상기 대응하는 게이트 라인과 전기적으로 연결된다.
일 실시예에서, 초기화 모드동안 상기 제1 전압은 제1 레벨 및 상기 제1 레벨과 다른 제2 레벨로 순차적으로 변화할 수 있다.
일 실시예에서, 초기화 모드동안 상기 제1 전압은 제1 레벨 및 상기 제1 레벨과 다른 제2 레벨 및 상기 제1 레벨로 순차적으로 변화할 수 있다.
일 실시예에서, 상기 초기화 모드동안 상기 제1 클럭 신호는 로우 레벨일 수 있다.
일 실시예에서, 상기 제3 트랜지스터는 상기 제1 전압이 상기 제2 레벨일 때 상기 제1 전압을 상기 제1 노드로 전달할 수 있다.
일 실시예에서, 상기 구동 스테이지들 각각은, 상기 게이트 출력 단자와 제2 전압이 수신되는 제2 전압 단자 사이에 연결되고, 제2 클럭 신호를 수신하는 제2 클럭 단자에 연결된 게이트 전극을 포함하는 제4 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 구동 스테이지들 각각은, 상기 제1 클럭 단자와 캐리 출력 단자 사이에 연결되고, 상기 제1 노드와 연결된 게이트 전극을 포함하는 제5 트랜지스터를 더 포함하고, 상기 캐리 출력 단자는 캐리 신호를 출력할 수 있다.
본 발명의 다른 특징에 다른 표시 장치는 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널, 상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로, 상기 복수 개의 게이트 라인들을 구동하는 게이트 구동 회로, 영상 신호 및 제어 신호를 수신하고, 상기 표시 패널에 영상이 표시되도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하고, 게이트 펄스 신호를 출력하는 타이밍 컨트롤러 및 상기 게이트 펄스 신호에 응답해서 제1 클럭 신호 및 제1 전압을 출력하는 전압 발생 회로를 포함한다. 상기 전압 발생 회로는 초기화 모드동안 상기 제1 전압을 제1 레벨 및 제2 레벨로 순차적으로 변화시키고, 상기 게이트 구동 회로는 상기 복수의 게이트 라인들 중 대응하는 게이트 라인으로 게이트 신호를 제공하는 구동 스테이지들을 포함하되, 상기 구동 스테이지들 각각은 상기 초기화 모드동안 상기 제1 전압 및 상기 제1 클럭 신호에 응답해서 상기 대응하는 게이트 라인을 디스챠지한다.
일 실시예에서, 상기 초기화 모드동안 상기 제1 전압은 제1 레벨 및 상기 제2 레벨 및 상기 제1 레벨로 순차적으로 변화할 수 있다.
일 실시예에서, 상기 구동 스테이지들 각각은 상기 제1 클럭 신호를 수신하는 제1 클럭 단자와 게이트 출력 단자 사이에 연결되고, 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 제1 캐리 신호를 상기 제1 노드로 전달하는 제2 트랜지스터 및 상기 제1 노드와 제1 전압이 수신되는 제1 전압 단자 사이에 연결되고, 상기 제1 전압 단자와 연결된 게이트 전극을 포함하는 제3 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제3 트랜지스터는 상기 제1 전압이 상기 제2 레벨일 때 상기 제1 전압을 상기 제1 노드로 전달할 수 있다.
일 실시예에서, 상기 전압 발생 회로는 상기 제1 클럭 신호와 다른 제2 클럭 신호 및 상기 제1 전압과 다른 제2 전압을 더 발생할 수 있다.
일 실시예에서, 상기 구동 스테이지들 각각은 상기 게이트 출력 단자와 상기 제2 전압이 수신되는 제2 전압 단자 사이에 연결되고, 상기 제2 클럭 신호를 수신하는 제2 클럭 단자에 연결된 게이트 전극을 포함하는 제4 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 전압 발생 회로는 상기 초기화 모드동안 상기 제1 클럭 신호 및 상기 제2 클럭 신호를 로우 레벨로 유지할 수 있다.
일 실시예에서, 상기 전압 발생 회로는 상기 초기화 모드동안 상기 제2 전압을 상기 제1 레벨로 유지할 수 있다.
일 실시예에서, 상기 구동 스테이지들 각각은 상기 게이트 출력 단자와 제2 전압이 수신되는 제2 전압 단자 사이에 연결되고, 제2 클럭 신호를 수신하는 제2 클럭 단자에 연결된 게이트 전극을 포함하는 제4 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 구동 스테이지들 각각은 상기 제1 클럭 단자와 캐리 출력 단자 사이에 연결되고, 상기 제1 노드와 연결된 게이트 전극을 포함하는 제5 트랜지스터를 더 포함하고, 상기 캐리 출력 단자는 캐리 신호를 출력할 수 있다.
일 실시예에서, 상기 복수의 구동 스테이지들 중 j번째 구동 스테이지로부터 출력되는 상기 캐리 신호는 j+1(j는 자연수)번째 구동 스테이지의 캐리 입력 단자로 제공될 수 있다.
일 실시예에서, 상기 타이밍 컨트롤러는 상기 구동 모드동안 시작 신호를 상기 게이트 구동 회로로 제공할 수 있다.
일 실시예에서, 상기 게이트 구동 회로의 상기 구동 스테이지들 중 1번째 구동 스테이지는 상기 시작 신호를 상기 캐리 입력 단자로 수신할 수 있다.
이와 같은 구성을 갖는 표시 장치 내 게이트 구동 회로는 파워 업된 후 초기화 모드동안 플로팅 상태의 게이트 라인들을 디스챠지할 수 있다. 따라서 초기화 모드동안 화소들 내 스위칭 트랜지스터들이 턴 오프 상태를 유지할 수 있으므로 노이즈 영상이 표시되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성을 보여주는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 3a 및 도 3b는 표시 장치의 동작을 설명하기 위한 타이밍도이다.
도 4는 게이트 구동 회로의 구성을 예시적으로 보여주는 블록도이다.
도 5는 게이트 구동 회로의 동작을 예시적으로 보여주는 타이밍도이다.
도 6은 도 5에 도시된 게이트 구동 회로 내 k번째 구동 스테이지의 회로도이다.
도 7은 도 6에 도시된 구동 스테이지의 동작을 설명하기 위한 타이밍도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성을 보여주는 블록도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시장치(100)는 표시 패널(110), 타이밍 컨트롤러(120), 전압 발생 회로(130), 게이트 구동 회로(140) 및 데이터 구동 회로(150)를 포함한다.
표시 패널(110)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다. 표시 패널(110)이 액정 표시 패널인 경우, 표시장치(100)는 편광자, 백라이트 유닛 등을 더 포함할 수 있다.
표시 패널(110)은 화소들(PX), 복수의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수의 데이터 라인들(DL1~DLm)을 포함한다. 복수의 게이트 라인들(GL1~GLn)은 게이트 구동 회로(140)에 연결된다. 복수의 데이터 라인들(DL1~DLm)은 데이터 구동 회로(150)에 연결된다. 도 1에는 복수의 게이트 라인들(GL1~GLn) 중 일부와 복수의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다.
도 1에는 복수의 화소들 중 하나만이 도시되었다. 복수의 화소들 각각은 복수의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결된다.
타이밍 컨트롤러(120)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터(RGB) 및 제어 신호(CTRL)를 수신한다. 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호 및 클럭 신호들을 포함할 수 있다.
타이밍 컨트롤러(120)는 영상 데이터(RGB) 및 제어 신호(CTRL)를 수신하고, 데이터 구동 회로(150)로 제공될 데이터 신호(DATA), 데이터 제어 신호(CONT1) 및 게이트 구동 회로(140)로 제공될 게이트 제어 신호(CONT2), 전압 발생 회로(130)로 제공될 게이트 펄스 신호(CPV)를 출력한다. 타이밍 컨트롤러(120)는 외부로부터 입력 전압(VIN)을 수신할 수 있다.
전압 발생 회로(130)는 타이밍 컨트롤러(120)로부터 게이트 펄스 신호(CPV)를 수신하고, 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV1B)를 발생한다. 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV1B)는 주파수는 서로 같고, 위상이 서로 다른 신호들 일 수 있다. 이하 설명에서 전압 발생 회로(130)는 2개의 클럭 신호들(CKV1, CKV1B)을 출력하는 것을 일 예로 설명하나, 클럭 신호들의 수는 게이트 구동 회로(140)의 구성에 따라 다양하게 변경될 수 있다.
전압 발생 회로(130)는 전원 관리 집적 회로(power management integrated circuit, PMIC)로 구현될 수 있다. 전압 발생 회로(130)는 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV1B)뿐만 아니라 게이트 구동 회로(140)의 동작에 필요한 제1 전압(VSS1)(또는 제2 전압) 및 제2 전압(VSS2)(또는 제1 전압)을 더 발생할 수 있다. 도면에 도시되지 않았으나, 전압 발생 회로(130)는 표시 패널(110)의 동작에 필요한 공통 전압, 전원 전압 및 접지 전압 등을 더 발생할 수 있다.
전압 발생 회로(130)는 외부로부터 입력 전압(VIN)을 수신할 수 있다. 일 실시예에 따른 전압 발생 회로(130)는 입력 전압(VIN)의 공급이 개시되고 나서 초기화 모드동안 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV1B) 및 제1 전압(VSS1)를 제1 레벨(예를 들면, 0V 이하)로 설정할 수 있다. 전압 발생 회로(130)는 초기화 모드동안 제2 전압(VSS2)을 제1 레벨(예를 들면, -7V), 제2 레벨 및 제1 레벨로 순차적으로 설정할 수 있다. 전압 발생 회로(130)의 동작은 추후 상세히 설명한다.
게이트 구동 회로(140)는 타이밍 컨트롤러(120)로부터 수신한 게이트 제어 신호(CONT2) 및 전압 발생 회로(130)로부터 수신한 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV1B), 제1 전압(VSS1) 및 제2 전압(VSS2)에 기초하여 게이트 신호들을 생성하고, 게이트 신호들을 복수의 게이트 라인들(GL1~GLn)에 출력한다.
게이트 구동 회로(140)는 박막공정을 통해 화소들(PX)과 동시에 형성될 수 있다. 예컨대, 게이트 구동 회로(140)는 표시 패널(110)의 소정 영역(예컨대, 화소들(PX)이 배열되지 않은 비표시 영역)에 배치될 수 있다. 다른 실시예에서, 게이트 구동 회로(140)는 구동 칩(미 도시됨) 및 구동 칩을 실장하는 연성 회로 기판(미 도시됨)을 포함하고, 연성 회로 기판은 표시 패널(110)과 전기적으로 연결될 수 있다. 또다른 실시예에서 게이트 구동 회로(140)는 칩 온 글래스(COG: Chip on Glass) 방식으로 표시 패널(110)의 비표시 영역 상에 실장될 수 있다.
데이터 구동 회로(150)는 타이밍 컨트롤러(120)로부터 수신한 데이터 제어 신호(CONT1)에 기초하여 타이밍 컨트롤러(120)로부터 제공된 데이터 신호(DATA)에 따른 계조 전압들을 생성한다. 데이터 구동 회로(150)는 계조 전압들을 복수의 데이터 라인들(DL1~DLm)에 출력한다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 2에 도시된 것과 같이, 화소(PX)는 박막 트랜지스터(TR, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 액정 커패시터(Clc)로 전달한다.
액정 커패시터(Clc)는 화소 트랜지스터(TR)로부터 전달된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정 커패시터(Clc)의 액정층(미 도시됨)에 포함된 액정 방향자의 배열이 변화될 수 있다. 액정 방향자의 배열에 따라 액정층으로 입사된 광이 투과되거나 차단되어서 영상이 표시될 수 있다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 시간 동안 유지시킬 수 있다.
도 3a 및 도 3b는 표시 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 3a 및 도 3b를 참조하면, 입력 전압(VIN)의 공급이 개시되면 타이밍 컨트롤러(120)는 초기화 동작을 수행한다. 예를 들어, 타이밍 컨트롤러(120)(도 3a 및 도 3b에서 "T-CON"으로 표기함)는 외부로부터 제공되는 제어 신호(CTRL) 및 내부 메모리(또는 룩업 테이블)(미 도시됨)에 저장된 상태 정보에 근거해서 동작 주파수, 동작 전압 레벨 등의 상태 정보를 설정하고, 데이터 구동 회로(150)와의 인터페이스를 설정하는 로딩(Loading) 동작을 수행할 수 있다. 로딩 동작은 트레이닝 모드를 포함할 수 있다. 트레이닝 모드에서 타이밍 컨트롤러(120)는 클럭 트레이닝 신호를 데이터 구동 회로(150)로 전송하고, 데이터 구동 회로(150)로부터 락 신호를 수신하여 데이터 구동 회로(150)와의 인터페이스를 확인할 수 있다.
타이밍 컨트롤러(120)의 로딩 동작이 완료된 후 타이밍 컨트롤러(120)가 전압 발생 회로(130)(도 3a 및 도 3b에서 "PMIC"로 표기함)로 게이트 펄스 신호(CPV)를 전송하면, 전압 발생 회로(130)는 동작을 개시한다. 전압 발생 회로(130)는 타이밍 컨트롤러(120)로부터의 게이트 펄스 신호(CPV)에 응답해서 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV1B), 제1 전압(VSS1) 및 제2 전압(VSS2)을 발생할 수 있다.
한편 타이밍 컨트롤러(120)는 로딩 동작이 완료된 후 게이트 구동 회로(140)로 게이트 제어 신호(CONT2)를 출력한다. 게이트 제어 신호(CONT2)는 한 프레임의 시작을 나타내는 시작 신호(STV)를 포함할 수 있다.
게이트 제어 신호(CONT2)는 타이밍 컨트롤러(120)로부터의 게이트 제어 신호(CONT2)에 포함된 시작 신호(STV) 및 전압 발생 회로(130)로부터의 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV1B), 제1 전압(VSS1) 및 제2 전압(VSS2)에 응답해서 게이트 라인들(GL1-GLn)로 게이트 신호들을 출력할 수 있다.
도 3a에 도시된 것과 같이, 입력 전압(VIN)의 공급이 개시되고 시작 신호(STV)의 첫 번째 펄스가 출력될 때까지 제1 시간(FT1)이 소요될 수 있다.
최근 타이밍 컨트롤러(120)의 기능이 다양해지고, 룩업 테이블의 사이즈가 커지짐에 따라 로딩 동작의 소요 시간이 증가하고 있다. 이에 도 3b에 도시된 것과 같이, 입력 전압(VIN)의 공급이 개시되고 시작 신호(STV)의 첫 번째 펄스가 출력될 때까지 제2 시간(FT2)이 소요될 수 있다. 도 3b에 도시된 제2 시간(FT2)은 도 3a에 도시된 제1 시간(FT1)보다 지연 시간(DT)만큼 증가한 것이다.
입력 전압(VIN)의 공급이 개시되고 시작 신호(STV)의 첫 번째 펄스가 출력되기 전까지 게이트 라인들(GL1-GLn)은 플로팅 상태로 유지될 수 있다. 즉, 제1 시간(FT1) 및 제2 시간(FT2)은 게이트 라인들(GL1-GLn)이 플로팅 상태로 유지되는 플로팅 시간을 의미할 수 있다.
도 2에서 설명한 바와 같이, 화소 트랜지스터(TR)의 게이트 전극은 i번째 게이트 라인(GLi)과 연결된다. 만일 i번째 게이트 라인(GLi)의 플로팅 전압 레벨이 소정 레벨 이상이면 화소 트랜지스터(TR)는 턴 온될 수 있다. 화소 트랜지스터(TR)가 턴 온됨에 따라 원치 않는 노이즈 영상이 표시 패널(110)에 표시될 수 있다.
도 4는 게이트 구동 회로의 구성을 예시적으로 보여주는 블록도이다.
도 4를 참조하면, 게이트 구동 회로(140)는 복수의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1)를 포함한다. 복수의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1)는 이전 스테이지로부터 출력되는 캐리 신호 및 다음 스테이지로부터 출력되는 캐리 신호에 응답해서 동작하는 상호 종속적 연결 관계를 갖는다.
복수의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각은 도 1에 도시된 전압 발생 회로(130)로부터 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV1B)를 수신한다. 구동 스테이지(SRC1) 및 더미 구동 스테이지(SRCn+1)은 시작 신호(STV)를 더 수신한다.
도 4에 도시된 예에서, 게이트 구동 회로(140)는 2개의 클럭 신호들 즉, 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV1B)만을 수신하나 본 발명은 이에 한정되지 않는다. 예를 들어, 전압 발생 회로(130)는 서로 다른 4개, 8개, 12개 또는 16개의 클럭 신호들을 발생하고, 게이트 구동 회로(140) 내 복수의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1)는 4개, 8개, 12개 또는 16개의 클럭 신호들 중 대응하는 일부 클럭 신호들을 수신할 수 있다.
이 실시예에서 복수의 구동 스테이지들(SRC1~SRCn)은 복수의 게이트 라인들(GL1~GLn)에 각각 전기적으로 연결된다. 복수의 구동 스테이지들(SRC1~SRCn)은 복수의 게이트 라인들(GL1~GLn)에 게이트 신호들(G1~Gn)을 각각 제공한다.
구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지들(SRCn+1, SRCn+2) 각각은 제1 캐리 입력 단자(IN1), 제2 캐리 입력 단자(IN2), 게이트 출력 단자(또는 출력 단자)(OUT), 캐리 출력 단자(CR), 제1 클럭 단자(CK1), 제2 클럭 단자(CK2), 제1 전압 단자(V1) 및 제2 전압 단자(V2)를 포함한다.
구동 스테이지들(SRC1~SRCn) 각각의 게이트 출력 단자(OUT)는 복수의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인에 전기적으로 연결된다. 구동 스테이지들(SRC1~SRCn)로부터 생성된 게이트 신호들(G1-Gn)은 게이트 출력 단자(OUT)를 통해 게이트 라인들(GL1~GLn)에 제공될 수 있다.
구동 스테이지들(SRC1~SRCn) 각각의 캐리 출력 단자(CR)는 해당 구동 스테이지 다음의 구동 스테이지의 제1 캐리 입력 단자(IN1)에 전기적으로 연결된다. 또한 구동 스테이지들(SRC2~SRCn) 각각의 캐리 출력 단자(CR)는 이전 구동 스테이지의 제2 캐리 입력 단자(IN2)에 전기적으로 연결된다. 예컨대, 구동 스테이지들(SRC1~SRCn) 중 k번째 구동 스테이지의 캐리 출력 단자(CR)는 k-1번째 구동 스테이지의 제2 캐리 입력 단자(IN2) 및 k+1번째 구동 스테이지의 제1 캐리 입력 단자(IN1)와 연결된다. 일 실시예에서, 구동 스테이지들(SRC1~SRCn) 중 k번째 구동 스테이지의 캐리 출력 단자(CR)는 k-1번째 구동 스테이지의 제2 캐리 입력 단자(IN2) 및 k+s번째 구동 스테이지의 제1 캐리 입력 단자(IN1)와 연결될 수 있다(여기서, k, s 각각은 자연수). 예를 들어, 구동 스테이지들(SRC1~SRCn) 중 k번째 구동 스테이지의 캐리 출력 단자(CR)는 k-1번째 구동 스테이지의 제2 캐리 입력 단자(IN2) 및 k+4번째 구동 스테이지의 제1 캐리 입력 단자(IN1)와 연결될 수 있다
구동 스테이지들(SRC2~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각의 제1 캐리 입력 단자(IN1)는 이전 구동 스테이지로부터 출력되는 캐리 신호를 수신한다. 예컨대, k번째 구동 스테이지들(SRCk)의 제1 캐리 입력 단자(IN1)는 k-1번째 구동 스테이지(SRCk-1)로부터 출력되는 캐리 신호(CRk-1)를 수신한다. 구동 스테이지들(SRC1~SRCn) 중 첫 번째 구동 스테이지(SRC1)의 제1 캐리 입력 단자(IN1)는 도 1에 도시된 타이밍 컨트롤러(120)로부터 제공되는 게이트 제어 신호(CONT2)에 포함된 시작 신호(STV)를 수신한다.
구동 스테이지들(SRC1~SRCn) 각각의 제2 캐리 입력 단자(IN2)는 다음 구동 스테이지의 캐리 출력 단자(CR)로부터의 캐리 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제2 캐리 입력 단자(IN2)는 k+1번째 구동 스테이지(SRCk+1)의 캐리 출력 단자(CR)로부터 출력된 캐리 신호(CRk+1)를 수신한다.
본 발명의 다른 실시예에서 구동 스테이지들(SRC1~SRCn) 각각의 제2 캐리 입력 단자(IN2)는 다음 구동 스테이지의 게이트 출력 단자(OUT)에 전기적으로 연결될 수도 있다. n번째 구동 스테이지(SRCn)의 제2 캐리 입력 단자(IN2)는 더미 구동 스테이지(SRCn+1)의 캐리 출력 단자(CR)로부터 출력된 캐리 신호(CRn+1)를 수신한다. 더미 구동 스테이지(SRCn+1)의 제2 캐리 입력 단자(IN2)는 도 1에 도시된 타이밍 컨트롤러(120)로부터 제공되는 게이트 제어 신호(CONT2)에 포함된 시작 신호(STV)를 수신한다.
구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각의 제1 클럭 단자(CK1) 및 제2 클럭 단자(CK2)는 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV1B) 중 어느 하나를 각각 수신한다. 구동 스테이지들(SRC1~SRCn) 중 홀수 번째 구동 스테이지들(SRC1, SRC3, ..., SRCn+1)의 제1 클럭 단자들(CK1)은 제1 클럭 신호(CKV1)를 각각 수신하고, 제2 클럭 단자들(CK2)은 제2 클럭 신호(CKV1B)를 각각 수신할 수 있다. 구동 스테이지들(SRC1~SRCn) 중 짝수 번째 구동 스테이지들(SRC2, SRC4, ..., SRCn)의 제1 클럭 단자들(CK1)은 제2 클럭 신호(CKV1B)를 각각 수신하고, 제2 클럭 단자들(CK2)은 제1 클럭 신호(CKV1)를 각각 수신할 수 있다.
구동 스테이지들(SRC1~SRCn) 각각의 제1 전압 단자(V1)는 제1 전압(VSS1)을 수신한다. 구동 스테이지들(SRC1~SRCn) 각각의 제2 전압 단자(V2)는 제2 전압(VSS2)을 수신한다. 제1 전압(VSS1)과 제2 전압(VSS2)은 서로 다른 전압 레벨을 가지며, 제2 전압(VSS2)은 제1 전압(VSS1)보다 낮은 전압 레벨일 수 있다.
본 발명의 일 실시예에서 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각은 그 회로 구성에 따라 제1 캐리 입력 단자(IN1), 제2 캐리 입력 단자(IN2), 게이트 출력 단자(OUT), 캐리 출력 단자(CR), 제1 클럭 단자(CK1), 제2 클럭 단자(CK2), 제1 전압 단자(V1) 및 제2 전압 단자(V2) 중 어느 하나가 생략되거나, 다른 단자들을 더 포함할 수 있다. 예컨대, 제1 전압 단자(V1), 및 제2 전압 단자(V2) 중 어느 하나는 생략될 수 있다. 이 경우, 구동 스테이지들(SRC1~SRCn) 각각은 제1 전압(VSS1)과 제2 전압(VSS2) 중 어느 하나만을 수신한다. 또한, 구동 스테이지들(SRC1~SRCn)의 연결 관계도 변경될 수 있다.
도 5는 게이트 구동 회로의 동작을 예시적으로 보여주는 타이밍도이다.
도 1, 도 4 및 도 5를 참조하면, 전압 발생 회로(130)는 입력 전압(VIN)의 공급이 개시되면 초기화 모드(I-M)로 진입한다. 초기화 모드(I-M)에서 전압 발생 회로(130)는 제1 전압(VSS1) 및 제2 전압(VSS2)을 소정 레벨로 출력한다. 예를 들어, 제1 전압(VSS1)은 제1 로우 전압 레벨(VL1)이고, 제2 전압(VSS2)은 제2 로우 전압 레벨(VL2)일 수 있다. 일 실시예에서, 제1 로우 전압 레벨(VL1) 및 제2 로우 전압 레벨(VL2)은 동일할 수 있다. 일 실시예에서, 제2 로우 전압 레벨(VL2)은 제1 로우 전압 레벨(VL1)보다 낮은 전압 레벨일 수 있다.
전압 발생 회로(130)는 초기화 모드(I-M)의 제1 구간(P1) 동안 제2 전압(VSS2)을 제2 로우 전압 레벨(VL2)로 유지하고, 제2 구간(P2) 동안 제2 전압(VSS2)을 제2 로우 전압 레벨(VL2)보다 높은 하이 전압 레벨(VH)로 변경한다. 전압 발생 회로(130)는 초기화 모드(I-M)의 제2 구간(P2) 이후 제2 전압(VSS2)을 제2 로우 전압 레벨(VL2)로 변경할 수 있다.
게이트 구동 회로(140) 내 구동 스테이지들(SRC1~SRCn) 각각은 초기화 모드(I-M)의 제2 구간(P2)에서 하이 전압 레벨(VH)의 제2 전압(VSS2)에 응답해서 게이트 신호들(G1-Gn)을 로우 레벨로 유지할 수 있다.
초기화 모드(I-M)가 종료되고, 구동 모드(D-M)가 시작되면, 타이밍 컨트롤러(120)는 시작 신호(STV)를 게이트 구동 회로(140)로 제공할 수 있다. 또한 전압 발생 회로(130)는 구동 모드(D-M)가 시작되면 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV1B)를 게이트 구동 회로(140)로 제공할 수 있다.
구동 스테이지들(SRC1~SRCn) 각각은 시작 신호(STV), 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV1B)에 응답해서 게이트 신호들(G1-Gn)을 순차적으로 하이 레벨로 활성화할 수 있다.
도 6은 도 5에 도시된 게이트 구동 회로(140) 내 k(k는 자연수)번째 구동 스테이지의 회로도이다. 도 5에 도시된 복수 개의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각은 k번째 구동 스테이지(SRCk)와 동일한 회로를 가질 수 있다. 이하 k번째 구동 스테이지(SRCk)는 구동 스테이지(SRCk)로 칭한다.
도 6을 참조하면, 구동 스테이지(SRCk)는 제1 캐리 입력 단자(IN1), 제2 캐리 입력 단자(IN2), 게이트 출력 단자(또는 출력 단자)(OUT), 캐리 출력 단자(CR), 제1 클럭 단자(CK1), 제2 클럭 단자(CK2), 제1 전압 단자(V1), 제2 전압 단자(V2), 트랜지스터들(TR1-TR9) 및 커패시터(C1)를 포함한다.
트랜지스터(TR1)는 제1 클럭 단자(CK1)와 게이트 출력 단자(OUT) 사이에 연결되고, 제1 노드(N1)에 연결된 게이트 전극을 포함한다.
트랜지스터(TR2)는 제1 캐리 입력 단자(IN1)와 제1 노드(N1) 사이에 연결되고, 제1 캐리 입력 단자(IN1)에 연결된 게이트 전극을 포함한다.
트랜지스터(TR3)는 제1 노드(N1)와 제2 전압 단자(V2) 사이에 연결되고, 제2 전압 단자(V2)에 연결된 게이트 전극을 포함한다.
트랜지스터(TR4)는 게이트 출력 단자(OUT)와 제1 전압 단자(V1) 사이에 연결되고, 제2 클럭 단자(CK2)에 연결된 게이트 전극을 포함한다.
트랜지스터(TR5)는 제1 클럭 단자(CK1)와 캐리 출력 단자(CR) 사이에 연결되고, 제1 노드(N1)에 연결된 게이트 전극을 포함한다.
트랜지스터(TR6)는 캐리 출력 단자(CR)와 제2 전압 단자(V2) 사이에 연결되고, 제2 클럭 단자(CK2)에 연결된 게이트 전극을 포함한다.
트랜지스터(TR7)는 제1 노드(N1)와 제2 전압 단자(V2) 사이에 연결되고, 제2 캐리 입력 단자(IN2)에 연결된 게이트 전극을 포함한다.
트랜지스터(TR8)는 제1 노드(N1)와 제2 전압 단자(V2) 사이에 연결되고, 제1 캐리 입력 단자(IN1)에 연결된 게이트 전극을 포함한다.
트랜지스터(TR9)는 제1 노드(N1)와 캐리 출력 단자(CR) 사이에 연결되고, 제1 클럭 단자(CK1)에 연결된 게이트 전극을 포함한다.
커패시터(C1)는 제1 노드(N1)와 게이트 출력 단자(OUT) 사이에 연결된다.
도 6에는 9개의 트랜지스터들(TR1-TR9) 및 1개의 커패시터(C1)를 포함하는 구동 스테이지(SRCk)가 도시되어 있으나, 구동 스테이지(SRCk)의 회로 구성은 다양하게 변경될 수 있다. 예를 들어, 트랜지스터(TR8)는 제1 노드(N1)와 제2 전압 단자(V2) 사이에 직렬로 연결되고, 각각의 게이트 전극이 제2 캐리 입력 단자(IN2)와 연결된 2개의 트랜지스터들을 포함할 수 있다. 예를 들어, 트랜지스터(TR4)는 게이트 출력 단자(OUT)와 제1 전압 단자(V1) 사이에 병렬로 연결되고, 각각의 게이트 전극이 제2 클럭 단자(CK2)에 연결된 2개의 트랜지스터들을 포함할 수 있다.
도 7은 도 6에 도시된 구동 스테이지(SRCk)의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 6 및 도 7을 참조하면, 입력 전압(VIN)의 공급이 개시될 때 전압 발생 회로(130)는 아직 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV1B), 제1 전압(VSS1) 및 제2 전압(VSS2)을 발생하지 않는다. 따라서 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV1B), 제1 전압(VSS1) 및 제2 전압(VSS2)는 각각 플로팅 상태일 수 있다. 또한 타이밍 컨트롤러(120)로부터 출력되는 게이트 제어 신호(CONT2)에 포함된 시작 신호(STV)도 플로팅 상태일 수 있다.
전압 발생 회로(130)는 입력 전압(VIN)의 공급이 개시되면 초기화 모드(I-M)로 진입한다. 전압 발생 회로(130)는 초기화 모드(I-M) 동안 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV1B), 제1 전압(VSS1) 및 제2 전압(VSS2)을 각각 소정 레벨(예를 들면, 로우 레벨)로 설정한다. 예를 들어, 소정 레벨은 0V보다 낮거나 같은 전압일 수 있다.
전압 발생 회로(130)는 초기화 모드(I-M)의 제1 구간(P1) 동안 제2 전압(VSS2)을 제2 로우 전압 레벨(VL2)로 설정한다. 제2 전압(VSS2)이 제2 로우 전압 레벨(VL2)인 동안 구동 스테이지(SRCk) 내 트랜지스터(TR3)는 턴 오프 된다.
전압 발생 회로(130)는 초기화 모드(I-M)의 제2 구간(P2) 동안 제2 전압(VSS2)을 하이 전압 레벨(VH)로 설정한다. 제2 전압(VSS2)이 하이 전압 레벨(VH)인 동안 구동 스테이지(SRCk) 내 트랜지스터(TR3)는 턴 온 된다. 트랜지스터(TR3)가 턴 온 됨에 따라 제1 노드(N1)에는 하이 전압 레벨(VH)의 제2 전압(VSS2)이 전달된다. 제1 노드(N1)가 하이 전압 레벨(VH)로 상승하면 트랜지스터(TR1)가 턴 온 된다. 이 때 제1 클럭 신호(CKV1)가 로우 레벨이므로 출력 단자(OUT)는 제1 클럭 단자(CK1)를 통해 디스챠지될 수 있다. 그 결과, 게이트 신호(G1)는 로우 레벨로 유지될 수 있다.
게이트 신호(G1)가 로우 레벨이면 표시 패널(110) 내 화소(PX)의 화소 트랜지스터(TR, 도 2 참조)가 턴 오프 상태를 유지하므로 초기화 모드(I-M) 동안 원하지 않는 영상이 표시 패널(110)에 표시되는 것을 방지할 수 있다.
전압 발생 회로(130)는 초기화 모드(I-M)의 제2 구간(P2) 동안 제2 전압(VSS2)을 하이 전압 레벨(VH)로 설정하고, 제2 구간(P2)이 종료되면 제2 전압(VSS2)을 제2 로우 전압 레벨(VL2)로 변경한다. 즉, 초기화 모드(I-M)동안 제2 전압(VSS2)은 제2 로우 전압 레벨(VL2)(제1 레벨), 하이 전압 레벨(VH)(제2 레벨) 및 제2 로우 전압 레벨(VL2)(제1 레벨)로 순차적으로 변화할 수 있다. 하이 전압 레벨(VH)은 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV1B)의 하이 레벨 전압과 동일한 전압 레벨일 수 있다. 일 실시예에서, 하이 전압 레벨(VH)은 입력 전압(VIN)과 동일한 전압 레벨일 수 있다.
타이밍 컨트롤러(120)의 로딩 동작이 완료되고, 구동 모드(D-M)가 시작되면 타이밍 컨트롤러(120)는 시작 신호(STV)를 출력한다. 전압 발생 회로(130)는 구동 모드(D-M)에서 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV1B), 제1 전압(VSS1) 및 제2 전압(VSS2)를 발생한다.
게이트 구동 회로(140)는 시작 신호(STV), 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV1B), 제1 전압(VSS1) 및 제2 전압(VSS2)에 응답해서 프레임들(F1, F2)마다 게이트 신호들(G1-Gn)을 순차적으로 하이 레벨로 활성화할 수 있다.
구동 모드(D-M)동안 제2 전압(VSS2)은 제2 로우 전압 레벨(VL2)로 유지되므로 구동 스테이지(SRCk) 내 트랜지스터(TR3)는 턴 오프 된다. 따라서 제1 노드(N1)의 전압 레벨은 캐리 신호들(CRk-1, CRk+1)에 따라 결정될 수 있다. 즉, 트랜지스터(TR3)는 초기화 모드(I-M)의 제2 구간(P2)에서 제2 전압(VSS2)이 하이 전압 레벨(VH)인 동안에만 턴 온될 수 있다. 일 실시예에서, 제2 전압(VSS2)은 제2 구간(P2)뿐만 아니라 초기화 모드(I-M)동안 즉, 구동 모드(D-M)가 시작되기 전까지 하이 전압 레벨(VH)로 유지될 수 있다.
일 실시예에서, 제3 트랜지스터(TR3)는 제2 전압 단자(V2)가 아닌 별도의 초기 전압 단자(미 도시됨)와 연결될 수 있다. 초기 전압 단자에는 초기화 모드(I-M)의 제2 구간(P2)에서만 하이 레벨이고, 나머지 구간에서 로우 레벨로 유지되는 신호가 제공될 수 있다.
이와 같은 본 발명의 실시예에 의하면, 타이밍 컨트롤러(120)의 로딩 시간이 길어지더라도 표시 패널(110)에 노이즈 영상이 표시되는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시 패널
120: 타이밍 컨트롤러
130: 전압 발생 회로
140: 게이트 구동 회로
150: 데이터 구동 회로

Claims (20)

  1. 복수의 게이트 라인들 중 대응하는 게이트 라인으로 게이트 신호를 제공하는 구동 스테이지들을 포함하되,
    상기 구동 스테이지들 각각은,
    제1 클럭 신호를 수신하는 제1 클럭 단자와 게이트 출력 단자 사이에 전기적으로 연결되고, 제1 노드와 전기적으로 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    제1 캐리 신호를 상기 제1 노드로 전달하는 제2 트랜지스터; 및
    상기 제1 노드와 제1 전압이 수신되는 제1 전압 단자 사이에 전기적으로 연결되고, 상기 제1 전압 단자와 전기적으로 연결된 게이트 전극을 포함하는 제3 트랜지스터를 포함하고,
    상기 게이트 출력 단자는 상기 대응하는 게이트 라인과 전기적으로 연결된 게이트 구동 회로.
  2. 제 1 항에 있어서,
    초기화 모드동안 상기 제1 전압은 제1 레벨 및 상기 제1 레벨과 다른 제2 레벨로 순차적으로 변화하는 게이트 구동 회로.
  3. 제 1 항에 있어서,
    초기화 모드동안 상기 제1 전압은 제1 레벨 및 상기 제1 레벨과 다른 제2 레벨 및 상기 제1 레벨로 순차적으로 변화하는 게이트 구동 회로.
  4. 제 3 항에 있어서,
    상기 초기화 모드동안 상기 제1 클럭 신호는 로우 레벨인 게이트 구동 회로.
  5. 제 3 항에 있어서,
    상기 제3 트랜지스터는 상기 제1 전압이 상기 제2 레벨일 때 상기 제1 전압을 상기 제1 노드로 전달하는 게이트 구동 회로.
  6. 제 1 항에 있어서,
    상기 구동 스테이지들 각각은,
    상기 게이트 출력 단자와 제2 전압이 수신되는 제2 전압 단자 사이에 연결되고, 제2 클럭 신호를 수신하는 제2 클럭 단자에 연결된 게이트 전극을 포함하는 제4 트랜지스터를 더 포함하는 게이트 구동 회로.
  7. 제 6 항에 있어서,
    상기 구동 스테이지들 각각은,
    상기 제1 클럭 단자와 캐리 출력 단자 사이에 연결되고, 상기 제1 노드와 연결된 게이트 전극을 포함하는 제5 트랜지스터를 더 포함하고,
    상기 캐리 출력 단자는 캐리 신호를 출력하는 게이트 구동 회로.
  8. 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널;
    상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로;
    상기 복수 개의 게이트 라인들을 구동하는 게이트 구동 회로;
    영상 신호 및 제어 신호를 수신하고, 상기 표시 패널에 영상이 표시되도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하고, 게이트 펄스 신호를 출력하는 타이밍 컨트롤러; 및
    상기 게이트 펄스 신호에 응답해서 제1 클럭 신호 및 제1 전압을 출력하는 전압 발생 회로를 포함하되,
    상기 전압 발생 회로는 초기화 모드동안 상기 제1 전압을 제1 레벨 및 제2 레벨로 순차적으로 변화시키고,
    상기 게이트 구동 회로는 상기 복수의 게이트 라인들 중 대응하는 게이트 라인으로 게이트 신호를 제공하는 구동 스테이지들을 포함하되,
    상기 구동 스테이지들 각각은,
    상기 초기화 모드동안 상기 제1 전압 및 상기 제1 클럭 신호에 응답해서 상기 대응하는 게이트 라인을 디스챠지하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 초기화 모드동안 상기 제1 전압은 제1 레벨 및 상기 제2 레벨 및 상기 제1 레벨로 순차적으로 변화하는 표시 장치.
  10. 제 8 항에 있어서,
    상기 구동 스테이지들 각각은,
    상기 제1 클럭 신호를 수신하는 제1 클럭 단자와 게이트 출력 단자 사이에 연결되고, 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    제1 캐리 신호를 상기 제1 노드로 전달하는 제2 트랜지스터; 및
    상기 제1 노드와 제1 전압이 수신되는 제1 전압 단자 사이에 연결되고, 상기 제1 전압 단자와 연결된 게이트 전극을 포함하는 제3 트랜지스터를 포함하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 제3 트랜지스터는 상기 제1 전압이 상기 제2 레벨일 때 상기 제1 전압을 상기 제1 노드로 전달하는 표시 장치.
  12. 제 10 항에 있어서,
    상기 전압 발생 회로는 상기 제1 클럭 신호와 다른 제2 클럭 신호 및 상기 제1 전압과 다른 제2 전압을 더 발생하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 구동 스테이지들 각각은,
    상기 게이트 출력 단자와 상기 제2 전압이 수신되는 제2 전압 단자 사이에 연결되고, 상기 제2 클럭 신호를 수신하는 제2 클럭 단자에 연결된 게이트 전극을 포함하는 제4 트랜지스터를 더 포함하는 표시 장치.
  14. 제 12 항에 있어서,
    상기 전압 발생 회로는 상기 초기화 모드동안 상기 제1 클럭 신호 및 상기 제2 클럭 신호를 로우 레벨로 유지하는 표시 장치.
  15. 제 12 항에 있어서,
    상기 전압 발생 회로는 상기 초기화 모드동안 상기 제2 전압을 상기 제1 레벨로 유지하는 표시 장치.
  16. 제 10 항에 있어서,
    상기 구동 스테이지들 각각은,
    상기 게이트 출력 단자와 제2 전압이 수신되는 제2 전압 단자 사이에 연결되고, 제2 클럭 신호를 수신하는 제2 클럭 단자에 연결된 게이트 전극을 포함하는 제4 트랜지스터를 더 포함하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 구동 스테이지들 각각은,
    상기 제1 클럭 단자와 캐리 출력 단자 사이에 연결되고, 상기 제1 노드와 연결된 게이트 전극을 포함하는 제5 트랜지스터를 더 포함하고,
    상기 캐리 출력 단자는 캐리 신호를 출력하는 표시 장치.
  18. 제 17 항에 있어서,
    상기 복수의 구동 스테이지들 중 j번째 구동 스테이지로부터 출력되는 상기 캐리 신호는 j+1(j는 자연수)번째 구동 스테이지의 캐리 입력 단자로 제공되는 표시 장치.
  19. 제 18 항에 있어서,
    상기 타이밍 컨트롤러는 상기 구동 모드동안 시작 신호를 상기 게이트 구동 회로로 제공하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 게이트 구동 회로의 상기 구동 스테이지들 중 1번째 구동 스테이지는 상기 시작 신호를 상기 캐리 입력 단자로 수신하는 표시 장치.
KR1020200063201A 2020-05-26 2020-05-26 게이트 구동 회로를 포함하는 표시 장치 KR20210146493A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200063201A KR20210146493A (ko) 2020-05-26 2020-05-26 게이트 구동 회로를 포함하는 표시 장치
US17/170,720 US11636821B2 (en) 2020-05-26 2021-02-08 Gate driving circuit and display device including the same
CN202110538658.8A CN113724661A (zh) 2020-05-26 2021-05-18 栅极驱动电路及包括该栅极驱动电路的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200063201A KR20210146493A (ko) 2020-05-26 2020-05-26 게이트 구동 회로를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210146493A true KR20210146493A (ko) 2021-12-06

Family

ID=78672711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200063201A KR20210146493A (ko) 2020-05-26 2020-05-26 게이트 구동 회로를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11636821B2 (ko)
KR (1) KR20210146493A (ko)
CN (1) CN113724661A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210146493A (ko) * 2020-05-26 2021-12-06 삼성디스플레이 주식회사 게이트 구동 회로를 포함하는 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555528B1 (ko) * 2003-11-13 2006-03-03 삼성전자주식회사 Ａｓｇ 박막 액정 표시 장치 패널의 게이트 라인을구동하는 클럭 신호 및 반전 클럭 신호 전압 레벨을제어하는 레벨 쉬프터 회로 및 전압 레벨 제어 방법
KR101469096B1 (ko) 2008-06-27 2014-12-15 삼성전자주식회사 게이트 드라이버 및 그 구동 방법과 이를 적용한디스플레이 패널 구동 장치
KR101925993B1 (ko) 2011-12-13 2018-12-07 엘지디스플레이 주식회사 방전회로를 포함하는 액정표시장치 및 액정표시장치 구동방법
KR102315888B1 (ko) * 2014-06-09 2021-10-21 삼성디스플레이 주식회사 게이트 회로 및 이를 이용한 표시 장치
KR102615273B1 (ko) * 2016-11-02 2023-12-18 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR20210146493A (ko) * 2020-05-26 2021-12-06 삼성디스플레이 주식회사 게이트 구동 회로를 포함하는 표시 장치

Also Published As

Publication number Publication date
US11636821B2 (en) 2023-04-25
US20210375229A1 (en) 2021-12-02
CN113724661A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
JP6503333B2 (ja) ゲートドライバ及びディスプレイ装置
TWI417847B (zh) 移位暫存器、具有移位暫存器之閘驅動電路與顯示面板，及其方法
CN105845060B (zh) 具有栅极驱动电路的显示装置
US8344991B2 (en) Display device and driving method thereof
KR101861350B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
JP4083581B2 (ja) シフトレジスタ及びこれを利用した液晶表示装置
US8344989B2 (en) Shift register
US8552958B2 (en) Method of driving a gate line, gate drive circuit for performing the method and display apparatus having the gate drive circuit
US8284149B2 (en) Gate driving circuit and display device having the gate driving circuit
KR101428713B1 (ko) 게이트 구동 회로 및 그것을 사용하는 액정 표시 장치
US20100156869A1 (en) Gate driving device and liquid crystal display having the same
JP2004078172A (ja) シフトレジスタ駆動方法並びにシフトレジスタ及びこれを備える液晶表示装置
KR101222962B1 (ko) 게이트 구동회로
CN107301846B (zh) 栅极驱动电路
KR20170115183A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102525226B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR20140147203A (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR20210146493A (ko) 게이트 구동 회로를 포함하는 표시 장치
JP5244352B2 (ja) 表示装置及びそのストレージ駆動回路
US20190044503A1 (en) Voltage generator and display device having the same
KR20170109745A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
JP4837519B2 (ja) 表示装置の駆動回路
KR101243439B1 (ko) 액정표시소자 및 그의 구동 방법
KR102435886B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20180049369A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal