KR20170115183A - 게이트 구동회로 및 그것을 포함하는 표시 장치 - Google Patents

게이트 구동회로 및 그것을 포함하는 표시 장치 Download PDF

Info

Publication number
KR20170115183A
KR20170115183A KR1020160041853A KR20160041853A KR20170115183A KR 20170115183 A KR20170115183 A KR 20170115183A KR 1020160041853 A KR1020160041853 A KR 1020160041853A KR 20160041853 A KR20160041853 A KR 20160041853A KR 20170115183 A KR20170115183 A KR 20170115183A
Authority
KR
South Korea
Prior art keywords
gate
node
electrode connected
signal
electrode
Prior art date
Application number
KR1020160041853A
Other languages
English (en)
Other versions
KR102435224B1 (ko
Inventor
김종희
신경주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160041853A priority Critical patent/KR102435224B1/ko
Priority to US15/478,446 priority patent/US10096294B2/en
Publication of KR20170115183A publication Critical patent/KR20170115183A/ko
Application granted granted Critical
Publication of KR102435224B1 publication Critical patent/KR102435224B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

게이트 구동회로는 복수의 스테이지들을 포함하고, 상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는, 상기 k-2번째 게이트 신호에 응답해서 제2 노드를 접지 전압으로 디스챠지하는 디스챠지 회로 및 k+3번째 스테이지로부터의 k+3번째 게이트 신호를 수신하고, 상기 k+3번째 게이트 신호를 제2 노드로 전달하고, 상기 제2 노드의 신호 레벨을 소정 시간 유지하는 홀드 회로를 포함한다.

Description

게이트 구동회로 및 그것을 포함하는 표시 장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 패널에 집적되는 게이트 구동회로 및 그것을 포함하는 표시 장치에 관한 것이다.
표시장치는 복수의 게이트 라인들, 복수의 데이터 라인들, 상기 복수의 게이트 라인들과 상기 복수의 데이터 라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 복수의 게이트 라인들에 게이트 신호들을 제공하는 게이트 구동회로 및 복수의 데이터 라인들에 데이터 신호들을 출력하는 데이터 구동회로를 포함한다.
게이트 구동회로는 복수의 구동 스테이지 회로들(이하, 구동 스테이지들)을 포함하는 쉬프트 레지스터를 포함한다. 복수의 구동 스테이지들은 복수의 게이트 라인들에 대응하는 게이트 신호를 각각 출력한다. 복수의 구동 스테이지들 각각은 유기적으로 연결된 복수의 트랜지스터들을 포함한다.
본 발명의 목적은 신뢰성이 향상된 게이트 구동회로를 제공하는데 있다.
본 발명의 목적은 신뢰성이 향상된 게이트 구동회로를 포함하는 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 게이트 구동회로는 복수의 스테이지들을 포함한다.
상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는, k-2번째 스테이지로부터의 k-2번째 게이트 신호를 수신하고, 상기 k-2번째 게이트 신호를 제1 노드로 전달하는 제1 입력 회로, k+1번째 스테이지로부터의 k+1번째 게이트 신호를 수신하고, 상기 k+1번째 게이트 신호를 상기 제1 노드로 전달하는 제2 입력 회로, 상기 제1 노드의 신호에 응답하여 제1 클럭 신호를 k번째 게이트 신호로서 출력하는 출력 회로, 상기 k-2번째 게이트 신호에 응답해서 제2 노드를 접지 전압으로 디스챠지하는 디스챠지 회로, 상기 제2 노드의 신호 및 k+2번째 스테이지로부터의 k+2번째 게이트 신호에 응답해서 상기 제1 노드를 상기 접지 전압으로 디스챠지하고, 상기 제2 노드의 신호 및k+2번째 스테이지로부터의 k+2번째 게이트 신호에 응답해서 상기 k번째 게이트 신호를 상기 접지 전압으로 디스챠지하는 풀다운 회로, 및 k+3번째 스테이지로부터의 k+3번째 게이트 신호를 수신하고, 상기 k+3번째 게이트 신호를 제2 노드로 전달하고, 상기 제2 노드의 신호 레벨을 소정 시간 유지하는 홀드 회로를 포함한다.
이 실시예에 있어서, 상기 제1 입력 회로는, 상기 k-2번째 게이트 신호를 수신하는 제1 입력 단자와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제1 입력 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 제2 입력 회로는, 상기 k+1번째 게이트 신호를 수신하는 제2 입력 단자와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제2 입력 단자와 연결된 게이트 전극을 포함하는 제1 입력 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는, 상기 제2 노드와 연결된 제1 전극, 상기 접지 전압을 수신하는 접지 단자와 연결된 제2 전극 및 상기 k-2번째 게이트 신호를 수신하는 제1 입력 단자와 연결된 게이트 전극을 포함하는 디스챠지 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 풀다운 회로는, 상기 제1 노드와 연결된 제1 전극, 상기 접지 전압을 수신하는 접지 단자와 연결된 제2 전극 및 상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 풀다운 트랜지스터, 상기 제1 노드와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제2 풀다운 트랜지스터, 상기 k번째 게이트 신호를 출력하는 게이트 출력 단자와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 k+2번째 게이트 신호를 수신하는 제4 입력 단자와 연결된 게이트 전극을 포함하는 제3 풀다운 트랜지스터, 및 상기 게이트 출력 단자와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제4 풀다운 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 홀드 회로는, 상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 홀드 트랜지스터, 및 상기 제2 노드와 상기 접지 전압을 수신하는 접지 단자와 연결된 커패시터를 포함한다.
이 실시예에 있어서, 상기 홀드 회로는, 상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 제1 전극, 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 홀드 트랜지스터, 상기 제1 홀드 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 제1 홀드 트랜지스터의 상기 제2 전극과 연결된 게이트 전극을 포함하는 제2 홀드 트랜지스터, 및 상기 제2 노드와 상기 접지 전압을 수신하는 접지 단자와 연결된 커패시터를 포함한다.
본 발명의 다른 특징에 따른 표시 장치는, 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 상기 복수의 게이트 라인들로 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 게이트 구동 회로, 및 상기 복수의 데이터 라인들을 구동하는 데이터 구동회로를 포함한다. 상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는, k-2번째 스테이지로부터의 k-2번째 게이트 신호를 수신하고, 상기 k-2번째 게이트 신호를 제1 노드로 전달하는 제1 입력 회로, k+1번째 스테이지로부터의 k+1번째 게이트 신호를 수신하고, 상기 k+1번째 게이트 신호를 상기 제1 노드로 전달하는 제2 입력 회로, 상기 제1 노드의 신호에 응답하여 제1 클럭 신호를 k번째 게이트 신호로서 출력하는 출력 회로, 상기 k-2번째 게이트 신호에 응답해서 제2 노드를 접지 전압으로 디스챠지하는 디스챠지 회로, 상기 제2 노드의 신호 및 k+2번째 스테이지로부터의 k+2번째 게이트 신호에 응답해서 상기 제1 노드를 상기 접지 전압으로 디스챠지하고, 상기 제2 노드의 신호 및k+2번째 스테이지로부터의 k+2번째 게이트 신호에 응답해서 상기 k번째 게이트 신호를 상기 접지 전압으로 디스챠지하는 풀다운 회로, 및 k+3번째 스테이지로부터의 k+3번째 게이트 신호를 수신하고, 상기 k+3번째 게이트 신호를 제2 노드로 전달하고, 상기 제2 노드의 신호 레벨을 소정 시간 유지하는 홀드 회로를 포함한다.
이 실시예에 있어서, 상기 게이트 구동 회로는, 상기 복수의 게이트 라인들 중 일군의 게이트 라인들로 상기 게이트 신호들을 출력하는 복수의 제1 스테이지들을 포함하는 제1 게이트 구동 회로 및 상기 복수의 게이트 라인들 중 타군의 게이트 라인들로 상기 게이트 신호들을 출력하는 복수의 제2 스테이지들을 포함하는 제2 게이트 구도 회로를 포함한다.
이 실시예에 있어서, 상기 제1 게이트 구동 회로 및 상기 제2 게이트 구동 회로는 상기 표시 패널의 일측 및 상기 일측과 마주보는 타측에 각각 배열된다.
이 실시예에 있어서, 상기 복수의 제1 스테이지들 중 일군의 제1 스테이지들은 제1 클럭 신호에 응답해서 동작하고, 상기 복수의 제1 스테이지들 중 타군의 제1 스테이지들은 상기 제1 클럭 신호와 상보적인 제2 클럭 신호에 응답해서 동작한다.
이 실시예에 있어서, 상기 복수의 제2 스테이지들 중 일군의 제2 스테이지들은 제3 클럭 신호에 응답해서 동작하고, 상기 복수의 제2 스테이지들 중 타군의 제2 스테이지들은 상기 제3 클럭 신호와 상보적인 제4 클럭 신호에 응답해서 동작하며, 상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 다른 위상을 갖는다.
이 실시예에 있어서, 상기 제1 입력 회로는, 상기 k-2번째 게이트 신호를 수신하는 제1 입력 단자와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제1 입력 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 제2 입력 회로는, 상기 k+1번째 게이트 신호를 수신하는 제2 입력 단자와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제2 입력 단자와 연결된 게이트 전극을 포함하는 제1 입력 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는, 상기 제2 노드와 연결된 제1 전극, 상기 접지 전압을 수신하는 접지 단자와 연결된 제2 전극 및 상기 k-2번째 게이트 신호를 수신하는 제1 입력 단자와 연결된 게이트 전극을 포함하는 디스챠지 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 풀다운 회로는, 상기 제1 노드와 연결된 제1 전극, 상기 접지 전압을 수신하는 접지 단자와 연결된 제2 전극 및 상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 풀다운 트랜지스터, 상기 제1 노드와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극, 상기 제2 노드와 연결된 게이트 전극을 포함하는 제2 풀다운 트랜지스터, 상기 k번째 게이트 신호를 출력하는 게이트 출력 단자와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 k+2번째 게이트 신호를 수신하는 제4 입력 단자와 연결된 게이트 전극을 포함하는 제3 풀다운 트랜지스터, 및 상기 게이트 출력 단자와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제4 풀다운 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 홀드 회로는, 상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 홀드 트랜지스터, 및 상기 제2 노드와 상기 접지 전압을 수신하는 접지 단자와 연결된 커패시터를 포함한다.
이 실시예에 있어서, 상기 홀드 회로는, 상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 제1 전극, 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 홀드 트랜지스터, 상기 제1 홀드 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 제1 홀드 트랜지스터의 상기 제2 전극과 연결된 게이트 전극을 포함하는 제2 홀드 트랜지스터, 및 상기 제2 노드와 상기 접지 전압을 수신하는 접지 단자와 연결된 커패시터를 포함한다.
이와 같은 구성을 갖는 게이트 구동회로는 클럭 신호가 하이 레벨로 천이할 때 클럭 신호와 접지 전압 사이의 전류 경로를 형성하지 않으므로 누설 전류에 의한 소비 전력 증가를 방지할 수 있다. 또한 출력 트랜지스터를 통해 게이트 신호가 풀업될 뿐만 아니라 출력 트랜지스터를 통해 게이트 신호가 로우 레벨의 클럭 신호로 풀다운 되므로 제3 풀다운 트랜지스터의 크기를 작게 설계할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 화소의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 6은 본 발명의 일 실시예에 따른 제2 게이트 구동회로의 블럭도이다.
도 7은 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 8은 도 7에 도시된 구동 스테이지의 동작을 설명하기 위한 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 구동 스테이지의 회로도이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 1 및 도 2에 도시된 것과 같이, 본 발명의 실시 예에 따른 표시장치는 표시 패널(110), 데이터 구동회로(120), 구동 컨트롤러(130) 및 게이트 구동회로를 포함한다. 게이트 구동회로는 제1 게이트 구동회로(140) 및 제2 게이트 구동회로(150)를 포함한다.
표시 패널(110)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다. 본 실시예에서 표시 패널(110)은 액정 표시 패널로 설명된다. 한편, 액정 표시 패널을 포함하는 액정 표시장치는 미 도시된 편광자, 백라이트 유닛 등을 더 포함할 수 있다.
표시 패널(110)은 제1 기판(DS1), 제1 기판(DS1)과 이격된 제2 기판(DS2) 및 제1 기판(DS1)과 제2 기판(DS2) 사이에 배치된 액정층(LCL)을 포함한다. 평면 상에서, 표시 패널(110)은 복수 개의 화소들(PX11~PXnm)이 배치된 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다.
표시 패널(110)은 제1 기판(DS1) 상에 배치된 복수 개의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 복수 개의 게이트 라인들(GL1~GLn) 중 일군의 게이트 라인들(GL1, GL3, ..., GLn-1)은 제1 게이트 구동회로(140)로부터 제1 방향(DR1)으로 신장하고, 타군의 게이트 라인들(GL2, GL4, ..., GLn)은 제2 게이트 구동회로(150)로부터 제3 방향(DR1')으로 신장한다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동회로(120)로부터 제2 방향(DR2)으로 신장한다. 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다.
도 1에는 복수 개의 화소들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 화소들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다.
복수 개의 화소들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
데이터 구동회로(120), 제1 게이트 구동회로(140) 및 제2 게이트 구동회로(150)는 구동 컨트롤러(130)로부터 제어 신호를 수신한다. 구동 컨트롤러(130)는 메인 회로기판(MCB)에 실장될 수 있다. 구동 컨트롤러(130)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터 및 제어 신호를 수신한다. 제어 신호는 프레임 구간들(Ft-1, Ft, Ft+1)을 구별하는 신호인 수직 동기 신호(Vsync), 수평 구간들(HP)을 구별하는 신호, 즉 행 구별 신호인 수평 동기 신호(Hsync), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호 및 클록 신호들을 포함할 수 있다.
제1 게이트 구동회로(140)는 프레임 구간들(Ft-1, Ft, Ft+1) 동안에 구동 컨트롤러(130)로부터 신호 라인(GSL1)을 통해 수신한 제어 신호(이하, 게이트 제어 신호)에 기초하여 게이트 신호들(G1, G3, ..., Gn-1)을 생성하고, 게이트 신호들(G1, G3, ..., Gn-1)을 복수 개의 게이트 라인들(GL1, GL3, ..., GLn-1)에 출력한다. 제2 게이트 구동회로(150)는 프레임 구간들(Ft-1, Ft, Ft+1) 동안에 구동 컨트롤러(130)로부터 신호 라인(GSL2)을 통해 수신한 제어 신호(이하, 게이트 제어 신호)에 기초하여 게이트 신호들(G2, G4, ..., Gn)을 생성하고, 게이트 신호들(G2, G4, ..., Gn)을 복수 개의 게이트 라인들(GL2, GL4, ..., GLn)에 출력한다
게이트 신호들(G1~Gn)은 수평 구간들(HP)에 대응하게 순차적으로 출력될 수 있다. 제1 게이트 구동회로(140) 및 제2 게이트 구동회로(150)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 예컨대, 제1 게이트 구동회로(140) 및 제2 게이트 구동회로(150)는 비표시영역(NDA)에 OSG(Oxide Semiconductor TFT Gate driver circuit)로 실장 될 수 있다. 제1 게이트 구동회로(140)는 표시 영역(DA)의 일측에 배열되고, 제2 게이트 구동회로(150)는 표시 영역(DA)의 타측에 배열된다. 제1 게이트 구동회로(140) 및 제2 게이트 구동회로(150)는 표시 영역(DA)을 중심으로 서로 마주보고 배열될 수 있다.
데이터 구동회로(120)는 구동 컨트롤러(130)로부터 수신한 제어 신호(이하, 데이터 제어 신호)에 기초하여 구동 컨트롤러(130)로부터 제공된 영상 데이터에 따른 계조 전압들을 생성한다. 데이터 구동회로(120)는 계조 전압들을 데이터 전압들(DS)로써 복수 개의 데이터 라인들(DL1~DLm)에 출력한다.
데이터 전압들(DS)은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압들 및/또는 음의 값을 갖는 부극성 데이터 전압들을 포함할 수 있다. 각각의 수평 구간들(HP) 동안에 데이터 라인들(DL1~DLm)에 인가되는 데이터 전압들 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 전압들(DS)의 극성은 액정의 열화를 방지하기 위하여 프레임 구간들(Ft-1, Ft, Ft+1)에 따라 반전될 수 있다. 데이터 구동회로(120)는 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 전압들을 생성할 수 있다.
데이터 구동회로(120)는 구동 칩(121) 및 구동 칩(121)을 실장하는 연성회로기판(122)을 포함할 수 있다. 데이터 구동회로(120)는 복수 개의 구동 칩(121)과 연성회로기판(122)을 포함할 수 있다. 연성회로기판(122)은 메인 회로기판(MCB)과 제1 기판(DS1)을 전기적으로 연결한다. 복수 개의 구동 칩들(121)은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 대응하는 데이터 신호들을 제공한다.
도 1은 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입의 데이터 구동회로(120)를 예시적으로 도시하였다. 본 발명의 다른 실시예에서, 데이터 구동회로(120)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 기판(DS1)의 비표시영역(NDA) 상에 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 4는 본 발명의 일 실시예에 따른 화소의 단면도이다. 도 1에 도시된 복수 개의 화소들(PX11~PXnm) 각각은 도 3에 도시된 등가회로를 가질 수 있다.
도 3에 도시된 것과 같이, 화소(PXij)는 화소 박막 트랜지스터(TR, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 이하, 본 명세서에서 트랜지스터는 박막 트랜지스터를 의미한다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 출력한다.
액정 커패시터(Clc)는 화소 트랜지스터(TR)로부터 출력된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정층(LCL, 도 4 참조)에 포함 액정 방향자의 배열이 변화된다. 액정 방향자의 배열에 따라 액정층으로 입사된 광은 투과되거나 차단된다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
도 4에 도시된 것과 같이, 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi, 도 3 참조)에 연결된 제어전극(GE), 제어전극(GE)에 중첩하는 활성화부(AL), j번째 데이터 라인(DLj, 도 3 참조)에 연결된 제1 전극(SE), 및 제1 전극(SE)과 이격되어 배치된 제2 전극(DE)을 포함한다.
액정 커패시터(Clc)는 화소전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소전극(PE)과 화소전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 기판(DS1)의 일면 상에 i번째 게이트 라인(GLi) 및 스토리지 라인(STL)이 배치된다. 제어전극(GE)은 i번째 게이트 라인(GLi)으로부터 분기된다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등을 포함할 수 있다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 다층 구조, 예컨대 티타늄층과 구리층을 포함할 수 있다.
제1 기판(DS1)의 일면 상에 제어전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10)은 유기막이거나, 무기막일 수 있다. 제1 절연층(10)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(10) 상에 제어전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 반도체층과 오믹 컨택층을 포함할 수 있다. 제1 절연층(10) 상에 반도체층이 배치되고, 반도체층 상에 오믹 컨택층이 배치된다.
활성화부(AL) 상에 제2 전극(DE)과 제1 전극(SE)이 배치된다. 제2 전극(DE)과 제1 전극(SE)은 서로 이격되어 배치된다. 제2 전극(DE)과 제1 전극(SE) 각각은 제어전극(GE)에 부분적으로 중첩한다.
제1 절연층(10) 상에 활성화부(AL), 제2 전극(DE), 및 제1 전극(SE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20)은 유기막이거나, 무기막일 수 있다. 제2 절연층(20)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
도 1에는 스태거 구조를 갖는 화소 트랜지스터(TR)를 예시적으로 도시하였으나, 화소 트랜지스터(TR)의 구조는 이에 제한되지 않는다. 화소 트랜지스터(TR)는 플래너 구조를 가질 수도 있다.
제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공한다. 제3 절연층(30)은 유기물을 포함할 수 있다.
제3 절연층(30) 상에 화소전극(PE)이 배치된다. 화소전극(PE)은 제2 절연층(20) 및 제3 절연층(30)을 관통하는 컨택홀(CH)을 통해 제2 전극(DE)에 연결된다. 제3 절연층(30) 상에 화소전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 기판(DS2)의 일면 상에 컬러필터층(CF)이 배치된다. 컬러필터층(CF) 상에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다. 공통전극(CE) 상에 공통전극(CE)을 커버하는 배향막(미 도시)이 배치될 수 있다. 컬러필터층(CF)과 공통전극(CE) 사이에 또 다른 절연층이 배치될 수 있다.
액정층(LCL)을 사이에 두고 배치된 화소전극(PE)과 공통전극(CE)은 액정 커패시터(Clc)를 형성한다. 또한, 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)을 사이에 두고 배치된 화소전극(PE)과 스토리지 라인(STL)의 일부분은 스토리지 커패시터(Cst)를 형성한다. 스토리지 라인(STL)은 화소 전압과 다른 값의 스토리지 전압을 수신한다. 스토리지 전압은 공통 전압과 동일한 값을 가질 수 있다.
한편, 도 3에 도시된 화소(PXij)의 단면은 하나의 예시에 불과하다. 도 3에 도시된 것과 달리, 컬러필터층(CF) 및 공통전극(CE) 중 적어도 어느 하나는 제1 기판(DS1) 상에 배치될 수 있다. 다시 말해, 본 실시예에 따른 액정 표시 패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드 등의 화소를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 제1 게이트 구동회로의 블럭도이다.
도 5에 도시된 것과 같이, 제1 게이트 구동회로(140)는 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 및 더미 구동 스테이지들(SRCn+1, SRCn+3)을 포함한다. 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 및 더미 구동 스테이지들(SRCn+1, SRCn+3)은 이전 스테이지로부터 출력되는 게이트 신호 및 다음 스테이지로부터 출력되는 게이트 신호에 응답해서 동작하는 종속적 연결 관계를 갖는다.
복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 각각은 도 1에 도시된 구동 컨트롤러(130)로부터 제1 클럭 신호(CKV1), 제2 클럭 신호(CKVB1) 및 제1 접지 전압(VSS1)을 수신한다. 구동 스테이지(SRC1) 및 더미 구동 스테이지들(SRCn+1, SRCn+3)은 개시신호(STV)를 더 수신한다.
본 실시예에서 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1)은 복수 개의 게이트 라인들(GL1, GL3, ..., GLn-1)에 각각 연결된다. 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1)은 복수 개의 게이트 라인들(GL1, GL3, ..., GLn-1)에 게이트 신호들(G1, G3, ..., Gn-1)을 각각 제공한다. 본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1)에 연결된 게이트 라인들은 전체의 게이트 라인들 중 홀수 번째 게이트 라인들이다.
복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 및 더미 구동 스테이지들(SRCn+1, SRCn+3) 각각은 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 제4 입력 단자(IN4), 게이트 출력 단자(OUT), 클럭 단자(CK) 및 접지 단자(V1)를 포함한다.
복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 각각의 게이트 출력 단자(OUT)는 복수 개의 게이트 라인들(GL1, GL3, ..., GLn-1) 중 대응하는 게이트 라인에 연결된다. 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1)로부터 생성된 게이트 신호들은 게이트 출력 단자(OUT)를 통해 복수 개의 게이트 라인들(GL1, GL3, ..., GLn-1)에 제공한다.
복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 각각의 게이트 출력 단자(OUT)는 해당 구동 스테이지 다음의 구동 스테이지의 제1 입력 단자(IN1)에 전기적으로 연결된다.
복수 개의 구동 스테이지들(SRC3, SRC5, ... SRCn-1) 및 더미 구동 스테이지(SRCn+1) 각각의 제1 입력 단자(IN1)는 해당 구동 스테이지 이전의 구동 스테이지의 게이트 신호를 수신한다. 예컨대, k번째 구동 스테이지들(SRCk)의 제1 입력 단자(IN1)는 k-2번째 구동 스테이지(SRCk-2)의 게이트 신호(CRk-2)를 수신한다. 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 중 첫번째 구동 스테이지(SRC1)의 제1 입력 단자(IN1)는 이전 구동 스테이지의 게이트 신호 대신에 도 1에 도시된 구동 컨트롤러(130)로부터의 수직 개시 신호(STV)를 수신한다.
복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 각각의 제2 입력 단자(IN2)는 도 1에 도시된 제2 게이트 구동회로(150)의 게이트 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제2 입력 단자(IN2)는 k+1번째 구동 스테이지(SRCk+1)의 게이트 출력 단자(OUT)로부터 출력된 게이트 신호(Gk+1)를 수신한다. 더미 구동 스테이지(SRCn+3)의 제2 입력 단자(IN2)는 수직 개시 신호(STV)를 수신할 수 있다.
복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 각각의 제3 입력 단자(IN3)는 도 1에 도시된 제2 게이트 구동회로(150)의 게이트 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제3 입력 단자(IN3)는 k+3번째 구동 스테이지(SRCk+3)의 게이트 출력 단자(OUT)로부터 출력된 게이트 신호(Gk+3)를 수신한다. 더미 구동 스테이지들(SRCn+1, SRCn+3) 각각의 제3 입력 단자(IN3)는 수직 개시 신호(STV)를 수신할 수 있다.
복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 각각의 제4 입력 단자(IN4)는 다음 구동 스테이지의 게이트 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제4 입력 단자(IN4)는 k+2번째 구동 스테이지(SRCk+2)의 게이트 출력 단자(OUT)로부터 출력된 게이트 신호(Gk+2)를 수신한다. 더미 구동 스테이지들(SRCn+1, SRCn+3) 각각의 제4 입력 단자(IN4)는 수직 개시 신호(STV)를 수신할 수 있다.
복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 및 더미 구동 스테이지들(SRCn+1, SRCn+3) 각각의 클럭 단자(CK)는 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKVB1) 중 어느 하나를 수신한다. 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 중 구동 스테이지들(SRC1, SRC5, ..., SRCn-3) 및 더미 구동 스테이지(SRCn+1)는 제1 클럭 신호(CKV1)를 수신하고, 복수 개의 구동 스테이지들(SRC3, SRC7, ..., SRCn-1) 및 더미 구동 스테이지(SRCn+3)는 제2 클럭 신호(CKVB1)를 수신한다. 제1 클럭 신호(CKV1)와 제2 클럭 신호(CKVB1)는 위상이 다른 신호들일 수 있다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 위상이 서로 반대인 신호들일 수 있다.
복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 및 더미 구동 스테이지들(SRCn+1, SRCn+3) 각각의 접지 단자(V1)는 제1 접지 전압(VSS1)을 수신한다.
본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 각각은 그 회로구성에 따라 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3) 및 제4 입력 단자(IN4), 중 어느 하나가 생략되거나, 다른 단자들을 더 포함할 수 있다. 예컨대, 접지 단자(V1)뿐만 아니라 제2 접지 전압(VSS2)을 수신하는 접지 단자를 더 포함할 수 있다.
도 6은 본 발명의 일 실시예에 따른 제2 게이트 구동회로의 블럭도이다.
도 6에 도시된 것과 같이, 제2 게이트 구동회로(150)는 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 및 더미 구동 스테이지(SRCn+2)를 포함한다. 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 및 더미 구동 스테이지(SRCn+2)는 이전 스테이지로부터 출력되는 게이트 신호 및 다음 스테이지로부터 출력되는 게이트 신호에 응답해서 동작하는 종속적 연결 관계를 갖는다.
복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 각각은 도 1에 도시된 구동 컨트롤러(130)로부터 제3 클럭 신호(CKV2), 제4 클럭 신호(CKVB2), 제1 접지 전압(VSS1)을 수신한다. 구동 스테이지(SRC2) 및 더미 구동 스테이지(SRCn+2)는 개시신호(STV)를 더 수신한다.
본 실시예에서 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn)은 복수 개의 게이트 라인들(GL2, GL4, ..., GLn)에 각각 연결된다. 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn)은 복수 개의 게이트 라인들(GL2, GL4, ..., GLn)에 게이트 신호들(G2, G4, ..., Gn)을 각각 제공한다. 본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn)에 연결된 게이트 라인들은 전체의 게이트 라인들(GL1~GLn) 중 짝수 번째 게이트 라인들이다.
복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 및 더미 구동 스테이지(SRCn+2) 각각은 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 제4 입력 단자(IN4), 게이트 출력 단자(OUT), 클럭 단자(CK) 및 접지 단자(V1)를 포함한다.
복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 각각의 게이트 출력 단자(OUT)는 복수 개의 게이트 라인들(GL2, GL4, ..., GLn) 중 대응하는 게이트 라인에 연결된다. 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn)로부터 생성된 게이트 신호들은 게이트 출력 단자(OUT)를 통해 복수 개의 게이트 라인들(GL2, GL4, ..., GLn)에 제공한다.
복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 각각의 게이트 출력 단자(OUT)는 해당 구동 스테이지 다음의 구동 스테이지의 제1 입력 단자(IN1)에 전기적으로 연결된다.
복수 개의 구동 스테이지들(SRC4, SRC6, ..., SRCn) 및 더미 구동 스테이지(SRCn+1) 각각의 제1 입력 단자(IN1)는 해당 구동 스테이지 이전의 구동 스테이지의 게이트 신호를 수신한다. 예컨대, k번째 구동 스테이지들(SRCk)의 제1 입력 단자(IN1)는 k-2번째 구동 스테이지(SRCk-2)의 게이트 신호(Gk-2)를 수신한다. 복수 개의 구동 스테이지들(SRC4, SRC6, ..., SRCn) 중 첫번째 구동 스테이지(SRC2)의 제1 입력 단자(IN1)는 이전 구동 스테이지의 게이트 신호 대신에 도 1에 도시된 구동 컨트롤러(130)로부터의 수직 개시 신호(STV)를 수신한다.
복수 개의 구동 스테이지들(SRC4, SRC6, ..., SRCn) 각각의 제2 입력 단자(IN2)는 도 1에 도시된 제1 게이트 구동회로(140)의 게이트 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제2 입력 단자(IN2)는 k+1번째 구동 스테이지(SRCk+1)의 게이트 출력 단자(OUT)로부터 출력된 게이트 신호(Gk+1)를 수신한다.
복수 개의 구동 스테이지들(SRC4, SRC6, ..., SRCn) 각각의 제3 입력 단자(IN3)는 도 1에 도시된 제1 게이트 구동회로(140)의 게이트 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제3 입력 단자(IN3)는 k+3번째 구동 스테이지(SRCk+3)의 게이트 출력 단자(OUT)로부터 출력된 게이트 신호(Gk+3)를 수신한다. 더미 구동 스테이지(SRCn+2)의 제3 입력 단자(IN3)는 수직 개시 신호(STV)를 수신할 수 있다.
복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 각각의 제4 입력 단자(IN4)는 다음 구동 스테이지의 게이트 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제4 입력 단자(IN4)는 k+2번째 구동 스테이지(SRCk+2)의 게이트 출력 단자(OUT)로부터 출력된 게이트 신호(Gk+2)를 수신한다. 더미 구동 스테이지(SRCn+2)의 제4 입력 단자(IN4)는 수직 개시 신호(STV)를 수신할 수 있다.
복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 및 더미 구동 스테이지(SRCn+2) 각각의 클럭 단자(CK)는 제3 클럭 신호(CKV2) 및 제4 클럭 신호(CKVB2) 중 어느 하나를 수신한다. 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 중 구동 스테이지들(SRC2, SRC6, ..., SRCn-2) 및 더미 구동 스테이지(SRCn+2) 각각의 클락 단자(CK)는 제3 클럭 신호(CKV2)를 수신한다. 복수 개의 구동 스테이지들(SRC4, SRC8, ..., SRCn-2) 각각의 클락 단자(CK)는 제2 클럭 신호(CKVB1)를 수신한다. 제1 클럭 신호(CKV1)와 제2 클럭 신호(CKVB1)는 위상이 다른 신호들일 수 있다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 위상이 서로 반대인 신호들일 수 있다.
복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 및 더미 구동 스테이지(SRCn+1) 각각의 접지 단자(V1)는 제1 접지 전압(VSS1)을 수신한다.
본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 각각은 그 회로구성에 따라 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3) 및 제4 입력 단자(IN4), 중 어느 하나가 생략되거나, 다른 단자들을 더 포함할 수 있다. 예컨대, 접지 단자(V1)뿐만 아니라 제2 접지 전압(VSS2)을 수신하는 접지 단자를 더 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 7은 도 5에 도시된 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(SRCk)를 예시적으로 도시하였다. 도 5에 도시된 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 각각은 도 7에 도시된 k번째 구동 스테이지(SRCk)와 동일한 회로를 가질 수 있다. 또한 도 6에 도시된 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 각각은 도 7에 도시된 k번째 구동 스테이지(SRCk)와 동일한 회로를 가질 수 있다.
도 7에 도시된 구동 스테이지(SRCk)는 클럭 단자(CK)로 제1 클럭 신호(CKV1)를 수신하나, 제2 클럭 신호(CKVB1), 제3 클럭 신호(CKV2) 및 제4 클럭 신호(CKVB2) 중 구동 스테이지(SRCk)에 대응하는 어느 하나의 클럭 신호를 수신할 수 있다.
도 7을 참조하면, k번째 구동 스테이지(SRCk)는 제1 입력 회로(210), 제2 입력 회로(220), 출력 회로(230), 디스챠지 회로(240), 풀다운 회로(250) 및 홀드 회로(260)를 포함한다.
제1 입력 회로(210)는 k-2번째 스테이지(SRCk-2)로부터의 k-2번째 게이트 신호(Gk-2)를 수신한다. 제2 입력 회로는 k+1번째 스테이지(SRCk+1)로부터의 k+2번째 게이트 신호(Gk+1)를 수신한다. 출력 회로(230)는 제1 노드(N1)의 신호에 응답하여 제1 클럭 신호(CKV1)를 k번째 게이트 신호(Gk)로서 출력한다. 디스챠지 회로(240)는 k-2번째 스테이지(SRCk-2)로부터의 k-2번째 게이트 신호(Gk-2)에 응답해서 제2 노드(N2)를 제1 접지 전압(VSS1)으로 디스챠지한다.
풀다운 회로(250)는 제2 노드(N2)의 신호 및 k+3번째 스테이지(SRCk+3)로부터의 k+3번째 게이트 신호(Gk+3)에 응답해서 제1 노드(N1)를 제1 접지 전압으로 디스챠지하고, 제2 노드(N2)의 신호 및 k+2번째 스테이지(SRCk+2)로부터의 k+2번째 게이트 신호(Gk+2)에 응답해서 k번째 게이트 신호(Gk)를 제1 접지 전압(V1)으로 디스챠지한다.
홀드 회로(260)는 k+3번째 스테이지(SRCk+3)로부터의 k+3번째 게이트 신호(Gk+3)를 수신하고, k+3번째 게이트 신호(Gk+3)를 제2 노드(N2)로 전달하고, 제2 노드(N2)의 신호 레벨을 소정시간 유지한다.
제1 입력 회로(210), 제2 입력 회로(220), 출력 회로(230), 디스챠지 회로(240), 풀다운 회로(250) 및 홀드 회로(260)의 구체적인 구성 예는 다음과 같다.
제1 입력 회로(210)는 제1 입력 트랜지스터(TR1)를 포함한다. 제1 입력 트랜지스터(TR1)는 k-2번째 게이트 신호(Gk-2)를 수신하는 제1 입력 단자(IN1)와 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다.
제2 입력 회로(220)는 제2 입력 트랜지스터(TR2)를 포함한다. 제2 입력 트랜지스터(TR2)는 k+1번째 게이트 신호(Gk+1)를 수신하는 제2 입력 단자(IN2)와 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다.
출력 회로(230)는 출력 트랜지스터(TR3) 및 커패시터(C1)를 포함한다. 출력 트랜지스터(TR3)는 제1 클럭 신호(CKV1)를 수신하는 클럭 단자(CK)와 연결된 제1 전극, k번째 게이트 신호(Gk)를 출력하는 게이트 출력 단자(OUT)와 연결된 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다. 커패시터(C1)는 제1 노드(N1)와 게이트 출력 단자(OUT) 사이에 연결된다.
디스챠지 회로(240)는 디스챠지 트랜지스터(TR4)를 포함한다. 디스챠지 트랜지스터(TR4)는 제2 노드(N2)와 연결된 제1 전극, 제1 접지 전압(VSS1)을 수신하는 접지 단자(V1)와 연결된 제2 전극 및 k-2번째 게이트 신호(Gk-2)를 수신하는 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다.
풀다운 회로(250)는 제1 노드(N1)를 제1 접지 전압(VSS1)으로 디스챠지하기 위한 제1 풀다운 트랜지스터(TR5) 및 제2 풀다운 트랜지스터(TR6), k번째 게이트 신호(Gk)를 제1 접지 전압(VSS1)으로 디스챠지하기 위한 제3 풀다운 트랜지스터(TR7) 및 제4 풀다운 트랜지스터(TR8)를 포함한다.
제1 풀다운 트랜지스터(TR5)는 제1 노드(N1)와 연결된 제1 전극, 제1 접지 전압(VSS1)을 수신하는 접지 단자(V1)와 연결된 제2 전극 및 k+3번째 게이트 신호(Gk+3)를 수신하는 제3 입력 단자(IN3)와 연결된 게이트 전극을 포함한다. 제2 풀다운 트랜지스터(TR6)는 제1 노드(N1)와 연결된 제1 전극, 접지 단자(V1)와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함한다. 제3 풀다운 트랜지스터(TR7)는 k번째 게이트 신호(Gk)를 출력하는 게이트 출력 단자(OUT)와 연결된 제1 전극, 접지 단자(V1)와 연결된 제2 전극 및 k+2번째 게이트 신호(Gk+2)를 수신하는 제4 입력 단자(IN4)와 연결된 게이트 전극을 포함한다. 제4 풀다운 트랜지스터(TR8)는 게이트 출력 단자(OUT)와 연결된 제1 전극, 접지 단자(V1)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다.
홀드 회로(260)는 제1 홀드 트랜지스터(TR9) 및 제2 커패시터(C2)를 포함한다. 제1 홀드 트랜지스터(TR9)는 k+3번째 게이트 신호(Gk+3)를 수신하는 제3 입력 단자(IN3)와 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극 및 제3 입력 단자(IN3)와 연결된 게이트 전극을 포함한다. 제2 커패시터(C2)는 제2 노드(N2)와 접지 단자(V1) 사이에 연결된다.
도 8은 도 7에 도시된 구동 스테이지의 동작을 설명하기 위한 타이밍도이다.
도 7 및 도 8을 참조하면, k-2번째 구동 스테이지(SRCk-2)의 k-2번째 게이트 신호(Gk-2)가 하이 레벨로 천이하는 제1 시점(t1)에, 제1 입력 회로(210) 내 제1 입력 트랜지스터(TR1)가 턴 온되어서 제1 노드(N1)는 k-2번째 게이트 신호(Gk-2)의 전압 레벨로 프리챠지된다. 한편, k-2번째 게이트 신호(Gk-2)가 하이 레벨로 천이하면, 디스챠지 회로(250) 내 디스챠지 트랜지스터(TR4)가 턴 온되어서 제2 노드(N2)는 제1 접지 전압(VSS1)으로 디스챠지된다.
제1 클럭 신호(CKV1)가 하이 레벨로 천이하는 제2 시점(t2)에 출력 트랜지스터(TR3)가 턴 온되면 제1 커패시터(C1)에 의해서 제1 노드(N1)는 소정의 전압 레벨로 부스팅된다. 또한 출력 트랜지스터(TR3)를 통하여 하이 레벨의 제1 클럭 신호(CKV1)가 K번째 게이트 신호(Gk)로서 출력된다.
제1 클럭 신호(CKV1)가 로우 레벨로 천이하는 제3 시점(t3)에 k+1번째 구동 스테이지(SRCk+1)의 k+1번째 게이트 신호(Gk+1)가 하이 레벨이므로 제2 입력 트랜지스터(TR2)가 턴 온 상태여서 제1 노드(N1)는 소정의 프리차지 레벨로 유지된다. 제1 노드(N1)가 소정의 레벨로 유지되는 동안 출력 트랜지스터(TR3)는 턴 온 상태를 유지하므로 k번째 게이트 신호(Gk)는 출력 트랜지스터(TR3)를 통해 로우 레벨의 제1 클럭 신호(CKV1)로 디스챠지될 수 있다. 한편, 제3 시점(t3)에 k+2번째 구동 스테이지(SRCk+2)의 k+2번째 게이트 신호(Gk+2)가 하이 레벨로 천이하면, 제3 풀다운 트랜지스터(TR7)가 턴 온되어서 k번째 게이트 신호(Gk)는 제1 접지 전압(VSS1)으로 디스챠지될 수 있다.
제4 시점(t4)에 k+3번째 구동 스테이지(SRCk+3)의 k+3번째 게이트 신호(Gk+3)가 하이 레벨로 천이하면, 홀드 회로(260)내 홀드 트랜지스터(TR9)가 턴 온되어서 제2 노드(N2)는 k+3번째 게이트 신호(Gk+3)의 레벨로 상승한다. 제2 노드(N2)의 신호 레벨이 하이 레벨이면, 제2 풀다운 트랜지스터(TR6) 및 제4 풀다운 트랜지스터(TR8)가 각각 턴 온된다. 그러므로 제1 노드(N1) 및 게이트 출력 단자(Gk)는 제1 접지 전압(VSS1)으로 디스챠지될 수 있다. 또한 하이 레벨의 k+3번째 게이트 신호(Gk+3)에 응답해서 제1 풀다운 트랜지스터(TR5)가 턴 온되어서 제1 노드(N1)는 제1 접지 전압(VSS1)으로 디스챠지된다.
이와 같은 구성을 갖는 구동 스테이지(SRCk)는 출력 트랜지스터(TR3)를 통해 k번째 게이트 신호(Gk)를 제1 클럭 신호(CKV1)로 풀다운 할 수 있으므로 제3 풀다운 트랜지스터(TR7)의 크기를 최소화할 수 있다. 다른 실시예에서, 풀다운 회로(250)는 제3 풀다운 트랜지스터(TR7)를 포함하지 않을 수 있다.
k+3번째 구동 스테이지(SRCk+3)의 k+3번째 게이트 신호(Gk+3)가 하이 레벨로 천이하면, 제2 노드(N2)가 하이 레벨로 천이한다. 제5 시점(t5) 보다 빠른 제4 시점(t4)에 제2 풀다운 트랜지스터(TR6) 및 제4 풀다운 트랜지스터(TR8)의 풀다운 동작이 행함으로써 제1 노드(N1)의 디스챠지 속도 저하에 따른 오동작을 방지할 수 있다.
특히, 홀드 회로(260) 내 제2 커패시터(C2)에 의해서 제2 노드(N2)는 다음 프레임의 k-2번째 게이트 신호(Gk-2)가 하이 레벨로 천이할 때까지 소정의 하이 레벨로 유지될 수 있다. 그러므로 제1 노드(N1) 및 k번째 게이트 신호(Gk)는 제1 접지 전압(VSS1) 레벨로 안정되게 유지될 수 있다.
또한 이와 같은 구성을 갖는 구동 스테이지(SRCk)는 제1 클럭 신호(CKV1)와 제1 접지 전압(VSS1) 사이의 전류 경로를 형성하지 않으므로 누설 전류를 최소화하여 전력 소모를 감소시킬 수 있다.
도 9는 본 발명의 다른 실시예에 따른 구동 스테이지의 회로도이다.
도 9은 도 5에 도시된 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(SRCk)에 해당하는 구동 스테이지(ASRCk)를 예시적으로 도시하였다. 도 5에 도시된 복수 개의 구동 스테이지들(SRC1, SRC3, ..., SRCn-1) 각각은 도 9에 도시된 k번째 구동 스테이지(ASRCk)와 동일한 회로를 가질 수 있다. 또한 도 6에 도시된 복수 개의 구동 스테이지들(SRC2, SRC4, ..., SRCn) 각각은 도 9에 도시된 k번째 구동 스테이지(ASRCk)와 동일한 회로를 가질 수 있다.
도 9에 도시된 구동 스테이지(SRCk)는 클럭 단자(CK)로 제1 클럭 신호(CKV1)를 수신하나, 제2 클럭 신호(CKVB1), 제3 클럭 신호(CKV2) 및 제4 클럭 신호(CKVB2) 중 구동 스테이지(SRCk)에 대응하는 어느 하나의 클럭 신호를 수신할 수 있다.
도 9를 참조하면, k번째 구동 스테이지(SRCk)는 제1 입력 회로(310), 제2 입력 회로(320), 출력 회로(330), 디스챠지 회로(340), 풀다운 회로(350) 및 홀드 회로(360)를 포함한다.
도 9에 도시된 제1 입력 회로(310), 제2 입력 회로(320), 출력 회로(330), 디스챠지 회로(340) 및 풀다운 회로(350)는 도 7에 도시된 제1 입력 회로(210), 제2 입력 회로(220), 출력 회로(230), 디스챠지 회로(240) 및 풀다운 회로(250)와 동일한 회로 구성을 가지므로 중복되는 설명은 생략한다.
홀드 회로(360)는 제1 홀드 트랜지스터(TR11), 제2 홀드 트랜지스터(TR12) 및 제2 커패시터(C2)를 포함한다. 제1 홀드 트랜지스터(TR11)는 k+3번째 게이트 신호(Gk+3)를 수신하는 제3 입력 단자(IN3)와 연결된 제1 전극, 제2 전극 및 제3 입력 단자(IN3)와 연결된 게이트 전극을 포함한다. 제2 홀드 트랜지스터(TR12)는 제1 홀드 트랜지스터(TR11)의 제2 전극과 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극 및 제1 홀드 트랜지스터(TR11)의 제2 전극과 연결된 게이트 전극을 포함한다. 제2 커패시터(C2)는 제2 노드(N2)와 접지 단자(V1) 사이에 연결된다.
도 1에 도시된 제1 게이트 구동 회로(140) 및 제2 게이트 구동 회로(150)가 장시간 동작할 때 제1 홀드 트랜지스터(TR11)의 드레솔드 전압이 변화하는 경우, k+3번째 게이트 신호(Gk+3)가 로우 레벨로 유지되는 동안 제2 노드(N2)의 전류가 제1 홀드 트랜지스터(TR11)를 통해 제3 입력 단자(IN3)로 디스챠지될 수 있다. 제2 노드(N2)의 신호 레벨은 제2 커패시터(C2)에 의해서 소정 레벨로 유지되어야 하나, 누설 전류에 의해 전압 레벨이 낮아질 수 있다. 이는 제1 게이트 구동 회로(140) 및 제2 게이트 구동 회로(150)의 신뢰성을 저하시킨다.
도 9에 도시된 바와 같이, 홀드 회로(360) 내 제1 홀드 트랜지스터(TR11) 및 제2 홀드 트랜지스터(TR12)를 직렬로 연결함으로써 제1 홀드 트랜지스터(TR11) 및 제2 홀드 트랜지스터(TR12)의 드레솔드 전압이 변화하더라도 제2 노드(N2)의 전류가 제3 입력 단자(IN3)로 누설되는 것을 최소화할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DS1: 제1 기판 DS2: 제2 기판
MCB: 메인 회로기판 110: 표시 패널
120: 데이터 구동회로 130: 구동 컨트롤러
140: 제1 게이트 구동회로 150: 제2 게이트 구동회로
SRC1~SRCn: 구동 스테이지 210: 제1 입력 회로
220: 제2 입력 회로 230: 출력 회로
240: 디스챠지 회로 250: 풀다운 회로
260: 홀드 회로

Claims (18)

  1. 복수의 스테이지들을 포함하는 게이트 구동회로에 있어서,
    상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는,
    k-2번째 스테이지로부터의 k-2번째 게이트 신호를 수신하고, 상기 k-2번째 게이트 신호를 제1 노드로 전달하는 제1 입력 회로;
    k+1번째 스테이지로부터의 k+1번째 게이트 신호를 수신하고, 상기 k+1번째 게이트 신호를 상기 제1 노드로 전달하는 제2 입력 회로;
    상기 제1 노드의 신호에 응답하여 제1 클럭 신호를 k번째 게이트 신호로서 출력하는 출력 회로;
    상기 k-2번째 게이트 신호에 응답해서 제2 노드를 접지 전압으로 디스챠지하는 디스챠지 회로;
    상기 제2 노드의 신호 및 k+2번째 스테이지로부터의 k+2번째 게이트 신호에 응답해서 상기 제1 노드를 상기 접지 전압으로 디스챠지하고, 상기 제2 노드의 신호 및k+2번째 스테이지로부터의 k+2번째 게이트 신호에 응답해서 상기 k번째 게이트 신호를 상기 접지 전압으로 디스챠지하는 풀다운 회로; 및
    k+3번째 스테이지로부터의 k+3번째 게이트 신호를 수신하고, 상기 k+3번째 게이트 신호를 제2 노드로 전달하고, 상기 제2 노드의 신호 레벨을 소정 시간 유지하는 홀드 회로를 포함하는 게이트 구동회로.
  2. 제 1 항에 있어서,
    상기 제1 입력 회로는,
    상기 k-2번째 게이트 신호를 수신하는 제1 입력 단자와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제1 입력 트랜지스터를 포함하는 것을 특징을 하는 게이트 구동회로.
  3. 제 1 항에 있어서,
    상기 제2 입력 회로는,
    상기 k+1번째 게이트 신호를 수신하는 제2 입력 단자와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제2 입력 단자와 연결된 게이트 전극을 포함하는 제1 입력 트랜지스터를 포함하는 것을 특징을 하는 게이트 구동회로.
  4. 제 1 항에 있어서,
    상기 디스챠지 회로는,
    상기 제2 노드와 연결된 제1 전극, 상기 접지 전압을 수신하는 접지 단자와 연결된 제2 전극 및 상기 k-2번째 게이트 신호를 수신하는 제1 입력 단자와 연결된 게이트 전극을 포함하는 디스챠지 트랜지스터를 포함하는 것을 특징으로 하는 게이트 구동회로.
  5. 제 1 항에 있어서,
    상기 풀다운 회로는,
    상기 제1 노드와 연결된 제1 전극, 상기 접지 전압을 수신하는 접지 단자와 연결된 제2 전극 및 상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 풀다운 트랜지스터;
    상기 제1 노드와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제2 풀다운 트랜지스터;
    상기 k번째 게이트 신호를 출력하는 게이트 출력 단자와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 k+2번째 게이트 신호를 수신하는 제4 입력 단자와 연결된 게이트 전극을 포함하는 제3 풀다운 트랜지스터; 및
    상기 게이트 출력 단자와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제4 풀다운 트랜지스터를 포함하는 것을 특징으로 하는 게이트 구동회로.
  6. 제 1 항에 있어서,
    상기 홀드 회로는,
    상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 홀드 트랜지스터; 및
    상기 제2 노드와 상기 접지 전압을 수신하는 접지 단자와 연결된 커패시터를 포함하는 것을 특징으로 하는 게이트 구동회로.
  7. 제 1 항에 있어서,
    상기 홀드 회로는,
    상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 제1 전극, 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 홀드 트랜지스터;
    상기 제1 홀드 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 제1 홀드 트랜지스터의 상기 제2 전극과 연결된 게이트 전극을 포함하는 제2 홀드 트랜지스터; 및
    상기 제2 노드와 상기 접지 전압을 수신하는 접지 단자와 연결된 커패시터를 포함하는 게이트 구동회로.
  8. 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 게이트 라인들로 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 게이트 구동 회로; 및
    상기 복수의 데이터 라인들을 구동하는 데이터 구동회로를 포함하되,
    상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는,
    k-2번째 스테이지로부터의 k-2번째 게이트 신호를 수신하고, 상기 k-2번째 게이트 신호를 제1 노드로 전달하는 제1 입력 회로;
    k+1번째 스테이지로부터의 k+1번째 게이트 신호를 수신하고, 상기 k+1번째 게이트 신호를 상기 제1 노드로 전달하는 제2 입력 회로;
    상기 제1 노드의 신호에 응답하여 제1 클럭 신호를 k번째 게이트 신호로서 출력하는 출력 회로;
    상기 k-2번째 게이트 신호에 응답해서 제2 노드를 접지 전압으로 디스챠지하는 디스챠지 회로;
    상기 제2 노드의 신호 및 k+2번째 스테이지로부터의 k+2번째 게이트 신호에 응답해서 상기 제1 노드를 상기 접지 전압으로 디스챠지하고, 상기 제2 노드의 신호 및k+2번째 스테이지로부터의 k+2번째 게이트 신호에 응답해서 상기 k번째 게이트 신호를 상기 접지 전압으로 디스챠지하는 풀다운 회로; 및
    k+3번째 스테이지로부터의 k+3번째 게이트 신호를 수신하고, 상기 k+3번째 게이트 신호를 제2 노드로 전달하고, 상기 제2 노드의 신호 레벨을 소정 시간 유지하는 홀드 회로를 포함하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 게이트 구동 회로는,
    상기 복수의 게이트 라인들 중 일군의 게이트 라인들로 상기 게이트 신호들을 출력하는 복수의 제1 스테이지들을 포함하는 제1 게이트 구동 회로; 및
    상기 복수의 게이트 라인들 중 타군의 게이트 라인들로 상기 게이트 신호들을 출력하는 복수의 제2 스테이지들을 포함하는 제2 게이트 구도 회로를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제 9 항에 있어서,
    상기 제1 게이트 구동 회로 및 상기 제2 게이트 구동 회로는 상기 표시 패널의 일측 및 상기 일측과 마주보는 타측에 각각 배열되는 것을 특징으로 하는 표시 장치.
  11. 제 9 항에 있어서,
    상기 복수의 제1 스테이지들 중 일군의 제1 스테이지들은 제1 클럭 신호에 응답해서 동작하고, 상기 복수의 제1 스테이지들 중 타군의 제1 스테이지들은 상기 제1 클럭 신호와 상보적인 제2 클럭 신호에 응답해서 동작하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 복수의 제2 스테이지들 중 일군의 제2 스테이지들은 제3 클럭 신호에 응답해서 동작하고, 상기 복수의 제2 스테이지들 중 타군의 제2 스테이지들은 상기 제3 클럭 신호와 상보적인 제4 클럭 신호에 응답해서 동작하며,
    상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 다른 위상을 갖는 것을 특징으로 하는 표시 장치.
  13. 제 8 항에 있어서,
    상기 제1 입력 회로는,
    상기 k-2번째 게이트 신호를 수신하는 제1 입력 단자와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제1 입력 트랜지스터를 포함하는 것을 특징을 하는 표시 장치.
  14. 제 8 항에 있어서,
    상기 제2 입력 회로는,
    상기 k+1번째 게이트 신호를 수신하는 제2 입력 단자와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제2 입력 단자와 연결된 게이트 전극을 포함하는 제1 입력 트랜지스터를 포함하는 것을 특징을 하는 표시 장치.
  15. 제 8 항에 있어서,
    상기 디스챠지 회로는,
    상기 제2 노드와 연결된 제1 전극, 상기 접지 전압을 수신하는 접지 단자와 연결된 제2 전극 및 상기 k-2번째 게이트 신호를 수신하는 제1 입력 단자와 연결된 게이트 전극을 포함하는 디스챠지 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 8 항에 있어서,
    상기 풀다운 회로는,
    상기 제1 노드와 연결된 제1 전극, 상기 접지 전압을 수신하는 접지 단자와 연결된 제2 전극 및 상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 풀다운 트랜지스터;
    상기 제1 노드와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극, 상기 제2 노드와 연결된 게이트 전극을 포함하는 제2 풀다운 트랜지스터;
    상기 k번째 게이트 신호를 출력하는 게이트 출력 단자와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 k+2번째 게이트 신호를 수신하는 제4 입력 단자와 연결된 게이트 전극을 포함하는 제3 풀다운 트랜지스터; 및
    상기 게이트 출력 단자와 연결된 제1 전극, 상기 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제4 풀다운 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 8 항에 있어서,
    상기 홀드 회로는,
    상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 홀드 트랜지스터; 및
    상기 제2 노드와 상기 접지 전압을 수신하는 접지 단자와 연결된 커패시터를 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 8 항에 있어서,
    상기 홀드 회로는,
    상기 k+3번째 게이트 신호를 수신하는 제3 입력 단자와 연결된 제1 전극, 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 홀드 트랜지스터;
    상기 제1 홀드 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 제1 홀드 트랜지스터의 상기 제2 전극과 연결된 게이트 전극을 포함하는 제2 홀드 트랜지스터; 및
    상기 제2 노드와 상기 접지 전압을 수신하는 접지 단자와 연결된 커패시터를 포함하는 표시 장치.
KR1020160041853A 2016-04-05 2016-04-05 게이트 구동회로 및 그것을 포함하는 표시 장치 KR102435224B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160041853A KR102435224B1 (ko) 2016-04-05 2016-04-05 게이트 구동회로 및 그것을 포함하는 표시 장치
US15/478,446 US10096294B2 (en) 2016-04-05 2017-04-04 Gate driving circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160041853A KR102435224B1 (ko) 2016-04-05 2016-04-05 게이트 구동회로 및 그것을 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170115183A true KR20170115183A (ko) 2017-10-17
KR102435224B1 KR102435224B1 (ko) 2022-08-25

Family

ID=59959427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160041853A KR102435224B1 (ko) 2016-04-05 2016-04-05 게이트 구동회로 및 그것을 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10096294B2 (ko)
KR (1) KR102435224B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10360865B2 (en) 2016-03-21 2019-07-23 Samsung Display Co., Ltd. Gate driving circuit having high reliability and display device including the same
US10847082B2 (en) 2018-08-23 2020-11-24 Samsung Display Co., Ltd. Gate driving circuit having a plurality of gate driving circuit blocks, display device including the same, and driving method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979370A (zh) * 2018-11-28 2019-07-05 武汉华星光电技术有限公司 Goa电路及显示面板
CN109935204B (zh) 2019-01-18 2022-06-03 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR20200113094A (ko) * 2019-03-21 2020-10-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110111831B (zh) * 2019-04-24 2021-08-06 厦门天马微电子有限公司 移位寄存器、栅极驱动电路及显示装置
US11900884B2 (en) 2019-08-21 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate having a scan driving circuit with a plurality of shift registers and manufacturing method thereof, display device
CN112771599B (zh) * 2019-08-21 2022-12-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20210092868A (ko) * 2020-01-16 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 포함하는 스캔 구동부
CN111179811A (zh) * 2020-03-12 2020-05-19 武汉华星光电半导体显示技术有限公司 一种移位寄存器单元、栅极驱动电路以及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130083151A (ko) * 2012-01-12 2013-07-22 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR20150141285A (ko) * 2014-06-09 2015-12-18 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 유기 발광 표시 장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250158B1 (ko) 2009-11-04 2013-04-05 샤프 가부시키가이샤 시프트 레지스터, 그것을 구비한 주사 신호선 구동 회로 및 표시 장치
KR102007906B1 (ko) 2012-09-28 2019-08-07 삼성디스플레이 주식회사 표시 패널
KR102046483B1 (ko) 2013-08-07 2019-11-21 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102064923B1 (ko) 2013-08-12 2020-01-13 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102052065B1 (ko) 2013-08-12 2020-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102077786B1 (ko) 2013-08-12 2020-02-17 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102108880B1 (ko) 2013-09-17 2020-05-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103927960B (zh) * 2013-12-30 2016-04-20 上海中航光电子有限公司 一种栅极驱动装置和显示装置
KR20150086771A (ko) 2014-01-20 2015-07-29 삼성디스플레이 주식회사 게이트 드라이버 및 그것을 포함하는 표시 장치
KR102128579B1 (ko) 2014-01-21 2020-07-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102187771B1 (ko) 2014-03-13 2020-12-08 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
KR20150115105A (ko) 2014-04-02 2015-10-14 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
TWI484495B (zh) * 2014-04-07 2015-05-11 Au Optronics Corp 移位暫存器電路
KR20150142708A (ko) 2014-06-10 2015-12-23 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
WO2016002644A1 (ja) * 2014-07-04 2016-01-07 シャープ株式会社 シフトレジスタおよびそれを備える表示装置
KR102282028B1 (ko) 2015-01-14 2021-07-29 삼성디스플레이 주식회사 게이트 구동 회로
KR102253623B1 (ko) 2015-01-14 2021-05-21 삼성디스플레이 주식회사 게이트 구동 회로
KR102278875B1 (ko) 2015-01-14 2021-07-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR102386847B1 (ko) 2015-01-15 2022-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
KR102314447B1 (ko) 2015-01-16 2021-10-20 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102309625B1 (ko) 2015-01-20 2021-10-06 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
KR20160092584A (ko) 2015-01-27 2016-08-05 삼성디스플레이 주식회사 게이트 구동회로
KR102281237B1 (ko) 2015-02-13 2021-07-26 삼성디스플레이 주식회사 게이트 회로, 게이트 회로의 구동방법 및 이를 이용한 표시장치
KR102301271B1 (ko) 2015-03-13 2021-09-15 삼성디스플레이 주식회사 표시 장치
KR20160117707A (ko) 2015-03-30 2016-10-11 삼성디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 표시장치
KR102343799B1 (ko) 2015-04-02 2021-12-28 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
KR102444173B1 (ko) 2015-08-12 2022-09-19 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130083151A (ko) * 2012-01-12 2013-07-22 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR20150141285A (ko) * 2014-06-09 2015-12-18 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10360865B2 (en) 2016-03-21 2019-07-23 Samsung Display Co., Ltd. Gate driving circuit having high reliability and display device including the same
US10847082B2 (en) 2018-08-23 2020-11-24 Samsung Display Co., Ltd. Gate driving circuit having a plurality of gate driving circuit blocks, display device including the same, and driving method thereof

Also Published As

Publication number Publication date
KR102435224B1 (ko) 2022-08-25
US20170287427A1 (en) 2017-10-05
US10096294B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
KR102435224B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102516727B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US10672357B2 (en) Gate driving circuit and display apparatus including the same
JP6723012B2 (ja) ゲート駆動回路
KR102314447B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20160093810A (ko) 게이트 구동회로를 포함하는 표시 장치
US11222595B2 (en) Gate driving circuit and display device including the same
KR20160087951A (ko) 게이트 구동 회로
KR20160087950A (ko) 게이트 구동 회로
KR20160092584A (ko) 게이트 구동회로
KR20170081800A (ko) 표시장치
KR20170081802A (ko) 표시장치
KR20170081801A (ko) 표시장치
KR102525226B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR102555509B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102574511B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102465950B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102268671B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR20170064632A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102435886B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102447536B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102581504B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right