KR20210090112A - 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 Download PDF

Info

Publication number
KR20210090112A
KR20210090112A KR1020210002497A KR20210002497A KR20210090112A KR 20210090112 A KR20210090112 A KR 20210090112A KR 1020210002497 A KR1020210002497 A KR 1020210002497A KR 20210002497 A KR20210002497 A KR 20210002497A KR 20210090112 A KR20210090112 A KR 20210090112A
Authority
KR
South Korea
Prior art keywords
cycle
gas
nitride film
oxidizing
substrate
Prior art date
Application number
KR1020210002497A
Other languages
English (en)
Other versions
KR102458130B1 (ko
Inventor
츠카사 가마쿠라
기요히사 이시바시
료타 가타오카
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20210090112A publication Critical patent/KR20210090112A/ko
Application granted granted Critical
Publication of KR102458130B1 publication Critical patent/KR102458130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

기판 상에 형성되는 산화막의 막질을 향상시킨다.
(a) 기판에 대하여 성막 가스를 공급함으로써, 질화막을 형성하는 공정과, (b) 기판에 대하여 산화 가스를 공급함으로써, 질화막을 산화시켜서 제1 산화막으로 변환시키는 공정을 비동시에 행하는 사이클을 복수회 행함으로써, 기판의 표면 상에, 소정 막 두께의 산화막을 형성하는 공정을 포함하고, (a)에서 형성하는 질화막과 질화막의 하지의 계면으로부터, 질화막의 표면까지의 최대 거리를 2nm 이상 4nm 이하로 한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에의 질화막의 형성과, 이 질화막을 산화시킴으로 인한 산화막으로의 변환을 포함하는 산화막의 형성 처리를 행하는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2010-087167호 공보
본 개시의 목적은, 기판 상에 형성되는 산화막의 막질을 향상시키는 것에 있다.
본 개시의 일 양태에 의하면,
(a) 기판에 대하여 성막 가스를 공급함으로써, 질화막을 형성하는 공정과,
(b) 상기 기판에 대하여 산화 가스를 공급함으로써, 상기 질화막을 산화시켜서 산화막으로 변환시키는 공정을
비동시에 행하는 사이클을 복수회 행함으로써, 상기 기판의 표면 상에, 소정 막 두께의 산화막을 형성하는 공정을 갖고,
(a)에서 형성하는 상기 질화막과 상기 질화막의 하지의 계면으로부터, 상기 질화막의 표면까지의 최대 거리를 2nm 이상 4nm 이하로 하는 기술이 제공된다.
본 개시에 의하면, 기판 상에 형성되는 산화막의 막질을 향상시키는 것이 가능하게 된다.
도 1은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러(121)의 개략 구성도이며, 컨트롤러(121)의 제어계를 블록도로 나타내는 도면이다.
도 4의 (a)는 웨이퍼(200)의 표면을 하지로 해서 실리콘 질화막을 형성한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 4의 (b)는 웨이퍼(200)의 표면을 하지로 해서 형성된 실리콘 질화막을 실리콘 산화막으로 변환시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 4의 (c)는 웨이퍼(200) 상에 형성된 실리콘 산화막을 하지로 해서 실리콘 질화막을 형성한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 4의 (d)는 실리콘 산화막을 하지로 해서 형성된 실리콘 질화막을 실리콘 산화막으로 변환시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다.
도 5는 제1 코너부를 갖는 하지와, 제1 코너부에 기인해서 형성되는 제2 코너부를 갖는 실리콘 질화막을 구비하는 적층 구조체의 표면에서의 단면 부분 확대도이다.
<본 개시의 일 양태>
이하, 본 개시의 일 양태에 대해서, 주로 도 1 내지 도 4를 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는, 온도 조정기(가열부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원상으로, 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스강(SUS) 등의 금속 재료로 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은, 히터(207)와 마찬가지로 수직으로 거치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 내지 제3 공급부로서의 노즐(249a 내지 249c)이 매니폴드(209)의 측벽을 관통하도록 각각 마련되어 있다. 노즐(249a 내지 249c)을 각각 제1 내지 제3 노즐이라고도 칭한다. 노즐(249a 내지 249c)은, 예를 들어 석영 또는 SiC 등의 내열성 재료로 구성되어 있다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다. 노즐(249a 내지 249c)은, 각각 다른 노즐이며, 노즐(249a, 249c) 각각은, 노즐(249b)에 인접해서 마련되어 있다.
가스 공급관(232a 내지 232c)에는, 가스류의 상류측부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232d, 232f)이 각각 접속되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 가스 공급관(232e, 232g)이 각각 접속되어 있다. 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 가스 공급관(232h)이 접속되어 있다. 가스 공급관(232d 내지 232h)에는, 가스류의 상류측부터 순서대로, MFC(241d 내지 241h) 및 밸브(243d 내지 243h)가 각각 마련되어 있다. 가스 공급관(232a 내지 232h)은, 예를 들어, SUS 등의 금속 재료로 구성되어 있다.
도 2에 도시한 바와 같이, 노즐(249a 내지 249c)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 기립되도록 각각 마련되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 평면으로 보아, 노즐(249b)은 처리실(201) 내에 반입되는 웨이퍼(200)의 중심을 사이에 두고 후술하는 배기구(231a)와 일직선 상에 대향하도록 배치되어 있다. 노즐(249a, 249c)은, 노즐(249b)과 배기구(231a)의 중심을 통과하는 직선 L을, 반응관(203)의 내벽(웨이퍼(200)의 외주부)을 따라 양측으로부터 사이에 두도록 배치되어 있다. 직선 L은, 노즐(249b)과 웨이퍼(200)의 중심을 통과하는 직선이기도 하다. 즉, 노즐(249c)은, 직선 L을 사이에 두고 노즐(249a)과 반대측에 마련되어 있다고 할 수도 있다. 노즐(249a, 249c)은, 직선 L을 대칭 축으로 해서 선 대칭으로 배치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 마련되어 있다. 가스 공급 구멍(250a 내지 250c)은, 각각이 평면으로 보아 배기구(231a)와 대향(대면)하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 원료(원료 가스)로서, 예를 들어 웨이퍼(200) 상에 형성되는 막을 구성하는 주 원소로서의 실리콘(Si)을 포함하는 실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 실란계 가스로서는, 예를 들어 Si 및 할로겐을 포함하는 가스, 즉, 할로실란계 가스를 사용할 수 있다. 할로겐에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 클로로실란계 가스를 사용할 수 있다. 클로로실란계 가스로서는, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다. HCDS 가스는, 1분자 중에 2개의 Si를 포함하는 가스이며, 동일 조건 하에서, 후술하는 SiCl4 가스보다도 분해하기 쉬운(흡착되기 쉬운, 반응성이 높은) 가스이다. 이러한 성질을 갖는 원료 가스를 편의상, 제2 원료 가스라고도 칭한다.
가스 공급관(232b)으로부터는, 질화 가스(질화제)로서, 예를 들어 질소(N) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. N 함유 가스로서는, 예를 들어 N 및 수소(H)를 포함하는 질화수소계 가스를 사용할 수 있다. 질화수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232c)으로부터는, 산화 가스(산화제)로서, 예를 들어 산소(O) 함유 가스가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232d)으로부터는, 원료(원료 가스)로서, 예를 들어 웨이퍼(200) 상에 형성되는 막을 구성하는 주 원소로서의 Si를 포함하는 실란계 가스가, MFC(241d), 밸브(243d), 가스 공급관(232a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 실란계 가스로서는, 예를 들어 Si 및 할로겐을 포함하는 가스, 즉, 할로실란계 가스를 사용할 수 있다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 클로로실란계 가스를 사용할 수 있다. 클로로실란계 가스로서는, 예를 들어 테트라클로로실란(SiCl4, 약칭: STC) 가스를 사용할 수 있다. STC 가스는, 1분자 중에 1개의 Si를 포함하는 가스이며, 동일 조건 하에서, 상술한 HCDS 가스보다도 분해되기 어려운(흡착되기 어려운, 반응성이 낮은) 가스이다. 이러한 성질을 갖는 원료 가스를 편의상, 제1 원료 가스라고도 칭한다.
가스 공급관(232e)으로부터는, 예를 들어 H 함유 가스가, MFC(241e), 밸브(243e), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. H 함유 가스는, 그 단체로는 산화 작용은 얻어지지 않지만, 특정 조건 하에서 O 함유 가스와 반응함으로써 원자 상태 산소(atomic oxygen, O) 등의 산화종을 생성하여, 산화 처리의 효율을 향상시키도록 작용한다. H 함유 가스로서는, 예를 들어 수소(H2) 가스를 사용할 수 있다.
가스 공급관(232f 내지 232h)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241f 내지 241h), 밸브(243f 내지 243h), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로, 가스 공급관(232a), MFC(241a, 밸브(243a)에 의해, 원료 가스 공급계(제2 원료 가스 공급계)가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, N 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해, O 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232d), MFC(241d), 밸브(243d)에 의해, 원료 가스 공급계(제1 원료 가스 공급계)가 구성된다. 주로, 가스 공급관(232e), MFC(241e), 밸브(243e)에 의해, H 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232f 내지 232h), MFC(241f 내지 241h), 밸브(243f 내지 243h)에 의해, 불활성 가스 공급계가 구성된다.
또한, 원료 가스(제1 원료 가스, 제2 원료 가스), N 함유 가스 각각 혹은 모두를, 성막 가스라고도 칭하고, 원료 가스 공급계(제1 원료 가스 공급계, 제2 원료 가스 공급계), N 함유 가스 공급계 각각 혹은 모두를, 성막 가스 공급계라고도 칭한다. 또한, O 함유 가스, H 함유 가스 각각 혹은 양쪽을, 산화 가스라고도 칭하고, O 함유 가스 공급계, H 함유 가스 공급계 각각 혹은 양쪽을, 산화 가스 공급계라고도 칭한다.
상술한 각종 공급계 중, 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243h)나 MFC(241a 내지 241h) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232h) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232h) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243h)의 개폐 동작이나 MFC(241a 내지 241h)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은, 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232h) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 도 2에 도시한 바와 같이, 배기구(231a)는, 평면으로 보아, 웨이퍼(200)를 사이에 두고 노즐(249a 내지 249c)(가스 공급 구멍(250a 내지 250c))과 대향(대면)하는 위치에 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료로 구성되고, 원반상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다. 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료로 구성되고, 원반상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세이며 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는 반응관(203)의 내벽에 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로 해서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 이들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241h), 밸브(243a 내지 243h), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 읽어 내도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241h)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243h)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 이들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 소정 막 두께의 산화막을 형성하는 처리 시퀀스 예에 대해서, 주로, 도 4의 (a) 내지 도 4의 (d), 도 5를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
본 양태에서의 처리 시퀀스에서는,
웨이퍼(200)에 대하여 성막 가스로서 원료 가스인 HCDS 가스, 질화 가스인 NH3 가스를 공급함으로써, 질화막으로서 실리콘 질화막(SiN막)을 형성하는 스텝(질화막 형성)과,
웨이퍼(200)에 대하여 산화 가스로서 O2 가스, H2 가스를 공급함으로써, SiN막을 산화시켜서 산화막으로서의 실리콘 산화막(SiO막)으로 변환시키는 스텝(산화막 형성)을
비동시에 행하는 사이클을 복수회(n2회, n2는 2 이상의 정수) 행함으로써, 웨이퍼(200)의 표면 상에, 소정 막 두께의 SiO막을 형성한다.
또한, 본 양태에서의 처리 시퀀스에서는,
질화막 형성에 있어서, 웨이퍼(200)에 대하여 HCDS 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 NH3 가스를 공급하는 스텝을 포함하는 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행한다.
또한, 본 양태에서의 처리 시퀀스에서는,
산화막 형성에 있어서, 웨이퍼(200)에 대하여 O2 가스와 H2 가스를 동시에 공급한다.
또한, 본 양태에서의 처리 시퀀스에서는,
질화막 형성에 있어서 형성하는 SiN막과 이 SiN막의 하지의 계면으로부터, SiN막의 표면까지의 최대 거리(X)를 2nm 이상 4nm 이하로 한다.
여기서, 상술한 최대 거리(X)는, 평탄한 하지 상에 형성되는 SiN막의 두께(T)에 상당하는 크기로 되는 경우에 한하지 않고, 이 두께(T)보다도 커지는 경우가 있다. 왜냐하면, SiN막의 하지가 되는 웨이퍼(200)의 표면에는, 트렌치나 필러 등의 요철 구조가 미리 형성됨으로써, 도 5에 도시한 바와 같이, 비평탄부(제1 코너부)가 마련되어 있을 경우가 있다. 이 경우, 이 하지 상에 형성되는 SiN막은, 제1 코너부에 기인해서 형성되는 비평탄부(제2 코너부)을 갖게 된다. 하지가 제1 코너부를 갖는 경우, 상술한 최대 거리(X)는, 제1 코너부부터 제2 코너부까지의 거리(도 5에서 X로 나타냄)에 상당하는 크기가 된다. 즉, 코너부를 갖는 하지 상에 SiN막을 형성한 경우에 있어서의 상술한 최대 거리(X)는, 코너부를 갖지 않는 평탄한 하지 상에 형성된 SiN막의 두께(도 5에서 T로 나타냄)보다도 커져, 예를 들어 두께(T)의 1.4배 정도의 크기로 되는 경우가 있다.
본 명세서에서는, 상술한 처리 시퀀스를, 편의상 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용한다.
[(HCDS→NH3)×n1→O2+H2]×n2⇒ SiO
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은 O링(220b)을 개재시켜 매니폴드(209)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에서 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 정도가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(질화막 형성)
그 후, 이하의 스텝 1, 2를 순차 실행한다.
[스텝 1]
스텝 1에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 HCDS 가스를 흐르게 한다. HCDS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HCDS 가스가 공급된다(HCDS 가스 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 N2 가스를 공급해도 된다.
본 스텝에서의 처리 조건으로서는,
HCDS 가스 공급 유량: 0.01 내지 2slm, 바람직하게는 0.1 내지 1slm
N2 가스 공급 유량(가스 공급관마다): 0 내지 10slm
각 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 온도: 400 내지 800℃, 바람직하게는 600 내지 700℃
처리 압력: 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa
이 예시된다.
또한, 본 명세서에서의 「1 내지 2666Pa」과 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「1 내지 2666Pa」이란 「1Pa 이상 2666Pa 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 하지로서의 웨이퍼(200)의 최표면 상에 Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, 웨이퍼(200)의 최표면에의, HCDS의 물리 흡착이나 화학 흡착, HCDS의 일부가 분해한 물질(이하, SixCly)의 화학 흡착, HCDS의 열분해에 의한 Si의 퇴적 등에 의해 형성된다. Cl을 포함하는 Si 함유층은, HCDS나 SixCly의 흡착층(물리 흡착층이나 화학 흡착층)이어도 되고, Cl을 포함하는 Si의 퇴적층이어도 된다. 본 명세서에서는, Cl을 포함하는 Si 함유층을, 단순히 Si 함유층이라고도 칭한다.
Si 함유층이 형성된 후, 밸브(243a)를 닫아, 처리실(201) 내에의 HCDS 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지). 이때, 밸브(243f 내지 243h)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다.
원료 가스로서는, HCDS 가스 외에, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, STC 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스나, 테트라플루오로실란(SiF4) 가스 등의 플루오로실란계 가스나, 테트라브로모실란(SiBr4) 가스 등의 브로모실란계 가스나, 테트라요오도실란(SiI4) 가스 등의 요오도실란계 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
[스텝 2]
스텝 1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 Si 함유층에 대하여 NH3 가스를 공급한다.
구체적으로는, 밸브(243b)를 개방하여, 가스 공급관(232b) 내에 NH3 가스를 흐르게 한다. NH3 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급된다(NH3 가스 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 N2 가스를 공급해도 된다.
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 유량: 0.1 내지 10slm
NH3 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si 함유층의 적어도 일부가 질화(개질)된다. 결과로서, 하지로서의 웨이퍼(200)의 최표면 상에 Si 및 N을 포함하는 층으로서, 실리콘 질화층(SiN층)이 형성된다. SiN층을 형성할 때, Si 함유층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiN층은, 스텝 1에서 형성된 Si 함유층에 비하여, Cl 등의 불순물이 적은 층으로 된다.
SiN층이 형성된 후, 밸브(243b)를 닫아, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 스텝 1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
질화 가스로서는, NH3 가스 외에, 예를 들어 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다.
[세트의 소정 횟수 실시]
상술한 스텝 1, 2를 비동시에, 즉, 동기시키지 않고 행하는 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행함으로써, 도 4의 (a)에 도시하는 바와 같이, 웨이퍼(200)의 표면을 하지로 해서, 후술하는 소정의 두께의 SiN막을 형성할 수 있다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성되는 SiN층의 두께를 원하는 막 두께보다도 얇게 하여, SiN층을 적층함으로써 형성되는 SiN막의 두께가 원하는 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
또한, 질화막 형성에서는, 상술한 최대 거리(X)가 2nm 이상 4nm 이하의 범위 내의 소정의 크기로 되도록, 세트의 실시 횟수(세트수) n1을 설정한다.
상술한 최대 거리(X)가 2nm 미만이 되면, 질화막 형성과 산화막 형성을 비동시에 행하는 후술하는 사이클의 반복 횟수(사이클수) n2가 증가하여, 기판 처리의 생산성이 저하되는 경우가 있다. 상술한 최대 거리(X)를 2nm 이상의 크기로 함으로써, 질화막 형성과 산화막 형성을 비동시에 행하는 후술하는 사이클수 n2를 적정하게 감소시켜, 기판 처리의 생산성을 향상시키는 것이 가능하게 된다.
또한, 상술한 최대 거리(X)가 4nm를 초과하면, 후술하는 산화막 형성에 있어서 SiN막을 SiO막으로 변환시킬 때, 변환 후의 막 중에 N이 잔류하는 경우가 있다. 특히, 웨이퍼(200)의 표면이 제1 코너부를 갖는 경우, SiN막 중에서의 제1 코너부 근방에, N의 잔류가 생기기 쉬워진다. 상술한 최대 거리(X)를 4nm 이하의 크기로 함으로써, 후술하는 산화막 형성에 있어서 SiN막을 SiO막으로 변환시킬 때, 변환 후의 막 중에의 N의 잔류를 억제하는 것이 가능하게 된다.
질화막 형성에서는, 상술한 세트수 n1을, 예를 들어 10 내지 30회의 범위 내로 함으로써, 최대 거리(X)를, 상술한 범위 내의 소정의 크기로 하는 것이 가능하게 된다.
(산화막 형성)
소정의 두께의 SiN막이 형성된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 SiN막에 대하여 O2 가스 및 H2 가스를 공급한다.
구체적으로는, 밸브(243c, 243e)를 개방하여, 가스 공급관(232c, 232e) 내에 O2 가스, H2 가스를 각각 흐르게 한다. 가스 공급관(232c, 232e) 내를 흐른 O2 가스, H2 가스는, 각각 MFC(241c, 241e)에 의해 유량 조정되어, 노즐(249c, 249b)을 통해서 처리실(201) 내에 공급된다. O2 가스와 H2 가스는, 처리실(201) 내에서 혼합해서 반응하고, 그 후, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O2 가스와 H2 가스의 반응에 의해 생긴 원자 상태 산소 등의 산소를 포함하는 수분(H2O) 비함유의 산화종이 공급된다(O2 가스+H2 가스 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 N2 가스를 공급해도 된다.
본 스텝에서의 처리 조건으로서는,
O2 가스 공급 유량: 0.1 내지 10slm
H2 가스 공급 유량: 0.1 내지 10slm
각 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 2000Pa, 바람직하게는 1 내지 1000Pa
이 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 O2 가스, H2 가스를 공급함으로써, 원자 상태 산소 등의 산화종이 갖는 강한 산화력을 이용하여, 웨이퍼(200) 상에 형성된 SiN막을 산화시켜, 막 중에 O를 도입시키는 것이 가능하게 된다. 또한, SiN막 중에 포함되는 N을 막 중으로부터 탈리시키는 것이 가능하게 된다. 이에 의해, 도 4의 (b)에 도시하는 바와 같이, 질화막 형성으로 웨이퍼(200) 상에 형성된 SiN막을 SiO막으로 변환시키는 것이 가능하게 된다. 상술한 바와 같이, 질화막 형성에서는, 상술한 최대 거리(X)를 2 내지 4nm의 범위 내의 크기로 하고 있다. 이에 의해, 상술한 SiN막의 산화, 및 SiN 막 중으로부터의 N의 탈리와 같은 반응을, SiN막에서의 두께 방향의 전체에 걸쳐 진행시키는 것이 가능하게 된다. 예를 들어, 웨이퍼(200) 상에 형성하는 SiO막과 이 SiO막의 하지의 계면을 확실하게 산화시켜, 이 계면 근방에서의 N의 잔류를 억제하는 것이 가능하게 된다. 결과로서, SiN막을 산화시킴으로써 얻어지는 SiO막을, N을 거의 혹은 전혀 포함하지 않는, 고순도이며 치밀한 SiO막으로 하는 것이 가능하게 된다.
SiN막의 SiO막으로의 변환이 종료된 후, 밸브(243c, 243e)를 닫아, 처리실(201) 내에의 O2 가스, H2 가스의 공급을 정지한다. 그리고, 스텝 1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
산화 가스로서는, O2 가스+H2 가스 외에, 산소(O2) 가스, 산소 플라스마(O2 *), 오존(O3) 가스, O3 가스+H2 가스, 수증기(H2O), 과산화수소(H2O2) 가스 등을 사용할 수 있다.
[사이클의 반복]
그 후, 상술한 질화막 형성, 산화막 형성을 다시 이 순서대로 행함으로써, 도 4의 (c)에 도시하는 바와 같이, 웨이퍼(200) 상에 형성된 SiO막을 하지로 해서 SiN막을 형성하고, 도 4의 (d)에 도시하는 바와 같이, SiO막을 하지로 해서 형성된 SiN막을 SiO막으로 변환시키는 것이 가능하게 된다. 이와 같이, 질화막 형성, 산화막 형성을 비동시에, 즉, 동기시키지 않고 교대로 행하는 사이클을 복수회(n2회, n2는 2 이상의 정수) 반복함으로써, 웨이퍼(200) 상에 원하는 두께의 SiO막을 형성할 수 있다. 이 막은, N을 거의 혹은 전혀 포함하지 않는 고순도이며 치밀한 SiO막으로 되어, 절연 특성 등의 특성이 우수한 막으로 된다. 또한, 질화막 형성, 산화막 형성을 비동시에 행하는 사이클을 복수회 반복함으로써 형성되는 이 SiO막은, 질화막 형성, 산화막 형성을 이 순서대로 1회씩 행함으로써 형성되는 동일한 두께의 SiO막에 비하여, 막응력이 작은 막으로 된다.
(애프터 퍼지 및 대기압 복귀)
웨이퍼(200) 상에의 SiO막의 형성이 완료된 후, 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서 N2 가스를 처리실(201) 내에 공급하여, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되고, 매니폴드(209)의 하단 개구가 O링(220c)을 개재시켜 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 양태에 의한 효과
본 양태에 의하면, 이하에 나타내는 1개 또는 복수의 효과가 얻어진다.
(a) 질화막 형성에 있어서, 상술한 최대 거리(X)를 2 내지 4nm의 범위 내의 크기로 함으로써, 질화막 형성, 산화막 형성을 비동시에 행하는 사이클을 복수회 반복함으로써 웨이퍼(200) 상에 형성되는 SiO막을, N을 거의 혹은 전혀 포함하지 않는, 고순도이며 절연 특성이 높은 SiO막으로 하는 것이 가능하게 된다.
(b) 질화막 형성에 있어서, 산화력이 큰 O2 가스+H2 가스를 산화 가스로서 사용함으로써, 질화막 형성, 산화막 형성을 비동시에 행하는 사이클을 복수회 반복함으로써 웨이퍼(200) 상에 형성되는 SiO막을, N을 거의 혹은 전혀 포함하지 않는, 고순도이며 절연 특성이 높은 SiO막으로 하는 것이 가능하게 된다. 또한, 산화막 형성에 있어서, SiN막의 SiO막으로의 변환을 효율적으로 행할 수 있어, 기판 처리의 생산성을 높이는 것이 가능하게 된다.
(c) 질화막 형성에 있어서, 상술한 최대 거리(X)를 2 내지 4nm의 범위 내의 크기로 함으로써, 산화막 형성에 있어서, SiN막의 SiO막으로의 변환을 효율적으로 행할 수 있어, 기판 처리의 생산성을 높이는 것이 가능하게 된다.
(d) 질화막 형성, 산화막 형성을 비동시에 행하는 사이클을 복수회 반복함으로써, 웨이퍼(200) 상에 형성되는 SiO막을, 내부 응력이 적은 막으로 하는 것이 가능하게 된다. 이에 의해, 웨이퍼(200)의 표면에 형성된 필러 등의 요철 구조의 변형 등을 회피하는 것이 가능하게 된다.
(e) 상술한 효과는, HCDS 가스 이외의 원료 가스를 사용하는 경우나, NH3 가스 이외의 질화 가스를 사용하는 경우나, O2 가스+H2 가스 이외의 산화 가스를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 양태에서의 기판 처리 시퀀스는, 이하에 나타내는 변형예와 같이 변경할 수 있다. 이들 변형예는, 임의로 조합할 수 있다. 특별히 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 수순, 처리 조건은, 상술한 기판 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
(변형예 1)
제1 사이클에서의 질화막 형성에서의 세트수 n1을, 제2 사이클 이후에 있어서의 질화막 형성에서의 세트수 n1과 다르게 하여, 질화막 형성에서 형성하는 SiN막의 두께를, 제1 사이클과, 제2 사이클 이후에서 다르게 해도 된다.
예를 들어, 제1 사이클에서의 질화막 형성에서의 세트수 n1을, 제2 사이클 이후에 있어서의 질화막 형성에서의 세트수 n1보다도 적게 하여, 제1 사이클에서 질화막 형성에서 형성하는 SiN막의 두께를, 제2 사이클 이후에 있어서 질화막 형성에서 형성하는 SiN막의 두께보다도 얇게 해도 된다.
예를 들어, 제1 사이클에서 질화막 형성에서 형성하는 SiN막의 두께를 1 내지 2nm의 범위 내의 두께로 하고, 제2 사이클 이후에 있어서 질화막 형성에서 형성하는 SiN막의 두께를 3 내지 4nm의 범위 내의 두께로 해도 된다.
본 변형예에 의하면, 상술한 양태에 의해 얻어지는 효과와 마찬가지의 효과가 얻어진다.
또한, 본 변형예에 의하면, 제1 사이클에서 질화막 형성에서 형성하는 SiN막의 두께를, 제2 사이클 이후에 있어서 질화막 형성에서 형성하는 SiN막의 두께보다도 얇게 함으로써, 제1 사이클에서 산화막 형성을 행할 때, SiN막의 산화를 촉진시키는 것이 가능하게 된다. 이에 의해, 산화막 형성을 행함으로써 얻어지는 SiO막과, 이 SiO막의 하지의 계면 근방에서의 N의 잔류를 보다 억제할 수 있고, 또한 이 계면의 청정화를 촉구할 수 있어, 예를 들어 계면에서의 결함의 저감, 누설 패스의 저감과 같은 계면의 적정화가 가능하게 된다. 결과로서, 누설 전류를 저감하는 것이 가능하게 된다. 또한, 제1 사이클에서 질화막 형성에서 형성되는 산화 대상이 되는 SiN막이 얇으므로, 제1 사이클에서의 산화막 형성에서의 산화력을 적정하게 저하시킬 수 있으며, 이에 의해, 하지인 웨이퍼(200)의 표면의 산화를 억제하는 것이 가능하게 된다.
또한, 본 변형예에 의하면, 제2 사이클 이후(예를 들어, 제2 사이클)에 있어서 질화막 형성에서 형성하는 SiN막을, 제1 사이클에서 질화막 형성에서 형성하는 SiN막의 두께보다도 두껍게 하도록 함으로써, 제2 사이클 이후에 있어서, 사이클수 n2를 저감시킬 수 있다. 또한, 제2 사이클 이후에 있어서, SiN막을 산화시킬 때의 산화력을 높일 수 있다. 이들에 의해, 산화 시간을 단축할 수 있어, 생산성을 향상시키는 것이 가능하게 된다.
(변형예 2)
산화막 형성에 있어서 SiN막을 산화시키는 조건을, 제1 사이클과, 제2 사이클 이후에서 다르게 해도 된다. 구체적으로는, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)의 온도(처리 온도), 웨이퍼(200)가 존재하는 공간의 압력(처리 압력), 산화 가스의 공급 시간, 및 산화 가스의 공급 유량 중 적어도 어느 것을, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 그것 또는 그것들과, 각각 다르게 해도 된다.
예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시키는 조건을, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시키는 조건보다도, 산화력이 작아지는 조건으로 해도 된다.
구체적으로는, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)의 온도를, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)의 온도보다도 낮게 해도 된다. 예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)의 온도를 500 내지 600℃의 범위 내의 온도로 하고, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)의 온도를 650 내지 750℃의 범위 내의 온도로 해도 된다.
또한, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)가 존재하는 공간의 압력을, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)가 존재하는 공간의 압력보다도 높게 해도 된다. 예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)가 존재하는 공간의 압력을, 665 내지 1333Pa의 범위 내의 압력으로 하고, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)가 존재하는 공간의 압력을, 1 내지 133Pa의 범위 내의 압력으로 해도 된다.
또한, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 시간을, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 시간보다도 짧게 해도 된다. 예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 시간을 1 내지 30초의 범위 내의 시간으로 하고, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 시간을 30 내지 60초의 범위 내의 시간으로 해도 된다.
또한, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 유량을, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 유량보다도 작게 해도 된다. 예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 O2 가스, H2 가스의 공급 유량을 각각 500sccm으로 하고, 제2 사이클 이후에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 O2 가스, H2 가스의 공급 유량을 각각 2000sccm으로 해도 된다.
본 변형예에 의하면, 상술한 양태에 의해 얻어지는 효과와 마찬가지의 효과가 얻어진다.
또한, 본 변형예에 의하면, 제1 사이클에서 산화력을 적정하게 저하시켜, 하지인 웨이퍼(200)의 표면의 산화를 억제하는 것이 가능하게 된다. 또한, 제2 사이클 이후에 있어서 산화력을 적정하게 증가시켜서 산화 시간을 단축시켜, 기판 처리의 생산성을 향상시키는 것이 가능하게 된다. 또한, 제1 사이클에서 형성한 SiO막은, 제2 사이클 이후에 있어서 웨이퍼(200)에의 산소의 확산을 억제하는 산화 블록층으로서 작용한다. 그 때문에, 제2 사이클 이후에 있어서 산화력을 높인 경우에도, 하지인 웨이퍼(200)의 표면의 산화를 억제하는 것이 가능하게 된다.
(변형예 3)
질화막 형성, 산화막 형성을 비동시에 행하는 사이클을 3회 이상 행하도록 해도 된다.
예를 들어, 사이클을 3회 행하는 경우, 변형예 1과 같이, 질화막 형성에서 형성하는 SiN막의 두께를, 제1 사이클과, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 다르게 해도 된다.
예를 들어, 제1 사이클에서 질화막 형성에서 형성하는 SiN막의 두께를, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서 질화막 형성에서 형성하는 SiN막의 두께보다도 얇게 해도 된다. 예를 들어, 제1 사이클에서 질화막 형성에서 형성하는 SiN막의 두께를 1 내지 2nm로 하고, 제2 사이클에서 질화막 형성에서 형성하는 SiN막의 두께를 3 내지 4nm로 하고, 제3 사이클에서 질화막 형성에서 형성하는 SiN막의 두께를 3 내지 4nm로 해도 된다.
또한, 사이클을 3회 행하는 경우, 변형예 2와 같이, 산화막 형성에서 SiN막을 산화시키는 조건을, 제1 사이클과, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 다르게 해도 된다.
예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시키는 조건을, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서의 산화막 형성에서의 SiN막을 산화시키는 조건보다도, 산화력이 작아지는 조건으로 해도 된다.
구체적으로는 예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)의 온도를, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)의 온도보다도 낮게 해도 된다. 예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)의 온도를 500 내지 600℃의 범위 내의 온도로 하고, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)의 온도를 650 내지 750℃의 범위 내의 온도로 해도 된다.
또한, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)가 존재하는 공간의 압력을, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)가 존재하는 공간의 압력보다도 높게 해도 된다. 예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)가 존재하는 공간의 압력을, 665 내지 1333Pa의 범위 내의 압력으로 하고, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 웨이퍼(200)가 존재하는 공간의 압력을, 1 내지 133Pa의 범위 내의 압력으로 해도 된다.
또한, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 시간을, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 시간보다도 짧게 해도 된다. 예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 시간을 1 내지 30초의 범위 내의 시간으로 하고, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 시간을 30 내지 60초의 범위 내의 시간으로 해도 된다.
또한, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 유량을, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 산화 가스의 공급 유량보다도 작게 해도 된다. 예를 들어, 제1 사이클에서의 산화막 형성에서의 SiN막을 산화시킬 때의 O2 가스, H2 가스의 공급 유량을 각각 500sccm으로 하고, 제2 사이클 이후(예를 들어, 제2 사이클 및/또는 제3 사이클)에 있어서의 산화막 형성에서의 SiN막을 산화시킬 때의 O2 가스, H2 가스의 공급 유량을 각각 2000sccm으로 해도 된다.
본 변형예에 의하면, 상술한 양태나 변형예 1, 2에 의해 얻어지는 효과와 마찬가지의 효과가 얻어진다.
(변형예 4)
이하에 나타내는 처리 시퀀스와 같이, 질화막 형성에서는, 웨이퍼(200)에 대하여 제1 원료 가스로서 STC 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 제2 원료 가스로서 HCDS 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 질화 가스로서 NH3 가스를 공급하는 스텝을 포함하는 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행하도록 해도 된다. STC 가스를 공급하는 스텝 및 HCDS 가스를 공급하는 스텝의 처리 조건은, 각각 상술한 양태의 스텝 1에서의 처리 조건과 마찬가지로 할 수 있다. 또한, STC 가스의 공급 시간을 HCDS 가스의 공급 시간 이상으로 함으로써, 바람직하게는 STC 가스의 공급 시간을 HCDS 가스의 공급 시간보다도 길게 함으로써, 후술하는 효과가 보다 충분히 얻어지게 된다. NH3 가스를 공급하는 스텝의 처리 조건은, 상술한 양태의 스텝 2에서의 처리 조건과 마찬가지로 할 수 있다.
[(STC→HCDS→NH3)×n1→O2+H2]×n2⇒ SiO
본 변형예에 의하면, 상술한 양태와 마찬가지의 효과가 얻어진다.
또한, 본 변형예에 의하면, 웨이퍼(200) 상에 형성되는 SiN막, 즉, 이 막을 산화시켜서 얻어지는 SiO막의 스텝 커버리지 특성을 향상시키는 것이 가능하게 된다. 이것은, 1분자 중에 1개의 Si를 포함하는 STC 가스가, 1분자 중에 2개의 Si를 포함하는 HCDS 가스보다도, 동일 조건 하에서 분해되기 어려운(흡착되기 어려운, 반응성이 낮은) 것에 의한 것이라고 생각된다. 또한, 2종류의 원료 가스를 사용함으로써, 질화막 형성에서의 사이클 레이트(1사이클당 형성되는 SiN층의 두께)를 1종의 원료 가스를 사용하는 경우에 비해서 크게 할 수 있어, 기판 처리의 생산성을 높이는 것이 가능하게 된다.
<본 개시의 다른 양태>
이상, 본 개시의 양태를 구체적으로 설명하였다. 그러나, 본 개시는 상술한 양태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 상술한 양태에서는, 질화막 형성 및 산화막 형성을 동일한 처리실(201) 내에서(in-situ로) 행하는 예에 대해서 설명하였다. 그러나, 질화막 형성 및 산화막 형성을 다른 처리실 내에서(ex-situ로) 행하도록 해도 된다. 일련의 처리를 in-situ로 행하면, 도중에 웨이퍼(200)가 대기 폭로되지 않고, 웨이퍼(200)를 진공 하에 둔 채 일관되게 처리를 행할 수 있어, 안정된 기판 처리를 행할 수 있다. 또한, 일부 처리를 ex-situ로 행하면, 각각의 처리실 내의 온도를 예를 들어 각 처리에서의 처리 온도 또는 그에 가까운 온도로 미리 설정해 둘 수 있어, 온도 조정에 요하는 시간을 단축시켜, 생산 효율을 높일 수 있다.
각 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 각 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 각 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
상술한 양태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 양태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 양태와 마찬가지의 처리 수순, 처리 조건에서 각 처리를 행할 수 있고, 상술한 양태와 마찬가지의 효과가 얻어진다.
상술한 양태는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
샘플 1 내지 4로서, 상술한 양태의 처리 시퀀스에 의해, 코너부를 갖는 하지 상에 소정 막 두께의 SiO막을 형성하였다. 어느 샘플에서든, 각 스텝의 처리 조건은, 상술한 양태에 기재된 처리 조건 범위 내의 공통의 조건으로 하였다. 질화막 형성에서 형성하는 SiN막과 SiN막의 하지의 계면으로부터, 질화막의 표면까지의 최대 거리(X)는, 샘플 1 내지 4의 순으로, 2nm 미만, 2nm, 4nm, 4nm 초과로 하였다.
성막 처리의 종료 후, 웨이퍼 상에 형성된 막의 조성을 조사한 결과, 샘플 4의 막에서는 코너부의 계면 부근에 N의 잔류가 확인된 것에 반해, 샘플 1 내지 3의 막에서는 막 중에 N의 잔류는 확인되지 않았다. 또한, 샘플 2 내지 4의 막의 형성 레이트가 실용적인 크기이었던 것에 반해, 샘플 1의 막의 형성 레이트는 너무 낮아서 실용적이지 않은 것이 확인되었다. 즉, 최대 거리(X)를 2 내지 4nm의 범위 내의 크기로 함으로써, SiO막의 형성 레이트를 실용적인 크기로 하면서, SiO막 중에서의 N의 잔류를 억제할 수 있음을 알 수 있다.

Claims (20)

  1. (a) 기판에 대하여 성막 가스를 공급함으로써, 질화막을 형성하는 공정과,
    (b) 상기 기판에 대하여 산화 가스를 공급함으로써, 상기 질화막을 산화시켜서 제1 산화막으로 변환시키는 공정을
    비동시에 행하는 사이클을 복수회 행함으로써, 상기 기판의 표면 상에, 소정 막 두께의 산화막을 형성하는 공정을 포함하고,
    (a)에서 형성하는 상기 질화막과 상기 질화막의 하지의 계면으로부터, 상기 질화막의 표면까지의 최대 거리를 2nm 이상 4nm 이하로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 하지는 제1 코너부를 포함하고,
    상기 질화막은 상기 제1 코너부에 기인해서 형성되는 제2 코너부를 포함하고,
    상기 최대 거리는, 상기 제1 코너부부터 상기 제2 코너부까지의 거리인, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    (a)에서 형성하는 상기 질화막의 두께를, 상기 제1 사이클과, 상기 제2 사이클 이후에서 다르게 하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    (a)에서는, 상기 기판에 대하여 상기 성막 가스로서 원료 가스를 공급하는 공정과, 상기 기판에 대하여 상기 성막 가스로서 질화 가스를 공급하는 공정을 포함하는 세트를 소정 횟수 행하고,
    상기 제1 사이클에서의 세트수를, 상기 제2 사이클 이후에 있어서의 세트수와 다르게 하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    상기 제1 사이클에서 (a)에서 형성하는 상기 질화막의 두께를, 상기 제2 사이클 이후에 있어서 (a)에서 형성하는 상기 질화막의 두께보다도 얇게 하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    (a)에서는, 상기 기판에 대하여 상기 성막 가스로서 원료 가스를 공급하는 공정과, 상기 기판에 대하여 상기 성막 가스로서 질화 가스를 공급하는 공정을 포함하는 세트를 소정 횟수 행하고,
    상기 제1 사이클에서의 세트수를, 상기 제2 사이클 이후에 있어서의 세트수보다도 적게 하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    (b)에서 상기 질화막을 산화시키는 조건을, 상기 제1 사이클과, 상기 제2 사이클 이후에서 다르게 하는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    상기 제1 사이클에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 상기 기판의 온도, 상기 기판이 존재하는 공간의 압력, 상기 산화 가스의 공급 시간, 및 상기 산화 가스의 공급 유량 중 적어도 어느 것을, 상기 제2 사이클 이후에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 그것 또는 그것들과, 각각 다르게 하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    상기 제1 사이클에 있어서의 (b)에서의 상기 질화막을 산화시키는 조건을, 상기 제2 사이클 이후에 있어서의 (b)에서의 상기 질화막을 산화시키는 조건보다도, 산화력이 작아지는 조건으로 하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    상기 제1 사이클에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 상기 기판의 온도를, 상기 제2 사이클 이후에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 상기 기판의 온도보다도 낮게 하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    상기 제1 사이클에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 상기 기판이 존재하는 공간의 압력을, 상기 제2 사이클 이후에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 상기 기판이 존재하는 공간의 압력보다도 높게 하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    상기 제1 사이클에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 상기 산화 가스의 공급 시간을, 상기 제2 사이클 이후에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 상기 산화 가스의 공급 시간보다도 짧게 하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 사이클은 제1 사이클 및 제2 사이클 이후를 포함하고,
    상기 제1 사이클에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 상기 산화 가스의 공급 유량을, 상기 제2 사이클 이후에 있어서의 (b)에서의 상기 질화막을 산화시킬 때의 상기 산화 가스의 공급 유량보다도 작게 하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서, (a)에서는, 상기 기판에 대하여 상기 성막 가스로서 제1 원료 가스를 공급하는 공정과, 상기 기판에 대하여 상기 성막 가스로서 제2 원료 가스를 공급하는 공정과, 상기 기판에 대하여 상기 성막 가스로서 질화 가스를 공급하는 공정을 포함하는 세트를 소정 횟수 행하는, 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 제1 원료 가스는, 상기 제2 원료 가스보다도, 동일 조건 하에서 분해되기 어려운 가스인, 반도체 장치의 제조 방법.
  16. 제14항에 있어서, 상기 제1 원료 가스는 1분자 중에 1개의 Si를 포함하고, 상기 제2 원료 가스는 1분자 중에 2개 이상의 Si를 포함하는, 반도체 장치의 제조 방법.
  17. 제1항에 있어서, (a) 및 (b)를 동일 처리실 내에서 행하는, 반도체 장치의 제조 방법.
  18. 제1항에 있어서, (a) 및 (b)를 다른 처리실 내에서 행하는, 반도체 장치의 제조 방법.
  19. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 성막 가스를 공급하는 성막 가스 공급계와,
    상기 처리실 내의 기판에 대하여 산화 가스를 공급하는 산화 가스 공급계와,
    상기 처리실 내에서, (a) 기판에 대하여 상기 성막 가스를 공급함으로써, 질화막을 형성하는 처리와, (b) 상기 기판에 대하여 상기 산화 가스를 공급함으로써, 상기 질화막을 산화시켜서 제1 산화막으로 변환시키는 처리를, 비동시에 행하는 사이클을 복수회 행함으로써, 상기 기판의 표면 상에, 소정 막 두께의 산화막을 형성하는 처리를 행하게 하고, (a)에서 형성하는 상기 질화막과 상기 질화막의 하지의 계면으로부터, 상기 질화막의 표면까지의 최대 거리를 2nm 이상 4nm 이하로 하도록, 상기 성막 가스 공급계 및 상기 산화 가스 공급계를 제어하는 것이 가능하게 구성되는 제어부를
    포함하는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에서,
    (a) 기판에 대하여 성막 가스를 공급함으로써, 질화막을 형성하는 수순과,
    (b) 상기 기판에 대하여 산화 가스를 공급함으로써, 상기 질화막을 산화시켜서 제1 산화막으로 변환시키는 수순을
    비동시에 행하는 사이클을 복수회 행함으로써, 상기 기판의 표면 상에, 소정 막 두께의 산화막을 형성하는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키고,
    (a)에서 형성하는 상기 질화막과 상기 질화막의 하지의 계면으로부터, 상기 질화막의 표면까지의 최대 거리를 2nm 이상 4nm 이하로 하는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020210002497A 2020-01-09 2021-01-08 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 KR102458130B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-002063 2020-01-09
JP2020002063A JP7182572B2 (ja) 2020-01-09 2020-01-09 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
KR20210090112A true KR20210090112A (ko) 2021-07-19
KR102458130B1 KR102458130B1 (ko) 2022-10-24

Family

ID=76709495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210002497A KR102458130B1 (ko) 2020-01-09 2021-01-08 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Country Status (6)

Country Link
US (1) US11728162B2 (ko)
JP (1) JP7182572B2 (ko)
KR (1) KR102458130B1 (ko)
CN (1) CN113113284B (ko)
SG (1) SG10202100223TA (ko)
TW (1) TWI809345B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251637A (ja) * 1992-03-05 1993-09-28 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010050425A (ja) * 2007-12-26 2010-03-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2010087167A (ja) 2008-09-30 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177330A (ja) * 1984-09-25 1986-04-19 Oki Electric Ind Co Ltd 半導体素子絶縁膜の形成方法
JP4672697B2 (ja) 1999-01-08 2011-04-20 株式会社東芝 半導体装置の製造方法
JP4947922B2 (ja) * 2005-05-23 2012-06-06 東京エレクトロン株式会社 成膜方法およびコンピュータにより読み取り可能な記憶媒体
US20100227476A1 (en) * 2009-03-04 2010-09-09 Peck John D Atomic layer deposition processes
JP2011034995A (ja) * 2009-07-29 2011-02-17 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
JP5467007B2 (ja) 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5683388B2 (ja) 2010-08-19 2015-03-11 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6199570B2 (ja) * 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6091940B2 (ja) * 2013-03-11 2017-03-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6192147B2 (ja) 2014-08-22 2017-09-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6086934B2 (ja) * 2015-01-14 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
SG10201607880PA (en) 2015-09-25 2017-04-27 Tokyo Electron Ltd METHOD FOR FORMING TiON FILM
JP6594804B2 (ja) 2016-03-11 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
SG11202100062VA (en) * 2018-07-05 2021-02-25 Kokusai Electric Corp Method of manufacturing semiconductor device, substrate processing apparatus, and program
TWI834919B (zh) * 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251637A (ja) * 1992-03-05 1993-09-28 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010050425A (ja) * 2007-12-26 2010-03-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2010087167A (ja) 2008-09-30 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US11728162B2 (en) 2023-08-15
JP2021111679A (ja) 2021-08-02
SG10202100223TA (en) 2021-08-30
CN113113284B (zh) 2024-03-29
CN113113284A (zh) 2021-07-13
US20210217608A1 (en) 2021-07-15
TW202137331A (zh) 2021-10-01
KR102458130B1 (ko) 2022-10-24
JP7182572B2 (ja) 2022-12-02
TWI809345B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102297200B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102276870B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR102345397B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102483295B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20210109465A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR20220002139A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
JP7149407B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR102578026B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
WO2018193538A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
US20220301851A1 (en) Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus
KR20230044931A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램
KR20240005996A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102458130B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR20210112251A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR20220029484A (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20220107024A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN116114050A (zh) 半导体器件的制造方法、衬底处理装置及程序

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant