KR20210039529A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210039529A
KR20210039529A KR1020190121680A KR20190121680A KR20210039529A KR 20210039529 A KR20210039529 A KR 20210039529A KR 1020190121680 A KR1020190121680 A KR 1020190121680A KR 20190121680 A KR20190121680 A KR 20190121680A KR 20210039529 A KR20210039529 A KR 20210039529A
Authority
KR
South Korea
Prior art keywords
pad
resistance pattern
area
substrate
edge
Prior art date
Application number
KR1020190121680A
Other languages
English (en)
Inventor
윤영수
인윤경
김수경
이원세
장동현
전유진
차현지
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190121680A priority Critical patent/KR20210039529A/ko
Priority to US16/913,371 priority patent/US11195449B2/en
Priority to CN202010993236.5A priority patent/CN112599520A/zh
Publication of KR20210039529A publication Critical patent/KR20210039529A/ko
Priority to US17/543,166 priority patent/US11663954B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역의 주위에 위치하는 주변 영역을 포함하는 기판, 상기 기판의 제1가장자리에 인접한 패드 영역, 그리고 상기 패드 영역에 위치하며 상기 제1가장자리를 따라 배열된 복수의 패드를 포함하고, 상기 복수의 패드의 외곽에 위치하는 제1패드의 일단은 제1저항과 연결되어 있고, 상기 제1패드의 상기 일단과 상기 기판의 상기 제1가장자리 사이에 상기 제1패드가 위치하고, 상기 제1저항의 일단은 제1배선과 연결되어 있다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 등의 표시 장치는 영상을 표시할 수 있는 복수의 화소 및 복수의 신호선을 포함하는 표시 패널을 포함한다. 각 화소는 데이터 신호를 인가받는 화소 전극을 포함하고, 화소 전극은 적어도 하나의 트랜지스터에 연결되어 데이터 신호를 인가받을 수 있다.
표시 패널은 영상을 표시할 수 있는 영역인 표시 영역 및 그 주위의 주변 영역을 포함할 수 있다. 주변 영역에는 표시 패널의 구동을 위한 구동 회로가 형성되어 있거나 인쇄 회로 필름, 구동칩 등이 부착되어 있을 수 있다. 표시 패널의 주변 영역의 한 가장자리에는 복수의 패드가 형성되어 있는 패드 영역이 위치할 수 있다. 패드 영역의 패드에 인쇄 회로 필름, 구동칩 등이 부착되어 있을 수 있다.
본 기재는 표시 패널의 패드를 통해 표시 패널 내부로 들어오는 정전기를 방지하기 위한 것이다.
본 발명의 한 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역의 주위에 위치하는 주변 영역을 포함하는 기판, 상기 기판의 제1가장자리에 인접한 패드 영역, 그리고 상기 패드 영역에 위치하며 상기 제1가장자리를 따라 배열된 복수의 패드를 포함하고, 상기 복수의 패드의 외곽에 위치하는 제1패드의 일단은 제1저항과 연결되어 있고, 상기 제1패드의 상기 일단과 상기 기판의 상기 제1가장자리 사이에 상기 제1패드가 위치하고, 상기 제1저항의 일단은 제1배선과 연결되어 있다.
상기 기판 위에 위치하는 저항 패턴, 그리고 상기 저항 패턴 위에 위치하며 상기 저항 패턴 위에 위치하는 제1개구를 포함하는 제1절연층을 더 포함하고, 상기 제1저항은 상기 저항 패턴을 포함하고, 상기 제1패드는 상기 제1절연층 위에 위치하고, 상기 제1개구를 통해 상기 저항 패턴과 전기적으로 연결되어 있을 수 있다.
상기 저항 패턴은 반도체 물질을 포함할 수 있다.
상기 저항 패턴은 다각형 형태일 수 있다.
상기 표시 영역에 위치하는 복수의 게이트선, 그리고 상기 주변 영역에 위치하며 상기 복수의 게이트선과 전기적으로 연결되어 있는 게이트 구동부를 더 포함하고, 상기 게이트 구동부는 제1트랜지스터를 포함하고, 상기 제1배선은 상기 제1트랜지스터와 전기적으로 연결되어 있을 수 있다.
상기 표시 영역에 위치하는 복수의 데이터선, 그리고 상기 주변 영역에 위치하며 상기 복수의 데이터선과 전기적으로 연결되어 있는 회로부를 더 포함하고, 상기 회로부는 제2트랜지스터를 포함하고, 상기 제1배선은 상기 제2트랜지스터의 게이트 단자와 전기적으로 연결되어 있을 수 있다.
상기 회로부는 평면 뷰에서 상기 패드 영역과 상기 표시 영역 사이에 위치할 수 있다.
상기 표시 영역에 위치하는 복수의 데이터선, 그리고 상기 주변 영역에 위치하며 상기 복수의 데이터선과 전기적으로 연결되어 있는 연결 제어부를 더 포함하고, 상기 연결 제어부는 제3트랜지스터를 포함하고, 상기 제1배선은 상기 제3트랜지스터의 게이트 단자와 전기적으로 연결되어 있을 수 있다.
상기 연결 제어부는 평면 뷰에서 상기 패드 영역과 상기 표시 영역 사이에 위치할 수 있다.
상기 주변 영역에 위치하며 일정한 전압을 전달할 수 있는 전압선을 더 포함하고, 상기 복수의 패드는 상기 전압선과 전기적으로 연결되어 있는 제2패드를 더 포함할 수 있다.
상기 제2패드는 상기 제1패드보다 더 외곽에 위치할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역의 주위에 위치하는 주변 영역을 포함하는 기판, 상기 기판의 제1가장자리에 인접한 패드 영역, 그리고 상기 패드 영역에 위치하며 상기 제1가장자리를 따라 배열된 복수의 패드를 포함하고, 상기 복수의 패드가 포함하는 제1패드의 일단은 제1저항과 연결되어 있고, 상기 제1패드의 상기 일단은 상기 제1패드와 상기 기판의 상기 제1가장자리 사이에 위치한다.
상기 기판 위에 위치하는 저항 패턴, 그리고 상기 저항 패턴 위에 위치하며 상기 저항 패턴 위에 위치하는 제1개구를 포함하는 제1절연층을 더 포함하고, 상기 제1저항은 상기 저항 패턴을 포함하고, 상기 제1패드는 상기 제1절연층 위에 위치하고, 상기 제1개구를 통해 상기 저항 패턴과 전기적으로 연결되어 있을 수 있다.
상기 저항 패턴은 반도체 물질을 포함할 수 있다.
상기 저항 패턴은 상기 기판의 상기 제1가장자리와 만날 수 있다.
상기 저항 패턴은 지그재그 형태로 굴곡되어 있을 수 있다.
상기 저항 패턴은, 상기 제1패드와 상기 기판의 상기 제1가장자리 사이에 위치하는 제1 저항 패턴 및 상기 제1 저항 패턴과 연결되어 있으며 상기 제1패드와 평면 뷰에서 중첩하는 제2 저항 패턴을 포함할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역의 주위에 위치하는 주변 영역을 포함하는 기판, 상기 기판의 제1가장자리에 인접한 패드 영역, 그리고 상기 패드 영역에 위치하며 상기 제1가장자리를 따라 배열된 복수의 패드를 포함하고, 상기 복수의 패드가 포함하는 제1패드의 일단은 상기 기판 위에 위치하는 저항 패턴과 전기적으로 연결되어 있고, 상기 저항 패턴은 상기 제1패드와 상기 제1가장자리 사이에 위치하는 부분을 포함한다.
상기 저항 패턴은 반도체 물질을 포함하고 지그재그 형태로 굴곡되어 있을 수 있다.
상기 저항 패턴은 상기 기판의 상기 제1가장자리와 만날 수 있다.
본 발명의 실시예에 따르면, 표시 패널의 패드를 통해 표시 패널 내부로 들어오는 정전기를 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 평면 배치도이고,
도 2는 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분을 도시한 평면 배치도이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분의 일부를 확대한 평면 배치도이고,
도 4는 도 3에 도시한 표시 패널을 IVa-IVb 선을 따라 잘라 도시한 단면도이고,
도 5, 도 6, 도 7 및 도 8은 각각 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분을 도시한 평면 배치도이고,
도 9는 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분의 일부를 확대한 평면 배치도이고,
도 10은 도 9에 도시한 표시 장치를 Xa-Xb 선을 따라 잘라 도시한 단면도이고,
도 11은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분의 일부를 확대한 평면 배치도이고,
도 12는 도 11에 도시한 표시 장치를 XIIa-XIIb 선을 따라 잘라 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 평면 뷰(in a plan view)는 서로 교차하는 두 방향(예를 들어, 제1방향(DR1) 및 제2방향(DR2))에 평행한 면을 관찰하는 뷰를 의미하고(평면상이라고도 표현함), 단면 뷰(in a cross-sectional view)는 제1방향(DR1) 및 제2방향(DR2)에 평행한 면에 수직인 방향(예를 들어, 제3방향(DR3))으로 자른 면을 관찰하는 뷰를 의미한다. 또한, 두 구성 요소가 중첩한다고 할 때는 다른 언급이 없는 한 두 구성 요소가 제3방향(DR3)으로(예를 들어, 기판의 윗면에 수직인 방향으로) 중첩하는 것을 의미한다.
먼저 도 1 내지 도 4를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 평면 배치도이고, 도 2는 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분을 도시한 평면 배치도이고, 도 3은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분의 일부를 확대한 평면 배치도이고, 도 4는 도 3에 도시한 표시 패널을 IVa-IVb 선을 따라 잘라 도시한 단면도이다.
본 발명의 한 실시예에 따른 표시 장치는 표시 영역(DA) 및 주변 영역(PA)을 포함하는 표시 패널(1000)을 포함한다. 표시 패널(1000)은 기판(110)을 포함한다.
표시 영역(DA)은 복수의 화소(PX)가 배열되어 영상을 표시할 수 있는 영역이다. 각 화소(PX)는 적어도 하나의 트랜지스터(Tb, Tf)를 포함하는 화소 회로 및 영상의 빛이 표시되는 발광부를 포함할 수 있다.
표시 영역(DA)에는 복수의 신호선(151, 171)이 위치할 수 있다. 복수의 신호선(151, 171)은 게이트 신호를 전달할 수 있는 게이트선(151) 및 데이터 신호를 전달할 수 있는 데이터선(171)을 포함할 수 있다. 게이트선(151)은 각 화소(PX)의 화소 회로의 어느 한 트랜지스터(Tb)의 게이트 단자(Gb)와 전기적으로 연결되어 있을 수 있다. 데이터선(171)은 각 화소(PX)의 화소 회로의 어느 한 트랜지스터(Tf)의 소스 단자(Sf)와 전기적으로 연결되어 있을 수 있다. 화소 회로의 구조에 따라 트랜지스터(Tf)는 트랜지스터(Tb)와 다른 트랜지스터일 수도 있고 같은 트랜지스터일 수도 있다.
각 게이트선(151)은 대체로 제1방향(DR1)으로 길게 연장될 수 있고, 각 데이터선(171)은 대체로 제2방향(DR2)으로 길게 연장되어 복수의 게이트선(151)과 교차할 수 있다.
주변 영역(PA)은 영상을 표시하지 않는 영역이며 표시 영역(DA)의 주위에 인접하는 영역이다. 예를 들어, 주변 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다. 그러나 경우에 따라서는 주변 영역(PA)의 적어도 일부는 영상을 표시할 수도 있다.
주변 영역(PA)은 게이트 구동부(400a, 400b), 연결 제어부(500), 회로부(600), 그리고 패드 영역(PADA)을 포함할 수 있다.
게이트 구동부(400a, 400b)는 복수의 게이트선(151)과 전기적으로 연결되어 게이트 신호를 인가할 수 있다. 도 1은 표시 영역(DA)의 좌측 가장자리(DE1) 바깥쪽에 제1 게이트 구동부(400a)가 위치하고 표시 영역(DA)의 우측 가장자리(DE2) 바깥쪽에 제2 게이트 구동부(400a)가 위치하는 예를 도시한다. 게이트 구동부(400a, 400b)는 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 생성하여 복수의 게이트선(151)에 제2방향(DR2)에 나란한 방향으로 차례대로 인가할 수 있다.
게이트 구동부(400a, 400b)는 서로 종속적으로 연결되어 게이트 신호를 순차적으로 출력할 수 있는 복수의 스테이지(ST1, ST2, ST3, ??)를 포함할 수 있다. 각 스테이지(ST1, ST2, ST3, ??)는 트랜지스터(Ta)를 포함할 수 있다. 트랜지스터(Ta)는 각 스테이지(ST1, ST2, ST3, ??)의 동작의 시작을 지시하는 시작 신호 또는 이전 스테이지로부터의 캐리 신호를 입력받을 수 있는 소스 단자(Sa)를 포함할 수 있다.
복수의 트랜지스터(Ta)는 화소(PX)의 화소 회로가 포함하는 트랜지스터(Tb, Tf)가 형성될 때 동일한 공정에서 기판(110) 위에 집적될 수 있다.
제1 및 제2 게이트 구동부(400a, 400b) 중 어느 하나는 생략될 수 있다.
연결 제어부(500) 및 회로부(600)는 표시 영역(DA)의 하측 가장자리(DE3) 바깥쪽에 위치하며 데이터선(171)과 연결되어 있을 수 있다. 연결 제어부(500) 및 회로부(600)는 패드 영역(PADA)과 표시 영역(DA) 사이에 위치할 수 있다. 이와 달리 회로부(600)는 표시 영역(DA)의 위쪽의 주변 영역(PA)에 위치할 수도 있다.
연결 제어부(500)는 외부로부터 입력된 데이터 신호를 여러 데이터선(171) 중 하나를 선택하여 인가하는 디멀티플렉서(demultiplexer)를 포함할 수 있다. 연결 제어부(500)는 복수의 데이터선(171)과 전기적으로 연결된 복수의 트랜지스터(Tc, Te)를 포함할 수 있다. 트랜지스터(Tc)와 트랜지스터(Te)는 서로 다른 데이터선(171)과 전기적으로 연결될 수 있다. 트랜지스터(Tc)의 게이트 단자(Gc)와 트랜지스터(Te)의 게이트 단자(Ge)는 서로 다른 제어선에 연결되어 서로 다른 제어 신호를 인가 받을 수 있고, 이에 따라 트랜지스터(Tc)와 트랜지스터(Te)의 온/오프가 제어될 수 있다. 트랜지스터(Tc)와 트랜지스터(Te)의 온/오프에 따라 복수의 데이터선(171) 중 데이터 신호가 인가될 데이터선(171)이 선택되어 데이터 구동 회로부로부터의 데이터 신호가 인가될 수 있다.
회로부(600)는 검사 회로부일 수 있고, 더 구체적으로 표시 영역(DA)의 불량을 검사하기 위한 점등 검사 회로부일 수 있다. 회로부(600)는 데이터선(171)과 전기적으로 연결된 트랜지스터(Td)를 포함할 수 있다. 표시 영역(DA)의 불량 검사 단계에서 트랜지스터(Td)를 통해 검사 신호가 데이터선(171)에 인가될 수 있고, 데이터선(171)과 연결된 화소(PX)의 점등 상태를 바탕으로 표시 영역(DA)의 불량 여부를 검사할 수 있다.
패드 영역(PADA)은 기판(110)의 가장자리 중 표시 영역(DA)의 하측 가장자리(DE3) 쪽의 가장자리(EG)에 인접하여 위치하는 도전성인 복수의 패드(PDa, PDf)를 포함할 수 있다. 복수의 패드(PDa, PDf)는 기판(110)의 가장자리(EG)를 따라 대략 제1방향(DR1)으로 나란히 배열되어 있을 수 있으며, 적어도 하나의 행을 이루며 배열되어 있을 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 복수의 패드(PDa, PDf) 중 일부 패드(PDf)에 부착되어 전기적으로 연결되어 있는 구동 회로부(700)를 더 포함할 수 있다. 구동 회로부(700)는 데이터 구동 회로부 등의 적어도 하나의 구동 회로 칩, 회로 필름, 또는 회로 기판 등을 포함할 수 있다. 회로 필름 또는 회로 기판에는 적어도 하나의 구동 회로 칩이 실장되어 있을 수 있다.
복수의 패드(PDf) 위에는 이방성 도전 필름 등의 도전성 접착 필름이 위치하여 복수의 패드(PDf)가 구동 회로부(700)와 전기적으로 연결되도록 할 수 있다. 도전성 접착 필름은 접착 물질과 도전 입자 등을 포함할 수 있다.
주변 영역(PA)은 표시 영역(DA)의 주위를 따라 연장되어 있는 전압선(173)을 더 포함할 수 있다. 전압선(173)은 패드(PDf)를 통해 구동 회로부(700)로부터 일정한 전압을 전달받을 수 있다.
본 발명의 한 실시예에 따르면 복수의 패드(PDa)는 구동 회로부(700)와 연결되어 있지 않고 구동 회로부(700) 및 도전성 접착 필름으로 덮여 있지 않을 수 있다. 이 경우, 도전성 접착 필름 또는 구동 회로부(700)에 연결되어 있거나 덮여 있는 복수의 패드(PDf)는 패드 영역(PADA)의 가운데에 위치할 수 있고, 복수의 패드(PDa)는 복수의 패드(PDf)의 좌측 또는 우측에 위치할 수 있다. 즉, 복수의 패드(PDa)는 패드 영역(PADA)의 좌우 사이드에 위치할 수 있다.
구동 회로부(700) 및 도전성 접착 필름으로 덮여 있지 않은 복수의 패드(PDa)는 표시 패널(1000)의 불량 여부를 검사할 때 검사 핀을 접촉하여 검사 신호를 입력하는 패드를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 도 1에 도시한 바와 달리 패드(PDa)도 패드(PDf)와 같이 도전성 접착 필름 및 구동 회로부(700)와 연결되어 있을 수도 있다.
기판(110)의 가장자리는 네 코너 부분에서 둥근 형태를 가질 수 있다. 즉, 기판(110)의 코너 가장자리(EG1)가 도시한 바와 같이 둥근 형태를 가질 수 있고, 코너 가장자리(EG1)의 곡률이 커질수록 코너 가장자리(EG1)와 패드(PDa) 사이의 거리가 가까워진다.
도 2를 참조하면, 복수의 패드(PDa)는 기판(110)의 코너 가장자리(EG1)에 가장 가까이 위치하는 패드부터 순서대로 제1패드(PDa1), 제2패드(PDa2), 제3패드(PDa3), 제4패드(PDa4), 제5패드(PDa5), … 등을 포함할 수 있다. 즉, 제1패드(PDa1), 제2패드(PDa2), 제3패드(PDa3), 제4패드(PDa4), 제5패드(PDa5), … 로 갈수록 복수의 패드(PDf)에 가까워질 수 있다. 제1패드(PDa1), 제2패드(PDa2), 제3패드(PDa3), 제4패드(PDa4), 제5패드(PDa5), … 는 대략 제1방향(DR1)으로 배열되어 있을 수 있다.
도 2는 표시 패널(1000)의 우측 하단 부분만 도시하고 있으나, 표시 패널(1000)의 좌측 하단도 도 2에 도시한 구성과 대칭인 형태와 배치를 가질 수 있다.
제1패드(PDa1) 및 제2패드(PDa2)는 배선(60)을 통해 전압선(173)과 전기적으로 연결되어 일정한 전압을 전달받을 수 있다.
제3패드(PDa3)는 전압선(173)에 연결되어 있는 제1패드(PDa1) 및 제2패드(PDa2)를 제외하고는 복수의 패드(PDa) 중 가장 외곽에 위치한다.
제3패드(PDa3)의 상단은 저항(R1)과 직렬로 연결되어 있다. 즉, 제3패드(PDa3) 중 기판(110)의 가장자리(EG)와 인접하지 않는 위쪽의 끝부분은 저항(R1)과 연결되어 있다. 저항(R1)은 제3패드(PDa3)의 상단과 직접 연결되어 있을 수 있고, 저항(R1)의 상단은 배선(61)과 연결되어 있을 수 있다. 저항(R1)은 제3패드(PDa3) 및 배선(61)보다 낮은 도전성, 즉 높은 저항을 가질 수 있다.
저항(R1)은 제3패드(PDa3) 및 배선(61)보다 저항값이 높은 물질을 포함할 수 있다. 예를 들어, 저항(R1)은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등의 반도체 물질을 포함할 수 있다.
도 3 및 도 4를 참조하면, 기판(110) 위에 절연층인 배리어층(111)이 위치할 수 있고, 배리어층(111) 위에 저항(R1)이 포함하는 저항 패턴(132)이 위치할 수 있다. 저항 패턴(132)은 화소(PX), 게이트 구동부(400a, 400b), 연결 제어부(500) 또는 회로부(600)가 포함하는 트랜지스터(Ta, Tb, Tc, Td, Te, Tf)의 채널 영역을 형성하는 액티브층과 동일한 층일 수 있다. 저항 패턴(132)은 이러한 액티브층의 채널 영역과 비슷한 캐리어 농도를 포함하거나 액티브층의 도전 영역의 캐리어 농도와 비슷한 캐리어 농도를 가지는 반도체 물질을 포함할 수 있다.
한 실시예에 따른 저항 패턴(132)은 도 3에 도시한 바와 같이 직사각형 등의 다각형일 수 있다. 그러나 저항 패턴(132)의 형태가 이에 한정되는 것은 아니다. 저항 패턴(132)의 평면상 길이 및/또는 폭을 조절함으로써 저항(R1)의 저항값을 다양하게 조절할 수 있다. 다른 실시예에 따르면, 저항 패턴(132)은 평면 뷰에서 꾸불꾸불하거나 지그재그 형태로 굴곡되어 있을 수도 있다.
저항 패턴(132) 위에는 절연층(140a, 140b)이 위치할 수 있다. 절연층(140a, 140b)은 저항 패턴(132) 위에 위치하는 개구(142)를 가질 수 있다. 절연층(140a)은 저항 패턴(132) 위에 위치하는 개구(143)를 더 가질 수 있다.
절연층(140a, 140b) 위에는 제3패드(PDa3)가 위치할 수 있다. 제3패드(PDa3)는 개구(142)를 통해 저항 패턴(132)과 전기적으로 연결되어 있을 수 있다.
단면 뷰에서 절연층(140a)과 절연층(140b) 사이에는 배선(61)이 위치할 수 있다. 배선(61)은 개구(143)를 통해 저항 패턴(132)과 전기적으로 연결되어 있을 수 있다.
제3패드(PDa3) 및 배선(61) 중 적어도 하나는 구리, 알루미늄, 마그네슘, 은, 금, 백금, 팔라듐, 니켈(Ni), 네오디뮴, 이리듐, 몰리브덴, 텅스텐, 티타늄, 크롬, 탄탈륨, 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다.
복수의 패드(PDa) 중 제3패드(PDa3)보다 패드(PDf)에 더 가까이 위치하는 적어도 하나의 패드(PDa)(예를 들어, 제5패드(PDa5))의 상단도 저항(R2)과 직렬로 연결되어 있을 수 있다. 저항(R2)은 패드(PDa)보다 저항값이 높은 물질을 포함할 수 있다. 예를 들어, 저항(R2)은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등의 반도체 물질을 포함할 수 있다. 저항(R2)은 앞에서 설명한 저항(R1)과 유사한 구조를 가질 수 있다.
저항(R2)은 생략될 수도 있다.
제1패드(PDa1) 및 제2패드(PDa2) 중 적어도 하나도 생략될 수도 있다. 이 경우, 제3패드(PDa3)가 복수의 패드(PDa) 중 가장 외곽에 위치하여 기판(110)의 코너 가장자리(EG1)와 가장 가까이 위치할 수 있다.
표시 패널(1000)의 표시면이나 표시 패널(1000)의 외부에서 유입된 정전기가 기판(110)의 가장자리(EG) 또는 코너 가장자리(EG1)를 통해 패드(PDa, PDf)로 유입될 수 있고, 패드(PDa, PDf)로 유입된 정전기는 표시 패널(1000)의 내부로 유입되어 여러 전기 소자 또는 배선을 파괴할 수 있다. 특히, 표시 패널(1000)의 코너 가장자리(EG1)의 곡률 반경이 커질수록 코너 가장자리(EG1)와 패드(PDa) 사이의 거리가 가까워져서 복수의 패드(PDa) 중에서도 외곽에 위치하는 제3패드(PDa3)가 이러한 정전기의 유입에 더욱 취약할 수 있다.
그러나 본 발명의 실시예에 따르면 일정한 전압을 전달하는 전압선(173)과 전기적으로 연결된 제1 및 제2 패드(PDa1, PDa2)를 제외하고 패드 영역(PADA)에서 좌우 가장 외곽에 위치하는 제3패드(PDa3)의 상단에 저항(R1)이 연결되어 있으므로 정전기가 기판(110)의 코너 가장자리(EG1)와 가장 가까운 제3패드(PDa3)를 통해 표시 패널(1000)의 내부로 유입되는 것을 방지할 수 있다.
제1 및 제2 패드(PDa1, PDa2)가 존재할 경우, 기판(110)의 코너 가장자리(EG1)에 가장 가까이 위치하는 제1 및 제2 패드(PDa1, PDa2)는 일정한 전압을 전달하는 전압선(173)과 연결되어 있으므로 정전기가 분산될 수 있다.
복수의 패드(PDa, PDf) 중 일부 패드(PDa)가 도전성 접착 필름 또는 구동 회로부(700)와 연결되어 있지 않은 경우, 패드(PDa)는 패드(PDf)와 달리 외부로 노출되어 있어 정전기 유입에 더욱 취약할 수 있다. 그러나 본 발명의 실시예에 따르면 정전기가 기판(110)의 코너 가장자리(EG1)와 가까운 제3패드(PDa3)를 통해 표시 패널(1000)의 내부로 유입되는 것을 더욱 방지할 수 있다.
이제, 앞에서 설명한 도면들과 함께 도 5, 도 6 및 도 7을 각각 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 5, 도 6 및 도 7은 각각 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분을 도시한 평면 배치도이다.
도 5, 도 6 및 도 7은 각각 앞에서 설명한 도 2와 같이 본 발명의 한 실시예에 따른 표시 패널의 우측 하단 부분만 도시하고 있으나 표시 패널의 좌측 하단도 도 5, 도 6 및 도 7에 도시한 구성과 대칭인 형태와 배치를 가질 수 있다.
먼저 도 1과 함께 도 5를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 실시예의 표시 장치와 대부분 동일하나, 제3패드(PDa3)가 연결된 저항(R1)의 상단과 연결된 배선(61)이 게이트 구동부(400a, 400b)와 전기적으로 연결되어 있을 수 있다. 특히, 배선(61)은 게이트 구동부(400a, 400b)가 포함하는 복수의 스테이지(ST1, ST2, ST3, ??) 중 첫 번째 스테이지(ST1)가 포함하는 트랜지스터(Ta)의 소스 단자(Sa)와 전기적으로 연결되어 있을 수 있다.
표시 패널의 검사 단계에서 제3패드(PDa3)에 시작 신호를 입력하면, 시작 신호에 응답하여 게이트 구동부(400a, 400b)의 첫 번째 스테이지(ST1)가 제1 스캔 신호를 게이트선(151)으로 출력할 수 있다. 첫 번째 스테이지(ST1)로부터 출력된 제1 스캔 신호 또는 캐리 신호는 그 다음 두 번째 스테이지(ST2)의 시작 신호로서 두 번째 스테이지(ST2)에 인가될 수 있다. 이런 식으로 게이트 구동부(400a, 400b)가 포함하는 복수의 스테이지(ST1, ST2, ST3, ??)가 순차적으로 구동하여 스캔 신호를 복수의 게이트선(151)에 순차적으로 인가할 수 있다.
다음 도 1과 함께 도 6을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 실시예의 표시 장치와 대부분 동일하나, 제3패드(PDa3)가 연결된 저항(R1)의 상단과 연결된 배선(61)이 회로부(600)와 전기적으로 연결되어 있을 수 있다. 특히, 배선(61)은 회로부(600)가 포함하는 복수의 트랜지스터(Td)의 게이트 단자(Gd)와 전기적으로 연결되어 있을 수 있다.
표시 패널의 검사 단계에서 제3패드(PDa3)에 검사용 게이트 신호를 입력하면, 이에 응답하여 회로부(600)의 트랜지스터(Td)가 턴온되고, 턴온된 트랜지스터(Td)를 통해 검사 신호가 트랜지스터(Td)와 연결된 데이터선(171)에 인가될 수 있다. 데이터선(171)과 연결된 화소(PX)의 점등 상태를 보고 표시 패널의 불량 여부를 검사할 수 있다.
다음 도 1과 함께 도 7을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 실시예의 표시 장치와 대부분 동일하나, 제3패드(PDa3)가 연결된 저항(R1)의 상단과 연결된 배선(61)이 연결 제어부(500)와 전기적으로 연결되어 있을 수 있다. 특히, 배선(61)은 연결 제어부(500)가 포함하는 트랜지스터(Tc)의 게이트 단자(Gc) 또는 트랜지스터(Te)의 게이트 단자(Ge)와 전기적으로 연결되어 있을 수 있다.
표시 패널의 검사 단계에서 제3패드(PDa3)에 제어 신호를 입력하면, 제어 신호가 인가되는 연결 제어부(500)의 트랜지스터(Tc) 또는 트랜지스터(Te)가 턴온되고, 턴온된 트랜지스터(Tc, Te)를 통해 데이터 신호가 트랜지스터(Tc, Te)와 연결된 데이터선(171)에 인가될 수 있다. 데이터선(171)과 연결된 화소(PX)의 점등 상태를 보고 표시 패널의 불량 여부를 검사할 수 있다.
이와 같이 패드 영역(PADA)의 좌우 외곽에 위치하면서 전압선(173)과 연결되어 있지 않은 제3패드(PDa3)에 인가되는 신호는, 복수의 패드(PDa) 중 저항이 연결되어 있지 않은 다른 패드(PDa4)에 인가되는 신호에 비해 전류가 적게 흐르며 주로 트랜지스터 또는 구동부의 온/오프를 제어하기 위한 신호일 수 있다. 따라서 제3패드(PDa3)의 상단에 저항(R1)이 연결되어 있어도 제3패드(PDa3)를 통해 신호를 인가하는 데 문제가 없다.
저항(R2)이 연결된 제5패드(PDa5)에도 앞에서 설명한 제3패드(PDa3)에 인가되는 여러 신호 중 하나가 인가될 수 있다.
다음 앞에서 설명한 도면들과 함께 도 8 내지 도 10을 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 8은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분을 도시한 평면 배치도이고, 도 9는 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분의 일부를 확대한 평면 배치도이고, 도 10은 도 9에 도시한 표시 장치를 Xa-Xb 선을 따라 잘라 도시한 단면도이다.
도 8을 참조하면, 본 실시예에 따른 표시 장치는 기판(110)의 한 가장자리(EG)에 인접한 패드 영역(PADA)을 포함하는 표시 패널(1000a)을 포함할 수 있다.
패드 영역(PADA)은 기판(110)의 가장자리(EG)를 따라 배열되어 있는 도전성인 복수의 패드(PD)를 포함한다. 복수의 패드(PD)는 본 발명의 한 실시예에 따른 표시 장치가 포함하는 데이터 구동 회로부 등의 적어도 하나의 구동 회로 칩, 회로 필름, 또는 회로 기판과 연결될 수도 있고 아닐 수도 있다. 즉, 복수의 패드(PD)는 앞에서 설명한 실시예의 패드(PDa) 또는 패드(PDf)를 포함할 수 있다.
복수의 패드(PD) 중 적어도 한 패드(PD)의 하단은 저항(R3)과 직렬로 연결되어 있을 수 있다. 즉, 복수의 패드(PD) 중 기판(110)의 가장자리(EG)와 인접하는 아래쪽의 끝부분은 저항(R3)과 연결되어 있을 수 있다. 도 8은 도시된 복수의 패드(PD) 모두가 저항(R3)과 각각 연결되어 있는 예를 도시한다.
패드(PD)와 저항(R3) 사이에는 배선(14)이 연결되어 있을 수 있다. 배선(14)은 생략될 수도 있다.
저항(R3)은 패드(PD) 및 배선(14)보다 낮은 도전성, 즉 높은 저항을 가질 수 있다. 저항(R3)은 기판(110)의 가장자리(EG)까지 형성되어 있을 수 있다.
저항(R3)은 패드(PD) 및 배선(14)보다 저항값이 높은 물질을 포함할 수 있다. 예를 들어, 저항(R3)은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등의 반도체 물질을 포함할 수 있다.
본 발명의 실시예에 따르면 기판(110)의 가장자리(EG)에 인접한 패드 영역(PADA)의 패드(PD)의 하단에 저항(R3)이 연결되어 있으므로 표시 패널(1000a)의 표시면이나 표시 패널(1000a)의 외부에서 유입된 정전기가 기판(110)의 가장자리(EG)를 통해 패드(PD)로 유입되는 것을 방지할 수 있다. 이에 따라 패드(PD)를 통해 표시 패널(1000a)의 내부로 정전기가 유입되는 것을 막아 표시 패널(1000a)의 여러 전기 소자 또는 배선이 정전기로 인해 파괴되는 것을 방지할 수 있다.
도 8을 참조하면, 표시 장치의 제조 공정 중의 표시 패널(1000a)은 기판(110)의 가장자리(EG)에서 커팅 전에 모기판(1)에 위치하는 배선 영역(RA)을 더 포함할 수 있다. 배선 영역(RA)은 최종적으로는 제거되는 영역일 수 있다.
배선 영역(RA)은 각 패드(PD)와 전기적으로 연결되어 있는 복수의 배선(12) 및 쇼팅바(10)를 포함할 수 있다. 쇼팅바(10)는 대략 제1방향(DR10으로 연장된 부분을 포함할 수 있다. 쇼팅바(10)는 접지 전압 등의 일정한 전압을 전달할 수 있다. 배선(12)은 저항 패턴(130)과 같은 물질을 포함할 수도 있고 저항 패턴(130)과 다른 도전성 물질을 포함할 수도 있다.
복수의 배선(12)은 제1방향(DR1)으로 배열되어 있을 수 있다.
각 배선(12)은 기판(110)의 가장자리(EG)부터 시작하여 쇼팅바(10)까지 연장되어 있을 수 있다. 배선(12)은 표시 패널(1000a)의 제조 공정 중 쇼팅바(10)로부터 접지 전압 등의 일정한 전압을 전달하여 패드(PD)를 정전기로부터 보호할 수 있다. 각 배선(12)의 상단은 기판(110)의 가장자리(EG) 부근에서 저항(R3)의 하단과 전기적으로 연결되어 있을 수 있다.
표시 패널(1000a)의 제조 공정 중 배선 영역(RA)이 제거된 이후에는 저항(R3)으로 인해 패드(PD)에 정전기가 유입되는 것을 방지할 수 있다.
복수의 패드(PD)는 앞에서 설명한 실시예의 패드(PDa)와 동일한 특징을 가질 수도 있고 그렇지 않을 수도 있다.
도 9 및 도 10을 참조하면, 기판(110) 위에 절연층인 배리어층(111)이 위치할 수 있고, 배리어층(111) 위에 저항(R3)이 포함하는 저항 패턴(130)이 위치할 수 있다. 저항 패턴(130)은 화소(PX), 게이트 구동부(400a, 400b), 연결 제어부(500) 또는 회로부(600)가 포함하는 트랜지스터(Ta, Tb, Tc, Td, Te, Tf)의 채널 영역을 형성하는 액티브층과 동일한 층일 수 있다. 저항 패턴(130)은 이러한 액티브층의 채널 영역과 비슷한 캐리어 농도를 포함하거나 액티브층의 도전 영역의 캐리어 농도와 비슷한 캐리어 농도를 가지는 반도체 물질을 포함할 수 있다.
도 9를 참조하면, 저항 패턴(130)의 평면상 길이 및/또는 폭 등을 조절함으로써 저항(R3)의 저항값을 다양하게 조절할 수 있다. 저항 패턴(130)은 도 9에 도시한 바와 같이 평면 뷰에서 꾸불꾸불하거나 지그재그 형태로 굴곡되어 있을 수 있다. 저항 패턴(130)의 굴곡 정도 및 굴곡 회수를 조절함으로써 저항(R3)의 저항값을 다양하게 조절할 수 있다.
저항 패턴(130)의 하단은 기판(110)의 가장자리(EG)와 만날 수 있다. 즉, 저항 패턴(130)의 하단은 기판(110)의 가장자리(EG)에서 끝날 수 있다.
도 10을 참조하면, 저항 패턴(130) 위에 절연층(140a, 140b)이 위치할 수 있다. 절연층(140a, 140b)은 저항 패턴(130) 위에 위치하는 개구(145)를 가질 수 있다.
절연층(140a, 140b) 위에는 패드(PD)가 위치할 수 있다. 패드(PD)는 개구(145)를 통해 저항 패턴(130)과 전기적으로 연결되어 있을 수 있다.
패드(PD)는 구리, 알루미늄, 마그네슘, 은, 금, 백금, 팔라듐, 니켈, 네오디뮴, 이리듐, 몰리브덴, 텅스텐, 티타늄, 크롬, 탄탈륨, 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다.
패드(PD) 위에는 절연층(160)이 위치할 수 있다. 절연층(160)은 패드(PD) 위를 드러내는 개구(165)를 포함할 수 있다.
도 9에 도시한 기판(110)의 가장자리(EG) 바깥쪽의 배선 영역(RA)은 표시 장치의 제조 공정 중 제거될 수 있다. 이에 따라 저항(R3)과 연결된 배선(12)이 제거될 수 있다. 그러나 배선 영역(RA)의 제거 후에도 패드(PD)와 기판(110)의 가장자리(EG) 사이에 저항(R3)이 연결되어 있으므로 외부로부터 유입된 정전기가 패드(PD)로 전달되는 것을 방지할 수 있다.
다음 도 11 및 도 12를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 11은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 가장자리 부분의 일부를 확대한 평면 배치도이고, 도 12는 도 11에 도시한 표시 장치를 XIIa-XIIb 선을 따라 잘라 도시한 단면도이다.
도 11을 참조하면, 본 실시예에 다른 표시 장치는 앞에서 설명한 도 8 내지 도 10에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 저항(R3)이 저항 패턴(130a, 130b)을 포함할 수 있다. 저항 패턴(130a, 130b)은 앞에서 설명한 저항 패턴(130)과 같이 액티브층과 동일한 층일 수 있다.
저항 패턴(130a)은 평면 뷰에서 패드(PD)와 기판(110)의 가장자리(EG) 사이에 위치할 수 있고, 저항 패턴(130b)은 평면 뷰에서 패드(PD)와 중첩하는 부분을 포함할 수 있다. 저항 패턴(130a)은 저항 패턴(130b)과 전기적으로 연결되어 있다.
도 12를 참조하면, 저항 패턴(130a, 130b) 위에 절연층(140a, 140b)이 위치할 수 있다. 절연층(140a, 140b)은 저항 패턴(130b) 위에 위치하는 개구(145)를 가질 수 있다.
절연층(140a, 140b) 위에는 패드(PD)가 위치할 수 있다. 패드(PD)는 개구(145)를 통해 저항 패턴(130b)과 전기적으로 연결되어 있을 수 있다.
패드(PD) 위에는 절연층(160)이 위치할 수 있다. 절연층(160)은 패드(PD) 위를 드러내는 개구(165)를 포함할 수 있다.
저항 패턴(130a, 130b)의 평면상 길이 및/또는 폭 등을 조절함으로써 저항(R3)의 저항값을 다양하게 조절할 수 있다. 저항 패턴(130a, 130b)은 도 11에 도시한 바와 같이 평면 뷰에서 꾸불꾸불하거나 지그재그 형태로 굴곡되어 있을 수 있다. 저항 패턴(130a, 130b)의 굴곡 정도 및 굴곡 회수를 조절함으로써 저항(R3)의 저항값을 다양하게 조절할 수 있다.
도 11에 도시한 기판(110)의 가장자리(EG) 바깥쪽의 배선 영역(RA)은 표시 장치의 제조 공정 중 제거될 수 있다. 이에 따라 저항(R3)과 연결된 배선(12)이 제거될 수 있다. 그러나 배선 영역(RA)의 제거 후에도 패드(PD)와 기판(110)의 가장자리(EG) 사이에 저항(R3)이 연결되어 있으므로 외부로부터 유입된 정전기가 패드(PD)로 전달되는 것을 방지할 수 있다. 또한, 저항 패턴(130b)이 패드(PD)와 중첩하게 형성될 수 있으므로 저항 패턴(130a, 130b)을 포함하는 저항(R3)의 저항값을 조절하는 것이 더 자유로울 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 쇼팅바
12, 14, 60, 61: 배선
110: 기판
111: 배리어층
130, 130a, 130b, 132: 저항 패턴
140a, 140b, 160: 절연층
142, 145, 165: 개구
151: 게이트선
171: 데이터선
173: 전압선
400a, 400b: 게이트 구동부
500: 연결 제어부
600: 회로부
700: 구동 회로부
1000, 1000a: 표시 패널
PD, PDa, PDf: 패드
PADA: 패드 영역
R1, R2, R3: 저항
Ta, Tb, Tc, Td, Te, Tf: 트랜지스터

Claims (20)

  1. 표시 영역 및 상기 표시 영역의 주위에 위치하는 주변 영역을 포함하는 기판,
    상기 기판의 제1가장자리에 인접한 패드 영역, 그리고
    상기 패드 영역에 위치하며 상기 제1가장자리를 따라 배열된 복수의 패드
    를 포함하고,
    상기 복수의 패드의 외곽에 위치하는 제1패드의 일단은 제1저항과 연결되어 있고,
    상기 제1패드의 상기 일단과 상기 기판의 상기 제1가장자리 사이에 상기 제1패드가 위치하고,
    상기 제1저항의 일단은 제1배선과 연결되어 있는
    표시 장치.
  2. 제1항에서,
    상기 기판 위에 위치하는 저항 패턴, 그리고
    상기 저항 패턴 위에 위치하며, 상기 저항 패턴 위에 위치하는 제1개구를 포함하는 제1절연층
    을 더 포함하고,
    상기 제1저항은 상기 저항 패턴을 포함하고,
    상기 제1패드는 상기 제1절연층 위에 위치하고, 상기 제1개구를 통해 상기 저항 패턴과 전기적으로 연결되어 있는
    표시 장치.
  3. 제2항에서,
    상기 저항 패턴은 반도체 물질을 포함하는 표시 장치.
  4. 제2항에서,
    상기 저항 패턴은 다각형 형태인 표시 장치.
  5. 제1항에서,
    상기 표시 영역에 위치하는 복수의 게이트선, 그리고
    상기 주변 영역에 위치하며 상기 복수의 게이트선과 전기적으로 연결되어 있는 게이트 구동부
    를 더 포함하고,
    상기 게이트 구동부는 제1트랜지스터를 포함하고,
    상기 제1배선은 상기 제1트랜지스터와 전기적으로 연결되어 있는
    표시 장치.
  6. 제1항에서,
    상기 표시 영역에 위치하는 복수의 데이터선, 그리고
    상기 주변 영역에 위치하며 상기 복수의 데이터선과 전기적으로 연결되어 있는 회로부
    를 더 포함하고,
    상기 회로부는 제2트랜지스터를 포함하고,
    상기 제1배선은 상기 제2트랜지스터의 게이트 단자와 전기적으로 연결되어 있는
    표시 장치.
  7. 제6항에서,
    상기 회로부는 평면 뷰에서 상기 패드 영역과 상기 표시 영역 사이에 위치하는 표시 장치.
  8. 제1항에서,
    상기 표시 영역에 위치하는 복수의 데이터선, 그리고
    상기 주변 영역에 위치하며 상기 복수의 데이터선과 전기적으로 연결되어 있는 연결 제어부
    를 더 포함하고,
    상기 연결 제어부는 제3트랜지스터를 포함하고,
    상기 제1배선은 상기 제3트랜지스터의 게이트 단자와 전기적으로 연결되어 있는
    표시 장치.
  9. 제8항에서,
    상기 연결 제어부는 평면 뷰에서 상기 패드 영역과 상기 표시 영역 사이에 위치하는 표시 장치.
  10. 제1항에서,
    상기 주변 영역에 위치하며 일정한 전압을 전달할 수 있는 전압선을 더 포함하고,
    상기 복수의 패드는 상기 전압선과 전기적으로 연결되어 있는 제2패드를 더 포함하는
    표시 장치.
  11. 제10항에서,
    상기 제2패드는 상기 제1패드보다 더 외곽에 위치하는 표시 장치.
  12. 표시 영역 및 상기 표시 영역의 주위에 위치하는 주변 영역을 포함하는 기판,
    상기 기판의 제1가장자리에 인접한 패드 영역, 그리고
    상기 패드 영역에 위치하며 상기 제1가장자리를 따라 배열된 복수의 패드
    를 포함하고,
    상기 복수의 패드가 포함하는 제1패드의 일단은 제1저항과 연결되어 있고,
    상기 제1패드의 상기 일단은 상기 제1패드와 상기 기판의 상기 제1가장자리 사이에 위치하는
    표시 장치.
  13. 제12항에서,
    상기 기판 위에 위치하는 저항 패턴, 그리고
    상기 저항 패턴 위에 위치하며 상기 저항 패턴 위에 위치하는 제1개구를 포함하는 제1절연층
    을 더 포함하고,
    상기 제1저항은 상기 저항 패턴을 포함하고,
    상기 제1패드는 상기 제1절연층 위에 위치하고, 상기 제1개구를 통해 상기 저항 패턴과 전기적으로 연결되어 있는
    표시 장치.
  14. 제13항에서,
    상기 저항 패턴은 반도체 물질을 포함하는 표시 장치.
  15. 제13항에서,
    상기 저항 패턴은 상기 기판의 상기 제1가장자리와 만나는 표시 장치.
  16. 제13항에서,
    상기 저항 패턴은 지그재그 형태로 굴곡되어 있는 표시 장치.
  17. 제13항에서,
    상기 저항 패턴은, 상기 제1패드와 상기 기판의 상기 제1가장자리 사이에 위치하는 제1 저항 패턴 및 상기 제1 저항 패턴과 연결되어 있으며 상기 제1패드와 평면 뷰에서 중첩하는 제2 저항 패턴을 포함하는 표시 장치.
  18. 표시 영역 및 상기 표시 영역의 주위에 위치하는 주변 영역을 포함하는 기판,
    상기 기판의 제1가장자리에 인접한 패드 영역, 그리고
    상기 패드 영역에 위치하며 상기 제1가장자리를 따라 배열된 복수의 패드
    를 포함하고,
    상기 복수의 패드가 포함하는 제1패드의 일단은 상기 기판 위에 위치하는 저항 패턴과 전기적으로 연결되어 있고,
    상기 저항 패턴은 상기 제1패드와 상기 제1가장자리 사이에 위치하는 부분을 포함하는
    표시 장치.
  19. 제18항에서,
    상기 저항 패턴은 반도체 물질을 포함하고 지그재그 형태로 굴곡되어 있는 표시 장치.
  20. 제18항에서,
    상기 저항 패턴은 상기 기판의 상기 제1가장자리와 만나는 표시 장치.
KR1020190121680A 2019-10-01 2019-10-01 표시 장치 KR20210039529A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190121680A KR20210039529A (ko) 2019-10-01 2019-10-01 표시 장치
US16/913,371 US11195449B2 (en) 2019-10-01 2020-06-26 Display device
CN202010993236.5A CN112599520A (zh) 2019-10-01 2020-09-21 显示装置
US17/543,166 US11663954B2 (en) 2019-10-01 2021-12-06 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190121680A KR20210039529A (ko) 2019-10-01 2019-10-01 표시 장치

Publications (1)

Publication Number Publication Date
KR20210039529A true KR20210039529A (ko) 2021-04-12

Family

ID=75161596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190121680A KR20210039529A (ko) 2019-10-01 2019-10-01 표시 장치

Country Status (3)

Country Link
US (2) US11195449B2 (ko)
KR (1) KR20210039529A (ko)
CN (1) CN112599520A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210039529A (ko) 2019-10-01 2021-04-12 삼성디스플레이 주식회사 표시 장치
WO2022027556A1 (zh) 2020-08-07 2022-02-10 京东方科技集团股份有限公司 显示基板、显示装置
CN115457912B (zh) * 2021-06-09 2023-07-25 荣耀终端有限公司 显示面板和显示设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088450A (ko) 2001-05-17 2002-11-29 주식회사 현대 디스플레이 테크놀로지 액정표시장치 어레이 기판
JP3794368B2 (ja) * 2002-10-29 2006-07-05 セイコーエプソン株式会社 Ｅｌ表示装置
KR20040085504A (ko) 2003-03-31 2004-10-08 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치
KR100539959B1 (ko) 2003-09-08 2005-12-28 주식회사 팬택 이동 통신 단말기에서 엘시디 연결부 관련 피씨비 구조
KR100539960B1 (ko) 2003-09-08 2005-12-28 주식회사 팬택 이동 통신 단말기에서 엘시디 신호 라인 관련 피씨비 구조
KR100649559B1 (ko) 2004-06-29 2006-11-24 삼성에스디아이 주식회사 Esd 방지 장치 및 이를 구비한 유기 전계 발광 표시 장치
KR20060009636A (ko) 2004-07-26 2006-02-01 주식회사 팬택앤큐리텔 Ｅｓｄ에 대한 표시부 제어 기능을 갖는 단말기
KR101140166B1 (ko) 2005-02-28 2012-04-25 엘지디스플레이 주식회사 구동 드라이버와 이를 포함하는 액정표시장치
KR20060125074A (ko) 2005-06-01 2006-12-06 삼성전자주식회사 Ｅｓｄ 개선을 위한 접지 경로가 형성된 액정표시패널어셈블리 및 상기 액정표시패널을 포함하는 액정표시장치
KR20080023466A (ko) * 2006-09-11 2008-03-14 삼성에스디아이 주식회사 평판 표시 장치
KR101332088B1 (ko) 2006-12-07 2013-11-22 엘지디스플레이 주식회사 정전기 차단기 및 이를 구비한 평판표시장치
KR100911962B1 (ko) 2007-10-22 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
KR100943343B1 (ko) 2008-02-11 2010-02-19 삼성모바일디스플레이주식회사 평판표시장치
KR100903625B1 (ko) 2008-03-25 2009-06-18 삼성모바일디스플레이주식회사 유기발광 표시장치 및 이를 구비한 전자 기기
KR20110024152A (ko) 2009-09-01 2011-03-09 주식회사 동부하이텍 슬루 레이트를 개선시킨 디스플레이 장치
KR101073215B1 (ko) 2010-03-05 2011-10-12 삼성모바일디스플레이주식회사 터치 스크린 패널 일체형 평판표시장치
JP5327256B2 (ja) * 2011-03-30 2013-10-30 ブラザー工業株式会社 入力装置及び画像表示装置
KR102230298B1 (ko) * 2014-02-20 2021-03-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102429388B1 (ko) 2015-12-28 2022-08-03 엘지디스플레이 주식회사 보호회로 및 이를 포함하는 표시장치
KR102590316B1 (ko) * 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
KR102356866B1 (ko) 2017-04-10 2022-02-03 삼성디스플레이 주식회사 폴더블 표시 장치 및 이의 제조 방법
KR20200043580A (ko) * 2018-10-17 2020-04-28 삼성디스플레이 주식회사 표시 장치
KR20210039529A (ko) 2019-10-01 2021-04-12 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN112599520A (zh) 2021-04-02
US20220093033A1 (en) 2022-03-24
US11195449B2 (en) 2021-12-07
US11663954B2 (en) 2023-05-30
US20210097928A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
JP5690916B2 (ja) ディスプレイ装置用アレイ基板
JP2007328346A (ja) 薄膜トランジスタ基板及びこれを含む液晶表示板
KR101579853B1 (ko) 정전기 방지 패턴을 가지는 표시 패널
US11663954B2 (en) Display device
KR102402597B1 (ko) 표시 장치
KR101458910B1 (ko) 표시 장치
US20180067357A1 (en) Display device
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
EP3654092B1 (en) Display device
KR20190090896A (ko) 표시 장치
JP2007199492A (ja) 平面表示装置及びその製造方法
KR20200043580A (ko) 표시 장치
KR20080099411A (ko) 테스트 패드, 그 제조 방법, 이를 갖는 액정 표시 장치 및그 제조 방법
US20160349564A1 (en) Display device
KR101710575B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20110074378A (ko) 액정표시장치
KR20060084147A (ko) 박막트랜지스터 기판
US20220137683A1 (en) Wiring substrate and display panel
KR20060103652A (ko) 액정 표시 장치
KR20210010763A (ko) 표시 장치
KR20050006521A (ko) 액정 표시 장치 및 그 검사 방법
TWI836474B (zh) 顯示裝置
KR20210135385A (ko) 게이트 검사부 및 이를 포함하는 표시 장치
KR102364631B1 (ko) 액정표시장치
KR20080044445A (ko) 표시 장치용 모기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal