KR20210027848A - 마이크로 엘이디 디스플레이 및 이의 제작 방법 - Google Patents

마이크로 엘이디 디스플레이 및 이의 제작 방법 Download PDF

Info

Publication number
KR20210027848A
KR20210027848A KR1020190108845A KR20190108845A KR20210027848A KR 20210027848 A KR20210027848 A KR 20210027848A KR 1020190108845 A KR1020190108845 A KR 1020190108845A KR 20190108845 A KR20190108845 A KR 20190108845A KR 20210027848 A KR20210027848 A KR 20210027848A
Authority
KR
South Korea
Prior art keywords
micro led
adhesive layer
light
led chips
circuit board
Prior art date
Application number
KR1020190108845A
Other languages
English (en)
Inventor
이병훈
민성용
이창준
구자명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190108845A priority Critical patent/KR20210027848A/ko
Priority to PCT/KR2020/011707 priority patent/WO2021045482A1/en
Priority to US17/010,231 priority patent/US20210066243A1/en
Publication of KR20210027848A publication Critical patent/KR20210027848A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/056 - H01L2224/05691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시의 다양한 실시예는 캐리어 기판의 제1면에 광열 변환층이 도포되는 제1과정; 상기 광열 변환층 상에 제1접착층이 형성되는 제2과정; 상기 제1접착층 상에 복수 개의 마이크로 엘이디 칩들이 정렬되는 제3과정; 상기 복수 개의 마이크로 엘이디 칩들을 회로 기판 상에 제1거리로 위치시키는 제4과정; 상기 복수 개의 마이크로 엘이디 칩들에 레이져를 조사하는 제5과정; 및 상기 광열 변환층에 의해 상기 제1접착층이 변형되어서, 상기 복수 개의 마이크로 엘이디 칩들이 상기 제1접착층에서 이탈하여 상기 회로 기판 상에 부착되는 제6과정을 포함할 수 있다. 그 밖에 다양한 실시예들이 가능하다.

Description

마이크로 엘이디 디스플레이 및 이의 제작 방법{MICRO LED DISPLAY AND MANUFACTURING METHOD THEREOF}
본 개시의 다양한 실시예는 마이크로 엘이디 디스플레이 및 이의 제작 방법에 관한 것이다.
다양한 전자 장치에 실장되는 디스플레이의 지속적인 고휘도, 고해상도, 대형화 개발 방향과 더불어 최근에는 에코 전자 장치의 추세에 따라 고효율, 저전력의 요구가 커지고 있다. 이에 따라 LCD 패널을 대체할 새로운 디스플레이로서 OLED 패널이 각광받고 있으나, 아직까지 낮은 양산 수율에 따른 높은 가격, 대형화 및 신뢰성에 대해 해결과제로 남아있다.
이를 대체 혹은 보완할 새로운 제품으로 R(red), G(green), B(blue)의 색을 발광하는 LED(Light emitting diode)를 기판 상에 직접적으로 실장하여, 디스플레이 패널로 만드는 기술에 대한 연구가 시도되고 있다.
그러나, 디스플레이를 구현하기 위해서는 현재의 픽셀에 대응할 수 있는 초소형 마이크로 엘이디의 개발이 선행되어야 하며, 수십 ㎛ 크기의 마이크로 엘이디 칩을 어떻게 집어서 얼마나 정밀하게 기판 상에 전사시킬 것이며, 수십 ㎛ 크기의 마이크로 엘이디 칩 상에 위치하고 있는 수 ㎛ 크기의 전극과 어떻게 기판과 전기적으로 연결시켜 줄 것인가에 대한 문제를 선행적으로 해결해야만 한다.
금속 와이어 본딩 방법의 경우, 복잡한 공정과 낮은 수득율(throughput), 기판과 소자를 연결하는 금속 와이어의 불안정성에 의해 사용이 제한될 수 있다.
이를 대체하기 위해 사용되는 솔더 범프를 이용한 플립-칩(flip-chip) 본딩 방법은 몇 가지 한계점을 가지고 있다. 플립-칩 본딩 방법은 널리 사용되고 있는 방법이지만, 전극에 일일이 범프(bump)를 패터닝해야 하는 단점이 있으며 수 ㎛ 크기의 범프의 패터닝은 어려운 것으로 알려져 있다.
본 개시의 다양한 실시예는 마이크로 사이즈의 마이크로 엘이디 칩의 연결에 적합하고 대면적 공정에 높은 수득률로 적용가능한 마이크로 엘이디 디스플레이 및 이의 제작 방법을 제공하는데 있다.
본 개시의 다양한 실시예는 광열 변환층을 이용하여 고속으로 마이크로 엘이디 칩들을 회로 기판 상에 전사할 수 있는 마이크로 엘이디 디스플레이 및 그의 제작 방법을 제공하는데 있다.
본 개시의 다양한 실시예는 광열 변환층의 재료나 두께를 제어하여 접착층 융제를 제어할 수 있는 마이크로 엘이디 디스플레이 및 그의 제작 방법을 제공하는데 있다.
본 개시의 다양한 실시예는 캐리어 기판의 제1면에 광열 변환층이 도포되는 제1과정; 상기 광열 변환층 상에 제1접착층이 형성되는 제2과정; 상기 제1접착층 상에 복수 개의 마이크로 엘이디 칩들이 정렬되는 제3과정; 상기 복수 개의 마이크로 엘이디 칩들을 회로 기판 상에 제1거리로 위치시키는 제4과정; 상기 복수 개의 마이크로 엘이디 칩들에 레이져를 조사하는 제5과정; 및 상기 광열 변환층에 의해 상기 제1접착층이 변형되어서, 상기 복수 개의 마이크로 엘이디 칩들이 상기 제1접착층에서 이탈하여 상기 회로 기판 상에 부착되는 제6과정을 포함할 수 있다.
본 개시에 따르면, 수 마이크로미터 이하 사이즈의 도전 입자가 포함된 도전성 필름의 접합, 레이져 전사 및 경화의 간단한 공정으로 전자 소자, 예컨대 마이크로 엘이디 칩과 기판을 전기적으로 용이하게 연결할 수 있다.
본 개시에 따르면, 제작 공정이 매우 간단하므로 디스플레이 소자, 예컨대 마이크로 엘이디 디스플레이의 대면적화 공정의 수율 향상에 기여할 수 있다.
도 1은 본 개시의 다양한 실시예에 따른 마이크로 엘이디 칩의 접합 상태를 확대하여 나타내는 단면도이다.
도 2a 내지 도 4는 본 개시의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제조 과정을 순차적으로 각각 나타내는 단면도이다.
도 5 내지 도 7은 본 개시의 다양한 다른 실시예에 따른 마이크로 엘이디 디스플레이 제조 과정 중, 마이크로 엘이디 칩의 전사 과정을 확대하여 각각 나타내는 단면도이다.
도 8은 본 개시의 다양한 실시예에 따른 디스플레이 제작 방법을 이용하여 제작된 마이크로 엘이디 디스플레이를 나타내는 평면도이다.
도 9는 본 개시의 다양한 실시예에 따른 디스플레이 제작 방법을 이용하여 제작된 마이크로 엘이디 디스플레이를 합체한 대화면 사이즈의 디스플레이를 나타내는 평면도이다.
이하, 본 개시의 다양한 실시예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 개시를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 실시예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
도 1은 본 개시의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 구조를 나타내는 단면도이다.
도 1을 참조하면, 한 실시예에 따른 디스플레이 장치(10)는 복수개의 발광 소자들을 회로 기판(11)에 배열하여 발광하는 구조를 이용하는 디스플레이 소자로서, 복수 개의 칩들, 예컨대 마이크로 엘이디 칩(20)들을 부착한(Attached) 디스플레이 장치일 수 있다. 한 실시예에 따르면 디스플레이 장치(10)는 회로 기판(11)과, 도전성 필름(12)과, 접착제 코팅층(13)과, 복수 개의 마이크로 엘이디 칩(20)들을 포함할 수 있다.
한 실시예에 따르면, 복수 개의 발광 소자들, 예컨대 마이크로 엘이디 칩들(20)은 디스플레이의 광원으로서, 회로 기판(11) 상에 부착된 후에 도전될 수 있다. 예컨대, 마이크로 엘이디 칩(20)은 대략적으로 100μm 이하의 크기를 가지며, 보통 수 μm 에서 수십 μm 범위의 사이즈일 수 있다.
한 실시예에 따르면, 마이크로 엘이디 칩(20)은 발광체(21)와 접속 패드(22)를 포함할 수 있다. 한 실시예에 따르면, 발광체(21)의 일면(21a)은 빛이 출광하는 면일 수 있고, 타면(21b)은 접속 패드(22)가 배치되는 면일 수 있다. 한 실시예에 따르면, 복수 개의 마이크로 엘이디 칩(20)은 접속 패드-다운(pad-down) 상태로 도전성 필름(12) 상에 부착될 수 있다. 한 실시예에 따르면, 마이크로 엘이디 칩(20)은 접속 패드(22)가 도전성 필름(12)(ACF : anisotropic conductive film) 내에 위치하여 도전 입자(122)과 접속되게 배치될 수 있다. 한 실시예에 따르면, 도전성 필름(12)은 열에 의해 경화되는 접착제와 그 안에 미세한 입자 크기의 도전 입자를 홉합시킨 양면 접착 필름일 수 있다.
한 실시예에 따르면, 회로 기판(11)은 복수개의 전기 소자, 예컨대 디스플레이의 발광 소자로 사용되는 마이크로 엘이디 칩(20)을 정렬된 상태로 부착하기 위한 지지 베이스일 수 있다. 예컨대, 회로 기판(11)은 유리 재질이거나, 사파이어 재질이거나 합성 수지이거나, 세라믹 재질 중, 어느 하나로 구성될 수 있다. 한 실시예에 따르면, 회로 기판(11)은 리지드한 재질이거나 플렉시블한 재질로 형성될 수 있다. 한 실시예에 따르면, 회로 기판(11)은 마이크로 엘이디 칩들(20)이 접속되는 일면(11a)에 도전 재질로 형성된 회로 부분(110), 예컨대 전극이 형성될 수 있다. 예컨대, 회로 부분(110)은 TFT(thin film transistor) 회로 또는 ITO (Indium Tin Oxide) 또는 그 상부층 일 수 있다. 한 실시예에 따르면, 회로 부분(110)은 층 형상으로 회로 기판(11) 일면에 배치될 수 있다. 한 실시예에 따르면, 회로 부분(110)은 회로 기판(11) 일면에 돌출된 형상으로 배치되거나, 함몰된 형상으로 배치될 수 있다.
한 실시예에 따르면, 회로 기판(11) 일면에 도전성 필름(12)이 형성될 수 있다. 한 실시예에 따르면, 도전성 필름(12)은 마이크로 엘이디 칩들을 고정하고, 마이크로 엘이디 칩과 회로 부분 간을 접속하기 위한 접착층으로서, 서로 분산된 복수 개의 도전 입자(122)들을 포함할 수 있다. 예컨대, 각각의 도전 입자(122)들은 0.1 내지 10 마이크로 미터 사이의 크기일 수 있다. 바람직하게, 각각의 도전 입자(122)는 5.5 마이크로 미터 이하의 크기일 수 있다. 한 실시예에 따르면, 도전 입자(122)들은 도전성 필름(12) 내에 등간격으로 배치될 수 있다. 한 실시예에 따르면, 이방성 도전성 필름(12)에 함유된 복수 개의 도전 입자(122)들 중, 접속 패드(22)와 회로 부분(110) 간에 위치하는 도전 입자(122)들은 제조 공정 중에 소성 변형되어서 볼 형상이 아닐 수도 있다.
한 실시예에 따르면, 적어도 하나 이상의 도전 입자(122)들은 마이크로 엘이디 칩의 접속 패드(22)와 회로 기판(11)의 회로 부분(110) 간을 전기적으로 연결하는 도전 구조일 수 있다.
한 실시예에 따르면, 도전성 필름(12)은 배열된 각각의 마이크로 엘이디 칩(20)들을 지지하는 지지 구조일 수 있고, 복수 개의 도전 입자(122)들을 포함하기 때문에, 마이크로 엘이디 칩(20)을 회로 기판(11)의 회로 부분(110)에 전기적으로 연결하는 도전 구조의 일부일 수 있다.
한 실시예에 따르면, 마이크로 엘이디 디스플레이(10)는 마이크로 엘이디 칩(20)의 접속 패드(22), 복수 개의 도전 입자(122)들, 회로 기판(11)의 회로 부분(110) 간의 접속 구조에 의해 마이크로 엘이디 칩(20)의 도전 구조가 형성될 수 있다. 한 실시예에 따르면, 도전 입자(122)들 중에 일부는 도전성 필름(12) 상에 코팅된 접착제(13)에서 혼입될 수 있다.
한 실시예에 따르면, 접속 패드(22) 또는 회로 부분(110)의 표면 재질은 ITO(Indium-Tin-Oxide), CNT, Metal Nano wire, 그래핀과 같은 투명 전극 및 Mo, Ti, W와 같은 Adhesion metal deposition layer나, Au, Cu, Ni, Co, 또는 도전 폴리머 중 어느 하나로 형성될 수 있다.
한 실시예에 따르면, 각각의 마이크로 엘이디 칩(20)은 주변으로 코팅된 접착제(13)가 경화되어서, 접합 강도 보강 구조로 활용될 수 있다. 이하 코팅된 접착제(13)는 접합 강도 보강 구조로 지칭하기로 한다.
한 실시예에 따르면, 각각의 마이크로 엘이디 칩(20)은 측면을 둘러 쌓는 구조로 접합 강도 보강 구조(13)가 형성될 수 있다. 한 실시예에 따르면, 접합 강도 보강 구조(13)는 이방성 도전성 필름에 부착된 상태로 각각의 마이크로 엘이디 칩(20)의 측면에 부착되어 짐으로서, 각각의 마이크로 엘이디 칩(20)의 부착 상태를 고정할 수 있다. 예컨대, 각각의 접합 강도 보강 구조(13)는 서로 이격되게 형성되거나, 연결되는 구조일 수 있다.
도 2a 내지 도 4는 본 개시의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제조 과정을 순차적으로 각각 나타내는 단면도이다.
도 2a를 참조하면, 한 실시예에 따르면, 준비된 회로 기판(11)은 일면에 회로 부분(110)이 배치될 수 있다. 예컨대, 회로 부분(110)은 회로 기판에 형성된 전극으로서, TFT 회로일 수 있다. 한 실시예에 따르면, 회로 부분(110)은 회로 기판(11) 일면에 도전성 재질로 도금하거나, 증착되거나, 패터닝하여 형성될 수 있다.
도 2b를 참조하면, 한 실시예에 따르면, 준비된 회로 기판(11) 상에 도전성 필름(12)이 제1두께로 가접(pre-bonding)될 수 있다. 한 실시예에 따르면, 도전성 필름(12)은 열과 압력에 의해 회로 기판(11) 일면에 부착될 수 있다. 따라서, 도전성 필름(12)은 회로 기판(11) 상에 부착되는 접착층(bonding layer)일 수 있다.
한 실시에에 따르면, 도전성 필름(12)은 접착 필름(120)에 복수 개의 도전 입자(122)들을 포함할 수 있다. 예컨대, 복수 개의 도전 입자(122)들은 등 간격으로 접착 필름(120)에 배열될 수 있다. 예컨대, 복수 개의 도전 입자(122)들은 금속 입자들로서, 주석, 비스무스, 인듐, 구리, 니켈, 금 또는 은 중 어느 하나를 포함할 수 있다.
도 2c를 참조하면, 한 실시예에 따르면, 도전성 필름(12) 상에 접착제가 도포되어 제2접착층(14)이 형성될 수 있다. 한 실시예에 따르면, 제2접착층(14)은 회로 기판(11) 일면에 전부 또는 부분적으로 도포될 수 있다. 예컨대, 제2접착층(14)은 회로 기판(11) 일부에 도포될 경우, 회로 부분(110) 주변에 도포될 수 있다.
한 실시예에 따르면, 제2접착층(14)은 레이저 전사 공정 중에 캐리어 기판으로부터 분리된 복수 개의 마이크로 엘이디 칩(20)들의 운동 에너지를 흡수하고, 부착된 마이크로 엘이디 칩(20)들의 위치 틀어짐을 방지하고, 임시 고정하는 태키(tacky)를 가진 층일 수 있다.
예컨대, 제2접착층(14)이 도전성 필름(12) 상에 도포되는 방법은 디스펜싱, 젯팅, 스텐실 프린팅, 스크린 프린팅, 바 코팅(bar coating), 롤 코팅(rolling coating), 그라비아 인쇄, 리버스-옵셋(reverse-offset) 인쇄 공법 중, 어느 하나일 수 있다. 이러한 다양한 공법에 의해 일정한 두께의 제2접착층(14)이 도전성 필름(12) 상에 배치될 수 있다.
도 3a, 도 3b를 참조하면, 한 실시예에 따르면, 복수 개의 마이크로 엘이디 칩(20)들이 정렬되어 부착되는 캐리어 기판(31)은 제1면(31a)과, 제1면(31a)과 반대방향으로 향하는 제2면(31b)을 포함할 수 있다. 한 실시예에 따르면, 캐리어 기판(31)은 제2면(31b)에 광열 변환층(32)(LTHC)이 도포될 수 있다. 광열 변환층(32)은 광 에너지를 열 에너지로 변환하는 층일 수 있다. 한 실시예에 따르면, 광열 변환층(32)은 레이저 조사에 의해 발생한 열을 제1접착층(33)에 인가함으로서, 제1접착층(33)의 융제(ablation) 현상을 일으킬 수 있다. 예컨대, 광열 변환층(32)은 제2면(31b)에 수십 마이크로의 두께로 도포될 수 있다.
한 실시예에 따르면, 광열 변환층(32)은 레이져 광이 투과할 수 있는 파장을 가질 수 있다.
한 실시에에 따르면, 광열 변환층(32)은 제1접착층(33)이 도포될 수 있다. 한 실시예에 따르면, 제1접착층(32)은 복수 개의 마이크로 엘이디 칩(20)들을 광열 변환층(32) 상에 정열된 상태로 부착시킬 수 있다. 예컨대, 정렬 부착된 복수 개의 마이크로 엘이디 칩(20)들은 R 계열이거나, G 계열이거나, B 계열 중 어느 하나의 계열일 수 있다.
한 실시예에 따르면, 광열 변환층(32)은 재질이나 두께를 변경함으로서, 발생하는 온도를 제어할 수 있다. 이러한 제어가능한 광열 변환층(32)에 의해 융제되는 제1접착층(33)을 제어할 수 있다. 이러한 과정으로 복수 개의 마이크로 엘이디 칩(20)들이 부착된 캐리어 기판(31)이 준비될 수 있다.
도 4를 참조하면, 도 3b에 도시된 준비된 캐리어 기판(31)은 회로 기판 상에 제1거리(d)로 이격된 상태로 위치할 수 있다. 예컨대, 복수 개의 마이크로 엘이디 칩(20)들은 접속 패드 다운 상태로 회로 기판(11) 상에 위치할 수 있다.
한 실시예에 따르면, 캐리어 기판(31) 상에 배치된 레이져(L1)로부터 하나의 마이크로 엘이디 칩(20)에 레이져 광이 조사될 수 있다. 한 실시예에 따르면, 레이져 광은 광열 변환층(32)(LTHC ; light-to-heat conversion layer)에 의해 광 에너지에서 열 에너지로 변환되고, 변환된 열 에너지는 하나의 마이크로 엘이디 칩(20)이 부착된 제1접착층(33)의 일부에 전달될 수 있다. 전달된 열에 의해 제1접착층(33)의 일부는 융제되어 변형된 부분(330)이 발생할 수 있다. 예컨대, 변형된 부분(330)은 하방으로 볼록한 형상일 수 있다. 한 실시예에 따르면, 이러한 제1접착층(33)의 변형에 의해 부착되었던 하나의 마이크로 엘이디 칩(20)은 제1접착층(33)에서 분리되어, 제2접착층(14) 상에 부착될 수 있다. 예컨대, 분리된 마이크로 엘이디 칩(20)은 자중에 의한 낙하 또는 제1접착층(33)의 융제에 의한 제팅(jetting)으로 이동할 수 있다.
한 실시예에 따르면, 캐리어 기판(31) 또는 회로 기판(11)을 전후좌우로 이동시킴으로서 배열된 각각의 마이크로 엘이디 칩(20) 또는 복수 개의 마이크로 엘이디 칩(20)이 회로 기판(11)으로 전사 동작이 순차적으로 이루어질 수 있다.
한 실시예에 따르면, 제1거리(d)는 150 마이크로 미터이하 일 수 있다. 바람직하게 제1거리(d)는 100 마이크로 미터 이하일 수 있다.
한 실시예에 따르면, 캐리어 기판(31)은 특정 파장이 통과하는 재질이거나, 레이져(L1)가 통과하는 재질일 수 있다. 예컨대, 캐리어 기판(31) 재질은 유리 재질일 수 있고, 레이져(L1)는 적외선 레이져나 자외선 레이져일 수 있다. 상기한 각각의 마이크로 엘이디 칩(20)의 제2접착층(14) 안착은 RGB 순으로 진행될 수 있다. 예를 들어, 일차적으로 R(red) 계열의 마이크로 엘이디 칩(20)들이 회로 기판(11) 상에 배치되고, 다음으로 G(green) 계열의 마이크로 엘이디 칩(20)들이 회로 기판(11) 상에 배치되며, 이어서 B(blue) 계열의 마이크로 엘이디 칩(20)들이 회로 기판(11) 상에 배치될 수 있다. 이러한 마이크로 엘이디 칩(20)들의 접속 및 고정 과정이 완료되면, 회로 기판(11) 상에 복수 개의 RGB로 이루어지는 복수 개의 픽셀들이 등간격으로 배열될 수 있다.
한 실시예에 따르면, 레이져(L1)는 고정되거나 이동 가능하게 배치될 수 있고, 회로 기판(11)도 고정되거나 이동 가능하게 배치될 수 있다. 예를 들어, 레이져(L1)가 고정되면, 회로 기판(11)이 이동가능하게 배치될 수 있고, 레이져(L1)가 이동가능하면, 회로 기판(11)이 고정가능하게 배치될 수 있다. 한 실시예에 따르면, 레이져(L1)가 고정되면, 회로 기판(11)은 전후 이동 또는 좌우 이동가능하게 설치될 수 있다.
한 실시예에 따르면, 일정 가속도를 가지고 하강한 각각의 마이크로 엘이디 칩(20)은 순차적으로 각각의 제2접착층(14) 상에 부착될 수 있는데, 일정 가속도를 가지고 낙하하는 각각의 마이크로 엘이디 칩(20)은 제2접착층(14) 상에 안정적으로 안착될 수 있다. 이는 제2접착층(14)이 마이크로 엘이디 칩(20)의 쿠션 패드 역할과 본딩 역할을 겸할 수 있기 때문이다.
한 실시예에 따르면, 각각의 제2접착층(14) 상에 안착된 마이크로 엘이디 칩(20)은 척에 의해 열과 압력이 인가될 수 있다. 한 실시예에 따르면, 미도시된 척은 하강하여 안착된 마이크로 엘이디 칩(20)에 열과 압력을 인가할 수 있다. 이러한 척의 동작에 따라서, 접속 패드(22)와 회로 부분(110) 사이에 배치된 적어도 하나 이상의 도전 입자(122)들은 소성 변형될 수 있다. 접속 패드(22)와 회로 부분(110) 사이에 배치된 적어도 하나 이상의 도전 입자(122)들은 척의 가압에 의해 눌러져서, 원래의 구형상에서 납작한 형상으로 변형될 수 있다.
한 실시예에 따르면, 접속 패드(22)와 소성 변형된 도전 입자(122)들 및 회로 부분(110)은 전기적으로 연결되어 짐으로서, 도전 구조, 즉 마이크로 엘이디 칩(20)의 접속 구조가 형성될 수 있다. 한 실시예에 따르면, 제2접착층(14)에 배치된 복수 개의 마이크로 엘이디 칩(20)들은 가열 및 압착 동작으로 회로 기판(11)과 전기적으로 연결될 수 있다. 마이크로 엘이디 칩(20)들의 접속 패드와 회로 기판(11) 간의 전기적 연결 매개체는 도전성 필름(예 ; 도 1에 도시된 도전성 필름(12))에 포함된 복수 개의 도전 입자들(예 ; 도 1에 도시된 도전 입자들(122))일 수 있다.
한 실시예에 따르면, 제1접착층(33)의 적어도 일부분은 광열 변환층(32)과 직접적으로 접촉한 부분들이 융제 현상이 발생하여 변형될 수 있다. 변형된 부분(330)은 광열 변환층(32)으로부터 직접적으로 열이 전달되어서, 융제 현상이 발생할 수 있다.
도 5는 본 개시의 다양한 다른 실시예에 따른 마이크로 엘이디 디스플레이 제조 과정 중, 마이크로 엘이디 칩의 전사 과정을 확대하여 나타내는 단면도이다.
도 5를 참조하면, 한 실시예에 따르면, 캐리어 기판(31)의 일면에 광열 변환층(321)과, 복수 개의 마이크로 엘이디 칩들(20)을 광열 변환층(321)에 부착시키는 제1접착층(331)을 포함할 수 있다. 한 실시예에 따르면, 광열 변환층(321)은 적어도 하나 이상의 패턴이 형성될 수 있다. 한 실시예에 따르면, 광열 변환층(321)은 적어도 하나 이상의 패턴을 이용하여 부착된 적어도 하나 이상의 마이크로 엘이디 칩(20)을 선택적으로 조사할 수 있다.
한 실시예에 따르면, 광열 변환층(321)은 마이크로 엘이디 칩(20)이 부착된 부분에만 패턴이 형성되어 짐으로서, 적어도 하나 이상의 마이크로 엘이디 칩(20)이 회로 기판(11) 상에 전사될 수 있다. 예컨대, 광열 변환층(321)은 패턴이 형성된 부분에만 레이져(L2) 광이 조사되어 광열 변화가 발생함으로서, 제1접착층(331)의 일부(331a)는 하방으로 볼록하게 변하며, 부착된 마이크로 엘이디 칩(20)은 회로 기판(11)쪽으로 이동할 수 있다. 이는 제1접착층(331)에서 광열 변환층이 없어서 레이져(L2) 광에 반응하지 않고, 통과되는 부분(331b)과 구별될 수 있다.
이러한 광열 변화에 의해 제1접착층(331)의 일부, 즉 광열 변환층(321)의 일부와 접한 일부분은 변형이 발생할 수 있다. 예컨대, 각각의 변형된 부분(331a)은 하방으로 볼록한 형상일 수 있다. 볼록한 변형된 부분(331a)이 레이져 광에 의해 융제된 부분일 수 있다.
한 실시예에 따르면, 레이져(L2)는 복수 개의 마이크로 엘이디 칩(20)들에 조사하여서, 대략적으로 동시적으로 각각의 마이크로 엘이디 칩(20)은 제1접착층(331)에서 분리되어 제2접착층(14) 상에 부착될 수 있다.
한 실시예에 따르면, 제1접착층(331)에 부착된 정열된 복수 개의 마이크로 엘이디 칩(20)들은 레이져 광 조사에 의해서, 제2접착층(14) 상에 동시적으로 부착될 수 있다.
한 실시예에 따르면, 광열 변환층(321)에 형성된 적어도 하나 이상의 패턴은 photolithography 공정을 통해서 형성될 수 있다. 예컨대, 패턴은 광열 변환층(321)의 원하는 부분에만 형성시켜서, 선택적으로 마이크로 엘이디 칩(20)의 전사가 가능할 수 있다.
도 6은 본 개시의 다양한 다른 실시예에 따른 마이크로 엘이디 디스플레이 제조 과정 중, 마이크로 엘이디 칩의 전사 과정을 확대하여 나타내는 단면도이다.
도 6을 참조하면, 한 실시예에 따르면, 캐리어 기판(31) 위에 배치된 레이져(L3)로부터 복수 개의 마이크로 엘이디 칩(20)에 레이져 광이 조사될 수 있다. 한 실시예에 따르면, 레이져 광은 광열 변환층(32)에 의해 광 에너지에서 열 에너지로 변환되고, 변환된 열 에너지는 복수 개의 마이크로 엘이디 칩(20)들이 부착된 제1접착층(332)에 전달될 수 있다. 전달된 열에 의해 제1접착층(332)은 융제되어 변형된 부분(332a)이 발생할 수 있다. 예컨대, 변형된 부분(332a)은 하방으로 볼록한 형상일 수 있다. 예컨대, 하방은 회로 기판(11)으로 향하는 방향일 수 있다.
한 실시예에 따르면, 이러한 제1접착층(332)의 변형에 의해 부착되었던 복수 개의 마이크로 엘이디 칩(20)들은 제1접착층(332)에서 분리되어, 제2접착층(14) 상에 부착될 수 있다. 예컨대, 분리된 마이크로 엘이디 칩(20)은 자중에 의한 낙하 또는 제1접착층(332)의 융제(ablation)에 의한 제팅(jetting)으로 이동할 수 있다.
한 실시예에 따르면, 캐리어 기판(31) 또는 회로 기판(11)을 전후좌우로 이동시킴으로서 배열된 복수 개의 마이크로 엘이디 칩(20)이 회로 기판(11)으로의 전사 동작(transferring)이 이루어질 수 있다.
한 실시예에 따르면, 레이져(L3)가 조사(lighting)할 수 있는 면적이 무한대이기 때문에, 광열 변환층(32)의 조사 면적을 크게 할수록 한번에 전사할 수 있는 마이크로 엘이디 칩(20)들은 무한대일 수 있다.
도 7은 본 개시의 다양한 다른 실시예에 따른 마이크로 엘이디 디스플레이 제조 과정 중, 마이크로 엘이디 칩의 전사 과정을 확대하여 나타내는 단면도이다.
도 7을 참조하면, 한 실시예에 따르면, 캐리어 기판(31)과 레이져(L4) 사이에 마스크(35)가 배치될 수 있다. 한 실시예에 따르면, 레이져(L4)는 마스크(35)에 의해 일부 광은 마스크(35)를 통과하고, 일부 광은 마스크를 통과하지 않음으로서, 선택적으로 마이크로 엘이디 칩(20)에 조사될 수 있다. 예컨대, 레이져(L4)로부터 조사된 광 중, 일부는 마스크(35)를 통과하여 제1접착층(33)에 조사될 수 있다.
한 실시예에 따르면, 레이져 광은 광열 변환층(32)에 의해 광 에너지에서 열 에너지로 변환되고, 변환된 열 에너지는 복수 개의 마이크로 엘이디 칩(20)들이 부착된 제1접착층(33)에 전달될 수 있다. 전달된 열에 의해 제1접착층(33)은 융제되어 복수개의 변형된 부분(33a)이 발생할 수 있다. 예컨대, 각각의 변형된 부분(33a)은 하방으로 볼록한 형상일 수 있다. 한 실시예에 따르면, 이러한 제1접착층(33)의 변형에 의해 부착되었던 복수 개의 마이크로 엘이디 칩(20)들은 제1접착층(33)에서 분리되어, 제2접착층(14) 상에 부착될 수 있다. 예컨대, 분리된 마이크로 엘이디 칩(20)은 자중에 의한 낙하 또는 제1접착층(33)의 융제에 의한 제팅으로 이동할 수 있다.
한 실시예에 따르면, 마스크(35)를 이용한 레이져(L4) 조사는 동시적으로 선택적으로 복수 개의 마이크로 엘이디 칩(20)들을 전사할 수 있다.
한 실시예에 따르면, 캐리어 기판(31) 또는 회로 기판(11)을 전후좌우로 이동시킴으로서 배열된 복수 개의 마이크로 엘이디 칩(20)이 회로 기판(11)으로의 전사 동작이 순차적으로 이루어질 수 있다.
도 8은 본 개시의 다양한 실시예에 따른 디스플레이 제작 방법을 이용하여 제작된 마이크로 엘이디 디스플레이를 나타내는 평면도이다.
도 8을 참조하면, 부품화된 마이크로 엘이디 디스플레이(600)는 메인 보드에 실장되어서 대화면 디스플레이로 제작될 수 있으며, 다양한 사이즈의 디스플레이로 제작될 수 있다.
도 9는 본 개시의 다양한 실시예에 따른 디스플레이 제작 방법을 이용하여 제작된 마이크로 엘이디 디스플레이(710)를 합체한 대화면 사이즈의 디스플레이를 나타내는 평면도이다.
도 9를 참조하면, 도 2a 내지 도 4에 도시된 제작 과정을 거쳐서 제작된 마이크로 엘이디 디스플레이(710)를 복수 개로 조립하여서, 보다 다양한 광폭의 마이크로 엘이디 디스플레이(700)(예컨대 대형 티브이나 광고판 등)를 제작할 수 있다.
본 명세서와 도면에 개시된 본 개시의 다양한 실시예들은 본 개시의 기술 내용을 쉽게 설명하고 본 개시의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 개시의 범위를 한정하고자 하는 것은 아니다. 따라서 본 개시의 범위는 여기에 개시된 실시 예들 이외에도 본 개시의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 마이크로 엘이디 디스플레이의 제작 방법에 있어서,
    캐리어 기판의 제1면에 광열 변환층이 도포되는 제1과정;
    상기 광열 변환층 상에 제1접착층이 형성되는 제2과정;
    상기 제1접착층 상에 복수 개의 마이크로 엘이디 칩들이 정렬되는 제3과정;
    상기 복수 개의 마이크로 엘이디 칩들을 회로 기판 상에 제1거리로 위치시키는 제4과정;
    상기 복수 개의 마이크로 엘이디 칩들에 레이져를 조사하는 제5과정; 및
    상기 광열 변환층에 의해 상기 제1접착층이 변형되어서, 상기 복수 개의 마이크로 엘이디 칩들이 상기 제1접착층에서 이탈하여 상기 회로 기판 상에 부착되는 제6과정을 포함하는 방법.
  2. 제1항에 있어서, 상기 광열 변환층은 광 에너지를 열 에너지로 변환시켜서, 상기 각각의 마이크로 엘이디 칩이 부착된 제1접착층을 변형시키는 방법
  3. 제2항에 있어서, 상기 제1접착층의 변형된 부분은 하방으로 볼록한 형상인 방법.
  4. 제1항에 있어서, 상기 회로 기판은
    일면에 복수 개의 도전 입자들을 포함하는 도전성 필름; 및
    상기 도전성 필름 상에 도포된 제2접착층이 형성되고,
    상기 제2접착층 상에 복수 개의 마이크로 엘이디 칩들이 부착되는 방법.
  5. 제1항에 있어서, 상기 제1거리는 150 마이크로 미터 이하인 방법.
  6. 제1항에 있어서, 상기 제6과정에서, 상기 복수 개의 마이크로 엘이디 칩들은 상기 제1접착층의 변형에 의해 상기 제2접착층 상에 전사되는 방법.
  7. 제1항에 있어서, 상기 제2접착층은 상기 캐리어 기판으로부터 분리된 복수 개의 마이크로 엘이디 칩들의 운동 에너지를 흡수하고, 부착된 복수 개의 마이크로 엘이디 칩들을 임시 고정하는 방법.
  8. 제4항에 있어서, 상기 복수 개의 도전 입자들은 주석, 비스무스, 인듐, 구리, 니켈, 금 또는 은 중 어느 하나를 포함하는 방법.
  9. 제1항에 있어서, 상기 레이져 또는 상기 회로 기판은 좌우나 전후 방향으로 이동가능한 방법.
  10. 제1항에 있어서, 상기 캐리어 기판은 상기 레이져 광이 투과할 수 있는 파장을 가지는 방법.
  11. 제1항에 있어서, 상기 회로 기판 및 상기 캐리어 기판은 각각 글래스, 세라믹 또는 합성수지 중 어느 하나의 재질인 방법.
  12. 제1항에 있어서, 상기 광열 변환층은 적어도 하나 이상의 패턴을 포함하며, 상기 적어도 하나 이상의 패턴에 의해 선택적으로 상기 마이크로 엘이디 칩이 조사되는 방법.
  13. 제1항에 있어서, 상기 캐리어 기판의 제1면과 반대인 제2면에 마스크가 배치되며, 상기 마스트에 의해 선택적으로 상기 마이크로 엘이디 칩이 조사되는 방법.
  14. 제1항에 있어서, 상기 레이져는 상기 각각의 마이크로 엘이디 칩 또는 상기 복수 개의 마이크로 엘이디 칩의 조사가 가능한 방법.
  15. 제1항에 있어서, 상기 광열 변환층의 두께 및 재료를 변경하여, 상기 제1접착층의 변형 정도를 제어하는 방법.
  16. 제1항에 있어서, 상기 광열 변환층은 상기 레이져 광을 열로 변환시키는 방법
  17. 제16항에 있어서, 상기 제1접착층은 상기 광열 변환층과 부착된 적어도 일부분이 융제된 후, 하방으로 볼록하게 변형되는 부분이 발생하는 방법.
  18. 제17항에 있어서, 상기 제1접착층의 변형된 부분은 적어도 한 개 이상 형성되는 방법.
  19. 마이크로 엘이디 디스플레이에 있어서,
    회로 기판;
    상기 회로 기판 일면에 접합되며, 복수 개의 도전 입자들을 포함하는 도전성 필름;
    상기 도전성 필름 상에 부착되는 복수 개의 마이크로 엘이디 칩들; 및
    상기 복수 개의 도전 입자들에 의해 상기 마이크로 엘이디 칩들의 접속 패드와 상기 회로 부분 사이에 형성되는 도전 구조를 포함하는 디스플레이.
  20. 제16항에 있어서, 상기 복수 개의 도전성 입자들은 소성 변형되어서, 상기 도전 구조의 일부가 되는 디스플레이.
KR1020190108845A 2019-09-03 2019-09-03 마이크로 엘이디 디스플레이 및 이의 제작 방법 KR20210027848A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190108845A KR20210027848A (ko) 2019-09-03 2019-09-03 마이크로 엘이디 디스플레이 및 이의 제작 방법
PCT/KR2020/011707 WO2021045482A1 (en) 2019-09-03 2020-09-01 Micro led display and method for manufacturing the same
US17/010,231 US20210066243A1 (en) 2019-09-03 2020-09-02 Micro led display and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190108845A KR20210027848A (ko) 2019-09-03 2019-09-03 마이크로 엘이디 디스플레이 및 이의 제작 방법

Publications (1)

Publication Number Publication Date
KR20210027848A true KR20210027848A (ko) 2021-03-11

Family

ID=74680061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190108845A KR20210027848A (ko) 2019-09-03 2019-09-03 마이크로 엘이디 디스플레이 및 이의 제작 방법

Country Status (3)

Country Link
US (1) US20210066243A1 (ko)
KR (1) KR20210027848A (ko)
WO (1) WO2021045482A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243736A1 (ko) * 2022-06-13 2023-12-21 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2024034858A1 (ko) * 2022-08-08 2024-02-15 삼성전자주식회사 에너지를 수확하는 발광 다이오드 유닛 및 디스플레이 모듈

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048499B (zh) * 2019-12-16 2022-05-13 业成科技（成都）有限公司 微发光二极管显示面板及其制备方法
TWI762953B (zh) * 2020-06-16 2022-05-01 台灣愛司帝科技股份有限公司 利用巨量轉移發光二極體晶片的面板製造方法
CN113611786B (zh) * 2021-08-02 2022-09-27 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法
WO2023010293A1 (zh) * 2021-08-03 2023-02-09 重庆康佳光电技术研究院有限公司 巨量转移方法、led显示器件及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733208B1 (ko) * 2004-10-11 2007-06-27 삼성전기주식회사 플립칩 실장 기술을 이용한 반도체 패키지
WO2018035668A1 (en) * 2016-08-22 2018-03-01 Goertek.Inc Micro-led transfer method, manufacturing method and device
US10325893B2 (en) * 2016-12-13 2019-06-18 Hong Kong Beida Jade Bird Display Limited Mass transfer of micro structures using adhesives
KR20220132027A (ko) * 2017-06-12 2022-09-29 쿨리케 & 소파 네덜란드 비.브이. 개별 부품들의 기판 상으로의 병렬적 조립
KR101959057B1 (ko) * 2017-07-21 2019-03-18 한국광기술원 마이크로 led칩 전사방법 및 전사장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243736A1 (ko) * 2022-06-13 2023-12-21 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2024034858A1 (ko) * 2022-08-08 2024-02-15 삼성전자주식회사 에너지를 수확하는 발광 다이오드 유닛 및 디스플레이 모듈

Also Published As

Publication number Publication date
US20210066243A1 (en) 2021-03-04
WO2021045482A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
KR20210027848A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
EP3823030B1 (en) Method for manufacturing a micro-led display
JP6283679B2 (ja) ベア・チップ・ダイをボンディングする方法
KR20210019323A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
US11404403B2 (en) Micro LED display module and method of manufacturing the same
TWI809246B (zh) 固晶結構及其製造方法
TWI786126B (zh) 發光裝置、其製造方法及顯示模組
KR20210140886A (ko) 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
TW201133729A (en) Semiconductor chip assembly with post/base heat spreader and conductive trace
JP2022054148A (ja) 電子部品実装方法及びマイクロｌｅｄディスプレイの製造方法
JP2020167251A (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
CN117594726A (zh) 一种led封装器件的制备方法
KR20200136807A (ko) 디스플레이 장치, 소스 기판 구조체, 구동 기판 구조체, 및 디스플레이 장치의 제조 방법
CN114121914A (zh) 显示面板及其制作方法、显示装置
WO2020242176A1 (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
WO2023127585A1 (ja) 表示装置製造用治具、表示装置の製造方法、表示装置製造用治具を用いて製造された表示装置、及び表示装置の製造方法を用いて製造された表示装置
WO2024070369A1 (ja) 接続構造体
JP2020194089A (ja) 転写部材、転写部材の製造方法及び発光基板の製造方法
CN214203726U (zh) 显示面板以及发光元件平坦接合装置
JP2020188244A (ja) 発光基板、表示装置及び発光基板の製造方法
JP2023121118A (ja) 接続構造体の製造方法、及び個片化接着フィルムの転写方法
JPH01216546A (ja) 基板上のｉｃチップの実装構造