KR20210026895A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20210026895A
KR20210026895A KR1020190108316A KR20190108316A KR20210026895A KR 20210026895 A KR20210026895 A KR 20210026895A KR 1020190108316 A KR1020190108316 A KR 1020190108316A KR 20190108316 A KR20190108316 A KR 20190108316A KR 20210026895 A KR20210026895 A KR 20210026895A
Authority
KR
South Korea
Prior art keywords
block
blocks
storage area
memory
data
Prior art date
Application number
KR1020190108316A
Other languages
English (en)
Inventor
신범주
염윤정
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190108316A priority Critical patent/KR20210026895A/ko
Priority to US16/823,155 priority patent/US11481135B2/en
Priority to CN202010377163.7A priority patent/CN112445420B/zh
Publication of KR20210026895A publication Critical patent/KR20210026895A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 향상된 버퍼 영역 관리 성능을 갖는, 제1 저장 영역 및 제2 저장 영역을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는 메모리 동작 제어부 및 블록 정보 관리부를 포함한다. 메모리 동작 제어부는 제1 저장 영역의 노멀 블록들 중 희생 블록과 타겟 블록을 선택하고, 희생 블록에 저장된 데이터를 타겟 블록에 프로그램하는 블록 병합 동작을 수행하고, 제1 저장 영역의 블록들에 저장된 데이터를 제2 저장 영역의 블록들로 복사하는 데이터 이주 동작을 수행하도록 메모리 장치를 제어한다. 블록 정보 관리부는 제1 저장 영역의 블록들 각각이 노멀 블록 및 병합 블록 중 어느 것인지 여부를 나타내는 블록 맵 정보를 저장한다. 타겟 블록은 블록 병합 동작에 따라 노멀 블록에서 병합 블록으로 변경된다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 향상된 버퍼 영역 관리 성능을 갖는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 제1 저장 영역 및 제2 저장 영역을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는 메모리 동작 제어부 및 블록 정보 관리부를 포함한다. 메모리 동작 제어부는 제1 저장 영역의 노멀 블록들 중 희생 블록과 타겟 블록을 선택하고, 희생 블록에 저장된 데이터를 타겟 블록에 프로그램하는 블록 병합 동작을 수행하고, 제1 저장 영역의 블록들에 저장된 데이터를 제2 저장 영역의 블록들로 복사하는 데이터 이주 동작을 수행하도록 메모리 장치를 제어한다. 블록 정보 관리부는 제1 저장 영역의 블록들 각각이 노멀 블록 및 병합 블록 중 어느 것인지 여부를 나타내는 블록 맵 정보를 저장한다. 타겟 블록은 블록 병합 동작에 따라 노멀 블록에서 병합 블록으로 변경된다.
본 발명의 실시 예에 따른 저장 장치는 메모리 장치 및 메모리 컨트롤러를 포함한다. 메모리 장치는 제1 저장 영역 및 제2 저장 영역을 포함한다. 메모리 컨트롤러는 제1 저장 영역의 노멀 블록들 중 희생 블록과 타겟 블록을 선택하고, 희생 블록에 저장된 데이터를 타겟 블록에 프로그램하는 블록 병합 동작을 수행하고, 제1 저장 영역의 블록들에 저장된 데이터를 제2 저장 영역의 블록들로 복사하는 데이터 이주 동작을 수행하도록 메모리 장치를 제어한다.
본 발명의 실시 예에 따른 제1 저장 영역 및 제2 저장 영역을 포함하는 저장 장치의 동작 방법은, 제1 저장 영역의 노멀 블록들 중 희생 블록에 저장된 데이터를 노멀 블록들 중 타겟 블록에 프로그램하는 블록 병합 동작을 수행하는 단계; 및 제1 저장 영역의 블록들에 저장된 데이터를 제2 저장 영역의 블록들로 복사하는 데이터 이주 동작을 수행하는 단계를 포함한다. 타겟 블록은 블록 병합 동작에 따라 노멀 블록에서 병합 블록으로 변경된다.
본 기술에 따르면 향상된 버퍼 영역 관리 성능을 갖는 저장 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 실시 예에 따른 블록 병합 동작을 설명하기 위한 도면이다.
도 5는 도 4의 멀티 레벨 셀(Multi Level Cell, MLC) 프로그램 방식을 설명하기 위한 도면이다.
도 6은 실시 예에 따른 데이터 이주 동작을 설명하기 위한 도면이다.
도 7은 실시 예에 따른 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 8은 실시 예에 따른 메모리 장치의 아이들 구간을 설명하기 위한 도면이다.
도 9는 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 10은 도 7의 블록 맵 정보를 설명하기 위한 도면이다.
도 11a는 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 11b는 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 12a는 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 12b는 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(300)의 제어에 따라 데이터를 저장하는 장치이다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다.
메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
실시 예에서, 메모리 장치(100)는 제1 블록들을 포함하는 제1 저장 영역(141) 및 제2 블록들을 포함하는 제2 저장 영역(142)을 포함할 수 있다. 제1 저장 영역(141)은 미리 설정된 개수의 제1 블록들을 포함할 수 있다. 제1 블록들 각각은 노멀 블록 또는 병합 블록일 수 있다. 병합 블록은 블록 병합 동작에 의해 병합 데이터를 저장하는 블록일 수 있다. 예를 들어, 두 개의 노멀 블록들 중 하나의 블록에 저장된 데이터를 다른 하나의 블록에 프로그램하는 블록 병합 동작이 수행되면, 다른 하나의 블록은 노멀 블록에서 병합 블록으로 변경될 수 있다.
실시 예에서, 제1 저장 영역(141)의 노멀 블록들은 n(n은 1이상의 자연수) 비트를 저장하는 메모리 셀들을 포함할 수 있다. 제2 블록들은 m(m은 n보다 큰 자연수) 비트를 저장하는 메모리 셀들을 포함할 수 있다.
실시 예에서, 제1 저장 영역(141)의 블록들에 저장된 데이터를 제2 저장 영역(142)의 블록들로 옮기는 동작은 데이터 이주 동작일 수 있다. 구체적으로, 제1 저장 영역(141)의 선택된 블록들에 저장된 데이터는 제2 저장 영역(142)의 블록들에 복사될 수 있다. 이후 제1 저장 영역(141)의 선택된 블록들은 다른 입력 데이터를 저장하기 위한 프리 블록으로 사용될 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 아이들 구간 판단부(210), 메모리 동작 제어부(220) 및 블록 정보 관리부(230)를 포함할 수 있다.
아이들 구간 판단부(210)는 메모리 장치(100)의 상태를 기초로 메모리 장치(100)의 아이들 구간을 예측할 수 있다.
아이들 구간은 메모리 장치(100)가 호스트(300)의 요청에 따른 동작을 수행하지 않는 구간일 수 있다. 구체적으로, 아이들 구간은 호스트(300)로부터 입력된 요청에 따른 동작이 완료된 이후부터 호스트(300)로부터 새로운 요청이 입력되기 전까지의 구간일 수 있다. 또는 아이들 구간은 커맨드 큐가 비워진 이후부터 호스트(300)의 요청에 따른 새로운 커맨드가 입력되기 전까지의 구간일 수 있다.
아이들 구간 판단부(210)는 메모리 장치(100)의 이전 아이들 구간 값들을 이용하여 현재의 아이들 구간을 예측할 수 있다. 아이들 구간 판단부(210)는 예측한 아이들 구간에 관한 정보를 메모리 동작 제어부(220)에 제공할 수 있다.
실시 예에서, 메모리 동작 제어부(220)는 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 블록 병합 동작은 제1 저장 영역(141)의 두 개의 노멀 블록들 중 하나의 노멀 블록에 저장된 데이터를 다른 하나의 노멀 블록에 병합하여 프로그램하는 동작일 수 있다.
예를 들어, 메모리 동작 제어부(220)는 제1 저장 영역(141)의 노멀 블록들 중 희생 블록과 타겟 블록을 선택할 수 있다. 메모리 동작 제어부(220)는 블록 정보 관리부(230)가 제공하는 블록 에이징 정보 또는 프로그램-소거 사이클 정보를 기초로 블록 병합 동작시 희생 블록과 타겟 블록을 선택할 수 있다.
메모리 동작 제어부(220)는 희생 블록에 저장된 데이터를 타겟 블록에 프로그램하도록 메모리 장치(100)를 제어할 수 있다. 블록 병합 동작이 수행된 타겟 블록은 노멀 블록에서 병합 블록으로 변경될 수 있다. 병합 블록은 병합된 데이터를 저장하는 메모리 블록일 수 있다.
블록 병합 동작이 수행된 이후, 희생 블록은 데이터 블록에서 프리 블록으로 변경될 수 있다. 데이터 블록은 유효 데이터를 저장하는 블록일 수 있다. 프리 블록은 유효 데이터를 저장하지 않는 블록일 수 있다. 즉, 블록 병합 동작에 의해 제1 저장 영역(141)에서 새롭게 하나의 프리 블록이 확보될 수 있다.
메모리 동작 제어부(220)는 블록 병합 동작을 수행한 이후 희생 블록에 새로운 데이터를 저장하기 위해 희생 블록을 소거하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 메모리 동작 제어부(220)는 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 데이터 이주 동작은 제1 저장 영역(141)의 블록들에 저장된 데이터를 제2 저장 영역(142)의 블록들로 옮기는 동작일 수 있다.
예를 들어, 메모리 동작 제어부(220)는 제1 저장 영역(141)의 블록들 중 적어도 둘 이상의 블록들에 저장된 데이터를 제2 저장 영역(142)의 블록에 복사하도록 메모리 장치(100)를 제어할 수 있다.
데이터 이주 동작이 수행된 이후, 적어도 둘 이상의 블록들은 데이터 블록에서 프리 블록으로 변경될 수 있다. 즉, 데이터 이주 동작에 의해 제1 저장 영역(141)에서 새롭게 적어도 둘 이상의 프리 블록이 확보될 수 있다.
메모리 동작 제어부(220)는 선택된 적어도 둘 이상의 블록들에 새로운 데이터를 저장하기 위해 선택된 적어도 둘 이상의 블록들을 소거하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 메모리 동작 제어부(220)는 아이들 구간 판단부(210)가 예측한 아이들 구간을 기초로 블록 병합 동작 또는 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
예를 들어, 메모리 동작 제어부(220)는 예측한 아이들 구간이 제1 임계 값보다 크거나 같고, 제2 임계 값보다 작으면 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 메모리 동작 제어부(220)는 예측한 아이들 구간이 제2 임계 값보다 크거나 같으면 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 메모리 동작 제어부(220)는 블록 정보 관리부(230)가 제공하는 블록 맵 정보를 기초로 블록 병합 동작 또는 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
예를 들어, 메모리 동작 제어부(220)는 제1 저장 영역(141)에 포함된 프리 블록의 개수가 제1 임계 개수보다 적거나 같으면 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 메모리 동작 제어부(220)는 제1 저장 영역(141)에 포함된 프리 블록의 개수가 제1 임계 개수보다 크고 제2 임계 개수보다 적거나 같으면 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
예를 들어, 메모리 동작 제어부(220)는 제1 저장 영역(141)에 포함된 병합 블록의 개수가 기준 개수보다 많거나 같으면 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 블록 정보 관리부(230)는 제1 저장 영역(141)의 블록들에 관한 정보들을 저장하고 업데이트할 수 있다.
블록 정보 관리부(230)는 블록 맵 정보를 저장할 수 있다. 블록 맵 정보는 제1 저장 영역(141)의 블록들 각각이 노멀 블록 및 병합 블록 중 어느 것인지를 나타낼 수 있다. 병합 블록은 두 개의 노멀 블록에 저장된 데이터를 병합한 데이터를 저장하는 메모리 블록일 수 있다.
블록 맵 정보는 제1 저장 영역(141)의 블록들 각각이 데이터 블록 및 프리 블록 중 어느 것인지를 나타낼 수 있다. 데이터 블록은 유효 데이터를 저장하는 메모리 블록일 수 있다. 프리 블록은 유효 데이터를 저장하지 않는 메모리 블록일 수 있다. 프리 블록은 무효 데이터만을 저장하는 메모리 블록일 수 있다.
블록 정보 관리부(230)는 블록 에이징 정보를 저장할 수 있다. 블록 에이징 정보는 제1 저장 영역(141)의 노멀 블록들 각각의 마지막 프로그램 동작이 수행되고 경과한 시간인 최종 프로그램 경과 시간을 나타낼 수 있다.
블록 정보 관리부(230)는 프로그램-소거 사이클 정보를 저장할 수 있다. 블록 에이징 정보는 제1 저장 영역(141)의 노멀 블록들 각각의 프로그램-소거 사이클을 나타낼 수 있다.
블록 정보 관리부(230)는 블록 맵 정보, 블록 에이징 정보 및 프로그램-소거 사이클 정보를 메모리 동작 제어부(220)에 제공할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
실시 예에서 행 라인들(RL)은 로컬 라인 그룹들에 포함된 로컬 라인들일 수 있다. 로컬 라인 그룹은 하나의 메모리 블록에 대응될 수 있다. 로컬 라인 그룹은 드레인 선택 라인, 로컬 워드라인들 및 소스 선택 라인을 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스(RADD)를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스(RADD)에 따라 전압 생성부(122)로부터 제공받은 전압들을 적어도 하나의 워드라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압(Vop)들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압(Vop)들을 생성할 것이다.
생성된 복수의 동작 전압(Vop)들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제 m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 로우 어드레스(RADD)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 3을 참조하면, 제1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제1 내지 제m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 3에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m, (m은 양의 정수))을 포함할 수 있다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 제1 내지 제m 비트 라인들(BL1~BLm)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn, (n은 양의 정수)) 및 소스 선택 트랜지스터(SST)를 포함한다.
제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 드레인 선택 트랜지스터(DST)의 게이트 단자는 드레인 선택 라인(DSL1)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트 단자 각각은 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 소스 선택 트랜지스터(SST)의 게이트 단자는 소스 선택 라인(SSL1)에 연결된다.
설명의 편의를 위해 복수의 셀 스트링들(CS1_1~CS1_m) 중 제1 셀 스트링(CS1_1)을 기준으로 셀 스트링의 구조를 설명한다. 하지만 나머지 셀 스트링들(CS1_2~CS1_m) 각각도 제1 셀 스트링(CS1_1)과 마찬가지로 구성됨이 이해될 것이다.
제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 드레인 단자는 제1 비트 라인(BL1)에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 소스 단자는 제1 셀 스트링(CS1_1)에 포함된 제1 메모리 셀(MC1)의 드레인 단자에 연결된다. 제1 내지 제n 메모리 셀들(MC1~MCn)은 서로 직렬로 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 드레인 단자는 제1 셀 스트링(CS1_1)에 포함된 제n 메모리 셀(MCn)의 소스 단자에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 소스 단자는 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 2의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(130)에 의해 제어된다. 제1 내지 제m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
도 4는 실시 예에 따른 블록 병합 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 제1 블록(BLK 1) 및 제2 블록(BLK2)은 도 1을 참조하여 설명된 제1 저장 영역의 노멀 블록들일 수 있다. 제1 저장 영역의 노멀 블록들은 1비트 데이터를 저장하는 싱글 레벨 셀들을 포함하는 SLC 블록들로 가정하여 설명한다. 노멀 블록들에 포함된 메모리 셀이 저장하는 데이터 비트의 개수는 본 실시 예에 제한되지 않는다.
제1 블록(BLK1) 및 제2 블록(BLK2)은 유효 데이터를 저장하는 데이터 블록일 수 있다.
제1 블록(BLK1)은 제1 내지 제4 데이터 청크(D1~D4)를 저장할 수 있다. 제2 블록(BLK2)은 제5 내지 제8 데이터 청크(D5~D8)를 저장할 수 있다.
도 4에서, 제1 블록(BLK1)은 희생 블록이고, 제2 블록(BLK2)은 타겟 블록일 수 있다. 제1 블록(BLK1)에 저장된 데이터를 제2 블록(BLK2)에 프로그램하는 블록 병합 동작이 수행될 수 있다.
제2 블록(BLK2)은 멀티 레벨 셀(Multi Level Cell, MLC) 프로그램 방식에 의해 제1 블록(BLK1)에 저장된 제1 내지 제4 데이터 청크(D1~D4)와 제5 내지 제8 데이터 청크(D5~D8)를 병합하여 저장할 수 있다.
구체적으로, 제1 블록(BLK1)에 저장된 제1 내지 제4 데이터 청크(D1~D4)는 제2 블록(BLK2)에 최상위 비트(Most Significant Bit, MSB) 데이터로 프로그램될 수 있다. 제2 블록(BLK2)에 기존에 저장된 제5 내지 제8 데이터 청크(D5~D8)는 최하위 비트(Least Significant Bit, LSB) 데이터로 프로그램 될 수 있다. MLC 프로그램 방식은 도 5에서 상세히 후술하기로 한다
제2 블록(BLK2)은 블록 병합 동작에 의해 노멀 블록에서 병합 블록으로 변경될 수 있다. 병합 블록은 두 개의 노멀 블록에 저장된 데이터를 병합한 데이터를 저장하는 메모리 블록일 수 있다.
제1 블록(BLK1)은 데이터 블록에서 프리 블록으로 변경될 수 있다. 프리 블록은 새로운 데이터를 저장하기 위해 소거될 수 있다.
블록 병합 동작에 의해 유효 데이터를 저장하는 두 개의 노멀 블록들(BLK1, BLK2) 중 하나의 노멀 블록(BLK1)이 프리 블록으로 확보될 수 있다. 두 개의 노멀 블록들 중 다른 하나의 노멀 블록(BLK2)은 병합 블록으로 변경될 수 있다.
도 5는 도 4의 멀티 레벨 셀(Multi Level Cell, MLC) 프로그램 방식을 설명하기 위한 도면이다.
도 5를 참조하면, 싱글 레벨 셀(Single Level Cell, SLC)은 소거 상태(E) 및 프로그램 상태(P) 중 어느 하나의 상태를 갖도록 프로그램 될 수 있다. 싱글 레벨 셀은 각 상태에 대응되는 1비트 데이터를 저장할 수 있다. 예를 들어, 소거 상태(E)에 대응되는 데이터는 '1'이고, 프로그램 상태(P)에 대응되는 데이터는 '0'일 수 있다. 각 상태에 대응되는 데이터는 본 실시 예에 제한되지 않는다.
멀티 레벨 셀은 소거 상태(E) 및 복수의 프로그램 상태들(P1, P2, P3) 중 어느 하나의 상태를 갖도록 프로그램 될 수 있다. 멀티 레벨 셀은 각 상태에 대응되는 2비트 데이터를 저장할 수 있다. 소거 상태(E)에 대응되는 데이터는 '11'이고, 제1 프로그램 상태(P1)에 대응되는 데이터는 '01'이고, 제2 프로그램 상태(P2)에 대응되는 데이터는 '00'이고, 제3 프로그램 상태(P3)에 대응되는 데이터는 '10'일 수 있다. 각 상태에 대응되는 데이터는 본 실시 예에 제한되지 않는다.
도 4의 블록 병합 동작에 따라 희생 블록에 저장된 데이터는 타겟 블록에 프로그램 될 수 있다. 이 때, 희생 블록에 저장된 데이터는 타겟 블록에 최상위 비트(MSB) 데이터로 프로그램될 수 있다. 타겟 블록에 이전에 저장된 데이터는 타겟 블록에 최하위 비트(LSB) 데이터로 프로그램될 수 있다.
따라서, 싱글 레벨 셀에서 소거 상태(E)를 갖는 메모리 셀들은 최상위 비트(MSB) 데이터에 따라 멀티 레벨 셀에서 소거 상태(E) 또는 제1 프로그램 상태(P1)를 갖도록 프로그램될 수 있다. 싱글 레벨 셀에서 프로그램 상태(P)를 갖는 메모리 셀들은 최상위 비트(MSB) 데이터에 따라 멀티 레벨 셀에서 제2 프로그램 상태(P2) 또는 제3 프로그램 상태(P3)를 갖도록 프로그램될 수 있다.
블록 병합 동작에 따른 프로그램 방식은 본 실시 예에 제한되지 않는다. 다양한 실시 예에서, n(n은 1이상의 자연수)비트 레벨 셀들을 포함하는 두 개의 메모리 블록들 중 어느 하나의 메모리 블록에 저장된 데이터가 나머지 하나의 메모리 블록에 병합되어 프로그램될 수 있다. 이 때 나머지 하나의 메모리 블록은 2n비트 레벨 셀 프로그램 방식으로 프로그램 될 수 있다.
예를 들어, 두 개의 MLC 블록들 중 어느 하나의 MLC 블록에 저장된 데이터는 나머지 하나의 MLC 블록에 쿼드 레벨 셀(Quad Level Cell) 프로그램 방식으로 프로그램 될 수 있다.
도 6은 실시 예에 따른 데이터 이주 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 데이터 이주 동작은 도 1을 참조하여 설명된 제1 저장 영역의 제1 블록들에 저장된 데이터를 제2 저장 영역의 제2 블록들로 이동시키는 동작일 수 있다.
제1 블록들은 데이터를 임시로 저장하기 위한 버퍼 블록일 수 있다. 제2 블록들은 데이터를 저장하기 위한 메인 블록일 수 있다. 메인 블록의 메모리 셀은 버퍼 블록의 메모리 셀보다 많은 데이터 비트를 저장할 수 있다. 따라서 버퍼 블록은 메인 블록보다 프로그램 동작이나 리드 동작 속도가 빠를 수 있다. 메인 블록은 버퍼 블록보다 더 많은 데이터를 저장할 수 있다. 빠른 프로그램 동작 수행을 위해 호스트로부터 입력된 데이터는 버퍼 블록에 우선 저장되고, 이후 버퍼 블록에 저장된 데이터는 메인 블록으로 옮겨질 수 있다.
도 6에서 제1 블록들은 싱글 레벨 셀을 포함하는 SLC 블록들일 수 있다. 제2 블록은 트리플 레벨 셀을 포함하는 TLC 블록일 수 있다. 제1 블록의 메모리 셀이 저장하는 데이터 비트의 개수와 제2 블록의 메모리 셀이 저장하는 데이터 비트의 개수는 본 실시 예에 제한되지 않는다.
제1 블록들(SLC BLK1~SLC BLK3)에 저장된 데이터 청크들(D1~D3)은 제2 블록(TLC BLK1)으로 복사될 수 있다. 이후 제1 블록들(SLC BLK1~SLC BLK3)은 데이터 블록에서 프리 블록으로 변경될 수 있다. 제1 블록들(SLC BLK1~SLC BLK3)은 새로운 데이터를 저장하기 전에 소거될 수 있다.
데이터 이주 동작은 적어도 둘 이상의 버퍼 블록들에 저장된 데이터를 메인 블록으로 복사하는 동작일 수 있다. 구체적으로 데이터 이주 동작은 적어도 둘 이상의 버퍼 블록들에 저장된 데이터를 리드하고, 리드된 데이터를 메인 블록에 저장하는 동작일 수 있다.
도 4를 참조하여 설명된 블록 병합 동작은 두 개의 노멀 블록들 중 하나의 노멀 블록에 저장된 데이터를 다른 하나의 노멀 블록에 병합하여 저장하는 동작일 수 있다. 구체적으로 하나의 노멀 블록에 저장된 데이터를 리드하고, 리드된 데이터를 다른 하나의 노멀 블록에 저장하는 동작일 수 있다.
따라서, 블록 병합 동작은 데이터 이주 동작보다 더 적은 횟수의 리드 동작과 프로그램 동작이 수행되므로, 데이터 이주 동작보다 빠르게 수행될 수 있다. 블록 병합 동작은 하나의 프리 블록을 확보하지만, 데이터 이주 동작은 적어도 둘 이상의 프리 블록들을 확보할 수 있다.
도 7은 실시 예에 따른 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 장치(100)는 제1 저장 영역(141) 및 제2 저장 영역(142)을 포함할 수 있다. 제1 저장 영역(141)은 미리 설정된 개수의 제1 블록들을 포함할 수 있다. 제2 저장 영역(142)은 제2 블록들을 포함할 수 있다.
실시 예에서, 제1 블록들 각각은 노멀 블록 또는 병합 블록일 수 있다. 병합 블록은 블록 병합 동작에 의해 병합 데이터를 저장하는 블록일 수 있다.
제1 블록들 중 노멀 블록들은 n(n은 1이상의 자연수) 비트를 저장하는 메모리 셀들을 포함할 수 있다. 제2 블록들은 m(m은 n보다 큰 자연수) 비트를 저장하는 메모리 셀들을 포함할 수 있다.
실시 예에서, 제1 블록들 각각은 데이터 블록 또는 프리 블록일 수 있다. 데이터 블록은 유효 데이터를 저장하는 블록이고, 프리 블록은 유효 데이터를 저장하지 않는 블록일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 아이들 구간 판단부(210), 메모리 동작 제어부(220) 및 블록 정보 관리부(230)를 포함할 수 있다.
아이들 구간 판단부(210)는 메모리 장치(100)의 상태를 기초로 메모리 장치(100)의 아이들 구간을 예측할 수 있다. 아이들 구간은 메모리 장치(100)가 호스트로부터 이전에 입력된 요청에 따른 동작을 모두 완료하여, 호스트로부터 새로운 요청이 입력될 때까지 호스트의 요청에 따른 동작을 수행하지 않는 구간일 수 있다.
아이들 구간 판단부(210)는 메모리 장치(100)의 이전 아이들 구간들을 이용하여 현재 아이들 구간을 예측할 수 있다.
실시 예에서, 아이들 구간 판단부(210)는 이전 아이들 구간 값들 중 최근 순으로 미리 설정된 개수만큼 아이들 구간 값들을 선택할 수 있다. 아이들 구간 판단부(210)는 보정 계수를 이용하여 선택된 아이들 구간 값들을 보정할 수 있다. 아이들 구간 판단부(210)는 현재 아이들 구간의 값을 예측하기 위해, 보정된 아이들 구간 값들의 총합, 평균 값, 중간 값, 최저 값 또는 최고 값을 이용할 수 있다.
아이들 구간 판단부(210)는 예측한 아이들 구간에 관한 정보를 병합 제어부(221) 및 이주 제어부(222)에 제공할 수 있다.
메모리 동작 제어부(220)는 병합 제어부(221) 및 이주 제어부(222)를 포함할 수 있다. 메모리 동작 제어부(220)는 블록 병합 동작 또는 데이터 이주 동작에 따라 제1 저장 영역(141)의 블록들이 처리된 결과를 나타내는 블록 처리 정보를 블록 정보 관리부(230)에 제공할 수 있다.
실시 예에서, 병합 제어부(221)는 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
예를 들어, 병합 제어부(221)는 제1 저장 영역(141)의 노멀 블록들 중 희생 블록과 타겟 블록을 선택할 수 있다. 병합 제어부(221)는 블록 정보 관리부(230)가 제공하는 블록 에이징 정보(232) 또는 프로그램-소거 사이클 정보(233)를 기초로 블록 병합 동작시 희생 블록과 타겟 블록을 선택할 수 있다.
실시 예에서 병합 제어부(221)는 제1 저장 영역(141)의 노멀 블록들 중 희생 블록보다 최종 프로그램 경과 시간이 짧거나 프로그램-소거 사이클이 높은 노멀 블록을 타겟 블록으로 선택할 수 있다.
병합 제어부(221)는 희생 블록에 저장된 데이터를 타겟 블록에 프로그램하도록 메모리 장치(100)를 제어할 수 있다. 병합 제어부(221)는 희생 블록에 저장된 데이터를 리드하는 커맨드를 메모리 장치(100)에 제공할 수 있다. 병합 제어부(221)는 리드된 데이터를 타겟 블록에 프로그램하는 커맨드를 메모리 장치(100)에 제공할 수 있다. 블록 병합 동작이 수행된 타겟 블록은 노멀 블록에서 병합 블록으로 변경될 수 있다. 블록 병합 동작이 수행된 이후, 희생 블록은 데이터 블록에서 프리 블록으로 변경될 수 있다. 희생 블록은 새로운 데이터를 저장하기 전에 소거될 수 있다.
실시 예에서, 이주 제어부(222)는 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 데이터 이주 동작은 제1 저장 영역(141)의 블록들에 저장된 데이터를 제2 저장 영역(142)의 블록들로 이동시키는 동작일 수 있다.
예를 들어, 이주 제어부(222)는 제1 저장 영역(141)의 적어도 둘 이상의 블록들에 저장된 데이터를 제2 저장 영역(142)의 블록에 복사하도록 메모리 장치(100)를 제어할 수 있다. 다양한 실시 예에서, 적어도 둘 이상의 블록들은 노멀 블록뿐만 아니라 병합 블록도 포함할 수 있다.
이주 제어부(222)는 적어도 둘 이상의 블록들에 저장된 데이터를 리드하는 커맨드를 메모리 장치(100)에 제공할 수 있다. 이주 제어부(222)는 리드된 데이터를 제2 저장 영역(142)의 블록에 프로그램하는 커맨드를 메모리 장치(100)에 제공할 수 있다. 데이터 이주 동작이 수행된 이후, 적어도 둘 이상의 블록들은 데이터 블록에서 프리 블록으로 변경될 수 있다. 적어도 둘 이상의 블록들은 새로운 데이터를 저장하기 전에 소거될 수 있다.
실시 예에서, 병합 제어부(221)는 아이들 구간 판단부(210)가 예측한 아이들 구간과 복수의 임계 값들의 비교 결과에 따라 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
예를 들어, 병합 제어부(221)는 예측한 아이들 구간이 제1 임계 값보다 크거나 같으면 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 또는 병합 제어부(221)는 예측한 아이들 구간이 제1 임계 값보다 크거나 같고, 제2 임계 값보다 작으면 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 이주 제어부(222)는 아이들 구간 판단부(210)가 예측한 아이들 구간과 제2 임계 값의 비교 결과에 따라 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 이주 제어부(222)는 예측한 아이들 구간이 제2 임계 값보다 크거나 같으면 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 병합 제어부(221)는 블록 맵 정보(231)를 기초로 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 블록 맵 정보(231)는 제1 저장 영역(141)에 포함된 프리 블록의 개수를 나타낼 수 있다.
예를 들어, 병합 제어부(221)는 제1 저장 영역(141)에 포함된 프리 블록의 개수가 제2 임계 개수보다 적거나 같으면 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 또는 병합 제어부(221)는 제1 저장 영역(141)에 포함된 프리 블록의 개수가 제1 임계 개수보다 크고 제2 임계 개수보다 적거나 같으면 블록 병합 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 이주 제어부(222)는 블록 정보 관리부(230)가 제공하는 블록 맵 정보(231)를 기초로 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 블록 맵 정보(231)는 제1 저장 영역(141)에 포함된 프리 블록의 개수를 나타낼 수 있다. 블록 맵 정보(231)는 제1 저장 영역(141)에 포함된 병합 블록의 개수를 나타낼 수 있다.
예를 들어, 이주 제어부(222)는 제1 저장 영역(141)에 포함된 프리 블록의 개수가 제1 임계 개수보다 적거나 같으면 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 이주 제어부(222)는 제1 저장 영역(141)에 포함된 병합 블록의 개수가 기준 개수보다 많거나 같으면 데이터 이주 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 블록 정보 관리부(230)는 제1 저장 영역(141)의 블록들에 관한 정보들을 저장할 수 있다. 블록 정보 관리부(230)는 블록 처리 정보를 기초로 제1 저장 영역(141)의 블록들에 관한 정보들을 업데이트할 수 있다.
블록 정보 관리부(230)는 블록 맵 정보를 저장할 수 있다. 블록 맵 정보는 제1 저장 영역(141)의 블록들 각각이 노멀 블록 및 병합 블록 중 어느 것인지를 나타낼 수 있다. 블록 맵 정보는 제1 저장 영역(141)의 블록들 각각이 데이터 블록 및 프리 블록 중 어느 것인지를 나타낼 수 있다.
블록 정보 관리부(230)는 블록 에이징 정보를 저장할 수 있다. 블록 에이징 정보는 제1 저장 영역(141)의 노멀 블록들 각각의 마지막 프로그램 동작이 수행되고 경과한 시간인 최종 프로그램 경과 시간을 나타낼 수 있다.
블록 정보 관리부(230)는 프로그램-소거 사이클 정보를 저장할 수 있다. 블록 에이징 정보는 제1 저장 영역(141)의 노멀 블록들 각각의 프로그램-소거 사이클을 나타낼 수 있다.
블록 정보 관리부(230)는 블록 맵 정보, 블록 에이징 정보 및 프로그램-소거 사이클 정보를 병합 제어부(221)에 제공할 수 있다. 블록 정보 관리부(230)는 블록 맵 정보를 이주 제어부(222)에 제공할 수 있다.
도 8은 실시 예에 따른 메모리 장치의 아이들 구간을 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 장치는 액티브 상태 또는 아이들 상태를 가질 수 있다.
액티브 상태는 메모리 장치가 호스트의 요청에 따른 동작을 수행 중인 상태일 수 있다. 아이들 상태는 메모리 장치가 호스트의 요청에 따른 동작을 수행하지 않는 상태일 수 있다. 메모리 장치는 아이들 상태일 때 호스트의 요청과 무관한 내부 동작을 수행할 수 있다.
메모리 장치가 아이들 상태인 아이들 구간은 메모리 장치의 상태를 기초로 예측될 수 있다. 구체적으로, 메모리 장치의 현재 아이들 구간은 메모리 장치의 이전 아이들 구간들에 관한 정보를 기초로 예측될 수 있다.
t1 시점 이전의 복수의 아이들 구간들(Idle1, Idle2)을 이용하여, t1시점(현재)에서 아이들 구간이 예측될 수 있다. t1 시점 이전의 아이들 구간의 개수는 본 실시 예에 제한되지 않는다.
다양한 실시 예에서, t1 시점 이전의 복수의 아이들 구간 중 최근 순으로 미리 설정된 개수의 아이들 구간이 선택될 수 있다. 최근 순으로 미리 설정된 개수를 선택하는 이유는 현재의 아이들 구간을 예측할 때 오래된 아이들 구간의 비중을 감소시키고, 최근 아이들 구간의 비중을 증가시키기 위함이다. 이로써, 메모리 장치의 최근 상태를 반영한 아이들 구간이 예측될 수 있다.
선택된 아이들 구간 값들에 보정 계수를 반영한 보정된 아이들 구간 값들이 연산될 수 있다. 보정 계수는 아이들 구간 별로 다를 수 있다. 보정된 아이들 구간 값들의 총합, 평균 값, 중간 값, 최고 값 또는 최저 값을 이용하여 현재 아이들 구간 값이 예측될 수 있다.
예를 들어, t1 시점 이전의 아이들 구간들 중 최근 순으로 2개가 선택될 수 있다. 제1 아이들 구간(Idle1)의 값에 제1 보정 계수가 곱해질 수 있다. 제2 아이들 구간(Idle2)의 값에 제2 보정 계수가 곱해질 수 있다. 제2 보정 계수는 제1 보정 계수는 다를 수 있다. 제2 보정 계수는 제1 보정 계수보다 클 수 있다.
제1 보정 계수가 0.4이고, 제2 보정 계수가 0.6으로 가정할 때, 예측된 현재 아이들 구간(Predicted Idle)의 값은 보정된 제1 아이들 구간 값과 보정된 제2 아이들 구간의 값의 총합일 수 있다.
실시 예에서, 예측된 아이들 구간(Predicted Idle)의 값이 제1 임계 값보다 크면 블록 병합 동작이 수행될 수 있다. 예측된 아이들 구간(Predicted Idle)의 값이 제2 임계 값보다 크면 데이터 이주 동작이 수행될 수 있다. 제2 임계 값은 제1 임계 값보다 클 수 있다. 다른 실시 예에서 제2 임계 값은 제1 임계 값보다 작을 수 있다.
도 9는 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 9를 참조하면, 제1 임계 값은 블록 병합 동작을 트리거시키는 아이들 구간의 최소 값일 수 있다. 제2 임계 값은 데이터 이주 동작을 트리거시키는 아이들 구간의 최소 값일 수 있다. 도 9에서, 제2 임계 값은 제1 임계 값보다 클 수 있다. 다른 실시 예에서 제2 임계 값은 제1 임계 값보다 작을 수 있다.
S901단계에서 저장 장치는 메모리 장치의 아이들 구간을 예측할 수 있다. 구체적으로 현재 시점 이전의 복수의 아이들 구간들의 값들을 이용하여 현재 시점에서의 아이들 구간의 값을 예측할 수 있다.
S903단계에서, 저장 장치는 예측된 아이들 구간의 값이 제1 임계 값보다 작거나 같은지 판단할 수 있다. 판단 결과 예측된 아이들 구간의 값이 제1 임계 값보다 작거나 같으면 저장 장치는 동작을 종료한다. 예측된 아이들 구간의 값이 제1 임계 값보다 크면, 저장 장치는 S905단계로 진행한다.
S903단계에서, 저장 장치는 예측된 아이들 구간의 값이 제2 임계 값보다 작거나 같은지 판단할 수 있다. 판단 결과 예측된 아이들 구간의 값이 제2 임계 값보다 작거나 같으면 저장 장치는 S907단계로 진행한다. 예측된 아이들 구간의 값이 제2 임계 값보다 크면, 저장 장치는 S909단계로 진행한다.
S907단계에서, 저장 장치는 블록 병합 동작을 수행할 수 있다. 블록 병합 동작은 데이터 이주 동작보다 제1 저장 영역에서 더 적은 개수의 프리 블록을 확보하지만 더 빠르게 수행될 수 있다.
S909단계에서, 저장 장치는 데이터 이주 동작을 수행할 수 있다. 데이터 이주 동작은 블록 병합 동작보다 느리지만, 제1 저장 영역에서 더 많은 개수의 프리 블록을 확보할 수 있다.
도 10은 도 7의 블록 맵 정보를 설명하기 위한 도면이다.
도 10을 참조하면, 블록 맵 정보는 도 7을 참조하여 설명된 제1 저장 영역의 제1 블록들에 관한 정보를 나타낼 수 있다.
블록 맵 정보는 제1 저장 영역의 제1 블록들 각각이 노멀 블록 및 병합 블록 중 어느 것인지를 나타낼 수 있다. 블록 맵 정보는 제1 저장 영역의 제1 블록들 각각이 데이터 블록 및 프리 블록 중 어느 것인지를 나타낼 수 있다.
블록 맵 정보는 도 7을 참조하여 설명된 블록 처리 정보를 기초로 업데이트될 수 있다.
도 10에서, 블록들(BLK1_1~BLK1_4)은 제1 저장 영역에 포함된 제1 블록들일 수 있다. 블록(BLK2_1)은 제2 저장 영역에 포함된 제2 블록일 수 있다.
제1 저장 영역의 노멀 블록들은 SLC 블록이고, 제2 저장 영역의 블록은 TLC 블록으로 가정하여 설명한다. 단 각 블록의 메모리 셀이 저장하는 데이터 비트의 개수는 본 실시 예에 제한되지 않는다.
예를 들어, t1 시점에서 블록들(BLK1_1~BLK1_4)은 전부 노멀 블록일 수 있다. 블록들(BLK1_1~BLK1_3)은 유효 데이터를 저장하는 데이터 블록일 수 있다. 블록들(BLK1_4, BLK2_1)은 유효 데이터를 저장하지 않는 프리 블록일 수 있다.
t2 시점은 t1 시점에서 블록 병합 동작이 수행된 이후일 수 있다. 블록 병합 동작에서 제1 저장 영역의 노멀 블록들 중 블록(BLK1_1)이 희생 블록으로 선택되고, 블록(BLK1_2)이 타겟 블록으로 선택될 수 있다. 블록(BLK1_1)에 저장된 데이터 블록(BLK1_2)에 프로그램될 수 있다.
블록 병합 동작이 수행된 이후에 타겟 블록인 블록(BLK1_2)은 노멀 블록에서 병합 블록으로 변경될 수 있다. 블록 병합 동작이 수행된 이후에 희생 블록인 블록(BLK1)은 데이터 블록에서 프리 블록으로 변경될 수 있다.
t3 시점은 t2 시점에서 데이터 이주 동작이 수행될 수 있다. 데이터 이주 동작에서 제1 저장 영역의 블록들 중 적어도 둘 이상의 블록들에 저장된 데이터가 제2 저장 영역의 블록들로 복사될 수 있다. 적어도 둘 이상의 블록들은 노멀 블록뿐만 아니라 병합 블록도 포함할 수 있다.
예를 들어, 제1 저장 영역의 노멀 블록인 블록(BLK1_3)에 저장된 데이터와 제1 저장 영역의 병합 블록인 블록(BLK1_2)에 저장된 데이터는 제2 저장 영역의 블록(BLK2_1)으로 복사될 수 있다.
데이터 이주 동작이 수행된 이후에 적어도 둘 이상의 블록들(BLK1_2, BLK1_3)은 데이터 블록에서 프리 블록으로 변경될 수 있다.
도 11a는 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 11a를 참조하면, 제1 임계 개수는 데이터 이주 동작을 트리거시키는 프리 블록의 최소 개수일 수 있다. 제2 임계 개수는 블록 병합 동작을 트리거시키는 프리 블록의 최소 개수일 수 있다. 도 11a에서, 제2 임계 개수는 제1 임계 개수보다 클 수 있다. 다른 실시 예에서 제2 임계 개수는 제1 임계 개수보다 작을 수 있다.
S1101단계에서 저장 장치는 제1 저장 영역의 프리 블록의 개수가 제1 임계 개수보다 작거나 같은지 판단할 수 있다. 판단 결과 제1 저장 영역의 프리 블록의 개수가 제1 임계 개수보다 작거나 같으면 저장 장치는 S1103단계로 진행할 수 있다. 제1 저장 영역의 프리 블록의 개수가 제1 임계 개수보다 크면 저장 장치는 S1105단계로 진행할 수 있다.
S1103단계에서 저장 장치는 데이터 이주 동작을 수행할 수 있다. 제1 저장 영역의 프리 블록의 개수 제1 임계 개수보다 적은 경우, 블록 병합 동작보다 시간이 오래 걸리더라도 더 많은 개수의 프리 블록 확보가 가능한 데이터 이주 동작이 수행될 수 있다.
S1105단계에서 저장 장치는 제1 저장 영역의 프리 블록의 개수가 제2 임계 개수보다 작거나 같은지 판단할 수 있다. 판단 결과 제1 저장 영역의 프리 블록의 개수가 제2 임계 개수보다 작거나 같으면 저장 장치는 S1107단계로 진행할 수 있다. 제1 저장 영역의 프리 블록의 개수가 제2 임계 개수보다 크면 저장 장치는 동작을 종료한다.
S1107단계에서 저장 장치는 블록 병합 동작을 수행할 수 있다. 제1 저장 영역의 프리 블록의 개수 제1 임계 개수보다 많고 제2 임계 개수보다 적거나 같으면, 데이터 이주 동작보다 더 적은 개수의 프리 블록을 확보하지만 시간이 적게 걸리는 블록 병합 동작이 수행될 수 있다.
도 11b는 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 11b를 참조하면, S1201단계에서 저장 장치는 메모리 장치의 아이들 구간을 예측할 수 있다. 구체적으로 현재 시점 이전의 복수의 아이들 구간들의 값들을 이용하여 현재 시점에서의 아이들 구간의 값을 예측할 수 있다.
S1203단계에서 저장 장치는 제1 저장 영역의 프리 블록의 개수가 제1 임계 개수보다 작거나 같은지 판단할 수 있다. 판단 결과 제1 저장 영역의 프리 블록의 개수가 제1 임계 개수보다 작거나 같으면 저장 장치는 S1205단계로 진행할 수 있다. 제1 저장 영역의 프리 블록의 개수가 제1 임계 개수보다 크면 저장 장치는 S1209단계로 진행할 수 있다.
S1205단계에서, 저장 장치는 예측된 아이들 구간의 값이 제2 임계 값보다 작거나 같은지 판단할 수 있다. 판단 결과 예측된 아이들 구간의 값이 제2 임계 값보다 작거나 같으면 저장 장치는 동작을 종료한다. 예측된 아이들 구간의 값이 제2 임계 값보다 크면, 저장 장치는 S1207단계로 진행한다.
S1207단계에서 저장 장치는 데이터 이주 동작을 수행할 수 있다. 제1 저장 영역의 프리 블록의 개수 제1 임계 개수보다 적은 경우, 블록 병합 동작보다 시간이 오래 걸리더라도 더 많은 개수의 프리 블록 확보가 가능한 데이터 이주 동작이 수행될 수 있다.
S1209단계에서 저장 장치는 제1 저장 영역의 프리 블록의 개수가 제2 임계 개수보다 작거나 같은지 판단할 수 있다. 판단 결과 제1 저장 영역의 프리 블록의 개수가 제2 임계 개수보다 작거나 같으면 저장 장치는 S1211단계로 진행할 수 있다. 제1 저장 영역의 프리 블록의 개수가 제2 임계 개수보다 크면 저장 장치는 동작을 종료한다.
S1211단계에서, 저장 장치는 예측된 아이들 구간의 값이 제1 임계 값보다 작거나 같은지 판단할 수 있다. 판단 결과 예측된 아이들 구간의 값이 제1 임계 값보다 작거나 같으면 저장 장치는 동작을 종료한다. 예측된 아이들 구간의 값이 제1 임계 값보다 크면, 저장 장치는 S1213단계로 진행한다.
S1213단계에서 저장 장치는 블록 병합 동작을 수행할 수 있다. 제1 저장 영역의 프리 블록의 개수 제1 임계 개수보다 많고 제2 임계 개수보다 적거나 같으면, 데이터 이주 동작보다 더 적은 개수의 프리 블록을 확보하지만 시간이 적게 걸리는 블록 병합 동작이 수행될 수 있다.
도 12a는 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 12a를 참조하면, 기준 개수는 데이터 이주 동작을 트리거시키는 병합 블록의 최소 개수일 수 있다.
S1301단계에서 저장 장치는 제1 저장 영역의 병합 블록의 개수가 기준 개수보다 작은지 판단할 수 있다. 판단 결과 저장 장치는 제1 저장 영역의 병합 블록의 개수가 기준 개수보다 작으면 동작을 종료한다. 저장 장치는 제1 저장 영역의 병합 블록의 개수가 기준 개수보다 크거나 같으면 S1303단계로 진행한다.
S1303단계에서 저장 장치는 데이터 이주 동작을 수행할 수 있다. 데이터 이주 동작이 수행되면 제1 저장 영역의 병합 블록의 개수가 감소될 수 있다.
도 12b는 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 12b를 참조하면, S1401단계에서 저장 장치는 메모리 장치의 아이들 구간을 예측할 수 있다. 구체적으로 현재 시점 이전의 복수의 아이들 구간들의 값들을 이용하여 현재 시점에서의 아이들 구간의 값을 예측할 수 있다.
S1403단계에서 저장 장치는 제1 저장 영역의 병합 블록의 개수가 기준 개수보다 작은지 판단할 수 있다. 판단 결과 저장 장치는 제1 저장 영역의 병합 블록의 개수가 기준 개수보다 작으면 동작을 종료한다. 저장 장치는 제1 저장 영역의 병합 블록의 개수가 기준 개수보다 크거나 같으면 S1405단계로 진행한다.
S1405단계에서, 저장 장치는 예측된 아이들 구간의 값이 제2 임계 값보다 작거나 같은지 판단할 수 있다. 판단 결과 예측된 아이들 구간의 값이 제2 임계 값보다 작거나 같으면 저장 장치는 동작을 종료한다. 예측된 아이들 구간의 값이 제2 임계 값보다 크면, 저장 장치는 S1407단계로 진행한다.
S1407단계에서 저장 장치는 데이터 이주 동작을 수행할 수 있다. 데이터 이주 동작이 수행되면 제1 저장 영역의 병합 블록의 개수가 감소될 수 있다.
도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 14를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 15를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 16을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 저장 장치
100: 메모리 장치
141: 제1 저장 영역
142: 제2 저장 영역
200: 메모리 컨트롤러
210: 아이들 구간 판단부
220: 메모리 동작 제어부
230: 블록 정보 관리부
300: 호스트

Claims (22)

  1. 제1 저장 영역 및 제2 저장 영역을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    상기 제1 저장 영역의 노멀 블록들 중 희생 블록과 타겟 블록을 선택하고, 상기 희생 블록에 저장된 데이터를 상기 타겟 블록에 프로그램하는 블록 병합 동작을 수행하도록 상기 메모리 장치를 제어하고, 상기 제1 저장 영역의 블록들에 저장된 데이터를 상기 제2 저장 영역의 블록들로 복사하는 데이터 이주 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 동작 제어부; 및
    상기 제1 저장 영역의 블록들 각각이 노멀 블록 및 병합 블록 중 어느 것인지 여부를 나타내는 블록 맵 정보를 저장하는 블록 정보 관리부를 포함하고,
    상기 타겟 블록은,
    상기 블록 병합 동작에 따라 노멀 블록에서 병합 블록으로 변경되는 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 제1 저장 영역의 노멀 블록들은,
    n개(n은 1이상의 자연수)의 데이터 비트를 저장하는 메모리 셀들을 포함하고,
    상기 제2 저장 영역의 블록들은,
    m개(m은 n보다 큰 자연수)의 데이터 비트를 저장하는 메모리 셀들을 포함하는 메모리 컨트롤러.
  3. 제 1항에 있어서,
    상기 메모리 장치의 상태를 기초로 상기 메모리 장치의 아이들 구간을 예측하는 아이들 구간 판단부를 더 포함하는 메모리 컨트롤러.
  4. 제 3항에 있어서, 상기 메모리 동작 제어부는,
    상기 예측된 아이들 구간 값과 제1 임계 값의 비교 결과에 따라 상기 블록 병합 동작을 수행하도록 상기 메모리 장치를 제어하고, 상기 예측된 아이들 구간 값과 제2 임계 값의 비교 결과에 따라 상기 데이터 이주 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  5. 제 1항에 있어서, 상기 메모리 동작 제어부는,
    상기 제1 저장 영역의 블록들 중 병합 블록의 개수가 기준 개수보다 크거나 같으면, 상기 데이터 이주 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  6. 제 1항에 있어서, 상기 블록 맵 정보는,
    상기 제1 저장 영역의 블록들 각각이 프리 블록 및 데이터 블록 중 어느 것인지 여부를 나타내는 메모리 컨트롤러.
  7. 제 1항에 있어서, 상기 메모리 동작 제어부는,
    상기 제1 저장 영역의 블록들 중 프리 블록의 개수와 제1 임계 개수의 비교 결과에 따라 상기 데이터 이주 동작을 수행하도록 상기 메모리 장치를 제어하고, 상기 프리 블록의 개수와 제2 임계 개수의 비교 결과에 따라 상기 블록 병합 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  8. 제1 저장 영역 및 제2 저장 영역을 포함하는 메모리 장치; 및
    상기 제1 저장 영역의 노멀 블록들 중 희생 블록과 타겟 블록을 선택하고, 상기 희생 블록에 저장된 데이터를 상기 타겟 블록에 프로그램하는 블록 병합 동작을 수행하도록 상기 메모리 장치를 제어하고, 상기 제1 저장 영역의 블록들에 저장된 데이터를 상기 제2 저장 영역의 블록들로 복사하는 데이터 이주 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치.
  9. 제 8항에 있어서, 상기 제1 저장 영역의 노멀 블록들은,
    n개(n은 1이상의 자연수)의 데이터 비트를 저장하는 메모리 셀들을 포함하고,
    상기 제2 저장 영역의 블록들은,
    m개(m은 n보다 큰 자연수)의 데이터 비트를 저장하는 메모리 셀들을 포함하는 저장 장치.
  10. 제 8항에 있어서, 상기 메모리 컨트롤러는,
    상기 메모리 장치의 상태를 기초로 상기 메모리 장치의 아이들 구간을 예측하고, 상기 예측된 아이들 구간 값과 복수의 임계 값들의 비교 결과에 따라 상기 블록 병합 동작 또는 상기 데이터 이주 동작을 수행하도록 상기 메모리 장치를 제어하는 저장 장치.
  11. 제 8항에 있어서, 상기 메모리 컨트롤러는,
    상기 제1 저장 영역의 블록들 각각이 병합된 데이터를 저장하는 병합 블록인지 여부 및 상기 제1 저장 영역의 블록들 각각이 프리 블록인지 여부 중 적어도 하나를 나타내는 블록 맵 정보를 저장하는 저장 장치.
  12. 제 11항에 있어서, 상기 메모리 컨트롤러는,
    상기 제1 저장 영역의 블록들 중 병합 블록의 개수가 기준 개수보다 같거나 크면, 상기 데이터 이주 동작을 수행하도록 상기 메모리 장치를 제어하는 저장 장치.
  13. 제 11항에 있어서, 상기 메모리 컨트롤러는,
    상기 제1 저장 영역의 블록들 중 프리 블록의 개수와 복수의 임계 개수들의 비교 결과에 따라 상기 블록 병합 동작 또는 상기 데이터 이주 동작을 수행하도록 상기 메모리 장치를 제어하는 저장 장치.
  14. 제 8항에 있어서, 상기 메모리 컨트롤러는,
    상기 제1 저장 영역의 노멀 블록들 각각의 마지막 프로그램 동작이 수행되고 경과한 시간인 최종 프로그램 경과 시간을 나타내는 블록 에이징 정보를 저장하고, 상기 블록 에이징 정보를 기초로, 상기 제1 저장 영역의 노멀 블록들 중 상기 희생 블록보다 최종 프로그램 경과 시간이 짧은 상기 타겟 블록을 선택하는 저장 장치.
  15. 제 8항에 있어서, 메모리 컨트롤러는,
    상기 제1 저장 영역의 노멀 블록들 각각의 프로그램-소거 사이클을 나타내는 프로그램-소거 사이클 정보를 저장하고, 상기 프로그램-소거 사이클 정보를 기초로, 상기 제1 저장 영역의 노멀 블록들 중 상기 희생 블록보다 프로그램-소거 사이클이 높은 상기 타겟 블록을 선택하는 저장 장치.
  16. 제1 저장 영역 및 제2 저장 영역을 포함하는 저장 장치의 동작 방법에 있어서,
    상기 제1 저장 영역의 노멀 블록들 중 희생 블록에 저장된 데이터를 상기 노멀 블록들 중 타겟 블록에 프로그램하는 블록 병합 동작을 수행하는 단계; 및
    상기 제1 저장 영역의 블록들에 저장된 데이터를 상기 제2 저장 영역의 블록들로 복사하는 데이터 이주 동작을 수행하는 단계;를 포함하고,
    상기 타겟 블록은,
    상기 블록 병합 동작에 따라 노멀 블록에서 병합 블록으로 변경되는 저장 장치의 동작 방법.
  17. 제 16항에 있어서,
    상기 저장 장치의 상태를 기초로 상기 저장 장치의 아이들 구간을 예측하는 단계를 더 포함하는 저장 장치의 동작 방법.
  18. 제 17항에 있어서, 상기 블록 병합 동작을 수행하는 단계는,
    상기 예측된 아이들 구간 값과 제1 임계 값의 비교 결과에 따라 상기 블록 병합 동작을 수행하고,
    상기 데이터 이주 동작을 수행하는 단계는,
    상기 예측된 아이들 구간 값과 상기 제1 임계 값과 다른 제2 임계 값의 비교 결과에 따라 상기 데이터 이주 동작을 수행하는 저장 장치의 동작 방법.
  19. 제 16항에 있어서,
    상기 제1 저장 영역의 블록들 각각이 병합된 데이터를 저장하는 병합 블록인지 여부 및 상기 제1 저장 영역의 블록들 각각이 프리 블록인지 여부 중 적어도 하나를 나타내는 블록 맵 정보를 저장하는 단계를 더 포함하는 저장 장치의 동작 방법.
  20. 제 19항에 있어서, 상기 블록 병합 동작을 수행하는 단계는,
    상기 제1 저장 영역의 블록들 중 프리 블록의 개수와 제1 임계 개수의 비교 결과에 따라 상기 블록 병합 동작을 수행하고,
    상기 데이터 이주 동작을 수행하는 단계는,
    상기 프리 블록의 개수와 상기 제1 임계 개수와 다른 제2 임계 개수의 비교 결과에 따라 상기 데이터 이주 동작을 수행하는 저장 장치의 동작 방법.
  21. 제 19항에 있어서, 상기 데이터 이주 동작을 수행하는 단계는,
    상기 제1 저장 영역의 블록들 중 병합 블록의 개수가 기준 개수보다 같거나 크면, 상기 데이터 이주 동작을 수행하는 저장 장치의 동작 방법.
  22. 제 16항에 있어서, 상기 제1 저장 영역의 노멀 블록들은,
    n개(n은 1이상의 자연수)의 데이터 비트를 저장하는 메모리 셀들을 포함하고,
    상기 제2 저장 영역의 블록들은,
    m개(m은 n보다 큰 자연수)의 데이터 비트를 저장하는 메모리 셀들을 포함하는 저장 장치의 동작 방법.
KR1020190108316A 2019-09-02 2019-09-02 저장 장치 및 그 동작 방법 KR20210026895A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190108316A KR20210026895A (ko) 2019-09-02 2019-09-02 저장 장치 및 그 동작 방법
US16/823,155 US11481135B2 (en) 2019-09-02 2020-03-18 Storage device and method of operating the storage device
CN202010377163.7A CN112445420B (zh) 2019-09-02 2020-05-07 存储控制器、存储装置以及操作该存储装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190108316A KR20210026895A (ko) 2019-09-02 2019-09-02 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210026895A true KR20210026895A (ko) 2021-03-10

Family

ID=74679497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190108316A KR20210026895A (ko) 2019-09-02 2019-09-02 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11481135B2 (ko)
KR (1) KR20210026895A (ko)
CN (1) CN112445420B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220197506A1 (en) * 2020-12-17 2022-06-23 Advanced Micro Devices, Inc. Data placement with packet metadata

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143397B1 (ko) * 2009-07-29 2012-05-23 에스케이하이닉스 주식회사 페이지 복사 발생 빈도를 줄이는 반도체 스토리지 시스템 및 그 제어 방법
KR101635446B1 (ko) 2010-05-25 2016-07-04 삼성전자주식회사 반도체 메모리 장치의 블록 병합 방법
US9298603B2 (en) * 2011-09-09 2016-03-29 OCZ Storage Solutions Inc. NAND flash-based storage device and methods of using
US8799561B2 (en) * 2012-07-27 2014-08-05 International Business Machines Corporation Valid page threshold based garbage collection for solid state drive
US20140052897A1 (en) * 2012-08-17 2014-02-20 Seagate Technology Llc Dynamic formation of garbage collection units in a memory
CN103020255B (zh) * 2012-12-21 2016-03-02 华为技术有限公司 分级存储方法和装置
KR20150020385A (ko) * 2013-08-13 2015-02-26 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
CN105468538B (zh) * 2014-09-12 2018-11-06 华为技术有限公司 一种内存迁移方法及设备
KR102403253B1 (ko) * 2015-07-06 2022-05-30 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR20170015708A (ko) 2015-07-30 2017-02-09 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
KR20180020706A (ko) 2016-08-19 2018-02-28 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR20190044798A (ko) * 2017-10-23 2019-05-02 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR20190083517A (ko) * 2018-01-04 2019-07-12 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Also Published As

Publication number Publication date
CN112445420B (zh) 2024-06-07
CN112445420A (zh) 2021-03-05
US20210064263A1 (en) 2021-03-04
US11481135B2 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
KR102596407B1 (ko) 저장 장치 및 그 동작 방법
KR102634444B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200066882A (ko) 저장 장치 및 그 동작 방법
KR20200048318A (ko) 저장 장치 및 그 동작 방법
KR20210029551A (ko) 저장 장치 및 그 동작 방법
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
KR20200077276A (ko) 저장 장치 및 그 동작 방법
CN115705893A (zh) 用于执行读取操作的存储器装置及其操作方法
KR20210055339A (ko) 스토리지 장치 및 그 동작 방법
KR20210038189A (ko) 저장 장치 및 그 동작 방법
KR20200099882A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200066893A (ko) 메모리 컨트롤러 및 그 동작 방법
US11580028B2 (en) Storage device and method of operating the same
US10996881B2 (en) Storage device and method of operating the same
KR102669450B1 (ko) 저장 장치 및 그 동작 방법
KR20210120240A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200060153A (ko) 메모리 컨트롤러 및 그 동작 방법
CN112445420B (zh) 存储控制器、存储装置以及操作该存储装置的方法
US20210200647A1 (en) Storage device and method of operating the same
CN114496045A (zh) 存储器设备和操作存储器设备的方法
KR20210101972A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210017908A (ko) 저장 장치 및 그 동작 방법
KR20210054396A (ko) 저장 장치 및 그 동작 방법
KR20210006178A (ko) 메모리 컨트롤러 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal