KR20210029551A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20210029551A
KR20210029551A KR1020190110935A KR20190110935A KR20210029551A KR 20210029551 A KR20210029551 A KR 20210029551A KR 1020190110935 A KR1020190110935 A KR 1020190110935A KR 20190110935 A KR20190110935 A KR 20190110935A KR 20210029551 A KR20210029551 A KR 20210029551A
Authority
KR
South Korea
Prior art keywords
command
memory device
program
memory
data
Prior art date
Application number
KR1020190110935A
Other languages
English (en)
Inventor
신범주
염윤정
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190110935A priority Critical patent/KR20210029551A/ko
Priority to US16/821,749 priority patent/US11307803B2/en
Priority to CN202010381119.3A priority patent/CN112463664A/zh
Publication of KR20210029551A publication Critical patent/KR20210029551A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 데이터를 저장하는 메모리 장치, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 상기 메모리 장치와 통신하는 프로그램 데이터 저장부를 포함하는 저장 장치에 있어서, 상기 메모리 장치는 데이터가 임시로 저장되는 페이지 버퍼를 포함하고, 상기 메모리 컨트롤러는, 상기 메모리 장치가 프로그램 동작 수행 중에 호스트로부터 리드 요청을 수신하면, 상기 프로그램 동작을 중단하기 위한 프로그램 서스펜드 요청을 제공하는 요청 전송부 및 상기 프로그램 서스펜드 요청을 기초로 프로그램 서스펜드 커맨드를 생성하여 출력하고, 상기 호스트로부터 수신된 요청에 대응하는 커맨드가 큐잉된 커맨드큐의 커맨드 수를 기초로 캐시 리드 커맨드 또는 노멀 리드 커맨드를 출력하는 커맨드 제어부를 포함하고, 상기 프로그램 데이터 저장부는 상기 캐시 리드 커맨드에 대응하는 동작을 수행하기 위해 상기 메모리 장치로부터 출력되는 데이터를 저장하는 것을 특징으로 한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 프로그램 서스펜드 시 래치를 추가하지 않고 캐시 리드 동작을 수행할 수 있는 방법을 제공한다.
본 발명의 실시 예에 따른 저장 장치는, 데이터를 저장하는 메모리 장치, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 상기 메모리 장치와 통신하는 프로그램 데이터 저장부를 포함하는 저장 장치에 있어서, 상기 메모리 장치는 데이터가 임시로 저장되는 페이지 버퍼를 포함하고, 상기 메모리 컨트롤러는, 상기 메모리 장치가 프로그램 동작 수행 중에 호스트로부터 리드 요청을 수신하면, 상기 프로그램 동작을 중단하기 위한 프로그램 서스펜드 요청을 제공하는 요청 전송부 및 상기 프로그램 서스펜드 요청을 기초로 프로그램 서스펜드 커맨드를 생성하여 출력하고, 상기 호스트로부터 수신된 요청에 대응하는 커맨드가 큐잉된 커맨드큐의 커맨드 수를 기초로 캐시 리드 커맨드 또는 노멀 리드 커맨드를 출력하는 커맨드 제어부를 포함하고, 상기 프로그램 데이터 저장부는 상기 캐시 리드 커맨드에 대응하는 동작을 수행하기 위해 상기 메모리 장치로부터 출력되는 데이터를 저장하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 저장 장치의 동작 방법은, 데이터를 저장하는 메모리 장치, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 상기 메모리 장치와 통신하는 프로그램 데이터 저장부를 포함하는 저장 장치의 동작 방법에 있어서, 상기 메모리 장치가 프로그램 동작 수행 중에 호스트로부터 리드 요청을 수신하는 단계, 상기 리드 요청을 기초로 상기 프로그램 동작을 중단시키기 위한 프로그램 서스펜드 커맨드를 생성하는 단계 및 상기 프로그램 동작이 중단되면, 상기 호스트로부터 수신된 요청에 대응하는 커맨드가 큐잉된 커맨드큐의 커맨드 수를 기초로 캐시 리드 커맨드 또는 노멀 리드 커맨드에 대응하는 리드 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 데이터를 저장하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는, 상기 메모리 장치가 프로그램 동작 수행 중에 호스트로부터 리드 요청을 수신하면, 상기 프로그램 동작을 중단하기 위한 프로그램 서스펜드 요청을 제공하는 요청 전송부 및 상기 프로그램 서스펜드 요청을 기초로 프로그램 서스펜드 커맨드를 생성하여 출력하고, 상기 호스트로부터 수신된 요청에 대응하는 커맨드가 큐잉된 커맨드큐의 커맨드 수를 기초로 캐시 리드 커맨드 또는 노멀 리드 커맨드를 출력하는 커맨드 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 저장 장치는, 데이터를 저장하는 데이터 저장부, 상기 데이터 저장부를 제어하는 동작 제어부를 포함하는 저장 장치에 있어서, 상기 데이터 저장부는 데이터가 임시로 저장되는 페이지 버퍼를 포함하고, 상기 동작 제어부는, 상기 데이터 저장부가 프로그램 동작 수행 중에 리드 커맨드를 수신하면, 상기 프로그램 동작을 중단하기 위한 프로그램 서스펜드 요청을 제공하는 요청 전송부, 상기 프로그램 서스펜드 요청을 기초로 프로그램 서스펜드 커맨드를 생성하여 출력하고, 상기 수신된 커맨드가 큐잉된 커맨드큐의 커맨드 수를 기초로 캐시 리드 커맨드 또는 노멀 리드 커맨드를 출력하는 커맨드 제어부 및 상기 캐시 리드 커맨드에 대응하는 동작을 수행하기 위해 상기 데이터 저장부로부터 출력되는 데이터를 저장하는 프로그램 데이터 저장부를 포함할 수 있다.
본 기술에 따르면, 프로그램 서스펜드 시, 프로그램 데이터가 저장된 래치들 중 어느 하나에 저장된 데이터를 메모리 컨트롤러로 출력하고, 해당 래치를 캐시 리드 동작을 위한 래치로 사용함으로써, 래치를 추가하지 않고 캐시 리드 동작이 수행될 수 있다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 메모리 블록을 설명하기 위한 도면이다.
도 4는 프로그램 서스펜드 커맨드에 따른 프로그램 동작의 중단을 설명하기 위한 도면이다.
도 5는 커맨드큐에 큐잉된 리드 커맨드의 수를 기초로 노멀 리드 커맨드가 출력되는 과정을 설명하기 위한 도면이다.
도 6은 커맨드큐에 큐잉된 리드 커맨드의 수를 기초로 캐시 리드 커맨드가 출력되는 과정을 설명하기 위한 도면이다.
도 7은 도 6의 메모리 장치에서 데이터가 출력되는 과정을 설명하기 위한 도면이다.
도 8은 도 6의 캐시 리드 커맨드에 대응하는 래치의 전송 동작을 설명하기 위한 도면이다.
도 9는 캐시 리드 동작의 중단 및 프로그램 동작의 재개를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 노멀 리드 커맨드 또는 캐시 리드 커맨드의 출력 과정을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 커맨드큐를 기초로 출력되는 노멀 리드 커맨드 또는 캐시 리드 커맨드 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 캐시 리드 중단 커맨드가 출력되는 과정을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 재개 커맨드가 출력되는 과정을 설명하기 위한 도면이다.
도 14는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 2차원 어레이 구조(two-dimensional array structure) 또는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 이하에서는, 3차원 어레이 구조가 실시 예로써 설명되지만, 본 발명이 3차원 어레이 구조에 제한되는 것은 아니다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)는 하나의 메모리 셀에 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 동작할 수 있다. 또는 메모리 장치(100)는 하나의 메모리 셀에 적어도 두 개의 데이터 비트들을 저장하는 방식으로 동작할 수도 있다. 예를 들면, 메모리 장치(100)는 하나의 메모리 셀에 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트들을 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 동작할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 수신된 커맨드에 따라 쓰기 동작 (프로그램 동작), 리드 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 리드 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 요청 전송부(210)를 포함할 수 있다. 요청 전송부(210)는 호스트(300)로부터 요청을 수신할 수 있다. 실시 예에서, 메모리 장치(100)가 프로그램 동작을 수행하는 중에도, 요청 전송부(210)는 호스트(300)로부터 요청을 수신할 수 있다. 호스트(300)로부터 수신된 요청은 커맨드 제어부(220)에 전달될 수 있다. 커맨드 제어부(220)는 요청 전송부(210)로부터 수신된 요청을 기초로 커맨드를 생성하고, 생성된 커맨드를 메모리 장치(100)로 출력할 수 있다.
요청 전송부(210)는 호스트(300)로부터 수신된 요청에 대응하는 동작을 수행하는데 소모되는 시간 및 프로그램 동작이 완료되는데 소모되는 시간을 비교하여 프로그램 서스펜드 요청을 커맨드 제어부(220)에 전송할 수 있다. 즉, 요청 전송부(210)는 각 동작의 레이턴시를 비교하여 메모리 장치(100)가 수행중인 프로그램 동작의 중단 여부를 결정할 수 있다.
구체적으로, 메모리 장치(100)가 프로그램 동작 수행 중 요청 전송부(210)가 호스트(300)로부터 리드 요청을 수신하면, 요청 전송부(210)는 리드 요청에 대응하는 리드 동작에 소모될 시간 및 메모리 장치(100)에 수행중인 프로그램 동작이 완료되는데 소모될 시간을 결정할 수 있다. 요청 전송부(210)는 결정된 시간들을 기초로 프로그램 서스펜드 요청을 커맨드 제어부(220)에 전송할 수 있다.
예를 들면, 리드 동작에 소모될 시간이 프로그램 동작이 완료되는데 소모될 시간보다 짧으면, 요청 전송부(210)는 프로그램 서스펜드 요청을 커맨드 제어부(220)로 전송하지 않을 수 있다. 즉, 프로그램 동작의 레이턴시가 길기 때문에, 요청 전송부(210)는 프로그램 서스펜드 요청을 커맨드 제어부(220)로 전송하지 않을 수 있다. 반대로, 리드 동작에 소모될 시간이 프로그램 동작이 완료되는데 소모될 시간보다 길면, 요청 전송부(210)는 프로그램 서스펜드 요청을 커맨드 제어부(220)로 전송할 수 있다. 즉, 리드 동작의 레이턴시가 길기 때문에, 요청 전송부(210)는 프로그램 서스펜드 요청을 커맨드 제어부(220)로 전송할 수 있다.
메모리 컨트롤러(200)는 커맨드 제어부(220)를 포함할 수 있다. 커맨드 제어부(220)는 메모리 장치(100)에 수행될 동작에 대응하는 커맨드를 생성하여 메모리 장치(100)로 출력할 수 있다. 즉, 커맨드 제어부(220)는 호스트(300)로부터 수신된 요청을 요청 전송부(210)를 통해 수신하고, 요청에 대응하는 커맨드를 생성하여 메모리 장치(100)로 출력할 수 있다. 커맨드 제어부(220)는 커맨드큐를 통해 생성된 커맨드를 관리할 수 있다.
실시 예에서, 메모리 장치(100)가 프로그램 동작 수행 중에 커맨드 제어부(220)가 요청 전송부(210)로부터 프로그램 서스펜드 요청을 수신하면, 커맨드 제어부(220)는 프로그램 동작을 중단시키기 위한 프로그램 서스팬드 커맨드를 생성하여 메모리 장치(100)로 출력할 수 있다.
커맨드 제어부(220)가 프로그램 서스펜드 커맨드를 출력한 후, 커맨드 제어부(220)는 커맨드큐에 큐잉된 커맨드의 수를 기초로 노멀 리드 커맨드 또는 캐시 리드 커맨드를 생성하여 메모리 장치(100)로 출력할 수 있다. 커맨드 제어부(220)는 캐시 리드 커맨드를 메모리 장치(100)로 출력하기 전, 메모리 장치(100)에 저장된 데이터를 리드하기 위한 랜덤 데이터 출력 커맨드를 출력할 수 있다.
실시 예에서, 캐시 리드 커맨드에 대응하는 동작의 수행이 중단되는 것으로 결정되면, 커맨드 제어부(220)는 캐시 리드 중단 커맨드를 메모리 장치(100)로 출력할 수 있다. 커맨드 제어부(220)는 캐시 리드 중단 커맨드를 메모리 장치(100)로 출력한 뒤, 메모리 장치(100)에 중단되었던 프로그램 동작을 재 수행하기 위한 랜덤 데이터 입력 커맨드를 메모리 장치(100)로 출력할 수 있다.
저장 장치(50)는 프로그램 데이터 저장부(400)를 포함할 수 있다. 메모리 장치(100)가 프로그램 동작 중 메모리 컨트롤러(200)로부터 프로그램 서스펜드 커맨드를 수신하고, 캐시 리드 동작이 수행되는 것으로 결정되면, 프로그램 데이터 저장부(400)는 메모리 장치(100)로부터 출력된 데이터를 저장할 수 있다.
실시 예에서, 캐시 리드 동작이 수행되기 전, 메모리 장치(100)에 포함된 래치에 저장된 데이터들, 즉, LSB Data(Least Significant Bit Data), CSB Data(Centre Significant Bit Data), MSB Data(Most Significant Bit Data) 중 어느 하나의 데이터가 프로그램 데이터 저장부(400)로 전송되어 저장될 수 있다. 프로그램 데이터 저장부(400)에 데이터가 저장되면, 메모리 장치(100)에 캐시 리드 동작이 수행될 수 있다.
캐시 리드 동작이 종료된 후, 커맨드 제어부(220)가 랜덤 데이터 입력 커맨드를 출력할 때 프로그램 데이터 저장부(400)에 저장된 데이터가 함께 출력될 수 있다. 프로그램 데이터 저장부(400)에 저장된 데이터가 메모리 장치(100)로 출력되면, 메모리 장치(100)는 재개 커맨드를 수신하여 중단된 프로그램 동작을 재개할 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원 전압이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치(100)인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 계층(Flash Translation Layer, FTL)과 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(logical block address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 물리-논리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 호스트(300)로부터 프로그램 요청이 수신되면, 메모리 컨트롤러(200)는 프로그램 요청을 프로그램 커맨드로 변경하고, 프로그램 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 리드 요청이 수신되면, 메모리 컨트롤러(200)는 리드 요청을 리드 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 소거 요청이 수신되면, 메모리 컨트롤러(200)는 소거 요청을 소거 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 저장 장치(50)는 버퍼 메모리(미도시)를 더 포함할 수 있다. 메모리 컨트롤러(200)는 호스트(300)와 버퍼 메모리(미도시) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(300)로부터 입력된 데이터를 버퍼 메모리에 임시로 저장하고, 이후 버퍼 메모리에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
다양한 실시 예에서, 버퍼 메모리는 저장 장치(50)의 외부에서 연결될 수 있다. 이 경우, 저장 장치(50) 외부에 연결된 휘발성 메모리 장치(100)들이 버퍼 메모리의 역할을 수행할 수 있을 것이다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 전압 또는 전류를 센싱하여 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시키거나 소거 전압을 인가할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 서브 블록 리드 커맨드 및 어드레스에 응답하여 선택된 메모리 블록의 리드 동작을 제어할 수 있다. 또한, 제어 로직(130)은 서브 블록 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 선택된 서브 블록의 소거 동작을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각 메모리 셀에 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나의 프로그램 상태로 프로그램 될 수 있다. 메모리 셀의 목표 프로그램 상태는 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나로 결정될 수 있다.
도 3은 메모리 블록을 설명하기 위한 도면이다.
도 2 및 도 3을 참조하면, 도 3은 도 2의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)들 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
메모리 블록(BLKa)에는 서로 평행하게 배열된 제1 셀렉트 라인, 워드 라인들 및 제2 셀렉트 라인이 연결될 수 있다. 예를 들면, 워드 라인들은 제1 및 제2 셀렉트 라인들 사이에서 서로 평행하게 배열될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다.
더욱 구체적으로 설명하면, 메모리 블록(BLKa)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들에 공통으로 연결될 수 있다. 스트링들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들에 포함된 소스 셀렉트 트랜지스터들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKa)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 메모리 셀들의 개수만큼의 데이터 비트들을 포함할 수 있다. 또는, 하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
하나의 메모리 셀에 2 비트 이상의 데이터가 저장되는 메모리 셀을 멀티 레벨 셀(MLC)이라 부르지만, 최근에는 하나의 메모리 셀에 저장되는 데이터의 비트 수가 증가하면서 멀티 레벨 셀(MLC)은 2 비트의 데이터가 저장되는 메모리 셀을 의미하게 되었고, 3 비트 이상의 데이터가 저장되는 메모리 셀은 트리플 레벨 셀(TLC)이라 부르고, 4 비트 이상의 데이터가 저장되는 메모리 셀은 쿼드러플 레벨 셀(QLC)이라 부른다. 이 외에도 다수의 비트들의 데이터가 저장되는 메모리 셀 방식이 개발되고 있으며, 본 실시예는 2 비트 이상의 데이터가 저장되는 메모리 시스템에 적용될 수 있다.
다른 실시 예에서, 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다.
도 4는 프로그램 서스펜드 커맨드에 따른 프로그램 동작의 중단을 설명하기 위한 도면이다.
도 4를 참조하면, 도 4의 메모리 컨트롤러(200)는 요청 전송부(210) 및 커맨드 제어부(220)를 포함할 수 있다. 도 4에서, 도 1의 메모리 컨트롤러의 구성 중 프로그램 데이터 저장부(도 1의 400)는 생략된 것으로 가정한다.
도 4는 메모리 장치(100)가 프로그램 동작 중, 메모리 컨트롤러(200)가 호스트(300)로부터 리드 요청(READ_REQ)을 수신한 경우를 도시한다.
구체적으로, 메모리 컨트롤러(200)는 호스트(300)의 프로그램 요청에 대응하는 프로그램 커맨드를 메모리 장치(100)로 출력하고, 메모리 장치(100)는 메모리 컨트롤러(200)로부터 수신된 프로그램 커맨드에 대응하는 동작을 수행할 수 있다.
실시 예에서, 메모리 장치(100)가 프로그램 동작을 수행하는 중, 메모리 컨트롤러(200)는 호스트(300)로부터 리드 요청(READ_REQ)을 수신할 수 있다. 이 경우, 메모리 장치(100)는 프로그램 동작을 중단할 수 있다. 구체적으로, 메모리 장치(100)가 프로그램 동작을 수행하는데 소모되는 시간보다 리드 동작을 수행하는데 소모되는 시간이 더 길기 때문에, 메모리 장치(100)는 수행중인 프로그램 동작을 중단하고 리드 동작을 우선적으로 수행할 수 있다.
실시 예에서, 메모리 장치(100)가 프로그램 동작 중 요청 전송부(210)는 호스트(300)로부터 리드 요청(READ_REQ)을 수신할 수 있다. 리드 요청(READ_REQ)은 메모리 장치(100)에 저장된 데이터를 리드하기 위한 요청일 수 있다.
요청 전송부(210)가 호스트(300)로부터 리드 요청(READ_REQ)을 수신하면, 요청 전송부(210)는 메모리 장치(100)가 수행중인 프로그램 동작이 완료될 때까지 소모되는 시간 및 리드 요청(READ_REQ)에 대응하는 리드 동작에 소모되는 시간을 비교하여 프로그램 서스펜드 요청(PGMSP_REQ)의 전송 유무를 결정할 수 있다.
예를 들면, 메모리 장치(100)가 리드 요청(READ_REQ)에 대응하는 리드 동작을 수행하는데 소모될 시간이 프로그램 동작을 완료할 때까지 소모될 시간보다 길면, 메모리 장치(100)는 프로그램 동작을 중단할 수 있다. 즉, 레이턴시가 긴 리드 동작이 우선적으로 수행될 수 있다. 따라서, 메모리 장치(100)가 수행중인 프로그램 동작을 중단하기 위해, 요청 전송부(210)는 프로그램 서스펜드 요청(PGMSP_REQ)을 커맨드 제어부(220)로 전송할 수 있다.
그러나, 메모리 장치(100)가 리드 동작을 수행하는데 소모될 시간이 프로그램 동작을 완료할 때까지 소모될 시간보다 짧으면, 메모리 장치(100)는 프로그램 동작을 중단하지 않을 수 있다. 즉, 리드 동작보다 프로그램 동작의 레이턴시가 길기 때문에, 메모리 장치(100)가 수행중인 프로그램 동작이 중단되지 않을 수 있다. 따라서, 요청 전송부(210)는 프로그램 서스펜드 요청(PGMSP_REQ)을 커맨드 제어부(220)로 전송하지 않고, 호스트(300)로부터 수신된 리드 요청(READ_REQ)을 커맨드 제어부(220)로 전송할 수 있다.
도 4에서, 프로그램 동작의 레이턴시보다 리드 동작의 레이턴시가 긴 것으로 가정한다.
따라서, 메모리 장치(100)가 프로그램 동작 중 요청 전송부(210)가 호스트(300)로부터 리드 요청(READ_REQ)을 수신하면, 요청 전송부(210)는 프로그램 동작을 중단하기 위한 프로그램 서스펜드 요청(PGMSP_REQ)을 커맨드 제어부(220)로 출력할 수 있다.
실시 예에서, 커맨드 제어부(220)는 요청 전송부(210)로부터 요청을 수신할 수 있다. 즉, 커맨드 제어부(220)는 호스트(300)로부터 수신되는 요청을 요청 전송부(210)를 통해 수신할 수 있다. 커맨드 제어부(220)는 요청 전송부(210)로부터 수신된 요청에 대응하는 커맨드를 생성하고, 생성된 커맨드를 메모리 장치(100)로 출력할 수 있다. 커맨드 제어부(220)는 생성된 커맨드를 커맨드큐를 통해 관리할 수 있다. 즉, 커맨드 제어부(220)는 커맨드를 생성하여 커맨드큐에 큐잉시키고, 메모리 장치(100)에 수행중인 동작의 레이턴시를 기초로 커맨드큐에 큐잉된 커맨드를 메모리 장치(100)에 출력할 수 있다.
커맨드 제어부(220)가 요청 전송부(210)로부터 프로그램 서스펜드 요청(PGMSP_REQ)을 수신하면, 커맨드 제어부(220)는 프로그램 서스펜드 요청(PGMSP_REQ)에 대응하는 프로그램 서스펜드 커맨드(PGMSP_CMD)를 메모리 장치(100)로 출력할 수 있다. 메모리 장치(100)가 프로그램 서스펜드 커맨드(PGMSP_CMD)를 수신하면, 메모리 장치(100)는 프로그램 동작을 중단하고 이후 수신되는 커맨드에 대응하는 동작을 수행할 수 있다.
도 5는 커맨드큐에 큐잉된 리드 커맨드의 수를 기초로 노멀 리드 커맨드가 출력되는 과정을 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 도 5의 (a)는 커맨드 제어부(220)에 포함된 커맨드큐를 도시하고, 도 5의 (b)는 커맨드큐에 큐잉된 커맨드의 수에 따라 출력되는 노멀 리드 커맨드(NORMAL_RCMD)를 도시한다. 도 5는 도 4에서 커맨드 제어부(220)가 프로그램 서스펜드 커맨드를 메모리 장치(100)로 출력한 이후의 커맨드 제어부(220)의 동작을 도시한다.
도 5의 (b)에서, 도 1의 메모리 컨트롤러(도 1의 200)의 구성 중 커맨드 제어부(220)를 제외한 나머지 구성 요소들은 생략된 것으로 가정한다.
실시 예에서, 커맨드 제어부(220)는 호스트(도 1의 300)로부터 수신된 요청을 요청 전송부(210)를 통해 수신하고, 호스트(도 1의 300)로부터 수신된 요청에 대응하는 커맨드를 생성하여 커맨드큐에 큐잉할 수 있다. 도 5의 (a)는 커맨드큐에 큐잉된 커맨드들을 도시한다. 실시 예에서, 커맨드큐에 큐잉된 커맨드들은 제1 내지 제9 리드 커맨드(READ_CMD1~9)일 수 있다.
커맨드큐에 큐잉된 리드 커맨드들의 수가 제1 기준값보다 작으면, 커맨드 제어부(220)는 메모리 장치(100)에 노멀 리드 동작이 수행되기 위한 노멀 리드 커맨드(NORMAL_RCMD)를 메모리 장치(100)로 출력할 수 있다. 제1 기준값은 미리 설정될 수 있다.
실시 예에서, 제1 기준값은 메모리 장치(100)의 페이지 버퍼에 저장된 데이터가 메모리 컨트롤러(200)에 출력되어 저장되고 메모리 컨트롤러(200)에 저장된 데이터가 다시 메모리 장치(100)의 페이지 버퍼에 저장되는데 소모되는 시간과 커맨드큐에 누적된 리드 커맨드들을 수행하는데 소모되는 시간이 동일하게 되는 리드 커맨드들의 수일 수 있다. 즉, 메모리 장치(100)에 수행될 리드 커맨드들의 수를 기초로 노멀 리드 동작 또는 캐시 리드 동작의 수행 여부가 결정될 수 있다. 노멀 리드 동작은 캐시 리드 동작과 구분되는 동작으로, 캐시 래치를 사용하지 않는 리드 동작일 수 있다.
도 5에서 제1 기준값은 “10”인 것으로 가정한다.
실시 예에서, 커맨드큐에 큐잉된 리드 커맨드들의 수가 제1 기준값인 10보다 작으면, 캐시 리드 동작이 수행될 필요가 없다.
즉, 메모리 장치(100)의 페이지 버퍼에는 한정된 래치들이 포함되어 있기 때문에, 캐시 리드 동작을 수행하기 위해, 래치에 저장된 데이터를 이동시키고 캐시 리드 동작을 위한 래치를 확보할 필요가 있다. 그러나, 커맨드큐에 큐잉된 커맨드의 수가 제1 기준값보다 작으면 래치에 저장된 데이터를 이동시킨 후 리드 동작을 수행하는 것은 비효율적이기 때문에, 래치에 저장된 데이터가 다른 메모리 셀에 저장되거나 메모리 컨트롤러(200)로 출력될 필요가 없다.
결과적으로, 도 5에서 커맨드큐에 큐잉된 리드 커맨드들의 수가 10보다 작으므로, 커맨드 제어부(220)는 캐시 래치를 사용하지 않는 노멀 리드 동작이 수행되기 위한 노멀 리드 커맨드(NORMAL_RCMD)를 메모리 장치(100)에 출력할 수 있다. 메모리 장치(100)는 노멀 리드 커맨드(NORMAL_RCMD)를 수신하여, 제1 내지 제9 리드 커맨드(READ_CMD1~9)에 대응하는 동작을 수행할 수 있다.
메모리 장치(100)가 제1 내지 제9 리드 커맨드(READ_CMD1~9)에 대응하는 동작을 모두 수행한 후, 메모리 컨트롤러(200)는 재개 커맨드(Resume Command)를 메모리 장치(100)에 출력할 수 있다. 메모리 장치(100)는 재개 커맨드를 수신하여 중단된 프로그램 동작을 다시 수행할 수 있다.
도 6은 커맨드큐에 큐잉된 리드 커맨드의 수를 기초로 캐시 리드 커맨드가 출력되는 과정을 설명하기 위한 도면이다.
도 4 및 도 6을 참조하면, 도 6의 (a)는 커맨드 제어부(220)에 포함된 커맨드큐를 도시하고, 도 6의 (b)는 커맨드큐에 큐잉된 커맨드의 수에 따라 캐시 리드 커맨드(CACHE_RCMD)를 출력하기 위한 동작을 도시한다. 도 6은 도 4에서 커맨드 제어부(220)가 프로그램 서스펜드 커맨드를 메모리 장치(100)로 출력한 이후의 커맨드 제어부(220)의 동작을 도시한다.
도 6의 (a)에서, 메모리 장치(100)가 프로그램 동작 중, 호스트(300)로부터 수신된 리드 요청에 대응하는 리드 커맨드들이 커맨드큐에 큐잉될 수 있다. 즉, 메모리 장치(100)가 프로그램 동작 수행 중 메모리 컨트롤러(200)는 호스트(300)로부터 제1 내지 제10 리드 요청을 수신하였고, 제1 내지 제10 리드 요청에 대응하는 제1 내지 제10 리드 커맨드(READ_CMD1~10)가 커맨드큐에 큐잉될 수 있다.
도 5의 (a)의 커맨드큐에 큐잉된 커맨드 수와 달리 도 6의 (a)의 커맨드큐에 큐잉된 커맨드의 수는 제1 기준값인 10일 수 있다. 즉, 도 6의 (b)는 커맨드큐에 큐잉된 커맨드 수가 제1 기준값과 동일하거나 또는 제1 기준값보다 큰 경우의 메모리 컨트롤러(200) 및 메모리 장치(100)의 동작을 도시한다.
실시 예에서, 커맨드큐에 큐잉된 리드 커맨드의 수가 제1 기준값과 동일하거나 제1 기준값보다 크면, 커맨드 제어부(220)는 메모리 장치(100)에 캐시 리드 커맨드(CACHE_RCMD)를 출력할 수 있다. 그러나, 메모리 장치(100)에 수행중이던 프로그램 동작이 중단되어 아직 메모리 셀에 프로그램할 데이터가 래치에 저장되어 있는 상태이므로, 캐시 리드 동작을 수행하기 위한 래치가 확보될 필요가 있다. 따라서, 캐시 리드 동작을 수행하기 위한 래치를 확보하기 위해, 커맨드 제어부(220)는 랜덤 데이터 출력 커맨드(RDOUT_CMD)를 메모리 장치(100)에 출력할 수 있다.
도 6의 (b)를 참조하면, 커맨드 제어부(220)는 캐시 리드 커맨드(CACHE_RCMD)를 출력하는 것으로 결정한 후, 캐시 래치를 확보하기 위한 랜덤 데이터 출력 커맨드(RDOUT_CMD)를 메모리 장치(100)로 출력할 수 있다. 메모리 장치(100)는 랜덤 데이터 출력 커맨드(RDOUT_CMD)에 응답하여 복수의 래치들 중 어느 하나에 저장된 데이터를 메모리 컨트롤러(200)로 출력할 수 있다.
예를 들어, 메모리 장치(100)가 트리플 레벨 셀(Triple Level Cell; TLC) 방식으로 프로그램 동작을 수행하는 경우, 프로그램 데이터가 페이지 버퍼에 포함된 복수의 래치들 중 3개의 래치에 임시로 저장된 후 메모리 셀에 프로그램될 수 있다. 즉, 하위 페이지 데이터(LSB_DATA), 중간 페이지 데이터(CSB_DATA) 및 상위 페이지 데이터(MSB_DATA)가 각각 래치에 임시로 저장된 후 메모리 셀에 프로그램될 수 있다.
이 경우, 메모리 장치(100)에 캐시 리드 동작이 수행되기 위해, 3개의 래치들 중 어느 하나의 래치에 저장된 데이터가 메모리 컨트롤러(200)로 출력될 수 있다. 즉, 하위 페이지 데이터(LSB_DATA), 중간 페이지 데이터(CSB_DATA) 및 상위 페이지 데이터(MSB_DATA) 중 어느 하나의 데이터가 메모리 컨트롤러(200)로 출력되고, 메모리 컨트롤러(200)로 출력된 데이터가 저장되어 있었던 래치는 캐시 리드 동작을 수행하기 위한 래치로 사용될 수 있다.
이러한 랜덤 데이터 출력 커맨드(RDOUT_CMD)에 대응하는 동작은 멀티 레벨 셀(Multi Level Cell, MLC) 또는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 프로그램 동작을 수행하는 경우에도 마찬가지로 적용될 수 있다. 즉, 복수의 페이지 데이터들이 저장된 래치들 중 어느 하나에 저장된 데이터를 메모리 컨트롤러(200)로 출력한 뒤, 해당 래치는 캐시 리드 동작을 수행하기 위한 래치로 사용될 수 있다.
실시 예에서, 하위 페이지 데이터(LSB_DATA), 중간 페이지 데이터(CSB_DATA) 및 상위 페이지 데이터(MSB_DATA) 중 어느 하나의 데이터는 프로그램 데이터 저장부(400)에 저장될 수 있다. 프로그램 데이터 저장부(400)는 SRAM(Static Random Access Memory) 또는 DRAM(Dynamic Random Access Memory)으로 구성될 수 있다.
프로그램 데이터 저장부(400)는 메모리 장치(100)로부터 출력된 데이터를 저장한 후, 메모리 장치(100)가 캐시 리드 동작을 종료하고 다시 프로그램 동작을 수행할 때, 메모리 장치(100)로부터 출력된 데이터를 다시 메모리 장치(100)로 출력할 수 있다.
메모리 장치(100)로부터 수신된 데이터가 프로그램 데이터 저장부(400)에 저장되면, 커맨드 제어부(220)는 메모리 장치(100)에 캐시 리드 동작을 수행하기 위한 캐시 리드 커맨드(CACHE_RCMD)를 메모리 장치(100)로 출력할 수 있다. 메모리 장치(100)는 캐시 리드 커맨드(CACHE_RCMD)에 응답하여 캐시 리드 동작을 수행할 수 있다.
도 7은 도 6의 메모리 장치에서 데이터가 출력되는 과정을 설명하기 위한 도면이다.
도 7을 참조하면, 도 7은 도 2의 메모리 컨트롤러(200)의 구성 중 페이지 버퍼 그룹(도 2의 123)에 포함된 제1 페이지 버퍼(PB1), 컬럼 디코더(124) 및 입출력 회로(125)를 도시한다. 도 7에서, 도 2의 메모리 장치(100)의 구성 중 다른 구성 요소들은 생략된 것으로 가정한다. 도 7은 메모리 장치(100)가 트리플 레벨 셀(Triple Level Cell, TLC) 방식으로 프로그램 동작을 수행할 때의 데이터 출력을 도시한다.
실시 예에서, 페이지 버퍼 그룹(도 2의 123)에 포함된 제1 페이지 버퍼(PB1)는 제1 내지 제5 래치(LATCH1~5)를 포함할 수 있다. 제1 내지 제5 래치(LATCH1~5)는 제1 비트 라인(BL1)에 공통으로 연결될 수 있다. 또, 제1 내지 제5 래치(LATCH1~5)는 제1 데이터 라인(DL1)을 통해 컬럼 디코더(124)와 연결될 수 있다. 페이지 버퍼 그룹(도 2의 123)에 포함된 나머지 버퍼들도 각각 해당 비트 라인 및 데이터 라인에 연결될 수 있다.
제1 페이지 버퍼(PB1)에 포함된 제1 내지 제5 래치(LATCH1~5) 중 제1 내지 제3 래치(LATCH1~3)에는 각각 하위 페이지 데이터(LSB_DATA), 중간 페이지 데이터(CSB_DATA) 및 상위 페이지 데이터(MSB_DATA)가 임시로 저장되고, 제1 내지 제3 래치(LATCH1~3)에 임시로 저장된 데이터는 메모리 셀에 프로그램될 수 있다. 제1 페이지 버퍼(PB1)에 포함된 제1 내지 제5 래치(LATCH1~5) 중 제4 및 제5 래치(LATCH4~5)는 메모리 셀에 저장된 데이터를 센싱하기 위한 센싱 동작 시 사용될 수 있다.
실시 예에서, 커맨드 제어부(220)가 랜덤 데이터 출력 커맨드를 메모리 장치(100)로 출력하면, 메모리 장치(100)는 랜덤 데이터 출력 커맨드에 대응하는 동작을 수행할 수 있다.
구체적으로, 메모리 장치(100)가 랜덤 데이터 출력 커맨드를 수신하면, 메모리 장치(100)는 제1 내지 제3 래치(LATCH1~3)에 저장된 데이터들 중 어느 하나의 데이터를 제1 데이터 라인(DL1)을 통해 컬럼 디코더(124)로 전송할 수 있다. 즉, 제1 래치(LATCH1)에 저장된 하위 페이지 데이터(LSB_DATA), 제2 래치(LATCH2)에 저장된 중간 페이지 데이터(CSB_DATA) 및 제3 래치(LATCH3)에 저장된 상위 페이지 데이터(MSB_DATA) 중 어느 하나의 데이터가 제1 데이터 라인(DL1)을 통해 컬럼 디코더(124)로 전송될 수 있다.
컬럼 디코더(124)를 통해 전송된 데이터는 컬럼 라인을 통해 입출력 회로(125)로 전송되고, 입출력 회로(125)로 전송된 데이터는 메모리 컨트롤러(200)에 제공될 수 있다.
제1 내지 제3 래치(LATCH1~3)에 저장된 데이터들 중 어느 하나의 데이터가 메모리 컨트롤러(200)로 전송되면, 데이터를 전송한 래치는 캐시 리드 동작을 수행하기 위한 래치로 할당될 수 있다. 즉, 메모리 컨트롤러(200)로 데이터를 전송한 래치는 소거되고, 캐시 리드 동작 시에 리드된 데이터를 저장할 수 있다.
도 8은 도 6의 캐시 리드 커맨드에 대응하는 래치의 전송 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 도 8은 제1 페이지 버퍼(도 7의 PB1)에 포함된 복수의 래치들 중 캐시 리드 동작을 수행하는데 사용되는 일부 래치들을 나타낸 도면이다. 메모리 장치(도 1의 100)는 t0 내지 t5에서 메모리 셀에 저장된 데이터를 리드 할 수 있다.
실시 예에서, 일반적인 리드 동작인 노멀 리드 동작 시, 제1 페이지 버퍼(도 7의 PB1)에 포함된 제4 및 제5 래치(LATCH4, LATCH5)를 이용하여 리드 동작이 수행될 수 있다. 즉, 제4 래치(LATCH4)에는 메모리 셀에 저장된 데이터가 임시로 저장되고, 제5 래치(LATCH5)에는 센싱을 위한 데이터가 저장될 수 있다.
그러나, 노멀 리드 동작과 달리 캐시 리드 동작 시, 제1 페이지 버퍼(도 7의 PB1)에 포함된 제4 및 제5 래치(LATCH4, LATCH5)뿐만 아니라 제1 내지 제3 래치(LATCH1~3) 중 어느 하나의 래치를 이용하여 캐시 리드 동작이 수행될 수 있다. 즉, 메모리 컨트롤러(도 1의 200)로부터 수신된 랜덤 데이터 출력 커맨드에 응답하여 데이터를 출력한 래치는 캐시 리드 동작을 수행하는데 사용될 수 있다.
예를 들면, 캐쉬 리드 동작 시, 메모리 셀에 저장된 데이터는 제4 래치(LATCH4)에 저장될 수 있다. 제4 래치(LATCH4)에 저장된 데이터는 제1 래치(LATCH1)에 저장될 수 있다. 즉, 랜덤 데이터 출력 커맨드에 응답하여 제1 래치(LATCH1)에 저장된 하위 페이지 데이터(LSB_DATA)가 메모리 컨트롤러(도 1의 200)로 출력된 경우, 제1 래치(LATCH1)는 캐시 리드 동작을 수행하기 위한 래치로 할당되고, 제4 래치(LATCH4)에 저장된 데이터는 제1 래치(LATCH1)에 저장될 수 있다.
실시 예에서, 제2 래치(LATCH2)에 저장된 중간 페이지 데이터(CSB_DATA)가 메모리 컨트롤러(도 1의 200)로 출력된 경우, 제2 래치(LATCH2)는 캐시 리드 동작을 수행하기 위한 래치로 할당되고, 제4 래치(LATCH4)에 저장된 데이터는 제2 래치(LATCH2)에 저장될 수 있다. 또, 제3 래치(LATCH3)에 저장된 상위 페이지 데이터(MSB_DATA)가 메모리 컨트롤러(도 1의 200)로 출력된 경우, 제3 래치(LATCH3)는 캐시 리드 동작을 수행하기 위한 래치로 할당되고, 제4 래치(LATCH4)에 저장된 데이터는 제3 래치(LATCH3)에 저장될 수 있다.
결과적으로, 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)에 저장된 데이터는 메모리 컨트롤러(도 1의 200)로 출력될 수 있다. 캐시 리드 동작 시, 메인 래치인 제4 래치(LATCH4) 및 캐시 래치로 할당된 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)는 독립된 동작을 수행할 수 있다.
따라서, 메모리 셀로부터 리드된 데이터가 제4 래치(LATCH4)에 저장되는 동안, 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)에 저장된 데이터가 컬럼 디코더로 출력될 수 있다. 본 발명에서 수행되는 캐시 리드 동작은 다음과 같은 시간 순서로 수행될 수 있다.
t0에서, 메모리 장치(도 1의 100)는 메모리 셀 저장된 데이터 중 제1 데이터(Data1)를 제4 래치(LATCH4)에 저장할 수 있다(Data1 Read).
t1에서, 메모리 장치(100)는 제4 래치(LATCH4)에 저장된 제1 데이터(Data1)를 제 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)로 복사할 수 있다.
t2에서, 메모리 장치(도 1의 100)는 제2 데이터(Data2)를 제4 래치(LATCH4)에 저장하면서(Data2 Read), 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)에 저장된 제1 데이터(Data1)를 메모리 컨트롤러(도 1의 200)로 출력할 수 있다(Data1 Out).
t3에서, 메모리 장치(도 1의 100)는 제4 래치(LATCH4)에 저장된 제2 데이터(Data2)를 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)로 복사할 수 있다(Data2 Copy).
t4에서, 메모리 장치(도 1의 100)는 제3 데이터(Data3)를 제4 래치(LATCH4)에 저장하면서(Data3 Read), 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)에 저장된 제2 데이터(Data2)를 메모리 컨트롤러(도 1의 200)로 출력할 수 있다(Data2 Out).
t5에서, 메모리 장치(도 1의 100)는 제4 래치(LATCH4)에 저장된 제3 데이터(Data3)를 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)로 복사(Data3 Copy)한 후, 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)에 저장된 제3 데이터(Data3)를 메모리 컨트롤러(도 1의 200)로 출력할 수 있다(Data3 Out).
t2, t4 및 t5에서, 메모리 셀에 저장된 데이터가 제4 래치(LATCH4)로 리드되는 동안, 제1 래치(LATCH1), 제2 래치(LATCH2) 또는 제3 래치(LATCH3)에 저장된 데이터가 출력될 수 있다. 따라서, 캐시 리드 방식을 사용하여 시퀀셜 리드 동작을 수행하는 경우, 메모리 장치(도 1의 100)는 캐시 리드 방식을 사용하지 않는 노멀 리드 동작보다 빠르고 효과적으로 수행하는 것이 가능하다.
도 9는 캐시 리드 동작의 중단 및 프로그램 동작의 재개를 설명하기 위한 도면이다.
도 9를 참조하면, 도 9의 메모리 컨트롤러(200)는 커맨드 제어부(220) 및 프로그램 데이터 저장부(400)를 포함할 수 있다. 도 9에서, 도 1의 메모리 컨트롤러(도 1의 200)의 구성 중 요청 전송부(도 1의 210)는 생략된 것으로 가정한다.
도 9는 커맨드 제어부(220)가 출력한 캐시 리드 커맨드에 대응하는 동작이 중단되는 경우를 도시한다.
실시 예에서, 메모리 장치(100)는 캐시 리드 커맨드에 대응하는 캐시 리드 동작을 수행할 수 있다. 메모리 장치(100)가 수행한 리드 커맨드의 수가 제2 기준값보다 큰 경우 메모리 장치(100)는 캐시 리드 동작을 중단할 수 있다. 제2 기준값은 미리 설정될 수 있다.
구체적으로, 메모리 장치(100)는 프로그램 서스펜드 상태에서, 커맨드 제어부(220)로부터 수신된 캐시 리드 커맨드에 대응하는 캐시 리드 동작을 수행할 수 있다. 그러나, 메모리 장치(100)가 캐시 리드 동작을 수행하는 중에도 커맨드큐에 리드 커맨드가 큐잉될 수 있기 때문에, 메모리 장치(100)가 중단된 프로그램 동작을 수행하기 위해 캐시 리드 동작이 중단될 필요가 있다.
즉, 커맨드큐에 계속적으로 리드 커맨드가 큐잉되면 메모리 장치(100)는 중단된 프로그램 동작을 다시 수행할 수 없으므로, 중단된 프로그램 동작을 다시 수행하기 위해 메모리 장치(100)는 캐시 리드 동작을 중단할 수 있다.
본 발명에서, 메모리 장치(100)가 처리한 리드 커맨드의 수가 제2 기준값을 초과하는지를 기초로, 커맨드 제어부(220)는 캐시 리드 동작을 중단하도록 메모리 장치(100)를 제어할 수 있다.
예를 들면, 메모리 장치(100)가 처리한 리드 커맨드의 수가 20개를 초과하는 경우, 커맨드 제어부(220)는 캐시 리드 중단 커맨드(CACHE_RSCMD)를 메모리 장치(100)로 출력할 수 있다. 여기서 제2 기준값은 “20”일 수 있다. 메모리 장치(100)는 캐시 리드 중단 커맨드(CACHE_RSCMD)를 수신하여 캐시 리드 동작을 중단할 수 있다.
캐시 리드 동작이 중단되면, 중단된 프로그램 동작을 다시 수행하기 위해, 커맨드 제어부(220)는 랜덤 데이터 입력 커맨드(RDIN_CMD)를 메모리 장치(100)로 출력할 수 있다. 커맨드 제어부(220)가 랜덤 데이터 입력 커맨드(RDIN_CMD)를 메모리 장치(100)로 출력한 후, 프로그램 데이터 저장부(400)는 메모리 장치(100)가 캐시 리드 동작을 수행하기 전 메모리 장치(100)로부터 출력된 데이터를 다시 메모리 장치(100)로 출력할 수 있다. 메모리 장치(100)로부터 출력된 데이터는 하위 페이지 데이터(LSB_DATA), 중간 페이지 데이터(CSB_DATA) 및 상위 페이지 데이터(MSB_DATA) 중 어느 하나일 수 있다.
메모리 장치(100)로 하위 페이지 데이터(LSB_DATA), 중간 페이지 데이터(CSB_DATA) 및 상위 페이지 데이터(MSB_DATA) 중 어느 하나가 출력되면, 출력된 데이터는 래치에 저장될 수 있다. 이후 래치에 저장된 데이터는 중단된 프로그램 동작을 수행하기 위해 사용될 수 있다.
메모리 장치(100)로 출력된 데이터가 래치에 저장되면, 커맨드 제어부(220)는 재개 커맨드(RESUME_CMD)를 메모리 장치(100)에 출력할 수 있다. 메모리 장치(100)는 재개 커맨드(RESUME_CMD)를 수신하여 중단된 프로그램 동작을 재개할 수 있다. 즉, 프로그램 데이터 저장부(400)에 저장되었던 데이터가 다시 래치에 저장되고, 메모리 장치(100)는 재개 커맨드(RESUME_CMD)에 대응하여 래치에 저장된 데이터를 메모리 셀에 프로그램할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 노멀 리드 커맨드 또는 캐시 리드 커맨드의 출력 과정을 설명하기 위한 도면이다.
도 10을 참조하면, S1001 단계에서, 메모리 장치가 프로그램 동작을 수행하는 중에 메모리 컨트롤러는 호스트로부터 리드 요청을 수신할 수 있다. 메모리 컨트롤러는 리드 요청에 대응하는 리드 커맨드를 생성하여 메모리 컨트롤러로 출력하고, 메모리 장치는 리드 커맨드에 대응하는 리드 동작을 수행할 수 있다.
그러나, 메모리 장치가 프로그램 동작을 수행 중이므로, 메모리 컨트롤러는 리드 동작의 레이턴시 및 메모리 장치가 수행 중인 프로그램 동작의 레이턴시를 기초로 프로그램 서스펜드 커맨드를 메모리 장치로 출력할 수 있다(S1003). 예를 들면, 리드 동작을 수행하는데 소모되는 시간이 프로그램 동작을 완료하는데 소모되는 시간보다 길면, 리드 동작이 우선적으로 수행될 필요가 있기 때문에, 메모리 컨트롤러는 프로그램 동작을 중단시키기 위한 프로그램 서스펜드 커맨드를 메모리 장치로 출력할 수 있다.
메모리 컨트롤러가 프로그램 서스펜드 커맨드를 출력한 후, 메모리 컨트롤러는 커맨드큐에 큐잉된 커맨드의 수를 기초로 노멀 리드 커맨드 또는 캐시 리드 커맨드의 출력을 결정할 수 있다(S1005).
구체적으로, 커맨드큐에 큐잉된 리드 커맨드의 수가 제1 기준값보다 작으면, 페이지 버퍼에 있는 데이터를 메모리 컨트롤러로 리드하고 메모리 컨트롤러에 리드된 데이터를 다시 페이지 버퍼로 전송하는데 소모되는 시간이 커맨드큐에 큐잉된 리드 커맨드를 수행하는데 소모되는 시간보다 길기 때문에, 캐시 리드 동작이 수행될 필요가 없다. 따라서, 메모리 컨트롤러는 커맨드큐에 큐잉된 리드 커맨드들을 수행하기 위해 노멀 리드 커맨드를 메모리 장치로 출력하는 것으로 결정할 수 있다.
반대로, 커맨드큐에 큐잉된 리드 커맨드의 수가 제1 기준값보다 크거나 같으면, 페이지 버퍼에 있는 데이터를 메모리 컨트롤러로 리드하고 메모리 컨트롤러에 리드된 데이터를 다시 페이지 버퍼로 전송하는데 소모되는 시간이 커맨드큐에 큐잉된 리드 커맨드를 수행하는데 소모되는 시간보다 짧기 때문에, 캐시 리드 동작이 수행될 필요가 있다. 따라서, 메모리 컨트롤러는 커맨드큐에 큐잉된 리드 커맨드들을 수행하기 위해 캐시 리드 커맨드를 메모리 장치로 출력하는 것으로 결정할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 커맨드큐를 기초로 출력되는 노멀 리드 커맨드 또는 캐시 리드 커맨드 설명하기 위한 도면이다.
도 11을 참조하면, 도 11은 도 10의 S1005 단계를 세분화한 순서도이다. 즉, 메모리 컨트롤러가 노멀 리드 커맨드 또는 캐시 리드 커맨드의 출력하는 과정을 상세하게 도시한 순서도이다.
S1101 단계에서, 메모리 컨트롤러는 커맨드큐에 누적된 커맨드의 수를 확인할 수 있다. 커맨드큐에는 호스트로부터 수신된 요청에 대응하는 커맨드들이 큐잉될 수 있다. 커맨드큐에 큐잉된 커맨드들은 메모리 컨트롤러의 제어에 따라 메모리 장치로 출력될 수 있다.
구체적으로, 메모리 컨트롤러는 커맨드큐에 큐잉된 커맨드의 수가 제1 기준값보다 큰지를 판단할 수 있다(S1103). 제1 기준값은 메모리 장치의 페이지 버퍼에 저장된 데이터가 메모리 컨트롤러에 출력되어 저장되고 메모리 컨트롤러에 저장된 데이터가 다시 메모리 장치의 페이지 버퍼에 저장되는데 소모되는 시간과 커맨드큐에 누적된 리드 커맨드들을 수행하는데 소모되는 시간이 동일하게 되는 리드 커맨드들의 수일 수 있다.
실시 예에서, 커맨드큐에 큐잉된 커맨드의 수가 제1 기준값보다 작으면(N), 메모리 컨트롤러는 노멀 리드 커맨드를 메모리 장치로 출력할 수 있다(S1105). 즉, 메모리 장치의 페이지 버퍼에 저장된 데이터를 메모리 컨트롤러로 출력하고 다시 메모리 컨트롤러에 저장된 데이터가 메모리 장치의 페이지 버퍼에 저장되는데 소모되는 시간이 커맨드 큐잉된 커맨드를 수행하는데 소모되는 시간보다 길기 때문에, 메모리 장치는 캐시 리드 동작을 수행할 필요가 없다.
반대로, 커맨드큐에 큐잉된 커맨드의 수가 제1 기준값보다 크면(Y), 메모리 컨트롤러는 랜덤 데이터 출력 커맨드를 메모리 장치로 출력할 수 있다(S1107). 즉, 메모리 장치의 페이지 버퍼에 저장된 데이터를 메모리 컨트롤러로 출력하고 다시 메모리 컨트롤러에 저장된 데이터가 메모리 장치의 페이지 버퍼에 저장되는데 소모되는 시간이 커맨드 큐잉된 커맨드를 수행하는데 소모되는 시간보다 길기 때문에, 메모리 장치는 캐시 리드 동작을 수행하는 것으로 결정할 수 있다. 따라서, 메모리 컨트롤러는 랜덤 데이터 출력 커맨드를 메모리 장치로 출력하고 메모리 장치에 저장된 데이터가 메모리 컨트롤러로 출력됨으로써, 캐시 리드 동작을 수행하기 위한 래치가 확보될 수 있다.
구체적으로, 메모리 컨트롤러는 메모리 장치로부터 하위 페이지 데이터, 중간 페이지 데이터 및 상위 페이지 데이터 중 어느 하나의 데이터를 수신할 수 있다(S1109). 즉, 메모리 장치가 트리플 레벨 셀 방식으로 프로그램 동작을 수행할 때, 캐시 리드 동작을 수행하기 위한 래치를 확보하기 위해 메모리 컨트롤러는 메모리 장치의 래치들에 저장된 데이터들 중 어느 하나를 수신할 수 있다.
메모리 컨트롤러가 메모리 장치의 래치에 저장된 하위 페이지 데이터, 중간 페이지 데이터 및 상위 페이지 데이터 중 어느 하나의 데이터를 수신하면, 수신된 데이터가 저장되었던 래치는 캐시 리드 커맨드를 수행하기 위한 래치로 할당될 수 있다.
캐시 리드 동작을 수행하기 위한 래치가 확보되면, 메모리 컨트롤러는 캐시 리드 커맨드를 메모리 장치로 출력할 수 있다(S1111). 캐시 리드 커맨드가 메모리 장치로 출력되면, 커맨드큐에 큐잉된 리드 커맨드에 대응하는 동작이 메모리 장치에 수행될 수 있다.
도 12는 본 발명의 일 실시 예에 따른 캐시 리드 중단 커맨드가 출력되는 과정을 설명하기 위한 도면이다.
도 11 및 도 12를 참조하면, 도 11의 S1109 단계를 통해 캐시 리드 커맨드를 수행하기 위한 래치가 확보되면, 메모리 컨트롤러는 캐시 리드 커맨드를 메모리 장치로 출력할 수 있다(S1111). 메모리 장치는 캐시 리드 커맨드를 수신하여 캐시 리드 커맨드에 대응하는 캐시 동작을 수행할 수 있다.
그러나, 메모리 컨트롤러에 포함된 커맨드큐에 계속적으로 커맨드가 큐잉되면, 중단된 프로그램 동작을 다시 수행할 수 없다. 따라서, 메모리 컨트롤러는 메모리 장치가 처리한 리드 커맨드의 수가 제2 기준값에 도달했는지를 판단할 수 있다(S1203). 제2 기준값은 미리 설정될 수 있다.
메모리 장치가 처리한 리드 커맨드의 수가 제2 기준값에 도달하지 못하면(N), 메모리 장치에 리드 동작이 수행될 수 있으므로, 다시 메모리 컨트롤러는 캐시 리드 커맨드를 메모리 장치로 출력할 수 있다(S1205).
그러나, 메모리 장치가 처리한 리드 커맨드의 수가 제2 기준값에 도달하면(Y), 메모리 컨트롤러는 캐시 리드 중단 커맨드를 메모리 장치로 출력할 수 있다. 메모리 장치는 캐시 리드 중단 커맨드를 수신하여 캐시 리드 동작을 중단하고, 중단되었던 프로그램 동작을 수행할 수 있다.
도 13은 본 발명의 일 실시 예에 재개 커맨드가 출력되는 과정을 설명하기 위한 도면이다.
도 13을 참조하면, 도 13은 도 12의 S1205 단계 이후의 단계들을 도시한다.
실시 예에서, 메모리 장치가 캐시 리드 동작을 중단하면, 메모리 컨트롤러는 메모리 장치가 중단된 프로그램 동작을 다시 수행하도록 제어할 수 있다.
구체적으로, 메모리 컨트롤러는 랜덤 데이터 입력 커맨드를 메모리 장치로 출력할 수 있다. 랜덤 데이터 입력 커맨드는 메모리 장치로부터 수신하여 저장된 데이터를 메모리 컨트롤러로 출력하기 위한 커맨드일 수 있다.
메모리 컨트롤러가 랜덤 데이터 입력 커맨드를 메모리 장치로 출력한 후, 메모리 컨트롤러에 저장된 데이터가 메모리 장치에 출력될 수 있다(S1303). 메모리 컨트롤러에 저장된 데이터는 메모리 컨트롤러가 캐시 리드 커맨드를 출력하기 전 랜덤 데이터 출력 커맨드에 대응하여 수신될 수 있다. 메모리 컨트롤러에 저장된 데이터가 메모리 장치에 출력되면, 메모리 장치 내 캐시 리드 동작을 수행하는데 사용되었던 래치에 해당 데이터가 저장될 수 있다.
메모리 장치의 래치에 데이터가 저장되면, 메모리 컨트롤러는 재개 커맨드를 메모리 장치에 출력할 수 있다(S1305). 재개 커맨드는 중단되었던 프로그램 동작을 다시 수행하기 위한 커맨드일 수 있다. 재개 커맨드가 메모리 장치로 출력되면, 메모리 장치는 래치에 저장된 데이터를 기초로 중단되었던 프로그램 동작을 다시 수행할 수 있다.
도 14는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 14를 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 메모리 버퍼(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 컨트롤러(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서(1010)는 버퍼 컨트롤러(1050)를 통해 메모리 버퍼(1020)와 통신할 수 있다. 프로세서(1010)는 메모리 버퍼(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
메모리 장치(도 1의 100)가 프로그램 동작 중 프로세서(1010)가 호스트(도 1의 300)로부터 리드 요청을 수신하면, 프로세서(1010)는 리드 요청에 대응하는 리드 동작의 레이턴시 및 프로그램 동작의 레이턴시를 기초로 메모리 장치(도 1의 100)에 수행 중인 프로그램 동작이 중단되도록 메모리 장치(도 1의 100)를 제어할 수 있다.
메모리 장치(도 1의 100)에 수행 중인 프로그램 동작이 중단되면, 프로세서(1010)는 커맨드큐에 큐잉된 리드 커맨드의 수를 기초로 노멀 리드 커맨드 또는 캐시 리드 커맨드를 메모리 장치(도 1의 100)로 출력할 수 있다.
메모리 장치(도 1의 100)에 캐시 리드 커맨드에 대응하는 캐시 리드 동작이 수행이 수행되기 전, 메모리 장치(도 1의 100)로부터 데이터가 출력될 수 있다. 메모리 장치(도 1의 100)로부터 출력된 데이터는 메모리 버퍼(1020)에 저장될 수 있다. 이 후, 메모리 장치(도 1의 100)가 다시 프로그램 동작을 재개하면, 메모리 버퍼(1020)에 저장된 데이터는 메모리 장치(도 1의 100)로 출력될 수 있다.
프로세서(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼(1020)는 프로세서(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼(1020)는 프로세서(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼(1020)는 프로세서(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 컨트롤러(1050)는 프로세서(1010)의 제어에 따라, 메모리 버퍼(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼(1020) 및 버퍼 컨트롤러(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 컨트롤러(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서(1010), 버퍼 컨트롤러(1050), 메모리 버퍼(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 2를 참조하여 설명된 메모리 장치(도 2의 100)와 동일하게 구현될 수 있다.
메모리 장치(2200)가 프로그램 동작 중 메모리 컨트롤러(2100)가 호스트(도 1의 300)로부터 리드 요청을 수신하면, 메모리 컨트롤러(2100)는 리드 요청에 대응하는 리드 동작의 레이턴시 및 프로그램 동작의 레이턴시를 기초로 메모리 장치(2200)에 수행 중인 프로그램 동작이 중단되도록 메모리 장치(2200)를 제어할 수 있다.
메모리 장치(2200)에 수행 중인 프로그램 동작이 중단되면, 메모리 컨트롤러(2100)는 커맨드큐에 큐잉된 리드 커맨드의 수를 기초로 노멀 리드 커맨드 또는 캐시 리드 커맨드를 메모리 장치(2200)로 출력할 수 있다.
메모리 장치(2200)에 캐시 리드 커맨드에 대응하는 캐시 리드 동작이 수행이 수행되기 전, 메모리 장치(2200)로부터 데이터가 출력될 수 있다. 메모리 장치(2200)로부터 출력된 데이터는 메모리 컨트롤러(2100)에 저장될 수 있다. 이 후, 메모리 장치(2200)가 다시 프로그램 동작을 재개하면, 메모리 컨트롤러(2100)에 저장된 데이터는 메모리 장치(2200)로 출력될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 16을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
복수의 플래시 메모리들(3221~322n)이 프로그램 동작 중 SSD 컨트롤러(3210)가 호스트(3100)로부터 리드 요청을 수신하면, SSD 컨트롤러(3210)는 리드 요청에 대응하는 리드 동작의 레이턴시 및 프로그램 동작의 레이턴시를 기초로 복수의 플래시 메모리들(3221~322n)에 수행 중인 프로그램 동작이 중단되도록 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다.
복수의 플래시 메모리들(3221~322n)에 수행 중인 프로그램 동작이 중단되면, SSD 컨트롤러(3210)는 커맨드큐에 큐잉된 리드 커맨드의 수를 기초로 노멀 리드 커맨드 또는 캐시 리드 커맨드를 복수의 플래시 메모리들(3221~322n)에 출력할 수 있다.
복수의 플래시 메모리들(3221~322n)에 캐시 리드 커맨드에 대응하는 캐시 리드 동작이 수행이 수행되기 전, 복수의 플래시 메모리들(3221~322n)로부터 데이터가 출력될 수 있다. 복수의 플래시 메모리들(3221~322n)로부터 출력된 데이터는 SSD 컨트롤러(3210)에 저장될 수 있다. 이 후, 복수의 플래시 메모리들(3221~322n)이 다시 프로그램 동작을 재개하면, SSD 컨트롤러(3210)에 저장된 데이터는 복수의 플래시 메모리들(3221~322n)로 출력될 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 17을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
스토리지 모듈(4400)이 프로그램 동작 중 애플리케이션 프로세서(4100)가 호스트(도 1의 300)로부터 리드 요청을 수신하면, 애플리케이션 프로세서(4100)는 리드 요청에 대응하는 리드 동작의 레이턴시 및 프로그램 동작의 레이턴시를 기초로 스토리지 모듈(4400)에 수행 중인 프로그램 동작이 중단되도록 스토리지 모듈(4400)을 제어할 수 있다.
스토리지 모듈(4400)에 수행 중인 프로그램 동작이 중단되면, 애플리케이션 프로세서(4100)는 커맨드큐에 큐잉된 리드 커맨드의 수를 기초로 노멀 리드 커맨드 또는 캐시 리드 커맨드를 스토리지 모듈(4400)로 출력할 수 있다.
스토리지 모듈(4400)에 캐시 리드 커맨드에 대응하는 캐시 리드 동작이 수행이 수행되기 전, 스토리지 모듈(4400)로부터 데이터가 출력될 수 있다. 스토리지 모듈(4400)로부터 출력된 데이터는 메모리 모듈(4200)에 저장될 수 있다. 이 후, 스토리지 모듈(4400)이 다시 프로그램 동작을 재개하면, 메모리 모듈(4200)에 저장된 데이터는 스토리지 모듈(4400)로 출력될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2 및 도 3을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 요청 전송부
220: 커맨드 제어부
300: 호스트
400: 프로그램 데이터 저장부

Claims (21)

  1. 데이터를 저장하는 메모리 장치, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 상기 메모리 장치와 통신하는 프로그램 데이터 저장부를 포함하는 저장 장치에 있어서,
    상기 메모리 장치는 데이터가 임시로 저장되는 페이지 버퍼를 포함하고,
    상기 메모리 컨트롤러는:
    상기 메모리 장치가 프로그램 동작 수행 중에 호스트로부터 리드 요청을 수신하면, 상기 프로그램 동작을 중단하기 위한 프로그램 서스펜드 요청을 제공하는 요청 전송부; 및
    상기 프로그램 서스펜드 요청을 기초로 프로그램 서스펜드 커맨드를 생성하여 출력하고, 상기 호스트로부터 수신된 요청에 대응하는 커맨드가 큐잉된 커맨드큐의 커맨드 수를 기초로 캐시 리드 커맨드 또는 노멀 리드 커맨드를 출력하는 커맨드 제어부;를 포함하고,
    상기 프로그램 데이터 저장부는 상기 캐시 리드 커맨드에 대응하는 동작을 수행하기 위해 상기 메모리 장치로부터 출력되는 데이터를 저장하는 것을 특징으로 하는 저장 장치.
  2. 제 1항에 있어서, 상기 커맨드 제어부는,
    상기 커맨드큐에 큐잉된 커맨드의 수가 제1 기준값보다 크거나 같으면 상기 캐시 리드 커맨드를 출력하고,
    상기 커맨드큐에 큐잉된 커맨드의 수가 상기 제1 기준값보다 작으면 상기 노멀 리드 커맨드를 출력하는 것을 특징으로 하는 저장 장치.
  3. 제 2항에 있어서, 상기 커맨드 제어부는,
    상기 커맨드큐에 큐잉된 커맨드의 수가 상기 제1 기준값보다 크거나 같을 때, 상기 캐시 리드 커맨드를 출력하기 전, 상기 페이지 버퍼에 포함된 복수의 래치들 중 어느 하나의 래치에 저장된 프로그램 데이터를 수신하기 위한 랜덤 데이터 출력 커맨드를 출력하는 것을 특징으로 하는 저장 장치.
  4. 제 3항에 있어서, 상기 메모리 장치는,
    상기 랜덤 데이터 출력 커맨드에 응답하여, 상기 복수의 래치들 중 어느 하나의 래치에 저장된 프로그램 데이터를 출력하는 것을 특징으로 하는 저장 장치.
  5. 제 4항에 있어서, 상기 프로그램 데이터 저장부는,
    상기 복수의 래치들 중 어느 하나의 래치에 저장된 프로그램 데이터를 수신하여 저장하는 것을 특징으로 하는 저장 장치.
  6. 제 4항에 있어서, 상기 메모리 장치는,
    상기 복수의 래치들 중 어느 하나의 래치에 저장된 프로그램 데이터를 출력하면, 상기 프로그램 데이터가 출력된 래치를 상기 캐시 리드 커맨드에 대응하는 캐시 리드 동작을 수행하기 위한 캐시 래치로 할당하는 것을 특징으로 하는 저장 장치.
  7. 제 2항에 있어서, 상기 커맨드 제어부는,
    상기 캐시 리드 커맨드를 출력한 후 상기 메모리 장치가 수행한 리드 커맨드의 수가 제2 기준값에 도달하면, 상기 캐시 리드 커맨드에 대응하는 캐시 리드 동작을 중단하기 위한 캐시 리드 중단 커맨드를 출력하는 것을 특징으로 하는 저장 장치.
  8. 제 7항에 있어서,
    상기 메모리 장치가 상기 캐시 리드 동작을 중단하면,
    상기 커맨드 제어부는 상기 프로그램 데이터 저장부에 저장된 데이터를 상기 메모리 장치의 페이지 버퍼에 포함된 복수의 래치들 중 상기 캐시 리드 동작을 수행하기 위해 할당된 래치에 저장하기 위한 랜덤 데이터 입력 커맨드를 출력하는 것을 특징으로 하는 저장 장치.
  9. 제 8항에 있어서,
    상기 프로그램 데이터 저장부는 상기 저장된 데이터를 다시 상기 메모리 장치로 출력하고,
    상기 메모리 장치는 상기 캐시 리드 동작을 수행하기 위해 할당된 래치에 저장하는 것을 특징으로 하는 저장 장치.
  10. 제 9항에 있어서,
    상기 커맨드 제어부는 상기 프로그램 동작을 다시 수행하기 위한 재개 커맨드를 출력하고,
    상기 메모리 장치는 상기 페이지 버퍼에 포함된 복수의 래치들에 저장된 데이터를 기초로, 상기 재개 커맨드에 대응하는 프로그램 동작을 다시 수행하는 것을 특징으로 하는 저장 장치.
  11. 데이터를 저장하는 메모리 장치, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 상기 메모리 장치와 통신하는 프로그램 데이터 저장부를 포함하는 저장 장치의 동작 방법에 있어서,
    상기 메모리 장치가 프로그램 동작 수행 중에 호스트로부터 리드 요청을 수신하는 단계;
    상기 리드 요청을 기초로 상기 프로그램 동작을 중단시키기 위한 프로그램 서스펜드 커맨드를 생성하는 단계; 및
    상기 프로그램 동작이 중단되면, 상기 호스트로부터 수신된 요청에 대응하는 커맨드가 큐잉된 커맨드큐의 커맨드 수를 기초로 캐시 리드 커맨드 또는 노멀 리드 커맨드에 대응하는 리드 동작을 수행하는 단계;를 포함하는 저장 장치의 동작 방법.
  12. 제 11항에 있어서, 상기 캐시 리드 커맨드 또는 노멀 리드 커맨드에 대응하는 리드 동작을 수행하는 단계에서는,
    상기 커맨드큐에 큐잉된 커맨드의 수가 제1 기준값보다 크거나 같으면 상기 캐시 리드 커맨드에 대응하는 동작을 수행하고,
    상기 커맨드큐에 큐잉된 커맨드의 수가 상기 제1 기준값보다 작으면 상기 노멀 리드 커맨드에 대응하는 동작을 수행하는 저장 장치의 동작 방법.
  13. 제 12항에 있어서,
    상기 커맨드큐에 큐잉된 커맨드의 수가 상기 제1 기준값보다 크거나 같으면,
    상기 캐시 리드 커맨드에 대응하는 동작을 수행하기 전에, 상기 메모리 장치의 페이지 버퍼에 포함된 복수의 래치들 중 어느 하나의 래치에 저장된 프로그램 데이터를 상기 프로그램 데이터 저장부에 저장하는 단계를 더 포함하는 것을 특징으로 하는 저장 장치의 동작 방법.
  14. 제 13항에 있어서, 상기 프로그램 데이터를 상기 프로그램 데이터 저장부에 저장하는 단계는,
    상기 복수의 래치들 중 어느 하나의 래치에 저장된 프로그램 데이터를 출력하기 위한 랜덤 데이터 출력 커맨드를 출력하는 단계를 포함하는 것을 특징으로 하는 저장 장치의 동작 방법.
  15. 제 14항에 있어서,
    상기 복수의 래치들 중 어느 하나의 래치에 저장된 프로그램 데이터가 상기 프로그램 데이터 저장부로 출력되면, 상기 프로그램 데이터가 출력된 래치를 상기 캐시 리드 커맨드에 대응하는 캐시 리드 동작을 수행하기 위한 캐시 래치로 할당하는 단계를 더 포함하는 것을 특징으로 하는 저장 장치의 동작 방법.
  16. 제 11항에 있어서,
    상기 캐시 리드 커맨드에 대응하는 동작을 개시한 후, 상기 메모리 장치가 수행한 리드 커맨드의 수가 제2 기준값에 도달하면, 상기 캐시 리드 커맨드에 대응하는 캐시 리드 동작을 중단하기 위한 캐시 리드 중단 커맨드를 생성하는 것을 특징으로 하는 저장 장치의 동작 방법.
  17. 제 16항에 있어서,
    상기 캐시 리드 중단 커맨드에 따라 상기 캐시 리드 동작이 중단되면, 상기 프로그램 데이터 저장부에 저장된 데이터를 상기 캐시 리드 동작을 수행하기 위해 할당된 래치에 저장하는 단계를 더 포함하는 저장 장치의 동작 방법.
  18. 제 17항에 있어서,
    상기 프로그램 동작을 다시 수행하기 위한 재개 커맨드를 생성하는 단계; 및
    상기 재개 커맨드에 따라 상기 메모리 장치의 페이지 버퍼에 포함된 복수의 래치들에 저장된 데이터를 기초로 상기 프로그램 동작을 다시 수행하는 단계;를 포함하는 저장 장치의 동작 방법.
  19. 데이터를 저장하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는,
    상기 메모리 장치가 프로그램 동작 수행 중에 호스트로부터 리드 요청을 수신하면, 상기 프로그램 동작을 중단하기 위한 프로그램 서스펜드 요청을 제공하는 요청 전송부; 및
    상기 프로그램 서스펜드 요청을 기초로 프로그램 서스펜드 커맨드를 생성하여 출력하고, 상기 호스트로부터 수신된 요청에 대응하는 커맨드가 큐잉된 커맨드큐의 커맨드 수를 기초로 캐시 리드 커맨드 또는 노멀 리드 커맨드를 출력하는 커맨드 제어부;를 포함하는 메모리 컨트롤러.
  20. 제 19항에 있어서, 상기 커맨드 제어부는,
    상기 캐시 리드 커맨드를 출력하기 전, 상기 메모리 장치의 페이지 버퍼에 포함된 복수의 래치들 중 어느 하나의 래치에 저장된 프로그램 데이터를 출력하기 위한 랜덤 데이터 출력 커맨드를 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  21. 데이터를 저장하는 데이터 저장부, 상기 데이터 저장부를 제어하는 동작 제어부를 포함하는 저장 장치에 있어서,
    상기 데이터 저장부는 데이터가 임시로 저장되는 페이지 버퍼를 포함하고,
    상기 동작 제어부는:
    상기 데이터 저장부가 프로그램 동작 수행 중에 리드 커맨드를 수신하면, 상기 프로그램 동작을 중단하기 위한 프로그램 서스펜드 요청을 제공하는 요청 전송부;
    상기 프로그램 서스펜드 요청을 기초로 프로그램 서스펜드 커맨드를 생성하여 출력하고, 상기 수신된 커맨드가 큐잉된 커맨드큐의 커맨드 수를 기초로 캐시 리드 커맨드 또는 노멀 리드 커맨드를 출력하는 커맨드 제어부 및 상기 캐시 리드 커맨드에 대응하는 동작을 수행하기 위해 상기 데이터 저장부로부터 출력되는 데이터를 저장하는 프로그램 데이터 저장부를 포함하는 것을 특징으로 하는 저장 장치.
KR1020190110935A 2019-09-06 2019-09-06 저장 장치 및 그 동작 방법 KR20210029551A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190110935A KR20210029551A (ko) 2019-09-06 2019-09-06 저장 장치 및 그 동작 방법
US16/821,749 US11307803B2 (en) 2019-09-06 2020-03-17 Storage device for suspending program operation and performing read operation and operating method thereof
CN202010381119.3A CN112463664A (zh) 2019-09-06 2020-05-08 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190110935A KR20210029551A (ko) 2019-09-06 2019-09-06 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210029551A true KR20210029551A (ko) 2021-03-16

Family

ID=74832836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190110935A KR20210029551A (ko) 2019-09-06 2019-09-06 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11307803B2 (ko)
KR (1) KR20210029551A (ko)
CN (1) CN112463664A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11941294B2 (en) 2021-06-08 2024-03-26 SK Hynix Inc. Memory controller for controlling suspension of operation and method of operating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11568921B2 (en) * 2021-05-12 2023-01-31 Micron Technology, Inc. Read-time overhead and power optimizations with command queues in memory device
KR20230071506A (ko) * 2021-11-16 2023-05-23 에스케이하이닉스 주식회사 페이지 버퍼 회로, 페이지 버퍼 회로를 포함하는 반도체 메모리 장치, 및 반도체 메모리 장치의 동작 방법
KR20230111561A (ko) 2022-01-18 2023-07-25 삼성전자주식회사 결합 센싱 노드를 갖는 불휘발성 메모리 장치 및 그것의 캐시 읽기 방법
US20240062831A1 (en) * 2022-08-18 2024-02-22 Yangtze Memory Technologies Co., Ltd. Memory device and read operation during suspension of program operation thereof
US20240062830A1 (en) * 2022-08-18 2024-02-22 Yangtze Memory Technologies Co., Ltd. Memory device and read operation during suspension of program operation thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7761669B2 (en) * 2007-07-10 2010-07-20 International Business Machines Corporation Memory controller granular read queue dynamic optimization of command selection
KR20140031515A (ko) * 2012-09-03 2014-03-13 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러를 포함하는 전자장치
KR20150017599A (ko) 2013-08-07 2015-02-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR102226367B1 (ko) 2014-01-02 2021-03-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
CN106067321B (zh) * 2015-04-21 2020-09-15 爱思开海力士有限公司 适于存储器编程暂停-恢复的控制器
KR20180011376A (ko) * 2016-07-21 2018-02-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190042970A (ko) * 2017-10-17 2019-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR20190090614A (ko) * 2018-01-25 2019-08-02 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11036412B2 (en) * 2019-09-27 2021-06-15 Intel Corporation Dynamically changing between latency-focused read operation and bandwidth-focused read operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11941294B2 (en) 2021-06-08 2024-03-26 SK Hynix Inc. Memory controller for controlling suspension of operation and method of operating the same

Also Published As

Publication number Publication date
US11307803B2 (en) 2022-04-19
US20210072922A1 (en) 2021-03-11
CN112463664A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
US11307803B2 (en) Storage device for suspending program operation and performing read operation and operating method thereof
US11494106B2 (en) Memory controller and method of ordering sequential data and random data
KR20200048318A (ko) 저장 장치 및 그 동작 방법
KR20210077451A (ko) 저장 장치 및 그 동작 방법
KR20220113159A (ko) 저장 장치 및 그 동작 방법
KR20210026871A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210146643A (ko) 저장 장치 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
KR20210089385A (ko) 메모리 장치 및 그 동작 방법
KR20210068902A (ko) 메모리 장치 및 그 동작 방법
KR20230007881A (ko) 저장 장치 및 그 동작 방법
US10996881B2 (en) Storage device and method of operating the same
US11481135B2 (en) Storage device and method of operating the storage device
KR102626058B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220170664A (ko) 호스트 장치, 저장 장치 및 그 동작 방법
KR20220053973A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220120016A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
KR20220041593A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210111120A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210028517A (ko) 메모리 컨트롤러 및 그 동작 방법
US11868658B2 (en) Memory controller including first processor for generating commands and second processor for generating logging information and method of operating the memory controller
US11366725B2 (en) Storage device and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal