CN114496045A - 存储器设备和操作存储器设备的方法 - Google Patents

Abstract

本公开的各实施例涉及存储器设备和操作存储器设备的方法。一种存储器设备包括：多个存储器单元；阈值电压分布测量部件，被配置为测量感测来自多个存储器单元中的编程的存储器单元的数据的第一读取操作的阈值电压分布，以及测量感测来自编程的存储器单元的数据的第二读取操作的阈值电压分布并且将数据输出到外部；分布偏移补偿表生成器，被配置为基于将第一读取操作的阈值电压分布与第二读取操作的阈值电压分布进行比较的结果来计算偏移方向和偏移距离，并且基于偏移方向和偏移距离生成分布偏移补偿表；以及读取操作控制器，被配置为基于分布偏移补偿表在目标存储器单元上执行第三读取操作。

Description

存储器设备和操作存储器设备的方法

相关申请的交叉引用

本申请要求于2020年10月26日向韩国知识产权局提交的第10-2020-0139629号韩国专利申请的优先权，其全部公开内容通过引用并入本文。

技术领域

本公开涉及一种电子设备，并且更具体地，涉及一种存储器设备和操作存储器设备的方法。

背景技术

存储设备是在主机设备(诸如，计算机或智能电话)的控制下存储数据的设备。存储设备可以包括存储数据的存储器设备和控制存储器设备的存储器控制器。存储器设备可以被分类为易失性存储器设备和非易失性存储器设备。

易失性存储器设备可以是仅当供电时才存储数据并且当供电被切断时丢失所存储的数据的设备。易失性存储器设备可以包括：静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

非易失性存储器设备是即使电源被切断也不丢失数据的设备。非易失性存储器设备包括：只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器等。

发明内容

根据本公开的实施例的存储器设备可以包括：多个存储器单元；阈值电压分布测量部件，被配置为测量感测来自多个存储器单元中的编程的存储器单元的数据的第一读取操作的阈值电压分布，以及测量感测来自编程的存储器单元的数据的第二读取操作的阈值电压分布，并且使用数据输出操作来输出数据；分布偏移补偿表生成器，被配置为基于将第一读取操作的阈值电压分布与第二读取操作的阈值电压分布进行比较的结果来计算偏移方向和偏移距离，偏移方向指示第二读取操作的阈值电压分布被偏移的方向，偏移距离指示第二读取操作的阈值电压分布基于第一读取操作的阈值电压分布被偏移的距离，并且基于偏移方向和偏移距离生成分布偏移补偿表；以及读取操作控制器，被配置为基于分布偏移补偿表在多个存储器单元中的目标存储器单元上执行第三读取操作。

根据本公开的实施例的操作存储器设备的方法可以包括：在多个存储器单元上执行编程操作；通过执行感测来自多个存储器单元的数据的第一读取操作来测量第一读取操作的阈值电压分布；通过执行感测来自多个存储器单元的数据的第二读取操作来测量第二读取操作的阈值电压分布，并且使用数据输出操作来输出数据；基于将第一读取操作的阈值电压分布与第二读取操作的阈值电压分布进行比较的结果来计算偏移方向和偏移距离，偏移方向指示第二读取操作的阈值电压分布被偏移的方向，偏移距离指示第二读取操作的阈值电压分布基于第一读取操作的阈值电压分布而被偏移的距离；基于偏移方向和偏移距离生成分布偏移补偿表；以及基于分布偏移补偿表在目标存储器单元上执行第三读取操作。

附图说明

图1是示出根据本公开的实施例的存储设备的图。

图2是示出图1的存储器设备的图。

图3是示出图2的存储器单元阵列的实施例的图。

图4是示出在图3的存储器块BLK1至BLKz中的任一个存储器块BLKa的电路图。

图5是示出在图3的存储器块BLK1至BLKz中的任一个存储器块BLKb的另一个实施例的电路图。

图6是示出在图3的存储器块BLK1至BLKz中的任一个存储器块BLKi的又一个实施例的图。

图7是示出根据本公开的实施例的第一读取操作、第二读取操作和第三读取操作的图。

图8A是示出根据本公开的实施例的包括要被用于第三读取操作的评估时间的分布偏移补偿表的图。

图8B是示出根据本公开的实施例的包括要被用于第三读取操作的读取电压电平的分布偏移补偿表的图。

图9A是示出根据本公开的实施例的示例的图，在该示例中，对应于第二读取操作的阈值电压分布被偏移为高于对应于第一读取操作的阈值电压分布。

图9B是示出根据本公开的实施例的要被用于第二读取操作的评估时间的图。

图9C是示出根据本公开的实施例的要被用于第三读取操作的读取电压电平的图。

图10A是示出根据本公开的实施例的示例的图，在该示例中，对应于第二读取操作的阈值电压分布被偏移为低于对应于第一读取操作的阈值电压分布。

图10B是示出根据本公开的实施例的要被用于第二读取操作的评估时间的图。

图10C是示出根据本公开的实施例的要被用于第三读取操作的读取电压电平的图。

图11是示出根据本公开的实施例的操作存储器设备的方法的流程图。

图12是示出根据本公开的实施例的生成包括要被用于第三读取操作的评估时间的分布偏移补偿表的方法的流程图。

图13是示出根据本公开的实施例的生成包括要被用于第三读取操作的读取电压电平的分布偏移补偿表的方法的流程图。

图14是示出图1的存储器控制器的图。

图15是示出应用根据本公开的实施例的存储设备的存储器卡***的框图。

图16是示出应用根据本公开的实施例的存储设备的固态驱动器(SSD)***的框图。

图17是示出应用根据本公开的实施例的存储设备的用户***的框图。

具体实施方式

根据在本说明书或申请中公开的概念的实施例的具体结构或功能的描述被示出仅以用于描述根据本公开的概念的实施例。可以以各种形式来执行根据本公开的概念的实施例，并且描述不限于在本说明书或申请中描述的实施例。

本公开的实施例提供了一种能够在感测操作和数据输出操作期间补偿偏移的阈值电压分布的存储器设备，以及操作该存储器设备的方法。

根据本技术，提供了一种能够在感测操作和数据输出操作期间补偿偏移的阈值电压分布的存储器设备以及操作该存储器设备的方法。

图1是示出根据本公开的实施例的存储设备的图。

参考图1，存储设备50可以包括存储器设备100和控制该存储器设备的操作的存储器控制器200。存储设备50可以是在主机300的控制下存储数据的设备，主机诸如是蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视、平板电脑或车载信息娱乐***。

根据作为与主机300的通信方法的主机接口，存储设备50可以被制造为各种类型的存储设备中的一个存储设备。例如，存储设备50可以被配置为各种类型的存储设备(诸如，SSD、MMC形式的多媒体卡、eMMC、RS-MMC和micro-MMC、SD、mini-SD和micro-SD形式的安全数字卡、通用串行总线(USB)存储设备、通用闪速存储(UFS)设备、个人计算机存储卡国际协会(PCMCIA)卡类型存储设备、***部件互连(PCI)卡类型存储设备、PCI快速(PCI-E)卡类型存储设备、紧凑型闪速存储器(CF)卡、智能媒体卡以及记忆棒)中的任何一种存储设备。

存储设备50可以被制造为各种类型的封装中的任一种封装。例如，存储设备50可以被制造为各种类型的封装类型(诸如，堆叠封装(POP)、***级封装(SIP)、芯片上***(SOC)、多芯片封装(MCP)、板载芯片(COB)、晶圆级制造封装(WFP)以及晶圆级堆叠封装(WSP))中的任一种封装类型。

存储器设备100可以存储数据。存储器设备100在存储器控制器200的控制下操作。存储器设备100可以包括存储器单元阵列(未示出)，该存储器单元阵列包括存储数据的多个存储器单元。

存储器单元中的每个存储器单元可以被配置为存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)、或者能够存储四个数据位的四级单元(QLC)。

存储器单元阵列(未示出)可以包括多个存储器块。一个存储器块可以包括多个页。在实施例中，该页可以是用于在存储器设备100中存储数据或读取存储在存储器设备100中的数据的单位。存储器块可以是用于擦除数据的单位。

在实施例中，存储器设备100可以是双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功耗DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移扭矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假定存储器设备100是NAND闪速存储器。

存储器设备100被配置为从存储器控制器200接收命令CMD和地址ADDR，并且访问由存储器单元阵列中的地址选择的区域。存储器设备100可以在由地址ADDR选择的区域上执行由命令CMD指示的操作。例如，存储器设备100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器设备100可以将数据编程到由地址ADDR选择的区域。在读取操作期间，存储器设备100可以从由地址ADDR选择的区域读取数据。在擦除操作期间，存储器设备100可以擦除存储在由地址ADDR选择的区域中的数据。

在实施例中，存储器设备100可以包括：阈值电压分布测量部件131、分布偏移补偿表生成器132、分布偏移补偿表存储装置133以及读取操作控制器134。

阈值电压分布测量部件131可以测量指示执行读取操作的结果的阈值电压分布。

在实施例中，阈值电压分布测量部件131可以测量对应于第一读取操作的阈值电压分布以及对应于第二读取操作的阈值电压分布。此时，第一读取操作可以是感测来自多个存储器单元中的编程的存储器单元的数据的操作。第二读取操作可以是感测来自编程的存储器单元的数据并且将该数据输出到外部的操作。参考图7来描述第一读取操作和第二读取操作的描述。

例如，阈值电压分布测量部件131可以在多个存储器单元上执行编程操作。在实施例中，阈值电压分布测量部件131可以在多个存储器单元上以单级单元单位执行编程操作。

另外，阈值电压分布测量部件131可以通过在编程的存储器单元上执行第一读取操作来感测来自编程的存储器单元的数据。在实施例中，阈值电压测量部件131可以以单级单元单位执行第一读取操作。此后，阈值电压分布测量部件131可以计算由第一读取操作感测的数据的失败位的数目。此时，失败位的数目可以表示具有低于施加到存储器单元的读取电压的阈值电压的存储器单元的数目。阈值电压分布测量部件131可以基于失败位的计算的数目来测量对应于第一读取操作的阈值电压分布。

另外，阈值电压分布测量部件131可以通过在编程的存储器单元上执行第二读取操作来感测来自编程的存储器单元的数据。此时，第二读取操作可以是被执行以生成分布偏移补偿表的操作。在实施例中，阈值电压测量部件131可以以单级单元单位执行第二读取操作。此后，阈值电压分布测量部件131可以计算由第二读取操作感测的数据的失败位的数目。阈值电压分布测量部件131可以基于失败位的计算的数目来测量对应于第二读取操作的阈值电压分布。

同时，在上述示例中，阈值电压分布测量部件131通过执行单级单元单位的编程操作和读取操作来测量阈值电压分布，但是本公开不限于此。阈值电压分布测量部件131可以通过执行多级单元单位、三级单元单位或四级单元单位的编程操作和读取操作来测量阈值电压分布。

分布偏移补偿表生成器132可以生成分布偏移补偿表。此时，分布偏移补偿表可以包括用于补偿在第三读取操作期间发生的阈值电压分布的偏移现象的信息。在实施例中，分布偏移补偿表可以包括要被用于第三读取操作的评估时间和读取电压电平中的至少一个。第三读取操作可以是在生成分布偏移补偿表之后感测来自编程的存储器单元的数据并且输出数据的操作。

在实施例中，分布偏移补偿表生成器132可以基于将对应于第一读取操作的阈值电压分布与对应于第二读取操作的阈值电压分布进行比较的结果来生成分布偏移补偿表。

例如，分布偏移补偿表生成器132可以将对应于第一读取操作的阈值电压分布与对应于第二读取操作的阈值电压分布进行比较。另外，分布偏移补偿表生成器132可以基于比较结果计算偏移方向，该偏移方向指示对应于第二读取操作的阈值电压分布基于对应于第一读取操作的阈值电压分布而被偏移的方向。例如，偏移方向可以指示对应于第二读取操作的阈值电压分布被偏移为高于还是低于对应于第一读取操作的阈值电压分布。另外，分布偏移补偿表生成器132可以基于比较结果来计算偏移距离，该偏移距离指示对应于第二读取操作的阈值电压分布被偏移的距离。此后，分布偏移补偿表生成器132可以基于偏移方向和偏移距离来生成分布偏移补偿表。例如，分布偏移补偿表生成器132可以基于偏移方向和偏移距离来生成要被用于第三读取操作的评估时间和读取电压电平中的至少一个。

另外，在实施例中，分布偏移补偿表生成器132可以基于将由第一读取操作感测的数据的失败位的数目与由第二读取操作感测的数据的失败位的数目进行比较的结果来生成分布偏移补偿表。例如，分布偏移补偿表生成器132可以基于将由第一读取操作感测的数据的失败位的数目与由第二读取操作感测的数据的失败位的数目进行比较的结果来计算偏移方向和偏移距离。此后，分布偏移补偿表生成器132可以基于偏移方向和偏移距离来生成分布偏移补偿表。

分布偏移补偿表存储装置133可以存储分布偏移补偿表。

读取操作控制器134可以控制读取操作。读取操作可以包括第一读取操作、第二读取操作和第三读取操作。

在实施例中，读取操作控制器134可以基于分布偏移补偿表在目标存储器单元上执行第三读取操作。此时，目标存储器单元可以是将根据从存储器控制器200提供的读取命令而在其上执行第三读取操作的存储器单元。

在实施例中，读取操作控制器134可以使用被包括在分布偏移补偿表中的评估时间和读取电压电平中的至少一个来执行第三读取操作。例如，读取操作控制器134可以在第三读取操作期间基于被包括在分布偏移补偿表中的评估时间来执行评估操作。作为另一个示例，读取操作控制器134可以使用被包括在分布偏移补偿表中的读取电压电平来执行第三读取操作。换句话说，读取操作控制器134可以通过使用被包括在分布偏移补偿表中的信息来补偿由第三读取操作生成的阈值电压分布的偏移。

存储器控制器200可以控制存储设备50的整体操作。

当向存储设备50供电时，存储器控制器200可以执行固件(FW)。当存储器设备100是闪速存储器设备时，固件(FW)可以包括控制与主机300的通信的主机接口层(HIL)。存储器控制器可以包括闪速存储器转换层(FTL)和闪存接口层(FIL)，闪速存储器转换层(FTL)控制主机300与存储器设备100之间的通信，闪存接口层(FIL)控制与存储器设备100的通信。

在实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且可以将LBA变换为物理块地址(PBA)，物理块地址(PBA)指示被包括在存储器设备100中的数据要被存储的存储器单元的地址。在本说明书中，LBA、“逻辑地址(logic address)”以及“逻辑地址(logical address)”可以被用作相同的含义。在本说明书中，PBA和“物理地址”可以被用作相同的含义。

存储器控制器200可以根据主机300的请求控制存储器设备100执行编程操作、读取操作、擦除操作等。在编程操作期间，存储器控制器200可以将写入命令、PBA和数据提供给存储器设备100。在读取操作期间，存储器控制器200可以将读取命令和PBA提供给存储器设备100。在擦除操作期间，存储器控制器200可以将擦除命令和PBA提供给存储器设备100。

在实施例中，存储器控制器200可以独立地生成命令、地址和数据而不管来自主机300的请求，并且将命令、地址和数据发送到存储器设备100。例如，存储器控制器200可以将用于执行读取操作以及伴随执行损耗均衡、读取回收、垃圾收集等的编程操作的命令、地址和数据提供给存储器设备100。

在实施例中，存储器控制器200可以控制至少两个或多个存储器设备100。在这种情况下，存储器控制器200可以根据交织方法来控制存储器设备100以提高操作性能。交织方法可以是控制至少两个存储器设备100以彼此重叠的操作的方法。

主机300可以使用各种通信方法(诸如，通用串行总线(USB)、串行AT附件(SATA)、串行附接的SCSI(SAS)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、***部件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪速存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、注册的DIMM(RDIMM)以及负载减少的DIMM(LRDIMM))中的至少一个通信方法来与存储设备50通信。

图2是示出图1的存储器设备100的图。

参考图2，存储器设备100可以包括：存储器单元阵列110、***电路120以及控制逻辑130。控制逻辑130可以被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑130可以是根据执行控制逻辑代码的算法和/或处理器进行操作的控制逻辑电路。

存储器单元阵列110包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过行线RL被连接到行解码器121。多个存储器块BLK1至BLKz可以通过位线BL1至BLm被连接到页缓冲器组123。多个存储器块BLK1至BLKz中的每个存储器块包括多个存储器单元。作为实施例，多个存储器单元是非易失性存储器单元。被连接到相同字线的存储器单元可以被定义为一个页。因此，一个存储器块可以包括多个页。

行线RL可以包括：至少一个源极选择线、多个字线以及至少一个漏极选择线。

被包括在存储器单元阵列110中的存储器单元中的每个存储器单元可以被配置为：存储一个数据位的SLC、存储两个数据位的MLC、存储三个数据位的TLC或存储四个数据位的QLC。

***电路120可以被配置为在控制逻辑130的控制下的存储器单元阵列110的选择的区域上执行编程操作、读取操作或擦除操作。***电路120可以驱动存储器单元阵列110。例如，***电路120可以在控制逻辑130的控制下向行线RL和位线BL1至BLm施加各种操作电压或者释放施加的电压。

***电路120可以包括：行解码器121、电压生成器122、页缓冲器组123、列解码器124和输入/输出电路125。

行解码器121通过行线RL被连接到存储器单元阵列110。行线RL可以包括：至少一个源极选择线、多个字线以及至少一个漏极选择线。在实施例中，字线可以包括普通字线和虚设字线。在实施例中，行线RL还可以包括管道选择线。

行解码器121被配置为响应于控制逻辑130的控制来操作。行解码器121从控制逻辑130接收行地址RADD。

行解码器121被配置为对从控制逻辑130接收的行地址RADD进行解码。行解码器121根据解码的地址选择存储器块BLK1至BLKz中的至少一个存储器块。另外，行解码器121可以根据解码的地址选择被选择的存储器块中的至少一个字线，以将由电压生成器122生成的电压施加到至少一个字线WL。

例如，在编程操作期间，行解码器121可以将编程电压施加到选择的字线，并且将低于编程电压的电平的编程通过电压施加到未选择的字线。在编程验证操作期间，行解码器121可以将验证电压施加到选择的字线，并且将高于验证电压的验证通过电压施加到未选择的字线。在读取操作期间，行解码器121可以将读取电压施加到选择的字线，并且将高于读取电压的读取通过电压施加到未选择的字线。

在实施例中，以存储器块单位执行存储器设备100的擦除操作。在擦除操作期间，行解码器121可以根据解码的地址选择一个存储器块。在擦除操作期间，行解码器121可以将接地电压施加到连接到选择的存储器块的字线。

电压生成器122响应于控制逻辑130的控制来操作。电压生成器122被配置为使用被施加到存储器设备100的外部电源电压来生成多个电压。具体地，电压生成器122可以响应于操作信号OPSIG生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。例如，电压生成器122可以响应于控制逻辑130的控制来生成编程电压、验证电压、通过电压、读取电压、擦除电压等。

作为实施例，电压生成器122可以通过调节外部电源电压来生成内部电源电压。由电压生成器122生成的内部电源电压被用作存储器设备100的操作电压。

作为实施例，电压生成器122可以使用外部电源电压或内部电源电压生成多个电压。

例如，电压生成器122可以包括接收内部电源电压的多个泵浦电容器，并且可以响应于控制逻辑130的控制而选择性地激活多个泵浦电容器以生成多个电压。

生成的多个电压可以通过行解码器121被提供给存储器单元阵列110。

页缓冲器组123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm分别地通过第一位线BL1至第m位线BLm而被连接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm响应于控制逻辑130的控制来操作。具体地，第一页缓冲器PB1至第m页缓冲器PBm可以响应于页缓冲器控制信号PBSIGNALS来操作。例如，第一页缓冲器PB1至第m页缓冲器PBm可以临时地存储通过第一位线BL1至第m位线BLm接收的数据，或者可以在读取操作或验证操作期间感测位线BL1至BLm的电压或电流。在实施例中，m和z可以是自然数。

具体地，在编程操作期间，当将编程脉冲施加到选择的字线时，第一页缓冲器PB1至第m页缓冲器PBm可以将通过输入/输出电路125接收的数据DATA传输到通过第一位线BL1至第m位线BLm选择的存储器单元。选择的页的存储器单元根据传输的数据DATA而被编程。连接到被施加编程许可电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。连接到被施加编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被保持。在编程验证操作期间，第一页缓冲器PB1至第m页缓冲器PBm通过第一位线BL1至第m位线BLm从选择的存储器单元读取页数据。

在读取操作期间，第一页缓冲器PB1至第m页缓冲器PBm通过第一位线BL1至第m位线BLm从选择的页的存储器单元读取数据DATA，并且在列解码器124的控制下将读取的数据DATA输出到输入/输出电路125。

在擦除操作期间，第一页缓冲器PB1至第m页缓冲器PBm可以使第一位线BL1至第m位线BLm浮置。

列解码器124可以响应于列地址CADD在输入/输出电路125与页缓冲器组123之间传输数据。例如，列解码器124可以通过数据线DL与第一页缓冲器PB1至第m页缓冲器PBm交换数据，或者可以通过列线CL与输入/输出电路125交换数据。

输入/输出电路125可以将从参考图1描述的存储器控制器200接收的命令CMD和地址ADDR传输到控制逻辑130，或者可以与列解码器124交换数据DATA。

感测电路126可以在读取操作或验证操作期间响应于许可位信号VRYBIT生成参考电流，并且将从页缓冲器组123接收的比较感测电压VPB与由参考电流生成的参考电压进行比较以输出通过信号PASS或失败信号FAIL。

控制逻辑130可以响应于命令CMD和地址ADDR来输出操作信号OPSIG、列地址RADD、页缓冲器控制信号PBSIGNALS以及许可位VRYBIT，以控制***电路120。另外，控制逻辑130可以响应于通过信号PASS或失败信号FAIL来确定验证操作是通过还是失败。

在实施例中，控制逻辑130可以包括：阈值电压分布测量部件131、分布偏移补偿表生成器132、分布偏移补偿表存储装置133以及读取操作控制器134。此时，阈值电压分布测量部件131、分布偏移补偿表生成器132、分布偏移补偿表存储装置133以及读取操作控制器134可以分别地指示图1的阈值电压分布测量部件131、分布偏移补偿表生成器132、分布偏移补偿表存储装置133以及读取操作控制器134。

图3是示出图2的存储器单元阵列的实施例的图。

参考图3，存储器单元阵列110包括多个存储器块BLK1至BLKz。每个存储器块可以具有三维结构。每个存储器块包括堆叠在基底上的多个存储器单元。这种多个存储器单元沿+X方向、+Y方向和+Z方向被布置。参考图4和图5描述每个存储器块的结构。

图4是示出图3的存储器块BLK1至BLKz中的任一个存储器块BLKa的电路图。

参考图4，存储器块BLKa包括多个存储器单元串CS11至CS1m和CS21至CS2m。作为实施例，多个存储器单元串CS11至CS1m和CS21至CS2m中的每个存储器单元串可以被形成为“U”形。在存储器块BLKa中，在行方向(即，+X方向)上布置m个存储器单元串。在图4中，在列方向(即，+Y方向)上布置两个存储器单元串。然而，这是为了便于描述，并且可以理解，可以在列方向上布置三个或更多个存储器单元串。

多个存储器单元串CS11至CS1m和CS21至CS2m中的每个存储器单元串包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。在实施例中，n可以是自然数。

选择晶体管SST和DST中的每个选择晶体管以及存储器单元MC1至MCn可以具有类似的结构。作为实施例，选择晶体管SST和DST中的每个选择晶体管以及存储器单元MC1至MCn可以包括：沟道层、隧道绝缘膜、电荷存储膜以及阻挡绝缘膜。作为实施例，可以在每个存储器单元串中设置用于提供沟道层的支柱。作为实施例，可以在每个存储器单元串中设置用于提供沟道层、隧道绝缘膜、电荷存储膜以及阻挡绝缘膜中的至少一个元件的支柱。

每个存储器单元串的源极选择晶体管SST被连接在公共源极线CSL与存储器单元MC1至MCp之间。在实施例中，p可以是自然数。

作为实施例，被布置在同一行中的存储器单元串的源极选择晶体管被连接到在行方向上延伸的源极选择线，并且被布置在不同行中的存储器单元串的源极选择晶体管被连接到不同的源极选择线。在图4中，第一行的存储器单元串CS11至CS1m的源极选择晶体管被连接到第一源极选择线SSL1。第二行的存储器单元串CS21至CS2m的源极选择晶体管被连接到第二源极选择线SSL2。

作为另一个实施例，存储器单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以被共同地连接到一个源极选择线。

每个存储器单元串的第一存储器单元MC1至第n存储器单元MCn被连接在源极选择晶体管SST与漏极选择晶体管DST之间。

第一存储器单元MC1至第n存储器单元MCn可以被分为第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp被顺序地布置在与+Z方向相反的方向上，并且被串联连接在源极选择晶体管SST与管道晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn被顺序地布置在+Z方向上，并且被串联连接在管道晶体管PT与漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp以及第p+1存储器单元MCp+1至第n存储器单元MCn通过管道晶体管PT彼此连接。每个存储器单元串的第一存储器单元MC1至第n存储器单元MCn的栅极被分别地连接到第一字线WL1至第n字线WLn。

每个存储器单元串的管道晶体管PT的栅极被连接到管线PL。

每个存储器单元串的漏极选择晶体管DST被连接在对应的位线与存储器单元MCp+1至MCn之间。被布置在行方向上的存储器单元串被连接到在行方向上延伸的漏极选择线。第一行的存储器单元串CS11至CS1m的漏极选择晶体管被连接到第一漏极选择线DSL1。第二行的存储器单元串的CS21至CS2m的漏极选择晶体管被连接到第二漏极选择线DSL2。

被布置在列方向上的单元串被连接到在列方向上延伸的位线。在图4中，第一列的存储器单元串CS11和CS21被连接到第一位线BL1。第m列的存储器单元串CS1m和CS2m被连接到第m位线BLm。

被连接到被布置在行方向上的存储器单元串中的相同字线的存储器单元配置一个页。例如，在第一行的存储器单元串CS11至CS1m中，被连接到第一字线WL1的存储器单元配置一个页。在第二行的存储器单元串CS21至CS2m中，被连接到第一字线WL1的存储器单元配置另一个页。可以通过选择漏极选择线DSL1和DSL2中的任一个漏极选择线来选择被布置在行方向上的存储器单元串。可以通过选择字线WL1至WLn中的任一个字线来选择所选择的存储器单元串的一个页。

作为另一个实施例，可以提供偶数位线和奇数位线代替第一位线BL1至第m位线BLm。另外，在被布置在行方向上的存储器单元串CS11至CS1m或CS21至CS2m中的偶数的存储器单元串可以被分别地连接到偶数位线，并且在被布置在行方向上的存储器单元串CS11至CS1m或CS21至CS2m中的奇数的存储器单元串可以被分别地连接到奇数位线。

作为实施例，第一存储器单元MC1至第n存储器单元MCn中的至少一个存储器单元可以被用作虚设存储器单元。例如，提供至少一个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。备选地，提供至少一个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。随着提供更多的虚设存储器单元，在存储器块BLKa上的操作的可靠性被提升，但是，存储器块BLKa的尺寸增加。随着提供更少的存储器单元，存储器块BLKa的尺寸可以被减小，但是，在存储器块BLKa上的操作的可靠性可以被减小。在实施例中，a可以是自然数。

为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每个虚设存储器单元可以具有所需的阈值电压。在存储器块BLKa上的擦除操作的之前或之后，可以针对所有虚设存储器单元或部分虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到被连接到相应的虚设存储器单元的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。

图5是示出图3的存储器块BLK1至BLKz中的任一个存储器块BLKb的另一个实施例的电路图。在实施例中，b可以是自然数。

参考图5，存储器块BLKb包括多个存储器单元串CS11’至CS1m’和CS21’至CS2m’。多个存储器单元串CS11’至CS1m’和CS21’至CS2m’中的每个存储器单元串均沿+Z方向延伸。多个存储器单元串CS11’至CS1m’和CS21’至CS2m’中的每个存储器单元串包括：至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及被堆叠在存储器块BLK1’下方的基底(未示出)上的至少一个漏极选择晶体管DST。

每个存储器单元串的源极选择晶体管SST被连接在公共源极线CSL与存储器单元MC1至MCn之间。被布置在同一行中的存储器单元串的源极选择晶体管被连接到相同的源极选择线。被布置在第一行中的存储器单元串CS11’至CS1m’的源极选择晶体管被连接到第一源极选择线SSL1。被布置在第二行中的存储器单元串CS21’至CS2m’的源极选择晶体管被连接到第二源极选择线SSL2。作为另一个实施例，存储器单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可以被共同连接到一个源极选择线。

每个存储器单元串的第一存储器单元MC1至第n存储器单元MCn被串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极被分别地连接到第一字线WL1至第n字线WLn。

每个存储器单元串的漏极选择晶体管DST被连接在对应的位线与存储器单元MC1至MCn之间。被布置在行方向上的存储器单元串的漏极选择晶体管被连接到在行方向上延伸的漏极选择线。第一行的存储器单元串CS11’至CS1m’的漏极选择晶体管被连接到第一漏极选择线DSL1。第二行的存储器单元串CS21’至CS2m’的漏极选择晶体管被连接到第二漏极选择线DSL2。

结果，图5的存储器块BLKb具有与图4的存储器块BLKa类似的等效电路，不同之处在于，从每个存储器单元串排除了管道晶体管PT。

作为另一个实施例，可以提供偶数位线和奇数位线代替第一位线BL1至第m位线BLm。另外，在被布置在行方向上的存储器单元串CS11’至CS1m’或CS21’至CS2m’中的偶数的存储器单元串可以被分别地连接到偶数位线，并且在被布置在行方向上的存储器单元串CS11’至CS1m’或CS21’至CS2m’中的奇数的存储器单元串可以被分别地连接到奇数位线。

作为实施例，第一存储器单元MC1至第n存储器单元MCn中的至少一个存储器单元可以被用作虚设存储器单元。例如，提供至少一个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。备选地，提供至少一个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。随着提供更多的虚设存储器单元，在存储器块BLKb上的操作的可靠性被提升，但是，存储器块BLKb的尺寸增加。随着提供更少的存储器单元，存储器块BLKb的尺寸可以被减小，但是，在存储器块BLKb上的操作的可靠性可以被减小。

为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每个虚设存储器单元可以具有所需的阈值电压。在存储器块BLKb上的擦除操作的之前或之后，可以针对所有虚设存储器单元或部分虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到被连接到相应的虚设存储器单元的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。

图6是示出图3的存储器块BLK1至BLKz中的任一个存储器块BLKi的又一个实施例的图。在实施例中，i可以是自然数。

参考图6，被彼此平行布置的多个字线可以被连接在第一选择线与第二选择线之间。在此，第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储器块BLKi可以包括被连接在位线BL1至BLm与公共源极线CSL之间的多个存储器单元串ST。位线BL1至BLm可以被分别地连接到存储器单元串ST，并且公共源极线CSL可以被共同地连接到存储器单元串ST。由于存储器单元串ST可以被配置为彼此相同，因此具体描述被连接到第一位线BL1的存储器单元串ST作为示例。

存储器单元串ST可以包括：源极选择晶体管SST、多个存储器单元MC1至MC16以及被串联连接在公共源极线CSL与第一位线BL1之间的漏极选择晶体管DST。一个存储器单元串ST可以包括漏极选择晶体管DST中的至少一个或多个漏极选择晶体管，并且可以包括源极选择晶体管SST以及多于图中所示的数目的存储器单元MC1至MC16。

源极选择晶体管SST的源极可以被连接到公共源极线CSL，并且漏极选择晶体管DST的漏极可以被连接到第一位线BL1。存储器单元MC1至MC16可以被串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。被包括在不同的存储器单元串ST中的源极选择晶体管SST的栅极可以被连接到源极选择线SSL，漏极选择晶体管DST的栅极可以被连接到漏极选择线DSL，并且存储器单元MC1至MC16的栅极可以被连接到多个字线WL1至WL16。被连接到被包括在不同的存储器单元串ST的存储器单元中的相同字线的一组存储器单元可以被称为页PG。因此，存储器块BLKi可以包括多个字线WL1至WL16的页PG。

一个存储器单元可以存储数据的一位。这通常被称为SLC。在这种情况下，一个物理页PG可以存储一个逻辑页(LPG)数据。一个逻辑页(LPG)数据可以包括与被包括在一个物理页PG中的单元相同数目的数据位。

一个存储器单元可以存储数据的两个或多个位。在这种情况下，一个物理页PG可以存储两个或多个逻辑页(LPG)数据。

图7是示出根据本公开的实施例的第一读取操作、第二读取操作和第三读取操作的图。

图7的存储器单元阵列110、页缓冲器组123、列解码器124以及输入/输出电路125可以分别地指示图2的存储器单元阵列110、页缓冲器组123、列解码器124以及输入/输出电路125。

在实施例中，存储器设备100可以根据存储器控制器200的读取命令来执行感测操作和数据输出操作。

在实施例中，感测操作可以是基于对应于读取命令的地址来感测来自存储器单元阵列110的数据DATA并且将感测的数据DATA存储在被包括在页缓冲器组123中的多个页缓冲器中的任一个页缓冲器中的操作。

在实施例中，数据输出操作可以是通过列解码器124和输入/输出电路125根据感测操作将被存储在页缓冲器组123中的数据DATA输出到外部的操作。例如，数据输出操作可以是将感测的数据DATA输出到存储器控制器200的操作。

在实施例中，第一读取操作可以包括感测操作。

在实施例中，第二读取操作和第三读取操作可以包括感测操作和数据输出操作。例如，第二读取操作可以是被执行以生成分布偏移补偿表的操作。第三读取操作可以是在生成分布偏移补偿表之后执行的操作。

同时，在高速缓存读取操作的情况下，可以同时执行感测操作和数据输出操作。此时，由于数据输出操作可能影响感测操作，因此在感测操作中可能产生噪声。因此，可以基于对应于第一读取操作的阈值电压分布来偏移对应于高速缓存读取操作的阈值电压分布。另外，由高速缓存读取操作感测的数据的失败位的数目可能增加，因此可能发生读取失败。如本文中使用的词语“同时”和“同时地”是指事件在重叠的时间区间上发生。例如，如果第一事件在第一时间区间内发生，并且第二事件在第二时间区间内同时地发生，则第一区间和第二区间至少部分地彼此重叠，使得存在第一事件和第二事件都发生的时间。

因此，根据本公开的实施例，可以基于将对应于第一读取操作的阈值电压分布与对应于第二读取操作的阈值电压分布进行比较的结果来生成分布偏移补偿表，并且使用生成的分布偏移补偿表来执行第三读取操作，以补偿偏移的阈值电压分布。

图8A是示出根据本公开的实施例的包括要被用于第三读取操作的评估时间的分布偏移补偿表的图。

参考图8A，分布偏移补偿表LUT可以包括要被用于第三读取操作的评估时间Evaluation time。此时，评估时间Evaluation time可以被增加到大于参考评估时间或被减小到小于参考评估时间。在实施例中，参考评估时间可以是用于在验证操作期间执行的评估操作的评估时间。

在实施例中，分布偏移补偿表生成器132可以基于将对应于第一读取操作的阈值电压分布与对应于第二读取操作的阈值电压分布进行比较的结果来生成包括评估时间Evaluation time的分布偏移补偿表LUT。分布偏移补偿表LUT可以被存储在分布偏移补偿表存储装置133中。

在实施例中，读取操作控制器134可以使用被包括在分布偏移补偿表LUT中的评估时间Evaluation time来执行第三读取操作。

图8B是示出根据本公开的实施例的包括要被用于第三读取操作的读取电压电平的分布偏移补偿表的图。

参考图8B，分布偏移补偿表LUT可以包括要被用于第三读取操作的读取电压电平Read voltage level。此时，读取电压电平Read voltage level可以被增加到大于参考读取电压电平或被减小到小于参考读取电压电平。在实施例中，参考读取电压电平可以是默认读取电压。在实施例中，默认读取电压可以是通过在存储器设备100的制造过程中的测试确定的读取电压。

在实施例中，分布偏移补偿表生成器132可以基于将对应于第一读取操作的阈值电压分布于对应于第二读取操作的阈值电压分布进行比较的结果来生成包括读取电压电平Read voltage level的分布偏移补偿表LUT。分布偏移补偿表LUT可以被存储在分布偏移补偿表存储装置133中。

在实施例中，读取操作控制器134可以使用被包括在分布偏移补偿表LUT中的读取电压电平Read voltage level来执行第三读取操作。

图9A是示出根据本公开的实施例的示例的图，在该示例中，对应于第二读取操作的阈值电压分布被偏移为高于对应于第一读取操作的阈值电压分布。

在图9A中，横轴指示存储器单元的阈值电压，纵轴指示存储器单元的数目。

在图9A中，为了便于描述，假定存储器单元被编程为存储数据的一个位的SLC单元，但是本公开不限于此。

参考图9A，用实线示出了指示在编程的存储器单元上以参考读取电压电平Vr执行第一读取操作的结果的阈值电压分布。另外，用虚线示出了指示在编程的存储器单元上以参考读取电压电平Vr执行第二读取操作的结果的阈值电压分布。

具体地，分布偏移补偿表生成器132可以将对应于第二读取操作的阈值电压分布以及对应于第一读取操作的阈值电压分布进行比较，以确定对应于第二读取操作的阈值电压分布被偏移为高于对应于第一读取操作的阈值电压分布。另外，分布偏移补偿表生成器132可以计算对应于第二读取操作的阈值电压分布与对应于第一读取操作的阈值电压分布之间的偏移距离ΔS1。例如，如果根据第一读取操作的失败位的数目大于根据第二读取操作的失败位的数目，则对应于第二读取操作的阈值电压分布被偏移为高于对应于第一读取操作的阈值电压分布。分布偏移补偿表生成器132可以基于根据第一读取操作的失败位的数目与根据第二读取操作的失败位的数目之间的差异来确定偏移距离ΔS1。在这种情况下，为了补偿在第三读取操作期间生成的阈值电压分布的偏移，可以将用于第三读取操作的读取电压电平移动到高于参考读取电压电平Vr的第一读取电压电平V1。

图9B是示出根据本公开的实施例的要被用于第三读取操作的评估时间的图。

具体地，图9B是示出当如图9A所示的对应于第二读取操作的阈值电压分布被偏移为高于对应于第一读取操作的阈值电压分布时要被用于第三读取操作的评估时间的图。

参考图9A和图9B，当对应于第二读取操作的阈值电压分布被偏移为高于对应于第一读取操作的阈值电压分布时，分布偏移补偿表生成器132可以基于偏移距离生成包括增加到大于参考评估时间的评估时间的分布偏移补偿表。在实施例中，参考评估时间可以是在验证操作期间执行的评估操作的评估时间tEV_verify。

例如，分布偏移补偿表生成器132可以将增加到大于用于验证操作的评估时间tEV_verify的评估时间tEV_read确定为要被用于第三读取操作的评估时间。此时，可以基于偏移距离ΔS1来确定用于验证操作的评估时间tEV_verify与增加的评估时间tEV_read之间的差异ΔT1。

此后，读取操作控制器134可以使用增加的评估时间tEV_read来执行被包括在第三读取操作中的评估操作。

图9C是示出根据本公开的实施例的要被用于第三读取操作的读取电压电平的图。

具体地，图9C是示出当如图9A所示的对应于第二读取操作的阈值电压分布被偏移为高于对应于第一读取操作的阈值电压分布时要被用于第三读取操作的读取电压电平的图。

参考图9A和图9C，当对应于第二读取操作的阈值电压分布被偏移为高于对应于第一读取操作的阈值电压分布时，分布偏移补偿表生成器132可以基于偏移距离生成包括高于参考读取电压电平的读取电压电平的分布偏移补偿表。在实施例中，参考读取电压电平可以是默认读取电压电平。

例如，分布偏移补偿表生成器132可以将高于参考读取电压电平Vr的第一读取电压电平V1确定为要被用于第三读取操作的读取电压电平。此时，可以基于偏移距离ΔS1来确定参考电压电平Vr与第一读取电压电平V1之间的差异(即，偏移距离ΔS1)。

此后，读取操作控制器134可以使用第一读取电压电平V1来执行第三读取操作。

图10A是示出根据本公开的实施例的示例的图，在该示例中，对应于第二读取操作的阈值电压分布被偏移为低于对应于第一读取操作的阈值电压分布。

在图10A中，横轴指示存储器单元的阈值电压，并且纵轴指示存储器单元的数目。

在图10A中，为了便于描述，假定存储器单元被编程为存储数据的一个位的SLC单元，但是本公开不限于此。

参考图10A，用实线示出了指示在编程的存储器单元上以参考读取电压电平Vr执行第一读取操作的结果的阈值电压分布。另外，用虚线示出了指示在编程的存储器单元上以参考读取电压电平Vr执行第二读取操作的结果的阈值电压分布。

具体地，分布偏移补偿表生成器132可以将对应于第二读取操作的阈值电压分布与对应于第一读取操作的阈值电压分布进行比较来确定对应于第二读取操作的阈值电压分布被偏移为低于对应于第一读取操作的阈值电压分布。另外，分布偏移补偿表生成器132可以计算对应于第二读取操作的阈值电压分布与对应于第一读取操作的阈值电压分布之间的偏移距离-ΔS2。例如，如果根据第一读取操作的失败位的数目低于根据第二读取操作的失败位的数目，则对应于第二读取操作的阈值电压分布被偏移为低于对应于第一读取操作的阈值电压分布。分布偏移补偿表生成器132可以基于根据第一读取操作的失败位的数目与根据第二读取操作的失败位的数目之间的差异来确定偏移距离-ΔS2。在这种情况下，为了补偿在第三读取操作期间生成的阈值电压分布的偏移，可以将用于第三读取操作的读取电压电平移动到低于参考读取电压电平Vr的第二读取电压电平V2。

图10B是示出根据本公开的实施例的要被用于第三读取操作的评估时间的图。

具体地，图10B是示出当如图10A所示对应于第二读取操作的阈值电压分布被偏移为低于对应于第一读取操作的阈值电压分布时要被用于第三读取操作的评估时间的图。

参考图10A和图10B，当对应于第二读取操作的阈值电压分布被偏移为低于对应于第一读取操作的阈值电压分布时，分布偏移补偿表生成器132可以基于偏移距离生成包括减小到小于参考评估时间的分布偏移补偿表。在实施例中，参考评估时间可以是在验证操作期间执行的评估操作的评估时间tEV_verify。

例如，分布偏移补偿表生成器132可以将减小到小于用于验证操作的评估时间tEV_verify的评估时间tEV_read确定为要被用于第三读取操作的评估时间。此时，可以基于偏移距离-ΔS2来确定用于验证操作的评估时间tEV_verify与减小的评估时间tEV_read之间的差异-ΔT2。

此后，读取操作控制器134可以使用减小的评估时间tEV_read来执行被包括在第三读取操作中的评估操作。

图10C是示出根据本公开的实施例的要被用于第三读取操作的读取电压电平的图。

具体地，图10C是示出当如图10A所示的对应于第二读取操作的阈值电压分布被偏移为低于对应于第一读取操作的阈值电压分布时要被用于第三读取操作的读取电压电平的图。

参考图10A和图10C，当对应于第二读取操作的阈值电压分布被偏移为低于对应于第一读取操作的阈值电压分布时，分布偏移补偿表生成器132可以基于偏移距离生成包括低于参考读取电压电平的读取电压电平的分布偏移补偿表。在实施例中，参考读取电压电平可以是默认读取电压电平。

例如，分布偏移补偿表生成器132可以将低于参考读取电压电平Vr的第二读取电压电平V2确定为要被用于第三读取操作的读取电压电平。此时，可以基于偏移距离-ΔS2确定参考读取电压电平Vr与第二读取电压电平V2之间的差异(即，偏移距离-ΔS2)。

此后，读取操作控制器134可以使用第二读取电压电平V2执行第三读取操作。

图11是示出根据本公开的实施例的操作存储器设备的方法的流程图。

例如，图11所示的方法可以由图1所示的存储器设备100执行。

参考图11，在步骤S1101处，存储器设备100可以在多个存储器单元上执行编程操作。

在步骤S1103中，存储器设备100可以通过执行感测来自多个存储器单元的数据的第一读取操作来测量对应于第一读取操作的阈值电压分布。

此时，存储器设备100可以通过计算在多个存储器单元上由第一读取操作感测的数据的失败位的数目来测量对应于第一读取操作的阈值电压分布。

在步骤S1105中，存储器设备100可以通过执行感测来自多个存储器单元的数据的第二读取操作并且将数据输出到外部来测量对应于第二读取操作的阈值电压分布。

此时，存储器设备100可以通过计算在多个存储器单元上由第二读取操作感测的数据的失败位的数目来测量对应于第二读取操作的阈值电压分布。

在步骤S1107中，存储器设备100可以基于将对应于第一读取操作的阈值电压分布与对应于第二读取操作的阈值电压分布进行比较的结果来生成分布偏移补偿表。

此时，基于将对应于第一读取操作的阈值电压分布与对应于第二读取操作的阈值电压分布进行比较的结果，存储器设备100可以计算偏移方向和偏移距离，偏移方向指示对应于第二读取操作的阈值电压分布被偏移的方向，偏移距离指示对应于第二读取操作对应于的阈值电压分布基于对应于第一读取操作的阈值电压分布被偏移的距离。

另外，存储器设备100可以基于偏移方向和偏移距离来生成分布偏移补偿表。

在步骤S1109中，存储器设备100可以存储分布偏移补偿表。

在步骤S1111中，存储器设备100可以基于分布偏移补偿表在目标存储器单元上执行第三读取操作。

此时，存储器设备100可以使用评估时间和读取电压电平中的至少一个来执行第三读取操作。

图12是示出根据本公开的实施例的生成包括要被用于第三读取操作的评估时间的分布偏移补偿表的方法的流程图。

例如，图12所示的方法可以由图1所示的存储器设备100执行。

参考图12，在步骤S1201中，存储器设备100可以将对应于第二读取操作的阈值电压分布与对应于第一读取操作的阈值电压分布进行比较来确定对应于第二读取操作的阈值电压分布是否被偏移为高于对应于第一读取操作的阈值电压分布。

当对应于第二读取操作的阈值电压分布根据在步骤S1201中的确定的结果被偏移为高于对应于第一读取操作的阈值电压分布时，在步骤S1203中，存储器设备100可以基于偏移距离生成包括增加到大于参考评估时间的评估时间的分布偏移补偿表。

当对应于第二读取操作的阈值电压分布根据在步骤S1201中的确定的结果未被偏移为高于对应于第一读取操作的阈值电压分布时，在步骤S1205中，存储器设备100可以将对应于第二读取操作的阈值电压分布与对应于第一读取操作的阈值电压分布进行比较来确定对应于第二读取操作的阈值电压分布是否被偏移为低于对应于第一读取操作的阈值电压分布。

当对应于第二读取操作的阈值电压分布根据在步骤S1205中的确定的结果被偏移为低于对应于第一读取操作的阈值电压分布时，在步骤S1207中，存储器设备100可以基于偏移距离生成包括减小到小于参考评估时间的评估时间的分布偏移补偿表。

当对应于第二读取操作的阈值电压分布根据在步骤S1205中的确定的结果未被偏移为低于对应于第一读取操作的阈值电压分布时，可以结束生成分布偏移补偿表的操作。

图13是示出根据本公开的实施例的生成包括要被用于第三读取操作的读取电压电平的分布偏移补偿表的方法的流程图。

例如，图13所示的方法可以由图1所示的存储器设备100执行。

参考图13，在步骤S1301中，存储器设备100可以将对应于第二读取操作的阈值电压分布与对应于第一读取操作的阈值电压分布进行比较，来确定对应于第二读取操作的阈值电压分布是否被偏移为高于对应于第一读取操作的阈值电压分布。

当对应于第二读取操作的阈值电压分布根据在步骤S1301中的确定的结果被偏移为高于对应于第一读取操作的阈值电压分布时，在步骤S1303中，存储器设备100可以基于偏移距离生成包括高于参考读取电压电平的读取电压电平的分布偏移补偿表。

当对应于第二读取操作的阈值电压分布根据在步骤S1301中的确定的结果未被偏移为高于对应于第一读取操作的阈值电压分布时，在步骤S1305中，存储器设备100可以将对应于第二读取操作的阈值电压分布与对应于第一读取操作的阈值电压分布进行比较来确定对应于第二读取操作的阈值电压分布是否被偏移为低于对应于第一读取操作的阈值电压分布。

当对应于第二读取操作的阈值电压分布根据在步骤S1305中的确定的结果被偏移为低于对应于第一读取操作的阈值电压分布时，在步骤S1307中，存储器设备100可以基于偏移距离生成包括低于参考读取电压电平的读取电压电平的分布偏移补偿表。

当对应于第二读取操作的阈值电压分布根据在步骤S1305中的确定的结果未被偏移为低于对应于第一读取操作的阈值电压分布时，可以结束生成分布偏移补偿表的操作。

图14是示出图1的存储器控制器的图。

参考图1和图14，存储器控制器200可以包括：处理器220、RAM230、错误校正电路240、ROM 260、主机接口270以及闪存接口280。

处理器220可以控制存储器控制器200的整体操作。RAM 230可以被用作存储器控制器200的缓冲器存储器、高速缓存存储器、操作存储器等。

错误校正电路240可以执行错误校正。错误校正电路240可以基于要通过闪存接口280被写入到存储器设备100的数据来执行错误校正编码(ECC编码)。可以通过闪存接口280将错误校正编码的数据传输到存储器设备100。错误校正电路240可以在通过闪存接口280从存储器设备100接收的数据上执行错误校正解码(ECC解码)。例如，错误校正电路240可以作为闪存接口280的部件而被包括在闪存接口280中。

ROM 260可以存储以固件形式操作存储器控制器200所需的各种信息。

存储器控制器200可以通过主机接口270与外部设备(例如，主机300、应用处理器等)进行通信。

存储器控制器200可以通过闪存接口280与存储器设备100进行通信。存储器控制器200可以通过闪存接口280向存储器设备100发送命令、地址、控制信号等以及接收数据。例如，闪存接口280可以包括NAND接口。

图15是示出应用根据本公开的实施例的存储设备的存储器卡***的框图。

参考图15，存储器卡***2000包括存储器控制器2100、存储器设备2200和连接器2300。

存储器控制器2100被连接到存储器设备2200。存储器控制器2100被配置为访问存储器设备2200。例如，存储器控制器2100可以被配置为控制存储器设备2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100被配置为提供存储器设备2200与主机之间的接口。存储器控制器2100被配置为驱动用于控制存储器设备2200的固件。可以与参考图1描述的存储器控制器200等同地实现存储器控制器2100。可以与参考图2描述的存储器设备100相同地实现存储器设备2200。

例如，存储器控制器2100可以包括部件(诸如，随机存取存储器(RAM)、处理器、主机接口、存储器接口以及错误校正器)。

存储器控制器2100可以通过连接器2300与外部设备进行通信。存储器控制器2100可以根据特定的通信标准与外部设备(例如，主机)进行通信。例如，存储器控制器2100被配置为通过各种通信标准(诸如，通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***部件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机小型接口(SCSI)、增强型小磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪速存储(UFS)、Wi-Fi、蓝牙和NVMe)中的至少一种通信标准与外部设备进行通信。例如，可以由上述各种通信标准中的至少一种通信标准来定义连接器2300。

例如，存储器设备2200可以由各种非易失性存储器元件(诸如，电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移扭矩磁性RAM(STT-MRAM))构成。

存储器控制器2100和存储器设备2200可以被集成到一个半导体设备中以配置存储器卡。例如，存储器控制器2100和存储器设备2200可以被集成到一个半导体设备中以配置存储器卡，诸如，PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪速存储器卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro或eMMC)、SD卡(SD、miniSD、microSD或SDHC)以及通用闪速存储(UFS)。

图16是示出应用根据本公开的实施例的存储设备的固态驱动器(SSD)***的框图。

参考图16，SSD***3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并且通过电源连接器3002接收电源PWR。SSD 3200包括SSD控制器3210、多个闪速存储器3221至322n、辅助功率设备3230以及缓冲器存储器3240。

根据本公开的实施例，SSD控制器3210可以执行参考图1描述的存储器控制器200的功能。

SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。例如，信号SIG可以是基于主机3100与SSD 3200之间的接口的信号。例如，信号SIG可以是由接口(诸如，通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***部件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机小型接口(SCSI)、增强型小磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪速存储(UFS)、Wi-Fi、蓝牙和NVMe)中的至少一个接口定义的信号。

辅助功率设备3230通过电源连接器3002被连接到主机3100。辅助功率设备3230可以从主机3110接收功率PWR并且可以充电。当来自主机3100的功率供应不平滑时，辅助功率设备3230可以提供SSD 3200的功率。例如，辅助功率设备3230可以被放置在SSD 3200中或可以被放置在SSD 3200的外部。例如，辅助功率设备3230可以被放置在主板上并且可以向SSD 3200提供辅助功率。

缓冲器存储器3240用作SSD 3200的缓冲器存储器。例如，缓冲器存储器3240可以临时地存储从主机3100接收的数据或者从多个闪速存储器3221至322n接收的数据，或者可以临时地存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲器存储器3240可以包括易失性存储器(诸如，DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM以及GRAM)或非易失性存储器(诸如，FRAM、ReRAM、STT-MRAM和PRAM)。

图17是示出应用根据本公开的实施例的存储设备的用户***的框图。

参考图17，用户***4000包括：应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可以驱动被包括在用户***4000中的部件、操作***(OS)、用户程序等。例如，应用处理器4100可以包括控制被包括在用户***4000中的部件的控制器、接口、图形引擎等。应用处理器4100可以作为片上***(SoC)被提供。

存储器模块4200可以用作用户***4000的主存储器、操作存储器、缓冲器存储器或高速缓存存储器。存储器模块4200可以包括易失性随机存取存储器(诸如，DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3 SDRAM)或者非易失性随机存取存储器(诸如，PRAM、ReRAM、MRAM和FRAM)。例如，应用处理器4100和存储器模块4200可以基于堆叠封装(POP)被封装以及被提供作为一个半导体封装。

网络模块4300可以与外部设备进行通信。例如，网络模块4300可以支持无线通信(诸如，码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、Wimax、WLAN、UWB、蓝牙和Wi-Fi)。例如，网络模块4300可以被包括在应用处理器4100中。

存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。备选地，存储模块4400可以将存储在存储模块4400中的数据发送到应用处理器4100。例如，存储模块4400可以被实现为非易失性半导体存储器元件(诸如，相变RAM(PRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、NAND闪存、NOR闪存和三维NAND闪存)。例如，存储模块4400可以被提供作为可移动存储设备(可移动驱动器)(诸如，存储器卡)以及用户***4000的外部驱动器。

例如，存储模块4400可以包括多个非易失性存储器设备，并且多个非易失性存储器设备可以与参考图1描述的存储器设备100相同地操作。存储模块4400可以与参考图1描述的存储设备50相同地操作。

用户接口4500可以包括用于将数据或指令输入到应用处理器4100或用于将数据输出到外部设备的接口。例如，用户接口4500可以包括用户输入接口(诸如，键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像头、麦克风、陀螺仪传感器、振动传感器和压电元件)。用户接口4500可以包括用户输出接口(诸如，液晶显示器(LCD)、有机发光二极管(OLED)显示设备、LED、扬声器和监控器)。

Claims (20)

1.一种存储器设备，包括：

多个存储器单元；

阈值电压分布测量部件，测量感测来自所述多个存储器单元中的编程的存储器单元的数据的第一读取操作的阈值电压分布，以及测量感测来自所述编程的存储器单元的所述数据的第二读取操作的阈值电压分布并且使用数据输出操作来输出所述数据；

分布偏移补偿表生成器，基于将所述第一读取操作的所述阈值电压分布与所述第二读取操作的所述阈值电压分布进行比较的结果来计算偏移方向和偏移距离，所述偏移方向指示所述第二读取操作的所述阈值电压分布被偏移的方向，所述偏移距离指示所述第二读取操作的所述阈值电压分布基于所述第一读取操作的所述阈值电压分布而被偏移的距离，并且基于所述偏移方向和所述偏移距离生成分布偏移补偿表；以及

读取操作控制器，基于所述分布偏移补偿表在所述多个存储器单元中的目标存储器单元上执行第三读取操作。

2.根据权利要求1所述的存储器设备，其中所述阈值电压分布测量部件通过计算由所述第一读取操作在所述编程的存储器单元上感测的数据的失败位的数目来测量所述第一读取操作的所述阈值电压分布，并且通过计算由所述第二读取操作在所述编程的存储器单元上感测的所述数据的失败位的数目来测量所述第二读取操作的所述阈值电压分布。

3.根据权利要求1所述的存储器设备，其中所述第三读取操作是在所述分布偏移补偿表被生成之后，感测来自所述编程的存储器单元的所述数据并且使用所述数据输出操作来输出所述数据的操作。

4.根据权利要求1所述的存储器设备，其中所述分布偏移补偿表包括要被用于所述第三读取操作的评估时间和读取电压电平中的至少一个。

5.根据权利要求4所述的存储器设备，其中当所述第二读取操作的所述阈值电压分布被偏移为高于所述第一读取操作的所述阈值电压分布时，所述分布偏移补偿表生成器基于所述偏移距离生成包括增加到大于参考评估时间的评估时间的所述分布偏移补偿表。

6.根据权利要求4所述的存储器设备，其中当所述第二读取操作的所述阈值电压分布被偏移为低于所述第一读取操作的所述阈值电压分布时，所述分布偏移补偿表生成器基于所述偏移距离生成包括减小到小于参考评估时间的评估时间的所述分布偏移补偿表。

7.根据权利要求4所述的存储器设备，其中当所述第二读取操作的所述阈值电压分布被偏移为高于所述第一读取操作的所述阈值电压分布时，所述分布偏移补偿表生成器基于所述偏移距离生成包括高于参考读取电压电平的读取电压电平的所述分布偏移补偿表。

8.根据权利要求4所述的存储器设备，其中当所述第二读取操作的所述阈值电压分布被偏移为低于所述第一读取操作的所述阈值电压分布时，所述分布偏移补偿表生成器基于所述偏移距离生成包括低于参考读取电压电平的读取电压电平的所述分布偏移补偿表。

9.根据权利要求4所述的存储器设备，其中所述读取操作控制器使用所述评估时间和所述读取电压电平中的至少一个来执行所述第三读取操作。

10.根据权利要求1所述的存储器设备，还包括：

分布偏移补偿表存储，存储所述分布偏移补偿表。

11.一种操作存储器设备的方法，所述方法包括：

在多个存储器单元上执行编程操作；

通过执行感测来自所述多个存储器单元的数据的第一读取操作来测量所述第一读取操作的阈值电压分布；

通过执行感测来自所述多个存储器单元的所述数据的第二读取操作来测量所述第二读取操作的阈值电压分布并且使用数据输出操作来输出所述数据；

基于将所述第一读取操作的所述阈值电压分布与所述第二读取操作的所述阈值电压分布进行比较的结果来计算偏移方向和偏移距离，所述偏移方向指示所述第二读取操作的所述阈值电压分布被偏移的方向，所述偏移距离指示所述第二读取操作的所述阈值电压分布基于所述第一读取操作的所述阈值电压分布而被偏移的距离；

基于所述偏移方向和所述偏移距离生成分布偏移补偿表；以及

基于所述分布偏移补偿表在目标存储器单元上执行第三读取操作。

12.根据权利要求11所述的方法，其中测量所述第一读取操作的所述阈值电压分布包括：通过计算由所述第一读取操作在所述多个存储器单元上感测的所述数据的失败位的数目来测量所述第一读取操作的所述阈值电压分布。

13.根据权利要求11所述的方法，其中测量所述第二读取操作的所述阈值电压分布包括：通过计算由所述第二读取操作在所述多个存储器单元上感测的所述数据的失败位的数目来测量所述第二读取操作的所述阈值电压分布。

14.根据权利要求11所述的方法，其中所述分布偏移补偿表包括要被用于所述第三读取操作的评估时间和读取电压电平中的至少一个。

15.根据权利要求14所述的方法，其中生成包括：当所述第二读取操作的所述阈值电压分布被偏移为高于所述第一读取操作的所述阈值电压分布时，基于所述偏移距离生成包括增加到大于参考评估时间的评估时间的所述分布偏移补偿表。

16.根据权利要求14所述的方法，其中生成包括：当所述第二读取操作的所述阈值电压分布被偏移为低于所述第一读取操作的所述阈值电压分布时，基于所述偏移距离生成包括减小到小于参考评估时间的评估时间的所述分布偏移补偿表。

17.根据权利要求14所述的方法，其中生成包括：当所述第二读取操作的所述阈值电压分布被偏移为高于所述第一读取操作的所述阈值电压分布时，基于所述偏移距离生成包括高于参考读取电压电平的读取电压电平的所述分布偏移补偿表。

18.根据权利要求14所述的方法，其中生成包括：当所述第二读取操作的所述阈值电压分布被偏移为低于所述第一读取操作的所述阈值电压分布时，基于所述偏移距离生成包括低于参考读取电压电平的读取电压电平的所述分布偏移补偿表。

19.根据权利要求14所述的方法，其中执行包括：使用所述评估时间和所述读取电压电平中的至少一个来执行所述第三读取操作。

20.根据权利要求11所述的方法，还包括存储所述分布偏移补偿表。

Images