KR20210012444A - 적층 세라믹 전자부품 및 이의 제조방법 - Google Patents

적층 세라믹 전자부품 및 이의 제조방법 Download PDF

Info

Publication number
KR20210012444A
KR20210012444A KR1020190090182A KR20190090182A KR20210012444A KR 20210012444 A KR20210012444 A KR 20210012444A KR 1020190090182 A KR1020190090182 A KR 1020190090182A KR 20190090182 A KR20190090182 A KR 20190090182A KR 20210012444 A KR20210012444 A KR 20210012444A
Authority
KR
South Korea
Prior art keywords
nickel
cobalt
internal electrode
multilayer ceramic
electronic component
Prior art date
Application number
KR1020190090182A
Other languages
English (en)
Inventor
김동진
최창학
정문성
구본석
장창수
장은용
김병건
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190090182A priority Critical patent/KR20210012444A/ko
Priority to US16/896,468 priority patent/US11488782B2/en
Priority to CN202010708682.7A priority patent/CN112289586B/zh
Publication of KR20210012444A publication Critical patent/KR20210012444A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

본 발명은 유전체층 및 내부전극을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 형성되며, 상기 내부전극과 전기적으로 연결된 외부전극을 포함하며, 상기 내부전극은 니켈(Ni)-코발트(Co) 합금을 포함하며, 상기 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 인 적층 세라믹 전자부품 및 그 제조방법을 제공한다.

Description

적층 세라믹 전자부품 및 이의 제조방법{Multi-layered ceramic electronic component and method for manufacturing the same}
본 발명은 적층 세라믹 전자부품 및 이의 제조방법에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 세라믹 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.
적층 세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근 전기, 전자기기 산업의 고성능화 및 경박단소화에 따라 전자부품에 있어서도 소형, 고성능 및 초고용량화가 요구되고 있다.
특히, 적층 세라믹 커패시터는 범용 전자부품으로서, 그 용도와 사용량이 지속적으로 증가하고 있으며, 초고용량 제품 개발을 위해 유전체층과 내부전극의 박층화가 진행되고 있다.
상기와 같이 유전체층과 내부전극의 박층화가 진행됨에 따라 쇼트 불량, DC-bias 저하 및 신뢰성 불량이 증가하고 있는 추세다.
내부전극의 두께가 얇아질 수록 쇼트 불량이 빈번히 발생하는 이유는 여러가지가 있으나, 그 중 하나로 고온 소성시 전극의 강도가 떨어져 변형이 증가한다는 점이다.
이러한, 적층 세라믹 커패시터의 쇼트 불량 개선을 위해 니켈 전극에 이종 원소를 합금함으로써, 강도를 높이는 방법을 연구하였다.
니켈에 합금함으로써 전극의 강도를 높일 수 있는 금속은 다양하나, 내부전극의 특성상 환원성에 의해 제한된다.
즉, 적층 세라믹 커패시터의 내부전극은 고온에서 소성되기 때문에 고온에서 산화가 잘 일어나는 물질은 사용하기가 어렵다.
소성시 전극이 산화가 되면, 전극의 전기전도도가 낮아지고 전극의 부피 팽창으로 변형이 일어나서 쇼트 발생률이 더 높아지게 된다.
따라서, 니켈과 환원성 혹은 산화성이 비슷한 물질이면서 첨가시 니켈의 강도를 높일 수 있는 물질을 첨가해야될 필요가 있다.
일본공개특허공보 2004-079994
본 발명은 적층 세라믹 전자부품 및 이의 제조방법에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.
본 발명의 일 실시형태는 유전체층 및 내부전극을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 형성되며, 상기 내부전극과 전기적으로 연결된 외부전극을 포함하며, 상기 내부전극은 니켈(Ni)-코발트(Co) 합금을 포함하며, 상기 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 인 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태는 세라믹 그린시트를 마련하는 단계, 상기 세라믹 그린시트 상에 니켈(Ni) 및 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 함량의 코발트 산화물(CoO)를 포함하는 내부 전극용 도전성 페이스트로 내부전극 패턴을 형성하는 단계, 상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계 및 상기 세라믹 적층체를 소성하여 유전체층 및 니켈(Ni)-코발트(Co) 합금을 포함하는 내부전극을 포함하는 세라믹 바디를 형성하는 단계를 포함하는 적층 세라믹 전자부품의 제조 방법을 제공한다.
본 발명의 일 실시형태에 따르면 내부전극이 니켈(Ni)-코발트(Co) 합금을 포함하며, 상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 을 만족하도록 조절함으로써, 내부전극의 강도를 높일 수 있고, 이로 인하여 쇼트 불량 등을 막을 수 있어 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 3은 도 2의 B 영역의 확대도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 발명의 일 실시형태는 세라믹 전자부품에 관한 것으로, 세라믹 재료를 사용하는 전자부품은 커패시터, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등이 있다. 하기에서는 세라믹 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 3은 도 2의 B 영역의 확대도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 세라믹 바디(110), 상기 세라믹 바디 내부에 형성된 내부전극(121, 122), 상기 세라믹 바디(110)의 외측에 형성되는 외부 전극(131, 132)을 포함할 수 있다.
본 발명의 일 실시 형태에서, 적층 세라믹 커패시터의 '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의될 수 있다. 상기 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
상기 세라믹 바디(110)의 형상에 특별히 제한은 없지만, 본 발명의 일 실시형태에 따르면 육면체 형상을 가질 수 있다.
상기 세라믹 바디(110)는 복수 개의 유전체층(111)이 적층되어 형성될 수 있다.
상기 세라믹 바디(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 분말을 포함하는 세라믹 그린시트의 소결에 의하여 형성될 수 있다.
상기 세라믹 분말은 당업계에서 일반적으로 사용되는 것이면 특별히 제한되지 않는다.
이에 제한되는 것은 아니나, 예를 들면 BaTiO3계 세라믹 분말을 포함할 수 있다.
상기 BaTiO3계 세라믹 분말은 이에 제한되는 것은 아니며, 예를 들면, BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1 - xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1 - xCax)(Ti1 -yZry)O3 또는 Ba(Ti1-yZry)O3 등이 있다.
또한, 상기 세라믹 그린시트는 상기 세라믹 분말과 함께 전이금속, 희토류 원소, Mg, Al 등을 포함할 수 있다.
상기 일 유전체층(111)의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 적절히 변경될 수 있다.
이에 제한되는 것은 아니나, 예를 들면 소결 후 인접하는 2개의 내부 전극층 사이에 형성된 유전체층(111)의 두께는 1.0 ㎛ 이하 일 수 있다.
본 발명의 일 실시형태에서, 상기 유전체층(111)의 두께는 평균 두께를 의미할 수 있다.
상기 유전체층(111)의 평균 두께는 도 2와 같이 세라믹 바디(110)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 도 2와 같이 세라믹 바디(110)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 내부전극(121, 122)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
상기 세라믹 바디(110) 내부에는 내부전극(121, 122)이 배치될 수 있다.
상기 내부전극(121, 122)은 세라믹 그린시트 상에 형성되어 적층되고, 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 바디(110) 내부에 형성될 수 있다.
상기 내부전극은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있으며, 유전체층의 적층 방향에 따라 대향 배치될 수 있다.
도 2에 도시된 바와 같이, 상기 제1 및 제2 내부전극(121, 122)의 말단은 세라믹 바디(110)의 길이 방향의 일면으로 교대로 노출될 수 있다.
또한, 도시되지 않았으나, 본 발명의 일 실시형태에 따르면 제1 및 제2 내부전극은 리드부를 갖고, 리드부를 통하여 세라믹 바디의 동일 면으로 노출될 수 있다. 또는 제1 및 제2 내부전극은 리드부를 갖고 리드부를 통하여 세라믹 바디의 하나 이상의 면으로 노출될 수 있다.
상기 일 내부전극(121, 122)의 두께는 특별히 제한되는 것은 아니나, 예를 들면, 1.0 ㎛ 이하 일 수 있다.
본 발명의 일 실시형태에 따르면 내부전극이 형성된 유전체층은 200층 이상 적층될 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
본 발명의 일 실시형태에 따르면, 일 내부전극(121, 122)의 두께가 1.0 ㎛ 이하 일 경우에 내부전극으로 인하여 전극의 강도가 저하되고, 이로써 쇼트 불량 등의 신뢰성 저하를 막기 위한 특징적 구성을 제시하며, 일 내부전극(121, 122)의 두께가 1.0 ㎛를 초과하는 경우에는 본 발명의 특징적 구성을 적용하지 않더라도 신뢰성 저하의 문제가 발생하지 않을 수 있다.
즉, 이하에서 설명하는 본 발명의 특징적 구성은 일 내부전극(121, 122)의 두께가 1.0 ㎛ 이하 일 경우에 신뢰성을 향상하기 위하여 적용될 수 있는 것이다.
본 발명의 일 실시형태에 따르면, 세라믹 바디(110)의 외측에는 외부전극(131, 132)이 형성될 수 있고, 상기 외부전극(131, 132)은 내부 전극(121, 122)과 전기적으로 연결될 수 있다.
보다 구체적으로, 상기 세라믹 바디(110)의 일면으로 노출된 제1 내부전극(121)과 전기적으로 연결된 제1 외부전극(131)과 상기 세라믹 바디(110)의 타면으로 노출된 제2 내부전극(122)과 전기적으로 연결된 제2 외부전극으로 구성될 수 있다.
또한, 도시되지 않았으나, 세라믹 바디로 노출되는 제1 및 제2 내부전극과 연결되기 위하여 복수 개의 외부전극이 형성될 수 있다.
상기 외부전극(131, 132)은 금속 분말을 포함하는 도전성 페이스트로 형성될 수 있다.
상기 도전성 페이스트에 포함되는 금속 분말은 특별히 제한되지 않으며, 예를 들면 Ni, Cu, 또는 이들 합금을 사용할 수 있다.
상기 외부전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면 10 내지 50㎛ 정도일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 내부전극(121, 122)은 니켈(Ni)-코발트(Co) 합금을 포함하며, 상기 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 이다.
일반적으로, 초고용량 제품 개발을 위해 유전체층과 내부전극의 박층화가 진행되고 있으며, 유전체층과 내부전극의 박층화가 진행됨에 따라 쇼트 불량, DC-bias 저하 및 신뢰성 불량이 증가하고 있는 추세다.
내부전극의 두께가 얇아질 수록 쇼트 불량이 빈번히 발생하는 이유는 여러가지가 있으나, 그 중 하나로 고온 소성시 전극의 강도가 떨어져 변형이 증가한다는 점이다.
이러한, 적층 세라믹 커패시터의 쇼트 불량 개선을 위해 니켈 전극에 이종 원소를 합금함으로써, 강도를 높이는 방법이 있다.
니켈에 합금함으로써 전극의 강도를 높일 수 있는 금속은 다양하나, 내부전극의 특성상 환원성에 의해 제한된다.
즉, 적층 세라믹 커패시터의 내부전극은 고온에서 소성되기 때문에 고온에서 산화가 잘 일어나는 물질은 사용하기가 어렵다.
소성시 전극이 산화가 되면, 전극의 전기전도도가 낮아지고 전극의 부피 팽창으로 변형이 일어나서 쇼트 발생률이 더 높아지게 된다.
따라서, 본 발명의 일 실시형태에서는 니켈과 환원성이 비슷한 물질이면서 첨가시 니켈의 강도를 높일 수 있는 물질로서 코발트(Co)를 연구하였으며, 니켈(Ni)-코발트(Co) 합금을 이용함으로써, 내부전극의 강도를 향상시킬 수 있었다.
즉, 본 발명의 일 실시형태에 따르면, 상기 내부전극(121, 122)이 니켈(Ni)-코발트(Co) 합금을 포함하며, 상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 을 만족하도록 조절함으로써, 내부전극의 강도를 높일 수 있고, 이로 인하여 쇼트 불량 등을 막을 수 있어 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
상기 내부전극(121, 122)이 니켈(Ni)-코발트(Co) 합금을 포함하는 특징은 소성 전 내부 전극용 도전성 페이스트 내에 니켈(Ni)-코발트(Co) 합금을 포함하는 것이 아니라, 내부 전극용 도전성 페이스트는 순수한 니켈(Ni) 파우더와 함께, 코발트 산화물(CoO) 파우더를 포함하고, 환원 분위기에서 소성하는 과정에서 반응에 의하여 니켈(Ni)-코발트(Co) 합금이 형성되고, 내부전극에 포함되게 된다.
따라서, 본 발명의 일 실시형태에 따른 상기 내부전극(121, 122)이 니켈(Ni)-코발트(Co) 합금을 포함하는 특징은 니켈(Ni)-코발트(Co) 합금 파우더를 포함하는 내부 전극용 도전성 페이스트를 이용하여 내부전극을 형성하는 종래의 적층 세라믹 커패시터와는 차이가 있다.
특히, 종래와 같이 니켈(Ni)-코발트(Co) 합금 파우더를 포함하는 내부 전극용 도전성 페이스트를 이용하여 내부전극을 형성할 경우에는, 니켈(Ni)-코발트(Co) 합금 파우더를 별도로 제작하여야 하기 때문에, 공정상 및 비용상 문제가 있으며, 내부전극 소성 과정에서도 환원 조건이 충분하지 않을 경우 코발트 산화물(CoO)이 형성될 수 있어, 적층 세라믹 커패시터의 용량을 저하시킬 수 있다.
그러나, 본 발명의 일 실시형태에 따르면, 순수한 니켈(Ni) 파우더와 함께, 코발트 산화물(CoO) 파우더를 포함하는 내부 전극용 도전성 페이스트를 이용하여 환원 분위기에서 소성함으로써, 내부전극을 형성하기 때문에, 투입한 코발트 산화물(CoO)은 코발트(Co)로 환원되고 상기 코발트(Co) 모두가 니켈(Ni)과 합금을 형성하며, 유전체층으로 침투하지 않는다.
따라서, 코발트 산화물(CoO) 파우더를 포함하는 내부 전극용 도전성 페이스트를 이용하여 적층 세라믹 커패시터를 제작하더라도 용량 저하의 문제가 발생하지 않는다.
본 발명의 일 실시형태에 따르면, 상기 내부전극(121, 122)이 니켈(Ni)-코발트(Co) 합금을 포함하며, 상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 을 만족한다.
상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 을 만족함으로써, 적층 세라믹 커패시터의 용량의 변화 없이 절연파괴전압(Breakdown Voltage, BDV)과 신뢰성이 높아질 수 있다.
상기 신뢰성과 관련한 실험 결과, 상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 을 만족할 경우 평균 고장 시간 (Mean Time To Failure, MTTF)의 측정값이 높아짐을 알 수 있다.
상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.01 at% 미만일 경우에는 절연파괴전압(Breakdown Voltage, BDV)과 신뢰성 향상 효과가 미비하다.
상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 10 at% 를 초과하는 경우에는 적층 세라믹 커패시터의 정전 용량이 저하되고, 평균 고장 시간 (Mean Time To Failure, MTTF) 등의 신뢰성이 저하될 수 있다.
특히, 상기 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 일 수 있다.
상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 를 만족함으로써, 적층 세라믹 커패시터의 정전 용량이 증가하며, 절연파괴전압(Breakdown Voltage, BDV)과 신뢰성 향상 효과가 더 클 수 있다.
상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.1 at% 미만일 경우에는 절연파괴전압(Breakdown Voltage, BDV)과 신뢰성 향상 효과가 미비하다.
상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 1.0 at% 를 초과하는 경우에는 적층 세라믹 커패시터의 정전 용량이 저하되고, 평균 고장 시간 (Mean Time To Failure, MTTF) 등의 신뢰성이 저하될 수 있다.
도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 초소형 고용량 제품으로서, 상기 유전체층(111)의 두께(td)는 1.0 ㎛ 이하이고, 상기 제1 및 제2 내부전극(121, 122)의 두께(te)는 1.0 ㎛ 이하인 것을 특징으로 하나, 반드시 이에 제한되는 것은 아니다.
즉, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 초소형 고용량 제품이기 때문에, 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께는 종래 제품에 비하여 얇은 박막으로 구성되어 있으며, 이와 같이 박막의 유전체층 및 내부전극이 적용된 제품의 경우, 내부전극의 소성 과정에서 발생하는 내부전극의 강도 저하에 따른 변형으로 신뢰성이 저하되는 문제가 중요한 이슈이다.
즉, 종래의 적층 세라믹 커패시터의 경우에는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터가 포함하는 유전체층 및 내부전극보다는 상대적으로 두꺼운 두께를 갖기 때문에, 내부전극의 소성 과정에서 발생하는 신뢰성 저하가 크게 문제되지 않았다.
그러나, 본 발명의 일 실시형태와 같이 박막의 유전체층 및 내부전극이 적용되는 제품에 있어서는 고용량 확보 및 신뢰성 향상을 위하여 소성 과정에서의 내부전극의 변형을 막기 위해 내부전극의 강도를 향상시키기 위한 제어가 필요하다.
따라서, 소성 후 유전체층(111)의 두께(td)가 1.0 ㎛ 이하이고, 제1 및 제2 내부전극(121, 122)의 두께(te)가 1.0 ㎛ 이하인 유전체층 및 내부전극이 적용되는 제품에 있어서는 내부전극의 강도를 향상시키는 것이 필요하다.
즉, 본 발명의 일 실시형태에서는 상기 내부전극(121, 122)이 니켈(Ni)-코발트(Co) 합금을 포함하며, 상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 을 만족함으로써, 유전체층(111)과 내부전극(121, 122)의 두께가 1.0 ㎛ 이하인 경우에도 정전 용량의 저하 없이 신뢰성을 개선할 수 있다.
특히, 상기 내부전극(121, 122)이 니켈(Ni)-코발트(Co) 합금을 포함하며, 상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 을 만족함으로써, 정전 용량이 증가함과 동시에 신뢰성이 우수한 적층 세라믹 전자부품을 구현할 수 있다.
다만, 상기 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께가 1.0 ㎛ 이하인 것만을 한정하는 것은 아니며, 종래의 제품보다 얇은 두께의 유전체층과 내부전극을 포함하는 개념으로 이해될 수 있다.
본 발명의 다른 실시형태에 따르면, 세라믹 그린시트를 마련하는 단계, 상기 세라믹 그린시트 상에 니켈(Ni) 및 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 함량의 코발트 산화물(CoO)를 포함하는 내부 전극용 도전성 페이스트로 내부전극 패턴을 형성하는 단계, 상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계 및 상기 세라믹 적층체를 소성하여 유전체층 및 니켈(Ni)-코발트(Co) 합금을 포함하는 내부전극을 포함하는 세라믹 바디를 형성하는 단계를 포함하는 적층 세라믹 전자부품의 제조 방법을 제공한다.
이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
본 발명의 일 실시예에 따라, 복수의 세라믹 그린시트가 마련될 수 있다. 상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다. 상기 세라믹 그린시트는 이후 소결되어 도 2에 도시된 바와 같이 일 유전체층(111)을 형성할 수 있다.
다음으로, 상기 세라믹 그린시트 상에 니켈(Ni) 및 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 함량의 코발트 산화물(CoO)를 포함하는 내부 전극용 도전성 페이스트로 내부전극 패턴을 형성할 수 있다. 상기 내부전극 패턴은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다.
상기 내부전극용 도전성 페이스트는 니켈(Ni) 및 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 함량의 코발트 산화물(CoO)를 포함한다.
상기 내부전극용 도전성 페이스트는 상기 도전성 금속 이외에 세라믹 분말, 바인더, 용제 등을 더 포함할 수 있다.
특히, 상기 내부 전극용 도전성 페이스트가 포함하는 코발트 산화물(CoO)의 함량은 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 일 수 있다.
본 발명의 다른 실시형태에 따르면, 순수한 니켈(Ni) 파우더와 함께, 코발트 산화물(CoO)를 포함하는 내부 전극용 도전성 페이스트를 이용하여 환원 분위기에서 소성함으로써, 내부전극을 형성하기 때문에, 투입한 코발트 산화물(CoO)은 모두 니켈(Ni)과 합금을 형성하며, 유전체층으로 침투하지 않는다.
따라서, 코발트 산화물(CoO) 파우더를 포함하는 내부 전극용 도전성 페이스트를 이용하여 적층 세라믹 커패시터를 제작하더라도 용량 저하의 문제가 발생하지 않는다.
이후, 상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하고, 적층 방향으로부터 가압하여, 압착시킬 수 있다. 이에 따라 내부전극 패턴이 형성된 세라믹 적층체를 제조할 수 있다.
다음으로, 세라믹 적층체를 1개의 커패시터에 대응하는 영역마다 절단하여 칩화할 수 있다.
이때, 내부전극 패턴의 일단이 측면을 통하여 교대로 노출되도록 절단할 수 있다.
이 후, 칩화한 세라믹 적층체를 소성하여 세라믹 바디를 제조할 수 있다.
상기 소성 공정은 환원 분위기에서 수행될 수 있다. 또한, 소성 공정은 승온 속도를 조절하여 수행될 수 있으며, 이에 제한되는 것은 아니나, 상기 승온 속도는 700℃ 이하에서 30℃/60s 내지 50℃/60s일 수 있다.
상기 소성 공정 이후에, 상기 세라믹 바디는 유전체층 및 니켈(Ni)-코발트(Co) 합금을 포함하는 내부전극을 포함한다.
상기 니켈(Ni)-코발트(Co) 합금을 포함하는 내부전극이 포함하는 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 일 수 있다.
상술한 바와 같이, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 있어서, 순수한 니켈(Ni) 파우더와 함께, 코발트 산화물(CoO) 파우더 를 포함하는 내부전극 형성용 페이스트를 이용하여 환원 분위기에서 소성함으로써, 내부전극을 형성하기 때문에, 투입한 코발트 산화물(CoO)은 모두 니켈(Ni)과 합금을 형성하며, 유전체층으로 침투하지 않는다.
따라서, 내부전극용 도전성 페이스트는 니켈(Ni) 및 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 함량의 코발트 산화물(CoO)를 포함하며, 소성 이후에 상기 니켈(Ni)-코발트(Co) 합금을 포함하는 내부전극이 포함하는 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 일 수 있다.
특히, 내부전극용 도전성 페이스트는 니켈(Ni) 및 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 함량의 코발트 산화물(CoO)를 포함하며, 소성 이후에 상기 니켈(Ni)-코발트(Co) 합금을 포함하는 내부전극이 포함하는 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 일 수 있다.
이 경우, 정전 용량이 증가함과 동시에 신뢰성이 우수한 적층 세라믹 전자부품을 구현할 수 있다.
다음으로, 세라믹 바디의 측면을 덮으며, 세라믹 바디의 측면으로 노출된 내부전극과 전기적으로 연결되도록 외부전극을 형성할 수 있다. 이후, 외부 전극의 표면에 니켈, 주석 등의 도금층을 형성할 수 있다.
이하에서는 실시예 및 비교예를 참조하여, 본 발명에 대하여 상세하게 설명한다.
실시예 및 비교예에 따른 적층 세라믹 커패시터는 다음과 같은 방법에 따라 마련하였다.
티탄산바륨 분말, 유기 용매로서 에탄올, 바인더로서 폴리비닐부티랄을 혼합하고, 이를 볼 밀링하여 세라믹 슬러리를 제조하고, 이를 이용하여 세라믹 그린 시트를 제조하였다.
세라믹 그린 시트 상에 니켈(Ni) 및 상기 니켈(Ni) 100 at% 대비 각 함량의 코발트 산화물(CoO)를 함유하는 내부 전극용 도전성 페이스트를 인쇄하여 내부 전극을 형성하고, 이를 적층한 그린 적층체를 85℃에서 1,000kgf/㎠의 압력으로 등압 압축 성형(isostatic pressing) 하였다.
압착된 그린 적층체를 절단하여 그린 칩을 만들고, 절단된 그린 칩을 대기 분위기 하에서 230℃에서 60시간 유지하는 탈바인더 공정을 거친 후, 그린 칩을 1000℃에서 소결하여 소결 칩을 제조하였다. 소결은 환원 분위기 하에서 실시하여 내부 전극의 산화를 방지하였으며, 환원 분위기는 Ni/NiO 평형 산소 분압보다 낮은 10-11~10-10 atm이 되도록 하였다.
소결 칩의 외부에 구리 분말 및 글래스 분말을 포함하는 외부 전극용 페이스트를 이용하여 외부 전극을 형성하였으며, 외부 전극 상에는 전기 도금을 통하여 니켈 도금층 및 주석 도금층을 형성하였다.
상기 방법에 따라 0603 사이즈의 적층 세라믹 캐패시터를 제조하였다. 0603 사이즈는 길이 및 폭이 각각 0.6㎛±0.1㎛ 및 0.3㎛±0.1㎛ 일 수 있다. 상기 적층 세라믹 커패시터에 대하여 다음과 같이 특성을 평가하였다.
하기 표 1은 본 발명의 일 실시예에 따라 니켈(Ni) 및 상기 니켈(Ni) 100 at% 대비 각 함량의 코발트 산화물(CoO)를 함유하는 내부 전극용 도전성 페이스트를 이용하여 소성 후 코발트(Co)의 함량을 측정하며, 적층 세라믹 커패시터의 용량, BDV 및 MTTF에 대하여 코발트를 첨가하지 않은 비교예인 샘플 1을 각각 1.0의 기준값으로 설정한 후 그 상대값으로 각각 측정한 결과를 비교하였다.
상기 코발트(Co)의 함량을 측정하는 방법은 FIB (Focused Ion Beam)로 전극 부분만 잘라낸 뒤 SIMS (Secondary Ion Mass Spectroscopy), EDX (Energy Dispersive X-ray Spectroscopy) 및 TEM (Transmission Electron Microscope) 등으로 성분 분석함으로써 수행될 수 있다.
특히, 상기 코발트(Co)의 함량이 0.01 at% 이하의 미량 측정시에는 적층 세라믹 커패시터의 세라믹 부분을 NaOH로 녹인 후 남은 내부전극 부분만 모아서 ICP (Inductively Coupled Plasma)로 성분을 측정할 수 있다.
코발트(Co)의 함량
(at%)		 정전 용량 상대값 BDV 상대값 MTTF 상대값
1* 0 1.0 (기준) 1.0 (기준) 1.0 (기준)
2 0.01 1.03 1.0 1.1
3 0.1 1.02 1.05 1.3
4 1.0 1.01 1.12 1.7
5 10 0.97 1.25 1.2
6* 20 0.82 1.37 0.3
* : 비교예
상기 표 1을 참조하면, 비교예인 샘플 1은 코발트를 첨가하지 않은 경우로서, 종래와 같이 BDV 및 MTTF가 낮은 상태임을 알 수 있다.
또한, 비교예인 샘플 6은 상기 코발트(Co)의 함유량이 본 발명의 수치범위인 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at%을 벗어나는 20 at%인 경우로서, 적층 세라믹 커패시터의 정전 용량이 저하되고, 평균 고장 시간 (Mean Time To Failure, MTTF) 등의 신뢰성이 저하될 수 있다.
반면, 본 발명의 실시예인 샘플 2 내지 5는 본 발명의 수치범위를 만족하는 경우로서, 신뢰성이 우수한 고용량 적층 세라믹 커패시터를 구현할 수 있음을 알 수 있다.
특히, 상기 코발트(Co)의 함량이 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 인 샘플 3 및 샘플 4의 경우에는 적층 세라믹 커패시터의 정전 용량이 증가함과 동시에, 절연파괴전압(Breakdown Voltage, BDV)과 신뢰성 향상 효과가 더 우수함을 알 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 커패시터
110: 세라믹 바디 111: 유전체층
121, 122: 내부전극층 131, 132: 외부전극

Claims (10)

  1. 유전체층 및 내부전극을 포함하는 세라믹 바디; 및
    상기 세라믹 바디의 외측에 형성되며, 상기 내부전극과 전기적으로 연결된 외부전극;을 포함하며,
    상기 내부전극은 니켈(Ni)-코발트(Co) 합금을 포함하며, 상기 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 인 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 인 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 내부전극의 두께는 1.0 ㎛ 이하인 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 유전체층의 두께는 1.0 ㎛ 이하인 적층 세라믹 전자부품.
  5. 세라믹 그린시트를 마련하는 단계;
    상기 세라믹 그린시트 상에 니켈(Ni) 및 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 함량의 코발트 산화물(CoO)를 포함하는 내부 전극용 도전성 페이스트로 내부전극 패턴을 형성하는 단계;
    상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계; 및
    상기 세라믹 적층체를 소성하여 유전체층 및 니켈(Ni)-코발트(Co) 합금을 포함하는 내부전극을 포함하는 세라믹 바디를 형성하는 단계;를 포함하는 적층 세라믹 전자부품의 제조 방법.
  6. 제5항에 있어서,
    상기 내부 전극용 도전성 페이스트가 포함하는 코발트 산화물(CoO)의 함량은 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 인 적층 세라믹 전자부품의 제조 방법.
  7. 제5항에 있어서,
    상기 니켈(Ni)-코발트(Co) 합금을 포함하는 내부전극이 포함하는 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.01 at% 내지 10 at% 인 적층 세라믹 전자부품의 제조 방법.
  8. 제7항에 있어서,
    상기 니켈(Ni)-코발트(Co) 합금을 포함하는 내부전극이 포함하는 코발트(Co)의 함량은 상기 니켈(Ni) 100 at% 대비 0.1 at% 내지 1.0 at% 인 적층 세라믹 전자부품의 제조 방법.
  9. 제5항에 있어서,
    상기 소성 후 내부전극의 두께는 1.0 ㎛ 이하인 적층 세라믹 전자부품의 제조 방법.
  10. 제5항에 있어서,
    상기 소성 후 유전체층의 두께는 1.0 ㎛ 이하인 적층 세라믹 전자부품의 제조 방법.
KR1020190090182A 2019-07-25 2019-07-25 적층 세라믹 전자부품 및 이의 제조방법 KR20210012444A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190090182A KR20210012444A (ko) 2019-07-25 2019-07-25 적층 세라믹 전자부품 및 이의 제조방법
US16/896,468 US11488782B2 (en) 2019-07-25 2020-06-09 Multilayer ceramic electronic component and method of manufacturing the same
CN202010708682.7A CN112289586B (zh) 2019-07-25 2020-07-22 多层陶瓷电子组件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190090182A KR20210012444A (ko) 2019-07-25 2019-07-25 적층 세라믹 전자부품 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20210012444A true KR20210012444A (ko) 2021-02-03

Family

ID=74189456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190090182A KR20210012444A (ko) 2019-07-25 2019-07-25 적층 세라믹 전자부품 및 이의 제조방법

Country Status (3)

Country Link
US (1) US11488782B2 (ko)
KR (1) KR20210012444A (ko)
CN (1) CN112289586B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079994A (ja) 2002-06-20 2004-03-11 Murata Mfg Co Ltd 導電性ペースト及び積層型電子部品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031268B2 (ja) 1996-11-20 2000-04-10 株式会社村田製作所 磁器コンデンサ
JP4147434B2 (ja) 1997-07-02 2008-09-10 住友金属鉱山株式会社 ＭＬＣＣの内部電極用Ｎｉ粉末及びＭＬＣＣの内部電極用Ｎｉペースト
CA2359347A1 (en) 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2011162397A (ja) * 2010-02-09 2011-08-25 Tdk Corp 誘電体磁器組成物の製造方法および電子部品の製造方法
KR20130106569A (ko) * 2012-03-20 2013-09-30 삼성전기주식회사 유전체 조성물 및 이를 포함하는 세라믹 전자부품
KR101761939B1 (ko) * 2012-04-26 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20140024584A (ko) * 2012-08-20 2014-03-03 삼성전기주식회사 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR101565641B1 (ko) * 2013-04-17 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
US9704650B2 (en) * 2013-10-30 2017-07-11 Ferro Corporation COG dielectric composition for use with nickel electrodes
JP2015138915A (ja) 2014-01-23 2015-07-30 住友金属鉱山株式会社 積層コンデンサ用ニッケル系合金微粒子およびその製造方法
KR102302357B1 (ko) 2014-03-20 2021-09-16 나믹스 가부시끼가이샤 도전성 페이스트, 적층 세라믹 부품, 프린트 배선판 및 전자 장치
CN104178652B (zh) 2014-08-12 2016-06-22 天津大学 镍钴合金/四方多晶氧化锆复合陶瓷材料及其制备方法
JP6973374B2 (ja) * 2016-03-24 2021-11-24 Tdk株式会社 誘電体組成物、誘電体素子、電子部品及び積層電子部品
JP6763175B2 (ja) * 2016-03-30 2020-09-30 Tdk株式会社 誘電体磁器組成物および積層セラミックコンデンサ
JP6841036B2 (ja) * 2016-12-28 2021-03-10 Tdk株式会社 積層セラミック電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079994A (ja) 2002-06-20 2004-03-11 Murata Mfg Co Ltd 導電性ペースト及び積層型電子部品

Also Published As

Publication number Publication date
CN112289586B (zh) 2023-10-24
CN112289586A (zh) 2021-01-29
US11488782B2 (en) 2022-11-01
US20210027948A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US20140177133A1 (en) Multilayer ceramic electronic component
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
US9202629B2 (en) Multilayer ceramic electronic component
KR102189801B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102101933B1 (ko) 적층 세라믹 전자부품
US20140071586A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
US20130009516A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
CN112309718B (zh) 多层电子组件
US11699554B2 (en) Multi-layered ceramic electronic component
KR20140020473A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US11569034B2 (en) Multi-layered ceramic electronic component and manufacturing method thereof
KR20190116146A (ko) 적층 세라믹 전자부품 및 그 제조방법
KR102115955B1 (ko) 적층 세라믹 전자부품
US9159491B2 (en) Multilayer ceramic electronic component and mounting board therefor
KR102191252B1 (ko) 적층 세라믹 전자부품
KR102107026B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN114628155A (zh) 多层电子组件和介电组合物
KR20210012444A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102473419B1 (ko) 적층 세라믹 전자부품
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
KR102473420B1 (ko) 적층 세라믹 전자부품
US11955286B2 (en) Multilayered electronic component and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal