JP6841036B2 - 積層セラミック電子部品 - Google Patents

Description

本発明は、誘電体層が薄層化しても信頼性を向上させることができる積層セラミック電子部品に関する。

電子機器の小型化および薄型化に伴い、その内部に収容される積層セラミック電子部品の小型化および薄型化が求められており、誘電体層および内部電極層を薄層化させた積層セラミック電子部品が各種提案されている。

この種の積層セラミック電子部品では、焼結に伴う誘電体層と内部電極層との熱収縮差に起因して、金属粒子の粒成長による球状化が進み、内部電極層の途切れが生じる場合がある。そこで、特許文献１に記載の積層セラミック電子部品では、所定の大きさを有するセラミック粒子（共材）を内部電極層内に配置することにより、上記熱収縮差を小さくし、内部電極層の途切れを防止する技術を提案している。

しかしながら、誘電体層の薄層化がさらに進むと、信頼性が低下することが課題になっており、特許文献１に示す技術のみでは、信頼性の低下を防止することができない。

特開２００３−７７７６１号公報

本発明は、このような実状に鑑みてなされ、その目的は、薄層化しても十分な信頼性を有する積層セラミック電子部品を提供することである。

本発明者等は、上記目的について鋭意検討した結果、誘電体層の厚みを０．５μｍ以下にした場合において、内部電極層の内部に比較的に多くのセラミック粒子を内包させることにより十分な信頼性を有する積層セラミック電子部品を提供することができることを見出し、本発明を完成させるに至った。

すなわち、本発明に係る積層セラミック電子部品は、
内部電極層と誘電体層とが交互に積層された積層体を有する積層セラミック電子部品であって、
前記誘電体層の厚みは０．５μｍ以下であり、
前記内部電極層の内部にはセラミック粒子が内包してあり、
前記内部電極層に内包されたセラミック粒子の断面積表示の含有割合は、２〜１５％であることを特徴とする。

本発明では、内部電極層に内包されたセラミック粒子の断面積表示の含有割合を特定範囲内とすることで、誘電体層の厚みが０．５μｍ以下となった場合において、高温加速寿命が向上し、信頼性が向上する。また、本発明では、誘電体層の厚みばらつきを低減することができると共に、内部電極層の被覆率が向上する。誘電体層の厚みばらつきは、好ましくは１００ｎｍ以下、さらに好ましくは９０ｎｍ以下、特に好ましくは８０ｎｍ以下、内部電極被覆率は、好ましくは７０％以上、さらに好ましくは８０％以上、特に好ましくは８５％以上である。

また、比較的多くのセラミック粒子が内部電極層の内部に内包して残ることから、内部電極層から誘電体層に排出されるセラミック粒子の量が少ない。そのため、セラミック粒子が誘電体層を構成する誘電体材料と反応することが抑制される。これにより、誘電体層の結晶構造の変化に起因する組成ずれが抑制され、積層セラミック電子部品本来の特性が得ることができる。

好ましくは、前記内部電極層の厚みは、０．６μｍ以下である。誘電体層の厚みが０．５μｍ以下である場合には、内部電極層の厚みを０．６μｍ以下にすることで、特に積層セラミック電子部品の信頼性をさらに高めることができる。

好ましくは、前記内部電極層は、Ｎｉを主成分として含んでいる。

前記セラミック粒子は、ＢａＴｉＯ₃ 、ＺｒＯ₂ 、一般式Ｒ₂ Ｏ₃ （ＲはＹ、Ｄｙ、ＨｏおよびＥｒから選択される少なくとも１種）、およびアルカリ土類金属の酸化物（Ｍｇ、Ｃａ、ＢａおよびＳｒから選択される少なくとも１種）の少なくともいずれかを含んでいてもよい。

図１は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図ある。 図２は図１に示すII−II線に沿う断面図である。 図３Ａは本発明の実施例における内部電極層の一部分を拡大した模式断面図である。 図３Ｂは本発明の比較例における内部電極層の一部分を拡大した模式断面図である。

以下、本発明を、図面に示す実施形態に基づき説明する。

積層セラミックコンデンサの全体構成
まず、本発明に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。

図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、コンデンサ素体４と、第１外部電極６と第２外部電極８とを有する。コンデンサ素体４は、内側誘電体層１０と、内部電極層１２とを有し、内側誘電体層１０の間に、内部電極層１２が交互に積層してある。内側誘電体層１０と、内部電極層１２とが交互に積層される部分が内装領域１３である。

コンデンサ素体４は、その積層方向Ｚ(Ｚ軸)の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い誘電体層で構成してある。

交互に積層される一方の内部電極層１２は、コンデンサ素体４のＹ軸方向第１端部の外側に形成してある第１外部電極６の内側に対して電気的に接続してある引出部１２Ａを有する。また、交互に積層される他方の内部電極層１２は、コンデンサ素体４のＹ軸方向第２端部の外側に形成してある第２外部電極８の内側に対して電気的に接続してある引出部１２Ｂを有する。

内装領域１３は、容量領域１４と引出領域１５Ａ，１５Ｂとを有する。容量領域１４は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域１５Ａは、外部電極６に接続する内部電極層１２の引出部１２Ａの間に位置する領域である。引出領域１５Ｂは、外部電極８に接続する内部電極層１２の引出部１２Ｂの間に位置する領域である。

図２に示すように、コンデンサ素体４のＸ軸方向の両端部には、側面保護領域１６が形成してある。側面保護領域１６は、内側誘電体層１０および／または外装領域１１の誘電体層を構成する誘電体材質と同じ、または異なる誘電体材質で構成してある。また、引出領域１５Ａおよび１５Ｂは、内側誘電体層１０を構成する誘電体材質と同じ、または異なる誘電体材質で構成してある。

積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦寸法Ｌ０（図１参照）は、０．２〜５．７ｍｍであが、本実施形態では、好ましくは０．２〜２．０ｍｍである。

なお、図１では、積層セラミックコンデンサ２の縦寸法Ｌ０を、コンデンサ素体４のＹ軸方向長さとして描いてあるが、外部電極６および８を含めた積層セラミックコンデンサ２のＹ軸方向長さと略同一である。図面では、図示の容易化のために、外部電極６および８の厚みを、実際よりも厚めに描いてあるが、実際には、それぞれ１０〜５０μｍ程度であり、縦寸法Ｌ０に比較してきわめて薄い。また、図面において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が、引出領域１５Ａおよび１５Ｂ（引出部１２Ａおよび１２Ｂ）が形成される方向に一致する。

図２に示すように、積層セラミックコンデンサ２の高さ寸法Ｈ０は、内側誘電体層１０および内部電極層１２の積層数などにより変化し、一般的には、０．２〜３．２ｍｍであるが、本実施形態では、好ましくは０．２〜１．６ｍｍである。なお、積層セラミックコンデンサ２の高さ寸法Ｈ０は、図２では、コンデンサ素体４のＺ軸方向の厚みとして描いてあるが、図１に示す外部電極６および８の厚みが十分に薄いため、これらを含んだ厚みと略同一である。

積層セラミックコンデンサ２の幅寸法Ｗ０は、一般的には、０．２〜５．０ｍｍであるが、本実施形態では、０．５９ｍｍ以下、好ましくは０．１０〜０．５９ｍｍ、さらに好ましくは０．１８５〜０．４７ｍｍである。誘電体層の厚みが０．５μｍ以下の場合には、幅寸法Ｗ０は、上記の範囲が好ましい。このような範囲にすることで、製造後のコンデンサ素体にクラックが生じ難くなる。

また、本実施形態では、図２に示す各側面保護領域１６のＸ軸方向の幅Ｗｇａｐは、セラミック素体４の幅方向（Ｘ軸方向）に沿って、セラミック素体４の外面（Ｘ軸方向の端面）から内部電極層１２の端部までの隙間寸法に一致する。この幅Ｗｇａｐは、０．０１０〜０．０２５ｍｍ、好ましくは０．０１５〜０．０２５ｍｍである。この幅Ｗｇａｐが小さすぎるとクラックが発生しやすくなり、この幅Ｗｇａｐが大きすぎると、静電容量の低下が大きくなる傾向にある。

以下、積層セラミックコンデンサ２を構成する各構成部材について、さらに詳細に説明する。

内側誘電体層１０
本実施形態の積層セラミックコンデンサ２を構成する内側誘電体層１０に使用する誘電体材料としては、特に制限はなく、種々の誘電体材料を使用することができる。たとえば、酸化チタン系、チタン酸系複合酸化物、あるいは、これらの混合物等を使用することができる。

酸化チタン系誘電体としては、必要に応じてＮｉＯ、ＣｕＯ、Ｍｎ₃ Ｏ₄ 、Ａｌ₂ Ｏ₃ 、ＭｇＯ、ＳｉＯ₂ などのいずれか１つ以上を、総量で０．００１〜３０重量％程度の範囲で含有するＴｉＯ₂ 等が挙げられる。

また、チタン酸系複合酸化物としては、チタン酸バリウム（ＢａＴｉＯ₃ ）などが挙げられる。Ｂａ／Ｔｉの原子比は、０．９５〜１．２０の範囲が好ましく、チタン酸バリウムには、ＭｇＯ、ＣａＯ、Ｍｎ₃ Ｏ₄ 、Ｙ₂ Ｏ₃ 、Ｖ₂ Ｏ₅ 、ＺｎＯ、ＺｒＯ₂ 、Ｎｂ₂ Ｏ₅ 、Ｃｒ₂ Ｏ₃ 、Ｆｅ₂ Ｏ₃ 、Ｐ₂ Ｏ₅ 、ＳｒＯ、Ｎａ₂ Ｏ、Ｋ₂ Ｏ、Ｌｉ₂ Ｏ、ＳｉＯ₂ 、ＷＯ₃ などのいずれか１つ以上が、総量で０．００１〜３０重量％程度の範囲で含有されてもよい。

その他、Ｂａ、Ｃａ、Ｓｒ、Ｔｉ、Ｚｒ、Ｌａ、Ｍｇ、Ｍｎ、Ｖ、Ｙ、Ｃｒ、Ｎｂ、Ｓｉ、Ｋ、Ｎａ、Ｌｉ、Ｂ、Ｓｃ、Ｈｆ、Ａｌ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｗ等の１つまたは２つ以上の組み合わせの酸化化合物を誘電体材料として使用することもできる。たとえば、（Ｃａ,Ｓｒ）（Ｔｉ,Ｚｒ）Ｏ₃ （ＣａＳｒ／ＴｉＺｒ比０．６〜１．２）を挙げることができる。

この誘電体材料には、必要に応じてＢａ、Ｌａ、Ｍｇ、Ｍｎ、Ｖ、Ｙ、Ｃｒ、Ｎｂ、Ｓｉ、Ｋ、Ｎａ、Ｌｉ、Ｂ、Ｓｃ、Ｈｆ、Ａｌ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｗの内のいずれか１つ以上の酸化物が、０．００１〜３０重量％程度の範囲で含有されていても良い。

また、焼成温度、線膨張率の調整等のため、誘電体材料には、ＳｉＯ₂ が含まれても良く、あるいは、Ｂａ、Ｃａ、Ｓｒ、Ｔｉ、Ｚｒ、Ｌａ、Ｍｇ、Ｍｎ、Ｖ、Ｙ、Ｃｒ、Ｎｂ、Ｓｉ、Ｋ、Ｎａ、Ｌｉ、Ｂ、Ｓｃ、Ｈｆ、Ａｌのいずれか１つ以上を含む化合物が含まれていてもよく、これらとＳｉＯ₂ などを含むガラスが含有されていてもよい。

内側誘電体層１０の１層当たりの厚みｔｄ（図２参照）は０．５μｍ以下、好ましくは０．３〜０．５μｍに設定することができる。本実施形態では、内側誘電体層１０の厚み（ｔｄ）のばらつき（σ）は１００ｎｍ以下、さらに好ましくは９０ｎｍ以下、特に好ましくは８０ｎｍ以下である。

外装領域１１
なお、外装領域１１を構成する誘電体層の材質は、上述した内側誘電体層１０を構成する誘電体層の材質と同じでも異なっていても良く、特に限定されない。

また、外装領域１１の厚みｔ０（図１参照）は、特に限定されないが、好ましくは、１５〜２００μｍ、さらに好ましくは１５〜８０μｍの範囲である。このような厚みｔ０に設定することで、クラックを抑制しつつ、内部電極層１２や内側誘電体層１０の保護を図り、しかもサイズの小型化に寄与する。コンデンサ素体４のＺ軸方向の両側に形成される外装領域１１の厚みｔ０のそれぞれは、上記の条件を満足することを条件に、相互に同じでも異なっていても良い。

内部電極層１２
内部電極層１２は、実質的に電極として作用する卑金属の導電材から構成される。具体的には、内部電極層１２の主成分としては、ＮｉまたはＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ、Ｃｒ、Ｃｏ、Ａｌ、Ｗなどの１種以上とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。また、ＮｉまたはＮｉ合金中には、Ｐ、Ｃ、Ｎｂ、Ｆｅ、Ｃｌ、Ｂ、Ｌｉ、Ｎａ、Ｋ、Ｆ、Ｓ等の各種微量成分が０．１重量％以下含有されてもよい。

内部電極層１２の厚みｔｅ（図２参照）は、積層セラミックコンデンサ２の用途等に応じて適宜設定することができ、好ましくは０．６μｍ以下、好ましくは０．３〜０．６μｍとすることができる。

内部電極層１２に含まれる導電粒子の平均粒径は、内部電極層１２の厚みｔｅ（図２参照）よりも小さく、好ましくは、０．０５〜０．３０μｍ、さらに好ましくは０．０５〜０．１５μｍである。

図３Ａに示すように、本実施形態における内部電極層１２の内部には、セラミック粒子５０が内包してある。内部電極層１２の内部に内包されたセラミック粒子５０の断面積表示の含有割合は、好ましくは２．０〜１５．０％、より好ましくは３．０〜１０．０％、さらに好ましくは４．０〜８．０％である。

本実施形態でいう「断面積表示の含有割合」は、後述するように積層セラミックコンデンサを内部電極層の平面に対して垂直な面で破断して、その破断面を走査形電子顕微鏡（ＳＥＭ）にて１万倍で拡大観察し、内部電極層内部に内包しているセラミック粒子の割合を画像から面積比率に計算して含有割合（平均値）としている。換言すれば、所定断面において観察されるセラミック粒子の総和面積がその電極面積に対して何％を占めているかを示す数値である。

セラミック粒子５０は、本実施形態の効果を発現させる作用を奏するものであれば、特に限定されることはないが、焼成の際に、ある割合で誘電体層側に移動して取り込まれてしまうことを考慮すれば、誘電体層を構成する主材料と同一材料、または、添加物元素から構成されることが望ましい。ただし、必ずしも同一である必要はない。

本実施形態では、セラミック粒子５０は、ＢａＴｉＯ₃ 、ＺｒＯ₂ 、一般式Ｒ₂ Ｏ₃ （ＲはＹ、Ｄｙ、ＨｏおよびＥｒから選択される少なくとも１種）、およびアルカリ土類金属の酸化物（Ｍｇ、Ｃａ、ＢａおよびＳｒから選択される少なくとも１種）の少なくともいずれかを含んでいてもよい。

セラミック粒子５０の粒径は、内部電極層１２内に完全に内包される粒径であれば特に制限はないが、その平均粒子径は、内部電極層１２の厚みの半分以下、さらに好ましくは０．２μｍ以下（零を含まない）である。

本実施形態では、内部電極層１２の被覆率は、好ましくは７０％以上、さらに好ましくは８０％以上、特に好ましくは８５％以上である。図１〜図２に示す内部電極層１２は、Ｘ軸方向およびＹ軸方向に連続して図示しているが、実際には、内部電極層１２の途切れが断面において観察される。断面においての内部電極層１２の途切れは、他の断面において内部電極層１２が連続することで、内部電極層１２の機能上の問題はない。内部電極層１２の被覆率は、内部電極層１２の断面において、途切れ部分を除いた電極の総和の長さを、理想的に連続している電極長さで割り算した値（％表示）として算出される。

外部電極６，８
外部電極６，８は、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金で構成してあり、１層または多層の導電膜で構成してある。外部電極６，８の厚みは特に制限されず、たとえば、１〜１００μｍ、特に５〜５０μｍ程度とすることができる。また、外部電極には、導電材の焼結性を向上させること、積層体との接着性を確保することを目的として、ガラスを含有させてもよい。

積層セラミックコンデンサの製造方法
次に、本実施形態の積層セラミックコンデンサ２の製造方法について説明する。

まず、ペーストを用いた通常の印刷法やシート法により、内側誘電体層１０と内部電極層１２を交互に積層していき、素子本体の原型（積層体）を形成する。それと同時またはその後に、外装領域１１となる誘電体シートも積層する。

次いで、積層体の外部電極６，８側の両端面に外部電極６，８を印刷、転写、貼り付け、またはディッピング等で形成する。しかる後、焼成することにより積層セラミックコンデンサ２を製造することができる。製造工程ごとの詳細を以下（１）〜（５）として順次説明する。

（１）チップ状積層体（素子本体）の作製

いわゆる印刷法を用いる場合、誘電体層形成用ペーストおよび内部電極層形成用ペーストが、ポリエチレンテレフタレート等の支持体上に順次、積層印刷される。このとき、内部電極層１２は、それぞれ図１や図２に示されるように、誘電体層形成用ペーストの外枠に対して所定の形態が得られるように印刷される。内側誘電体層１０と内部電極層１２とが順次積層印刷された後、このものは所定形状に切断されチップ化され、しかる後、支持体から剥離されてチップ状積層体（素子本体の原型）が形成される。なお、外装領域１１となる誘電体層は、内側誘電体層１０と同様にして印刷法などで形成することができる。

また、いわゆるシート法を用いる場合、誘電体層形成用ペーストを用いて誘電体のグリーンシートが複数枚、形成される。それらのグリーンシートの上に内部電極層形成用ペーストが塗布され、グリーンシートと内部電極層形成用ペーストとからなるシート体が形成される。これらは順次積層され、所定の加熱・加圧操作を経た後、所定形状に切断されてチップ状積層体（素子本体の原型）が形成される。なお、外装領域１１となる誘電体層は、内側誘電体層１０と同様にしてシート法などで形成することができる。

内部電極形成用ペースト中のセラミック粒子５０の含有率は、卑金属（たとえばニッケルまたはニッケル合金）の固形分に対する固形分換算で、０．１〜４０ｗｔ％、好ましくは、０．１〜２０ｗｔ％とするのがよい。

上記工程において、一般に使用されるペーストの組成例について以下に説明を加えておく。

＜誘電体層形成用ペースト＞
誘電体層形成用ペーストとしては、誘電体原料と有機ビヒクルとを混練分散したものが使用される。

誘電体原料の平均粒子径は、通常、平均粒子径０．０５〜０．２μｍ程度の粉末が使用される。誘電体層形成用ペースト中の誘電体原料の含有量は、通常、３０〜８０重量％程度とされる。

誘電体層形成用ペーストに使用される有機ビヒクルは、バインダを有機溶剤中に溶解したものである。バインダとしては、たとえば、エチルセルロース、ポリビニルブチラールとメタクリル酸エステルとの共重合体、アクリル酸エステル系共重合体等の公知の樹脂バインダが使用される。また、バインダを溶解するための有機溶剤として、テルピネオール、ブチルカルビトール、アセトン、トルエン等の有機溶剤が使用される。このようなバインダや有機溶剤の誘電体層形成用ペースト中における含有量は特に制限はないが、通常、バインダは１〜５重量％程度、有機溶剤は１０〜５０重量％程度とされる。

＜内部電極層形成用ペースト＞
内部電極層形成用ペーストは、上述の各種導電性金属や合金で構成してある内部電極用導電粒子と、セラミック粒子と、上記有機ビヒクルとを混練分散して調製される。ペースト中に含有される内部電極用導電粒子の平均粒子径は、好ましくは０．４μｍ以下、さらに好ましくは０．２μｍ以下、特に好ましくは０．０５〜０．１５μｍである。

導電ペースト中には、図３Ａに示すセラミック粒子５０となる共材粒子（セラミック粒子）が含まれる。焼成前の共材粒子の平均粒径は、好ましくは０．０１〜０．１μｍである。また、共材粒子の含有割合は、内部電極用導電粒子１００重量部に対して、０．１〜２０重量部が好ましい。

（２）脱バインダ処理工程
上記のようにして作製されたチップ状積層体は、焼成される前に、脱バインダ処理が施されることが好ましい。この脱バインダ処理の条件は、使用した材料等を考慮して適宜設定することができ、たとえば、内部電極層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、下記の条件で行うことが特に好ましい。

脱バインダ処理条件
昇温速度 ：５〜３００°Ｃ／時間、
保持温度 ：２００〜８００°Ｃ、
温度保持時間：０．５〜２４時間、
雰囲気 ：空気中または還元雰囲気。

（３）焼成工程
本実施形態におけるチップ状積層体の焼成工程は、焼成温度（最高温度）１０００〜１４００°Ｃの温度条件下で行なわれる。焼成時における最高温度の保持時間は、１時間以内が好ましい。焼成温度（最高温度）までの昇温時における昇温速度は、２５°Ｃ／秒以上、好ましくは５０°Ｃ／秒以上、さらに好ましくは１００°Ｃ／秒以上である。

本実施形態では、所定の昇温速度で焼成温度まで昇温することで、図３Ａに示すように、内部電極層１２の内部により多くのセラミック粒子５０を内包させることができる。より詳細には、本実施形態では、昇温速度を上記範囲内に収めることにより、内側誘電体層１０の厚みが０．５μｍ以下の場合において、図３Ａに示すように、図３Ｂに示す比較例に比べて、内部電極層１２の内部に、より多くのセラミック粒子５０を内部電極層１２の内部に内包させることができる。

なお、焼成工程は、好ましくは還元雰囲気中で行なわれるが、必ずしも還元雰囲気中では無くても良い。焼成時の還元雰囲気ガスとしては、特に限定されるものではないが、たとえば、Ｎ₂ と、０．１〜１０ｖｏｌ％のＨ₂ との混合ガスを水蒸気中に流通させることにより形成すればよい。酸素分圧は、特に限定されるものではないが、１０^-50 〜１０^-5Ｐａとすることが好ましい。

（４）アニール工程
還元雰囲気で焼成した場合、焼成後の積層体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これにより絶縁抵抗の加速寿命を著しく長くすることができる。

アニール雰囲気の酸素分圧は、１０^-9Ｐａ以上、特に１０^-9〜１Ｐａとすることが好ましい。アニールの保持温度は、１１００°Ｃ以下、特に５００〜１１００°Ｃとすることが好ましい。

なお、アニール工程は昇温および降温のみで構成してもよい。この場合、温度保持時間をとる必要はなく、保持温度は最高温度と同義である。また、アニール時の温度保持時間は、０〜２０時間、特に２〜１０時間が好ましい。雰囲気ガスにはＮ₂ と加湿したＨ₂ ガスを用いることが好ましい。

なお、上述の脱バインダ処理、焼成、および、アニールの各工程において、Ｎ₂ 、Ｈ₂ や混合ガス等を加湿するには、たとえばウエッター等を使用することができる。この場合の水温は、０〜７５°Ｃ程度が好ましい。

脱バインダ処理、焼成、および、アニールの各工程は、連続して行っても、独立して行ってもよい。これらの工程を連続して行う場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の最高温度まで順次昇温して焼成を行い、次いで、冷却し、アニール工程での保持温度に達したときに雰囲気を変更してアニールを行ってもよい。

また、これらの工程を独立して行う場合、脱バインダ処理工程は、所定の保持温度まで昇温し、所定時間保持した後、室温にまで降温する。その際、脱バインダ雰囲気は、連続して行う場合と同様なものとする。さらに、アニール工程は、所定の保持温度にまで昇温し、所定時間保持した後、室温にまで降温する。その際のアニール雰囲気は、連続して行う場合と同様とする。また、脱バインダ工程と、焼成工程とを連続して行い、アニール工程だけを独立して行うようにしてもよく、あるいは、脱バインダ工程だけを独立して行い、焼成工程とアニール工程を連続して行ってもよい。

（５）外部電極形成工程
上記のように作製したチップ状積層体（素子本体の原型）の対向する両端面側に外部電極形成用ペーストを印刷あるいは転写する。その後、焼成して、外部電極を形成する。また、外部電極形成用ペーストをディッピングにより塗布後、焼成して、形成することもできる。

外部電極用ペーストの焼成条件は、たとえば、Ｎ₂ とＨ₂ の混合ガス等の還元雰囲気中で６００〜８００°Ｃにて１０分間〜１時間程度とすることが好ましい。

＜外部電極形成用ペースト＞
外部電極形成用ペーストとしては、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金が使用され、上記の内部電極層用ペーストと同様にして調製される。

なお、上述の各種ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択された添加物が含有されていてもよい。これらの総含有量は、１０重量％以下とすることが好ましい。

上述してきたように製造される本実施形態の積層セラミックコンデンサ２は、必要に応じて端子金具が設けられ、ハンダ付け等によりプリント基板上等に実装され使用される。

本実施形態では、内部電極層１２に内包されたセラミック粒子５０の断面積表示の含有割合を、図３Ａに示すように、図３Ｂに示す比較例に比較して多くすることで、誘電体層１０の厚みｔｄが０．５μｍ以下となった場合において、高温加速寿命が向上し、信頼性が向上する。また、本実施形態では、誘電体層１０の厚みばらつきを低減することができると共に、内部電極層１２の被覆率が向上する。誘電体層の厚みばらつきは、好ましくは１００ｎｍ以下、さらに好ましくは９０ｎｍ以下、特に好ましくは８０ｎｍ以下、内部電極被覆率は、好ましくは７０％以上、さらに好ましくは８０％以上、特に好ましくは８５％以上である。

また、比較的多くのセラミック粒子５０が内部電極層１２の内部に内包して残ることから、内部電極層１２から誘電体層１０に排出されるセラミック粒子の量が少ない。そのため、セラミック粒子が誘電体層を構成する誘電体材料と反応することが抑制される。これにより、誘電体層１０の結晶構造の変化に起因する組成ずれが抑制され、積層セラミック電子部品２本来の特性が得ることができる。

また本実施形態では、内部電極層の厚みは、好ましくは０．６μｍ以下である。誘電体層の厚みが０．５μｍ以下である場合には、内部電極層の厚みを０．６μｍ以下にすることで、特に積層セラミック電子部品２の信頼性をさらに高めることができる。

なお、本発明は、上述した実施形態に限定ず、本発明の範囲内で種々に改変することができる。たとえば、上述した実施形態では、積層セラミックコンデンサについて説明したが、コンデンサ以外でも、内部電極層と誘電体層との繰り返し積層構造を有するその他の積層セラミック電子部品にも、本発明を適用することができる。

以下、具体的実施例を挙げて本発明をさらに詳細に説明するが、本発明は、これら実施例に限定されない。

（実施例１）
誘電体層形成用ペーストの調整
誘電体層の主原料として、平均粒子径０．１μｍのＢａＴｉＯ₃ を主成分とするセラミック粉末を準備した。この主原料に対して、有機バインダとしてＰＶＢ（ポリビニルブチラ−ル）樹脂を１０ｗｔ％、および主原料に対して可塑剤としてＤＯＰ（ジオクチルフタレート）を５ｗｔ％それぞれ秤量して添加し、しかる後、ボールミルで混練してスラリー（誘電体層形成用ペースト）とした。

内部電極形成用ペーストの調整
平均粒子径０．１μｍのＮｉ粒子を準備した。このＮｉ粒子に対してＢａＴｉＯ₃ からなるセラミック粉末（平均粒子径０．０３μｍのセラミック粒子）を、１０ｗｔ％（共材量）添加した。さらに、この混合粉末に対してエチルセルロース樹脂を５ｗｔ％、タービネオールを３５ｗｔ％秤量して添加し、しかる後、ボールミルで混練して内部電極層形成用ペーストを形成した。

チップ状積層体（素子本体の原型）の作成
上記誘電体層形成用スラリー（ペースト）を用いて、ドクターブレード法で乾燥後の厚さが０．５５μｍ（焼結後の厚さ０．５μｍ）の厚みとなるセラミックグリーンシート（誘電体のグリーンシート）を作製した。このセラミックグリーンシートの上に上記の内部電極層形成用ペーストをスクリーン印刷法で塗布し、厚さ０．５０μｍ（焼結後の厚さ０．４５μｍ）の内部電極層パターンを形成した。

次いで、内部電極層パターンを印刷していないセラミックグリーンシートを厚さ３０μｍに至るまで重ね、この上に上記の要領で内部電極層パターンを印刷して作製したセラミックシートを３００枚重ね、さらにこの上に電極パターンを印刷していないセラミックグリーンシートを厚さ３０μｍに至るまで重ね、温度８０°Ｃ、圧力１ｔｏｎ/ｃｍ² の条件で加熱・加圧して０．６ｍｍ×０．３ｍｍ×０．３ｍｍの大きさのチップ状積層体を得た。

脱バインダー工程および焼成工程
次に、このチップ状積層体の中に含有されるバインダーを飛ばすために、いわゆる脱バインダーを目的として、このチップ状積層体を、５００°Ｃの温度条件下に１時間放置した。

その後、Ｎ₂ ガスを水蒸気に通して得た還元雰囲気中で焼成を行い、セラミック粒子５０が所定範囲で内包された内部電極層を備える積層セラミックコンデンサを得た。焼成工程は、焼成温度１２００°Ｃ、焼成温度までの昇温時における昇温速度２５°Ｃ／秒で行った。これにより、内部電極形成用ペーストに添加されているセラミック粒子５０（誘電体粒子：共材）を内部電極層１２の内部に閉じ込めた。

このような焼成工程の後、誘電体層の再酸化を目的としたアニ−ル工程を行なった。すなわち、Ｎ₂ ガスを水蒸気に通して得た還元雰囲気中で熱処理を施した。

このような手順で実施例１のサンプルを作製した。

これらのサンプルについて、（１）内部電極被覆率、（２）誘電体層の厚みのばらつき、（３）内部電極層の内部に内包されたセラミック粒子の断面積表示の含有割合、（４）平均故障時間（ＭＴＴＦ：Mean Time To Failure）を下記の要領で測定した。

（１）内部電極被覆率
積層セラミックコンデンサの内部電極層の平面に対して垂直な面で破断して、その破断面を走査型電子顕微鏡（ＳＥＭ）にて３千倍で９視野、拡大観察し、１視野あたり４０個の内部電極層１２の存在割合（平均）を、内部電極被覆率Ｘ（％）として算出した。理想的には内部電極層１２は連続性を有し、所定の設定長さＬを備えるはずである。しかしながら、実際には、いわゆる球状化による内部電極の途切れが複数の場所で生じ、途切れ部分を除いた分断された電極の総和の長さΣＬｉが現実の長さ値となる。なお、内部電極層１２に途切れが全く生じていない場合、内部電極被覆率は１００％となる。

（２）誘電体層の厚みのばらつき
積層セラミックコンデンサの内部電極層の平面に対して垂直な面で破断して、その破断面を走査型電子顕微鏡（ＳＥＭ）にて３千倍で９視野、拡大観察し、１視野あたり１千箇所の誘電体層（内側誘電体層１０）の厚みを測定して数値の標準偏差（σ）を算出し、９視野の標準偏差の値を平均した値を誘電体層（内側誘電体層１０）の厚みのばらつきとして算出した。

（３）内部電極層の内部に内包されたセラミック粒子の断面積表示の含有割合
積層セラミックコンデンサ２を内部電極層の平面に対して垂直な面で３箇所破断して、それらの各破断面を走査形電子顕微鏡（ＳＥＭ）にて１．５万倍で９視野、拡大観察し、内部電極層内部に埋包しているセラミック粒子５０の割合を画像から面積比率に計算して含有割合（平均値）とした。

（４）平均故障時間（ＭＴＴＦ）
信頼性評価として、各サンプルに対し、１６０°Ｃにて、５Ｖ／μｍの直流電界に保持し、高温加速寿命を測定した。本実施例においては、２０個のサンプルについて電圧印加開始から絶縁抵抗が一桁落ちるまでの時間を故障時間とし、これをワイブル解析することによりＭＴＴＦを算出した。ＭＴＴＦが５時間以上のものを良好、１５時間以上のものを非常に良好、２０時間以上のものを極めて良好と判断した。

これらの結果を表１に示す。なお、表１（その他の表も同様）における誘電体層厚みと内部電極層厚みは、上述したＳＥＭ断面写真からの実測値の平均値である。

（実施例２）
上記実施例１において設定した焼成工程における昇温速度を２５°Ｃ／秒から５０°Ｃ／秒に変えた以外は、上記実施例１と同様にして実施例２のサンプルを作製し、実施例１と同様な測定を行った。結果を表１に示す。

（実施例３）
上記実施例１において設定した焼成工程における昇温速度を２５°Ｃ／秒から１００°Ｃ／秒に変えた以外は、上記実施例１と同様にして実施例３のサンプルを作製し、実施例１と同様な測定を行った。結果を表１に示す。

（比較例１）
上記実施例１において設定した焼成工程における昇温速度を２５°Ｃ／秒から１０°Ｃ／秒に変えた以外は、上記実施例１と同様にして比較例１のサンプルを作製し、実施例１と同様な測定を行った。結果を表１に示す。

（実施例４）
上記実施例１において設定した内部電極層パターンの厚さを０．５０μｍから０．４５μｍ（焼結後の厚さ０．４０μｍ）に変えた以外は、上記実施例１と同様にして実施例４のサンプルを作製し、実施例１と同様な測定を行った。結果を表１に示す。

（実施例５）
上記実施例４において設定した焼成工程における昇温速度を２５°Ｃ／秒から５０°Ｃ／秒に変えた以外は、上記実施例４と同様にして実施例５のサンプルを作製し、実施例１と同様な測定を行った。結果を表１に示す。

（実施例６）
上記実施例４において設定した焼成工程における昇温速度を２５°Ｃ／秒から１００°Ｃ／秒に変えた。それ以外は、上記実施例４と同様にして実施例６のサンプルを作製し、実施例１と同様な測定を行った。結果を表１に示す。

（比較例２）
上記実施例４において設定した焼成工程における昇温速度を２５°Ｃ／秒から１０°Ｃ／秒に変えた以外は、上記実施例４と同様にして比較例２のサンプルを作製し、実施例１と同様な測定を行った。結果を表１に示す。

（実施例１０）
内部電極層パターンの厚さを０．４５μｍから１．１０μｍ（焼結後の厚さ１．００μｍ）に変えた以外は、上記実施例３と同様にして実施例１０のサンプルを作製し、実施例１と同様な測定を行った。結果を表２に示す。

（実施例１１）
内部電極層の厚さを焼結後で０．８０μｍに変えた以外は、上記実施例１０と同様にして実施例１１のサンプルを作製し、実施例１と同様な測定を行った。結果を表２に示す。

（実施例１２）
内部電極層の厚さを焼成後で０．６０μｍに変えた以外は、上記実施例１０と同様にして実施例１２のサンプルを作製し、実施例１と同様な測定を行った。結果を表２に示す。

（比較例１０）
焼成工程における昇温速度を１００°Ｃ／秒から１０°Ｃ／秒に変えた以外は、上記実施例１０と同様にして比較例１０のサンプルを作製し、実施例１と同様な測定を行った。結果を表２に示す。

（実施例１３）
誘電体層の厚みを焼成後で０．４μｍに変えた以外は、上記実施例４と同様にして実施例１３のサンプルを作製し、実施例１と同様な測定を行った。結果を表２に示す。

（実施例１４）
誘電体層の厚みを焼成後で０．４μｍに変えた以外は、上記実施例５と同様にして実施例１４のサンプルを作製し、実施例１と同様な測定を行った。結果を表２に示す。

（実施例１５）
誘電体層の厚みを焼成後で０．４μｍに変えた以外は、上記実施例６と同様にして実施例１５のサンプルを作製し、実施例１と同様な測定を行った。結果を表２に示す。

（比較例１１）
誘電体層の厚みを焼成後で０．４μｍに変えた以外は、上記比較例２と同様にして比較例１１のサンプルを作製し、実施例１と同様な測定を行った。結果を表２に示す。

（比較例２０）
誘電体層の厚みを、焼成後で０．５μｍから１．０μｍに変えた以外は、上記比較例１と同様にして比較例２０のサンプルを作製し、実施例１と同様な測定を行った。結果を表３に示す。

（比較例２１）
焼成工程における昇温速度を１０°Ｃ／秒から２５°Ｃ／秒に変えた以外は、上記比較例２０と同様にして比較例２１のサンプルを作製し、実施例１と同様な測定を行った。結果を表３に示す。

（比較例２２）
焼成工程における昇温速度を１０°Ｃ／秒から５０°Ｃ／秒に変えた以外は、上記比較例２０と同様にして比較例２２のサンプルを作製し、実施例１と同様な測定を行った。結果を表３に示す。

（比較例２３）
焼成工程における昇温速度を１０°Ｃ／秒から１００°Ｃ／秒に変えた以外は、上記比較例２０と同様にして比較例２３のサンプルを作製し、実施例１と同様な測定を行った。結果を表３に示す。

（実施例２０）
上記実施例１０において設定した共材量を１０ｗｔ％から１５ｗｔ％に変えた以外は、上記実施例１０と同様にして実施例２０のサンプルを作製し、実施例１と同様な測定を行った。結果を表４に示す。

（実施例２１）
上記実施例１０において設定した共材量を１０ｗｔ％から２０ｗｔ％に変えた以外は、上記実施例１０と同様にして実施例２１のサンプルを作製し、実施例１と同様な測定を行った。結果を表４に示す。

（比較例３１）
上記実施例１０において設定した共材量を１０ｗｔ％から２５ｗｔ％に変えた以外は、上記実施例１０と同様にして比較例３１のサンプルを作製し、実施例１と同様な測定を行った。結果を表４に示す。

評価
表１において、比較例１と実施例１〜実施例３とを比較すると共に、比較例２と実施例４〜６とを比較することで、誘電体層（内側誘電体層１０）の厚みが０．５μｍ以下の場合には、セラミック粒子の断面積表示の含有割合が２％以上、好ましくは３％以上である場合に、平均故障時間が１５時間以上、好ましくは２０時間以上となり、信頼性が向上することが確認できた。また、実施例１〜６によれば、誘電体層の厚みばらつきを１００ｎｍ以下、さらに好ましくは９０ｎｍ以下、特に好ましくは８０ｎｍ以下、内部電極被覆率は、好ましくは７０％以上、さらに好ましくは８０％以上、特に好ましくは８５％以上であることが確認できた。

また、表１および表２に示すように、誘電体層（内側誘電体層１０）の厚みが０．５μｍ以下の場合には、内部電極層の厚みが０．６μｍ以下、好ましくは０．４５μｍ以下である場合に、信頼性が向上することが確認できた。

さらに、表２に示すように、誘電体層の厚みが０．４μｍ以下である場合には、セラミック粒子の断面積表示の含有割合が２％以上である場合に信頼性が向上し、３％以上である場合に、信頼性がさらに向上することが確認できた。

表３に示すように、内側誘電体層１０の厚みが１．０μｍのときの平均故障時間を対比すると、比較例２０（基準）〜比較例２３に示すように、内側誘電体層１０の厚みが１．０μｍの場合には、比較例２０（基準）〜比較例２３で大差がない。これに対して、比較例１（基準）および実施例１〜実施例３に示すように、内側誘電体層１０の厚みが０．５μｍの場合、比較例１（基準）に対する実施例１〜実施例３の平均故障時間の向上比率は、少なくとも約４倍以上あることが確認された。すなわち、内側誘電体層１０の厚みが０．５μｍの場合には、セラミック粒子の断面積表示の含有割合が２％未満では効果がなく、２％以上、好ましくは３％以上、さらに好ましくは４％以上である場合に、平均故障時間が１５時間以上、好ましくは２０時間以上、さらに好ましくは２４時間以上となり、信頼性が向上することが確認できた。

表１〜表４に示すように、誘電体層の厚みが０．５μｍ以下の場合には、セラミック粒子の断面積表示の含有割合の上限は、１５．０％以下、好ましくは１２．０％以下、さらに好ましくは１０．０％以下、特に好ましくは６．０％以下である場合に、平均故障時間が長くなり、信頼性が向上することが確認できた。

また、誘電体層の厚みばらつきを１００ｎｍ以下、さらに好ましくは９０ｎｍ以下、特に好ましくは８０ｎｍ以下、内部電極被覆率は、好ましくは７０％以上、さらに好ましくは８０％以上、特に好ましくは８５％以上であることが確認できた。

２… 積層セラミックコンデンサ
４… コンデンサ素体
６… 第１外部電極
８… 第２外部電極
１０… 内側誘電体層
１１… 外装領域
１２… 内部電極層
１２Ａ，１２Ｂ… 引出部
１３… 内装領域
１４… 容量領域
１５Ａ，１５Ｂ…引出領域
１６… 側面保護領域
５０… セラミック粒子

Claims (5)

1. 内部電極層と誘電体層とが交互に積層された積層体を有する積層セラミック電子部品であって、
   前記誘電体層の厚みは０．５μｍ以下であり、
   前記内部電極層の内部にはセラミック粒子が内包してあり、
   前記内部電極層に内包されたセラミック粒子の断面積表示の含有割合は、３．１％〜５．５％であり、
   前記内部電極層の厚みは、０．４５μｍ以下である積層セラミック電子部品。
2. 前記内部電極層は、Ｎｉを主成分として含んでいることを特徴とする請求項１に記載の積層セラミック電子部品。
3. 前記セラミック粒子は、ＢａＴｉＯ_３、ＺｒＯ_２、一般式Ｒ_２Ｏ_３（ＲはＹ、Ｄｙ、ＨｏおよびＥｒから選択される少なくとも１種）、およびアルカリ土類金属の酸化物（Ｍｇ、Ｃａ、ＢａおよびＳｒから選択される少なくとも１種）の少なくともいずれかを含むことを特徴とする請求項１または２に記載の積層セラミック電子部品。
4. 前記誘電体層の厚みのばらつき（σ）が１００ｎｍ以下であることを特徴とする請求項１〜３のいずれかに記載の積層セラミック電子部品。
5. 前記内部電極層の被覆率が７０％以上であることを特徴とする請求項１〜４のいずれかに記載の積層セラミック電子部品。

Images