KR20210004008A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20210004008A
KR20210004008A KR1020190079671A KR20190079671A KR20210004008A KR 20210004008 A KR20210004008 A KR 20210004008A KR 1020190079671 A KR1020190079671 A KR 1020190079671A KR 20190079671 A KR20190079671 A KR 20190079671A KR 20210004008 A KR20210004008 A KR 20210004008A
Authority
KR
South Korea
Prior art keywords
layer
pattern
display area
area
electrode
Prior art date
Application number
KR1020190079671A
Other languages
English (en)
Inventor
방기호
김은혜
정은애
최원석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190079671A priority Critical patent/KR20210004008A/ko
Priority to US16/838,033 priority patent/US11456348B2/en
Priority to CN202010607360.3A priority patent/CN112186002A/zh
Publication of KR20210004008A publication Critical patent/KR20210004008A/ko

Links

Images

Classifications

    • H01L27/3297
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H01L27/3244
    • H01L51/5203
    • H01L51/5237
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시장치가 제공된다. 상기 표시장치는 표시 영역, 상기 표시 영역의 외곽을 둘러싸는 비표시 영역, 상기 비표시 영역의 일측에 배치되는 부가 영역, 및 상기 부가 영역의 적어도 일부 영역에 정의되는 벤딩 영역을 포함하는 기판, 상기 표시 영역 상에 위치하는 화소, 상기 화소 상에 위치하는 봉지막, 상기 봉지막 상에 위치하는 감지 전극, 상기 부가 영역 상에 위치한 패드, 상기 비표시 영역 상에 위치하고, 상기 감지 전극에 직접 연결되는 연결 배선, 및 상기 패드와 상기 연결 배선을 직접 연결하는 연장 패턴을 포함하되, 상기 연장 패턴은 상기 벤딩 영역을 가로지른다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 이에 부응하여 유기 발광 표시장치(Organic Light Emitting Display Device), 액정 표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device) 등과 같은 표시장치의 사용이 증가하고 있다.
특히, 심미성과 다양한 사용자 경험을 위해서, 벤디드 디스플레이(bended display)에 대한 수요가 증가하고 있다. 또한, 베젤의 두께가 줄어든 베젤리스 디스플레이(bezeless display)에 대한 수요가 증가하고 있다.
터치 전극에 배선을 통해 구동 신호와 센싱 신호를 송수신 하여, 터치 입력의 유무 및 좌표를 판단할 수 있다. 이를 위해, 상기 배선은 패드에 전기적으로 연결되어야 한다. 최근, 상기 배선과 패드를 전기적으로 연결하기 위해, 브릿지 배선을 이용하고 있다.
본 발명이 해결하려는 과제는, 상기 브릿지 배선을 이용하지 않고서도, 데드 스페이스를 줄일 수 있는 표시장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시장치는, 표시 영역, 상기 표시 영역의 외곽을 둘러싸는 비표시 영역, 상기 비표시 영역의 일측에 배치되는 부가 영역, 및 상기 부가 영역의 적어도 일부 영역에 정의되는 벤딩 영역을 포함하는 기판, 상기 표시 영역 상에 위치하는 화소, 상기 화소 상에 위치하는 봉지막, 상기 봉지막 상에 위치하는 감지 전극, 상기 부가 영역 상에 위치한 패드, 상기 비표시 영역 상에 위치하고, 상기 감지 전극에 직접 연결되는 연결 배선, 및 상기 패드와 상기 연결 배선을 직접 연결하는 연장 패턴을 포함하되, 상기 연장 패턴은 상기 벤딩 영역을 가로지른다.
상기 봉지막은 상기 표시 영역의 전면에 걸쳐 형성되고, 상기 비표시 영역까지 연장되어 형성되되, 상기 봉지막의 경계와 상기 패드 사이의 간격은 200㎛ 이내일 수 있다.
상기 연장 패턴은 상기 비표시 영역, 상기 부가 영역 상에 배치될 수 있다.
상기 화소는 트랜지스터, 및 상기 트랜지스터에 전기적으로 연결된 발광 소자를 포함하고, 상기 표시장치는 상기 트랜지스터의 액티브막과 상기 발광 소자의 애노드를 전기적으로 연결하는 연결 패턴을 더 포함하고, 상기 연결 패턴과 상기 연장 패턴은 동일한 층에 형성될 수 있다.
상기 연장 패턴은 상기 트랜지스터의 게이트 전극과 다른 층에 배치될 수 있다.
상기 연결 패턴은 서로 다른층에 배치되는 제1 연결 패턴, 및 제2 연결 패턴을 포함하고, 상기 연장 패턴은 상기 제2 연결 패턴과 동일한 층에 형성될 수 있다.
상기 패드는 제1 패드 전극과 제2 패드 전극을 포함하고, 상기 제1 패드 전극은 상기 제1 연결 패턴과 동일한 물질이고, 상기 제2 패드 전극은 상기 제2 연결 패턴과 동일한 물질일 수 있다.
상기 제2 패드 전극은 상기 연장 패턴의 단부로 구성될 수 있다.
상기 표시장치는, 상기 연결 패턴과 상기 발광 소자 사이에 배치되는 비아막, 및 상기 비표시 영역 상에 위치하고, 상기 비아막과 동일 물질로 형성되는 댐을 더 포함할 수 있다.
상기 봉지막은 유기막을 포함하고, 상기 댐은 상기 유기막의 경계에 위치할 수 있다.
상기 댐과 상기 패드 사이의 간격은 515㎛ 이내일 수 있다.
상기 표시장치는, 상기 기판의 상기 벤딩 영역 상에 배치되고, 유기 재료로 이루어진 평탄화막을 더 포함하되, 상기 연장 패턴은 상기 평탄화막 상에 배치될 수 있다.
상기 패드는 상기 평탄화막과 이격될 수 있다.
상기 연장 패턴은 상기 평탄화막 상에 배치되는 제1 연장 패턴, 및 상기 제1 연장 패턴 상에 배치되는 제2 연장 패턴을 포함하고, 상기 제2 연장 패턴은 상기 패드와 상기 연결 배선을 직접 연결할 수 있다.
상기 표시장치는, 상기 제1 연장 패턴 상에 배치되고, 유기 재료로 이루어진 제1 배선 보호막, 및 상기 제2 연장 패턴 상에 배치되고, 유기 재료로 이루어진 제2 배선 보호막을 더 포함하되, 상기 제2 배선 보호막은 상기 제2 연장 패턴의 적어도 일부를 노출하는 제1 개구부를 포함하고, 상기 연결 배선은 상기 제1 개구부를 통해 상기 제2 연장 패턴에 직접 연결된다.
상기 제2 연장 패턴은 상기 제1 배선 보호막을 관통하는 제2 개구부를 통해 상기 제1 연장 패턴에 연결될 수 있다.
상기 감지 전극은 매쉬 형상의 연결 배선을 포함하고, 상기 연결 배선에 의해 형성되는 메쉬홀에 상기 화소가 배치될 수 있다.
상기 표시장치는, 상기 봉지막 상에 배치되는 브릿지 전극, 및 상기 브릿지 전극 상에 배치되고, 상기 브릿지 전극의 적어도 일부를 노츨하는 컨택홀을 포함하는 감지 절연막을 더 포함하되, 상기 감지 전극은 상기 감지 절연막 상에 배치되고, 상기 컨택홀을 통해 상기 브릿지 전극에 연결될 수 있다.
상기 감지 전극과 상기 연결 배선은 동일층에 형성될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시장치는, 표시 영역, 상기 표시 영역의 외곽을 둘러싸는 비표시 영역, 상기 비표시 영역의 일측에 배치되는 부가 영역, 및 상기 부가 영역의 적어도 일부 영역에 정의되는 벤딩 영역을 포함하는 기판, 상기 표시 영역 상에 위치하는 트랜지스터, 상기 트랜지스터에 전기적으로 연결된 애노드를 포함하는 발광 소자, 상기 발광 소자를 덮는 봉지막, 상기 봉지막 상에 위치하는 감지 전극, 상기 부가 영역 상에 위치한 패드, 및 상기 비표시 영역 상에 위치하고, 상기 감지 전극에 직접 연결되는 연결 배선을 포함하되, 상기 연결 배선은 상기 패드에 직접 연결되고, 상기 비표시 영역 및 상기 벤딩 영역과 중첩한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 표시장치는 터치 배선과 패드 사이의 전기적 연결 신뢰성이 증가되고, 데드 스페이스가 줄어들 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 기판을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 설명하기 위한 도면이다.
도 3은 도 2의 I1-I1’선을 따라 자른 단면도이다.
도 4는 도 3의 변형예이다.
도 5는 도 2의 FF1 영역을 확대하여 도시한 평면도이다.
도 6은 도 2의 FF2 영역을 확대하여 도시한 레이아웃도이다.
도 7은 도 6의 I2-I2’선을 따라 자른 부분 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시장치의 단면도이다.
도 9는 및 도 10은 본 발명의 또 다른 실시예들에 따른 표시장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 일 실시예에 따른 기판을 설명하기 위한 도면이다. 도 2는 본 발명의 일 실시예에 따른 표시장치를 설명하기 위한 도면이다.
이하에서는 표시장치(DP)로서 유기발광 표시장치를 예로 들어 설명하기로 한다. 다만, 이에 제한되지 않고 발명의 사상을 변경하지 않는 한 액정 표시장치이나, 전계 방출 표시장치이나, 전기영동장치와 같은 다른 표시장치에도 적용될 수 있다.
실시예에서 평면은 제1 방향(DR1) 및 제2 방향(DR2)으로 위치를 정의할 수 있고, 높이는 제3 방향(DR3)으로 위치를 정의할 수 있다. 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)은 서로 직교하는 상대적인 방향으로 이해될 수 있다.
도 1 및 도 2를 참조하면, 기판(SUB)은 표시 영역(DA), 비표시 영역(NDA), 및 부가 영역(ADA)을 포함할 수 있다.
일 실시예로, 표시 영역(DA)은 직사각형의 형태를 가질 수 있다. 표시 영역(DA)의 각 코너는 각진 형태이거나 곡면 형태일 수 있다. 또한, 원형 디스플레이의 경우 표시 영역(DA)의 형상은 원의 형태를 가질 수 있다. 또한, 표시 영역(DA)의 형상은 사각형이 아닌 다른 다각형, 타원형 등으로 구성될 수도 있다. 이와 같이, 표시 영역(DA)의 형태는 제품에 따라 달리 설정될 수 있다.
표시 영역(DA) 상에는 트랜지스터 및 발광 소자를 포함하는 화소들(미도시)이 위치할 수 있다. 표시장치(DP)의 종류에 따라 각각의 화소들이 포함하는 발광 소자의 종류는 다를 수 있다. 예를 들어, 발광 소자는 유기발광 다이오드일 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 외곽을 둘러쌀 수 있다. 예를 들어, 비표시 영역(NDA)은 직사각형의 형태를 가질 수 있다. 비표시 영역(NDA)의 각 코너(corner)는 각진 형태이거나 곡면 형태일 수 있다. 도 2는 비표시 영역(NDA)의 각 코너가 곡면 형태를 갖는 경우를 가정하여 도시되었다. 비표시 영역(NDA)은 원의 형태를 가질 수 있다. 비표시 영역(NDA)은 최소화되는 것이 좁은 베젤(narrow bezel) 구조에 유리하므로, 비표시 영역(NDA)의 형상은 표시 영역(DA)의 테두리 형상과 유사할 수 있다.
일 실시예로, 부가 영역(ADA)은 비표시 영역(NDA)의 일측에 위치하며, 직사각형의 형태를 가질 수 있다. 부가 영역(ADA)의 제2 방향(DR2)에 위치한 각 코너는 각진 형태이거나 곡면 형태일 수 있다. 도 2는 부가 영역(ADA)의 제2 방향(DR2)에 위치한 각 코너가 각진 형태인 경우를 가정하여 도시되었다. 부가 영역(ADA)의 적어도 일부 영역은 구부러지는 영역일 수 있다.
상술한 것과 같이, 표시 영역(DA), 비표시 영역(NDA), 및 부가 영역(ADA)은 도시된 형상에 제한되는 것은 아니고, 실시예에 따라 다양한 형상을 가질 수 있다.
봉지막(TFE)은 화소들 상에 위치할 수 있다. 예를 들어, 봉지막(TFE)은 표시 영역(DA)에서 화소들을 커버하고, 봉지막(TFE)의 경계가 비표시 영역(NDA)에 위치할 수 있다. 봉지막(TFE)은 표시 영역(DA)의 화소들의 발광 소자들 및 회로 소자들을 커버함으로써, 외부 습기 또는 충격으로부터 파손을 방지할 수 있다.
감지 전극들(SC1, SC2)은 봉지막(TFE) 상에 위치할 수 있다. 감지 전극들(SC1, SC2)은 사용자의 신체에 의한 터치(touch), 호버링(hovering), 제스쳐(gesture), 근접 여부 등을 감지할 수 있다. 감지 전극들(SC1, SC2)은 저항막 방식(resistive type), 정전 용량 방식(capacitive type), 전자기 유도 방식(electro-magnetic type, EM), 광 감지 방식(optical type) 등 다양한 방식에 따라 다른 형상으로 구성될 수 있다. 예를 들어, 감지 전극들(SC1, SC2)이 정전 용량 방식으로 구성되는 경우, 감지 전극들(SC1, SC2)은 자기 정전 용량 방식(self-capacitive type, 상호 정전 용량 방식(mutual-capacitive type) 등으로 구성될 수 있다.
감지 전극들(SC1, SC2)이 자기 정전 용량 방식으로 구성되는 경우, 각각의 감지 전극들(SC1, SC2)은 독립적으로 구동되며, 각각의 감지 전극들(SC1, SC2)과 사용자의 신체가 형성하는 정전 용량에 대응하는 감지 신호가 대응하는 연결 배선들(IST1, IST2)로 제공될 수 있다.
감지 전극들(SC1, SC2)이 상호 정전 용량 방식으로 구성되는 경우, 제1 감지 전극(SC1)에 대응하는 연결 배선을 통해서 센싱 신호가 수신되고, 제1 감지 전극(SC1)과 상호 정전 용량을 형성하는 제2 감지 전극(SC2)에 대응하는 연결 배선을 통해서 구동 신호가 송신될 수 있다. 명확히 도시하진 않았지만, 외측에 위치한 각 감지 전극(SC1, SC2)은 대응하는 연결 배선에 직접 연결될 수 있다. 사용자의 신체가 근접하는 경우, 제1 감지 전극(SC1)과 제2 감지 전극(SC2) 간의 상호 정전 용량이 변화할 수 있고, 이에 따른 감지 신호의 차이에 따라, 사용자의 터치 여부를 검출할 수 있다.
패드들(PDE1, PDE2, PDE3)은 부가 영역(ADA) 상에 위치할 수 있다. 패드들(PDE1, PDE3)은 연결 배선들(IST1, IST2)을 통해서 봉지막 상부에 위치한 감지 전극들(SC1, SC2)과 전기적으로 연결될 수 있다. 몇몇 패드들(PDE1, PDE3)은 외부의 터치 IC(integrated chip)에 연결될 수 있다. 또한, 다른 몇몇 패드들(PDE2)은 표시 배선들(DST)을 통해서 봉지막(TFE) 하부에 위치한 화소들 또는 화소들의 구동부와 연결될 수 있다. 구동부는 주사 구동부, 발광 구동부, 데이터 구동부 등을 포함할 수 있다. 구동부는 봉지막(TFE) 하부에 위치할 수도 있고, 패드들(PDE2)을 통해서 연결된 외부의 표시 IC에 위치할 수도 있다.
한편, 표시장치(DP)가 자기 정전 용량 방식인 경우, 감지 전극들(SC1, SC2)의 송수신 방식에서 차이가 없을 수도 있다.
표시 배선들(DST)은 제어 라인, 데이터 라인, 전원 라인 등을 포함할 수 있으며, 화소들이 영상을 표시할 수 있도록 신호들을 제공할 수 있다. 이러한 신호들은 표시 배선들(DST)과 연결된 구동부로부터 제공될 수 있다.
도 1은 기판(SUB)이 벤딩된 상태이고, 도 2는 기판(SUB)이 비벤딩된 상태이다. 표시장치(DP)는 도 2와 같이 비벤딩 상태에서 기판(SUB)에 소자들이 적층된 후에, 도 1과 같이 벤딩될 수 있다.
표시 영역(DA)과 비표시 영역(NDA)은 일부 영역에서 제1 벤딩 영역(BA1)을 포함할 수 있다. 제1 벤딩 영역(BA1)은 제1 방향(DR1)의 폭을 가지고, 제2 방향(DR2)으로 길이가 연장될 수 있다. 제1 벤딩 축(BX1)은 제1 벤딩 영역(BA1)의 중심에서 제2 방향(DR2)으로 연장되는 접이선(folding line)으로 정의될 수 있다. 실시예에 따라, 제1 벤딩 영역(BA1)은 주변의 다른 부분과 달리 일부 절연막 등이 제거되어 응력이 감소된 부분일 수 있다. 실시예에 따라, 제1 벤딩 영역(BA1)은 주변의 다른 부분과 동일한 구성을 가질 수도 있다.
표시 영역(DA)과 비표시 영역(NDA)은 다른 일부 영역에서 제3 벤딩 영역(BA3)을 포함할 수 있다. 제3 벤딩 영역(BA3)은 제1 방향(DR1)의 폭을 가지고, 제2 방향(DR2)으로 길이가 연장될 수 있다. 제3 벤딩 축(BX3)은 제3 벤딩 영역(BA3)의 중심에서 제2 방향(DR2)으로 연장되는 접이선으로 정의될 수 있다. 실시예에 따라, 제3 벤딩 영역(BA3)은 주변의 다른 부분과 달리 일부 절연막 등이 제거되어 응력이 감소된 부분일 수 있다. 실시예에 따라, 제3 벤딩 영역(BA3)은 주변의 다른 부분과 동일한 구성을 가질 수도 있다.
부가 영역(ADA)은 적어도 일부 영역에 접힐 수 있는 영역으로 정의된 제2 벤딩 영역(BA2)을 포함할 수 있다. 일 실시예로, 제2 벤딩 영역(BA2)은 제2 방향(DR2)의 폭을 가지고, 제1 방향(DR1)으로 길이가 연장될 수 있다. 제2 벤딩 축(BX2)은 제2 벤딩 영역(BA2)의 중심에서 제1 방향(DR1)으로 연장되는 접이선으로 정의될 수 있다. 실시예에 따라, 제2 벤딩 영역(BA2)은 주변의 다른 부분과 달리 일부 절연막 등이 제거되어 응력이 감소된 부분일 수 있다. 실시예에 따라, 제2 벤딩 영역(BA2)은 주변의 다른 부분과 동일한 구성을 가질 수도 있다.
일 실시예로, 제1 내지 제3 벤딩 영역들(BA1, BA2, BA3)은 서로 중첩되지 않을 수 있다. 본 명세서에서 “중첩된다”라고 표현하면, 다른 정의가 없는 한 두 구성이 표시장치(DP)의 두께 방향(제3 방향(DR3))으로 중첩(overlap)되는 것을 의미한다.
여기서, “접힌다”는 용어는 형태가 고정된 것이 아니라 원래의 형태로부터 다른 형태로 변형될 수 있다는 것으로서, 하나 이상의 벤딩 축을 따라 접히거나(folded) 휘거나(curved) 두루마리 식으로 말리는(rolled) 것을 포함한다. 제1 및 제3 벤딩 영역들(BA1, BA3)에 의해, 표시장치(DP)의 제1 방향(DR1)의 반대 방향 및 제1 방향(DR1)의 측면 베젤 폭이 감소될 수 있다. 또한, 제2 벤딩 영역(BA2)에 의해, 표시장치(DP)의 제2 방향(DR2)의 측면 베젤 폭이 감소될 수 있다.
이하에서, 도 3을 결부하여 표시장치(DP)의 단면을 기준으로 설명한다.
도 3은 도 2의 I1-I1’선을 따라 자른 단면도이다. 도 4는 도 3의 변형예이다. 도 2의 I1-I1’ 선은 제1 패드(PDE1), 제1 연결 배선(IST1) 및 제2 연장 패턴(ISC2)을 지나는 것으로 가정한다.
먼저, 표시 영역(DA)에 대해 설명한다.
본 발명의 일 실시예에 있어서, 표시 영역(DA)에는 화소들(PX)이 제공된다. 각 화소(PX)는 표시 배선들(DST) 중 대응하는 배선에 연결된 트랜지스터, 트랜지스터에 연결된 발광 소자, 및 커패시터(Cst)를 포함할 수 있다. 도 3에서는 설명의 편의를 위해 1개의 화소(PX)에 대해 1개의 트랜지스터, 1개의 발광 소자, 및 1개의 커패시터(Cst)가 예시적으로 도시되었다.
기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, Fiber reinforced plastic) 등으로 이루어질 수도 있다.
예를 들어, 기판(SUB)이 다층 구조를 갖는 경우, 복수의 층들 사이에 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기물 들이 단일 층 또는 복수 층으로 개재될 수 있다.
버퍼막(BF)은 기판(SUB)을 커버할 수 있다. 버퍼막(BF)은 트랜지스터의 채널에 불순물이 확산되는 것을 방지할 수 있다. 버퍼막(BF)은 무기 재료로 이루어진 무기 절연막일 수 있다. 예를 들어, 버퍼막(BF)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있으며, 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다. 실시예에 따라, 배리어막(barrier layer)이 더 제공될 수 있다.
버퍼막(BF) 상에는 액티브막(ACT)이 위치할 수 있다. 액티브막(ACT)은 패터닝되어 트랜지스터의 채널, 소스 전극, 및 드레인 전극을 구성하거나, 배선을 구성할 수 있다. 액티브막(ACT)은 반도체 소재로 형성될 수 있다. 액티브막(ACT)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 트랜지스터의 채널은 불순물로 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 소스 전극, 드레인 전극, 및 배선은 불순물이 도핑된 반도체 패턴일 수 있다. 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
제1 게이트 절연막(GI1)은 액티브막(ACT)을 커버할 수 있다. 제1 게이트 절연막(GI1)은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질이 이용될 수 있다.
트랜지스터의 게이트 전극(GE) 및 커패시터(Cst)의 하부 전극(LE)이 제1 게이트 절연막(GI1) 상에 위치할 수 있다. 게이트 전극(GE)은 채널(CH)에 대응되는 영역과 중첩될 수 있다.
게이트 전극(GE) 및 하부 전극(LE)은 금속으로 이루어질 수 있다. 예를 들어, 게이트 전극(GE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 게이트 전극(GE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들 및 합금들 중 2이상 물질이 적층된 다중막으로 형성될 수 있다.
제2 게이트 절연막(GI2)은 게이트 전극(GE) 및 하부 전극(LE)을 커버할 수 있다. 제2 게이트 절연막(GI2)은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
커패시터(Cst)의 상부 전극(UE)은 제2 게이트 절연막(GI2) 상에 위치할 수 있다. 커패시터 상부 전극(UE)은 금속으로 이루어질 수 있다. 예를 들어, 상부 전극(UE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 상부 전극(UE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들 및 합금들 중 2이상 물질이 적층된 다중막으로 형성될 수 있다.
하부 전극(LE)과 상부 전극(UE)은 제2 게이트 절연막(GI2)을 사이에 두고 커패시터(Cst)를 구성할 수 있다. 도 3에서 커패시터(Cst)가 하부 전극(LE)과 상부 전극(UE)의 2층 전극 구조로 도시되었으나, 다른 실시예에서 커패시터(Cst)는 액티브막(ACT)을 이용하여 3층 전극 구조로 구성되거나, 제1 연결 패턴(CNP1)과 동일한 층의 전극을 이용하여 3층 전극 구조로 구성되거나, 4층 이상의 전극 구조로 구성될 수도 있다.
층간 절연막(ILD)은 상부 전극(UE)을 커버할 수 있다. 층간 절연막(ILD)은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
본 실시예에서 설명의 편의성을 위해서, 제1 게이트 절연막(GI1), 제2 게이트 절연막(GI2), 및 층간 절연막(ILD)을 제1 절연막 그룹(ING1)으로 지칭할 수 있다. 제1 절연막 그룹(ING1)은 트랜지스터의 일부를 커버할 수 있다. 실시예에 따라, 제1 절연막 그룹(ING1)은 버퍼막(BF)을 더 포함할 수도 있다.
제1 연결 패턴(CNP1)이 층간 절연막(ILD) 상에 위치할 수 있다. 제1 연결 패턴(CNP1)은 층간 절연막(ILD), 제2 게이트 절연막(GI2), 제1 게이트 절연막(GI1)에 형성된 컨택홀을 통해 액티브막(ACT)의 소스 영역과 드레인 영역에 각각 접촉할 수 있다.
제1 연결 패턴(CNP1)은 금속으로 이루어질 수 있다. 예를 들어, 소스 전극(SE)과 드레인 전극(DE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다.
도시되지 않았지만, 실시예에 따라, 패시베이션막은 제1 연결 패턴(CNP1)을 커버할 수 있다. 패시베이션막은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
제1 비아막(VIA1)은 패시베이션막 또는 트랜지스터를 커버할 수 있다. 제1 비아막(VIA1)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다. 유기막은 에바포레이션(evaporation) 등의 방법으로 증착될 수 있다.
제2 연결 패턴(CNP2)은 제1 비아막(VIA1)의 개구부를 통해 제1 연결 패턴(CNP1)과 연결될 수 있다. 제2 연결 패턴(CNP2)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다.
제2 비아막(VIA2)은 제1 비아막(VIA1) 및 제2 연결 패턴(CNP2)을 커버할 수 있다. 제2 비아막(VIA2)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
제1 발광 소자 전극(LDE1)은 제2 비아막(VIA2)의 개구부를 통해 제2 연결 패턴(CNP2)과 연결될 수 있다. 여기서, 제1 발광 소자 전극(LDE1)은 실시예에 따라 발광 소자의 애노드일 수 있다. 제1 발광 소자 전극(LDE1)은 제1 연결 패턴(CNP1) 및 제2 연결 패턴(CNP2)을 통해 트랜지스터와 전기적으로 연결될 수 있다.
제1 발광 소자 전극(LDE1)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다. 제1 발광 소자 전극(LDE1)은 한 종의 금속으로 이루어질 수 있으나, 이에 한정되는 것은 아니며 두 종 이상의 금속, 예를 들어, Ag와 Mg의 합금로 이루어질 수도 있다.
제1 발광 소자 전극(LDE1)은 기판(SUB)의 하부 방향으로 영상을 제공하고자 하는 경우, 투명 도전막으로 형성될 수 있으며, 기판(SUB)의 상부 방향으로 영상을 제공하고자 하는 경우, 금속 반사막 및/또는 투명 도전막으로 형성될 수 있다.
제1 발광 소자 전극(LDE1) 등이 형성된 기판(SUB) 상에는 각 화소(PX)의 발광 영역을 구획하는 화소 정의막(PDL)이 제공된다. 화소 정의막(PDL)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
화소 정의막(PDL)은 제1 발광 소자 전극(LDE1)의 상면을 노출하며 화소(PX)의 둘레를 따라 기판(SUB)으로부터 돌출될 수 있다. 화소 정의막(PDL)에 의해 둘러싸인 화소(PX) 영역에는 발광막(EML)이 제공될 수 있다.
발광막(EML)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질로는 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 포함할 수 있다. 이러한 물질들은 진공증착의 방법으로 형성될 수 있다. 상기 고분자 물질로는 PEDOT, PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등을 포함할 수 있다.
발광막(EML)은 단일층으로 제공될 수 있으나, 다양한 기능층을 포함하는 다중층으로 제공될 수 있다. 발광막(EML)이 다중층으로 제공되는 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있다. 이러한 발광막(EML)은 스크린 인쇄나 잉크젯 인쇄 방법, 레이저 열 전사 방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
실시예에 따라, 발광막(EML)의 적어도 일부는 복수의 제1 발광 소자 전극(LDE1)들에 걸쳐서 일체로 형성될 수 있으며, 복수 개의 제1 발광 소자 전극(LDE1)들 각각에 대응하도록 개별적으로 제공될 수도 있다.
발광막(EML) 상에는 제2 발광 소자 전극(LDE2)이 제공될 수 있다. 제2 발광 소자 전극(LDE2)은 화소(PX)마다 제공될 수도 있으나, 표시 영역(DA)의 대부분을 커버하도록 제공될 수 있으며 복수의 화소들(PX)에 의해 공유될 수 있다.
제2 발광 소자 전극(LDE2)은 실시예에 따라 캐소드 또는 애노드로 사용될 수 있으며, 제1 발광 소자 전극(LDE1)이 애노드인 경우 제2 발광 소자 전극(LDE2)은 캐소드로, 제1 발광 소자 전극(LDE1)이 캐소드인 경우 제2 발광 소자 전극(LDE2)은 애노드로 사용될 수 있다.
제2 발광 소자 전극(LDE2)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전막으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 제2 발광 소자 전극(LDE2)은 금속 박막을 포함하는 이중막 이상의 다중막으로 이루어질 수 있으며, 예를 들어, ITO/Ag/ITO 의 삼중막으로 이루어질 수도 있다.
제2 발광 소자 전극(LDE2)은 기판(SUB)의 하부 방향으로 영상을 제공하고자 하는 경우, 금속 반사막 및/또는 투명 도전막으로 형성될 수 있으며, 기판(SUB)의 상부 방향으로 영상을 제공하고자 하는 경우, 또는 투명 도전막으로 형성될 수 있다.
상술한 제1 발광 소자 전극(LDE1), 발광막(EML), 및 제2 발광 소자 전극(LDE2)의 집합은 발광 소자를 즉, 상술한 유기발광 다이오드를 구성할 수 있다.
제2 발광 소자 전극(LDE2) 상에는 봉지막(TFE)이 제공될 수 있다. 봉지막(TFE)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수도 있다. 본 실시예에서, 봉지막(TFE)은 제1 내지 제3 봉지막들(ENC1, ENC2, ENC3)로 이루어질 수 있다. 제1 내지 제3 봉지막들(ENC1, ENC2, ENC3)은 유기 재료 및/또는 무기 재료로 이루어질 수 있다. 최외곽에 위치한 제3 봉지막(ENC3)은 무기 재료로 이루어질 수 있다. 예를 들어, 제1 봉지막(ENC1)은 무기 재료로 구성된 무기막, 제2 봉지막(ENC2)은 유기 재료로 구성된 유기막, 제3 봉지막(ENC3)은 무기 재료로 구성된 무기막일 수 있다. 무기 재료의 경우 유기 재료에 비해 수분이나 산소의 침투는 덜하나 탄성이나 가요성이 작아 크랙에 취약할 수 있다. 제1 봉지막(ENC1)과 제3 봉지막(ENC3)을 무기 재료로 형성하고, 제2 봉지막(ENC2)을 유기 재료로 형성함으로써 크랙의 전파가 방지될 수 있다. 여기서, 유기 재료로 이루어진 층, 즉, 제2 봉지막(ENC2)은 단부가 외부로 노출되지 않도록 제3 봉지막(ENC3)에 의해 완전히 커버될 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있으며, 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
발광 소자를 이루는 발광막(EML)은 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수도 있다. 봉지막(TFE)은 발광막(EML)을 커버함으로써 이들을 보호한다. 봉지막(TFE)은 표시 영역(DA)의 전면에 걸쳐 형성되며, 표시 영역(DA)의 외측인 비표시 영역(NDA)까지 연장될 수 있다. 그런데, 유기 재료로 이루어진 절연막들의 경우, 가요성 및 탄성 등의 측면에서 유리한 점이 있으나, 무기 재료로 이루어진 절연막에 비해 수분이나 산소의 침투가 용이하다. 본 발명의 일 실시예에 있어서, 유기 재료로 이루어진 절연막들을 통한 수분이나 산소의 침투를 막기 위해, 유기 재료로 이루어진 절연막들의 단부는 외부로 노출되지 않도록 무기 재료로 이루어진 절연막들에 의해 커버될 수 있다. 예를 들어, 유기 재료로 이루어진 제1 비아막(VIA1), 제2 비아막(VIA2), 및 화소 정의막(PDL)은 비표시 영역(NDA)까지 연속적으로 연장되지 않으며, 제1 봉지막(ENC1)에 의해 커버될 수 있다. 이에 따라, 화소 정의막(PDL)의 상면과, 제1 비아막(VIA1), 제2 비아막(VIA2), 및 화소 정의막(PDL)의 측면은 무기 재료를 포함하는 봉지막(TFE)에 의해 봉지됨으로써, 외부로의 노출이 방지될 수 있다.
그러나, 봉지막(TFE)의 복층 여부나 재료는 이에 한정되는 것은 아니며, 다양하게 변경될 수 있다. 예를 들어, 봉지막(TFE)은 서로 교번하여 적층된 다수의 유기 재료층과 다수의 무기 재료층을 포함할 수 있다.
도 3에서 도시하진 않았지만, 제1 감지 전극층(ISM1)은 봉지막(TFE) 상에 위치할 수 있다. 제1 감지 전극층(ISM1) 및 제2 감지 전극층(ISM2)에 대한 설명을 위해 도 7이 추가적으로 참조될 수 있다.
실시예에 따라, 제1 감지 전극층(ISM1) 및 봉지막(TFE) 사이에 추가 버퍼막이 위치할 수 있다. 제1 감지 전극층(ISM1)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전막으로 이루어질 수 있다.
제1 감지 절연막(ISI1)은 제1 감지 전극층(IMS1) 상에 존재할 수 있다. 제1 감지 절연막(ISI1)은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질이 이용될 수 있다.
제2 감지 전극층(ISM2)은 제1 감지 절연막(ISI1) 상에 존재할 수 있다. 제2 감지 전극층(ISM2)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전막으로 이루어질 수 있다.
제1 감지 전극층(ISM1), 제1 감지 절연막(ISI1), 및 제2 감지 전극층(ISM2)을 이용하여 다양한 입력 감지부가 구성될 수 있다.
일 실시예로, 표시 영역(DA)에서, 제1 감지 전극층(ISM1) 및 제2 감지 전극층(ISM2)은 화소 정의막(PDL)과 중첩하도록 배치될 수 있다. 즉, 제1 감지 전극층(ISM1) 및 제2 감지 전극층(ISM2)은 발광 소자의 애노드와 비중첩할 수 있다.
일 실시예로, 제2 감지 전극층(ISM2)은 패터닝 되어 표시 영역(DA)에서 제1 감지 전극 패턴(ISE1) 및 제2 감지 전극 패턴(ISE2)을, 비표시 영역(NDA)에서 제1 연결 배선(IST1)을 구성할 수 있다. 제1 감지 전극층(ISM1)은 패터닝 되어 표시 영역(DA)에서 브릿지 전극(BEa, BEb)를 구성할 수 있다.
제2 감지 절연막(ISI2)은 제2 감지 전극층(ISM2) 상에 위치할 수 있다. 제2 감지 절연막(ISI2)은 유기막으로 구성될 수 있다. 예를 들어, 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다. 예를 들어, 제2 감지 절연막(ISI2)은 폴리메틸메타아크릴레이트(polymethyl methacrylate), 폴리디메틸실록산(Polydimethylsiloxane), 폴리이미드(Polyimide), 아크릴레이트(Acrylate), 폴리에틸렌테레프탈레이트(Polyethylen terephthalate), 폴리에틸렌나프탈레이트(Polyethylen naphthalate) 등으로 구성될 수도 있다.
다음으로, 비표시 영역(NDA), 및 부가 영역(ADA)에 대해 설명한다. 이하, 비표시 영역(NDA) 및 부가 영역(ADA)을 설명함에 있어, 설명의 중복을 피하기 위해, 표시 영역(DA)에 대한 설명에서 전술한 것에 대해서는 설명을 생략하거나 간단히 설명하기로 한다.
댐(DAM)은 제2 봉지막(ENC2)의 경계에 위치할 수 있다. 예를 들어, 댐(DAM)은 평탄화막(FLT)과 제2 봉지막(ENC2) 사이에 위치할 수 있다. 댐(DAM)은 복층 구조물일 수 있으며, 예를 들어, 제1 댐(DAM1) 및 제2 댐(DAM2)을 포함할 수 있다. 예를 들어, 제1 및 제2 댐들(DAM1, DAM2)은 유기 재료로 구성될 수 있다. 제1 및 제2 댐들(DAM1, DAM2)은 각각 제1 비아막(VIA1), 제2 비아막(VIA2), 및 화소 정의막(PDL) 중 어느 하나에 대응할 수 있다. 예를 들어, 제1 댐(DAM1)이 제1 비아막(VIA1)과 동일한 공정을 통해서 동일한 물질로 구성되는 경우, 제2 댐(DAM2)은 제2 비아막(VIA2) 또는 화소 정의막(PDL)과 동일한 공정을 통해서 동일한 물질로 구성될 수 있다. 다른 예를 들어, 제1 댐(DAM1)이 제2 비아막(VIA2)과 동일한 공정을 통해서 동일한 물질로 구성되는 경우, 제2 댐(DAM2)은 화소 정의막(PDL)과 동일한 공정을 통해서 동일한 물질로 구성될 수 있다. 그 외에도 표시 영역(DA)의 화소 정의막(PDL) 상에 스페이서(spacer)를 형성하는 경우, 스페이서와 동일한 물질을 이용하여 댐(DAM)을 구성할 수도 있다.
댐(DAM)은, 공정 과정에서, 유동성이 강한 제2 봉지막(ENC2)의 유기 재료가 댐(DAM) 외부로 범람하는 것을 방지한다. 무기 재료로 구성되는 제1 및 제3 봉지막들(ENC1, ENC3)은 댐(DAM)을 커버하며 연장됨으로써, 기판(SUB) 또는 기판(SUB) 상부의 다른 막들과의 접착력이 강화될 수 있다.
제1 패드(PDE1)는 기판(SUB) 상에 위치하되, 평탄화막(FLT)과 이격될 수 있다. 제1 패드(PDE1)는 제2 절연막 그룹(ING2)에 의해 지지될 수 있다. 제2 절연막 그룹(ING2)의 각 절연막들은 제1 절연막 그룹(ING1)의 각 절연막들과 대응할 수 있다. 제1 패드(PDE1)는 제1 패드 전극(PDE1a) 및 제2 패드 전극(PDE1b)을 포함할 수 있다. 일 실시예로, 제1 패드 전극(PDE1a)은 제1 연결 패턴(CNP1)과 동일한 물질로 구성될 수 있다. 제2 패드 전극(PDE1b)은 제2 연결 패턴(CNP2)과 동일한 물질로 구성될 수 있다.
평탄화막(FLT)은 기판(SUB) 상에 제2 벤딩 영역(BA2)과 중첩하도록 위치하되, 봉지막(TFE)이 커버하는 영역과 이격될 수 있다. 평탄화막(FLT)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
본 실시예에서, 평탄화막(FLT)은 층간 절연막(ILD) 형성 이후 제1 연결 패턴(CNP1)의 형성 이전에, 형성될 수 있다. 따라서, 평탄화막(FLT)과 제1 비아막(VIA1)은 서로 다른 공정을 통해 형성될 수 있다. 실시예에 따라, 평탄화막(FLT)과 제1 비아막(VIA1)은 서로 다른 유기 재료를 포함할 수도 있다.
평탄화막(FLT)의 일단은 제1 절연막 그룹(ING1)을 커버할 수 있다. 또한 제2 벤딩 영역(BA2)에 대응하는 평탄화막(FLT)의 일부는 제1 절연막 그룹(ING1)과 제2 절연막 그룹(ING2) 사이의 제1 트렌치(TCH1)를 충진할 수 있다.
무기 절연막들은 유기 절연막에 비해 경도가 높고 가요성이 작기 때문에 크랙이 발생할 확률이 상대적으로 높다. 무기 절연막들에 크랙이 발생할 경우 크랙은 무기 절연막들 상의 배선들에 전파될 수 있으며, 결국 배선 단선 등의 불량이 발생할 수 있다.
따라서, 도 3에 도시된 바와 같이, 제2 벤딩 영역(BA2)에서 무기 절연막들이 제거됨으로써, 제1 트렌치(TCH1)가 형성될 수 있고, 제1 절연막 그룹(ING1) 및 제2 절연막 그룹(ING2)이 구분될 수 있다. 본 실시예에서, 제1 트렌치(TCH1)의 영역에 해당하는 모든 무기 절연막들이 제거된 것으로 도시되었으나, 다른 실시예에서 일부 무기 절연막들이 잔존할 수도 있다. 이러한 경우, 잔존하는 일부 무기 절연막들은 슬릿을 포함함으로써, 벤딩 응력을 분산시킬 수도 있다.
일 실시예로, 연장 패턴은 제1 패드(PDE1)와 제1 연결 배선(IST1)을 직접 연결할 수 있다. 연장 패턴은 단일 배선 구조 또는 이중 배선 구조일 수 있다. 본 실시예에서, 연장 패턴은 제1 연장 패턴(ISC1)과 제2 연장 패턴(ISC2)을 구비한 이중 배선 구조이되, 제2 연장 패턴(ISC2)이 제1 패드(PDE1)와 제1 연결 배선(IST1)을 직접 연결하는 것으로 예시했다.
제1 연장 패턴(ISC1)은 평탄화막(FLT) 상에 배치될 수 있다. 본 실시예에서, 제1 연장 패턴(ISC1)은 제1 연결 패턴(CNP1)과, 동일한 공정을 통해서, 동일한 물질로 구성될 수 있다.
제1 배선 보호막(LPL1)은 평탄화막(FLT) 및 제1 연장 패턴(ISC1)을 커버할 수 있다. 또한, 제2 배선 보호막(LPL2)은 제1 배선 보호막(LPL1)을 커버할 수 있다.
제1 및 제2 배선 보호막들(LPL1, LPL2)은 유기 재료로 구성될 수 있다. 제1 및 제2 배선 보호막들(LPL1, LPL2)은 각각 제1 비아막(VIA1), 제2 비아막(VIA2), 및 화소 정의막(PDL) 중 어느 하나에 대응할 수 있다. 예를 들어, 제1 배선 보호막(LPL1)이 제1 비아막(VIA1)과 동일한 공정을 통해서 동일한 물질로 구성되는 경우, 제2 배선 보호막(LPL2)은 제2 비아막(VIA2) 또는 화소 정의막(PDL)과 동일한 공정을 통해서 동일한 물질로 구성될 수 있다. 다른 예를 들어, 제1 배선 보호막(LPL1)이 제2 비아막(VIA2)과 동일한 공정을 통해서 동일한 물질로 구성되는 경우, 제2 배선 보호막(LPL2)은 화소 정의막(PDL)과 동일한 공정을 통해서 동일한 물질로 구성될 수 있다.
제1 배선 보호막(LPL1) 상에 제2 연장 패턴(ISC2)이 배치될 수 있다. 본 실시예에서, 제2 연장 패턴(ISC2)은 제2 연결 패턴(CNP2)과, 동일한 공정을 통해서, 동일한 물질로 구성될 수 있다. 제2 연장 패턴(ISC2)은 제2 방향(DR2)으로 연장하여 제1 패드(PDE1)에 직접 연결되도록 형성될 수 있다. 일 실시예로, 제2 연장 패턴(ISC2)의 단부는 제2 패드 전극(PED1b)으로서, 제1 패드 전극(PDE1a) 상에 접촉하며, 함께 제1 패드(PDE1)를 구성할 수 있다. 제2 연장 패턴(ISC2)은 제2 벤딩 영역(BA2)을 가로지를 수 있다. 제2 연장 패턴(ISC2)은 비표시 영역(NDA), 제2 벤딩 영역(BA2)을 포함하는 부가 영역(ADA)에 걸쳐 형성될 수 있다.
일 실시예로, 제2 연장 패턴(ISC2)은 제1 배선 보호막(LPL1)의 일부 영역(예, 제2 개구부)을 관통하여 제1 연장 패턴(ISC1)과 연결될 수 있다. 제2 연장 패턴(ISC2)은 제1 연장 패턴(ISC1)과 연결을 통해, 저항을 낮출 수 있다. 다만, 도 4의 변형예와 같이, 제1 연장 패턴(ISC1)과 제2 연장 패턴(ISC2_1)은 서로 연결되지 않을 수도 있다.
제2 연장 패턴(ISC2) 및 제1 배선 보호막(LPL1) 상에 제2 배선 보호막(LPL2)이 배치될 수 있다. 제1 감지 절연막(ISI1)이 제2 배선 보호막(LPL2) 상의 적어도 일부 영역에 걸치도록 형성될 수 있다.
제2 배선 보호막(LPL2), 및 제1 감지 절연막(ISI1)은 제2 연장 패턴(ISC2)의 적어도 일부를 노출시키는 제1 개구부(OPN1)를 포함할 수 있다. 제1 연결 배선(IST1)은 제1 개구부(OPN1)를 통해서 직접 제2 연장 패턴(ISC2)과 연결될 수 있다.
본 실시예에 의하면, 제1 절연막 그룹(ING1) 상에 위치한 제2 연장 패턴(ISC2)의 높이는 제2 절연막 그룹(ING2) 상에 위치한 제2 연장 패턴(ISC2)의 높이보다 클 수 있다.
따라서, 제2 연장 패턴(ISC2)은 예를 들어, 게이트 전극(GE)과 같은 층에 형성되는 다른 브릿지 배선 없이 제1 패드(PDE1)에 직접 연결될 수 있다. 다른 브릿지 배선이 없으므로, 제1 연결 배선(IST1)과 제1 패드(PDE1) 사이의 전기적 연결 신뢰성이 향상된다. 또한, 브릿지 배선의 길이만큼 부가 영역(ADA)의 길이를 감소시킬 수 있어서, 데드 스페이스(dead space)를 감소시키고 얇은 베젤 구현이 용이해질 수 있다.
도 5는 도 2의 FF1 영역을 확대하여 도시한 평면도이다. 본 도면에서, 댐(DAM), 봉지막(TFE), 제1 연결 배선(IST1), 제2 연장 패턴(ISC2) 및 제1 패드(PDE1)의 평면상 위치를 개략적으로 나타내었다.
일 실시예로, 제2 연장 패턴(ISC2)이 다른 브릿지 배선 없이 제1 연결 배선(IST1)과 제1 패드(PDE1)를 직접 연결하여, 봉지막(TFE)의 경계와 제1 패드(PDE1) 사이의 간격(D1)이 200㎛ 이내가 되도록 형성할 수 있다. 또한, 댐(DAM)과 제1 패드(PDE1) 사이의 간격(D2)이 515㎛ 이내가 되도록 형성할 수 있다.
다음으로, 도 6 및 도 7을 결부하여 봉지막(TFE) 상부에 위치한 감지 전극 패턴들(ISE1, ISE2)을 설명한다.
도 6은 도 2의 FF2 영역을 확대하여 도시한 레이아웃도이다. 도 7은 도 6의 I2-I2’선을 따라 자른 부분 단면도이다. 도 7은 봉지막(TFE) 내지 제2 배선 보호막(LPL2)에 해당하는 부분만 도시하였다.
일 실시예로, 감지 전극들(SC1, SC2)은 메쉬 형상의 각 감지 전극 패턴들(ISE1, ISE2)로 이루어질 수 있다. 각 감지 전극 패턴들(ISE1, ISE2)은 제4 방향(DR4)으로 연장하는 제1 부 감지 전극 패턴들(ISE1a, ISE2a) 및 제4 방향(DR4)과 교차하는 제5 방향(DR5)으로 연장하는 제2 부 감지 전극 패턴들(ISE1b, ISE2b)을 포함할 수 있다. 제4 방향(DR4) 및 제5 방향(DR5)은 제1 방향(DR1) 및 제2 방향(DR2)과 각각 다른 방향으로 경사진 방향이다.
다만, 감지 전극들(SC1, SC2)은 형상에 제한되는 것은 아니며, 다른 실시예에서, 각 감지 전극들(SC1, SC2)은 마름모 형태의 판형 전극일 수도 있고, 이 경우 감지 전극들(SC1, SC2)은 투명 금속 재료일 수 있다.
각 감지 전극 패턴들(ISE1, ISE2)에 의해 형성되는 메쉬홀에 중첩하도록 화소와 화소 정의막에 의해 정의되는 발광 영역이 배치될 수 있다. 제1 감지 전극 패턴(ISE1)과 제2 감지 전극 패턴(ISE2)은 간격을 두고 서로 이격되어 배치되어 서로 절연될 수 있다.
인접한 제1 감지 전극 패턴(ISE1)들은 제1 방향(DR1)으로 연장할 수 있다. 인접한 두 제1 감지 전극 패턴(ISE1)은 연결부(CP)를 통해 물리적으로 연결될 수 있다.
인접한 제2 감지 전극 패턴(ISE2)들은 각각 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제2 감지 전극 패턴(ISE2)들은 적어도 하나의 브릿지 전극(BEa, BEb)을 통해 서로 전기적으로 연결될 수 있다. 이격된 제2 감지 전극 패턴(ISE2)들 사이에 제1 감지 전극 패턴(ISE1)의 연결부(CP)가 배치될 수 있다.
일 실시예로, 브릿지 전극(BEa, BEb)은 제1 감지 전극층(ISM1)에 형성될 수 있다. 제1 감지 절연막(ISI1)은 브릿지 전극(BEa, BEb)을 노출하는 컨택홀(CNT1)을 포함할 수 있다. 각 감지 전극 패턴들(ISE1, ISE2)은 제2 감지 전극층(ISM2)에 형성될 수 있다. 제2 감지 전극 패턴(ISE2)은 컨택홀(CNT1)을 통해 브릿지 전극(BEa, BEb)에 연결될 수 있다.
다만, 각 감지 전극 패턴들(ISE1, ISE2)과 브릿지 전극(BEa, BEb)의 적층 구조는 이에 한정되는 것은 아니다. 다른 실시예에서, 브릿지 전극(BEa, BEb)은 제2 감지 전극층(ISM2)에 형성되고, 각 감지 전극 패턴들(ISE1, ISE2)은 제1 감지 전극층(ISM1)에 형성될 수도 있다.
다음으로, 제1 패드(PDE1) 및 제1 연결 배선(IST1)을 지나는 단면을 중심으로, 다른 실시예에 따른 표시장치에 대해 설명하기로 한다. 이하, 도 1 내지 도 7과 도면상의 동일한 구성 요소에 대해서는 설명을 생략하고, 동일하거나 유사한 참조 부호를 사용하였다.
도 8은 본 발명의 다른 실시예에 따른 표시장치의 단면도이다.
도 8을 참조하면, 본 실시예에 따른 표시장치는 도 3의 실시예 대비,
제2 비아막(VIA2), 제2 연결 패턴(CNP2), 제2 배선 보호막(LPL2), 및 제2 연장 패턴(ISC2)이 생략된 점에서 그 차이가 있다.
일 실시예로, 제1 발광 소자 전극(LDE1)이 제1 비아막(VIA1)의 개구부를 통해 제1 컨택 전극(CNP1)과 직접 연결될 수 있다.
일 실시예로, 제1 연결 배선(IST1)은 제1 배선 보호막(LPL1)의 일부 영역을 관통하여 제1 연장 패턴(ISC1_1)과 연결될 수 있다. 예를 들어, 제1 배선 보호막(LPL1)은 제1 연장 패턴(ISC1_1)을 노출하는 제1 개구부(OPN1)를 포함할 수 있다. 제1 연장 패턴(ISC1_1)은 제1 개구부(OPN1)를 통해서 제1 연결 배선(IST1)과 연결될 수 있다. 본 실시예에 의하면, 제1 절연막 그룹(ING1) 상에 위치한 제1 연장 패턴(ISC1_1)의 높이는 제2 절연막 그룹(ING2) 상에 위치한 제1 연장 패턴(ISC1_1)의 높이보다 클 수 있다.
제1 연장 패턴(ISC1_1)은 제2 방향(DR2)으로 연장하여 제2 벤딩 영역(BA2)을 가로지르고, 제1 패드(PDE1)에 직접 접하도록 형성되거나 도면에 도시된 것과 같이 단부가 제1 패드의 제2 패드 전극(PDE1b)을 구성할 수 있다.
도 9는 및 도 10은 본 발명의 또 다른 실시예들에 따른 표시장치의 단면도이다.
도 9를 참조하면, 본 실시예에 따른 표시장치는 도 3의 실시예 대비, 제1 연결 배선(IST1_1)이 제1 패드(PDE1)에 직접 접하는 점에서 그 차이가 있다.
도면상, 실시예가 제1 연결 배선(IST1_1)이 제2 연장 패턴(ISC2_2) 및 제1 연장 패턴(ISC1)과 전기적으로 연결되지 않는 것으로 도시했으나, 이에 제한되는 것은 아니다. 다른 실시예에서 제1 연결 배선(IST1_1)을 제2 연장 패턴(ISC2_2) 및/또는 제1 연장 패턴(ISC1)과 전기적으로 연결해, 제1 연결 배선(IST1_1)의 저항을 낮출 수 있다.
일 실시예로, 제1 연결 배선(IST1_1)은 배선 보호막들(LPL1, LPL2) 상에서 제2 방향(DR2)으로 연장하여 제2 벤딩 영역(BA2)을 가로지르고, 제1 패드(PDE1)에 직접 접할 수 있다.
제1 연결 배선(IST1_1)이 다른 브릿지 배선 없이 제1 패드(PDE1)에 직접 연결되므로, 제1 연결 배선(IST1_1)과 제1 패드(PDE1) 사이의 연결 신뢰성이 향상되고, 부가 영역(ADA)의 길이를 감소시킬 수 있다.
도 10을 참조하면, 본 실시예에 따른 표시장치는 도 9의 실시예와 달리, 제2 비아막(VIA2), 제2 연결 패턴(CNP2), 제2 배선 보호막(LPL2), 및 제2 연장 패턴(ISC2_2)이 생략되도록 구성할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
SUB: 기판
ADA: 부가 영역
DA: 표시 영역
NDA: 비표시 영역
IST1: 제1 연결 배선
ISC1: 제1 연장 패턴
ISC2: 제2 연장 패턴
BA2: 제2 벤딩 영역

Claims (20)

  1. 표시 영역, 상기 표시 영역의 외곽을 둘러싸는 비표시 영역, 상기 비표시 영역의 일측에 배치되는 부가 영역, 및 상기 부가 영역의 적어도 일부 영역에 정의되는 벤딩 영역을 포함하는 기판;
    상기 표시 영역 상에 위치하는 화소;
    상기 화소 상에 위치하는 봉지막;
    상기 봉지막 상에 위치하는 감지 전극;
    상기 부가 영역 상에 위치한 패드;
    상기 비표시 영역 상에 위치하고, 상기 감지 전극에 직접 연결되는 연결 배선; 및
    상기 패드와 상기 연결 배선을 직접 연결하는 연장 패턴을 포함하되,
    상기 연장 패턴은 상기 벤딩 영역을 가로지르는 표시장치.
  2. 제1 항에 있어서,
    상기 봉지막은 상기 표시 영역의 전면에 걸쳐 형성되고, 상기 비표시 영역까지 연장되어 형성되되,
    상기 봉지막의 경계와 상기 패드 사이의 간격은 200㎛ 이내인 표시장치.
  3. 제1 항에 있어서,
    상기 연장 패턴은 상기 비표시 영역, 상기 부가 영역 상에 배치되는 표시장치.
  4. 제1 항에 있어서,
    상기 화소는 트랜지스터, 및 상기 트랜지스터에 전기적으로 연결된 발광 소자를 포함하고,
    상기 표시장치는 상기 트랜지스터의 액티브막과 상기 발광 소자의 애노드를 전기적으로 연결하는 연결 패턴을 더 포함하고,
    상기 연결 패턴과 상기 연장 패턴은 동일한 층에 형성되는 표시장치.
  5. 제4 항에 있어서,
    상기 연장 패턴은 상기 트랜지스터의 게이트 전극과 다른 층에 배치되는 표시장치.
  6. 제4 항에 있어서,
    상기 연결 패턴은 서로 다른층에 배치되는 제1 연결 패턴, 및 제2 연결 패턴을 포함하고,
    상기 연장 패턴은 상기 제2 연결 패턴과 동일한 층에 형성되는 표시장치.
  7. 제6 항에 있어서,
    상기 패드는 제1 패드 전극과 제2 패드 전극을 포함하고,
    상기 제1 패드 전극은 상기 제1 연결 패턴과 동일한 물질이고,
    상기 제2 패드 전극은 상기 제2 연결 패턴과 동일한 물질인 표시장치.
  8. 제7 항에 있어서,
    상기 제2 패드 전극은 상기 연장 패턴의 단부로 구성되는 표시장치.
  9. 제4 항에 있어서,
    상기 연결 패턴과 상기 발광 소자 사이에 배치되는 비아막; 및
    상기 비표시 영역 상에 위치하고, 상기 비아막과 동일 물질로 형성되는 댐을 더 포함하는 표시장치.
  10. 제9 항에 있어서,
    상기 봉지막은 유기막을 포함하고,
    상기 댐은 상기 유기막의 경계에 위치하는 표시장치.
  11. 제9 항에 있어서,
    상기 댐과 상기 패드 사이의 간격은 515㎛ 이내인 표시장치.
  12. 제1 항에 있어서,
    상기 기판의 상기 벤딩 영역 상에 배치되고, 유기 재료로 이루어진 평탄화막을 더 포함하되,
    상기 연장 패턴은 상기 평탄화막 상에 배치되는 표시장치.
  13. 제12 항에 있어서,
    상기 패드는 상기 평탄화막과 이격되는 표시장치.
  14. 제12 항에 있어서,
    상기 연장 패턴은 상기 평탄화막 상에 배치되는 제1 연장 패턴, 및 상기 제1 연장 패턴 상에 배치되는 제2 연장 패턴을 포함하고,
    상기 제2 연장 패턴은 상기 패드와 상기 연결 배선을 직접 연결하는 표시장치.
  15. 제14 항에 있어서,
    상기 제1 연장 패턴 상에 배치되고, 유기 재료로 이루어진 제1 배선 보호막; 및
    상기 제2 연장 패턴 상에 배치되고, 유기 재료로 이루어진 제2 배선 보호막을 더 포함하되,
    상기 제2 배선 보호막은 상기 제2 연장 패턴의 적어도 일부를 노출하는 제1 개구부를 포함하고,
    상기 연결 배선은 상기 제1 개구부를 통해 상기 제2 연장 패턴에 직접 연결되는 표시장치.
  16. 제15 항에 있어서,
    상기 제2 연장 패턴은 상기 제1 배선 보호막을 관통하는 제2 개구부를 통해 상기 제1 연장 패턴에 연결되는 표시장치.
  17. 제1 항에 있어서,
    상기 감지 전극은 매쉬 형상의 연결 배선을 포함하고,
    상기 연결 배선에 의해 형성되는 메쉬홀에 상기 화소가 배치되는 표시장치.
  18. 제1 항에 있어서,
    상기 봉지막 상에 배치되는 브릿지 전극; 및
    상기 브릿지 전극 상에 배치되고, 상기 브릿지 전극의 적어도 일부를 노츨하는 컨택홀을 포함하는 감지 절연막을 더 포함하되,
    상기 감지 전극은 상기 감지 절연막 상에 배치되고, 상기 컨택홀을 통해 상기 브릿지 전극에 연결되는 표시장치.
  19. 제18 항에 있어서,
    상기 감지 전극과 상기 연결 배선은 동일층에 형성되는 표시장치.
  20. 표시 영역, 상기 표시 영역의 외곽을 둘러싸는 비표시 영역, 상기 비표시 영역의 일측에 배치되는 부가 영역, 및 상기 부가 영역의 적어도 일부 영역에 정의되는 벤딩 영역을 포함하는 기판;
    상기 표시 영역 상에 위치하는 트랜지스터;
    상기 트랜지스터에 전기적으로 연결된 애노드를 포함하는 발광 소자;
    상기 발광 소자를 덮는 봉지막;
    상기 봉지막 상에 위치하는 감지 전극;
    상기 부가 영역 상에 위치한 패드; 및
    상기 비표시 영역 상에 위치하고, 상기 감지 전극에 직접 연결되는 연결 배선을 포함하되,
    상기 연결 배선은 상기 패드에 직접 연결되고, 상기 비표시 영역 및 상기 벤딩 영역과 중첩하는 표시장치.
KR1020190079671A 2019-07-02 2019-07-02 표시장치 KR20210004008A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190079671A KR20210004008A (ko) 2019-07-02 2019-07-02 표시장치
US16/838,033 US11456348B2 (en) 2019-07-02 2020-04-02 Display device
CN202010607360.3A CN112186002A (zh) 2019-07-02 2020-06-30 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190079671A KR20210004008A (ko) 2019-07-02 2019-07-02 표시장치

Publications (1)

Publication Number Publication Date
KR20210004008A true KR20210004008A (ko) 2021-01-13

Family

ID=73919912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079671A KR20210004008A (ko) 2019-07-02 2019-07-02 표시장치

Country Status (3)

Country Link
US (1) US11456348B2 (ko)
KR (1) KR20210004008A (ko)
CN (1) CN112186002A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217638B2 (en) 2020-03-03 2022-01-04 Samsung Display Co., Ltd. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200135659A (ko) * 2019-05-24 2020-12-03 삼성디스플레이 주식회사 표시 장치
KR20210004008A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 표시장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102077525B1 (ko) * 2013-07-30 2020-02-14 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
KR102394723B1 (ko) * 2015-09-30 2022-05-09 엘지디스플레이 주식회사 터치 스크린 패널 및 이를 포함하는 표시 장치
US10361385B2 (en) * 2016-02-12 2019-07-23 Samsung Display Co., Ltd. Display device
TWI740908B (zh) * 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
KR102505879B1 (ko) * 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
KR102458892B1 (ko) * 2016-04-27 2022-10-26 삼성디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR101964934B1 (ko) * 2016-07-29 2019-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101998831B1 (ko) 2016-07-29 2019-07-11 삼성디스플레이 주식회사 표시 장치
KR101834792B1 (ko) * 2016-08-31 2018-03-06 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR102405120B1 (ko) * 2016-09-29 2022-06-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
KR102583831B1 (ko) * 2016-11-25 2023-09-27 엘지디스플레이 주식회사 플렉서블 전계발광 표시장치
KR20180079978A (ko) * 2017-01-03 2018-07-11 삼성전자주식회사 터치 정확도 향상을 위한 터치 센서의 배치 방법 및 상기 방법을 이용한 전자 장치
KR102354514B1 (ko) 2017-05-11 2022-01-21 엘지디스플레이 주식회사 표시 장치
CN106952938B (zh) * 2017-05-16 2020-06-02 上海天马微电子有限公司 一种柔性显示装置及其制造方法、以及柔性显示设备
KR102381286B1 (ko) * 2017-05-18 2022-03-31 삼성디스플레이 주식회사 표시 장치
KR102438255B1 (ko) * 2017-05-31 2022-08-30 엘지디스플레이 주식회사 표시 장치
KR102325818B1 (ko) * 2017-06-01 2021-11-12 엘지디스플레이 주식회사 터치 디스플레이 장치, 터치 디스플레이 패널 및 터치 디스플레이 패널의 제조 방법
CN107479754B (zh) * 2017-08-22 2020-07-28 武汉天马微电子有限公司 一种柔性触摸传感器和柔性触摸显示面板
KR102427667B1 (ko) * 2017-09-26 2022-08-02 삼성디스플레이 주식회사 디스플레이 장치
KR102562900B1 (ko) * 2018-02-02 2023-08-04 삼성디스플레이 주식회사 가요성 표시장치 및 터치감지 표시장치
CN108417608B (zh) * 2018-03-28 2021-03-09 上海天马微电子有限公司 一种柔性显示面板及显示装置
KR20200053991A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 표시 장치
KR20200138544A (ko) * 2019-05-31 2020-12-10 삼성디스플레이 주식회사 표시 장치
KR20210004008A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217638B2 (en) 2020-03-03 2022-01-04 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20210005696A1 (en) 2021-01-07
CN112186002A (zh) 2021-01-05
US11456348B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
US10564507B2 (en) Display apparatus and method of manufacturing the same
KR102668184B1 (ko) 표시 장치
KR102639568B1 (ko) 디스플레이 장치 및 그 제조 방법
EP3742268B1 (en) Display device
KR102480089B1 (ko) 디스플레이 장치 및 그 제조방법
KR102126552B1 (ko) 표시 장치
KR102665320B1 (ko) 디스플레이 장치
KR20240024148A (ko) 표시 장치 및 이의 제조 방법
KR102578168B1 (ko) 표시 장치
KR20110014837A (ko) 표시 장치
CN111106143A (zh) 显示装置
KR20210004008A (ko) 표시장치
CN106960861B (zh) 显示装置
KR20210059833A (ko) 표시 장치
CN111725237A (zh) 显示装置
KR20210086143A (ko) 터치 디스플레이 장치
CN110580113A (zh) 一种oled显示面板
CN115835691A (zh) 基板、显示面板和包括该显示面板的显示装置
KR20150114010A (ko) 디스플레이 장치
US20220131113A1 (en) Display device and method of manufacturing the display device
KR20240078414A (ko) 표시 장치
JP2024021185A (ja) 光学式センサ
KR20150045042A (ko) 표시 패널
KR20210068708A (ko) 플렉서블 표시장치