KR20200139301A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20200139301A
KR20200139301A KR1020190065474A KR20190065474A KR20200139301A KR 20200139301 A KR20200139301 A KR 20200139301A KR 1020190065474 A KR1020190065474 A KR 1020190065474A KR 20190065474 A KR20190065474 A KR 20190065474A KR 20200139301 A KR20200139301 A KR 20200139301A
Authority
KR
South Korea
Prior art keywords
disposed
line
connection line
connection
data
Prior art date
Application number
KR1020190065474A
Other languages
English (en)
Inventor
강기녕
김태우
양태훈
조승환
최종현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190065474A priority Critical patent/KR20200139301A/ko
Priority to US16/846,170 priority patent/US10985233B2/en
Priority to EP20171448.2A priority patent/EP3748425B1/en
Priority to CN202010487730.4A priority patent/CN112038367A/zh
Publication of KR20200139301A publication Critical patent/KR20200139301A/ko
Priority to US17/220,831 priority patent/US11683965B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L27/3276—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판; 상기 표시영역에 배치되고, 상기 표시영역의 제1열을 따라 연장되며 상기 제1열에 배치된 제1부분, 상기 표시영역의 제2열을 따라 연장되며 상기 제2열에 배치된 제3부분 및 상기 제1부분과 상기 제3부분을 연결하는 제2부분을 포함하는 제1연결선; 및 상기 주변영역에 배치되고, 상기 제1연결선의 제3부분 및 상기 표시영역의 제3열에 배치된 데이터선에 연결된 제2연결선;을 포함하는 표시장치를 개시한다.

Description

표시장치{Display device}
본 발명의 실시예들은 표시장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 표시장치가 소개되고 있다. 또한, 최근에는 표시장치의 전면에 물리적 버튼 등이 제거되어 표시장치의 데드영역이 감소하고, 표시영역의 면적이 확대되고 있는 추세이다.
본 발명의 실시예들은, 데드영역이 감소하고 제조비용 상승 없이 안정적으로 데이터신호를 화소로 전달할 수 있는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시장치는, 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판; 상기 표시영역에 배치되고, 상기 표시영역의 제1열을 따라 연장되며 상기 제1열에 배치된 제1부분, 상기 표시영역의 제2열을 따라 연장되며 상기 제2열에 배치된 제3부분 및 상기 제1부분과 상기 제3부분을 연결하는 제2부분을 포함하는 제1연결선; 및 상기 주변영역에 배치되고, 상기 제1연결선의 제3부분 및 상기 표시영역의 제3열에 배치된 데이터선에 연결된 제2연결선;을 포함한다.
본 실시예에 있어서, 상기 제1연결선과 상기 제2연결선은 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1연결선과 상기 제2연결선은 서로 다른 층에 배치될 수 있다.
본 실시예에 있어서, 상기 데이터선과 상기 제1연결선은 서로 다른 층에 배치될 수 있다.
본 실시예에 있어서, 상기 데이터선과 상기 제2연결선은 서로 다른 층에 배치될 수 있다.
본 실시예에 있어서, 상기 데이터선과 상기 제2연결선은 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 표시장치는, 상기 주변영역에 배치되고, 상기 주변영역 내에 위치한 패드영역의 제1패드 및 상기 제1연결선의 제1부분에 연결된 제3연결선; 및 상기 주변영역에 배치되고, 상기 패드영역의 제2패드 및 상기 제1열에 배치된 데이터선에 연결된 제4연결선;을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1패드와 상기 제2패드 사이에 적어도 하나의 패드가 더 배치될 수 있다.
본 실시예에 있어서, 상기 제1연결선과 상기 제3연결선은 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1열에 배치된 데이터선과 상기 제4연결선은 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1연결선의 상부 층에 배치된 화소전극;을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2열은 상기 제1열의 바로 인접한 열일 수 있다.
본 실시예에 있어서, 상기 제2열은 상기 제1열로부터 복수의 열들만큼 이격된 열일 수 있다.
본 실시예에 있어서, 상기 제3열은 상기 제2열의 바로 인접한 열일 수 있다.
본 실시예에 있어서, 상기 제3열은 상기 제2열로부터 복수의 열들만큼 이격된 열일 수 있다.
본 실시예에 있어서, 상기 표시장치는, 상기 주변영역에 배치되고, 상기 주변영역 내에 위치한 패드영역의 제1패드 및 상기 제1연결선의 제1부분에 연결된 제3연결선; 및 상기 주변영역에 배치되고, 상기 패드영역의 제2패드 및 상기 표시영역의 제4열에 배치된 데이터선에 연결된 제4연결선;을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판; 상기 표시영역에 배치된 복수의 데이터선들; 상기 표시영역에 배치된 복수의 제1연결선들; 및 상기 주변영역에 배치된 복수의 제2연결선들;을 포함하고, 상기 제1연결선들 각각은, 제1방향으로 연장되고 적어도 하나의 열만큼 이격된 제1부분과 제3부분 및 상기 제1방향과 상이한 제2방향으로 연장되고 상기 제1부분과 상기 제3부분을 연결하는 제2부분을 포함하고, 상기 제2연결선들 각각은, 상기 제1연결선들 중 하나의 제3부분 및 상기 제1연결선들 중 하나의 제3부분과 적어도 하나의 열만큼 이격된 열에 배치된 데이터선에 연결된다.
본 실시예에 있어서, 상기 제2연결선들은 상기 제1연결선들과 다른 층에 배치될 수 있다.
본 실시예에 있어서, 상기 제2연결선들 각각은 상기 제1연결선들 각각이 상기 주변영역으로 방향을 바꾸며 연장된 부분일 수 있다.
본 실시예에 있어서, 상기 표시장치는, 상기 주변영역에 배치된 복수의 제3연결선들; 및 상기 주변영역에 배치된 복수의 제4연결선들;을 더 포함하고, 상기 제3연결선들 각각은, 상기 주변영역 내에 위치하는 패드영역의 제1패드 및 상기 제1연결선들 중 하나의 제1부분에 연결되고, 상기 제4연결선들 각각은, 상기 주변영역에 배치되고, 상기 패드영역의 제2패드 및 상기 데이터선들 중 하나의 데이터선에 연결될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 표시영역의 연결선에 연결될 데이터선을 재라우팅함에 따라, 표시장치의 데드영역이 감소하면서 제조비용 상승 없이 안정적으로 데이터신호를 화소로 전달할 수 있는 표시장치를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시패널에 배치된 어느 하나의 화소를 나타낸 등가회로도이다.
도 3 및 도 4는 도 1의 A 부분의 일 예를 개략적으로 도시한 평면도이고, 도 5는 도 4의 I-I'를 따른 단면도이다.
도 6은 도 1의 B 부분의 일 예를 개략적으로 도시한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 화소 배열을 개략적으로 나타낸 도면이다.
도 8은 도 7의 화소 배열이 적용된 도 1의 C 부분의 일 예를 개략적으로 도시한 평면도이다.
도 9a는 도 8의 II-II'를 따른 단면도이고, 도 9b는 도 8의 III-III'를 따른 단면도이다.
도 10 및 도 11은 도 7의 화소 배열이 적용된 도 1의 C 부분의 다른 예를 개략적으로 도시한 평면도이다.
도 12a 내지 도 12c는 도 11의 IV-IV'를 따른 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 화소 배열을 개략적으로 나타낸 도면이다.
도 14 및 도 15는 도 13의 화소 배열이 적용된 도 1의 C 부분의 일 예를 개략적으로 도시한 평면도이다.
도 16은 본 발명의 다른 실시예에 따른 화소 배열을 개략적으로 나타낸 도면이다.
도 17 및 도 18은 도 16의 화소 배열이 적용된 도 1의 C 부분의 일 예를 개략적으로 도시한 평면도이다.
도 19는 본 발명의 일 실시예에 따른 표시패널을 포함하는 표시장치의 사시도이고, 도 20a 및 도 20b는 각각 도 19의 V-V'선에 따른 단면도들이다.
도 21a 내지 도 21d는 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 단면도들이다.
도 22a 내지 도 22d는 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시패널(10)은 이미지가 표시되는 표시영역(DA)과, 표시영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 표시패널(10)에 구비된 기판(100)이 표시영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다.
표시영역(DA)에는 복수의 화소(PX)들과 복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 배선들이 위치할 수 있다.
복수의 화소(PX)들 각각은, 표시소자와 표시소자를 구동하기 위한 회로부를 포함할 수 있다. 일 예로, 표시소자는 유기발광소자일 수 있으며, 회로부는 복수의 트랜지스터들과 커패시터 등을 포함할 수 있다.
복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 배선들은, 복수의 스캔선(SL)들, 복수의 데이터선(DL)들 등을 포함할 수 있다. 복수의 스캔선(SL)들 각각은 x방향으로 연장되고, 복수의 데이터선(DL)들 각각은 y방향으로 연장될 수 있다. 복수의 스캔선(SL)들은, 일 예로 복수의 행으로 배열되어 스캔신호를 화소(PX)들에 전달하고, 복수의 데이터선(DL)들은, 일 예로 복수의 열로 배열되어 데이터신호를 화소(PX)들에 전달할 수 있다. 복수의 화소(PX)들 각각은 복수의 스캔선(SL)들 중 대응하는 하나의 스캔선(SL)과 복수의 데이터선(DL)들 중 대응하는 데이터선(DL)에 연결될 수 있다.
또한, 표시영역(DA)에는 패드영역(PADA)으로부터 공급되는 전기적 신호를 화소(PX)들과 연결된 배선들에 전달하기 위한 제1연결선(201)들이 배치될 수 있다. 예를 들어, 제1연결선(201)들은 데이터선(DL)들과 연결되어 패드영역(PADA)으로부터 공급되는 데이터신호를 데이터선(DL)들에 전달할 수 있다. 제1연결선(201)들은 추후 도 8을 참조하여 설명할 제2연결선(203)들에 의해 데이터선(DL)들과 연결되어 패드영역(PADA)으로부터 공급되는 데이터신호를 데이터선(DL)들에 전달할 수 있다.
제1연결선(201)들은 표시영역(DA)의 대략 중앙부에서 +x방향(제1방향)으로 연장된 후, x방향과 수직한 방향인 y방향(제2방향)으로 절곡되어 표시영역(DA)의 가장자리를 향해 연장된 다음, 다시 -x방향(제1방향)으로 절곡되어 연장될 수 있다. 본 발명의 실시예에서는 데이터선과 패드영역(PADA)의 패드를 연결하는 배선들을 표시영역(PA)에 위치시킴으로써, 주변영역(PA)의 면적을 감소시키고 표시영역(DA)을 확대시켜 표시장치의 데드영역을 축소할 수 있다.
표시영역(DA)은 제1연결선(201)들의 연장방향에 따라 복수의 영역들로 구획될 수 있다. 예를 들어, 표시영역(DA)은 제1연결선(201)들이 제1방향(+x방향, -x방향)으로 연장된 영역인 제1영역(S1), 제1연결선(201)들이 제2방향(y방향)으로 연장된 영역인 제2영역(S2), 및 제1영역(S1)과 제2영역(S2)을 제외한 나머지 제3영역(S3)을 포함할 수 있다. 제3영역(S3)은 제1연결선(201)들이 위치하지 않고, 도 6에 도시된 바와 같이 제1더미패턴(300)들이 위치하는 영역일 수 있다. 제1영역(S1)과 제2영역(S2)은 각각 복수 개일 수 있으며, 각각 삼각형 형상을 가질 수 있다. 구체적으로, 중앙의 제1영역(S1)의 형상은 삼각형이 될 수 있다. 중앙의 제1영역(S1)의 양측에 위치하는 제2영역(S2)들의 형상은 각각 역삼각형일 수 있다. 제2영역(S2)들의 외측에 위치한 제1영역(S1)들은 삼각형 형상을 가질 수 있다.
주변영역(PA)은 표시영역(DA)을 둘러쌀 수 있다. 주변영역(PA)은 화소(PX)들이 배치되지 않은 영역으로, 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함하고, 표시소자를 구동시키기 위한 전원을 공급하는 전압선 등이 위치할 수 있다. 패드영역(PADA)의 복수의 패드들은 데이터 드라이버(D_IC)가 배치된 필름과 전기적으로 연결될 수 있다. 도 1은 기판(100) 상부에 배치된 패드들과 전기적으로 연결된 필름상에 데이터 드라이버(D_IC)가 배치되는 COF(Chip On Film) 방식을 도시한다. 다른 실시예에 따르면, 데이터 드라이버(D_IC)는 COG(Chip On Glass) 또는 COP(Chip On Plastic) 방식으로 기판(100) 상부에 직접 배치될 수 있다.
표시패널(10)은 주변영역(PA) 내에 위치하는 팬아웃영역(FOA)을 가질 수 있다. 팬아웃영역(FOA)은 패드영역(PADA)과 표시영역(DA) 사이의 영역일 수 있다. 팬아웃영역(FOA)에는 제3연결선(205)들 및 제4연결선(207)들이 배치될 수 있다. 제3연결선(205)들은 제1연결선(201)들과 연결되어 패드영역(PADA)으로부터 공급되는 데이터신호를 제1연결선(201)들에 전달할 수 있다. 제4연결선(207)들은 데이터선(DL)들과 연결되어 패드영역(PADA)으로부터 공급되는 데이터신호를 데이터선(DL)들에 전달할 수 있다. 주변영역(PA)에는 제2연결선(203)들이 배치될 수 있다.
한편, 도 1은 표시장치의 제조 과정 중의 기판(100) 등의 모습을 나타낸 평면도로 이해될 수 있다. 최종적인 표시장치나 표시장치를 포함하는 스마트폰 등의 전자장치에 있어서는, 사용자에 의해 인식되는 주변영역(PA)의 면적을 최소화하기 위해, 기판(100)의 일부가 벤딩될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시패널에 배치된 어느 하나의 화소를 나타낸 등가회로도이다.
도 2a를 참조하면, 화소(PX)는 화소회로(PC) 및 화소회로(PC)에 연결된 표시소자로서, 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2), 및 커패시터(Cst)를 포함할 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예를 들어, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 박막트랜지스터로 구현될 수 있다.
제2트랜지스터(T2)는 스위칭 트랜지스터로서, 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압에 따라 데이터선(DL)으로부터 입력된 데이터신호를 제1트랜지스터(T1)로 전달할 수 있다. 커패시터(Cst)는 제2트랜지스터(T2)와 전원전압선(PL)에 연결되며, 제2트랜지스터(T2)로부터 전달받은 데이터신호에 대응하는 전압과 전원전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다. 전원전압선(PL)은 스캔선(SL) 또는 데이터선(DL)에 평행하게 이격 배치될 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터로서, 전원전압선(PL)과 커패시터(Cst)에 연결되며, 커패시터(Cst)에 저장된 전압 값에 대응하여 전원전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동전류(Ioled)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 2a는 화소회로(PC)가 2개의 트랜지스터와 1개의 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 트랜지스터의 개수 및 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
도 2b를 참조하면, 하나의 화소(PX)마다 신호선들(SL1, SL2, EL, DL), 초기화전압선(VIL) 및 전원전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SL1, SL2, EL, DL) 중 적어도 어느 하나, 초기화전압선(VIL) 또는/및 전원전압선(PL)은 이웃하는 화소들에서 공유될 수 있다.
신호선은 제1스캔신호(GW)를 전달하는 제1스캔선(SL1), 제2스캔신호(GI)를 전달하는 제2스캔선(SL2), 발광제어신호(EM)를 전달하는 발광제어선(EL), 및 제1 스캔선(SL1)과 교차하며 데이터신호(DATA)를 전달하는 데이터선(DL)을 포함한다. 제2스캔선(SL2)은 다음 행 또는 이전 행의 제1스캔선(SL1)과 연결될 수 있고, 제2스캔신호(GI)는 다음 행 또는 이전 행의 제1스캔신호(GW)일 수 있다.
전원전압선(PL)은 제1트랜지스터(T1)에 제1전원전압(ELVDD)을 전달하며, 초기화전압선(VIL)은 제1트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(VINT)을 화소(PX)로 전달한다.
제1스캔선(SL1), 제2스캔선(SL2), 발광제어선(EL) 및 초기화전압선(VIL)은 x방향으로 연장되며 각 행에 상호 이격 배치될 수 있다. 데이터선(DL) 및 전원전압선(PL)은 y방향으로 연장되며 각 열에 상호 이격 배치될 수 있다.
화소(PX)의 화소회로(PC)는 복수의 제1 내지 제7트랜지스터들(T1 내지 T7) 및 커패시터(Cst)를 포함할 수 있다. 제1 내지 제7 트랜지스터들(T1 내지 T7)은 박막트랜지스터로 구현될 수 있다.
제1트랜지스터(T1)는 제5트랜지스터(T5)를 경유하여 전원전압선(PL)과 연결되고, 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결된다. 제1트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)에 구동전류(Ioled)를 공급한다.
제2트랜지스터(T2)는 제1스캔선(SL1) 및 데이터선(DL)에 연결되며, 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 노드(N)로 전달하는 스위칭 동작을 수행한다.
제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결된다. 제3트랜지스터(T3)는 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킨다.
제4트랜지스터(T4)는 제2스캔선(SL2)을 통해 전달받은 제2스캔신호(GI)에 따라 턴온되어 초기화전압선(VIL)으로부터의 초기화전압(VINT)을 제1트랜지스터(T1)의 게이트전극에 전달하여 제1트랜지스터(T1)의 게이트 전압을 초기화시킨다.
제5트랜지스터(T5) 및 제6트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴온되어 전원전압선(PL)으로부터 유기발광다이오드(OLED)의 방향으로 구동전류(Ioled)가 흐를 수 있도록 전류 경로를 형성한다,
제7트랜지스터(T7)는 제2스캔선(SL2)을 통해 전달받은 제2스캔신호(GI)에 따라 턴온되어 초기화전압선(VIL)으로부터의 초기화전압(VINT)을 유기발광다이오드(OLED)의 화소전극으로 전달하여 유기발광다이오드(OLED)의 화소전극을 초기화시킨다. 제7트랜지스터(T7)는 생략될 수 있다.
도 2b에서는 제4트랜지스터(T4)와 제7트랜지스터(T7)가 제2스캔선(SL2)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제4트랜지스터(T4)는 제2스캔선(SL2)에 연결되고, 제7트랜지스터(T7)는 별도의 배선에 연결되어 상기 배선에 전달되는 신호에 따라 구동될 수 있다.
커패시터(Cst)는 전원전압선(PL) 및 제1트랜지스터(T1)의 게이트전극에 연결되어, 양단 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트전극에 인가되는 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극 및 화소전극에 대향하는 공통전극을 포함하고, 공통전극은 제2전원전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류(Ioled)를 전달받아 발광함으로써 이미지를 표시한다.
도 3 및 도 4는 도 1의 A 부분의 일 예를 개략적으로 도시한 평면도이다. 도 5는 도 4의 I-I'를 따른 단면도이다.
도 3을 참조하면, 제1연결선(201)들 각각은 제1영역(S1)에서 +x방향으로 연장된 제1부분(201a), 제2영역(S2)에서 제1부분(201a)으로부터 y방향(-y방향)으로 연장된 제2부분(201b), 및 도시되지 않았으나 제1영역(S1)에서 제2부분(201b)으로부터 -x방향으로 절곡되어 연장된 제3부분(201c, 도 8)을 포함할 수 있다.
제1연결선(201)의 제1부분(201a)은 복수의 열들 중 하나의 열에 연장되며 배치될 수 있다. 제1연결선(201)의 제3부분(201c)은 제1부분(201a)이 배치된 열로부터 적어도 하나의 열만큼 이격된 열에 연장되며 배치될 수 있다.
제1영역(S1)에는 인접한 제1연결선(201)들의 제1부분(201a)들 사이에 구획된 제1패턴영역(A1)들이 위치할 수 있다. 제1패턴영역(A1)에는 제1더미패턴(211), 제2더미패턴(213) 및 제3더미패턴(215)이 배치될 수 있다. 제1더미패턴(211)과 제1연결선(201)의 제2부분(201b)은 제2부분(201b)이 연장되는 방향의 가상의 직선상에 위치할 수 있다. 제1더미패턴(211)과 제2더미패턴(213)은 제1더미패턴(211)으로부터 돌출된 브랜치(212)에 의해 서로 연결될 수 있다. 브랜치(212)는 제1더미패턴(211)의 일부로서, 더미패턴으로 이해될 수 있다. 제1더미패턴(211), 브랜치(212) 및 제2더미패턴(213)은 일체로 형성될 수 있다. 마찬가지로, 제1영역(S1)에는 인접한 제1연결선(201)들의 제3부분(201c)들 사이에 구획된 제1패턴영역(A1)들이 위치할 수 있다.
제2영역(S2)에는 인접한 제1연결선(201)들의 제2부분(201b)들 사이에 구획된 제2패턴영역(A2)들이 위치할 수 있다. 제2패턴영역(A2)에는 제1더미패턴(221), 제2더미패턴(223) 및 제3더미패턴(225)이 배치될 수 있다. 제1더미패턴(221)과 제1연결선(201)의 제1부분(201a)은 제1부분(201a)이 연장되는 방향의 가상의 직선상에 위치할 수 있다. 마찬가지로, 제1더미패턴(221)과 제1연결선(201)의 제3부분(201c)은 제3부분(201c)이 연장되는 방향의 가상의 직선상에 위치할 수 있다. 제1더미패턴(221)과 제2더미패턴(223)은 제1더미패턴(221)으로부터 제2방향으로 돌출된 브랜치(222)에 의해 서로 연결될 수 있다. 브랜치(222)는 제1더미패턴(221)의 일부로서, 더미패턴으로 이해될 수 있다. 제1더미패턴(221), 브랜치(222) 및 제2더미패턴(223)은 일체로 형성될 수 있다.
제1연결선(201), 제1패턴영역(A1)의 제1더미패턴(211), 제2더미패턴(213), 제3더미패턴(215) 및 브랜치(222), 제2패턴영역(A2)의 제1더미패턴(221), 제2더미패턴(223), 제3더미패턴(225) 및 브랜치(222)는 동일층에 배치될 수 있다. 제1패턴영역(A1)의 제2더미패턴(213) 및 제3더미패턴(215)과 제2패턴영역(A2)의 제2더미패턴(223) 및 제3더미패턴(225)은 서로 유사한 형상을 가질 수 있다.
제1패턴영역(A1)들 및 제2패턴영역(A2)들에 의해 제1영역(S1)과 제2영역(S2)에서 빛의 반사 특성이 유사해지므로, 빛의 입사 각도에 따라 제1영역(S1)과 제2영역(S2)이 구획되어 인식되는 것을 방지 또는 최소화할 수 있다.
제1연결선(200) 상부에는 표시소자가 배치될 수 있다. 이하에서는 도 4 및 도 5를 함께 참조하여 설명한다.
표시패널(10)은 기판(100)을 구비한다. 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예를 들어 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
기판(100)의 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 각 화소(PX)는 박막트랜지스터(TFT), 커패시터(Cst) 및 박막트랜지스터(TFT)에 전기적으로 연결되는 표시소자(130)가 배치될 수 있다. 표시소자(130)는 도 2a 및 도 2b의 유기발광다이오드(OLED)일 수 있다. 박막트랜지스터(TFT)는 도 2a 및 도 2b의 트랜지스터들 중 하나일 수 있다. 예를 들어, 도 5에 도시된 박막트랜지스터(TFT)는 도 2a 및 도 2b의 제1트랜지스터(T1)일 수 있다.
기판(100)에는 필요에 따라 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 기판(100)의 면을 평탄화하거나, 그 상부의 반도체층으로 불순물 등이 침투하는 것을 방지하는 역할을 할 수 있다. 그러한 버퍼층(111)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기절연물로 형성된 단일층/다층 구조를 가질 수 있다. 버퍼층(111)은 생략될 수 있다.
버퍼층(111) 상에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(121), 게이트전극(122), 소스전극(123S) 및 드레인전극(123D)을 포함할 수 있다.
반도체층(121)은 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함할 수 있다. 반도체층(121)은 소스영역, 드레인영역 및 소스영역과 드레인영역 사이의 채널영역을 포함할 수 있다.
게이트전극(122)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예를 들어 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
반도체층(121)과 게이트전극(122) 사이에 제1절연층(112)이 배치될 수 있다. 게이트전극(122)과 소스전극(123S) 및 드레인전극(123D) 사이에는 제2절연층(113) 및 제3절연층(114)이 배치될 수 있다. 제1절연층(112), 제2절연층(113) 및 제3절연층(114)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다. 도시되지 않았으나, 도 2a 및 도 2b의 스캔선들(SL, SL1, SL2) 및 발광제어선(EL)은 게이트전극(122)과 동일층, 즉 제1절연층(112) 상에 배치될 수 있다.
소스전극(123S) 및 드레인전극(123D)은 제1절연층(112), 제2절연층(113) 및 제3절연층(114)에 형성되는 컨택홀을 통하여 반도체층(121)의 소스영역 및 드레인영역에 각각 전기적으로 연결될 수 있다.
소스전극(123S) 및 드레인전극(123D)은 예를 들어 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
커패시터(Cst)는 제2절연층(113)을 사이에 두고 중첩하는 하부전극(CE1)과 상부전극(CE2)을 포함한다. 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 5는 박막트랜지스터(TFT)의 게이트전극(122)이 커패시터(Cst)의 하부전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 커패시터(Cst)의 하부전극(CE1)은 박막트랜지스터(TFT)의 게이트전극(122)과 별개의 독립된 구성요소일 수 있다. 커패시터(Cst)는 제3절연층(114)으로 커버될 수 있다. 도시되지 않았으나, 도 2b의 초기화전압선(VIL)은 커패시터(Cst)의 상부전극(CE2)과 동일층, 즉 제2절연층(113) 상에 배치될 수 있다.
박막트랜지스터(TFT) 및 커패시터(Cst)를 포함하는 화소회로는 제4절연층(115) 및 제5절연층(116)으로 커버될 수 있다. 제4절연층(115) 및 제5절연층(116)은 평탄화 절연층으로 유기절연층일 수 있다. 제4절연층(115) 및 제5절연층(116)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제4절연층(115) 및 제5절연층(116)은 폴리이미드를 포함할 수 있다.
한편, 제3절연층(114) 상에는 다양한 도전층들이 더 배치될 수도 있다. 예를 들어, 즉 제3절연층(114) 상에, 즉 소스전극(123S) 및 드레인전극(123D)과 동일층에 데이터선(DL) 및 전원전압선(PL)이 배치될 수 있다. 데이터선(DL) 및 전원전압선(PL)은 소스전극(123S) 및 드레인전극(123D)과 동일 물질을 포함할 수 있다. 데이터선(DL) 및 전원전압선(PL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 데이터선(DL) 및 전원전압선(PL)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
데이터선(DL) 및 전원전압선(PL) 상에는 제4절연층(115)이 배치될 수 있다. 제4절연층(115) 상에는 도 4에 도시된 바와 같이, 제1연결선(201) 및 더미패턴들(211, 212, 213, 215, 221, 222, 223, 225)이 배치될 수 있다. 제1연결선(201) 및 더미패턴들(211, 212, 213, 215, 221, 222, 223, 225)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 예로, 제1연결선(201) 및 더미패턴들(211, 212, 213, 215, 221, 222, 223, 225)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제1연결선(201) 및 더미패턴들(211, 212, 213, 215, 221, 222, 223, 225) 상에는 제5절연층(116)이 배치될 수 있다. 일 실시예에서, 제1연결선(201)의 제1부분(201a) 및 제3부분(201c)은 적어도 일부가 데이터선(DL) 또는 전원전압선(PL)에 중첩할 수 있다. 제1연결선(201)의 제2부분(201b)은 적어도 일부가 스캔선(SL), 발광제어선(EL) 및 초기화전압선(VIL) 중 하나에 중첩할 수 있다.
제5절연층(116) 상에는 표시소자(130)가 배치될 수 있다. 표시소자(130)는 화소전극(131), 대향전극(135), 및 화소전극(131)과 대향전극(135) 사이의 중간층(133)을 포함할 수 있다.
화소전극(131)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(131)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(131)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
제5절연층(116) 상에는 차폐부재(150)가 더 배치될 수 있다. 차폐부재(150)는 평면상 화소전극(131)과 중첩하지 않도록, 화소전극(131)의 가장자리의 일부를 따라 y방향으로 연장되며, 각 행의 상측 또는 하측에 배치될 수 있다. 차폐부재(150)는 동일 행의 화소전극(131)들의 배치에 따라 제2방향을 따라 연장되는 직선 형태 또는 지그재그 형태를 가질 수 있다. 차폐부재(150)는 차광성의 금속을 포함할 수 있다. 예를 들어, 차폐부재(150)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있으며, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 차폐부재(150)는 Ti/Al/Ti의 다층으로 형성될 수 있다. 차폐부재(150)는 화소전극(131)과 동일한 물질을 포함할 수 있다. 차폐부재(150)들은 서로 이격되며 행마다 독립적으로 구비될 수 있다. 차폐부재(150)들은 플로팅될 수도 있고, 정전압 배선(예를 들어, 전원전압선, 초기화전압선 등)과 전기적으로 연결되어 정전압을 인가받을 수 있다.
제5절연층(116) 상에는 화소전극(131)의 가장자리를 덮는 제6절연층(117)이 배치될 수 있다. 제6절연층(117)은 화소전극(131)의 일부를 노출하는 개구(OP)를 가짐으로써 화소를 정의할 수 있다. 제6절연층(117)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기물을 포함할 수 있다. 또는, 제6절연층(117)은 전술된 무기물을 포함할 수 있다.
제6절연층(117)의 개구(OP)에 의해 노출된 화소전극(131) 상에는 중간층(133)이 형성될 수 있다. 중간층(133)은 발광층을 포함한다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 발광층은 적색 발광층, 녹색 발광층 또는 청색 발광층일 있다. 또는 발광층은 백색광을 방출할 수 있도록 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 다층 구조를 갖거나, 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질을 포함한 단일층 구조를 가질 수 있다. 일 실시예로, 중간층(133)은 발광층의 아래에 배치된 제1기능층 및/또는 발광층의 위에 배치된 제2기능층을 포함할 수 있다. 제1기능층 및/또는 제2기능층은 복수의 화소전극(131)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수의 화소전극(131)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
제1기능층은 단층 또는 다층일 수 있다. 예를 들어 제1기능층이 고분자 물질로 형성되는 경우, 제1기능층은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층이 저분자 물질로 형성되는 경우, 제1기능층은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층은 언제나 구비되는 것은 아니다. 예를 들어, 제1기능층과 발광층을 고분자 물질로 형성하는 경우, 유기발광다이오드의 특성이 우수해지도록 하기 위해, 제2기능층을 형성하는 것이 바람직하다. 제2기능층은 단층 또는 다층일 수 있다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
대향전극(135)은 중간층(133)을 사이에 두고 화소전극(131)과 마주보도록 배치된다. 대향전극(135)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예를 들어, 대향전극(135)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(135)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
도 6은 도 1의 B 부분의 일 예를 개략적으로 도시한 평면도이다.
도 6을 참조하면, 제3영역(S3)에는 제1더미패턴(300)이 배치될 수 있다. 제1더미패턴(300)은 x방향으로 연장되며 상호 이격된 복수의 제1부분(301)들 및 y방향으로 연장되며 제1부분(301)들을 가로지르고, 상호 이격된 복수의 제2부분(302)들을 포함할 수 있다. 제1더미패턴(300)은 복수의 제1부분(301)들 및 복수의 제2부분(302)들이 상호 연결된 격자 구조를 가질 수 있다. 제3영역(S3)에는 제1더미패턴(300)에 의해 제3패턴영역(A3)들이 구획될 수 있다. 제3패턴영역(A3)에는 복수의 제1부분(301)들로부터 돌출된 브랜치(312), 제2더미패턴(313) 및 제3더미패턴(315)이 배치될 수 있다. 제2더미패턴(313)은 브랜치(312)에 의해 제1더미패턴(300)과 연결될 수 있다. 브랜치(312)는 제1더미패턴(300)의 일부로서, 더미패턴으로 이해될 수 있다. 제1더미패턴(300), 브랜치(312) 및 제2더미패턴(313)은 일체로 형성될 수 있다.
제1더미패턴(300), 제2더미패턴(313), 제3더미패턴(315) 및 브랜치(312)는 동일층에 배치될 수 있다. 제1더미패턴(300)은 제1연결선(201)과 동일층에 배치될 수 있다. 제1더미패턴(300)은 제1연결선(201)과 동일 물질을 포함할 수 있다.
제1더미패턴(300), 제2더미패턴(313), 제3더미패턴(315) 및 브랜치(312) 상부에 제5절연층(116, 도 5)이 배치되고, 제5절연층(116) 상부에 표시소자(130) 및 차폐부재(150)가 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따른 화소 배열을 개략적으로 나타낸 도면이다.
도 7을 참조하면, 표시영역(DA1)에는 x방향의 열 및 y방향의 행을 따라 복수의 화소(PX)들이 배열될 수 있다. 화소(PX)들은 제1색을 표시하는 복수의 제1화소(PX1)들, 제2색을 표시하는 복수의 제2화소(PX2)들, 제3색을 표시하는 복수의 제3화소(PX3)들을 포함할 수 있다. 일 실시예에서, 제1화소(PX1)는 적색화소(R), 제2화소(PX2)는 녹색화소(G), 제3화소(PX3)는 청색화소(B)일 수 있다.
제1열(C1)에는 제1화소(PX1)와 제3화소(PX3)가 x방향으로 교대로 배열되고, 제1데이터선(DL1)에 전기적으로 연결될 수 있다. 제1열(C1)에 인접한 제2열(C2)에는 제2화소(PX2)가 반복 배열되고, 제2데이터선(DL2)에 전기적으로 연결될 수 있다. 제2열(C2)에 인접한 제3열(C3)에는 제1화소(PX1)와 제3화소(PX3)가 x방향으로 교대로 배열되고, 제3데이터선(DL3)에 전기적으로 연결될 수 있다. 제3열(C3)의 제1화소(PX1)와 제3화소(PX3)의 배열은 제1열(C1)의 제1화소(PX1)와 제3화소(PX3)의 배열과 반대일 수 있다. 제3열(C3)에 인접한 제4열(C4)에는 제2화소(PX2)가 반복 배열되고, 제4데이터선(DL4)에 전기적으로 연결될 수 있다. 제1 내지 제4열들(C1 내지 C4)은 y방향으로 반복될 수 있다.
도 8은 도 7의 화소 배열이 적용된 도 1의 C 부분의 일 예를 개략적으로 도시한 평면도이다. 도 9a는 도 8의 II-II'를 따른 단면도이고, 도 9b는 도 8의 III-III'를 따른 단면도이다.
도 8을 참조하면, 표시영역(DA1)에는 제1열(C1)들 각각에 제1데이터선(DL1)이 배치되고, 제2열(C2)들 각각에 제2데이터선(DL2)이 배치되고, 제3열(C3)들 각각에 제3데이터선(DL3)이 배치되고, 제4열(C4)들 각각에 제4데이터선(DL4)이 배치될 수 있다. 제1 내지 제4데이터선들(DL1 내지 DL4)은 y방향으로 반복될 수 있다.
복수의 연결선(200)들은 복수의 제1연결선(201)들 및 복수의 제2연결선(203)들을 포함할 수 있다. 제1연결선(201)들은 표시영역(DA1)에 배치되고, 제2연결선(203)들은 주변영역(PA)에 배치될 수 있다.
제1연결선(201)들 각각은 +x방향으로 연장된 제1부분(201a), y방향으로 연장된 제2부분(201b), 및 -x방향으로 연장된 제3부분(201c)을 포함할 수 있다. 제2부분(201b)은 제1부분(201a)과 제3부분(201c)을 서로 연결할 수 있다. 제1부분(201a)과 제3부분(201c)은 제1 내지 제4열(C1 내지 C4) 중 하나의 열에 배치되어 제1 내지 제4데이터선(DL1 내지 DL4) 중 하나의 데이터선과 평행할 수 있다. 제1부분(201a)이 배치된 열과 제3부분(201c)이 배치된 열은 적어도 하나의 열만큼 이격될 수 있다. 예를 들어, 제1연결선(201)들 중 제1연결선(201_1)은 제3부분(201c)이 배치된 열이 제1부분(201a)이 배치된 열에 바로 인접한 열일 수 있다. 제1연결선(201)들 중 제1연결선(201_1) 외의 제1연결선(201)들은 제3부분(201c)이 배치된 열이 제1부분(201a)이 배치된 열로부터 복수의 열만큼 이격된 열일 수 있다.
제2연결선(203)들은 팬아웃영역(FOA) 외의 주변영역(PA)에 배치될 수 있다. 제2연결선(203)은 제1연결선(201)의 제3부분(201c)이 표시영역(DA1)과 주변영역(PA)의 경계에서부터 제1컨택부(CNT1)까지 방향을 바꾸어 연장된 부분일 수 있다. 이 경우, 제2연결선(203)은 제1연결선(201)과 일체로 형성될 수 있다. 제2연결선(203)은 주변영역(PA)에 위치한 제1컨택부(CNT1)에서 데이터선(DL)과 연결될 수 있다. 제2연결선(203)은 제1연결선(201)의 제3부분(201c)이 배치된 열과 다른 열에 배치된 데이터선에 연결될 수 있다. 제2연결선(203)에 연결된 데이터선이 배치된 열과 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열은 적어도 하나의 열만큼 이격될 수 있다. 예를 들어, 제2연결선(203)에 연결된 데이터선이 배치된 열은 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열에 바로 인접한 열일 수 있다. 인접한 두 개의 열들 사이에 두 개의 제2연결선(203)들이 이격 배치될 수 있다.
제2연결선(203)들에 의해 제1연결선(201)들은 표시영역(DA1)에서 서로 교차하지 않으며, 데이터 드라이버(D_IC)가 규칙적으로 출력하는 제1 내지 제3데이터신호(Dr, Dg, Db)의 시퀀스에 맞춰 제1 내지 제3데이터신호(Dr, Dg, Db)를 제1 내지 제4데이터선들(DL1 내지 DL4)로 전달할 수 있다.
복수의 연결선(200)들은 복수의 제3연결선(205)들 및 복수의 제4연결선(207)들을 더 포함할 수 있다. 제3연결선(205)들 및 제4연결선(207)들은 주변영역(PA)에 배치될 수 있다. 제3연결선(205)들 및 제4연결선(207)들은 팬아웃영역(FOA)에 배치될 수 있다.
제3연결선(205)들 각각은 패드영역(PADA)에 배치된 복수의 패드들 중 하나 및 제1연결선(201)들 중 하나의 일단(즉 제1부분(201a))에 연결될 수 있다. 일 실시예에서, 제3연결선(205)은 제1연결선(201)과 일체로 형성될 수 있다. 다른 실시예에서, 제3연결선(205)은 제1연결선(201)과 별개로 형성되어 동일층의 제3연결선(205)과 컨택함으로써 전기적으로 연결될 수 있다. 다른 실시예에서, 제3연결선(205)은 제1연결선(201)과 절연층을 사이에 두고 다른 층에 위치하여 절연층을 관통하는 컨택홀을 통해 제1연결선(201)의 제1부분(201a)과 연결될 수 있다.
제4연결선(207)들 각각은 패드영역(PADA)에 배치된 복수의 패드들 중 하나 및 복수의 데이터선(DL)들 중 하나에 연결될 수 있다. 제4연결선(207)은 데이터선(DL)과 동일층에 위치할 수 있다. 일 실시예에서, 제4연결선(207)은 데이터선(DL)과 일체로 형성될 수 있다. 다른 실시예에서, 제4연결선(207)은 데이터선(DL)과 별개로 형성되어 동일층의 데이터선(DL)과 컨택함으로써 전기적으로 연결될 수 있다. 다른 실시예에서, 제4연결선(207)은 데이터선(DL)과 절연층을 사이에 두고 다른 층에 위치하여 절연층을 관통하는 컨택홀을 통해 데이터선(DL)과 연결될 수 있다. 제3연결선(205)과 제4연결선(207)은 절연층을 사이에 두고 서로 다른 층에 위치될 수 있다.
도 9a는 데이터선, 제1연결선(201) 및 제2연결선(203)의 위치 관계를 나타낸 단면도이고, 도 9b는 데이터선(DL), 제1연결선(201), 제3연결선(205) 및 제4연결선(207)의 위치 관계를 나타낸 단면도이다.
도 9a에 도시된 바와 같이, 데이터선(DL)은 제3절연층(114) 상에 배치되고, 제2연결선(203)은 제4절연층(115) 상에 배치될 수 있다. 제2연결선(203)은 제1컨택부(CNT1)에서 제4절연층(115)의 컨택홀을 통해 데이터선(DL)과 전기적으로 연결될 수 있다. 제2연결선(203)은 제1연결선(201)의 제3부분(201c)과 연결될 수 있다. 제1연결선(201)의 제1부분(201a)과 제3부분(201c)은 데이터선(DL)과 적어도 일부 중첩할 수도 있고, 중첩하지 않을 수도 있다.
도 9b에 도시된 바와 같이, 제4연결선(207)은 제3절연층(114) 상에 배치되고, 제3연결선(205)은 제4절연층(115) 상에 배치될 수 있다. 도 9b에서 제1연결선(201)의 제1부분(201a)은 데이터선(DL)과 중첩하지 않으나, 다른 실시예에서 제1연결선(201)의 제1부분(201a)은 데이터선(DL)과 중첩할 수 있다. 도 9b에서 제3연결선(205)은 제4연결선(207)과 중첩하지 않으나, 다른 실시예에서 제3연결선(205)은 제4연결선(207)과 중첩할 수 있다.
다시 도 8을 참조하면, 패드영역(PADA)에는 복수의 패드들이 배치되어, 데이터 드라이버(D_IC)로부터 인가되는 제1 내지 제3데이터신호(Dr, Dg, Db)를 제3연결선(205)들 및 제4연결선(207)들로 전달할 수 있다. 홀수 패드인 제1패드(P1), 제3패드(P3), 제5패드(P5) 및 제7패드(P7) 등에는 제1데이터신호(Dr) 및 제3데이터신호(Db)가 교대로 인가될 수 있다. 짝수 패드인 제2패드(P2), 제4패드(P4), 제6패드(P6) 및 제8패드(P8) 등에는 제2데이터신호(Dg)가 인가될 수 있다. 두 개의 패드 단위로, 제4연결선(207)들과 제3연결선(205)들이 교대로 패드에 연결될 수 있다. 예를 들어, 제1패드(P1) 및 제2패드(P2)에는 제4연결선(207)들이 연결되고, 제3패드(P3) 및 제4패드(P4)에는 제3연결선(205)들이 연결될 수 있다.
이하, 설명의 편의를 위해, 왼쪽부터 제1 내지 제4열그룹들(CG1 내지 CG4) 각각의 제1 내지 제4데이터선들(DL1 내지 DL4)을 이용하여 데이터신호의 전달 경로를 설명한다. 도 8에서, 제2연결선(203)들은 두 개의 열들 사이에서 제1연결선(201)과 데이터선(DL)을 라우팅할 수 있다.
제1화소(PX1)들에 제1데이터신호(Dr)가 인가되고, 제2화소(PX2)들에 제2데이터신호(Dg)가 인가되고, 제3화소(PX3)들에 제3데이터신호(Db)가 인가될 수 있다. 제1열(C1)들의 제1데이터선(DL1)들 및 제3열(C3)들의 제3데이터선(DL3)들로 제1데이터신호(Dr) 또는 제3데이터신호(Db)가 인가될 수 있다. 제2열(C2)들의 제2데이터선(DL2)들 및 제4열(C4)들의 제4데이터선(DL4)들로 제2데이터신호(Dg)가 인가될 수 있다.
제1패드(P1)에 연결된 제4연결선(207_1)을 통해 제1데이터신호(Dr) 또는 제3데이터신호(Db)가 제3열그룹(CG3)의 제1데이터선(DL1)으로 인가될 수 있다. 제2패드(P2)에 연결된 제4연결선(207_2)을 통해 제2데이터신호(Dg)가 제3열그룹(CG3)의 제2데이터선(DL2)으로 인가될 수 있다. 제3패드(P3)에 연결된 제3연결선(205_1), 제1연결선(201_1) 및 제2연결선(203_1)을 통해 제1데이터신호(Dr) 또는 제3데이터신호(Db)가 제2열그룹(CG2)의 제3데이터선(DL3)으로 인가될 수 있다. 제4패드(P4)에 연결된 제3연결선(205_2), 제1연결선(201_2) 및 제2연결선(203_2)을 통해 제2데이터신호(Dg)가 제2열그룹(CG2)의 제4데이터선(DL4)으로 인가될 수 있다.
제5패드(P5)에 연결된 제4연결선(207_3)을 통해 제1데이터신호(Dr) 또는 제3데이터신호(Db)가 제3열그룹(CG3)의 제3데이터선(DL3)으로 인가될 수 있다. 제6패드(P6)에 연결된 제4연결선(207_4)을 통해 제2데이터신호(Dg)가 제3열그룹(CG3)의 제4데이터선(DL4)으로 인가될 수 있다. 제7패드(P7)에 연결된 제3연결선(205_3), 제1연결선(201_3) 및 제2연결선(203_3)을 통해 제1데이터신호(Dr) 또는 제3데이터신호(Db)가 제2열그룹(CG2)의 제1데이터선(DL1)으로 인가될 수 있다. 제8패드(P8)에 연결된 제3연결선(205_4), 제1연결선(201_4) 및 제2연결선(203_4)을 통해 제2데이터신호(Dg)가 제2열그룹(CG2)의 제2데이터선(DL2)으로 인가될 수 있다.
유사하게, 제9 내지 제16패드(P9 내지 P16)로 인가되는 제1 내지 제3데이터신호(Dr, Dg, Db)는 제1 내지 제4연결선들(201, 203, 205, 207)을 통해 제4열그룹(CG4)과 제1열그룹(CG1)의 제1 내지 제4데이터선들(DL1 내지 DL4)로 인가될 수 있다.
도 10은 도 7의 화소 배열이 적용된 도 1의 C 부분의 다른 예를 개략적으로 도시한 평면도이다. 이하에서는 전술된 내용과 동일한 구성의 상세한 설명은 생략한다.
도 10을 참조하면, 인접한 네 개의 열들 사이에 네 개의 제2연결선(203)들이 서로 이격 배치될 수 있다. 제2연결선(203)은 제1연결선(201)의 제3부분(201c)이 배치된 열과 다른 열에 배치된 데이터선에 연결될 수 있다. 제2연결선(203)에 연결된 데이터선이 배치된 열과 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열은 적어도 하나의 열만큼 이격될 수 있다. 제2연결선(203)들 중 일부(예를 들어, 제2연결선들(203_2, 203_3))는, 제2연결선(203)에 연결된 데이터선이 배치된 열이 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열에 바로 인접한 열일 수 있다. 제2연결선(203)들 중 일부(예를 들어, 제2연결선들(203_1, 203_4))는, 제2연결선(203)에 연결된 데이터선이 배치된 열이 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열로부터 복수의 열(예를 들어, 4개열)들만큼 이격된 열일 수 있다.
그리고 네 개의 패드 단위로, 제4연결선(207)들과 제3연결선(205)들이 교대로 패드에 연결된다. 예를 들어, 제1 내지 제4패드들(P1 내지 P4)에는 제4연결선(207)들이 연결되고, 제5 내지 제8패드들(P5 내지 P8)에는 제3연결선(205)들이 연결될 수 있다.
이하, 왼쪽부터 제1 내지 제4열그룹들(CG1 내지 CG4) 각각의 제1 내지 제4데이터선들(DL1 내지 DL4)을 이용하여 데이터신호의 전달 경로를 설명한다. 도 10에서, 데이터 드라이버(D_IC)의 출력채널의 수는 네 개이고, 제2연결선(203)들은 네 개의 열들 사이에서 제1연결선(201)과 데이터선(DL)을 라우팅할 수 있다.
제1패드(P1)에 연결된 제4연결선(207_1)을 통해 제1데이터신호(Dr) 또는 제3데이터신호(Db)가 제3열그룹(CG3)의 제1데이터선(DL1)으로 인가될 수 있다. 제2패드(P2)에 연결된 제4연결선(207_2)을 통해 제2데이터신호(Dg)가 제3열그룹(CG3)의 제2데이터선(DL2)으로 인가될 수 있다. 제3패드(P3)에 연결된 제4연결선(207_3)을 통해 제1데이터신호(Dr) 또는 제3데이터신호(Db)가 제3열그룹(CG3)의 제3데이터선(DL3)으로 인가될 수 있다. 제4패드(P4)에 연결된 제4연결선(207_4)을 통해 제2데이터신호(Dg)가 제3열그룹(CG3)의 제4데이터선(DL4)으로 인가될 수 있다.
제5패드(P5)에 연결된 제3연결선(205_1), 제1연결선(201_1) 및 제2연결선(203_1)을 통해 제1데이터신호(Dr) 또는 제3데이터신호(Db)가 제2열그룹(CG2)의 제1데이터선(DL1)으로 인가될 수 있다. 제6패드(P6)에 연결된 제3연결선(205_2), 제1연결선(201_2) 및 제2연결선(203_2)을 통해 제2데이터신호(Dg)가 제2열그룹(CG2)의 제2데이터선(DL2)으로 인가될 수 있다. 제7패드(P7)에 연결된 제3연결선(205_3), 제1연결선(201_3) 및 제2연결선(203_3)을 통해 제1데이터신호(Dr) 또는 제3데이터신호(Db)가 제2열그룹(CG2)의 제3데이터선(DL3)으로 인가될 수 있다. 제8패드(P8)에 연결된 제3연결선(205_4), 제1연결선(201_4) 및 제2연결선(203_4)을 통해 제2데이터신호(Dg)가 제2열그룹(CG2)의 제4데이터선(DL4)으로 인가될 수 있다.
유사하게, 제9 내지 제16패드(P9 내지 P16)로 인가되는 제1 내지 제3데이터신호(Dr, Dg, Db)는 제1 내지 제4연결선들(201, 203, 205, 207)을 통해 제4열그룹(CG4)과 제1열그룹(CG1)의 제1 내지 제4데이터선들(DL1 내지 DL4)로 인가될 수 있다.
도 11은 도 7의 화소 배열이 적용된 도 1의 C 부분의 또 다른 예를 개략적으로 도시한 평면도이다. 도 12a 내지 도 12c는 도 11의 IV-IV'를 따른 단면도이다. 도 12a 내지 도 12c는 데이터선(DL), 제1연결선(201) 및 제2연결선(203)의 위치 관계를 나타낸 도면이다. 이하에서는 도 10과 동일한 구성의 상세한 설명은 생략한다.
도 11을 참조하면, 제4연결선(203')들 각각은 일단이 데이터선(DL)에 연결되고, 타단이 제1연결선(201)의 제3부분(201c)에 연결될 수 있다.
일 실시예에서, 도 12a에 도시된 바와 같이, 제2연결선(203')은 제2절연층(113) 상에 배치되고, 데이터선(DL)은 제3절연층(114) 상에 배치되고, 제1연결선(201)은 제4절연층(115) 상에 배치될 수 있다. 제2연결선(203')의 일단은 제1컨택부(CNT1)에서 제3절연층(114)의 컨택홀을 통해 데이터선(DL)에 전기적으로 연결될 수 있다. 제2연결선(203')의 타단은 제2컨택부(CNT2)에서 제3절연층(114) 및 제4절연층(115)의 컨택홀을 통해 제1연결선(201)의 제3부분(201c)에 전기적으로 연결될 수 있다. 제2연결선(203')은 커패시터(Cst)의 상부전극(CE2)의 물질과 동일한 물질을 포함할 수 있다.
다른 실시예에서, 도 12b에 도시된 바와 같이, 제2연결선(203')은 제1절연층(112) 상에 배치될 수 있다. 제2연결선(203')의 일단은 제1컨택부(CNT1)에서 제2절연층(113) 및 제3절연층(114)의 컨택홀을 통해 데이터선(DL)에 전기적으로 연결될 수 있다. 제2연결선(203')의 타단은 제2컨택부(CNT2)에서 제2절연층(113), 제3절연층(114) 및 제4절연층(115)의 컨택홀을 통해 제1연결선(201)의 제3부분(201c)에 전기적으로 연결될 수 있다. 제2연결선(203')은 커패시터(Cst)의 하부전극(CE1)의 물질과 동일한 물질을 포함할 수 있다.
또 다른 실시예에서, 도 12c에 도시된 바와 같이, 제2연결선(203')은 데이터선(DL)과 동일층, 즉 제1절연층(112) 상에 배치될 수 있다. 제2연결선(203')은 일단이 데이터선(DL)에 연결되고, 타단이 제2컨택부(CNT2)에서 제4절연층(115)의 컨택홀을 통해 제1연결선(201)의 제3부분(201c)에 전기적으로 연결될 수 있다. 제2연결선(203')은 데이터선(DL)이 주변영역(PA)으로 연장된 부분일 수 있다. 제2연결선(203')은 데이터선(DL)과 일체로 형성될 수 있다.
도 12a 내지 도 12c의 데이터선(DL), 제1연결선(201) 및 제2연결선(203')의 배치는 도 8의 실시예에 동일하게 적용될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 화소 배열을 개략적으로 나타낸 도면이다.
도 13을 참조하면, 표시영역(DA2)에는 x방향의 열 및 y방향의 행을 따라 복수의 화소(PX)들이 배열될 수 있다. 화소(PX)들은 제1색을 표시하는 복수의 제1화소(PX1)들, 제2색을 표시하는 복수의 제2화소(PX2)들, 제3색을 표시하는 복수의 제3화소(PX3)들을 포함할 수 있다. 일 실시예에서, 제1화소(PX1)는 적색화소(R), 제2화소(PX2)는 녹색화소(G), 제3화소(PX3)는 청색화소(B)일 수 있다.
제1열(C1)에는 제1화소(PX1)가 x방향으로 반복 배열되고, 제1데이터선(DL1)에 전기적으로 연결될 수 있다. 제1열(C1)에 인접한 제2열(C2)에는 제2화소(PX2)가 x방향으로 반복 배열되고, 제2데이터선(DL2)에 전기적으로 연결될 수 있다. 제2열(C2)에 인접한 제3열(C3)에는 제3화소(PX3)가 x방향으로 반복 배열되고, 제3데이터선(DL3)에 전기적으로 연결될 수 있다. 제1 내지 제3열들(C1 내지 C3)은 y방향으로 반복될 수 있다.
도 14는 도 13의 화소 배열이 적용된 도 1의 C 부분의 일 예를 개략적으로 도시한 평면도이다. 이하에서는 도 8과 상이한 구성을 중심으로 설명한다.
도 14를 참조하면, 표시영역(DA2)에는 제1열(C1)들 각각에 제1데이터선(DL1)이 배치되고, 제2열(C2)들 각각에 제2데이터선(DL2)이 배치되고, 제3열(C3)들 각각에 제3데이터선(DL3)이 배치될 수 있다. 제1 내지 제3데이터선들(DL1 내지 DL3)은 y방향으로 반복될 수 있다.
복수의 연결선(200)들은 복수의 제1연결선(201)들 및 복수의 제2연결선(203)들을 포함할 수 있다. 제1연결선(201)들은 표시영역(DA2)에 배치되고, 제2연결선(203)들은 팬아웃영역(FOA) 외의 주변영역(PA)에 배치될 수 있다. 복수의 연결선(200)들은 복수의 제3연결선(205)들 및 복수의 제4연결선(207)들을 더 포함할 수 있다. 제3연결선(205)들 및 제4연결선(207)들은 주변영역(PA)에 배치될 수 있다. 제3연결선(205)들 및 제4연결선(207)들은 팬아웃영역(FOA)에 배치될 수 있다.
제1연결선(201)들 각각은 +x방향으로 연장된 제1부분(201a), y방향으로 연장된 제2부분(201b), 및 -x방향으로 연장된 제3부분(201c)을 포함할 수 있다. 제2부분(201b)은 제1부분(201a)과 제3부분(201c)을 서로 연결할 수 있다.
인접한 여섯 개의 열들 사이에 여섯 개의 제2연결선(203)들이 서로 이격 배치될 수 있다. 각 제2연결선(203)은 제1연결선(201)의 제3부분(201c)이 배치된 열과 다른 열에 배치된 데이터선에 연결될 수 있다. 제2연결선(203)에 연결된 데이터선이 배치된 열과 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열은 적어도 하나의 열만큼 이격될 수 있다. 제2연결선(203)들 중 일부(예를 들어, 제2연결선들(203_3, 203_4))는, 제2연결선(203)에 연결된 데이터선이 배치된 열이 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열에 바로 인접한 열일 수 있다. 제2연결선(203)들 중 일부(예를 들어, 제2연결선들(203_2와 203_5, 203_1과 203_6))는, 제2연결선(203)에 연결된 데이터선이 배치된 열이 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열로부터 복수의 열(예를 들어, 4개열, 6개열)들만큼 이격된 열일 수 있다.
제2연결선(203)들에 의해 제1연결선(201)들은 표시영역(DA2)에서 서로 교차하지 않으며, 데이터 드라이버(D_IC)가 규칙적으로 출력하는 제1 내지 제3데이터신호(Dr, Dg, Db)의 시퀀스에 맞춰 제1 내지 제3데이터신호(Dr, Dg, Db)를 제1 내지 제3데이터선들(DL1 내지 DL3)로 전달할 수 있다.
패드영역(PADA)에는 복수의 패드들이 배치되어, 데이터 드라이버(D_IC)로부터 인가되는 제1 내지 제3데이터신호(Dr, Dg, Db)를 제3연결선(205)들 및 제4연결선(207)들로 전달할 수 있다. 예를 들어, 제1패드(P1), 제4패드(P4), 제7패드(P7) 등에는 제1데이터신호(Dr)가 인가될 수 있다. 제2패드(P2), 제5패드(P5), 제8패드(P8) 등에는 제2데이터신호(Dg)가 인가될 수 있다. 제3패드(P3), 제6패드(P6), 제9패드(P9) 등에는 제3이터신호(Db)가 인가될 수 있다. 세 개의 패드 단위로, 제4연결선(207)들과 제3연결선(205)들이 교대로 패드에 연결될 수 있다. 예를 들어, 제1 내지 제4패드들(P1 내지 P4)에는 제4연결선(207)들이 연결되고, 제5 내지 제8패드들(P5 내지 P8)에는 제3연결선(205)들이 연결될 수 있다.
이하, 왼쪽부터 제1 내지 제4열그룹들(CG1 내지 CG4) 각각의 제1 내지 제3데이터선들(DL1 내지 DL3)을 이용하여 데이터신호의 전달 경로를 설명한다. 도 14에서, 데이터 드라이버(D_IC)의 출력채널의 수는 세 개이고, 제2연결선(203)들은 여섯 개의 열들 사이에서 제1연결선(201)과 데이터선(DL)을 라우팅할 수 있다.
제1화소(PX1)들에 제1데이터신호(Dr)가 인가되고, 제2화소(PX2)들에 제2데이터신호(Dg)가 인가되고, 제3화소(PX3)들에 제3데이터신호(Db)가 인가될 수 있다. 제1열(C1)들의 제1데이터선(DL1)들로 제1데이터신호(Dr)가 인가될 수 있다. 제2열(C2)들의 제2데이터선(DL2)들로 제2데이터신호(Dg)가 인가될 수 있다. 제3열(C3)들의 제3데이터선(DL3)들로 제3데이터신호(Db)가 인가될 수 있다.
제1패드(P1)에 연결된 제4연결선(207_1)을 통해 제1데이터신호(Dr)가 제3열그룹(CG3)의 제1데이터선(DL1)으로 인가될 수 있다. 제2패드(P2)에 연결된 제4연결선(207_2)을 통해 제2데이터신호(Dg)가 제3열그룹(CG3)의 제2데이터선(DL2)으로 인가될 수 있다. 제3패드(P3)에 연결된 제4연결선(207_3)을 통해 제3데이터신호(Db)가 제3열그룹(CG3)의 제3데이터선(DL3)으로 인가될 수 있다. 제4패드(P4)에 연결된 제3연결선(205_1), 제1연결선(201_1) 및 제2연결선(203_1)을 통해 제1데이터신호(Dr)가 제1열그룹(CG1)의 제1데이터선(DL1)으로 인가될 수 있다. 제5패드(P5)에 연결된 제3연결선(205_2), 제1연결선(201_2) 및 제2연결선(203_2)을 통해 제2데이터신호(Dg)가 제1열그룹(CG1)의 제2데이터선(DL2)으로 인가될 수 있다. 제6패드(P6)에 연결된 제3연결선(205_3), 제1연결선(201_3) 및 제2연결선(203_3)을 통해 제3데이터신호(Db)가 제1열그룹(CG1)의 제3데이터선(DL3)으로 인가될 수 있다.
제7패드(P7)에 연결된 제4연결선(207_4)을 통해 제1데이터신호(Dr)가 제4열그룹(CG4)의 제1데이터선(DL1)으로 인가될 수 있다. 제8패드(P8)에 연결된 제4연결선(207_5)을 통해 제2데이터신호(Dg)가 제4열그룹(CG4)의 제2데이터선(DL2)으로 인가될 수 있다. 제9패드(P9)에 연결된 제4연결선(207_6)을 통해 제3데이터신호(Db)가 제4열그룹(CG4)의 제3데이터선(DL3)으로 인가될 수 있다. 제10패드(P10)에 연결된 제3연결선(205_4), 제1연결선(201_4) 및 제2연결선(203_4)을 통해 제1데이터신호(Dr)가 제2열그룹(CG1)의 제1데이터선(DL1)으로 인가될 수 있다. 제11패드(P11)에 연결된 제3연결선(205_5), 제1연결선(201_5) 및 제2연결선(203_5)을 통해 제2데이터신호(Dg)가 제2열그룹(CG2)의 제2데이터선(DL2)으로 인가될 수 있다. 제12패드(P12)에 연결된 제3연결선(205_6), 제1연결선(201_6) 및 제2연결선(203_6)을 통해 제3데이터신호(Db)가 제2열그룹(CG2)의 제3데이터선(DL3)으로 인가될 수 있다.
도 15는 도 13의 화소 배열이 적용된 도 1의 C 부분의 다른 예를 개략적으로 도시한 평면도이다. 이하에서는 도 14와 동일한 구성의 상세한 설명은 생략한다.
도 15를 참조하면, 제4연결선(203')들 각각은 일단이 데이터선(DL)에 연결되고, 타단이 제1연결선(201)의 제3부분(201c)에 연결될 수 있다.
일 실시예에서, 도 12a에 도시된 바와 같이, 제2연결선(203')의 일단은 제1컨택부(CNT1)에서 제3절연층(114)의 컨택홀을 통해 데이터선(DL)에 전기적으로 연결될 수 있다. 제2연결선(203')의 타단은 제2컨택부(CNT2)에서 제3절연층(114) 및 제4절연층(115)의 컨택홀을 통해 제1연결선(201)의 제3부분(201c)에 전기적으로 연결될 수 있다. 제2연결선(203')은 커패시터(Cst)의 상부전극(CE2)의 물질과 동일한 물질을 포함할 수 있다.
다른 실시예에서, 도 12b에 도시된 바와 같이, 제2연결선(203')의 일단은 제1컨택부(CNT1)에서 제2절연층(113) 및 제3절연층(114)의 컨택홀을 통해 데이터선(DL)에 전기적으로 연결될 수 있다. 제2연결선(203')의 타단은 제2컨택부(CNT2)에서 제2절연층(113), 제3절연층(114) 및 제4절연층(115)의 컨택홀을 통해 제1연결선(201)의 제3부분(201c)에 전기적으로 연결될 수 있다. 제2연결선(203')은 커패시터(Cst)의 하부전극(CE1)의 물질과 동일한 물질을 포함할 수 있다.
또 다른 실시예에서, 도 12c에 도시된 바와 같이, 제2연결선(203')은 일단이 데이터선(DL)에 연결되고, 타단이 제2컨택부(CNT2)에서 제4절연층(115)의 컨택홀을 통해 제1연결선(201)의 제3부분(201c)에 전기적으로 연결될 수 있다. 제2연결선(203')은 데이터선(DL)이 주변영역(PA)으로 연장된 부분일 수 있다. 제2연결선(203')은 데이터선(DL)과 일체로 형성될 수 있다.
도 16은 본 발명의 다른 실시예에 따른 화소 배열을 개략적으로 나타낸 도면이다.
도 16을 참조하면, 표시영역(DA3)에는 x방향의 열 및 y방향의 행을 따라 복수의 화소(PX)들이 배열될 수 있다. 화소(PX)들은 제1색을 표시하는 복수의 제1화소(PX1)들, 제2색을 표시하는 복수의 제2화소(PX2)들, 제3색을 표시하는 복수의 제3화소(PX3)들, 제4색을 표시하는 복수의 제4화소(PX4)들을 포함할 수 있다. 일 실시예에서, 제1화소(PX1)는 적색화소(R), 제2화소(PX2)는 녹색화소(G), 제3화소(PX3)는 청색화소(B), 제4화소(PX4)는 백색화소(W)일 수 있다.
제1열(C1)에는 제1화소(PX1)가 x방향으로 반복 배열되고, 제1데이터선(DL1)에 전기적으로 연결될 수 있다. 제1열(C1)에 인접한 제2열(C2)에는 제2화소(PX2)가 x방향으로 반복 배열되고, 제2데이터선(DL2)에 전기적으로 연결될 수 있다. 제2열(C2)에 인접한 제3열(C3)에는 제3화소(PX3)가 x방향으로 반복 배열되고, 제3데이터선(DL3)에 전기적으로 연결될 수 있다. 제3열(C3)에 인접한 제4열(C4)에는 제4화소(PX4)가 x방향으로 반복 배열되고, 제4데이터선(DL4)에 전기적으로 연결될 수 있다. 제1 내지 제4열들(C1, C2, C3, C4)은 y방향으로 반복될 수 있다.
도 17은 도 16의 화소 배열이 적용된 도 1의 C 부분의 일 예를 개략적으로 도시한 평면도이다. 이하에서는 도 8과 상이한 구성을 중심으로 설명한다.
도 17을 참조하면, 표시영역(DA3)에는 제1열(C1)들 각각에 제1데이터선(DL1)이 배치되고, 제2열(C2)들 각각에 제2데이터선(DL2)이 배치되고, 제3열(C3)들 각각에 제3데이터선(DL3)이 배치되고, 제4열(C4)들 각각에 제4데이터선(DL4)이 배치될 수 있다. 제1 내지 제4데이터선들(DL1 내지 DL4)은 y방향으로 반복될 수 있다.
복수의 연결선(200)들은 복수의 제1연결선(201)들 및 복수의 제2연결선(203)들을 포함할 수 있다. 제1연결선(201)들은 표시영역(DA3)에 배치되고, 제2연결선(203)들은 팬아웃영역(FOA) 외의 주변영역(PA)에 배치될 수 있다. 복수의 연결선(200)들은 복수의 제3연결선(205)들 및 복수의 제4연결선(207)들을 더 포함할 수 있다. 제3연결선(205)들 및 제4연결선(207)들은 주변영역(PA)에 배치될 수 있다. 제3연결선(205)들 및 제4연결선(207)들은 팬아웃영역(FOA)에 배치될 수 있다.
제1연결선(201)들 각각은 +x방향으로 연장된 제1부분(201a), y방향으로 연장된 제2부분(201b), 및 -x방향으로 연장된 제3부분(201c)을 포함할 수 있다. 제2부분(201b)은 제1부분(201a)과 제3부분(201c)을 서로 연결할 수 있다.
인접한 네 개의 열들 사이에 네 개의 제4연결선(203)들이 서로 이격 배치될 수 있다. 각 제2연결선(203)은 제1연결선(201)의 제3부분(201c)이 배치된 열과 다른 열에 배치된 데이터선에 연결될 수 있다. 제2연결선(203)에 연결된 데이터선이 배치된 열과 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열은 적어도 하나의 열만큼 이격될 수 있다. 제2연결선(203)들 중 일부(예를 들어, 제2연결선들(203_2, 203_3))는, 제2연결선(203)에 연결된 데이터선이 배치된 열이 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열에 바로 인접한 열일 수 있다. 제2연결선(203)들 중 일부(예를 들어, 제2연결선들(203_1, 203_4))는, 제2연결선(203)에 연결된 데이터선이 배치된 열이 제2연결선(203)에 연결된 제1연결선(201)의 제3부분(201c)이 배치된 열로부터 복수의 열(예를 들어, 4개열)들만큼 이격된 열일 수 있다.
제2연결선(203)들에 의해 제1연결선(201)들은 표시영역(DA3)에서 서로 교차하지 않으며, 데이터 드라이버(D_IC)가 규칙적으로 출력하는 제1 내지 제3데이터신호(Dr, Dg, Db)의 시퀀스에 맞춰 제1 내지 제3데이터신호(Dr, Dg, Db)를 제1 내지 제4데이터선들(DL1 내지 DL4)로 전달할 수 있다.
패드영역(PADA)에는 복수의 패드들이 배치되어, 데이터 드라이버(D_IC)로부터 인가되는 제1 내지 제4데이터신호(Dr, Dg, Db, Dw)를 제3연결선(205)들 및 제4연결선(207)들로 전달할 수 있다. 예를 들어, 제1패드(P1), 제5패드(P5), 제9패드(P9) 등에는 제1데이터신호(Dr)가 인가될 수 있다. 제2패드(P2), 제6패드(P6), 제10패드(P10) 등에는 제2데이터신호(Dg)가 인가될 수 있다. 제3패드(P3), 제7패드(P7), 제11패드(P11) 등에는 제3데이터신호(Db)가 인가될 수 있다. 제4패드(P4), 제8패드(P8), 제12패드(P12) 등에는 제4데이터신호(Dw)가 인가될 수 있다. 네 개의 패드 단위로, 제4연결선(207)들과 제3연결선(205)들이 교대로 패드에 연결될 수 있다. 예를 들어, 제1 내지 제4패드들(P1 내지 P4)에는 제4연결선(207)들이 연결되고, 제5 내지 제8패드들(P5 내지 P8)에는 제3연결선(205)들이 연결될 수 있다.
이하, 왼쪽부터 제1 내지 제4열그룹들(CG1 내지 CG4)의 제1 내지 제4데이터선들(DL1 내지 DL4)을 이용하여 데이터신호의 전달 경로를 설명한다. 도 17에서, 데이터 드라이버(D_IC)의 출력채널의 수는 네 개이고, 제2연결선(203)들은 네 개의 열들 사이에서 제1연결선(201)과 데이터선(DL)을 라우팅할 수 있다.
제1화소(PX1)들에 제1데이터신호(Dr)가 인가되고, 제2화소(PX2)들에 제2데이터신호(Dg)가 인가되고, 제3화소(PX3)들에 제3데이터신호(Db)가 인가되고, 제4화소(PX4)들에 제4데이터신호(Dw)가 인가될 수 있다. 제1열(C1)들의 제1데이터선(DL1)들로 제1데이터신호(Dr)가 인가될 수 있다. 제2열(C2)들의 제2데이터선(DL2)들로 제2데이터신호(Dg)가 인가될 수 있다. 제3열(C3)들의 제3데이터선(DL3)들로 제3데이터신호(Db)가 인가될 수 있다. 제4열(C4)들의 제4데이터선(DL4)들로 제4데이터신호(Dw)가 인가될 수 있다.
제1패드(P1)에 연결된 제4연결선(207_1)을 통해 제1데이터신호(Dr)가 제3열그룹(CG3)의 제1데이터선(DL1)으로 인가될 수 있다. 제2패드(P2)에 연결된 제4연결선(207_2)을 통해 제2데이터신호(Dg)가 제3열그룹(CG3)의 제2데이터선(DL2)으로 인가될 수 있다. 제3패드(P3)에 연결된 제4연결선(207_3)을 통해 제3데이터신호(Db)가 제3열그룹(CG3)의 제3데이터선(DL3)으로 인가될 수 있다. 제4패드(P4)에 연결된 제4연결선(207_4)을 통해 제4데이터신호(Dw)가 제3열그룹(CG3)의 제4데이터선(DL4)으로 인가될 수 있다.
제5패드(P5)에 연결된 제3연결선(205_1), 제1연결선(201_1) 및 제2연결선(203_1)을 통해 제1데이터신호(Dr)가 제2열그룹(CG2)의 제1데이터선(DL1)으로 인가될 수 있다. 제6패드(P6)에 연결된 제3연결선(205_2), 제1연결선(201_2) 및 제2연결선(203_2)을 통해 제2데이터신호(Dg)가 제2열그룹(CG2)의 제2데이터선(DL2)으로 인가될 수 있다. 제7패드(P7)에 연결된 제3연결선(205_3), 제1연결선(201_3) 및 제2연결선(203_3)을 통해 제3데이터신호(Db)가 제2열그룹(CG2)의 제3데이터선(DL3)으로 인가될 수 있다. 제8패드(P8)에 연결된 제3연결선(205_4), 제1연결선(201_4) 및 제2연결선(203_4)을 통해 제4데이터신호(Dw)가 제2열그룹(CG2)의 제4데이터선(DL4)으로 인가될 수 있다.
유사하게, 제9 내지 제16패드들(P9 내지 P16)로 인가되는 제1 내지 제4데이터신호(Dr, Dg, Db, Dw)는 제1 내지 제4연결선들(201, 203, 205, 207)을 통해 제4열그룹(CG4)과 제1열그룹(CG1)의 제1 내지 제4데이터선들(DL1 내지 DL4)로 인가될 수 있다.
도 18은 도 16의 화소 배열이 적용된 도 1의 C 부분의 다른 예를 개략적으로 도시한 평면도이다. 이하에서는 도 17과 동일한 구성의 상세한 설명은 생략한다.
도 18을 참조하면, 제4연결선(203')들 각각은 일단이 데이터선(DL)에 연결되고, 타단이 제1연결선(201)의 제3부분(201c)에 연결될 수 있다.
일 실시예에서, 도 12a에 도시된 바와 같이, 제2연결선(203')의 일단은 제1컨택부(CNT1)에서 제3절연층(114)의 컨택홀을 통해 데이터선(DL)에 전기적으로 연결될 수 있다. 제2연결선(203')의 타단은 제2컨택부(CNT2)에서 제3절연층(114) 및 제4절연층(115)의 컨택홀을 통해 제1연결선(201)의 제3부분(201c)에 전기적으로 연결될 수 있다. 제2연결선(203')은 커패시터(Cst)의 상부전극(CE2)의 물질과 동일한 물질을 포함할 수 있다.
다른 실시예에서, 도 12b에 도시된 바와 같이, 제2연결선(203')의 일단은 제1컨택부(CNT1)에서 제2절연층(113) 및 제3절연층(114)의 컨택홀을 통해 데이터선(DL)에 전기적으로 연결될 수 있다. 제2연결선(203')의 타단은 제2컨택부(CNT2)에서 제2절연층(113), 제3절연층(114) 및 제4절연층(115)의 컨택홀을 통해 제1연결선(201)의 제3부분(201c)에 전기적으로 연결될 수 있다. 제2연결선(203')은 커패시터(Cst)의 하부전극(CE1)의 물질과 동일한 물질을 포함할 수 있다.
또 다른 실시예에서, 도 12c에 도시된 바와 같이, 제2연결선(203')은 일단이 데이터선(DL)에 연결되고, 타단이 제2컨택부(CNT2)에서 제4절연층(115)의 컨택홀을 통해 제1연결선(201)의 제3부분(201c)에 전기적으로 연결될 수 있다. 제2연결선(203')은 데이터선(DL)이 주변영역(PA)으로 연장된 부분일 수 있다. 제2연결선(203')은 데이터선(DL)과 일체로 형성될 수 있다.
도 19는 본 발명의 일 실시예에 따른 표시패널을 포함하는 표시장치의 사시도이고, 도 20a 및 도 20b는 각각 도 19의 V-V'선에 따른 단면도들이다.
도 19를 참조하면, 표시장치(1)는 제1영역(OA), 제2영역인 표시영역(DA), 제1영역(OA)과 표시영역(DA) 사이의 중간영역(MA) 및 표시영역(DA)을 둘러싸는 주변영역(PA)을 포함한다. 표시장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 도 19는 표시영역(DA)의 내측에 하나의 제1영역(OA)이 배치된 것을 도시하며, 제1영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 제1영역(OA)은 도 20a 및 도 20b를 참조하여 후술할 컴포넌트가 배치되는 영역일 수 있다.
제1영역(OA)과 제2영역인 표시영역(DA) 사이에는 제3영역으로서 중간영역(MA)이 배치되며, 표시영역(DA)은 제4영역인 주변영역(PA)에 의해 둘러싸일 수 있다. 중간영역(MA) 및 주변영역(PA)은 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 중간영역(MA)은 표시영역(DA)에 의해 전체적으로 둘러싸이고, 표시영역(DA)은 주변영역(PA)에 의해 전체적으로 둘러싸일 수 있다.
표시영역(DA)은 대략 평면(flat)을 유지하는 상부 표시영역 및 상부 표시영역으로부터 연장되어 상부 표시영역에 연속하는 측면 표시영역들을 포함할 수 있다. 상부 표시영역은 라운드형의 코너들을 포함할 수 있다. 측면 표시영역들은 상부 표시영역의 4변들 중 적어도 하나의 변으로부터 연장된 표시영역들일 수 있다. 측면 표시영역들 각각은 소정 곡률로 휘어진 영역 및 대략 수직하게 휘어진 영역을 포함할 수 있다.
도 20a를 참조하면, 표시장치(1)는 표시패널(10), 표시패널(10) 상에 배치되는 입력감지층(40), 및 광학 기능층(50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 표시장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 종류의 전자 기기일 수 있다.
표시패널(10)은 도 1에 도시된 표시패널일 수 있다. 표시패널(10)은 도 21a 내지 도 22d를 참조하여 후술한다.
입력감지층(40)은 표시패널(10) 상에 위치할 수 있다. 입력감지층(40)은 외부의 입력, 예를 들어 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스 라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 표시패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예를 들어, 입력감지층(40)은 표시패널(10)을 형성하는 공정 이후에 연속적으로 형성될 수 있으며, 이 경우 입력감지층(40)은 표시패널(10)의 일부로 이해될 수 있으며, 입력감지층(40)과 표시패널(10) 사이에는 점착층이 개재되지 않을 수 있다. 도 20a에는 입력감지층(40)이 표시패널(10)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서, 입력감지층(40)은 광학 기능층(50) 위에 배치될 수 있다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입의 편광자는 연신형 합성수지 필름을 포함하고, 액정 코팅타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자의 보호필름이 반사 방지층의 베이스층으로 정의될 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
일 실시예에서, 광학 기능층(50)은 표시패널(10) 및/또는 입력감지층(40)을 형성하는 공정 이후에 연속적으로 형성될 수 있다. 이 경우, 광학 기능층(50) 표시패널(10) 및/또는 입력감지층(40) 사이에는 점착층이 개재되지 않을 수 있다.
표시패널(10), 입력감지층(40), 및/또는 광학 기능층(50)은 개구를 포함할 수 있다. 이와 관련하여, 도 20a에는 표시패널(10), 입력감지층(40), 및 광학 기능층(50)이 각각 제1 내지 제3개구(10H, 40H, 50H)를 포함하며, 제1 내지 제3개구(10H, 40H, 50H)들이 서로 중첩되는 것을 도시한다. 제1 내지 제3개구(10H, 40H, 50H)들은 제1영역(OA)에 대응하도록 위치한다. 다른 실시예로, 표시패널(10), 입력감지층(40), 및 광학 기능층(50) 중 하나 또는 그 이상은 개구를 포함하지 않을 수 있다. 예를 들어, 표시패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다. 또는, 표시패널(10), 입력감지층(40), 및 광학 기능층(50)은, 도 20b에 도시된 바와 같이 개구를 포함하지 않을 수 있다.
제1영역(OA)은 전술한 바와 같이 표시장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(20)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역, 등)일 수 있다. 컴포넌트(20)는 도 20a에 도시된 바와 같이 제1 내지 제3개구(10H, 40H, 50H) 내에 위치할 수 있다. 또는, 컴포넌트(20)는 도 20b에 도시된 바와 같이 표시패널(10)의 아래에 배치될 수 있다.
컴포넌트(20)는 전자요소를 포함할 수 있다. 예를 들어, 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예를 들어, 전자요소는 적외선 센서와 같이 빛을 출력하거나 또는/및 수신하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 제1영역(OA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.
다른 실시예로, 표시장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘과 같은 부재일 수 있다. 표시장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(20)가 윈도우(60)를 관통하여 외부로 노출될 수 있으며, 윈도우(60)는 제1영역(OA)에 대응하는 개구를 포함할 수 있다.
컴포넌트(20)는 전술한 바와 같이 표시패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다. 도 20a 및 도 20b에는 도시되지 않았으나 윈도우(60)와 광학 기능층(50) 사이에는 광학 투명 점착제 등이 위치할 수 있다.
도 21a 내지 도 21d는 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 단면도들이다.
도 21a를 참조하면, 표시패널(10)은 기판(100) 상에 배치된 표시층(400)을 포함한다. 표시층(400)은 기판(100)과 박막봉지층(500) 사이의 층들을 포함할 수 있다.
기판(100)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 기판(100)이 고분자 수지를 포함하는 경우 다층으로 형성될 수 있다. 예를 들어, 기판(100)은 도 21a의 확대도에 도시된 바와 같이, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다.
제1베이스층(101) 및 제2베이스층(103)은 각각 고분자 수지를 포함할 수 있다. 예를 들어, 제1베이스층(101) 및 제2베이스층(103)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 제1베이스층(101) 및 제2베이스층(103)은 투명한 고분자 수지를 포함할 수 있다.
제1배리어층(102) 및 제2배리어층(104)은 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘질화물, 실리콘산화물과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
표시층(400)은 복수의 화소들을 구비한다. 표시층(400)은 각 화소마다 배치되는 표시소자들을 포함하는 표시소자층(400A), 및 각 화소마다 배치되는 화소회로와 절연층들을 포함하는 화소회로층(400B)을 포함할 수 있다. 각 화소회로는 트랜지스터 및 스토리지 커패시터를 포함할 수 있으며, 각 표시소자는 유기발광다이오드(organic light-emitting diode, OLED)를 포함할 수 있다.
표시층(400)의 표시소자들은 박막봉지층(500)과 같은 봉지부재로 커버될 수 있으며, 박막봉지층(500)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 표시패널(10)이 고분자 수지를 포함하는 기판(100), 및 무기봉지층과 유기봉지층을 포함하는 박막봉지층(500)을 구비하는 경우, 표시패널(10)의 유연성(flexibility)을 향상시킬 수 있다.
표시패널(10)은 표시패널(10)을 관통하는 제1개구(10H)를 포함할 수 있다. 제1개구(10H)는 제1영역(OA)에 위치할 수 있으며, 이 경우 제1영역(OA)은 일종의 개구영역일 수 있다. 도 21a는 기판(100) 및 박막봉지층(500)이 각각 표시패널(10)의 제1개구(10H)에 대응하는 관통홀(100H, 500H)을 포함하는 것을 도시한다. 표시층(400)도 제1영역(OA)에 대응하는 관통홀(400H)을 포함할 수 있다.
다른 실시예로, 도 21b에 도시된 바와 같이 기판(100)은 제1영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 표시층(400)은 제1영역(OA)에 대응하는 관통홀(400H)을 포함할 수 있다. 박막봉지층(500)은 제1영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 다른 실시예로, 도 21c에 도시된 바와 같이 표시층(400)은 제1영역(OA)에 대응하는 관통홀(400H)을 포함하지 않을 수 있으며, 표시소자층(400A)은 제1영역(OA)에 위치하지 않는다.
도 21a 내지 도 21c에는 표시소자층(400A)이 제1영역(OA)에 배치되지 않은 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 21d에 도시된 바와 같이 제1영역(OA)에는 보조표시소자층(400C)이 위치할 수 있다. 보조표시소자층(400C)은 표시소자층(400A)의 표시소자와 다른 구조 또는/및 다른 방식으로 동작하는 표시소자를 포함할 수 있다.
일 실시예로, 표시소자층(400A)의 각 화소는 능동형 유기발광다이오드를 포함하고, 보조표시소자층(400C)은 각각 수동형 유기발광다이오드를 포함하는 화소들을 구비할 수 있다. 보조표시소자층(400C)이 수동형 유기발광다이오드의 표시요소를 포함하는 경우, 해당 수동형 유기발광다이오드 아래에는 화소회로를 이루는 구성요소들이 존재하지 않을 수 있다. 예를 들어, 화소회로층(400B) 중 보조표시소자층(400C) 아래의 부분은 트랜지스터 및 스토리지 커패시터를 포함하지 않는다.
또 다른 실시예로, 보조표시소자층(400C)은 표시소자층(400A)과 동일한 타입(예, 능동형 유기발광다이오드)의 표시요소를 포함할 수 있으나, 그 아래의 화소회로의 구조가 다를 수 있다. 예를 들어, 보조표시소자층(400C) 아래의 화소회로(예, 기판과 트랜지스터 사이에 차광막을 갖는 화소회로 등)는 표시소자층(400A) 아래의 화소회로와 다른 구조를 포함할 수 있다. 또는, 보조표시소자층(400C)의 표시소자들은 표시소자층(400A)의 표시소자들과 다른 제어 신호에 따라 동작할 수 있다. 보조표시소자층(400C)이 배치된 제1영역(OA)에는 비교적 높은 투과율을 요하지 않는 컴포넌트(예를 들어, 적외선 센서 등)가 배치될 수 있다. 이 경우, 제1영역(OA)은 컴포넌트 영역이자 보조 표시영역으로 이해될 수 있다.
도 22a 내지 도 22d는 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도들이다. 앞서 도 21a 내지 도 21d를 참조하여 설명한 표시패널(10)이 박막봉지층(500)을 구비하는 것과 달리, 도 22a 내지 도 22d의 표시패널(10')은 봉지기판(500A)과 실런트(540)를 포함할 수 있다.
도 22a 내지 도 22c에 도시된 바와 같이, 기판(100), 표시층(400), 및 봉지기판(500A) 중 하나 또는 그 이상은, 제1영역(OA)과 대응하는 관통홀(100H, 400H, 500AH)을 구비할 수 있다. 제1영역(OA)에는 표시소자층(400A)이 배치되지 않거나, 도 22d에 도시된 바와 같이 보조표시소자층(400C)이 배치될 수 있다. 보조표시소자층(400C)은 앞서 도 21d를 참조하여 설명한 바와 같다.
제2연결선(203) 없이 제1연결선(201)이 데이터선(DL)에 직접 연결되는 경우, 데이터 드라이버(D_IC)는 제1연결선(201)의 배열에 맞춰 데이터신호를 출력하여야 한다. 이 경우, 데이터 드라이버(D_IC)가 y방향을 따라 출력하는 제1 내지 제3데이터신호(Dr, Dg, Db)가 규칙적으로 반복되지 못하고 제1 내지 제3데이터신호(Dr, Dg, Db)의 시퀀스가 바뀔 수 있다. 이에 따라 데이터 드라이버(D_IC) 내에서 제1 내지 제3데이터신호(Dr, Dg, Db)에 대한 규칙적인 감마보정이 어렵고, 감마보정을 위한 데이터 드라이버(D_IC) 개발에 따른 원가 상승이 발생할 수 있다.
본 발명의 실시예들은 제2연결선(203)들을 이용하여 제1연결선(201)들 각각이 연결될 데이터선을 재라우팅할 수 있다. 제2연결선(203)들을 이용하여 제1연결선(201)들을 데이터 드라이버(D_IC)가 출력하는 제1 내지 제3데이터신호(Dr, Dg, Db)의 시퀀스에 맞게 제1 내지 제4데이터선들(DL1 내지 DL4)에 전기적으로 연결시킬 수 있다. 따라서, 데이터 드라이버(D_IC)가 출력하는 제1 내지 제3데이터신호(Dr, Dg, Db)의 시퀀스가 규칙적일 수 있어, 데이터 드라이버(D_IC)의 개발에 따른 원가 상승 없이 표시장치를 제조할 수 있다.
본 발명의 실시예들은 전술된 제2연결선(203)들의 배열에 한정되지 않으며, 제2연결선(203)들은 데이터 드라이버(D_IC)의 출력채널의 2배수로 제1연결선(201)과 데이터선(DL)을 라우팅할 수 있다. 예를 들어, 도 7 및 도 16의 화소 배열이 적용되는 표시장치(4개의 출력채널)에서 제2연결선(203)들은 8개의 인접한 열들 사이에서 제1연결선(201)과 데이터선(DL)을 라우팅할 수 있다. 도 13의 화소 배열이 적용되는 표시장치(3개의 출력채널)에서 제2연결선(203)들은 12개의 인접한 열들 사이에서 제1연결선(201)과 데이터선(DL)을 라우팅할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판;
    상기 표시영역에 배치되고, 상기 표시영역의 제1열을 따라 연장되며 상기 제1열에 배치된 제1부분, 상기 표시영역의 제2열을 따라 연장되며 상기 제2열에 배치된 제3부분 및 상기 제1부분과 상기 제3부분을 연결하는 제2부분을 포함하는 제1연결선; 및
    상기 주변영역에 배치되고, 상기 제1연결선의 제3부분 및 상기 표시영역의 제3열에 배치된 데이터선에 연결된 제2연결선;을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 제1연결선과 상기 제2연결선은 동일층에 배치된, 표시장치.
  3. 제1항에 있어서,
    상기 제1연결선과 상기 제2연결선은 서로 다른 층에 배치된, 표시장치.
  4. 제1항에 있어서,
    상기 데이터선과 상기 제1연결선은 서로 다른 층에 배치된, 표시장치.
  5. 제1항에 있어서,
    상기 데이터선과 상기 제2연결선은 서로 다른 층에 배치된, 표시장치.
  6. 제1항에 있어서,
    상기 데이터선과 상기 제2연결선은 동일층에 배치된, 표시장치.
  7. 제1항에 있어서,
    상기 주변영역에 배치되고, 상기 주변영역 내에 위치한 패드영역의 제1패드 및 상기 제1연결선의 제1부분에 연결된 제3연결선; 및
    상기 주변영역에 배치되고, 상기 패드영역의 제2패드 및 상기 제1열에 배치된 데이터선에 연결된 제4연결선;을 더 포함하는 표시장치.
  8. 제7항에 있어서,
    상기 제1패드와 상기 제2패드 사이에 적어도 하나의 패드가 더 배치된, 표시장치.
  9. 제7항에 있어서,
    상기 제1연결선과 상기 제3연결선은 동일층에 배치된, 표시장치.
  10. 제7항에 있어서,
    상기 제1열에 배치된 데이터선과 상기 제4연결선은 동일층에 배치된, 표시장치.
  11. 제1항에 있어서,
    상기 제1연결선의 상부 층에 배치된 화소전극;을 더 포함하는 표시장치.
  12. 제1항에 있어서,
    상기 제2열은 상기 제1열의 바로 인접한 열인, 표시장치.
  13. 제1항에 있어서,
    상기 제2열은 상기 제1열로부터 복수의 열들만큼 이격된, 표시장치.
  14. 제1항에 있어서,
    상기 제3열은 상기 제2열의 바로 인접한 열인, 표시장치.
  15. 제1항에 있어서,
    상기 제3열은 상기 제2열로부터 복수의 열들만큼 이격된, 표시장치.
  16. 제1항에 있어서,
    상기 주변영역에 배치되고, 상기 주변영역 내에 위치한 패드영역의 제1패드 및 상기 제1연결선의 제1부분에 연결된 제3연결선; 및
    상기 주변영역에 배치되고, 상기 패드영역의 제2패드 및 상기 표시영역의 제4열에 배치된 데이터선에 연결된 제4연결선;을 더 포함하는 표시장치.
  17. 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판;
    상기 표시영역에 배치된 복수의 데이터선들;
    상기 표시영역에 배치된 복수의 제1연결선들; 및
    상기 주변영역에 배치된 복수의 제2연결선들;을 포함하고,
    상기 제1연결선들 각각은,
    제1방향으로 연장되고 적어도 하나의 열만큼 이격된 제1부분과 제3부분 및 상기 제1방향과 상이한 제2방향으로 연장되고 상기 제1부분과 상기 제3부분을 연결하는 제2부분을 포함하고,
    상기 제2연결선들 각각은,
    상기 제1연결선들 중 하나의 제3부분 및 상기 제1연결선들 중 하나의 제3부분과 적어도 하나의 열만큼 이격된 열에 배치된 데이터선에 연결된, 표시장치.
  18. 제17항에 있어서,
    상기 제2연결선들은 상기 제1연결선들과 다른 층에 배치된, 표시장치.
  19. 제17항에 있어서,
    상기 제2연결선들 각각은 상기 제1연결선들 각각이 상기 주변영역으로 방향을 바꾸며 연장된 부분인, 표시장치.
  20. 제17항에 있어서,
    상기 주변영역에 배치된 복수의 제3연결선들; 및
    상기 주변영역에 배치된 복수의 제4연결선들;을 더 포함하고,
    상기 제3연결선들 각각은,
    상기 주변영역 내에 위치하는 패드영역의 제1패드 및 상기 제1연결선들 중 하나의 제1부분에 연결되고,
    상기 제4연결선들 각각은,
    상기 주변영역에 배치되고, 상기 패드영역의 제2패드 및 상기 데이터선들 중 하나의 데이터선에 연결된, 표시장치.
KR1020190065474A 2019-06-03 2019-06-03 표시장치 KR20200139301A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190065474A KR20200139301A (ko) 2019-06-03 2019-06-03 표시장치
US16/846,170 US10985233B2 (en) 2019-06-03 2020-04-10 Display device
EP20171448.2A EP3748425B1 (en) 2019-06-03 2020-04-27 Display device
CN202010487730.4A CN112038367A (zh) 2019-06-03 2020-06-02 显示设备
US17/220,831 US11683965B2 (en) 2019-06-03 2021-04-01 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190065474A KR20200139301A (ko) 2019-06-03 2019-06-03 표시장치

Publications (1)

Publication Number Publication Date
KR20200139301A true KR20200139301A (ko) 2020-12-14

Family

ID=70464943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190065474A KR20200139301A (ko) 2019-06-03 2019-06-03 표시장치

Country Status (4)

Country Link
US (2) US10985233B2 (ko)
EP (1) EP3748425B1 (ko)
KR (1) KR20200139301A (ko)
CN (1) CN112038367A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200144171A (ko) * 2019-06-17 2020-12-29 삼성디스플레이 주식회사 표시 장치
KR20210078629A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433109B1 (ko) 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101749161B1 (ko) 2010-12-29 2017-06-21 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
KR101903568B1 (ko) 2012-07-19 2018-10-04 삼성디스플레이 주식회사 표시 장치
KR102378551B1 (ko) * 2015-06-25 2022-03-25 삼성디스플레이 주식회사 표시 장치
KR102512231B1 (ko) * 2015-09-02 2023-03-22 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
WO2017127563A1 (en) * 2016-01-21 2017-07-27 Groturbel Research Llc Power and data routing structures for organic light-emitting diode displays
KR102525124B1 (ko) * 2016-04-05 2023-04-26 삼성디스플레이 주식회사 표시 장치
KR102457244B1 (ko) * 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
KR20180018960A (ko) 2016-08-12 2018-02-22 삼성디스플레이 주식회사 표시 장치
KR101922075B1 (ko) 2016-10-31 2018-11-26 엘지디스플레이 주식회사 디스플레이 장치
JP6152464B1 (ja) 2016-11-05 2017-06-21 株式会社セレブレクス 狭額縁ディスプレイモジュール及びデータ出力装置
KR102582059B1 (ko) 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102326386B1 (ko) 2017-05-11 2021-11-15 삼성디스플레이 주식회사 표시 장치
CN107065336B (zh) 2017-06-13 2020-05-01 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
US10629634B1 (en) * 2018-12-05 2020-04-21 Au Optronics Corporation Pixel array substrate

Also Published As

Publication number Publication date
EP3748425A1 (en) 2020-12-09
CN112038367A (zh) 2020-12-04
US20200381506A1 (en) 2020-12-03
EP3748425B1 (en) 2022-06-22
US20210225991A1 (en) 2021-07-22
US11683965B2 (en) 2023-06-20
US10985233B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
US11839121B2 (en) Display panel
EP3748682B1 (en) Display apparatus having extended connecting lines
KR20240013257A (ko) 표시 패널
US20220115480A1 (en) Display device
US11631729B2 (en) Display device
US11538888B2 (en) Display panel including a shield layer and display device including the same
CN111668260A (zh) 显示面板
KR20210064498A (ko) 표시장치
KR20200129222A (ko) 표시 장치
US11683965B2 (en) Display device
KR20200136546A (ko) 표시장치
US11309375B2 (en) Display panel
KR20220060022A (ko) 표시 장치 및 이를 구비한 전자 기기
KR20210087611A (ko) 표시 장치
KR20210084743A (ko) 디스플레이 장치
CN219108128U (zh) 显示面板和电子设备
KR20230006692A (ko) 표시 장치
KR20240077529A (ko) 표시 장치
KR20230168648A (ko) 표시 패널 및 이를 구비한 전자 기기
KR20220102194A (ko) 표시 장치
KR20220020478A (ko) 표시장치
CN117096142A (zh) 显示面板和包括该显示面板的电子设备