KR20200120511A - 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법 - Google Patents

실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법 Download PDF

Info

Publication number
KR20200120511A
KR20200120511A KR1020200037512A KR20200037512A KR20200120511A KR 20200120511 A KR20200120511 A KR 20200120511A KR 1020200037512 A KR1020200037512 A KR 1020200037512A KR 20200037512 A KR20200037512 A KR 20200037512A KR 20200120511 A KR20200120511 A KR 20200120511A
Authority
KR
South Korea
Prior art keywords
single crystal
gap size
silicon single
defect
manufacturing
Prior art date
Application number
KR1020200037512A
Other languages
English (en)
Other versions
KR102353877B1 (ko
Inventor
잇페이 시모자키
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20200120511A publication Critical patent/KR20200120511A/ko
Application granted granted Critical
Publication of KR102353877B1 publication Critical patent/KR102353877B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/22—Stabilisation or shape controlling of the molten zone near the pulled crystal; Controlling the section of the crystal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실리콘 단결정의 갭 사이즈 결정 방법은, 실리콘 단결정의 결함 분포와 인상 속도의 관계를 시뮬레이션하고, 시뮬레이션 결과에 기초하여 무결함 영역만을 갖는 실리콘 단결정이 얻어지는 인상 속도의 마진을 특정하고, 시뮬레이션에서 얻어진 결함 분포를 수치화한 값과 시뮬레이션에서 얻어진 인상 속도의 마진과 갭 사이즈의 제1 관계 및, 평가용의 실리콘 단결정의 결함 분포를 수치화한 값과 평가용의 실리콘 단결정의 제조 시의 갭 사이즈의 제2 관계에 기초하여, 평가용의 실리콘 단결정의 제조 시의 인상 속도의 마진을 추정하고, 이 추정한 인상 속도의 마진보다도 커지는 바와 같은 갭 사이즈를 결정한다.

Description

실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법{METHOD OF DETERMINING GAP SIZE IN MANUFACTURING SILICON SINGLE CRYSTAL, AND METHOD OF MANUFACTURING SILICON SINGLE CRYSTAL}
본 발명은, 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법에 관한 것이다.
반도체 디바이스의 기판으로서 이용되는 실리콘 웨이퍼는, 일반적으로 초크랄스키법(이하, 「CZ법」이라고 하는 경우가 있음)에 의해 육성된 실리콘 단결정으로부터 잘라내어져, 연마, 열처리 등의 공정을 거쳐 제조된다.
실리콘 단결정의 결함 분포는, 일반적으로, 결정 중심에서 외연까지의 거리를 가로축으로 하고, 실리콘 단결정의 인상 속도 V를, 인상 직후에 있어서의 실리콘 단결정의 성장 방향의 온도 구배 G로 나눈 값을 세로축으로 한 도면으로 나타낼 수 있다. 온도 구배 G는, CZ로(爐)의 핫 존 구조의 열적 특성에 의해, 실리콘 단결정의 인상의 진행 중에 있어서, 대체로 일정하다고 간주된다. 이 때문에, 인상 속도 V를 조정함으로써, V/G를 제어할 수 있다.
전술한 바와 같은 결함 분포도에는, 주로, COP(Crystal Originated Particle) 영역, OSF(Oxidation induced Stacking Fault: 산소 유기 적층 결함) 영역, Pv 영역, Pi 영역, L/D(Large Dislocation) 영역이 나타난다.
COP는, 실리콘 단결정 육성 시에 결정 격자를 구성해야 할 원자가 결여된 공공의 응집체이다.
OSF 영역은, COP 영역에 인접하고 있고, 고온(일반적으로는 1000℃ 내지 1200℃)에서 열산화 처리한 경우, OSF핵이 OSF로서 현재화(顯在化)한다.
Pv 영역은, OSF 영역에 인접하고 있고, 공공형(空孔型) 점 결함이 우세한 무결함 영역이다. Pv 영역은, as-grown 상태로 산소 석출핵을 포함하고 있어, 열처리를 실시한 경우, 산소 석출물(BMD)이 발생하기 쉽다.
Pi 영역은, Pv 영역에 인접하고 있고, 격자 간 실리콘형 점 결함이 우세한 무결함 영역이다. Pi 영역은, as-grown 상태로 거의 산소 석출핵을 포함하고 있지 않아, 열처리를 실시해도 BMD가 발생하기 어렵다.
L/D는, 결정 격자 간에 과잉으로 취입된 격자 간 실리콘의 응집체이고, 전위를 수반하는 결함이다(전위 클러스터). L/D 영역은, Pi 영역에 인접하고 있다.
최근, 전체면에 결함이 존재하지 않는 실리콘 웨이퍼의 요구가 강해지고 있으며, 이러한 실리콘 웨이퍼를 얻을 수 있는 실리콘 단결정의 제조 방법이 검토되어 있다(예를 들면, 문헌 1: 일본공개특허공보 평11-199386호 참조).
문헌 1에는, OSF 영역과, 그의 외측에 위치하는 N-영역(Pv 영역 및 Pi 영역만으로 구성되는 무결함 영역)을 포함하는 범위의 인상 속도 V나 온도 구배 G로 실리콘 단결정을 인상하는 것이 개시되어 있다.
그러나, 문헌 1과 같은 구성에서는, 실리콘 웨이퍼에 OSF 영역이 적잖이 존재하고 있고, 아래에 기술하는 협의의 의미의 무결함의 실리콘 단결정을 얻을 수는 없다.
일본공개특허공보 평11-199386호
본 발명의 목적은, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있는 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법을 제공하는 것에 있다.
무결함 영역이란, 광의의 의미로는, FPD(Flow Pattern Defect) 영역 및 L/D 영역을 제외한 영역이고, 협의의 의미로는, Pv 영역 및 Pi 영역만으로 구성되는 영역을 의미한다. 마찬가지로, 무결함의 실리콘 웨이퍼란, 광의의 의미로는, FPD(Flow Pattern Defect) 영역 및 L/D 영역이 면 내에 존재하지 않는 실리콘 웨이퍼를 의미하고, 협의의 의미로는, Pv 영역 및 Pi 영역만으로 구성되는 실리콘 웨이퍼를 의미한다. 무결함 영역만이 존재하는 실리콘 웨이퍼란, 광의의 의미의 무결함 실리콘 웨이퍼 혹은 협의의 의미의 무결함 실리콘 웨이퍼 중 어느 것이라도 좋다.
본 발명의 갭 사이즈 결정 방법은, 실리콘 융액을 수용하는 도가니와, 상기 실리콘 융액으로부터 실리콘 단결정을 인상하는 인상부와, 인상 중의 실리콘 단결정을 둘러싸도록 상기 도가니의 상방에 배치된 열 차폐체를 구비한 인상 장치를 이용한 실리콘 단결정의 제조 시에 있어서의 상기 열 차폐체의 하단과 상기 실리콘 융액 표면의 갭 사이즈 결정 방법으로서, 상기 갭 사이즈마다, 상기 실리콘 단결정의 결함 분포와 상기 실리콘 단결정의 인상 속도의 관계를 시뮬레이션하는 공정과, 상기 시뮬레이션의 결과에 기초하여, 무결함 영역만을 갖는 상기 실리콘 단결정이 얻어지는 인상 속도의 마진을 특정하는 공정과, 상기 시뮬레이션에서 얻어진 결함 분포를 수치화하고, 이 결함 분포의 값과 상기 시뮬레이션에서 얻어진 인상 속도의 마진과 상기 갭 사이즈의 제1 관계를 특정하는 공정과, 상기 인상 장치를 이용하여 제조된 평가용의 실리콘 단결정의 결함 분포를 상기 시뮬레이션에서 얻어진 결함 분포와 동일한 방법으로 수치화하고, 이 결함 분포의 값과 상기 평가용의 실리콘 단결정의 제조 시의 상기 갭 사이즈의 제2 관계를 특정하는 공정과, 상기 제1 관계와 상기 제2 관계에 기초하여, 상기 평가용의 실리콘 단결정의 제조 시의 인상 속도의 마진을 추정하고, 이 추정한 인상 속도의 마진보다도 커지는 바와 같은 상기 갭 사이즈를 결정하는 공정을 실시하는 것을 특징으로 한다.
무결함 영역만을 갖는 실리콘 단결정이 얻어지는 인상 속도의 마진(이하, 「무결함 마진」이라고 하는 경우가 있음)은, 갭 사이즈에 따라 변화한다. 무결함 마진이란, 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼 전체면이 무결함 영역이 되는 실리콘 단결정 인상 속도의 상한값과 하한값의 차를 의미한다.
또한, 무결함 영역이란, 전술한 바와 같이, 광의의 의미의 무결함 영역 혹은 협의의 의미의 무결함 영역 중 어느 것이라도 좋다. 이하, 무결함 영역을, 협의의 의미의 무결함 영역으로 하여 본 발명을 설명한다.
무결함 마진이 가장 커지는 갭 사이즈는, 시뮬레이션으로 구할 수 있다. 또한, 시뮬레이션은, 수치 계산에 의한 컴퓨터 시뮬레이션 외에, 실험에 의한 시뮬레이션도 포함한다.
이 구한 갭 사이즈를 인상 장치에 적용하면, 무결함 마진이 가장 커지는 제조 조건이 되어야 하겠지만, 실제는, 핫 존의 구성 부재의 열화 등에 의해 열 환경이 시뮬레이션과는 상이한 상태가 되어 버려, 무결함 마진이 가장 커지지 않는 경우가 있다. 이 경우, 제조 중에 인상 속도가 변화하면, 인상 속도가 무결함 마진의 범위 외가 되어 버려, 결함 영역을 갖는 실리콘 단결정이 제조될 우려가 있다.
본 발명에서는, 시뮬레이션 결과에 기초하는 제1 관계와, 평가용의 실리콘 단결정의 결함 분포에 기초하는 제2 관계를 이용하여, 평가용의 실리콘 단결정을 제조했을 때의 무결함 마진의 크기를 추정하고, 이 추정한 크기보다도 무결함 마진을 크게 하는 갭 사이즈를 결정한다. 따라서, 이 제조 갭 사이즈를 사용함으로써, 평가용의 실리콘 단결정 제조 시보다도 무결함 마진이 큰 상태에서, 실리콘 단결정을 제조할 수 있다. 그 결과, 인상 속도가 변화해도, 인상 속도가 무결함 마진의 범위 외가 되어 버리는 것을 억제할 수 있어, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있다.
본 발명의 갭 사이즈 결정 방법에 있어서, 상기 실리콘 단결정으로부터 얻어지는 웨이퍼면 내의 원 형상 결함 영역의 반경 및 링 형상 결함 영역의 폭, 또는, 상기 반경 및 상기 폭에 대응하는 단결정 반경 방향의 결함 분포에 의해, 상기 결함 분포의 수치화가 행해지는 것이 바람직하다.
본 발명에 의하면, 열처리에 의해 시각적으로 확인할 수 있는 OSF나 산소 석출물(BMD)에 기초하여, 결함 분포를 용이하게 수치화할 수 있다.
본 발명의 갭 사이즈 결정 방법에 있어서, 상기 결함 분포를 수치화한 값이, 무차원 값인 것이 바람직하다.
본 발명의 갭 사이즈 결정 방법에 있어서, 상기 결함 분포가, OSF 영역의 분포 또는 Pv 영역의 분포인 것이 바람직하다.
본 발명에 의하면, 열처리에 의해 시각적으로 확인할 수 있는 OSF나 산소 석출물(BMD)에 기초하여, 평가용의 실리콘 단결정 제조 시보다도 무결함 마진을 크게 하는 갭 사이즈를 용이하게 결정할 수 있다.
본 발명의 갭 사이즈 결정 방법에 있어서, 상기 결함 분포를 수치화한 값이, 원 형상 OSF 영역의 반경과 링 형상 OSF 영역의 폭의 비, 또는, 원 형상 Pv 영역의 반경과 링 형상 Pv 영역의 폭의 비인 것이 바람직하다.
본 발명에 의하면, 원 형상의 OSF 영역이나 Pv 영역의 반경과, 링 형상의 OSF 영역이나 Pv 영역의 폭의 비, 또는, 원 형상 Pv 영역의 반경과 링 형상 Pv 영역의 폭의 비에 기초하여, 결함 분포를 용이하게 수치화할 수 있다.
본 발명의 실리콘 단결정의 제조 방법은, 전술의 갭 사이즈 결정 방법에 의해 결정된 갭 사이즈를 이용하여 실리콘 단결정을 제조하는 것을 특징으로 한다.
본 발명에 의하면, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있는 실리콘 단결정을 제조할 수 있다.
본 발명의 실리콘 단결정의 제조 방법에 있어서, 상기 갭 사이즈 결정 방법은, 상기 인상 속도의 마진이 가장 커지도록 상기 갭 사이즈를 결정하는 것이 바람직하다.
본 발명에 의하면, 인상 속도의 변화 허용값을 최대로 할 수 있어, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있다.
도 1은, 본 발명의 관련 기술 및 일 실시 형태에 따른 인상 장치의 개략도이다.
도 2는, 상기 일 실시 형태에 있어서의 실리콘 단결정의 제조 방법의 플로우 차트이다.
도 3은, 실리콘 단결정의 인상 속도와 결함 분포의 관계의 일 예를 나타내는 개략도이다.
도 4는, 실리콘 단결정의 인상 속도와 결함 분포의 관계의 일 예를 나타내는 개략도이다.
도 5는, 인상 속도와 링 형상 및 디스크 형상의 OSF 영역의 존재 상황의 관계를 나타내는 설명도이다.
도 6은, 시뮬레이션 결과에 기초하는 OSF 영역의 디스크 반경과 디스크 링 비율의 관계를 나타내는 그래프이다.
도 7은, 시뮬레이션 결과 및 가(假)갭 사이즈를 이용한 평가용의 실리콘 단결정의 제조 실적에 기초하는 OSF 영역의 디스크 반경과 디스크 링 비율의 관계를 나타내는 그래프이다.
도 8은, 본 발명의 변형예에 있어서의 인상 속도와 링 형상 및 디스크 형상의 Pv 영역의 존재 상황의 관계를 나타내는 설명도이다.
도 9는, 본 발명의 실시예에 있어서의 실험 1의 결과로서, 시뮬레이션 결과 및 제조 갭 사이즈를 이용한 평가용의 실리콘 단결정의 제조 실적에 기초하는 OSF 영역의 디스크 반경과 디스크 링 비율의 관계를 나타내는 그래프이다.
도 10은, 상기 실시예에 있어서의 실험 2의 결과로서, 실험예 1, 2의 수율 효과를 나타내는 그래프이다.
(발명의 실시 형태)
(본 발명의 관련 기술)
우선, 본 발명의 관련 기술을 도면에 기초하여 설명한다.
도 1에 나타내는 바와 같이, 실리콘 단결정(SM)의 인상 장치(1)는, CZ법(Czochralski법)에 이용되는 장치로서, 장치 본체(2)를 구비하고 있다.
장치 본체(2)는, 챔버(21)와, 이 챔버(21) 내에 배치된 도가니(22)와, 이 도가니(22)를 가열하는 히터(23)와, 인상부(24)와, 열 차폐체(25)와, 단열재(26)와, 도가니 구동부(27)를 구비하고 있다.
또한, 인상 장치(1)는, 이점쇄선으로 나타내는 바와 같이, MCZ(Magnetic field applied Czochralski)법에 이용되는 장치로서, 챔버(21)의 외측에 있어서 도가니(22)를 사이에 두고 배치된 한 쌍의 전자 코일(28)을 갖고 있어도 좋다.
챔버(21)의 상부에는, Ar 가스 등의 불활성 가스를 챔버(21) 내에 도입하는 가스 도입구(21A)가 형성되어 있다. 챔버(21)의 하부에는, 챔버(21) 내의 기체를 배출하는 가스 배기구(21B)가 형성되어 있다. 챔버(21)의 내면에는, 단열재(26)가 형성되어 있다.
도가니(22)는, 실리콘을 융해하여 실리콘 융액(M)으로 하는 것이다. 도가니(22)는, 석영 도가니(221)와, 이 석영 도가니(221)를 수용하는 흑연 도가니(222)를 구비하고 있다. 석영 도가니(221)는, 1개 혹은 복수의 실리콘 단결정(SM)을 육성할 때마다 교환된다. 한편, 흑연 도가니(222)는, 실리콘 단결정(SM)을 1개 제조할 때마다는 교환되지 않고, 석영 도가니(221)를 적절히 지지할 수 없게 되었다고 생각된 시점에서 교환된다.
히터(23)는, 도가니(22)의 주위에 배치되어 있고, 도가니(22) 내의 실리콘을 융해한다. 또한, 도가니(22)의 하방에, 이점쇄선으로 나타내는 바와 같은 보텀 히터(231)를 추가로 형성해도 좋다.
인상부(24)는, 일단에 종결정(SC)이 부착되는 케이블(241)과, 이 케이블(241)을 승강 및 회전시키는 인상 구동부(242)를 구비하고 있다.
열 차폐체(25)는, 실리콘 단결정(SM)을 둘러싸도록 형성되고, 히터(23)로부터 상방을 향하여 방사되는 복사열을 차단한다.
도가니 구동부(27)는, 흑연 도가니(222)를 하방으로부터 지지하는 지지축(271)을 구비하고, 도가니(22)를 소정의 속도로 회전 및 승강시킨다.
또한, 인상 장치(1)에 있어서의 핫 존은, 챔버(21), 도가니(22), 히터(23), 케이블(241), 열 차폐체(25), 단열재(26), 지지축(271), 실리콘 융액(M), 실리콘 단결정(SM) 등이다.
[실시 형태]
〔실리콘 단결정의 제조 방법〕
다음으로, 본 발명의 일 실시 형태에 따른 실리콘 단결정(SM)의 제조 방법에 대해서 설명한다.
또한, 본 실시 형태에서는, 원통 연삭 후의 직동부(直胴部)의 직경이 300㎜인 실리콘 단결정(SM)을 제조하는 경우를 예시하지만, 원통 연삭 후의 직경은 200㎜나 450㎜ 혹은 다른 크기라도 좋다. 또한, 저항률 조정용의 도펀트를 실리콘 융액(M)에 첨가해도 좋고, 하지 않아도 좋다.
실리콘 단결정(SM)의 제조 방법은, 도 2에 나타내는 바와 같이, 실리콘 단결정(SM)의 제조 시에 있어서의 갭 사이즈 결정 방법을 실시하는 공정(스텝 S1)과, 이 결정 방법으로 결정된 제조 갭 사이즈를 적용하여 제품용의 실리콘 단결정(SM)을 제조하는 공정(스텝 S2: 제조 공정)을 실시한다. 이하, 각 공정에 대해서 상세하게 설명한다.
갭 사이즈 결정 방법을 실시하는 공정에 있어서, 우선, 열 차폐체(25)의 하단과 실리콘 융액(M) 표면의 갭(GP)의 사이즈(이하, 갭(GP)의 사이즈를 「갭 사이즈」라고 함)마다, 실리콘 단결정(SM)의 결함 분포와 실리콘 단결정(SM)의 인상 속도의 관계를 시뮬레이션한다(스텝 S11: 시뮬레이션 공정).
또한, 갭 사이즈란, 실리콘 단결정(SM)의 제조 시에 있어서의 열 차폐체(25)의 하단과 실리콘 융액(M) 표면의 사이의 거리이다.
시뮬레이션 공정은, 적어도 실리콘 단결정(SM)의 직동부(SM1)에 대해서 행한다. 인상 중의 실리콘 단결정(SM)의 열 이력의 변화 등의 영향에 의해, 동일한 갭 사이즈에서도, 직동부(SM1)의 길이 방향의 위치에 따라서, 결함 분포는 상이해져 버린다. 이 때문에, 시뮬레이션 공정은, 직동부(SM1)를 길이 방향을 따르는 복수 개소에 대해서 행하는 것이 바람직하다. 본 실시 형태에서는, 직동부(SM1)를 길이 방향으로 3등분한 영역에 대해서, 시뮬레이션 공정을 행한다. 3등분한 영역 중, 인상 방향의 상단 영역을 톱 영역, 중앙 영역을 미들 영역, 하단 영역을 보텀 영역이라고 한다.
이 시뮬레이션 공정에 의해, 실리콘 단결정(SM)의 중심으로부터 거리를 가로축으로 하고, 인상 속도 V를 세로축으로 한 결함 분포를 얻을 수 있다. 직동부(SM1)에 있어서의 갭 사이즈만이 상이한 시뮬레이션 결과의 일 예를, 도 3 및 도 4에 나타낸다. 또한, 도 3∼도 5에 있어서, 가로축의 좌단은 실리콘 단결정(SM)의 중심 위치를 나타내고, 우단은 외연 위치를 나타낸다. 또한, 도 3∼도 7은, 실리콘 단결정(SM)의 미들 영역에 관한 도면이다.
시뮬레이션 공정은, 수치 계산에 의한 컴퓨터 시뮬레이션 외에, 실험에 의한 시뮬레이션으로 할 수 있다. 시뮬레이션에 드는 비용이나 시간을 절약할 수 있는, 수치 계산에 의한 컴퓨터 시뮬레이션이 바람직하다.
다음으로, 시뮬레이션 공정의 결과에 기초하여, 도 3 및 도 4에 나타내는 바와 같은 무결함 마진을 특정한다(스텝 S12: 무결함 마진 특정 공정). 무결함 마진이란, 무결함 영역만을 갖는 실리콘 단결정(SM)이 얻어지는 인상 속도의 마진을 의미한다. 무결함 마진은, OSF 영역과 무결함 영역의 OSF-Pv 경계선의 가장 낮은 위치에서, 무결함 영역과 L/D 영역의 Pi-L/D 경계선의 가장 높은 위치까지의 범위이다.
이 후, 시뮬레이션 공정에서 얻어진 결함 분포를 수치화하고, 이 결함 분포의 값과, 무결함 마진 특정 공정에서 특정된 무결함 마진과, 갭 사이즈의 제1 관계를 특정한다(스텝 S13: 제1 관계 특정 공정).
본 실시 형태에서는, 우선, 무결함 마진이 최대가 되는 갭 사이즈(이하, 무결함 마진이 최대가 되는 갭 사이즈를, 「가(假)갭 사이즈」라고 하는 경우가 있음)를 특정한다. 무결함 마진은, 갭 사이즈에 따라 변화하고, 예를 들면 갭 사이즈를 가로축으로 하고, 무결함 마진의 크기를 세로축으로 한 그래프를 작성한 경우, 산(山)형의 그래프가 된다. 즉, 무결함 마진이 최대가 되는 갭 사이즈는, 1개뿐이다. 그래서, 동일한 개소에 대해서 갭 사이즈만을 변경한 복수의 시뮬레이션 결과에 기초하여, 가갭 사이즈를 특정한다.
다음으로, 예를 들면, 도 5에 나타내는 바와 같은 갭 사이즈가 가갭 사이즈의 결함 분포에 기초하여, OSF 영역이 존재하는 바와 같은 속도 V1로 실리콘 단결정(SM)을 인상한 경우의 OSF 영역의 발생 상황을 파악한다. 이 실리콘 단결정(SM)으로부터 얻어지는 실리콘 웨이퍼에는, 그의 중심을 포함하는 디스크 형상(원 형상)의 OSF 영역이 존재한다. 이 디스크 형상의 OSF 영역의 외측에는, 무결함 영역을 사이에 두고 링 형상의 OSF 영역이 존재한다.
다음으로, 디스크 형상의 OSF 영역의 반경 및 링 형상의 OSF 영역의 폭을, 각각 디스크 반경, 링 폭으로서 구한다. 또한, OSF 영역이 존재하는 바와 같은 다른 인상 속도로 실리콘 단결정(SM)을 제조한 경우의 디스크 반경, 링 폭을 구한다. 즉, 시뮬레이션 공정에서 얻어진 결함 분포를 수치화한다.
또한, 갭 사이즈가 가갭 사이즈보다 1㎜ 큰 경우의 결함 분포, 가갭 사이즈보다 1㎜ 작은 경우의 결함 분포에 기초하여, 각각 복수씩의 인상 속도로 인상한 경우의 디스크 반경, 링 폭을 구한다.
그리고, 도 5에 나타내는 결함 분포에 기초하여, 도 6에 나타내는 바와 같은, 디스크 반경을 가로축으로 하고, 링 폭을 디스크 반경으로 나눈 디스크 링 비율을 세로축으로 한 비교 데이터를 작성한다. 이 비교 데이터는, 시뮬레이션에서 얻어진 결함 분포를 수치화한 값(디스크 반경, 디스크 링 비율)과, 시뮬레이션에서 얻어진 무결함 마진(최대의 무결함 마진)과, 갭 사이즈(가갭 사이즈, 가갭 사이즈±1㎜)의 제1 관계를 나타낸다.
이 비교 데이터의 작성은, 톱 영역, 미들 영역, 보텀 영역의 각각에 대해서 행한다. 비교 데이터의 작성은, 컴퓨터가 행해도 좋고, 작업자가 행해도 좋다.
다음으로, 인상 장치(1)의 갭 사이즈를 가갭 사이즈로 설정하여, 평가용의 실리콘 단결정(SM)을 제조한다(스텝 S14: 평가용 단결정 제조 공정).
평가용 단결정 제조 공정은, 톱 영역, 미들 영역, 보텀 영역을 제조할 때에, 갭 사이즈를 각 영역에 대응한 가갭 사이즈로 설정하면서, 인상 속도를 각 영역에 링 형상 및 디스크 형상의 OSF 영역이 존재하는 바와 같은 속도로 설정하여 행한다. 링 형상 및 디스크 형상의 OSF 영역이 존재하는 바와 같은 속도로서, 예를 들면, 도 5에 나타내는 바와 같은, 갭 사이즈가 가갭 사이즈의 결함 분포에 기초하여, OSF 영역이 존재하는 바와 같은 속도 V1 등을 설정해도 좋고, 과거의 제조 실적에 기초하여 설정해도 좋다.
본 실시 형태에서는, 링 형상 및 디스크 형상의 OSF 영역이 존재하는 바와 같은 복수의 평가용의 실리콘 단결정(SM)을 제조한다.
다음으로, 평가용의 실리콘 단결정의 결함 분포를 시뮬레이션에서 얻어진 결함 분포와 동일한 방법으로 수치화하고, 이 결함 분포의 값과, 평가용의 실리콘 단결정의 제조 시의 갭 사이즈의 제2 관계를 특정한다(스텝 S15: 제2 관계 특정 공정).
본 실시 형태에서는, 우선, 평가용의 실리콘 단결정(SM)의 직동부(SM1)로부터 실리콘 웨이퍼를 취득하고, OSF 영역을 현재화시키는 처리를 행한다. 이 현재화 처리로서는, 1000℃의 산소 분위기에서 3시간의 열처리를 행한 후, 추가로, 1150℃의 산소 분위기에서 2시간의 열처리를 행하는 것을 예시할 수 있다. 이 후, 현재화한 OSF 영역의 링 폭 및 디스크 반경을 측정한다. 이상의 처리를, 복수의 평가용의 실리콘 단결정(SM)에 있어서의 각 영역으로부터 취득한 실리콘 웨이퍼에 대하여 행한다. 또한, 각 영역으로부터 취득하는 실리콘 웨이퍼의 매수는, 1매씩이라도 좋고, 복수매씩이라도 좋다. 또한, 평가용의 실리콘 단결정(SM)을 1개만 제조하고, 이 실리콘 단결정(SM)으로부터 복수의 실리콘 웨이퍼를 취득해도 좋다.
그리고, 각 실리콘 웨이퍼의 측정 결과에 기초하는 디스크 반경 및 디스크 링 비율의 관계를 특정한다. 즉, 평가용의 실리콘 단결정(SM)의 결함 분포를 수치화한 값(디스크 반경, 디스크 링 비율)과, 평가용의 실리콘 단결정(SM) 제조 시의 갭 사이즈의 제2 관계를 특정한다.
이 후, 제1 관계와 제2 관계에 기초하여, 평가용의 실리콘 단결정(SM) 제조 시의 무결함 마진을 추정하고, 이 추정한 무결함 마진보다도 커지는 바와 같은 제조 갭 사이즈를 결정한다(스텝 S16: 제조 갭 사이즈 결정 공정).
본 실시 형태에서는, 우선, 비교 데이터로 나타나는 제1 관계와, 제2 관계를 비교하여, 평가용의 실리콘 단결정(SM)의 제조 시에 무결함 마진이 가장 큰 상태였는지 아닌지를 판정한다. 이 비교되는 양자는, OSF의 발생 상황에 기초하여 얻어진 데이터인 점에서, 시뮬레이션 결과 및 평가용의 실리콘 단결정(SM)의 결함 분포에 대응하고 있다.
예를 들면, 도 7에 나타내는 바와 같이, 도 6의 비교 데이터상에, 각 실리콘 웨이퍼에 있어서의 OSF 영역의 측정 결과(제조 실적(제2 관계))를 플롯한다. 동일한 제조 조건으로 실리콘 단결정(SM)을 제조하면, 이들로부터 취득한 실리콘 웨이퍼의 OSF 영역의 측정 결과는, 동일하게 될 것이지만, 실제로는, 측정 오차나 인상 속도의 편차 등에 의해, 도 7에 나타내는 바와 같이 상이한 경우가 있다.
그리고, 이 측정 결과가 가갭 사이즈에 있어서의 비교 데이터와 거의 일치하고 있는 경우, 무결함 마진이 가장 큰 상태였다고 추정하고, 가갭 사이즈를 제조 갭 사이즈로서 결정한다. 한편, 측정 결과가 비교 데이터로부터 소정량 어긋나 있는 경우, 무결함 마진이 가장 큰 상태가 아니었다고 추정하고, 가갭 사이즈 이외의 사이즈를 제조 갭 사이즈로서 결정한다.
예를 들면, 가갭 사이즈에 있어서의 비교 데이터의 기준 근사선 LS, 가갭 사이즈보다 1㎜ 큰 경우의 비교 데이터의 제1 비교 근사선 L1, 가갭 사이즈보다 1㎜ 작은 경우의 비교 데이터의 제2 비교 근사선 L2, 실리콘 웨이퍼의 측정 결과의 실적 근사선 N을 구한다. 그리고, 각 근사선 LS, L1, L2와, 실적 근사선 N의 거리에 기초하여 제조 갭 사이즈를 결정한다.
도 7에 나타내는 결과에서는, 실적 근사선 N이 기준 근사선 LS와 제1 비교 근사선 L1의 거의 중간에 위치하고 있다. 이 경우, 인상 장치(1)에 있어서 가갭 사이즈를 적용했을 때의 제조 조건은, 시뮬레이션에 있어서 가갭 사이즈보다도 0.5㎜ 큰 사이즈를 적용했을 때의 제조 조건에 상당한다고 추정한다. 이 추정 결과에 의하면, 가갭 사이즈보다도 0.5㎜ 작은 사이즈를 적용했을 때의 제조 조건이, 시뮬레이션에 있어서 가갭 사이즈를 적용했을 때의 제조 조건에 상당한다고 생각된다. 따라서, 가갭 사이즈보다도 0.5㎜ 작은 사이즈를, 제조 갭 사이즈로서 결정한다.
또한, 실적 근사선 N이 기준 근사선 LS와 제2 비교 근사선 L2의 사이에 위치하고 있는 경우, 실적 근사선 N과 기준 근사선 LS의 거리에 대응하는 길이만큼, 가갭 사이즈보다도 큰 사이즈를, 제조 갭 사이즈로서 결정한다. 예를 들면, 기준 근사선 LS의 위치를 「0」, 제2 비교 근사선 L2의 위치를 「1」로 한 경우에 있어서의 「0.3」의 위치에, 실적 근사선 N이 위치하고 있는 경우, 가갭 사이즈보다도 0.3㎜ 큰 사이즈를 제조 갭 사이즈로서 결정한다.
한편, 실적 근사선 N이 기준 근사선 LS와 거의 일치하고 있는 경우, 인상 장치(1)에 있어서 가갭 사이즈를 적용했을 때의 제조 조건은, 시뮬레이션에 있어서 가갭 사이즈를 적용했을 때의 제조 조건에 상당한다고 추정하고, 가갭 사이즈를 제조 갭 사이즈로서 결정한다.
이상과 같이, 실적 근사선 N이 기준 근사선 LS와 일치하도록, 제조 갭 사이즈를 결정함으로써, 무결함 마진이 가장 큰 제조 조건이 된다.
이 제조 갭 사이즈 결정 공정은, 톱 영역, 미들 영역, 보텀 영역의 각각에 대해서 행한다. 제조 갭 사이즈 결정 공정은, 컴퓨터가 행해도 좋고, 작업자가 행해도 좋다.
또한, 이상의 처리에서는, 링 형상 및 디스크 형상의 OSF 영역의 존재 상황에 기초하여 제조 갭 사이즈를 결정했지만, 도 8에 나타내는 바와 같이, 링 형상 및 디스크 형상의 Pv 영역의 존재 상황에 기초하여 제조 갭 사이즈를 결정해도 좋다. 이 경우, 시뮬레이션이나 평가용의 실리콘 단결정(SM) 제조 시의 인상 속도를, 링 형상 및 디스크 형상의 Pv 영역을 발생시키는 바와 같은 속도 V2 등으로 설정하면 좋다. Pv 영역을 현재화시키는 처리로서는, 780℃의 산소 분위기에서 3시간의 열처리를 행한 후, 또한, 1000℃의 산소 분위기에서 16시간의 열처리를 행하는 것을 예시할 수 있다.
이 후, 제조 공정(스텝 S2)을 행한다.
제조 공정은, 톱 영역, 미들 영역, 보텀 영역의 각각의 제조 시에 있어서, 스텝 S1의 처리에서 결정한 제조 갭 사이즈를 이용하여, 제품용의 실리콘 단결정(SM)을 제조한다.
[실시 형태의 작용 효과]
상기 실시 형태에 의하면, 제조 갭 사이즈 결정 공정에 있어서, 평가용의 실리콘 단결정(SM)을 제조했을 때의 무결함 마진의 크기를 추정하고, 이 추정한 크기보다도 무결함 마진을 크게 하는 갭 사이즈를 제조 갭 사이즈로서 결정한다. 이 제조 갭 사이즈를 제조 공정에서 사용함으로써, 평가용의 실리콘 단결정(SM) 제조시보다도 무결함 마진이 큰 상태에서, 제품용의 실리콘 단결정(SM)을 제조할 수 있다. 따라서, 인상 속도가 변화해도, 인상 속도가 무결함 마진의 범위 외가 되어 버리는 것을 억제할 수 있어, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있다.
특히, 본 실시 형태에서는, 무결함 마진을 가장 크게 하는 제조 갭 사이즈를 제조에 이용함으로써, 인상 속도의 변화 허용값을 최대로 할 수 있어, 무결함 영역만이 존재하는 실리콘 웨이퍼를 보다 많이 얻을 수 있다.
제조 갭 사이즈 결정 공정에 있어서, 기준 근사선 LS, 제1, 제2 비교 근사선 L1, 비교 근사선 L2에 대한 실적 근사선 N의 위치에 기초하여, 제조 갭 사이즈를 용이하게 결정할 수 있다.
[변형예]
또한, 본 발명은 상기 실시 형태에만 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 여러 가지의 개량 그리고 설계의 변경 등이 가능하다.
예를 들면, 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및 제조 방법을 직동부(SM1)의 톱 영역, 미들 영역, 보텀 영역의 각각에 대해서 행했지만, 어느 1개 혹은 2개의 영역에 대해서만 행해도 좋고, 직동부(SM1)를 길이 방향으로 2개로, 혹은, 4개 이상으로 분할한 영역에 대해서 행해도 좋다.
제조 갭 사이즈 결정 공정에 있어서, 각 근사선 LS, L1, L2와, 실적 근사선 N의 거리에 기초하여 제조 갭 사이즈를 결정했지만, 제1, 제2 비교 근사선 L1, L2를 구하지 않고, 기준 근사선 LS와 실적 근사선 N의 비교에만 기초하여, 제조 갭 사이즈를 결정해도 좋다.
제조 갭 사이즈 결정 공정에 있어서, 갭 사이즈가 가갭 사이즈보다 1㎜ 큰 경우의 결함 분포에 기초하여, 제1 비교 근사선 L1을 구했지만, 가갭 사이즈보다 0.5㎜ 혹은 2㎜ 등, 다른 크기만큼 큰 경우의 결함 분포에 기초하여, 제1 비교 근사선 L1을 구해도 좋다. 제2 비교 근사선 L2도 동일하게 구해도 좋다.
제조 갭 사이즈 결정 공정에 있어서, 제1, 제2 비교 근사선 L1, L2에 더하여, 갭 사이즈가 가갭 사이즈보다, 예를 들면 2㎜ 큰 경우 및 2㎜ 작은 경우의 결함 분포에 기초하여, 제3, 제4 비교 근사선을 구하고, 이 제3, 제4 비교 근사선도 이용하여 제조 갭 사이즈를 결정해도 좋다.
제조 갭 사이즈 결정 공정에 있어서, 각 근사선 LS, L1, L2, N을 구하지 않고, 각 근사선 LS, L1, L2, N의 작성에 이용한 플롯 데이터의 비교만으로, 제조 갭 사이즈를 결정해도 좋다.
제조 갭 사이즈는, 적어도 평가용의 실리콘 단결정(SM) 제조 시보다도 무결함 마진이 커지면, 무결함 마진이 가장 커지는 갭 사이즈가 아니라도 좋다. 예를 들면, 도 7에 나타내는 결과가 얻어진 경우에, 가갭 사이즈보다도 0.5㎜ 작은 사이즈를 제조 갭 사이즈로서 결정했지만, 0.3㎜ 작은 사이즈를 제조 갭 사이즈로서 결정해도 좋다.
제조 갭 사이즈 결정 공정에 있어서, 디스크 반경을 가로축으로 하고, 링 폭을 디스크 반경으로 나눈 디스크 링 비율을 세로축으로 한 비교 데이터에 기초하여 제조 갭 사이즈를 결정했지만, 가로축, 세로축의 지표로서 다른 지표를 이용해도 좋다. 가로축과 세로축의 지표의 조합으로서는, 디스크 반경과 링 폭 등을 예시할 수 있다.
실시예
다음으로, 본 발명을 실시예 및 비교예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들 예에 의해 하등 한정되는 것은 아니다.
[실험 1]
상기 실시 형태에 있어서의 도 7에 기초하여 결정된 제조 갭 사이즈를 이용하여, 링 형상 및 디스크 형상의 OSF 영역이 존재하는 바와 같은, 복수의 평가용의 실리콘 단결정(SM)을 제조했다. 그리고, 이 평가용의 실리콘 단결정(SM)으로부터 얻은 복수의 웨이퍼의 디스크 반경과 디스크 비율을 구하고, 이들의 관계를 도 6에 나타내는 그래프에 플롯했다.
그 결과를 도 9에 나타낸다.
도 9에 나타내는 바와 같이, 제조 갭 사이즈로 제조한 평가용의 실리콘 단결정(SM)의 측정 결과에 기초하는 실적 근사선 N1이, 가갭 사이즈로 제조한 평가용의 실리콘 단결정(SM)의 실적 근사선 N보다도, 기준 근사선 LS에 크게 근접한 것을 확인할 수 있었다.
이 점에서, 상기 실리콘 단결정(SM)의 제조 시에 있어서의 갭 사이즈 결정 방법으로 얻어진 제조 갭 사이즈를 제조 공정에서 사용함으로써, 무결함 마진을 크게 한 상태에서 제품용의 실리콘 단결정(SM)을 제조할 수 있는 것을 확인할 수 있었다.
[실험 2]
〔실험예 1〕
{비교예 1}
핫 존이 A 타입인 인상 장치(1)를 전제로 한 스텝 S11∼S12의 처리를 행하여, 톱 영역, 미들 영역, 보텀 영역마다 가갭 사이즈를 특정하고, 이 특정한 가갭 사이즈로 비교예 1의 실리콘 단결정(SM)을 제조했다. 비교예 1의 실리콘 단결정(SM)의 인상 속도로서, 가갭 사이즈를 적용한 시뮬레이션 결과에 있어서의 무결함 마진 내의 중앙값을 적용했다.
이 후, 비교예 1의 실리콘 단결정(SM) 중, 무결함 영역만을 갖는 실리콘 웨이퍼(제품 웨이퍼)를 얻을 수 있는 제품 영역을 특정했다. 이때, 직동부(SM1)의 길이 방향의 복수의 위치로부터 실리콘 웨이퍼를 취득하고, 제품 웨이퍼로 사이에 끼워지는 영역을 제품 영역으로 하고, 결함 영역인 OSF 영역을 갖는 실리콘 웨이퍼(불량품 웨이퍼)로 사이에 끼워지는 영역을 불량품 영역으로 했다.
그리고, 제품 영역의 중량을, 도가니(22)에 투입한 실리콘 원료의 중량으로 나눈 값을, 비교예 1의 수율로서 구했다.
{실시예 1}
비교예 1의 실리콘 단결정(SM)으로부터 얻어진 불량품 웨이퍼에 있어서의 OSF의 발생 상황에 기초하여, 스텝 S13∼S14의 처리를 행하여, 불량품 웨이퍼가 얻어진 영역의 제조 갭 사이즈를 결정했다. 그리고, 핫 존이 A 타입인 인상 장치(1)를 이용하여, 제조 갭 사이즈로 실시예 1의 실리콘 단결정(SM)을 제조했다. 실시예 1의 실리콘 단결정(SM)의 인상 속도로서, 비교예 1과 동일한 속도를 적용했다.
이 후, 실시예 1의 실리콘 단결정(SM)의 제품 영역을 특정하고, 비교예 1과 동일하게, 실시예 1의 수율을 구했다.
〔실험예 2〕
{비교예 2, 실시예 2}
핫 존이 A 타입인 인상 장치(1) 대신에 B 타입인 인상 장치(1)를 이용한 것 이외는, 비교예 1, 실시예 1과 각각 동일한 처리를 행함으로써, 비교예 2, 실시예 2의 수율을 구했다.
〔평가〕
실시예 1의 수율로부터 비교예 1의 수율을 뺀 값을, 실험예 1의 수율 효과로서 구하고, 실시예 2의 수율로부터 비교예 2의 수율을 뺀 값을, 실험예 2의 수율 효과로서 구했다. 그 결과를, 도 10에 나타낸다.
도 10에 나타내는 바와 같이, 실험예 1, 2 중 어느 것에 있어서도, 수율 효과가 1％ 이상 있었던 것을 확인할 수 있었다.
이 점에서, 상기 실리콘 단결정(SM)의 제조 시에 있어서의 갭 사이즈 결정 방법으로 얻어진 제조 갭 사이즈를 제조 공정에서 사용함으로써, 제품 웨이퍼를 많이 얻을 수 있는 것을 확인할 수 있었다.

Claims (7)

  1. 실리콘 융액을 수용하는 도가니와, 상기 실리콘 융액으로부터 실리콘 단결정을 인상하는 인상부와, 인상 중의 실리콘 단결정을 둘러싸도록 상기 도가니의 상방에 배치된 열 차폐체를 구비한 인상 장치를 이용한 실리콘 단결정의 제조 시에 있어서의 상기 열 차폐체의 하단과 상기 실리콘 융액 표면의 갭 사이즈 결정 방법으로서,
    상기 갭 사이즈마다, 상기 실리콘 단결정의 결함 분포와 상기 실리콘 단결정의 인상 속도의 관계를 시뮬레이션하는 공정과,
    상기 시뮬레이션의 결과에 기초하여, 무결함 영역만을 갖는 상기 실리콘 단결정이 얻어지는 인상 속도의 마진을 특정하는 공정과,
    상기 시뮬레이션에서 얻어진 결함 분포를 수치화하고, 이 결함 분포의 값과 상기 시뮬레이션에서 얻어진 인상 속도의 마진과 상기 갭 사이즈의 제1 관계를 특정하는 공정과,
    상기 인상 장치를 이용하여 제조된 평가용의 실리콘 단결정의 결함 분포를 상기 시뮬레이션에서 얻어진 결함 분포와 동일한 방법으로 수치화하고, 이 결함 분포의 값과 상기 평가용의 실리콘 단결정의 제조 시의 상기 갭 사이즈의 제2 관계를 특정하는 공정과,
    상기 제1 관계와 상기 제2 관계에 기초하여, 상기 평가용의 실리콘 단결정의 제조 시의 인상 속도의 마진을 추정하고, 이 추정한 인상 속도의 마진보다도 커지는 바와 같은 상기 갭 사이즈를 결정하는 공정을 실시하는 것을 특징으로 하는 갭 사이즈 결정 방법.
  2. 제1항에 있어서,
    상기 실리콘 단결정으로부터 얻어지는 웨이퍼면 내의 원 형상 결함 영역의 반경 및 링 형상 결함 영역의 폭, 또는, 상기 반경 및 상기 폭에 대응하는 단결정 반경 방향의 결함 분포에 의해, 상기 결함 분포의 수치화가 행해지는 것을 특징으로 하는 갭 사이즈 결정 방법.
  3. 제2항에 있어서,
    상기 결함 분포를 수치화한 값이, 무차원 값인 것을 특징으로 하는 갭 사이즈 결정 방법.
  4. 제1항에 있어서,
    상기 결함 분포가, OSF 영역의 분포 또는 Pv 영역의 분포인 것을 특징으로 하는 갭 사이즈 결정 방법.
  5. 제4항에 있어서,
    상기 결함 분포를 수치화한 값이, 원 형상 OSF 영역의 반경과 링 형상 OSF 영역의 폭의 비, 또는, 원 형상 Pv 영역의 반경과 링 형상 Pv 영역의 폭의 비인 것을 특징으로 하는 갭 사이즈 결정 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 갭 사이즈 결정 방법에 의해 결정된 갭 사이즈를 이용하여 실리콘 단결정을 제조하는 것을 특징으로 하는 실리콘 단결정의 제조 방법.
  7. 제6항에 있어서,
    상기 갭 사이즈 결정 방법은, 상기 인상 속도의 마진이 가장 커지도록 상기 갭 사이즈를 결정하는 것을 특징으로 하는 실리콘 단결정의 제조 방법.
KR1020200037512A 2019-04-12 2020-03-27 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법 KR102353877B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019076187A JP7040491B2 (ja) 2019-04-12 2019-04-12 シリコン単結晶の製造時におけるギャップサイズ決定方法、および、シリコン単結晶の製造方法
JPJP-P-2019-076187 2019-04-12

Publications (2)

Publication Number Publication Date
KR20200120511A true KR20200120511A (ko) 2020-10-21
KR102353877B1 KR102353877B1 (ko) 2022-01-19

Family

ID=72829908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200037512A KR102353877B1 (ko) 2019-04-12 2020-03-27 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법

Country Status (4)

Country Link
JP (1) JP7040491B2 (ko)
KR (1) KR102353877B1 (ko)
CN (1) CN111809230B (ko)
TW (1) TWI710673B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220043883A (ko) * 2020-09-29 2022-04-05 가부시키가이샤 사무코 무결함 단결정질 실리콘 결정을 제조하기 위한 방법 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113897671B (zh) * 2021-09-30 2023-05-05 西安奕斯伟材料科技股份有限公司 一种氮掺杂单晶硅棒的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11199386A (ja) 1998-01-19 1999-07-27 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP2002145698A (ja) * 2000-09-07 2002-05-22 Siltron Inc 単結晶シリコンウェーハ、インゴット及びその製造方法
KR20070046741A (ko) * 2005-10-31 2007-05-03 가부시키가이샤 섬코 실리콘 단결정 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG64470A1 (en) * 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
JP4808832B2 (ja) * 2000-03-23 2011-11-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 無欠陥結晶の製造方法
JP4569103B2 (ja) 2003-12-25 2010-10-27 信越半導体株式会社 単結晶の製造方法
JP2006045007A (ja) * 2004-08-05 2006-02-16 Komatsu Electronic Metals Co Ltd シリコン単結晶の品質評価方法
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
KR100800253B1 (ko) * 2005-12-30 2008-02-01 주식회사 실트론 실리콘 단결정 제조방법
JP5346744B2 (ja) * 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP5567800B2 (ja) * 2009-08-06 2014-08-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶引上げ装置及び引上げ方法
JP6078974B2 (ja) * 2012-04-04 2017-02-15 株式会社Sumco シリコン単結晶の製造方法
JP6206178B2 (ja) * 2013-12-27 2017-10-04 株式会社Sumco 単結晶の引上げ方法
JP6135611B2 (ja) 2014-07-03 2017-05-31 信越半導体株式会社 点欠陥濃度計算方法、Ｇｒｏｗｎ−ｉｎ欠陥計算方法、Ｇｒｏｗｎ−ｉｎ欠陥面内分布計算方法及びこれらを用いたシリコン単結晶製造方法
US10094043B2 (en) * 2014-09-12 2018-10-09 Shin-Etsu Handotai Co., Ltd. Method for producing single crystal with reduced number of crystal defects
JP6583142B2 (ja) * 2016-05-25 2019-10-02 株式会社Sumco シリコン単結晶の製造方法及び装置
JP6604338B2 (ja) 2017-01-05 2019-11-13 株式会社Ｓｕｍｃｏ シリコン単結晶の引き上げ条件演算プログラム、シリコン単結晶のホットゾーンの改良方法、およびシリコン単結晶の育成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11199386A (ja) 1998-01-19 1999-07-27 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP2002145698A (ja) * 2000-09-07 2002-05-22 Siltron Inc 単結晶シリコンウェーハ、インゴット及びその製造方法
KR20070046741A (ko) * 2005-10-31 2007-05-03 가부시키가이샤 섬코 실리콘 단결정 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220043883A (ko) * 2020-09-29 2022-04-05 가부시키가이샤 사무코 무결함 단결정질 실리콘 결정을 제조하기 위한 방법 및 장치

Also Published As

Publication number Publication date
TWI710673B (zh) 2020-11-21
KR102353877B1 (ko) 2022-01-19
JP2020172414A (ja) 2020-10-22
JP7040491B2 (ja) 2022-03-23
CN111809230B (zh) 2022-03-01
TW202037770A (zh) 2020-10-16
CN111809230A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
KR100295040B1 (ko) 핫존로에서의인상속도프로파일을조절하여단결정실리콘잉곳및웨이퍼를제조하는방법,그에따라제조된잉곳및웨이퍼
EP1310583B1 (en) Method for manufacturing of silicon single crystal wafer
CN108474137B (zh) 具有均匀的径向氧变化的硅晶片
JP5120337B2 (ja) シリコン単結晶の製造方法、シリコン単結晶の温度推定方法
JP5163459B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの検査方法
KR20200120511A (ko) 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법
US7384477B2 (en) Method for producing a single crystal and a single crystal
KR101117477B1 (ko) 단결정 제조방법 및 단결정
US7323048B2 (en) Method for producing a single crystal and a single crystal
JP4151474B2 (ja) 単結晶の製造方法及び単結晶
JP4422813B2 (ja) シリコン単結晶の製造方法
JP2019210199A (ja) シリコン単結晶の製造方法
KR20060093717A (ko) 단결정의 제조방법
JP2005015290A (ja) 単結晶の製造方法及び単結晶
JP2001261482A (ja) 単結晶育成方法
JP2005015287A (ja) 単結晶の製造方法及び単結晶製造装置
JP2009274901A (ja) シリコン単結晶の育成方法
JP6737232B2 (ja) シリコン単結晶の評価方法およびシリコン単結晶の製造方法
JP2018006698A (ja) シリコンウェーハの製造方法
JP2005015285A (ja) 単結晶の製造方法及び単結晶

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant