KR20200116814A - 메모리 시스템 및 이의 동작 방법 - Google Patents

메모리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR20200116814A
KR20200116814A KR1020190038719A KR20190038719A KR20200116814A KR 20200116814 A KR20200116814 A KR 20200116814A KR 1020190038719 A KR1020190038719 A KR 1020190038719A KR 20190038719 A KR20190038719 A KR 20190038719A KR 20200116814 A KR20200116814 A KR 20200116814A
Authority
KR
South Korea
Prior art keywords
mode
test
storage device
precharge
refresh
Prior art date
Application number
KR1020190038719A
Other languages
English (en)
Inventor
허세경
임광석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190038719A priority Critical patent/KR20200116814A/ko
Priority to TW108141391A priority patent/TW202038244A/zh
Priority to US16/703,432 priority patent/US10854309B2/en
Priority to CN201911258946.7A priority patent/CN111798915B/zh
Publication of KR20200116814A publication Critical patent/KR20200116814A/ko
Priority to US17/092,746 priority patent/US11264113B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 기술은 자동 모드를 활성화 또는 비활성화하는 모드 레지스터 및 데이터가 저장되는 메모리를 포함하는 저장 장치; 및 상기 저장 장치의 테스트 동작 시, 상기 자동 모드를 비활성화시킨 후, 테스트 모드로 진입하도록 상기 모드 레지스터를 제어하고, 상기 저장 장치의 상기 테스트 동작이 완료되면 상기 자동 모드가 다시 활성화되도록 상기 모드 레지스터를 제어하는 저장 장치 컨트롤러를 포함하는 메모리 시스템 및 이의 동작 방법을 포함한다.

Description

메모리 시스템 및 이의 동작 방법{Memory system and operating method thereof}
본 발명은 메모리 시스템 및 이의 동작 방법에 관한 것으로, 보다 구체적으로는 테스트 동작을 자체적으로 수행하는 메모리 시스템 및 이의 동작 방법에 관한 것이다.
최근에 메모리 시스템의 소형화가 요구되면서 메모리 시스템의 소형화를 위한 연구가 활발히 진행되고 있다. 예를 들면, 여러 개의 반도체 소자들을 하나의 반도체 칩으로 만드는 시스템 온 칩(System On Chip; SOC) 기술과 여러 개의 반도체 칩을 하나의 반도체 패키지로 패키징하는 시스템 인 패키지(System In Package; SIP) 기술 등이 메모리 시스템의 소형화를 위한 기술로 많이 사용되고 있다.
최근에는 메모리 시스템에 포함된 다수의 저장 장치들의 효율적인 테스트를 위해 SOC나 SIP 기술을 이용하여 메모리 시스템 자체적으로 테스트 동작을 수행하는 빌트인 자가 테스트(Built In Self Test; BIST) 방식이 많이 채택되고 있다.
BIST 방식의 테스트 동작은 메모리 시스템 자체적으로 테스트 알고리즘을 수행하여 진행되기 때문에, 외부에 다수의 테스트 장비를 연결하여 테스트 동작을 수행하는 기존 방식보다 테스트 동작이 간소화되는 장점이 있으며, 이에 따라 BIST 방식을 더욱 개선하기 위한 연구가 활발히 진행되고 있다.
본 발명의 실시예는 저장 장치에 대한 테스트 동작의 신뢰성을 개선할 수 있는 메모리 컨트롤러 및 이의 동작 방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 자동 모드를 활성화 또는 비활성화하는 모드 레지스터 및 데이터가 저장되는 메모리를 포함하는 저장 장치; 및 상기 저장 장치의 테스트 동작 시, 상기 자동 모드를 비활성화시킨 후, 테스트 모드로 진입하도록 상기 모드 레지스터를 제어하고, 상기 저장 장치의 상기 테스트 동작이 완료되면 상기 자동 모드가 다시 활성화되도록 상기 모드 레지스터를 제어하는 저장 장치 컨트롤러를 포함한다.
본 발명의 실시예에 따른 메모리 시스템의 동작 방법은, 리프레쉬 모드 및 프리차지 모드를 비활성화하는 단계; 상기 리프레쉬 모드 및 프리차지 모드가 비활성화되면, 데이터가 저장되는 저장 장치를 테스트 모드로 진입시키는 단계; 상기 저장 장치가 상기 테스트 모드에 진입하면, 상기 리프레쉬 모드 및 상기 프리차지 모드를 활성화는 단계; 상기 저장 장치의 테스트 동작을 수행하는 단계; 상기 테스트 동작이 완료되면, 상기 상기 리프레쉬 모드 및 프리차지 모드를 비활성화하는 단계; 상기 저장 장치의 상기 테스트 모드를 해제하는 단계; 및 상기 리프레쉬 모드 및 상기 프리차지 모드를 활성화는 단계를 포함한다.
본 기술은 메모리 시스템의 테스트 동작의 간단한 알고리즘 변경을 통해, 메모리 시스템의 테스트 동작의 신뢰도를 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 저장 장치 컨트롤러를 구체적으로 설명하기 위한 도면이다.
도 3 및 도 4는 도 1의 메모리 컨트롤러를 구체적으로 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 시스템의 테스트 동작을 설명하기 위한 순서도이다.
도 6은 도 5의 테스트 동작을 구체적으로 설명하기 위한 순서도이다.
도 7은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 8은 메모리 시스템의 다른 실시예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(1000)은 데이터를 저장하는 저장 장치(Storage Device; 1100)와, 저장 장치(1100)를 제어하는 저장 장치 컨트롤러(Storage Device Controller; 1200)를 포함할 수 있다.
메모리 시스템(1000)은 휘발성 메모리 시스템(volatile memory system) 또는 비휘발성 메모리 시스템(non-volatile memory system)으로 구현될 수 있다. 휘발성 메모리 시스템은 전원 공급이 중단되면 저장된 데이터가 소멸되는 시스템을 의미하고, 비휘발성 메모리 시스템은 전원 공급이 중단되더라도 저장된 데이터가 소멸되지 않는 시스템을 의미한다. 이하 실시예에서는 휘발성 메모리 시스템으로 구현된 메모리 시스템(1000)을 예를 들어 설명하도록 한다.
저장 장치(1100)는 메모리 컨트롤러(Memory Controller; 1110) 및 메모리(Memory; 1120)를 포함할 수 있다.
메모리(1120)는 메모리 컨트롤러(1110)의 제어에 따라 저장 장치 컨트롤러(1200)로부터 입력된 데이터를 저장하거나, 저장된 데이터를 저장 장치 컨트롤러(1200)로 출력할 수 있다.
메모리 컨트롤러(1110)는 저장 장치 컨트롤러(1200)의 제어에 따라 메모리(1120)에 대한 프로그램, 리드 또는 소거 동작을 수행할 수 있다. 메모리 컨트롤러(1110)는 모드 레지스터(mode register; 미도시)를 포함할 수 있다. 모드 레지스터에는 저장 장치(1100)의 동작에 관한 시스템 정보가 저장될 수 있으며, 저장 장치(1100)는 모드 레지스터에 저장된 정보를 기초로 하여 설정될 수 있다. 또한, 모드 레지스터에는 다양한 모드에 대응되는 정보가 저장될 수 있으며, 저장 장치(1100)는 모드 레지스터에 저장된 모드에 따라 동작할 수 있다. 모드 레지스터는 도 3에서 보다 구체적으로 설명된다.
메모리 컨트롤러(1110)는 저장 장치 컨트롤러(1200)의 제어에 따라 메모리(1120)의 불량을 검출하기 위한 테스트 동작을 수행할 수 있으며, 테스트 동작의 신뢰성을 개선하기 위하여, 저장 장치 컨트롤러(1200)의 제어에 따라 모드 레지스터에 저장되는 정보를 변경할 수 있다.
도 2는 도 1의 저장 장치 컨트롤러를 구체적으로 설명하기 위한 도면이다.
도 2를 참조하면, 저장 장치 컨트롤러(1200)는 모드 레지스터 컨트롤러(Mode Register Controller; 1210), 테스트 모드 컨트롤러(Test Mode Controller; 1220) 및 불량 검출부(Fail Detector; 1230)를 포함할 수 있다.
모드 레지스터 컨트롤러(1210)는 테스트 동작 시, 메모리 컨트롤러(1110)에 포함된 모드 레지스터(미도시)를 활성화 또는 비활성화하기 위한 신호들(RFDIS, RFEN, PCDIS, PCEN)을 출력할 수 있다. 예를 들면, 모드 레지스터 컨트롤러(1210)는 리프레쉬 디스에이블 신호(refresh disable signal; RFDIS), 리프레쉬 인에이블 신호(refresh enable signal; RFEN), 프리차지 디스에이블 신호(precharge disable signal; PCDIS) 및 프리차지 인에이블 신호(precharge enable signal; PCEN)를 선택적으로 출력할 수 있다.
리프레쉬 디스에이블 신호(RFDIS)는 저장 장치(1100)의 리프레쉬 동작을 중단하는 신호이고, 리프레쉬 인에이블 신호(RFEN)는 저장 장치(1100)의 리프레쉬 동작을 개재하는 신호이다. 프리차지 디스에이블 신호(PCDIS)는 저장 장치(1100)의 프리차지 동작을 중단하는 신호이고, 프리차지 인에이블 신호(PCEN)는 저장 장치(1100)의 프리차지 동작을 개재하는 신호이다. 여기서, 리프레쉬 동작 및 프리차지 동작은 DRAM 소자에서 메모리 셀의 데이터를 유지하기 위해 일반적으로 수행되는 동작이다.
테스트 모드 컨트롤러(1220)는 테스트 동작 시, 메모리 컨트롤러(1110)에 테스트 모드 진입 신호(test mode entry signal; TMET) 및 테스트 코드 신호(test code signal; TCO)를 선택적으로 출력할 수 있다.
테스트 모드 진입 신호(TMET)는 테스트 동작의 시작을 알리는 신호이고, 테스트 코드 신호(TCO)는 원하는 테스트 모드의 코드를 출력하기 위한 신호이다.
또한, 테스트 모드 컨트롤러(1220)는 테스트 코드 신호(TCO)에 의해 메모리 컨트롤러(1110)가 테스트 모드 코드를 생성하고 전원전압이 안정적으로 공급될 수 있도록 일정 시간을 카운트하는 카운터(Counter; 1221)를 포함할 수 있다.
카운터(1221)는 테스트 코드 신호(TCO)에 따라 일정 시간 동안 지연 신호(delay signal; DEL)를 선택적으로 출력할 수 있다. 지연 신호(DEL)는 모드 레지스터 컨트롤러(1210)의 동작을 잠시 멈추기 위한 신호로써 사용될 수 있다. 예를 들면, 테스트 코드 신호(TCO)가 전원 테스트를 위한 신호인 경우, 전원 테스트를 위한 전원전압이 메모리 컨트롤러(1110)에 안정적으로 공급될 수 있도록 안정화 시간이 필요하다. 이러한 경우, 모드 레지스터 컨트롤러(1210)가 동작하지 않도록 지연 신호(DEL)가 출력될 수 있다. 모드 레지스터 컨트롤러(1210)는 지연 신호(DEL)가 인가되는 동안, 리프레쉬 인에이블 신호(RFEN) 및 프리차지 인에이블 신호(PCEN)를 출력하지 않는다.
불량 검출부(1230)는 테스트 동작 시 메모리(1120)로부터 수신된 데이터(DATA)의 불량을 검출할 수 있다.
도 3 및 도 4는 도 1의 메모리 컨트롤러를 구체적으로 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 컨트롤러(1110)는 저장 장치 컨트롤러(1200)로부터 출력된 신호들에 응답하여 다양한 모드들을 활성화 또는 비활성화하고, 메모리(1120)에 대한 테스트 동작을 수행할 수 있다. 이를 위해, 메모리 컨트롤러(1110)는 모드 레지스터(mode register; 100), 커맨드 생성부(CMD Generator; 200) 및 동작 핸들러(Operation Handler; 300)를 포함할 수 있다.
모드 레지스터(100)는 다양한 동작 모드들에 대한 코드들을 저장할 수 있으며, 저장 장치 컨트롤러(1200)의 제어에 따라 모드들을 선택적으로 활성화시킬 수 있다. 예를 들면, 모드 레지스터(100)는 리프레쉬 레지스터(Refresh Register; 110), 프리차지 레지스터(Precharge Register; 120) 및 테스트 레지스터(Test Register; 130)를 포함할 수 있다. 모드 레지스터(100)에는 상술한 레지스터들 외에도 다양한 모드들에 대한 레지스터들이 포함될 수 있다.
리프레쉬 레지스터(110)는 리프레쉬 모드 코드(RFM)를 저장할 수 있으며, 리프레쉬 인에이블 신호(RFEN)가 입력되면 리프레쉬 모드 코드(RFM)를 출력할 수 있고, 리프레쉬 디스에이블 신호(RFDIS)가 입력되면 리프레쉬 모드 코드(RFM)를 출력하지 않는다. 본 실시예에서, 리프레쉬 모드는 자동(auto) 리프레쉬 모드일 수 있다.
프리차지 레지스터(120)는 프리차지 모드 코드(PCM)를 저장할 수 있으며, 프리차지 인에이블 신호(PCEN)가 입력되면 프리차지 모드 코드(PCM)를 출력할 수 있고, 프리차지 디스에이블 신호(PCDIS)가 입력되면 프리차지 모드 코드(PCM)를 출력하지 않는다. 본 실시예에서, 프리차지 모드는 자동(auto) 프리차지 모드일 수 있다.
테스트 레지스터(130)는 다양한 테스트 모드 코드(TM)들을 저장할 수 있으며, 테스트 모드 진입 신호(TMET)가 입력되면 활성화될 수 있고, 테스트 코드 신호(TCO)에 따라 선택된 테스트 모드 코드(TM)를 출력할 수 있다.
만약, 자동 리프레쉬 모드와 자동 프리차지 모드가 활성화되어 있으면, 테스트 진입 모드를 활성화하고 테스트 동작을 종료하는 구간에서 자동 리프레시 또는 자동 프리차지 동작에 의해 테스트 동작에 간섭이 발생할 수 있다. 따라서, 본 실시예에서는 테스트 모드로 진입하기 직전과 테스트 모드를 종료하기 직전에, 리프레쉬 레지스터 동작 및 프리차지 동작을 일시적으로 멈추기 위하여, 자동 모드에 관여하는 레지스터들(115)을 일시적으로 비활성화시킬 수 있다.
커맨드 생성부(200)는 리프레쉬 모드 코드(RFM), 프리차지 모드 코드(PCM) 및 테스트 모드 코드(TM) 각각에 응답하여 커맨드(CMD)를 각각 출력할 수 있다.
커맨드 생성부(200)는 리프레쉬 모드 코드(RFM)가 수신되면, 리프레쉬 동작을 위해 미리 설정된 시간마다 리프레쉬 커맨드를 생성 및 출력할 수 있다. 커맨드 생성부(200)는 프리차지 모드 코드(PCM)가 수신되면, 프리차지 동작을 위한 프리차지 커맨드를 생성 및 출력할 수 있다. 여기서, 리프레쉬 동작은 DRAM 셀의 누설로 인해 낮아진 전하량을 수시로 보상하기 위한 동작일 수 있고, 프리차지 동작은 리드 동작 이후에 DRAM 셀의 낮아진 전하량을 다시 높이는 동작일 수 있다. 또한, 커맨드 생성부(200)는 테스트 모드 코드(TM)가 수신되면, 수신된 테스트 모드에 따라 테스트 커맨드를 생성 및 출력할 수 있다.
동작 핸들러(300)는 커맨드 생성부(200)에서 출력된 커맨드(CMD)에 응답하여, 제어 신호들(CON) 및 테스트 패턴(TP)을 출력할 수 있다. 이를 위해, 동작 핸들러(300)는 수신된 커맨드(CMD)에 응답하여 동작하는 제어 신호 생성부(Control Signal Generator; 310) 및 테스트 패턴 생성부(Test Pattern Generator; 320)를 포함할 수 있다.
제어 신호 생성부(310)는 커맨드(CMD)에 응답하여 리프레쉬 동작, 프리차지 동작 또는 테스트 동작을 수행하기 위한 제어 신호들(CON)을 생성 및 출력할 수 있다. 예를 들면, 메모리(1120)에는 프로그램, 리드 또는 소거 등의 동작을 수행하기 위한 다수의 회로들이 포함되는데, 제어 신호 생성부(310)는 이러한 회로들을 동작시키기 위한 제어 신호들(CON)을 생성 및 출력할 수 있다.
테스트 패턴 생성부(320)는 커맨드(CMD)에 응답하여 테스트 동작에 필요한 패턴(이하, 테스트 패턴)을 생성 및 출력할 수 있다. 예를 들면, 테스트 패턴은 메모리(1120)의 시간 지연(time delay) 테스트 패턴, 논리값 고정 테스트 패턴, 인접한 셀들 간 데이터 변경 테스트 패턴, 전원 공급 테스트 패턴, 프로그램, 리드 또는 소거 동작 불량 테스트 패턴 등을 포함할 수 있다.
시간 지연 테스트 패턴은 특정 동작 시 결과 값의 회신이 늦어지는지를 체크하는데 사용될 수 있고, 논리값 고정 테스트 패턴은 특정 회로에서 0 또는 1의 논리값이 변경되지 아니하고 고정되어 있는지를 체크하는데 사용될 수 있다. 인접한 셀들 간 데이터 변경 테스트 패턴은 선택된 셀에 인접한 셀의 데이터가 변경될 때, 선택된 셀의 데이터가 의도하지 않게 변경되는지를 체크하는데 사용될 수 있고, 전원 공급 테스트 패턴은 전원 전압이 정상적으로 공급되지 않는 회로를 체크하는데 사용될 수 있다. 또한, 프로그램, 리드 또는 소거 동작 불량 테스트 패턴은 각 동작들에서 수행되는 단계들이 정상적으로 수행되는지를 체크하는데 사용될 수 있다. 테스트 패턴은 상술한 패턴들 외에도 다양한 테스트를 위한 패턴들이 포함될 수 있다.
테스트 패턴 생성부(320)에서 테스트 패턴을 생성 및 출력하기 때문에, 테스트 패턴을 생성하는 장치를 메모리 시스템(1000)의 외부에 연결하지 않고도 테스트 동작이 수행될 수 있다. 또한, 테스트 패턴을 생성 및 출력하는 테스트 장치를 메모리 시스템(1000)의 외부에 연결하는 경우, 테스트 패턴 생성 장치를 연결하기 위한 볼(ball), 핀(pin) 또는 패드(pad)가 메모리 패키지에 포함되어야 하지만, 테스트 패턴 생성부(320)를 사용함으로써 메모리 시스템(1000) 자체적으로 테스트 패턴을 생성할 수 있으므로, 테스트 동작를 위한 별도의 볼, 핀 또는 패드를 구비하는 비용이 감소할 수 있다.
메모리(1120)는 테스트 패턴(TP)을 수신받고, 제어 신호들(CON)에 응답하여 테스트 동작을 수행할 수 있으며, 테스트 동작에 의해 생성되는 데이터(DATA)를 불량 검출부(도 2의 1230)로 출력할 수 있다.
도 5는 본 발명의 실시예에 따른 메모리 시스템의 테스트 동작을 설명하기 위한 순서도이다.
도 5 및 도 2를 참조하면, 테스트 모드에 진입하기에 앞서, 모드 레지스터 컨트롤러(1210)는 리프레쉬 디스에이블 신호(RFDIS) 및 프리차지 디스에이블 신호(PCDIS)를 출력하고, 메모리 컨트롤러(1110)는 수신된 프레쉬 디스에이블 신호(RFDIS) 및 프리차지 디스에이블 신호(PCDIS)에 응답하여 자동 모드를 모두 비활성화시킨다(S51). 예를 들면, 자동 리프레쉬 모드와 자동 프리차지 모드가 모두 비활성화된다.
자동 모드들이 비활성화되면, 테스트 모드(test mode)가 활성화된다(S52). 예를 들면, 테스트 모드 컨트롤러(1220)는 테스트 모드 진입 신호(TMET) 및 테스트 코드(TCO)를 출력하고, 메모리 컨트롤러(1110)는 테스트 모드 진입 신호(TMET)에 응답하여 테스트 모드를 준비하고, 테스트 코드(TCO)에 응답하여 테스트 패턴을 생성한다.
이어서, 모드 레지스터 컨트롤러(1210)는 메모리 컨트롤러(1110)와 메모리(1120)의 정상적인 환경을 만들기 위하여 자동 모드를 다시 활성화시킨다(S53). 예를 들면, 모드 레지스터 컨트롤러(1210)는 자동 모드를 다시 활성화시키기 위하여 리프레쉬 인에이블 신호(RFEN) 및 프리차지 인에이블 신호(PCEN)를 출력한다(S53).
메모리 컨트롤러(1110)는 자동 리프레쉬 모드 및 자동 프리차지 모드 상태에서, 테스트 코드(TCO)에 따라 생성된 테스트 패턴을 사용하여 메모리(1120)에 대한 테스트 동작을 수행한다(S54).
테스트 동작이 종료되면, 모드 레지스터 컨트롤러(1210)는 리프레쉬 디스에이블 신호(RFDIS) 및 프리차지 디스에이블 신호(PCDIS)를 출력하고, 메모리 컨트롤러(1110)는 리프레쉬 디스에이블 신호(RFDIS) 및 프리차지 디스에이블 신호(PCDIS)에 응답하여 자동 모드를 다시 종료한다(S55).
자동 모드가 종료된 상태에서, 테스트 모드가 종료된다(S56). 예를 들면, 메모리 컨트롤러(1110)는 테스트 동작 이후에 리프레쉬 디스에이블 신호(RFDIS) 및 프리차지 디스에이블 신호(PCDIS)가 수신되어 리프레쉬 및 프리차지 모드가 비활성화되면, 테스트 모드를 완전히 종료할 수 있다. 즉, S56 단계에서 테스트 모드가 해제될 수 있다.
테스트 모드가 완전히 종료되면, 모드 레지스터 컨트롤러(1210)는 메모리 컨트롤러(1110)와 메모리(1120)의 정상 동작을 위하여, 리프레쉬 인에이블 신호(RFEN) 및 프리차지 인에이블 신호(PCEN)를 메모리 컨트롤러(1110)에 출력한다(S57). 메모리 컨트롤러(1110)는 리프레쉬 인에이블 신호(RFEN) 및 프리차지 인에이블 신호(PCEN)에 응답하여 자동 모드를 다시 활성화시킨다.
상술한 테스트 동작 순서를 보다 구체적으로 설명하면 다음과 같다.
도 6은 도 5의 테스트 동작을 구체적으로 설명하기 위한 순서도이다.
도 6, 도 2 및 도 3을 참조하면, 테스트 모드에 진입하기에 앞서, 자동 리프레쉬 모드가 비활성화 된다(S51a). 예를 들면, 모드 레지스터 컨트롤러(1210)는 리프레쉬 디스에이블 신호(RFDIS)를 모드 레지스터(100)에 출력하고, 모드 레지스터(100)에 포함된 리프레쉬 레지스터(110)는 리프레쉬 디스에이블 신호(RFDIS)에 따라 리프레쉬 모드 코드(RFM)를 출력하지 않는다. 커맨드 생성부(200)는 리프레쉬 모드 코드(RFM)가 입력되지 않으므로, 리프레쉬 동작을 수행하기 위한 리프레쉬 커맨드를 생성하지 않는다.
이어서, 자동 프리차지 모드가 비활성화 된다(S51b). 예를 들면, 모드 레지스터 컨트롤러(1210)는 프리차지 디스에이블 신호(PCDIS)를 모드 레지스터(100)에 출력하고, 모드 레지스터(100)에 포함된 프리차지 레지스터(120)는 프리차지 디스에이블 신호(PCDIS)에 따라 프리차지 모드 코드(PCM)를 출력하지 않는다. 커맨드 생성부(200)는 프리차지 모드 코드(PCM)가 입력되지 않으므로, 프리차지 동작을 수행하기 위한 프리차지 커맨드를 생성하지 않는다. 상술한 S51a 및 S51b 단계들은 순서가 서로 바뀌어서 진행될 수 있다.
자동 모드들이 비활성화되면, 테스트 모드(test mode)를 활성화하기 위하여, 테스트 모드 컨트롤러(1220)는 테스트 모드 진입 신호(TMET)를 모드 레지스터(100)에 출력한다(S52a). 테스트 레지스터(130)는 테스트 모드 진입 신호(TMET)에 따라 테스트 모드를 준비할 수 있다. 즉, 테스트 레지스터(130)는 테스트 모드 진입 신호(TMET)가 입력되면 테스트 코드(TCO)를 수신받을 준비를 할 수 있다.
테스트 모드 컨트롤러(1220)는 테스트 모드 진입 신호(TMET)를 출력한 후, 원하는 테스트에 대응되는 테스트 코드(TCO)를 모드 레지스터(100)에 출력한다(S52b). 테스트 레지스터(130)는 테스트 코드(TCO)에 따라 테스트 모드 코드(TM)를 출력할 수 있다. 예를 들면, 테스트 레지스터(130)에는 다양한 종류의 테스트 코드들이 저장될 수 있으며, 테스트 레지스터(130)는 수신된 테스트 코드(TCO)에 대응되는 테스트 모드 코드(TM)를 출력할 수 있다.
테스트 모드 코드(TM)가 출력되면, 커맨드 생성부(200)는 테스트 모드 코드(TM)에 따라 테스트 커맨드를 생성할 수 있다.
테스트 커맨드가 동작 핸들러(300)에 전송되면, 동작 핸들러(300)에 포함된 테스트 패턴 생성부(320)는 테스트 커맨드에 응답하여 테스트 패턴을 생성할 수 있다. 테스트 패턴이 생성되는 동안, 테스트 동작이 안정적으로 수행될 수 있도록, 테스트 모드 카운터(1220)에 포함된 카운터(1221)는 지연 신호(DEL)를 생성하고, 생성된 지연 신호(DEL)를 모드 레지스터 컨트롤러(1210)에 출력할 수 있다(S52c). 모드 레지스터 컨트롤러(1210)는 지연 신호(DEL)가 입력되는 동안에는 리프레쉬 인에이블 신호(RFEN) 및 프리차지 인에이블 신호(PCEN)를 출력하지 않는다. 예를 들면, 지연 신호(DEL)를 사용한 지연 동작(S52c)은 테스트 동작의 종류에 따라 생략될 수도 있다. 예를 들면, 전원 관련된 테스트 동작의 경우, 외부로부터 전원이 저장 장치(1100)에 안정적으로 공급될 수 있도록 지연 동작(S52c)이 수행되고, 신호 및 데이터에 관련된 테스트 동작의 경우에는 지연 동작(S52c)은 생략될 수도 있다.
이어서, 모드 레지스터 컨트롤러(1210)는 리프레쉬 인에이블 신호(RFEN)를 출력하여 자동 리프레쉬 모드를 활성화시키고(S53a), 프리차지 인에이블 신호(PCEN)를 출력하여 자동 프리차지 모드를 활성화시킨다(S53b). 상술한 S53a 및 S53b 단계들은 순서가 서로 바뀌어서 진행될 수 있다.
자동 모드가 활성화되면, 메모리 컨트롤러(1110)는 테스트 모드 진입 신호(TMET) 및 테스트 코드(TCO)에 따라 테스트 패턴을 생성하고, 생성된 테스트 패턴을 사용하여 메모리(1120)에 대한 테스트 동작을 수행한다(S54a).
메모리(1120)는 테스트 동작의 결과로 생성된 데이터를 출력할 수 있으며, 불량 검출부(1230)는 메모리(1120)로부터 수신된 데이터에 따라 테스트 동작의 결과를 판단할 수 있다(S54b).
판단 결과에 따라, 테스트 동작이 완료되지 않았으면(No), S51a 단계부터 재 수행될 수 있다. 만약, 테스트 동작이 완료된 것으로 판단되면(Yes), 자동 모드를 다시 활성화시키는 단계(S55)가 수행될 수 있다. S54c 단계에서, 테스트 동작이 완료되지 않은 경우(No)는, 테스트할 동작이 더 남은 경우이거나, 테스트 동작이 재 수행되는 경우일 수 있다.
테스트 동작이 완료되면(S54c 단계의 Yes), 모드 레지스터 컨트롤러(1210)는 리프레쉬 디스에이블 신호(RFDIS)를 출력하여 리프레쉬 모드를 다시 비활성화시키고(S55a), 프리차지 디스에이블 신호(PCDIS)를 출력하여 프리차지 모드를 다시 비활성화시킨다(S55b). 상술한 S55a 및 S55b 단계들은 순서가 서로 바뀌어서 진행될 수 있다.
자동 모드가 종료되면, 모드 레지스터(100)의 테스트 레지스터(130)는 테스트 모드 코드(TM)를 출력하지 않고, 이로써 테스트 모드가 완전히 종료될 수 있다(S56).
테스트 모드가 완전히 종료되면, 모드 레지스터 컨트롤러(1210)는 리프레쉬 인에이블 신호(RFEN)를 출력하여 리프레쉬 모드를 다시 활성화시키고(S57a), 프리차지 인에이블 신호(PCEN)를 출력하여 프리차지 모드를 다시 활성화시킨다(S57b). 상술한 S57a 및 S57b 단계들은 순서가 서로 바뀌어서 진행될 수 있다.
도 7은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 7을 참조하면, 본 발명의 실시예에 따른 반도체 패키지(77)는 서로 적층된 저장 장치 컨트롤러(1200) 및 저장 장치(1100)를 포함할 수 있다. 예를 들면, 저장 장치 컨트롤러(1200)와 저장 장치(1100)는 관통 전극(Through Silicon Via; 71)을 통해 서로 연결되어 신호 및 데이터를 전송할 수 있다. 보다 구체적으로 설명하면, 저장 장치 컨트롤러(1200)와 저장 장치(1100) 사이에는 마이크로 범프(micro bump)가 형성되고, 마이크로 범프는 저장 장치(1100)를 관통하는 관통 전극(71)에 연결될 수 있다.
저장 장치 컨트롤러(1200)는 기판(substrate; 73)이 상단에 형성되며, 기판(73)과 저장 장치 컨트롤러(1200)는 다수의 범프들(72)을 통해 서로 연결되고, 범프들(72)을 통해 서로 신호 및 데이터를 전송할 수 있다.
기판(73)의 하부에는 DA(Direct Access) 볼(78)이 형성될 수 있으며, DA 볼(78)은 직접 접속 테스트(direct access test) 동작 시 사용될 수 있다.
저장 장치(1100)의 상부에는 제1 웨이퍼 테스트 패드(wafer test pad; 74)가 형성될 수 있고, 기판(73)의 상부에는 제2 웨이퍼 테스트 패드(75)가 형성될 수 있다. 제1 및 제2 웨이퍼 테스트 패드들(74, 75)은 관통 전극(71)의 하부에 형성된 마이크로 범프 대신, 테스트 동작 시 사용될 수 있다. 예를 들면, 저장 장치 컨트롤러(1200)와 저장 장치(1100) 사이를 연결하는 마이크로 범프는 사이즈가 매우 작기 때문에, 테스트 동작을 위한 테스트 핀(pin)을 마이크로 범프에 직접 접속하기가 어렵다. 이에 따라, 제1 및 제2 웨이퍼 테스트 패드들(74, 75)을 저장 장치(1100) 및 기판(73)에 형성하고, 와이어(76)를 통해 서로 연결하여 저장 장치(1100)와 기판(73) 사이의 통신을 테스트할 수 있다.
도 8은 메모리 시스템의 다른 실시예를 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 시스템(2000)은 상술한 저장 장치(1100)와 저장 장치 컨트롤러(1200) 외에도 제2 저장 장치(1300)를 더 포함할 수 있다.
제2 저장 장치(1300)는 다수의 NAND 메모리들을 포함할 수 있으며, 사용자에 의해 입력된 데이터를 주로 저장할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000: 메모리 시스템 1100: 저장 장치
1110: 메모리 컨트롤러 1120: 메모리
1200: 저장 장치 컨트롤러 1210: 모드 레지스터 컨트롤러
1220: 테스트 모드 컨트롤러 1230: 불량 검출부
100: 모드 레지스터 110: 리프레쉬 레지스터
120: 프리차지 레지스터 130: 테스트 레지스터
200: 커맨드 생성부 300: 동작 핸들러

Claims (19)

  1. 자동 모드를 활성화 또는 비활성화하는 모드 레지스터 및 데이터가 저장되는 메모리를 포함하는 저장 장치; 및
    상기 저장 장치의 테스트 동작 시, 상기 자동 모드를 비활성화시킨 후, 테스트 모드로 진입하도록 상기 모드 레지스터를 제어하고, 상기 저장 장치의 상기 테스트 동작이 완료되면 상기 자동 모드가 다시 활성화되도록 상기 모드 레지스터를 제어하는 저장 장치 컨트롤러를 포함하는 메모리 시스템.
  2. 제1항에 있어서, 상기 저장 장치는,
    데이터를 저장 및 출력하는 메모리; 및
    상기 저장 장치 컨트롤러의 제어에 따라 상기 메모리에 대한 상기 테스트 동작을 수행하는 메모리 컨트롤러를 포함하는 메모리 시스템.
  3. 제2항에 있어서, 상기 메모리 컨트롤러는,
    상기 자동 모드에 대한 다양한 코드들을 저장하며, 상기 저장 장치 컨트롤러의 제어에 따라 상기 자동 모드를 활성화 또는 비활성화하고, 상기 테스트 모드를 활성화 또는 비활성화하는 상기 모드 레지스터 ;
    상기 모드 레지스터로부터 활성화된 모드에 대한 코드를 수신받고, 수신된 상기 코드에 따라 커맨드를 생성 및 출력하는 커맨드 생성부; 및
    상기 커맨드에 응답하여 상기 테스트 동작을 수행하는 동작 핸들러를 포함하는 메모리 시스템.
  4. 제3항에 있어서, 상기 모드 레지스터는 ,
    상기 자동 모드에 포함되는 리프레시 모드에 대한 리프레쉬 모드 코드를 저장하고, 상기 저장 장치 컨트롤러의 제어에 따라 상기 리프레시 모드가 활성화되면 상기 리프레쉬 모드 코드를 출력하는 리프레쉬 레지스터;
    상기 자동 모드에 포함되는 프리차지 모드에 대한 프리차지 모드 코드를 저장하고, 상기 저장 장치 컨트롤러의 제어에 따라 상기 프리차지 모드가 활성화되면 상기 프리차지 모드 코드를 출력하는 프리차지 레지스터; 및
    다양한 테스트 모드 코드들을 저장하고, 상기 저장 장치 컨트롤러의 제어에 따라 상기 테스트 모드가 활성화되면 상기 테스트 모드 코드를 출력하는 테스트 레지스터를 포함하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 리프레쉬 레지스터는 상기 저장 장치 컨트롤러로부터 출력된 리프레쉬 인에이블 신호가 수신되면 상기 리프레쉬 모드 코드를 출력하고,
    상기 저장 장치 컨트롤러로부터 출력된 리프레쉬 디스에이블 신호가 수신되면 상기 리프레쉬 모드 코드를 출력하지 않는 메모리 시스템.
  6. 제4항에 있어서,
    상기 프리차지 레지스터는 상기 저장 장치 컨트롤러로부터 출력된 프리차지 인에이블 신호가 수신되면 상기 프리차지 모드 코드를 출력하고,
    상기 저장 장치 컨트롤러로부터 출력된 프리차지 디스에이블 신호가 수신되면 상기 프리차지 모드 코드를 출력하지 않는 메모리 시스템.
  7. 제4항에 있어서,
    상기 테스트 레지스터는 상기 저장 장치 컨트롤러로부터 출력된 테스트 모드 진입 신호 및 테스트 코드 신호에 응답하여 테스트 모드 코드를 출력하는 메모리 시스템.
  8. 제3항에 있어서, 상기 동작 핸들러는,
    상기 커맨드에 응답하여 테스트 패턴을 생성하는 테스트 패턴 생성부; 및
    상기 커맨드에 응답하여 상기 메모리를 제어하기 위한 제어 신호들을 출력하는 제어 신호 생성부를 포함하는 메모리 시스템.
  9. 제8항에 있어서, 상기 테스트 패턴은,
    상기 메모리의 시간 지연 테스트 패턴, 논리값 고정 테스트 패턴, 인접한 셀들 간 데이터 변경 테스트 패턴, 전원 공급 테스트 패턴, 프로그램, 리드 또는 소거 동작 불량 테스트 패턴 중에서 선택되는 메모리 시스템.
  10. 제2항에 있어서,
    상기 메모리는 상기 테스트 동작의 결과로 생성된 데이터를 상기 저장 장치 컨트롤러로 전송하는 메모리 시스템.
  11. 제1항에 있어서, 상기 저장 장치 컨트롤러는 ,
    상기 테스트 동작이 시작되면, 상기 저장 장치의 자동 모드를 비활성화시키고,
    상기 저장 장치를 테스트 모드에 진입시키고,
    상기 자동 모드를 다시 활성화시킨 후 상기 테스트 동작을 수행하고,
    상기 테스트 동작이 종료되면 상기 자동 모드를 비활성화시키고,
    상기 저장 장치의 상기 테스트 모드를 해제한 후 상기 자동 모드를 다시 활성화시키는 메모리 시스템.
  12. 제11항에 있어서, 상기 저장 장치 컨트롤러는,
    상기 자동 모드를 활성화 또는 비활성화시키는 모드 레지스터 컨트롤러;
    상기 테스트 모드를 활성화 또는 비활성화시키는 테스트 모드 컨트롤러; 및
    상기 테스트 동작의 결과를 판단하는 불량 검출부를 포함하는 메모리 시스템.
  13. 제12항에 있어서, 상기 모드 레지스터 컨트롤러는,
    상기 자동 모드에 포함되는 리프레쉬 모드 및 프리차지 모드를 활성화 또는 비활성화시키기 위하여,
    리프레쉬 인에이블 신호 또는 리프레쉬 디스에이블 신호를 출력하고,
    프리차지 인에이블 신호 또는 프리차지 디스에이블 신호를 출력하는 메모리 시스템.
  14. 제12항에 있어서, 상기 테스트 모드 컨트롤러는,
    상기 테스트 모드에 진입하기 위한 테스트 모드 진입 신호를 출력하고,
    다양한 테스트 방식들 중에서 선택된 테스트 방식에 대응되는 테스트 코드 신호를 출력하는 메모리 시스템.
  15. 제14항에 있어서,
    상기 테스트 모드 컨트롤러는 상기 테스트 코드 신호를 출력한 후, 일정 시간 동안 지연 신호를 출력하는 카운터를 더 포함하는 메모리 시스템.
  16. 제15항에 있어서,
    상기 지연 신호는 상기 모드 레지스터 컨트롤러에 전송되며,
    상기 모드 레지스터 컨트롤러는 상기 지연 신호가 인가되는 동안, 상기 리프레쉬 인에이블 신호 및 상기 프리차지 인에이블 신호를 출력하지 않는 메모리 시스템.
  17. 리프레쉬 모드 및 프리차지 모드를 비활성화하는 단계;
    상기 리프레쉬 모드 및 프리차지 모드가 비활성화되면, 데이터가 저장되는 저장 장치를 테스트 모드로 진입시키는 단계;
    상기 저장 장치가 상기 테스트 모드에 진입하면, 상기 리프레쉬 모드 및 상기 프리차지 모드를 활성화는 단계;
    상기 저장 장치의 테스트 동작을 수행하는 단계;
    상기 테스트 동작이 완료되면, 상기 상기 리프레쉬 모드 및 프리차지 모드를 비활성화하는 단계;
    상기 저장 장치의 상기 테스트 모드를 해제하는 단계; 및
    상기 리프레쉬 모드 및 상기 프리차지 모드를 활성화는 단계를 포함하는 메모리 시스템의 동작 방법.
  18. 제17항에 있어서, 상기 저장 장치를 테스트 모드로 진입시키는 단계는,
    상기 저장 장치를 상기 테스트 모드로 진입시킨 후, 테스트 패턴을 생성하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  19. 제17항에 있어서,
    상기 저장 장치의 테스트 동작을 수행하는 단계에서,
    상기 저장 장치의 상기 테스트 동작이 완료되지 않았거나, 상기 테스트 동작 외에 다른 테스트 동작을 더 수행하는 경우,
    상기 리프레쉬 모드 및 프리차지 모드를 비활성화하는 단계부터 재 수행되는 메모리 시스템의 동작 방법.
KR1020190038719A 2019-04-02 2019-04-02 메모리 시스템 및 이의 동작 방법 KR20200116814A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190038719A KR20200116814A (ko) 2019-04-02 2019-04-02 메모리 시스템 및 이의 동작 방법
TW108141391A TW202038244A (zh) 2019-04-02 2019-11-14 記憶體系統及其操作方法
US16/703,432 US10854309B2 (en) 2019-04-02 2019-12-04 Memory system and operating method thereof
CN201911258946.7A CN111798915B (zh) 2019-04-02 2019-12-10 存储器***及其操作方法
US17/092,746 US11264113B2 (en) 2019-04-02 2020-11-09 Memory system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190038719A KR20200116814A (ko) 2019-04-02 2019-04-02 메모리 시스템 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200116814A true KR20200116814A (ko) 2020-10-13

Family

ID=72663107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190038719A KR20200116814A (ko) 2019-04-02 2019-04-02 메모리 시스템 및 이의 동작 방법

Country Status (4)

Country Link
US (2) US10854309B2 (ko)
KR (1) KR20200116814A (ko)
CN (1) CN111798915B (ko)
TW (1) TW202038244A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200116814A (ko) * 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
CN116072201A (zh) * 2021-04-15 2023-05-05 长江存储科技有限责任公司 存储装置及其制造、测试和数据保护方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140176B1 (ko) * 1994-11-30 1998-07-15 김광호 반도체 메모리장치의 동작모드 제어장치 및 방법
US6317852B1 (en) * 1998-10-23 2001-11-13 Vanguard International Semiconductor Corporation Method to test auto-refresh and self refresh circuitry
KR100319886B1 (ko) * 1999-05-04 2002-01-10 윤종용 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법
US6141276A (en) * 1999-09-02 2000-10-31 Micron Technology, Inc. Apparatus and method for increasing test flexibility of a memory device
KR20030050744A (ko) 2001-12-19 2003-06-25 삼성전자주식회사 이중 데이터 율 동기형 반도체 메모리 장치의 테스트 모드셋팅/리셋팅 회로
KR20060060965A (ko) 2004-12-01 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오토 셀프 리프레쉬 주기 발생회로
KR100810612B1 (ko) * 2006-06-16 2008-03-06 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법
WO2008078529A1 (ja) * 2006-12-26 2008-07-03 Advantest Corporation 試験装置および試験方法
CN101809670B (zh) * 2007-10-05 2014-03-05 富士通株式会社 信息处理装置、存储部控制装置、存储部控制方法
KR100912969B1 (ko) * 2008-03-28 2009-08-25 주식회사 하이닉스반도체 유에스디 테스트 모드를 지원하는 반도체 메모리 장치
JP2011034632A (ja) * 2009-07-31 2011-02-17 Elpida Memory Inc 半導体記憶装置及びそのテスト方法
US9036439B2 (en) * 2011-07-15 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor memory device having improved refresh characteristics
CN103310852B (zh) * 2013-05-13 2015-11-04 桂林电子科技大学 基于ieee 1500标准兼容sram/rom的mbist控制器结构***
KR102075665B1 (ko) * 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102427894B1 (ko) * 2016-03-17 2022-08-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20200116814A (ko) * 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Also Published As

Publication number Publication date
TW202038244A (zh) 2020-10-16
CN111798915B (zh) 2023-09-15
CN111798915A (zh) 2020-10-20
US20200321069A1 (en) 2020-10-08
US11264113B2 (en) 2022-03-01
US20210057035A1 (en) 2021-02-25
US10854309B2 (en) 2020-12-01

Similar Documents

Publication Publication Date Title
US11501848B2 (en) Controller to detect malfunctioning address of memory device
JP3925839B2 (ja) 半導体記憶装置およびその試験方法
US9638751B2 (en) Parallel test device and method
KR20100002169A (ko) 반도체 메모리 장치 및 그 테스트 방법
TWI413987B (zh) 半導體記憶裝置及用於該半導體記憶裝置的平行測試方法
JP5214846B2 (ja) 集積回路装置、半導体メモリ装置及びそれらの動作方法
US11264113B2 (en) Memory system and operating method thereof
KR102567134B1 (ko) 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법
KR101877939B1 (ko) 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법
US10083762B2 (en) Semiconductor test device and semiconductor test method
KR20150051420A (ko) 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법
JPH0818012A (ja) 半導体装置
Park et al. An In-DRAM BIST for 16 Gb DDR4 DRAM in the 2nd 10-nm-Class DRAM Process
US10127996B2 (en) Test circuit for memory device and semiconductor integrated device including the test circuit
JP7330825B2 (ja) 半導体装置
KR20130131992A (ko) 반도체 메모리 장치의 테스트 회로 및 테스트 방법
JP4306916B2 (ja) ウェハレベルバーンイン回路を備えた半導体集積回路装置およびウェハレベルバーンイン回路の機能判定方法
KR102298923B1 (ko) 반도체 장치, 테스트 방법 및 이를 포함하는 시스템
KR20140064461A (ko) 입출력 회로의 테스트 방법
KR100346829B1 (ko) 패키지 테스트시 내부전원전압을 모니터링할 수 있는 테스트 회로
US10134484B2 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same
US10574238B2 (en) Inspection circuit, semiconductor storage element, semiconductor device, and connection inspection method
KR102652802B1 (ko) 웨이퍼 번인 테스트 회로 및 이를 포함하는 반도체 장치
KR100909807B1 (ko) 반도체 메모리장치 및 이의 병렬 테스트방법
JP2014075168A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal