KR20200105620A - 복합 동박 및 그 제조방법 - Google Patents
복합 동박 및 그 제조방법 Download PDFInfo
- Publication number
- KR20200105620A KR20200105620A KR1020190177156A KR20190177156A KR20200105620A KR 20200105620 A KR20200105620 A KR 20200105620A KR 1020190177156 A KR1020190177156 A KR 1020190177156A KR 20190177156 A KR20190177156 A KR 20190177156A KR 20200105620 A KR20200105620 A KR 20200105620A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- copper foil
- composite copper
- composite
- peeling
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
- C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/04—Wires; Strips; Foils
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
- C25D7/0614—Strips or foils
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
- C25D7/0614—Strips or foils
- C25D7/0692—Regulating the thickness of the coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/70—Other properties
- B32B2307/702—Amorphous
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/56—Electroplating: Baths therefor from solutions of alloys
- C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Laminated Bodies (AREA)
- Electroplating Methods And Accessories (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Manufacture Of Macromolecular Shaped Articles (AREA)
Abstract
본 발명의 일 예는 캐리어층, 박리층, 극박구리층을 순서대로 포함하는 복합 동박에 있어서, 상기 박리층은 니켈, 몰리브덴, 텅스텐의 삼원합금을 포함하고, 비정질층으로 형성되어 있으며, 상기 극박구리층은 상기 캐리어층으로부터 박리가능한 복합 동박 및 상기 복합 동박의 제조 방법을 제공한다.
Description
본 발명은 복합 동박 및 그 제조방법에 관한 것으로, 구체적으로는 비정질 합금 박리층을 포함하는 복합 동박 및 그 제조방법에 관한 것이다.
최근 전자기기의 소형화에 따라 인쇄배선기판용 전자재료로서 두께가 5 ㎛ 이하인 극박구리(극박동박)가 사용되고 있다. 이러한 극박구리는 두께가 매우 얇아 사용하기 쉽지 않다. 이러한 문제점을 개선하기 위하여 극박구리를 캐리어(지지체)에 부착한 복합 동박이 사용되고 있다.
이러한 복합 동박의 극박구리에 수지기재를 가열, 가압하여 적층시킨 후 캐리어를 박리하면 극박 동박 적층판을 형성할 수 있다. 이때 캐리어층과 극박구리층 사이에는 박리층이 존재하여 이 박리층을 통하여 극박구리층이 박리된다.
박리층으로는 일반적으로 벤조 트리아졸계와 같은 유기물이 적용된 유기 박리층이 사용되어 왔다. 그러나, 유기물로 된 박리층은 유기물 자체의 내열성이 낮기 때문에 프리프레그 프레스, 미세 캐스팅 등 후속 처리 과정에서 300 ℃ 부근의 고온에 이르게 되면 박리층의 유기물질이 분해되어 버렸다. 이와 같이 유기 박리층이 분해되면 캐리어층과 극박구리가 밀착하여 극박구리가 캐리어층으로부터 잘 벗겨지지 않게 되거나, 즉, 박리 특성이 약화되거나, 심한 경우에는 극박구리가 떼어내지지 않게 되기도 하였다.
최근에는 박리층이 금속 산화물을 포함하는 경우가 있다. 이러한 박리층에는 금속 특유의 결정입계가 존재하게 되고 이러한 결정입계가 특정 방향으로 성장하여 표면에 미세한 요철을 형성하게 되므로 극박구리 측에 핀 홀 등의 결함을 일으키는 문제가 발생하였다.
이와 관련하여 일본공개특허 제4612978호에는 Cu-Ni-Mo 합금으로 구성되는 박리층을 가지는 복합 동박이 개시되어 있다. 그러나 극박동박의 핀 홀 등의 존재 면에서 여전히 만족스럽지 못하였다.
본 발명의 일 예는 상기 종래기술의 문제점을 해소하여 박리 시에도 핀 홀 등의 결함이 거의 발생하지 않는, 캐리어층, 박리층, 극박구리층을 포함하는 복합 동박을 제공하는 것을 목적으로 한다.
본 발명의 다른 일 예는 이러한 복합 동박을 포함하는 프린트 배선판, 상기 프린트 배선판을 사용하는 전자 기기를 제공하는 것을 목적으로 한다.
본 발명의 또다른 일 예는 캐리어층을 준비하는 단계, 상기 캐리어층 상에 니켈을 함유하는 전해액을 이용하여 전기 도금함으로써 비정질 박리층을 형성하는 단계, 상기 박리층 위에 전기 도금에 의하여 극박구리층을 형성하는 단계를 포함하는 복합 동박의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 예는 캐리어층, 박리층, 극박구리층을 순서대로 포함하는 복합 동박에 있어서, 상기 박리층은 니켈, 몰리브덴, 텅스텐의 삼원합금을 포함하고, 비정질층으로 형성되어 있으며, 상기 극박구리층은 상기 캐리어층으로부터 박리가능한 복합 동박을 제공한다.
본 발명의 다른 일 예는 상기 복합 동박을 포함하는 프린트 배선판을 제공하며, 본 발명의 또 다른 일 예는 상기 프린트 배선판을 사용하는 전자 기기를 제공한다.
또한 본 발명의 다른 일 예는 캐리어층을 준비하는 단계, 상기 캐리어층 상에 니켈을 포함하는 전해액을 이용하여 전기 도금함으로써 비정질 박리층을 형성하는 단계, 상기 박리층 위에 전기 도금에 의하여 극박구리층을 형성하는 단계를 포함하는 상기 복합 동박의 제조방법을 제공한다.
본 발명에 따르면, 열처리 후의 박리강도의 상승이 적고, 캐리어층이 극박구리층으로부터 쉽게 박리될 수 있어 작업성이나 품질 문제를 일으키지 않는 복합 동박을 제공할 수 있다.
도 1은 본 발명의 일 예에 따른 복합 동박의 단면을 나타낸다.
도 2는 본 발명의 다른 일 예에 따른 복합 동박의 단면을 나타낸다.
도 3은 실시예 1에 따른 복합 동박의 GIXRD 그래프를 나타낸다.
도 4는 실시예 1에 따른 복합 동박의 단면의 TEM 명시야상(Bright field image)을 나타낸다.
도 5는 도 4에 도시된 복합 동박의 금속층의 전자선 회절 패턴을 나타내고,
도 6, 도 7은 각각 도 4에 도시된 복합 동박의 박리층 중 금속층과 가까운 부분의 전자선 회절 패턴, 캐리어층과 가까운 부분의 전자선 회절 패턴을 나타낸다.
도 8은 실시예 1에 따른 복합 동박의 박리층의 XPS 프로파일을 나타내며, 도 9는 상기 실시예 1에 따른 박리층의 XPS 프로파일의 일부를 나타낸다.
도 10, 도 11은 각각 실시예 1과 비교예 1의 복합 동박의 캐리어층 박리시 극박동박면의 외관 사진이다.
도 2는 본 발명의 다른 일 예에 따른 복합 동박의 단면을 나타낸다.
도 3은 실시예 1에 따른 복합 동박의 GIXRD 그래프를 나타낸다.
도 4는 실시예 1에 따른 복합 동박의 단면의 TEM 명시야상(Bright field image)을 나타낸다.
도 5는 도 4에 도시된 복합 동박의 금속층의 전자선 회절 패턴을 나타내고,
도 6, 도 7은 각각 도 4에 도시된 복합 동박의 박리층 중 금속층과 가까운 부분의 전자선 회절 패턴, 캐리어층과 가까운 부분의 전자선 회절 패턴을 나타낸다.
도 8은 실시예 1에 따른 복합 동박의 박리층의 XPS 프로파일을 나타내며, 도 9는 상기 실시예 1에 따른 박리층의 XPS 프로파일의 일부를 나타낸다.
도 10, 도 11은 각각 실시예 1과 비교예 1의 복합 동박의 캐리어층 박리시 극박동박면의 외관 사진이다.
본 발명에서 '복합 동박'이란 캐리어층이 극박구리층에 부착된 동박, 즉, 캐리어가 동박에 부착된 경우의, 캐리어층, 박리층, 동박층을 포함하는 동박을 말한다.
본 발명에서 '비정질'이란 스침각 X-선 회절(GIXRD)로 측정할 때 회절 피크가 broad하게 되는 경우, 또는 투과전자현미경(TEM; Transmission Electron Microscope)으로서 전자선 회절 측정시 정상(peak)에서 할로우(halo) 패턴이 나타나는 경우를 말한다.
도 1은 본 발명의 일 예에 따른 복합 동박을 나타낸다.
상기 복합 동박은 캐리어층(1), 박리층(2), 극박구리층(3)을 순서대로 포함하고, 상기 박리층(2)은 니켈, 몰리브덴, 텅스텐의 삼원합금을 포함하며, 비정질층으로 형성되어 있다. 도 1의 화살표로 표시된 바와 같이 상기 극박구리층(3)은 상기 캐리어층(1)으로부터 박리될 수 있다.
이하에서는 본 발명의 복합 동박을 이루는 각각의 층을 설명한다.
캐리어층
본 발명에서 캐리어(Carrier)층(1)은 극박구리층(3)을 지지하는 지지층(Support)이다. 캐리어층(1)은 극박구리층(3)을 기재와 접합할 때까지 지지하는 보강재 또는 지지체로서의 역할을 한다.
상기 캐리어층(1)으로는 전해동박의 광택면(shiny side, S면)과, 첨가제, 에칭에 의하여 평활화 처리를 한 매트면(matte side, M면)중 어떤 것도 사용될 수 있다.
상기 캐리어층(1)의 조도(roughness)는 극박구리층(3)과 수지기재와의 접착강도의 크기에 따라 달라진다. 예를 들면 극박구리층(3)과 수지기재의 접착 강도가 커야 하는 경우에는 캐리어층(1)의 조도가 큰 것이 바람직하고, 미세회로를 형성할 필요가 있는 경우에는 캐리어층(1)의 조도가 작은 것이 바람직하다. 본 발명에서 캐리어층(1)에 사용되는 S 면의 Rz는 2.5 ㎛ 이하인 것이 바람직하고, 1.5 ㎛ 이하인 것이 더 바람직하다.
상기 캐리어층(1)의 두께는 특별히 한정되는 것은 아니지만 비용, 공정, 특성 등을 고려할 때 12 ~ 35 ㎛인 것이 바람직하다.
상기 캐리어층(1)의 재질은 특별히 한정되는 것은 아니지만 비용, 공정, 특성 등을 고려할 때 동박이 바람직하다.
박리층
박리층(2)은 극박구리층(3)과 캐리어층(1)을 분리할 때 박리가 잘 이루어지도록 하기 위한 층이다. 박리층(2)를 통하여 캐리어층(1)을 극박구리층(3)으로부터 쉽게 그리고 말끔하게 떼어낼 수 있다. 박리층(2)은 캐리어층(1)을 극박구리층(3)으로부터 박리하여 제거할 때 캐리어층(1)과 함께 극박구리층(3)으로부터 떼어진다.
상기 박리층(2)은 니켈, 몰리브덴, 텅스텐의 삼원합금을 포함한다.
또한 이러한 삼원합금층은 Ni 함유량이 1000~3000 ㎍/dm2이고, Mo 함유량이 300~1600 ㎍/dm2이고, W 함유량이 5 ㎍/dm2 이상인 것이 바람직하다.
상기 박리층(2)은 비정질층으로 형성된다.
비정질 합금(amorphous alloy)은 비결정성 합금이라고도 불리며, 액체와 같이 불규칙한 원자 구조를 갖는 합금을 의미한다. 본 발명에 따른 박리층(2)은 비정질화되어 있으므로 특정 방향으로의 배향성을 갖는 결정 성장이 거의 이루어지지 않으며 또한 결정립계를 거의 포함하지 않는다. 또한 본 발명에 따른 박리층(2)은 비정질화되어 있어 분자 단위까지 관찰해도 결정 구조가 거의 없기 때문에 일반적인 금속 소재보다 강성이 우수하고 표면이 균일하다. 즉, 상기 박리층(2)은 평활한 표면을 갖는다.
비정질 박리층(2)은 증착법, 스퍼터링법, 도금법 등의 통상의 방법에 의하여 형성될 수 있으나 도금법을 사용하는 것이 바람직하다. 특히, 습식 도금법을 사용하는 것이 더 바람직하다.
상기 박리층(2)의 한쪽 표면은 니켈, 몰리브덴, 텅스텐을 포함하는 합금의 비율이 이들 합금의 산화물의 비율보다 높고, 다른 쪽 표면은 이들 합금의 산화물의 비율이 합금의 비율보다 높은 것이 바람직하다. 상기 니켈, 몰리브덴, 텅스텐을 포함하는 합금의 비율이 높은 표면이 캐리어층(1)과 접하는 표면이고, 이들 합금의 산화물의 비율이 높은 표면이 극박구리층(3)에 접하는 표면인 것이 바람직하다.
즉, 상기 박리층(2)의 두 표면 중에서 상기 캐리어층(1)에 접하는 한쪽 표면의 합금 비율이 이들 합금의 산화물의 비율보다 높고, 상기 극박구리층(3)에 접하는 한쪽 표면의 합금 산화물의 비율이 합금의 비율보다 높은 것이 바람직하다. 특히 상기 합금의 산화물의 비율은 극박구리층에 접하는 표면으로부터 깊이 방향으로 약 3 nm ~ 30 nm의 범위에서 거의 일정한 것이 바람직하다. 여기서 비율이 거의 일정하다는 것은 비율이 완전하게 일치하는 것뿐 아니라 비율이 다소 증가하거나 감소하더라도 유의미한 변화로 볼 수 없는 범위에서 변화하는 것을 포함한다. 본 발명의 일 예에서는 예를 들면 평균값을 기준으로 약 15% 이내에서 증가하거나 감소하여 유의미한 변화로 볼 수 없는 범위에서 변화하는 것을 포함한다
한편, 본 발명에 따른 박리층(2)은 비정질 합금층으로 이루어지므로 박리층(2) 상부에 형성되는 산화 피막에도 결정립계로 인한 미세 요철이 거의 존재하지 않는다. 따라서 산화 피막의 경우에도 평활하고 치밀한 표면을 형성할 수 있다. 결과적으로, 핀 홀 결함을 최대한 줄일 수 있어 고온에서의 박리특성이 우수한 극박 동박을 형성할 수 있다.
또한, 상기 박리층(2)의 박리 강도는 5~30 gf/cm인 것이 바람직하고, 10 ~ 15 gf/cm인 것이 더 바람직하다. 박리층(2) 중 극박구리층(3)에 접하는 표면은 산화물의 비율을 조절함으로써 박리강도를 조절할 수 있다.
상기 박리층(2)의 두께는 전해액의 조성과 전해조건에 의하여 조절될 수 있으며 5 nm ~ 50 nm인 것이 바람직하고 25 내지 35 nm인 것이 더 바람직하다.
상기 박리층(2)은, 캐리어를 음극으로 하고, 니켈 화합물, 몰리브덴 화합물, 텅스텐 화합물 등을 함유하는 전해액을 이용하여 석출시킴으로써 형성될 수 있다. 특히, 이 경우 몰리브덴, 텅스텐에 의한 유도공석출이 일어나 비정질층이 형성된다.
전해액 중 금속 이온의 석출전위를 조절하기 위하여 착체를 첨가할 수도 있다.
전기 도금시 전해조의 pH를 비정질 합금층을 형성할 수 있는 범위로 조정하는 것이 바람직하다. 전해조의 pH는 합금층으로 사용되는 금속의 종류에 따라 달라질 수 있다. 예를 들면, 금속이 니켈, 몰리브덴, 텅스텐의 합금일 경우에는 전해조의 pH를 2.5 내지 4.5로 조절하는 것이 바람직하다. 비정질 합금층을 형성하는데 유리하기 때문이다. 전해조의 pH가 2.5 미만이면 결정질이 석출되고, pH가 4.5 를 초과하는 경우 도금 석출이 어려워져 얇은 피막 밖에 얻을 수 없다.
박리층(2)은 전기 도금을 1회 수행하여 형성될 수도 있지만 수회 반복하여 형성될 수도 있다. 전기 도금을 수차례 수행한 경우 박리강도가 더 안정적일 수 있다.
극박구리층
본 발명에서 극박구리층(3)은 상기 캐리어층(1)으로부터 박리가능하다.
상기 극박구리층(3)의 두께는 특별히 한정되지는 않지만 0.5 ~ 10 ㎛인 것이 바람직하고, 1 ~ 9 ㎛인 것이 더 바람직하다. 극박구리층(3)의 두께는 극박구리층 형성 방법에 따라 달라질 수 있으나, 극박구리층 형성 방법과 무관하게 극박구리층(3)의 두께는 2 ~ 5 ㎛인 것이 가장 바람직하다.
극박구리층(3)을 형성하는 방법은 특별히 한정되지 않지만 피로인산구리 또는 황산구리를 주성분으로 하는 전해액을 이용하는 것이 바람직하다. 피로인산구리를 주성분으로 하는 경우 치밀한 구리 도금층을 형성할 수 있어 핀홀을 감소시킬 수 있고, 황산구리를 주성분으로 하는 경우 고속 도금이 가능하고 극박구리층(3)을 효율성이 있게 형성할 수 있다. 피로인산구리와 황산구리를 함께 사용하는 경우 원하는 두께로 핀홀이 적은 극박구리층(3)을 효율적으로 형성할 수 있다.
금속층
도 2에 도시된 바와 같이 본 발명의 다른 일 예는 극박구리층(3)과 상기 박리층(2) 사이에 금속층(4)을 추가로 포함하는 복합 동박을 제공한다.
본 발명에서 금속층(4)은 상기 극박구리층(3)과 상기 박리층(2) 사이에 추가로 포함될 수 있다. 상기 금속층(4)은 이후의 레이저 드릴 공정을 위하여 필요한 층이므로 '레이저 드릴링층'이라고도 한다. 상기 금속층(4)은 복합 동박을 절연 기재에 가열 프레스한 다음, 안정적으로 박리하기 위해서도 사용된다. 상기 금속층(4)은 Ni 합금층인 것이 바람직하다. 여기서 Ni 합금의 함량은 100~1000 ㎍/dm2인 것이 바람직하며, 300~700 ㎍/dm2인 것이 더 바람직하다. Ni 합금층은 P, S, 또는 이들 모두를 포함하는 것이 바람직하다. 상기 금속층(4)은 열 프레스를 가할 때 극박구리층(3)의 구리가 표면으로 노출되어 박리층(2)까지 확산되는 것을 방지하는 역할도 한다.
상기 금속층의 두께는 특별히 제한되지 않지만 5 내지 10 nm인 것이 바람직하다.
상기 박리층과 상기 금속층은 2.5:1 ~ 7:1의 두께비로 형성되는 것이 바람직하고, 3.5:1 ~ 5:1의 두께비로 형성되는 것이 더 바람직하다.
상기 금속층(4) 또한 비정질층으로 형성될 수 있다. 즉, 상기 금속층이 Ni-P층이거나, Ni-S층인 경우 비정질층을 형성할 수 있다. 상기 금속층(4)이 비정질로 형성될 경우 금속층(4)과 접하는 박리층(2)도 비정질층이므로 비정질로 인한 평탄화 효과가 극대화될 수 있다. 즉, 마주하는 두 층이 모두 평탄한 비정질층으로 형성되어 있기 때문에 도 2의 화살표 부분을 박리할 때 비정질 박리층(2)을 비정질 금속층(4)으로부터 훨씬 쉽게 박리할 수 있다.
조화 처리층
상기 극박구리층(3)의 표면에 조화 처리층을 구비할 수 있다. 이러한 조화 처리층으로는 일반적으로 구리, 비소, 유기첨가제가 사용될 수 있다. 상기 조화 처리층은 극박구리층(3)과 수지층과의 접착성을 향상시킬 목적으로 형성된다.
상기 극박구리층(3) 또는 상기 조화 처리층 위에는 내열 및 방청층, 크로메이트 처리층, 실란 커플링 처리층으로 이루어진 군으로부터 선택되는 1종 이상의 층을 구비할 수 있다.
내열 및 방청층으로는 니켈, 주석, 코발트, 크롬, 아연, 기타 유기첨가제로 이루어진 군으로부터 선택되는 1종 이상의 금속 또는 합금이 사용될 수 있다.
내열 및 방청층의 위에는, 크로메이트 처리를 할 수 있다. 또한, 마지막으로 실란 커플링 처리를 할 수 있다. 실란 커플링 처리는 접착강도를 증가시키기 위한 것이다.
수지층
상기 극박구리층(3) 또는 상기 조화 처리층 상에는 수지층을 구비할 수 있다.
본 발명의 일 예는 상기 극박구리층에 적층된 수지 기재를 추가로 포함하는 복합 동박을 제공한다. 여기서, 상기 수지 기재는, 폴리이미드계 수지, 에폭시계 수지, 말레이미드계 수지, 트리아딘계 수지, 폴리페닐렌 에테르계 수지, 폴리부타디엔계 수지 중 1종 이상을 포함한다. 폴리이미드계 수지로는 예컨대 폴리이미드, 폴리아미드이미드, 이들의 전구체, 예컨대 폴리아미드산 등을 들 수 있다.
본 발명의 다른 일 예는 상기 복합 동박을 포함하는 프린트 배선판, 상기 프린트 배선판을 사용한 전자 기기를 제공한다. 프린트 배선판을 제조하기 위해서는 1) 수지층과 본 발명의 복합 동박의 극박구리층(3)을 적층하여 구리피복 적층판을 만드는 방법, 2) 본 발명의 복합 동박의 극박구리층(3) 상에 수지기재 용액을 도포하고 가열함으로써 구리피복 수지 필름을 형성하는 방법 등이 사용될 수 있다. 이러한 방법으로 형성된 구리피복 적층판 또는 구리피복 수지필름으로부터 지지체 캐리어층(1) 및 박리층(2)을 박리한 후 극박구리층(3)을 에칭가공하여 회로를 형성함으로써 프린트 배선판을 얻을 수 있다.
이와 같이 프린트 배선판 회로 형성에 사용하기 위하여 극박 동박과 프리프레그 수지 기판 및 캐스팅 수지와의 밀착 강도를 높이기 위하여 극박 동박의 수지 접착면 측에 구리 도금에 의하여 코어상 석출, 침상 석출을 실시하고, 또한 내열층, 방청처리층으로 아연 또는 아연 합금, 크로메이트, 실란 커플링제의 순서로 일반 동박과 같은 표면 처리를 할 수 있다.
제조방법
본 발명의 복합 동박은 캐리어층(1)을 준비하는 단계, 상기 캐리어층(1) 상에 니켈, 몰리브덴, 텅스텐을 함유하는 전해액을 이용하여 전기 도금함으로써 박리층(2)을 형성하는 단계, 상기 박리층(2) 위에 전기 도금에 의하여 극박구리층(3)을 형성하는 단계를 포함하는 방법에 의하여 제조된다. 여기서, 상기 박리층(2) 형성 단계 이후 공중 방치 시간은 박리강도가 5 ~ 30 gf/cm, 바람직하게는 10 ~ 15 gf/cm이도록 조절하는 것이 바람직하다. 특히 공중 방치 시간이 10초~50초인 것이 바람직하고 30초~45초인 것이 더 바람직하며 35초~40초인 것이 가장 바람직하다.
캐리어층(1)을 준비하는 단계에서는 반드시 필요한 것은 아니지만 캐리어층(1)의 표면에 전처리를 하는 것이 바람직하다. 전처리 방법은 특별히 한정되지 않으며 통상 산 세척, 알칼리 탈지, 전해 세정 등의 방법이 사용된다. 이러한 전처리에 의하여 표면이 청정한 캐리어층(1)을 준비할 수 있다.
박리층(2)을 형성하는 단계는 상기 캐리어층(1) 상에 니켈, 몰리브덴, 텅스텐 등을 함유하는 전해액을 이용하여 전기 도금함으로써 이루어진다.
니켈, 몰리브덴, 텅스텐으로는 각각 니켈 화합물, 몰리브덴 화합물, 텅스텐 화합물이 사용될 수 있다. 니켈 화합물로는 황산니켈육수화물, 몰리브덴 화합물로는 예컨대 몰리브덴산나트륨 이수화물 등의 몰리브덴 염 또는 그 수화물을, 텅스텐 화합물로는 예컨대 텅스텐산나트륨 이수화물 등의 텅스텐 염 또는 그 수화물을 이용할 수 있다.
전해액의 용매는 통상적으로 사용되는 용매이면 제한이 없으나 일반적으로 물이 사용된다.
전해조에서 사용되는 금속의 농도는 금속의 종류에 따라 적절하게 선택될 수 있다. 예를 들면, 니켈, 몰리브덴, 텅스텐의 비정질 합금층을 형성하는 경우 전해조의 니켈 농도는 9~13g/L, 몰리브덴 농도는 5~9g/L, 텅스텐 농도는 1~5g/L인 것이 바람직하다.
전해액의 온도는 5~70℃인 것이 일반적이며, 10~50℃인 것이 바람직하다. 전류밀도는 0.2~10A/dm2인 것이 일반적이며, 0.5~5A/dm2인 것이 바람직하다.
pH는 2.5 내지 4.5의 범위인 것이 비정질 형성에 바람직하다.
상기 조건에서 도금을 한 후 금속을 공기 중에 노출시킴으로써, 그 표면이 산화되어 산화물이 형성된다.
또한, 상기 박리층(2) 형성 단계 이후, 극박구리층(3) 형성 단계 이전에 상기 박리층(2) 상에 금속을 도금하는 단계를 추가로 포함할 수 있다. 상기 도금에 의하여 형성된 금속층(4)은 Ni 합금층인 것이 바람직하다. 상기 금속층(4)은 이미 상술한 바와 같다. 금속층(4)을 형성하기 위하여 전해조에서 사용되는 금속의 농도는 금속의 종류에 따라 적절하게 선택될 수 있다. 예를 들면, 니켈-인 합금층을 형성하는 경우 전해조의 니켈 농도는 3~7g/L인 것이 바람직하고, NaH2PO2 농도는 4~8g/L인 것이 바람직하다. pH는 2 내지 5의 범위인 것이 바람직하고, 3 내지 4의 범위인 것이 더 바람직하다.
[실시예 1]
먼저 캐리어층으로서 동박을 사용하고 산 세척을 한 다음, 이 캐리어층 상에 니켈(Ni), 몰리브덴(Mo), 텅스텐(W)을 함유하는 전해액을 이용하여 전기 도금하여 합금박리층을 형성하였다. 전해액은 황산니켈(II)육수화물(nickel(II) sulfate hexahydrate) 50 g, 몰리브덴산나트륨 이수화물(sodium molybdate dihydrate) 20 g, 텅스텐산나트륨 이수화물(sodium tungstate dihydrate) 5 g 에 물을 가하여 1000 ml가 되도록 하였다. 전해액의 온도는 22 ℃전류 밀도는 1~2A/dm2로 조절하였다. 전해 시 pH는 4로 조절하였다.
전기 도금 종료 후, 상기 박리층(2)을 공기 중에 40초 동안 노출하면 그 표면이 산화되어 산화물이 형성되었다.
이 후 상기 박리층(2) 상에 Ni-P를 도금하여 레이저 드릴링층을 형성하였다. 전해액은 니켈 5 g, NaH2PO2 6 g에 물을 가하여 1000ml가 되도록 하였다. 전해 시 pH는 3.5로 조절하였다.
상기 레이저 드릴링 층 위에 전기 도금을 하여 극박구리층을 형성함으로써 복합 동박을 제조하였다.
[비교예 1]
박리층을 Ni-Mo의 결정질로 형성하고 전해시 pH를 모두 2로 조절한 것을 제외하고는 실시예 1과 동일한 방법으로 복합 동박을 제조하였다.
[실험예 1]
1. GIXRD 측정
실시예 1에 따른 복합 동박을 얇게 벗겨내어 박리층(Ni-Mo-W층)과 금속층(Ni-P층)을 드러내고 이들 두 면을 직접 회절분석기(diffractometer)에 놓고, GIXRD 데이터를 측정하고 수집하여 그 결과를 도 3에 나타내었다. 입사각은 0.7도로 고정하였다.
도 3은 두 샘플의 GIXRD 데이터와, 이들 두 샘플의 백그라운드 추출된 기본 데이터(raw data)와 ICDD/ICSD 회절 데이터베이스 사이에서 가장 일치하는 데이터를 비교한 결과이다. 데이터에서 약한 피크는 강조를 위해 제곱근 스케일로 도시하고 구리에 대한 참조 패턴을 표시하였다. 동박과 일치하는 회절 피크 이외의 다른 회절 피크는 관찰되지 않았다. 비정질의 Ni-Mo-W 층과 Ni-P 층에 속하는 넓은 피크(broad peak)가 되어 회절 피크가 나타나지 않았다.
2. TEM 측정
실시예 1에 따른 복합 동박을 200kV에서 빔 직경이 1nm인 TEM을 사용하여 측정, 그 이미지(X2000000)를 도 4에 나타내었다.
도 4에서 보듯이 극박 구리층(3), 금속층(4), 박리층(2), 캐리어층(1)이 형성된 것을 확인할 수 있다.
도 5는 도 4에 도시된 복합 동박의 금속층(4)의 전자선 회절 패턴을 나타낸다. 도 5를 보면 halo 패턴이 나타나는 것을 확인할 수 있으며 이를 통하여 금속층이 비정질로 형성된 것을 확인할 수 있다.
도 6은 도 4에 도시된 복합 동박의 박리층(2) 중 금속층(4)과 가까운 부분의 전자선 회절 패턴을 나타낸다. 도 6은 비정질합금의 분산된 패턴을 나타내고 있다.
도 7은 도 4에 도시된 복합 동박의 박리층(2) 중 캐리어층(1)과 가까운 부분의 전자선 회절 패턴을 나타낸다.
상기와 같이 캐리어층(1) 상부의 박리층(2)은 초기 석출단계(즉, 캐리어층(1)과의 경계면)에서는 구리의 영향을 받아 Epitaxial 성장을 한 결과 결정질이 되지만 도금이 성장하면서 비정질로 되는 것을 확인할 수 있다.
[실험예 2]
실시예 1에 따른 복합 동박의 박리층에서 표면과 7nm 깊이에서의 각각의 Ni의 산화상태 비율을 초고진공 분광기(ultra high vacuum spectrometer) K-알파(Thermo VG Scientiffic)를 이용한 X-선 광전자 분광법(X-ray-Photoelectron Spectroscopy; XPS)으로 75W, 400um 스폿 사이즈로 측정하고 그 결과를 아래 표 1에 나타내었다.
Ni(0) (%Area) | NiO (%Area) | |
표면 | 81.4 | 18.6 |
약 7nm 깊이 | 86.3 | 13.7 |
또한, 실시예 1에 따른 복합 동박의 깊이에 따라 박리층을 이루는 각각의 원소의 프로파일을 측정하여 아래 표 2에 나타내고, 이를 그래프로 표시하여 도 8로 나타내었다.
깊이 (nm) | C | Cu | Mo | Ni | O |
0.00 | 24.41 | 1.15 | 22.32 | 10.72 | 41.40 |
1.56 | 3.06 | 0.85 | 41.05 | 43.16 | 11.88 |
3.12 | 3.09 | 0.20 | 43.67 | 44.48 | 8.56 |
4.68 | 0.92 | 0.01 | 45.10 | 45.92 | 8.06 |
6.25 | 0.00 | 0.03 | 45.77 | 47.45 | 6.75 |
7.81 | 0.00 | 0.00 | 44.60 | 48.39 | 7.01 |
9.37 | 0.00 | 0.00 | 43.34 | 49.26 | 7.40 |
10.93 | 0.00 | 0.00 | 42.28 | 50.66 | 7.06 |
12.49 | 0.00 | 0.00 | 41.77 | 51.65 | 6.58 |
14.06 | 0.00 | 0.00 | 40.62 | 51.82 | 7.56 |
15.62 | 0.00 | 0.00 | 39.85 | 52.81 | 7.34 |
17.18 | 0.00 | 0.00 | 39.05 | 53.59 | 7.36 |
18.74 | 0.00 | 0.00 | 38.35 | 54.53 | 7.12 |
20.30 | 0.00 | 0.00 | 37.43 | 54.35 | 8.22 |
21.86 | 0.00 | 0.00 | 37.33 | 55.35 | 7.32 |
23.42 | 0.00 | 0.00 | 36.52 | 55.16 | 8.31 |
24.98 | 0.00 | 0.00 | 36.39 | 55.73 | 7.88 |
26.54 | 0.00 | 0.25 | 35.72 | 56.12 | 7.92 |
28.10 | 0.00 | 1.73 | 35.46 | 55.60 | 7.20 |
29.67 | 0.00 | 6.24 | 34.39 | 53.04 | 6.33 |
31.23 | 0.00 | 14.34 | 32.06 | 48.76 | 4.84 |
32.79 | 0.00 | 24.70 | 28.98 | 42.17 | 4.15 |
34.35 | 0.00 | 35.22 | 25.97 | 36.50 | 2.31 |
35.91 | 0.00 | 44.30 | 22.87 | 31.40 | 1.43 |
37.47 | 0.00 | 51.68 | 19.99 | 27.10 | 1.23 |
39.03 | 0.00 | 58.22 | 18.15 | 23.55 | 0.08 |
40.59 | 0.00 | 63.47 | 15.53 | 20.56 | 0.44 |
42.15 | 0.00 | 67.24 | 14.18 | 18.59 | 0.00 |
43.71 | 0.00 | 71.21 | 12.49 | 16.30 | 0.00 |
45.27 | 0.00 | 73.52 | 11.61 | 14.64 | 0.24 |
46.83 | 0.00 | 76.20 | 10.43 | 13.37 | 0.00 |
48.39 | 0.00 | 78.35 | 9.41 | 12.24 | 0.00 |
49.95 | 0.00 | 79.87 | 8.95 | 11.17 | 0.00 |
51.51 | 0.00 | 81.69 | 8.06 | 10.24 | 0.00 |
53.07 | 0.00 | 82.89 | 7.40 | 9.71 | 0.00 |
* 여기서, C, Cu, Mo, Ni, O의 단위는 원자%임.* W의 경우, Mo 피크와의 간섭으로 인하여 측정할 수 없었음.
도 8에 도시된 바와 같이 표면 또는 경계면으로부터 대략 3 nm를 넘어선 깊이에서부터는 산소의 비율이 거의 일정한 것으로 나타났다. 대략 30 nm의 깊이까지는 산소의 비율이 거의 일정하였고 그 이후에는 점차 감소하다가 대략 깊이 42 nm부터는 산소가 거의 존재하지 않는 것으로 나타났다.
도 9은 실시예 1에서 특히, 깊이 20 nm까지의 박리층의 깊이에 따른 XPS 프로파일을 확대하여 나타낸 것이다. 도 9를 보면 깊이 20nm까지는 산소의 비율이 거의 일정한 것을 확인할 수 있다.
[실험예 3]
실시예 1과 비교예 1의 복합 동박에 대하여 박리강도, 납내열성 등을 시험하고 그 결과를 아래 표 3에 나타내었다.
박리강도(kgf/cm2) | 납내열성(sec) | |
실시예 1 | 0.008 | 300 |
비교예 1 | 0.040 | 200 |
실시예 1의 복합 동박은 비교예 1의 복합 동박에 비하여 박리강도, 납내열성 등이 우수한 것으로 나타났다.
[실험예 4]
실시예 1의 복합 동박과 비교예 1의 복합 동박에 대하여 섭씨 200도에서 2시간 크레이터(crater) 검사를 수행하고 캐리어층을 박리한 후의 극박동박면의 외관을 비교하여 그 결과를 아래 표 4, 도 10, 11에 나타내었다.
박리후 극박동박면 외관 | |
실시예 1의 복합 동박 | 양호 |
비교예 1의 복합 동박 | 줄무늬 자국 |
표 4에 기재된 바와 같이 실시예 1의 복합 동박은 박리면이 깨끗하게 형성되어 박리 후 극박동박면이 양호한 표면 특성을 나타낸 반면(도 10 참조) 비교예 1의 복합 동박은 극박동박면에 줄무늬의 자국이 전사되는 것으로 나타났다(도 11 참조). 도 10에서는 박리 강도가 낮은 반면, 도 11에서는 박리 강도가 높아서 박리층 성분이 극박동박면에 묻어난 것으로 추정된다.
본 명세서에서 설명되는 실시예와 첨부하는 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명한 것에 불과하다. 본 명세서에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술사상의 범위가 한정되는 것이 아님이 자명하다.
1: 캐리어층
2: 박리층
3: 극박구리층
4: 금속층
2: 박리층
3: 극박구리층
4: 금속층
Claims (18)
- 캐리어층, 박리층, 극박구리층을 순서대로 포함하는 복합 동박에 있어서,
상기 박리층은 니켈, 몰리브덴, 텅스텐의 삼원합금을 포함하고, 비정질층으로 형성되어 있으며,
상기 극박구리층은 상기 캐리어층으로부터 박리가능한 복합 동박. - 제1항에 있어서,
상기 극박구리층과 상기 박리층 사이에 금속층을 추가로 포함하는 복합 동박. - 제2항에 있어서,
상기 금속층이 비정질층으로 형성되어 있는 복합 동박. - 제1항에 있어서,
상기 박리층의 한쪽 표면은 니켈, 몰리브덴, 텅스텐의 합금의 비율이 이들 합금의 산화물의 비율보다 높고, 다른 쪽 표면은 이들 합금의 산화물의 비율이 상기 합금의 비율보다 높은 복합 동박. - 제4항에 있어서,
상기 합금의 산화물의 비율은 극박구리층에 접하는 표면으로부터 깊이 방향으로 약 3 nm ~ 약 30 nm의 범위에서 거의 일정한 것인 복합 동박. - 제1항에 있어서,
상기 박리층은 GIXRD(스침각 X-선 회절)로 측정시 회절 피크가 브로드 패턴을 나타내거나, TEM(투과전자현미경)으로 측정시 전자선 회절 패턴에서 할로우(halol) 패턴을 나타내는 복합 동박. - 제2항에 있어서,
상기 박리층과 상기 금속층은 2.5:1~7:1의 두께비로 형성되는 복합 동박. - 제1항에 있어서,
상기 삼원합금층은 Ni 함유량이 1000~3000 ㎍/dm2이고, Mo 함유량이 300~1600 ㎍/dm2이고, W 함유량이 5 ㎍/dm2 이상인 복합 동박. - 제2항에 있어서,
상기 금속층은,
니켈과 인을 포함하거나,
니켈과 황을 포함하거나,
니켈과 인, 황을 모두 포함하는 복합 동박. - 제9항에 있어서,
상기 금속층의 Ni 합금 함량이 100~1000 ㎍/dm2인 복합 동박. - 제1항에 있어서,
상기 극박구리층에 적층된 수지 기재를 추가로 포함하는 복합 동박. - 제11항에 있어서,
상기 수지 기재가, 폴리이미드계 수지, 에폭시계 수지, 말레이미드계 수지, 트리아진계 수지, 폴리페닐렌 에테르계 수지, 폴리부타디엔계 수지 중 1종 이상을 포함하는 복합 동박. - 제1항의 복합 동박을 포함하는 프린트 배선판.
- 제13항의 프린트 배선판을 사용하는 전자 기기.
- 캐리어층을 준비하는 단계,
상기 캐리어층 상에 니켈, 몰리브덴, 텅스텐을 포함하는 전해액을 이용하여 전기 도금함으로써 비정질 박리층을 형성하는 단계,
상기 박리층 위에 전기 도금에 의하여 극박구리층을 형성하는 단계
를 포함하는 제1항의 복합 동박의 제조방법. - 제15항에 있어서,
상기 박리층 형성 단계는 전해조의 pH가 2.5~4.5인 상태에서 수행되는 복합 동박의 제조방법. - 제15항에 있어서,
상기 박리층 형성 단계 이후 10초~50초의 공중 방치 시간을 갖는 복합 동박의 제조방법. - 제15항에 있어서,
상기 박리층 형성 단계 이후, 극박구리층 형성 단계 이전에
상기 박리층 상에 금속을 도금하는 단계를 추가로 포함하는 복합 동박의 제조방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EPPCT/EP2019/055055 | 2019-02-28 | ||
PCT/EP2019/055055 WO2020173574A1 (en) | 2019-02-28 | 2019-02-28 | Composite copper foil and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200105620A true KR20200105620A (ko) | 2020-09-08 |
KR102441161B1 KR102441161B1 (ko) | 2022-09-07 |
Family
ID=65635707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190177156A KR102441161B1 (ko) | 2019-02-28 | 2019-12-27 | 복합 동박 및 그 제조방법 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11639557B2 (ko) |
EP (1) | EP3930996B1 (ko) |
JP (1) | JP7012107B2 (ko) |
KR (1) | KR102441161B1 (ko) |
CN (1) | CN111629525B (ko) |
LU (1) | LU101659B1 (ko) |
TW (1) | TWI732471B (ko) |
WO (1) | WO2020173574A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024122893A1 (ko) * | 2022-12-08 | 2024-06-13 | 롯데에너지머티리얼즈 주식회사 | 캐리어박 부착 동박 및 이를 이용한 동박 적층판 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022158188A1 (ko) * | 2021-01-20 | 2022-07-28 | ||
JPWO2022158187A1 (ko) * | 2021-01-20 | 2022-07-28 | ||
CN115003016B (zh) * | 2022-05-18 | 2024-01-26 | 九江德福科技股份有限公司 | 一种电子电路用附载体极薄铜箔 |
LU503243B1 (en) | 2022-12-22 | 2024-06-25 | Circuit Foil Luxembourg | Method for producing a composite copper foil and composite copper foil obtained therewith |
CN116892000A (zh) * | 2023-07-11 | 2023-10-17 | 安徽立光电子材料股份有限公司 | 一种复合铜箔的制备方法及复合铜箔 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130098359A (ko) * | 2010-10-06 | 2013-09-04 | 후루카와 덴키 고교 가부시키가이샤 | 동박 및 그 제조 방법, 캐리어 부착 동박 및 그 제조 방법, 프린트 배선판, 다층 프린트 배선판 |
KR20140023744A (ko) * | 2012-08-17 | 2014-02-27 | 일진머티리얼즈 주식회사 | 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3566483D1 (en) * | 1984-06-30 | 1988-12-29 | Akzo Gmbh | Flexible polyimide multilayer laminate |
JPS61253384A (ja) * | 1985-01-07 | 1986-11-11 | Masami Kobayashi | アモルフアス合金のメツキ方法 |
JPH07292491A (ja) * | 1994-04-21 | 1995-11-07 | Hitachi Cable Ltd | 高耐食性めっき皮膜およびめっき液 |
JPH11269587A (ja) | 1998-03-24 | 1999-10-05 | Toru Yamazaki | 電解析出法による合金及びそれを用いた マイクロアレイコネクター |
US6660406B2 (en) * | 2000-07-07 | 2003-12-09 | Mitsui Mining & Smelting Co., Ltd. | Method for manufacturing printed wiring board comprising electrodeposited copper foil with carrier and resistor circuit; and printed wiring board comprising resistor circuit |
US7026059B2 (en) | 2000-09-22 | 2006-04-11 | Circuit Foil Japan Co., Ltd. | Copper foil for high-density ultrafine printed wiring boad |
US6528185B2 (en) * | 2001-02-28 | 2003-03-04 | Hong Kong Polytechnic University | Cobalt-tungsten-phosphorus alloy diffusion barrier coatings, methods for their preparation, and their use in plated articles |
JP4612978B2 (ja) | 2001-09-20 | 2011-01-12 | 日本電解株式会社 | 複合銅箔及びその製造方法 |
JP2005260058A (ja) | 2004-03-12 | 2005-09-22 | Furukawa Circuit Foil Kk | キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板 |
TW200609109A (en) | 2004-08-02 | 2006-03-16 | Nippon Denkai Ltd | Composite copper foil and method for production thereof |
JP2007186797A (ja) | 2007-02-15 | 2007-07-26 | Furukawa Circuit Foil Kk | キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板 |
JP2009214308A (ja) | 2008-03-07 | 2009-09-24 | Furukawa Electric Co Ltd:The | キャリア付き銅箔 |
JP2012008065A (ja) | 2010-06-28 | 2012-01-12 | Mitsubishi Paper Mills Ltd | バイオセンサ用電極およびその製造方法 |
KR20150126008A (ko) | 2013-03-04 | 2015-11-10 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | 캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법 |
KR20150062557A (ko) * | 2013-11-29 | 2015-06-08 | 삼성전기주식회사 | 아몰펄스 합금막의 형성방법 및 그 형성방법에 의한 프린트 배선판 |
JP6578379B2 (ja) * | 2015-12-25 | 2019-09-18 | 三井金属鉱業株式会社 | キャリア付銅箔、樹脂付銅箔、及びプリント配線板の製造方法 |
CN107475698B (zh) * | 2017-06-23 | 2020-04-10 | 安庆师范大学 | 一种超薄铜箔剥离层Ni-Cr-B-P的制备方法 |
-
2019
- 2019-02-28 US US17/434,943 patent/US11639557B2/en active Active
- 2019-02-28 EP EP19708501.2A patent/EP3930996B1/en active Active
- 2019-02-28 WO PCT/EP2019/055055 patent/WO2020173574A1/en unknown
- 2019-12-27 KR KR1020190177156A patent/KR102441161B1/ko active IP Right Grant
-
2020
- 2020-02-21 CN CN202010109036.9A patent/CN111629525B/zh active Active
- 2020-02-26 TW TW109106175A patent/TWI732471B/zh active
- 2020-02-27 JP JP2020032096A patent/JP7012107B2/ja active Active
- 2020-02-27 LU LU101659A patent/LU101659B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130098359A (ko) * | 2010-10-06 | 2013-09-04 | 후루카와 덴키 고교 가부시키가이샤 | 동박 및 그 제조 방법, 캐리어 부착 동박 및 그 제조 방법, 프린트 배선판, 다층 프린트 배선판 |
KR20140023744A (ko) * | 2012-08-17 | 2014-02-27 | 일진머티리얼즈 주식회사 | 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판 |
Non-Patent Citations (1)
Title |
---|
일본특허제4612978호 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024122893A1 (ko) * | 2022-12-08 | 2024-06-13 | 롯데에너지머티리얼즈 주식회사 | 캐리어박 부착 동박 및 이를 이용한 동박 적층판 |
Also Published As
Publication number | Publication date |
---|---|
JP7012107B2 (ja) | 2022-01-27 |
TW202035131A (zh) | 2020-10-01 |
KR102441161B1 (ko) | 2022-09-07 |
US20220127743A1 (en) | 2022-04-28 |
EP3930996A1 (en) | 2022-01-05 |
LU101659B1 (en) | 2020-08-28 |
EP3930996B1 (en) | 2023-10-25 |
CN111629525B (zh) | 2023-07-18 |
US11639557B2 (en) | 2023-05-02 |
JP2020180366A (ja) | 2020-11-05 |
TWI732471B (zh) | 2021-07-01 |
CN111629525A (zh) | 2020-09-04 |
WO2020173574A1 (en) | 2020-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102441161B1 (ko) | 복합 동박 및 그 제조방법 | |
KR100859614B1 (ko) | 복합 구리박 및 그 제조방법 | |
CN104125711B (zh) | 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法 | |
TWI735651B (zh) | 銅箔以及具有該銅箔的覆銅層積板 | |
JP7374298B2 (ja) | 粗化処理銅箔、銅張積層板及びプリント配線板 | |
KR101607381B1 (ko) | 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법 | |
US7344785B2 (en) | Copper foil for printed circuit board, method for fabricating same, and trivalent chromium conversion treatment solution used for fabricating same | |
KR102118245B1 (ko) | 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법 | |
JP7259093B2 (ja) | 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板 | |
JP7177956B2 (ja) | 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板 | |
JP5728118B1 (ja) | 表面処理銅箔、該表面処理銅箔の製造方法、および該表面処理銅箔を用いた銅張積層板 | |
JP2020183565A (ja) | 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板 | |
TWI805902B (zh) | 表面處理銅箔、覆銅積層板及印刷線路板 | |
JPH0613749A (ja) | プリント回路用銅箔及びその製造方法 | |
TWI808777B (zh) | 粗化處理銅箔、銅箔積層板及印刷佈線板 | |
JP6329727B2 (ja) | キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法 | |
WO2023054398A1 (ja) | 粗化処理銅箔及び銅張積層板、並びにプリント配線板の製造方法 | |
WO2022209990A1 (ja) | 粗化処理銅箔、銅張積層板及びプリント配線板 | |
CN116762482A (zh) | 具有低表面粗糙度及低翘曲的表面处理铜箔、包括该铜箔的铜箔基板及包括该铜箔的印刷配线板 | |
TW202244330A (zh) | 粗化處理銅箔、銅箔積層板及印刷佈線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |