KR20200099555A - 고온 초전도 줄무늬 테이프 조합들의 제조 - Google Patents
고온 초전도 줄무늬 테이프 조합들의 제조 Download PDFInfo
- Publication number
- KR20200099555A KR20200099555A KR1020207020343A KR20207020343A KR20200099555A KR 20200099555 A KR20200099555 A KR 20200099555A KR 1020207020343 A KR1020207020343 A KR 1020207020343A KR 20207020343 A KR20207020343 A KR 20207020343A KR 20200099555 A KR20200099555 A KR 20200099555A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature superconducting
- tape
- striped
- double
- sided adhesive
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims description 65
- 239000000853 adhesive Substances 0.000 claims description 47
- 230000001070 adhesive effect Effects 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims 4
- 238000010292 electrical insulation Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 22
- 239000004020 conductor Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000010408 film Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010445 mica Substances 0.000 description 2
- 229910052618 mica group Inorganic materials 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- BGTFCAQCKWKTRL-YDEUACAXSA-N chembl1095986 Chemical compound C1[C@@H](N)[C@@H](O)[C@H](C)O[C@H]1O[C@@H]([C@H]1C(N[C@H](C2=CC(O)=CC(O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O)=C2C=2C(O)=CC=C(C=2)[C@@H](NC(=O)[C@@H]2NC(=O)[C@@H]3C=4C=C(C(=C(O)C=4)C)OC=4C(O)=CC=C(C=4)[C@@H](N)C(=O)N[C@@H](C(=O)N3)[C@H](O)C=3C=CC(O4)=CC=3)C(=O)N1)C(O)=O)=O)C(C=C1)=CC=C1OC1=C(O[C@@H]3[C@H]([C@H](O)[C@@H](O)[C@H](CO[C@@H]5[C@H]([C@@H](O)[C@H](O)[C@@H](C)O5)O)O3)O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O[C@@H]3[C@H]([C@H](O)[C@@H](CO)O3)O)C4=CC2=C1 BGTFCAQCKWKTRL-YDEUACAXSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
- H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
- H01B12/06—Films or wires on bases or cores
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
- B23K3/06—Solder feeding devices; Solder melting pans
- B23K3/0607—Solder feeding devices
- B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
- H01B13/0036—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H01L39/2467—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
- H10N60/0688—Etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0801—Manufacture or treatment of filaments or composite wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/20—Permanent superconducting devices
- H10N60/203—Permanent superconducting devices comprising high-Tc ceramic materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/42—Printed circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/264—Bi as the principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68309—Auxiliary support including alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/03003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring a preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/031—Manufacture and pre-treatment of the bonding area preform
- H01L2224/0311—Shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0531—Decalcomania, i.e. transfer of a pattern detached from its carrier before affixing the pattern to the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Optics & Photonics (AREA)
- Wire Bonding (AREA)
- Plasma & Fusion (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Laser Beam Processing (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
본 개시서에는 고온 초전도 줄무늬 테이프 조합들을 만들기 위한 방법들 및 그 고온 초전도 줄무늬 테이프 조합들의 제품이 교시된다. 본 개시서에는 2개의 중첩된 고온 초전도 (HTS) 필라멘트상 테이프들을 정렬 및 본딩하여 단일의 일체화된 테이프 구조를 형성하기 위한 효율적이고 확장 가능한 방법이 설명된다. 본 발명은 하부 및 상부 HTS 테이프와, 개재하는 얇은 절연체 층을 현미경적 정밀도로 정렬하고, 2개 세트의 테이프 필라멘트들을 서로 전기적으로 연결한다. 상기 절연 층도 상부 테이프 및 하부 테이프의 접착을 강화하면서, 그 전기적 연결부들에서의 기계적 응력을 완화한다. 개개의 테이프들을 정밀하게 정렬하여 단일의 테이프 구조를 형성하는 이 방법의 능력은 릴-투-릴(reel-to-reel) 생산 공정과 양립 가능할 수 있게 한다.
Description
관련 출원에 대한 참조
본 출원은 2017년 12월 14일자 출원된 미국 특허가출원 번호 제62/598,541호, 2017년 12월 14일자 출원된 미국 특허가출원 번호 제62/598,539호, 및 2018년 9월 7일자 출원된 미국 특허가출원 번호 제62/728,650호의 비-가출원이며, 이들에 대한 우선권 및 혜택을 주장한다.
본 개시서는 고온 초전도 줄무늬(striated) 테이프 및 고온 초전도 줄무늬 테이프 조합들을 만들기 위한 방법들에 관한 것이다.
본 개시서는 고온 초전도 줄무늬 테이프 및 고온 초전도 줄무늬 테이프 조합들을 만들기 위한 방법들에 관한 것이다.
본 발명에서의 '테이프'라는 용어는 접착재(接着材; adhesive)를 포함하거나 포함하지 않는 구조들을 의미하는 것으로 일반화된다.
고온 초전도(HTS)의 제로 DC 저항 속성은 상당한 자기장들 내에서도 큰 전류를 운반할 수 있게 하므로, 다양한 시스템들의 전도체 중량 및 부피의 저감을 가능하게 한다.
그러한 DC 용례들에 이용되는 제2 세대 (2G) HTS 코팅된 전도체들은 얇은 HTS 코팅들 및 산화물 버퍼 층들의 얇은 층들로 코팅된 평평한 금속 테이프들로 구성된다. 2G HTS를 이용하는 상이한 유형의 케이블들과 와이어들은 고전류 용례들에 대해 개발되고 있으나 그 평평한 형상은 AC 용례들에 있어 상당한 손실을 야기한다.
AC 용례들에 적합한 전도체들 및 케이블들의 부족은 모터들 및 발전기들을 위한 고정자들, 변압기들 및 인덕터들의 개발을 복잡하게 만드는 병목 현상을 만들왔다.
AC 손실이 낮은 실제의 교차된 다-필라멘트가 꼬인 HTS 코팅된 전도체(practical transposed multifilament twisted HTS coated conductor)의 실증은 없었다.
YBCO 코팅된 전도체들의 AC 손실은 그 YBCO 필름을 얇은 필라멘트 배열들로 분할함으로써 저감될 수 있다.
AC 손실들은 모든 필라멘트들 내에 플럭스 침투(flux penetration)를 허용하는 필라멘트 브리지들(filament bridges)을 상기 전도체의 길이를 따라 주기적으로 도입함으로써 더 저감될 수 있다. 이 접근법은 2개의 줄무늬 HTS 테이프들이, 절연 층에 의해 분리된 서로 바라보는 필라멘트 면들(filament sides)과 본딩될 것을 요구한다. 그 2개의 테이프들로부터의 필라멘트들은 단락을 방지하기 위해 모서리들에서만 서로 전기적으로 연결되어야 한다.
전기적 본딩 | 기계적 본딩 | 절연 층 | |
참고 1 | 확산+압착 | 전기적 본딩 | 운모 박막 |
참고 2 | 확산+에칭된 운모 | 전기적 본딩 | 포토레지스트 |
참고 3 | 확산+열간 프레스 | 전기적 본딩 | 캡톤 테이프 |
참고 4 | 수동 솔더링(순수 인듐) | 전기적 본딩 | 유리 섬유 에폭시 테이프 |
면-대-면으로 2개의 복합 전기 테이프들을 연결함에 관한 예전 작업의 요약이 표 1에 주어진다.
이 선행기술 방법들에 연관된 여러 기술적 도전과제들이 있다.
첫째, 모든 경우에 있어 본딩의 무결성은 접착을 위한 전기적 연결의 기계적 강도에 의존한다.
둘째, 확산 본딩에 요구되는 시간은 제작의 실제적 확장(practical scale-up)을 방해한다.
셋째, 상기 절연 층은 상기 테이프들 사이에 갭(gap)을 생성하는데, 이는 전기적 본딩 공정을 복잡하게 한다.
넷째, 이전에 이용된 상기 절연 층들은 솔더 본딩 중에 인접한 필라멘트들에 충분한 격리(adequate isolation)를 제공하지 않는다.
다섯째, HTS 테이프들 내 필라멘트의 폭들은 < 수백 미크론 미만이고, 상기 절연 층 내 개구들은 상부 필라멘트와 하부 필라멘트 사이에 정밀하게 정렬되어야 한다.
본 발명 개시서에는 각각의 구성 테이프(constituent tape) 내에 인덱싱 구멍들을 일체화함으로써 절연 층들과 HTS 줄무늬 테이프의 정밀한 정렬 및 배치를 가능하게 하는 공정이 설명된다.
본 발명 개시서에는 접착 강도를 위하여 단지 전기적 본딩들(electrical bonds)에만 의존하지 않고 본딩 영역(bond area)으로의 솔더의 격리(containment)를 제공하면서 상부 테이프와 하부 테이프의 신뢰성 있는 접착을 가능하게 한다.
본 개시서에는 고온 초전도 줄무늬 테이프 조합들을 만들기 위한 방법들 및 그 고온 초전도 줄무늬 테이프 조합들의 제품이 교시된다.
본 개시서에는 2개의 중첩된 고온 초전도 (HTS) 필라멘트상(filamentary) 테이프들을 정렬 및 본딩하여 단일의 일체화된 테이프 구조를 형성하기 위한 효율적이고 확장 가능한 방법이 설명된다.
본 발명은 하부 및 상부 HTS 테이프와, 개재하는 얇은 절연체 층을 현미경적 정밀도로 정렬하고, 2개 세트의 테이프 필라멘트들을 서로 전기적으로 연결한다.
상기 절연 층도 상부 테이프 및 하부 테이프의 접착을 강화하면서, 그 전기적 연결부들에서의 기계적 응력을 완화한다.
개개의 테이프들을 정밀하게 정렬하여 단일의 테이프 구조를 형성하는 이 방법의 능력은 릴-투-릴(reel-to-reel) 생산 공정과 양립 가능할 수 있게 한다.
다음 설명 및 도면들은 상세하게 본 개시서의 특정 예시적 실시 예들을 제시하는 것인바, 이는 본 개시서의 다양한 원리들이 수행될 수 있는 몇몇 예시적인 방안들을 나타낸 것이다. 그러나 그 예시된 예들은 본 개시서의 많은 가능한 실시 예들을 모두 망라한 것이 아니다. 본 개시서의 다른 목적들, 장점들 및 신규한 특징들은 아래 상세한 설명에 제시될 것인바, 이때 도면들과 함께 고려된다.
도 1은 낮은 AC 손실을 위한 줄무늬 테이프 구조를 제작하는 데 이용되는 실제 구성요소들 및 조립된 테이프 내 최종 구성요소들의 도면이다. 양면 접착재(DSA)는 후면 층들(backing layers)이 있는 채로 도시되고, 솔더 프리폼들은 솔더의 데칼 각인 및 본딩(decal imprinting and bonding of solder; DIBS) 절차를 위하여 박리 테이프에 부착된 것으로 도시되는바, 그 DIBS 절차는 동일한 발명자들에 의하여 발명되고 다른 특허출원에 상세화되었다. 도면은 축적에 맞춰지지 않았다.
도 2에는 낮은 AC-손실 HTS 케이블 제작 공정의 단계별 다이어그램이 도시된다. 단계 #2는 별도의 고정체(separate fixture) 상에서 수행된다.
도 1은 낮은 AC 손실을 위한 줄무늬 테이프 구조를 제작하는 데 이용되는 실제 구성요소들 및 조립된 테이프 내 최종 구성요소들의 도면이다. 양면 접착재(DSA)는 후면 층들(backing layers)이 있는 채로 도시되고, 솔더 프리폼들은 솔더의 데칼 각인 및 본딩(decal imprinting and bonding of solder; DIBS) 절차를 위하여 박리 테이프에 부착된 것으로 도시되는바, 그 DIBS 절차는 동일한 발명자들에 의하여 발명되고 다른 특허출원에 상세화되었다. 도면은 축적에 맞춰지지 않았다.
도 2에는 낮은 AC-손실 HTS 케이블 제작 공정의 단계별 다이어그램이 도시된다. 단계 #2는 별도의 고정체(separate fixture) 상에서 수행된다.
본 개시서에는 전기적으로 그리고 기계적으로 연결된 고온 초전도 줄무늬 테이프 조합들 및 전기적으로 그리고 기계적으로 연결된 고온 초전도 줄무늬 테이프 조합들을 만들기 위한 방법들이 교시된다.
본 개시서에는 2개의 중첩된 고온 초전도 (HTS) 필라멘트상 테이프들을 정렬 및 본딩하여 단일의 일체화된 테이프 구조를 형성하기 위한 효율적이고 확장 가능한 방법이 설명된다.
본 발명은 하부 및 상부 HTS 테이프와, 개재하는 얇은 절연체 층을 현미경적 정밀도로 정렬하고, 2개 세트의 테이프 필라멘트들을 서로 전기적으로 연결한다.
상기 절연 층도 상부 테이프 및 하부 테이프의 접착을 강화하면서, 그 전기적 연결부들에서의 기계적 응력을 완화한다.
개개의 테이프들을 정밀하게 정렬하여 단일의 테이프 구조를 형성하는 이 방법의 능력은 릴-투-릴(reel-to-reel) 생산 공정과 양립 가능할 수 있게 한다.
예시 1
본딩된 줄무늬 테이프의 기본 구성요소들이 도 1에 나타난다.
그것은 2개의 줄무늬 HTS 테이프들, 절연체 (및 접착재) 층 및 솔더 프리폼들로 구성된다.
인덱스 핀들(index pins)을 갖춘 정렬 지그(alignment jig; 미도시)가 모든 구성요소들을 함께 정렬하는 데 이용된다. 정렬 지그는 2차원적 평면적 표면 또는 3차원적 굴곡진 표면 상에 모든 개개의 구성요소들을 높은 정밀도로 함께 정렬 및 조립하는 것을 돕는 디바이스 또는 구조이다. 상기 초전도 테이프 구조의 각각의 구성요소 내 인덱싱 구멍들 및 핀들의 신중한 선택으로써, 모든 구성요소들은 50 미크론 미만의 공간적 허용오차로 정렬 및 본딩될 수 있다. 기계적 수단(예컨대, 노치(notches), 구멍(holes), 안내부(guides)) 또는 광학적 수단(예컨대, 레이저, LED, 램프)과 같이 상기 줄무늬 테이프 구조의 각각의 구성요소를 인덱싱하는 기타 방법들이 가능하다. 인덱싱된 구성요소들에 매칭(matching)되는 '상보적인' 구조가 상기 정렬 지그 상에 있는 한, 그렇다면 높은 공간적 정확도가 유지될 수 있다.
상기 줄무늬 HTS 테이프들은 레이저 리소그래피 및 패터닝 기법들에 의하여 만들어지고, 상기 인덱싱 구멍들은 레이저 미세 기계 가공(laser micromachining)에 의하여 만들어진다.
리소그래피로써, 액체 포토레지스트들이 스프레이 공정, 스핀 공정 또는 딥 공정(spray, spin or dip processes)을 이용하여 상기 테이프에 적용될 수 있거나, 고체 필름 포토레지스트가 상기 테이프에 래미네이트(laminate)될 수 있다.
예시 2
고체 필름 레지스트는 상기 테이프에 적용되기 전에 미리 패터닝되고 미리 인덱싱될(pre-patterned and pre-indexed) 수 있어 설정(setup)을 간소화하고 공정 시간을 단축시킬 수 있다.
상기 공정의 화학적 작용(chemistries)에 따라 포지티브 레지스트 또는 네거티브 레지스트가 이용될 수 있다.
긴 길이에 걸친 정렬을 보장하는 데 상이한 형상들 및 수량의 인덱싱 구멍들이 이용될 수 있음이 주목된다.
예를 들어, 직사각형 인덱스 구멍들이 릴-투-릴 시스템에서 상기 테이프의 양 모서리들을 따라 규칙적으로 이격될 수 있다. 상기 인덱싱 구멍들은 상기 HTS 테이프가 단단히 부착된 별도의 운반체(separate carrier)에 만들어질 수도 있다. 이 구성은 인덱싱 특징의 이점을 여전히 취하면서도 HTS 재료를 보존할 것이다.
예시 3
양면 접착재(DSA)는 1 mil 두께(접착재만)이고 초기에 양측의 라이너(liner)에 의하여 보호된다.
상기 DSA는 넓은 온도 범위(-185 내지 260°C)에 걸친 작용을 위한 등급의 것이다.
HTS 필라멘트들의 단부들과 일치하는 개구들은 상기 접착재를 통과하도록 레이저 기계 가공된다.
이 접착재는 (하나의 라이너가 제거된 채) 상기 정렬 지그를 이용하여 조심스럽게 상기 HTS 테이프들 중 하나 위로 정렬 및 배치된다.
예시 4
표준 레이저 리소그래피 및 패터닝 기법들에 의하여 만들어지고, 레이저 기계 가공된 인덱싱 구멍들을 포함하는 2개의 줄무늬 고온 초전도체 (HTS) 테이프들 또는 포일들.
인덱싱 구멍들을 가지는 솔더 프리폼 박리 테이프.
양측에 보호성 라이너들을 가지고, 넓은 작용 온도 범위를 가지며 레이저 기계 가공된 인덱싱 구멍들을 가지는, 양면 실리콘 기반(silicone-based) 얇은 접착재(DSA).
테이프 구조들을 정렬 및 본딩하기 위한 인덱싱 핀들을 가지는 정렬 지그.
a) 레이저 - 바람직하게는 포토레지스트 및 레이저 절단된 얇은 금속 포일들(< 500 미크론) 둘 모두를 노출시키기에 충분한 에너지를 가진 펄스된 UV(355 nm 파장, 30-70 ns 펄스 폭, > 10 kHz 반복률) 및 b) a) 고속-스캐닝 거울 검류계(fast-scanning galvanometric (galvo) mirrors), 레이저 펄스 진폭 및 타이밍 제어, 고정밀 고정확 X-Y 병진이동 스테이지 쌍, 진공 척, 등초점 광학 검사 카메라(parfocal optical inspection camera), 및 스테이지 및 거울 스캐닝 소프트웨어(mirror scanning software)가 일체화된 레이저 미세 기계 가공 시스템을 포함하는 레이저 미세 기계 가공 시스템.
상기 DSA는 솔더 프리폼들의 패턴에 매칭되는 '관통 구멍(through-hole)' 창들(windows)의 패턴을 가지도록 레이저 절단되어야 한다. 이 창들의 크기는 과잉의 재료가 그 창 모서리를 넘어 이탈하지 않으면서 솔더가 흘러 균일한 두께로 그 창 영역을 채울 수 있게 해야 한다. 상기 창들의 크기는 리플로된/녹은(reflowed / melted) 솔더 두께가 상기 DSA의 두께를 초과하지 않도록 솔더 두께 및 DSA 두께와 함께 설계되어야만 한다.
레이저 에너지 및 검류 스캐닝 파라미터들(galvo scan parameters)은, 상기 접착재를 손상시키지 않은 채로 상기 라이너들을 제거하기 어렵게 할 어떠한 용융도 야기함 없이 상기 라이너들 및 접착재를 완전히 통과하여 절단하도록 선택되어야 한다. 덧붙여, 비-접착재 탭들(non-adhesive tabs)은 그 DSA의 취급과 수용 표면 상으로의 적용이 쉬워지도록 상기 DSA의 접착재 부분 너머로 연장되도록 제작되어야 한다. 물론, 상기 접착재를 손상시키지 않고 상기 DSA 테이프 안으로 인덱싱 구멍들도 레이저 절단되어야 한다.
최종 HTS 조립체의 부분들, 구조 및 정렬은 본 발명의 중요한 요소들이며, 상기 줄무늬 테이프 구조의 구성요소들은, 모든 층들 및 그 순서가 도 1에 도시된 바와 같이 보존된다면 다양한 방식으로 조립될 수 있다. 아래에서 논의되는 바와 같은 하나의 선택지는 도 2에 도시된 바와 같이 솔더 프리폼들을 하나의 HTS 테이프 상에 먼저 본딩한 후, 그 솔더 프리폼들을 둘러싸는 개구들을 가진 DSA를 이 테이프 위에 적용하는 것이다.
예시 5
인덱싱 핀들을 안내부(guide)로 이용하여, 패터닝된 면이 위로 가게 HTS 테이프 #2를 상기 정렬 지그 상으로 위치시킨다.
(상기 프리폼들이 상기 HTS 테이프를 바라보는 채) 인덱싱 구멍들을 가진 솔더 박리 테이프를 상기 정렬 지그의 인덱싱 핀들 위에 정렬하고 HTS 테이프 #2 상으로 프레싱한다.
상기 솔더 프리폼들로부터 상기 박리 테이프를 분리하여 그 솔더 프리폼들이 상기 HTS 테이프 #2에 본딩된 채로 남겨 놓는다.
하나의 라이너를 제거하고 레이저로 패터닝된 DSA를 HTS 테이프 #2 상에 위치시키기 전에 상기 정렬 지그의 인덱싱 핀들 위로 정렬한다.
상기 DSA의 창들이 상기 솔더 프리폼들과 정렬될 것이다.
DSA 테이프로부터 두 번째 라이너를 제거한다.
HTS 테이프 #1의 인덱싱 구멍들을 (패터닝된 면이 테이프 #2를 바라보는 채로) 상기 정렬 지그의 인덱싱 핀들 위로 정렬하고 테이프 #2 상으로 위치시킨다.
솔더가 녹아 전체 HTS 테이프 조립체가 본딩될 때까지 그 전체 조립체에 압력 및/또는 열을 가한다.
줄무늬 테이프 구조를 만드는 데 있어 중요한 인자(factor)는 상부 테이프와 하부 테이프로부터의 좁은 개개의 필라멘트들의 정밀한 본딩으로 연속적인 회로를 형성하는 것이다.
그 초전도 테이프 조립체의 모든 구성요소들의 인덱싱 구멍들 및 상기 정렬 지그의 상기 인덱싱 핀들은 매우 낮은 오류로 모든 구성요소들 사이의 정밀한 공간적 정렬을 보장한다.
표 1에 요약된 바와 같이, 그 2개의 테이프들로부터 필라멘트 모서리들을 전기적으로 본딩하는 데 다양한 방법들이 이용되었다. 이 방법들 중 3가지는 2개의 필라멘트 표면들의 게면을 가로지르는 확산 본딩을 가능하게 하는 상기 테이프들의 열 어닐링(thermal annealing)을 수반한다[1-3]. 그러나 요구되는 긴 공정 시간(2 내지 3시간), 고압(수 MPa), 및 몇몇 경우에는 순수 O2 분위기[1,3]에 의해 이 선행기술 방법의 실현 가능성이 제한된다. 덧붙여, 절연 층의 포함에 의하여 야기되는 상기 테이프들 사이의 갭을 보상하기 위하여, 확산 본딩에 의하여 형성된 모서리 본딩들(edge bonds)은, 모서리에서 압착(crimping)하거나[1], 내부 영역(interior region)을 절연체로서의 포토레지스트로 채우고, 그 모서리에 들어올려진 메사 접촉 영역(raised mesa contact area)을 생성하기 위하여 필라멘트의 은 코팅의 함입된 영역을 에칭하거나[2], 추가적인 은을 스퍼터링할 것이 요구된다.
더 실제적인 해법은 2G HTS 코팅된 전도체들을 본딩하기 위한 낮은 용융 온도의 솔더를 이용하여, 층으로 된 구조에 손상을 가하는 것 또는 래미네이트 박리되는 것(delaminating)을 방지하는 것이다. In52Sn48 (118°C, 12.5 μΩ-cm), 우드 합금 (70°C, 19.3 μΩ-cm), In2Bi (72°C, 39 μΩ-cm), 및 Bi57In26Sn17 (79°C, 41 μΩ-cm)과 같은 77 K, (Tm, ρ77K)에서 상이한 용융 온도 및 고유 저항을 가지는 여러 유형의 솔더들이 존재한다[17]. In2Bi 솔더가 추천되는데, 이는 낮은 용융 온도 및 평평한 리본 형태로의 상업적 이용 가능성 때문이다. In2Bi를 이용한 HTS 필라멘트들의 단일 접합 본딩들(single junction bonds)의 측정 결과는 그 접촉 저항이 확산 본딩을 이용하여 달성되는 것과 유사하다는 점을 나타냈다. 덧붙여, 실온과 작동 온도(operating temperature) 사이의 솔더의 열 팽창은 고려되어야만 하는 인자이다. In2Bi에 대해, 300 K과 77 K 사이의 열 팽창은 대략 -0.65%인 반면, YBCO 코팅된 전도체는 대략 -0.25%이다. 이 불일치에도 불구하고, 냉각 시 래미네이트 박리 효과(delamination effects)는 관찰되지 않았다.
표면 상 다수의 격리된 영역들을 선택적으로 본딩시키기 위한 간단한 솔더링 방법 하나는 솔더가 필라멘트 영역들에만 본딩되도록 (솔더 마스킹에서와 같이) 필라멘트 표면들과 절연체 층들의 상이한 솔더 젖음성(solder wetting properties)을 활용한다. 이 기법은 전통적으로 솔더 페이스트들에 이용되지만; 솔더 플럭스를 활성화하는 데 필요한 고온은 2G HTS 테이프와 양립되지 않는다. 대안으로서, 전체 테이프 구조의 모서리들은 상기 테이프 모서리들에 적용되는 솔더 비드(bead of solder) 또는 낮은 용융 온도의 공융 솔더에 잠길 수 있다. 그러나, 테스트에 의하면 솔더는 때때로 상기 절연체 층에 들러붙고, 솔더 본딩(solder bonds)은 필라멘트들에 맞지 않는 것으로 나타났다. 심지어 상기 줄무늬 테이프 위로 잘 정의된 창들 안으로 솔더를 훑는 것(doctor blading; 훑개로 훑기)으로도 충분히 균일한 본딩들이 만들어지지 않았다. 솔더가 본딩 영역으로부터 흘러넘쳐 인접한 모서리 접촉부들에 이어지는 것을 방지하는 것은, 그것들의 이격이 상기 절연 층의 두께의 정도(the order of)에 도달하는 때에 중요해지는데, 이는 인접한 필라멘트들 중에 전류가 공유되는 것이 그 교차된 전도 경로(transposed conduction path)에 부정적 영향을 미칠 것이기 때문이다.
솔더 프리폼들은 다양한 형상 및 크기로 일정하고 정밀한 양의 솔더를 운반하며, 전자제품 조립 라인에서 '픽-앤드-플레이스(pick-and-place)' 기계들에서 일상적으로 이용된다. 소정의 형상 및 크기의 솔더 프리폼들의 릴(reel)이 '픽-앤드-플레이스' 기계에서 줄무늬 테이프를 본딩하는 데 이용될 수 있다. 그러나 릴 상에 있는 솔더 프리폼들 모두가 동일한 크기이고, 그 프리폼들은 상기 HTS 테이프 상으로 개별로 배치되므로, 이는 처리량을 제한할 수 있는 직렬적 공정이다.
예시 6
박리 테이프 상 미리 정해진 위치들에 임의의 기하학 구조의 솔더 프리폼들을 미리 배치함으로써, 그 후 솔더 프리폼들의 전체 패턴은 상기 줄무늬 테이프에 전달되어 본딩될 수 있는바, 이로써 처리량이 증가된다.
별도의 특허출원으로 설명된 솔더의 데칼 각인 및 본딩 (DIBS) 공정은 임의의 크기, 형상 및 위치의 조합의 솔더 프리폼들이 박리 테이프 상에 미리 조립되어 수용 표면에 집단적으로 본딩될 수 있게 한다.
회전하는 릴에 있는 안내 핀들(guide pins)에 매칭되는 규칙적으로 이격된 인덱싱된 구멍들을 이용함으로써 이 솔더 박리 테이프가 릴-투-릴 시스템에 쉽게 적합화될 수 있다는 점이 주목된다.
적층체된 줄무늬 테이프 구조 내의 필라멘드들을 본딩하기 위하여, 리플로(reflow) 전의 솔더 프리폼들은 상기 접착재보다 약간 더 높고(예컨대, In2Bi 2-mil 두께의 공융 솔더 리본), (DIBS를 이용하여) 상기 접착재로 미리 덮인 HTS 테이프 또는 안 덮인 줄무늬 HTS 테이프 상으로 배치된다.
상기 접착재 및 상기 솔더 프리폼들의 두께는 전기 저항 손실이 저감되도록 최소화되나, 그 2개의 두께는, 리플로된 솔더의 최종 두께가 상기 DSA의 두께를 초과하지도 않고 그 최종 솔더의 치수가 그 DSA 창의 치수를 초과하지 않도록 상기 DSA 창과 함께 설계되어야만 한다. 각각의 필라멘트의 단부들은, 솔더 본딩 영역을 증가시킴으로써 그것의 접촉 저항을 낮추도록 넓혀질 수 있다.
처음과 마지막 몇몇 필라멘트들은, 교차된 영역을 가로지르는 전기 측정을 위해 리드들의 부착을 가능하게 하는 큰 패드들을 종점으로 한다. 줄무늬 HTS 테이프 #1의 전류 리드 패드들은 테이프 #2 상의 연장된 패드들에 솔더 본딩되어 같은 쪽의 패드들에 대한 리드들 접속을 가능하게 한다. 이 마지막 특징은 패드들을 클램핑(clamping)할 때 테이프들 사이의 전단력을 저감하는데, 적층된 테이프 구조의 한 쪽만이 파지되기(gripped) 때문이다.
다음, 안내부로서 상기 인덱싱 핀들을 이용하여 필라멘트 면이 상기 접착재를 바라보는 채로 상단 줄무늬 HTS 테이프가 상기 정렬 지그 위로 배치된다.
그 후, 상기 정렬 지그는 프레스에 배치된 후 솔더를 녹이도록 열 및/또는 압력 처리되어 하부 HTS 필라멘트와 상부 HTS 필라멘트 사이의 전기적 연결이 제공된다. 전형적인 열, 압력, 및 시간의 조건은 200°F, 250 PSI, 10초 미만(<10s)이다.
상기 줄무늬 테이프들은 레이저 삭마(laser ablation)에 의하여 만들어질 수 있으나 그것은 AC 손실 속성은 레이저 리소그래피에 의하여 만들어진 것들만큼 좋지 않을 수 있다. 다른 얇은 양면 접착재 층들(또는 심지어 포토레지스트 필름(리스톤; Riston)과 같은 감광성 필름들)도 이용될 수 있으나 레이저 기계 가공 또는 포토패터닝으로 처리 가능해야만 하고 액체 질소(-196 °C)에 가까운 온도를 견뎌낼 수 있어야 한다. 다른 장치가 얇고(< 2 mil) 작은(수백 ㎛ 내지 1mm) 물체들을 취급할 수 있고 그것들을 정밀한 미세한 위치들에 신뢰성 있게 위치시킬 수 있다면, 그 장치에 의하여 솔더 프리폼들이 상기 줄무늬 테이프에 적재 및 본딩될 수 있다.
본 개시서에는 2개의 중첩된 고온 초전도 (HTS) 필라멘트상 테이프들을 정렬 및 본딩하여 단일의 일체화된 테이프 구조를 형성하기 위한 효율적이고 확장 가능한 방법이 제공된다.
본 발명은 하부 및 상부 HTS 테이프와 개재하는 얇은 절연체 층의 현미경적 정밀도의 정렬을 가능하게 하고, 2개 세트의 테이프 필라멘트들을 서로 전기적으로 연결한다. 상기 절연 층도 상부 테이프 및 하부 테이프의 접착을 강화하면서, 그 전기적 연결부들에서의 기계적 응력을 완화한다.
개개의 테이프들을 정밀하게 정렬하여 단일의 테이프 구조를 형성하는 이 방법의 능력은 릴-투-릴(reel-to-reel) 생산 공정과 양립 가능할 수 있게 한다.
줄무늬 HTS 테이프 구조를 제작하는 이 방법은 상부 HTS 줄무늬 테이프와 하부 HTS 줄무늬 테이프 간 필라멘트들의 정밀 정렬 및 본딩을 가능하게 한다.
상기 테이프들에서의 인덱싱 구멍들 및 그 구성요소들 및 정렬 지그에서의 인덱싱 핀들을 이용함으로써, 본딩 공정 전과 본딩 공정 도중에 높은 공간적 정밀도 및 정확도로 정렬이 유지될 수 있다.
얇은 양면 접착재는 절연 층의 두께를 최소화하므로 상부 필라멘트와 하부 필라멘트 사이의 접촉 저항도 최소화된다.
DIBS와 조합하면 본 발명은 각각의 필라멘트의 본딩 위치들(bond locations)에 일정한 부피의 솔더를 정밀하게 배치하는 것을 가능하게 하므로, 신뢰성 있는 전기적 연결이 보장되며 필라멘트 간 단락이 제거된다. 양면 접착재는 기계적 본딩을 제공하며, 솔더 프리폼들은 전기적 본딩을 제공한다. (DIBS를 포함하여) 본 발명의 특징들은 릴-투-릴 시스템에 쉽게 적합화될 수 있으므로, 최종적인 상업화에 대한 높은 가망성을 지닌다.
전술한 예시들은 단지 본 개시서의 다양한 양상들의 여러 가능한 실시 예들을 예시한 것인바, 이 명세서 및 첨부된 도면들을 읽고 이해한 본 발명의 기술분야에서 통상의 지식을 가진 다른 사람들에 의해 균등한 변형물들 및/또는 수정물들이 생길 것이다. 덧붙여, 본 개시서의 특정한 특징이 몇몇 실시 예들 중 단 하나에 대해서만 설명되거나 그리고/또는 예시되었을 수 있어도, 그러한 특징은 어느 주어진 용례 또는 특정 용례에 있어 바람직하고 유리할 수 있는 다른 실시 예들의 하나 이상의 다른 특징들과 조합될 수 있다. 또한, "포함하는(including)", "포함하다(includes)", "구비하는(having)", "가진다(has)", "를 갖춘(with)"이라는 단어, 또는 그것들을 변형한 단어들이 상세한 설명 및/또는 청구범위에 이용되는 한, 그러한 용어들은 "포함하는(comprising)"이라는 용어와 유사한 방식으로 포괄적(inclusive)인 것으로 의도된 것이다.
Claims (14)
- 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서:
패터닝된 면 및 인덱싱된 구멍들을 가지는 제1 줄무늬 고온 초전도 테이프를 상기 패터닝된 면이 위를 향하도록, 인덱싱 핀들을 안내부로서 이용하여 상기 인덱싱된 구멍들을 정렬 지그 상으로 위치시키는 단계;
프리폼들 및 인덱싱된 구멍들을 가지는 솔더 박리 테이프를 상기 정렬 지그 상 상기 제1 줄무늬 고온 초전도 테이프 상으로 위치시키는 단계로서, 상기 프리폼들은 상기 제1 줄무늬 고온 초전도 테이프를 바라보는, 단계;
프리폼들을 가진 상기 솔더 박리 테이프를 상기 제1 줄무늬 고온 초전도 테이프 상으로 프레싱하는 단계로서, 상기 프리폼들은 상기 제1 줄무늬 고온 초전도 테이프를 바라보는, 단계;
상기 솔더 프리폼들로부터 상기 박리 테이프를 분리하는 단계;
상기 솔더 프리폼들로 하여금 상기 제1 줄무늬 고온 초전도 테이프에 본딩된 채로 남도록 허용하는 단계;
창들 및 제1 라이너 및 제2 라이너 및 인덱싱 구멍들을 가진, 레이저로 패터닝된 양면 접착재를 제공하는 단계; 상기 양면 접착재의 상기 제1 라이너를 제거하는 단계;
상기 레이저로 패터닝된 양면 접착재를, 접착재 면이 상기 제1 줄무늬 고온 초전도 테이프를 바라보는 채로 상기 정렬 지그의 인덱싱 핀들 위로 정렬하는 단계;
상기 레이저로 패터닝된 양면 접착재를 상기 제1 줄무늬 고온 초전도 테이프 상으로 위치시키는 단계로서; 상기 레이저로 패터닝된 양면 접착재의 상기 창들은 상기 솔더 프리폼들과 정렬되는, 단계;
상기 레이저로 패터닝된 양면 접착재로부터 상기 제2 라이너를 제거하는 단계;
제2 줄무늬 고온 초전도 테이프의 인덱싱 구멍들을, 패터닝된 면이 상기 제1 줄무늬 고온 초전도 테이프를 바라보는 채로 상기 정렬 지그의 상기 인덱싱 핀들 위로 정렬하는 단계;
상기 제2 줄무늬 고온 초전도 테이프를 상기 레이저로 패터닝된 양면 접착재 상으로 위치시키는 단계;
압력 및/또는 열을 상기 제1 줄무늬 고온 초전도 테이프 및 상기 레이저로 패터닝된 양면 접착재 및 상기 제2 줄무늬 고온 초전도 테이프에 가하는 단계; 및
상기 제1 줄무늬 고온 초전도 테이프 및 상기 레이저로 패터닝된 양면 접착재 및 상기 제2 줄무늬 고온 초전도 테이프를 본딩하는 단계
를 포함하는 방법. - 제1항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 정렬 지그는 2차원적 평면적 표면 또는 3차원적 굴곡진 표면 상에 개개의 구성요소들을 정밀하게(with precision) 정렬 및 조립하는 디바이스 또는 구조인, 방법. - 제2항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 인덱싱된 구멍은 상기 정렬 지그의 상보적인 인덱스와 매칭되는, 방법. - 제1항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 테이프, 양면 접착재, 및 솔더 프리폼들은 50 미크론보다 작은 공간적 허용오차로 정렬 및 본딩되는, 방법. - 제1항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 제1 줄무늬 고온 초전도 테이프와 상기 제2 줄무늬 고온 초전도 테이프 사이의 기계적 접착은 상기 양면 접착재에 의하여 제공되는, 방법. - 제1항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 제1 줄무늬 고온 초전도 테이프와 상기 제2 줄무늬 고온 초전도 테이프 사이의 전기적 절연 또는 저항은 상기 양면 접착재에 의하여 제공되는, 방법. - 제1항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 양면 접착재는 -185°C의 최저 온도로부터 적어도 260°C의 최고 온도까지의 온도에서 작용하는, 방법. - 제1항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 제1 줄무늬 고온 초전도 테이프 및 상기 레이저로 패터닝된 양면 접착재 및 상기 제2 줄무늬 고온 초전도 테이프를 본딩하는 단계는 솔더가 용융되는 때에 이뤄지는, 방법. - 제8항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 제1 줄무늬 고온 초전도 테이프 상에 배치된 전자 회로와 상기 제2 줄무늬 고온 초전도 테이프 상에 배치된 전자 회로 사이의 전기적 연속성 또는 전도는 솔더 프리폼들에 의하여 제공되는, 방법. - 제1항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 레이저로 패터닝된 양면 접착재는 상기 솔더 프리폼들의 패턴에 매칭되는 관통 구멍 창들의 패턴을 가지도록 레이저 절단되는, 방법. - 제1항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 방법은 릴-투-릴 시스템(reel-to-reel system)을 포함하는, 방법. - 제11항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 온도는 약 200°F인, 방법. - 제12항의 고온 초전도 줄무늬 테이프 조합을 만드는 방법으로서,
상기 압력은 10 초보다 짧은 시간 동안 약 250 PSI인, 방법. - 제품으로서:
패터닝된 면 및 인덱싱된 구멍들을 가지는 제1 줄무늬 고온 초전도 테이프를 상기 패터닝된 면이 위를 향하도록, 인덱싱 핀들을 안내부로서 이용하여 상기 인덱싱된 구멍들을 정렬 지그 상으로 위치시키는 단계;
프리폼들 및 인덱싱된 구멍들을 가지는 솔더 박리 테이프를 상기 정렬 지그 상 상기 제1 줄무늬 고온 초전도 테이프 상으로 위치시키는 단계로서, 상기 프리폼들은 상기 제1 줄무늬 고온 초전도 테이프를 바라보는, 단계;
프리폼들을 가진 상기 솔더 박리 테이프를 상기 제1 줄무늬 고온 초전도 테이프 상으로 프레싱하는 단계로서, 상기 프리폼들은 상기 제1 줄무늬 고온 초전도 테이프를 바라보는, 단계;
상기 솔더 프리폼들로부터 상기 박리 테이프를 분리하는 단계;
상기 솔더 프리폼들로 하여금 상기 제1 줄무늬 고온 초전도 테이프에 본딩된 채로 남도록 허용하는 단계;
창들 및 제1 라이너 및 제2 라이너 및 인덱싱 구멍들을 가진, 레이저로 패터닝된 양면 접착재를 제공하는 단계;
상기 양면 접착재의 상기 제1 라이너를 제거하는 단계;
상기 레이저로 패터닝된 양면 접착재를, 접착재 면이 상기 제1 줄무늬 고온 초전도 테이프를 바라보는 채로 상기 정렬 지그의 인덱싱 핀들 위로 정렬하는 단계;
상기 레이저로 패터닝된 양면 접착재를 상기 제1 줄무늬 고온 초전도 테이프 상으로 위치시키는 단계로서; 상기 레이저로 패터닝된 양면 접착재의 상기 창들은 상기 솔더 프리폼들과 정렬되는, 단계;
상기 레이저로 패터닝된 양면 접착재로부터 상기 제2 라이너를 제거하는 단계;
제2 줄무늬 고온 초전도 테이프의 인덱싱 구멍들을, 패터닝된 면이 상기 제1 줄무늬 고온 초전도 테이프를 바라보는 채로 상기 정렬 지그의 상기 인덱싱 핀들 위로 정렬하는 단계;
상기 제2 줄무늬 고온 초전도 테이프를 상기 레이저로 패터닝된 양면 접착재 상으로 위치시키는 단계;
압력 및/또는 열을 상기 제1 줄무늬 고온 초전도 테이프 및 상기 레이저로 패터닝된 양면 접착재 및 상기 제2 줄무늬 고온 초전도 테이프에 가하는 단계; 및
상기 제1 줄무늬 고온 초전도 테이프 및 상기 레이저로 패터닝된 양면 접착재 및 상기 제2 줄무늬 고온 초전도 테이프를 본딩하는 단계
를 포함하는 공정의 제품.
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762598541P | 2017-12-14 | 2017-12-14 | |
US201762598539P | 2017-12-14 | 2017-12-14 | |
US62/598,539 | 2017-12-14 | ||
US62/598,541 | 2017-12-14 | ||
US201862728650P | 2018-09-07 | 2018-09-07 | |
US62/728,650 | 2018-09-07 | ||
PCT/US2018/065296 WO2019118651A1 (en) | 2017-12-14 | 2018-12-12 | Fabrication of high-temperature superconducting striated tape combinations |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200099555A true KR20200099555A (ko) | 2020-08-24 |
Family
ID=66815192
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020207020343A KR20200099555A (ko) | 2017-12-14 | 2018-12-12 | 고온 초전도 줄무늬 테이프 조합들의 제조 |
KR1020207020342A KR20200099554A (ko) | 2017-12-14 | 2018-12-12 | 솔더 프리폼들의 패턴의 표면에 대한 정밀 정렬 및 데칼 본딩 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020207020342A KR20200099554A (ko) | 2017-12-14 | 2018-12-12 | 솔더 프리폼들의 패턴의 표면에 대한 정밀 정렬 및 데칼 본딩 |
Country Status (6)
Country | Link |
---|---|
US (3) | US20190184480A1 (ko) |
EP (2) | EP3723934A4 (ko) |
JP (2) | JP2021516443A (ko) |
KR (2) | KR20200099555A (ko) |
CA (2) | CA3088977A1 (ko) |
WO (2) | WO2019118650A1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190184480A1 (en) * | 2017-12-14 | 2019-06-20 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Precise Alignment and Decal Bonding of a Pattern of Solder Preforms to a Surface |
US10860754B2 (en) | 2018-04-26 | 2020-12-08 | Vektor Medical, Inc. | Calibration of simulated cardiograms |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4164064A (en) * | 1978-03-13 | 1979-08-14 | General Dynamics Corporation | Solder preform loading method and apparatus |
US4862249A (en) * | 1987-04-17 | 1989-08-29 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
DE4038765A1 (de) | 1990-12-05 | 1992-06-11 | Abb Patent Gmbh | Verfahren zum beschicken und benetzen eines substrates mit lot |
US5497938A (en) * | 1994-09-01 | 1996-03-12 | Intel Corporation | Tape with solder forms and methods for transferring solder to chip assemblies |
US5695109A (en) * | 1995-11-22 | 1997-12-09 | Industrial Technology Research Institute | Solder paste inter-layer alignment apparatus for area-array on-board rework |
US6412685B2 (en) | 1997-01-28 | 2002-07-02 | Galahad, Co. | Method and apparatus for release and optional inspection for conductive preforms placement apparatus |
US6210514B1 (en) * | 1998-02-11 | 2001-04-03 | Xerox Corporation | Thin film structure machining and attachment |
WO2001008169A2 (en) | 1999-07-23 | 2001-02-01 | American Superconductor Corporation | Superconductor coated conductors with reduced a.c. loss |
DE10117370C2 (de) | 2001-04-06 | 2003-05-22 | Vacuumschmelze Gmbh & Co Kg | Supraleiteranodnung |
EP1406317B1 (en) | 2002-10-04 | 2008-09-03 | Nexans | Metal-ceramic high temperature superconductor composite and process for bonding a ceramic high temperature superconductor to a metal |
DE10312109A1 (de) | 2003-03-19 | 2004-09-30 | Robert Bosch Gmbh | Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie |
US7533793B2 (en) | 2004-02-20 | 2009-05-19 | Fry's Metals, Inc. | Solder preforms for use in electronic assembly |
US20090298697A1 (en) | 2008-05-28 | 2009-12-03 | Superpower, Inc. | Multifilamentary superconducting articles and methods of forming thereof |
US8053283B2 (en) | 2010-03-25 | 2011-11-08 | International Business Machines Corporation | Die level integrated interconnect decal manufacturing method and apparatus |
KR101637468B1 (ko) | 2014-07-24 | 2016-07-07 | 한국전기연구원 | 하우징과 접합된 구조의 적층 고온초전도 선재 및 그 제조방법 |
US10128025B2 (en) | 2014-08-05 | 2018-11-13 | Fujikura Ltd. | Oxide superconducting wire, superconducting device, and method for producing oxide superconducting wire |
KR102284652B1 (ko) * | 2014-08-28 | 2021-08-02 | 삼성전자 주식회사 | 반도체 패키지 |
TWI759281B (zh) | 2016-02-19 | 2022-04-01 | 美商萬騰榮公司 | 用於環狀焊接預製體的雷射製造的方法、由雷射製造備製的環狀焊接預製體及在框帽組件中使用環狀焊接預製體的方法 |
US20190184480A1 (en) * | 2017-12-14 | 2019-06-20 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Precise Alignment and Decal Bonding of a Pattern of Solder Preforms to a Surface |
-
2018
- 2018-12-12 US US16/218,459 patent/US20190184480A1/en not_active Abandoned
- 2018-12-12 WO PCT/US2018/065294 patent/WO2019118650A1/en unknown
- 2018-12-12 KR KR1020207020343A patent/KR20200099555A/ko unknown
- 2018-12-12 WO PCT/US2018/065296 patent/WO2019118651A1/en unknown
- 2018-12-12 KR KR1020207020342A patent/KR20200099554A/ko unknown
- 2018-12-12 CA CA3088977A patent/CA3088977A1/en not_active Abandoned
- 2018-12-12 US US16/218,471 patent/US11600762B2/en active Active
- 2018-12-12 EP EP18889309.3A patent/EP3723934A4/en not_active Withdrawn
- 2018-12-12 CA CA3089491A patent/CA3089491A1/en not_active Abandoned
- 2018-12-12 EP EP18888651.9A patent/EP3724898A4/en not_active Withdrawn
- 2018-12-12 JP JP2020542823A patent/JP2021516443A/ja active Pending
- 2018-12-12 JP JP2020542579A patent/JP2021514842A/ja active Pending
-
2022
- 2022-10-27 US US17/975,465 patent/US11711983B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CA3089491A1 (en) | 2019-06-20 |
WO2019118651A1 (en) | 2019-06-20 |
EP3723934A1 (en) | 2020-10-21 |
JP2021516443A (ja) | 2021-07-01 |
WO2019118650A1 (en) | 2019-06-20 |
US11711983B2 (en) | 2023-07-25 |
KR20200099554A (ko) | 2020-08-24 |
EP3724898A1 (en) | 2020-10-21 |
EP3723934A4 (en) | 2021-09-22 |
US20190189888A1 (en) | 2019-06-20 |
US20190184480A1 (en) | 2019-06-20 |
US20230081740A1 (en) | 2023-03-16 |
US11600762B2 (en) | 2023-03-07 |
CA3088977A1 (en) | 2019-06-20 |
JP2021514842A (ja) | 2021-06-17 |
EP3724898A4 (en) | 2021-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11711983B2 (en) | High-temperature superconducting striated tape combinations | |
EP3196927B1 (en) | Joined body manufacturing method | |
DE69017918T2 (de) | Verfahren zum verkapseln einer elektronischen anordnung mit leiterband und die packung dafür. | |
KR101422706B1 (ko) | 광전지 셀들을 결합하는 방법 및 이를 구현하기 위한 막 | |
JP3452678B2 (ja) | 配線構成体の製造方法 | |
US11046051B2 (en) | Metal-on-ceramic substrates | |
KR101476947B1 (ko) | 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스 | |
US20190172612A1 (en) | Oxide superconducting wire | |
EP2775516A2 (en) | Balanced stress assembly for semiconductor devices with one or more devices bonded on both sides to lead frames, the other sides of the lead frames being bonded to AlN, Al2O3 or Si3N4 substrates | |
JP2003282819A (ja) | 半導体装置の製造方法 | |
US10340682B2 (en) | Electronic device and method of manufacturing the same | |
EP1791176B1 (en) | Method of manufacturing a power module substrate | |
US4908938A (en) | Method for repairing interconnect interruptions by bridging with congruent preforms | |
EP2664222B1 (en) | Method of making an electronic device having a liquid crystal polymer solder mask | |
EP3100321A1 (en) | Method of joining a superconductor | |
DE10040450A1 (de) | Kühlelement für Halbleiterbauelemente | |
Prestigiacomo et al. | Process for scalable fabrication of low AC loss HTS conductors | |
JP2004511888A (ja) | フラットラミネートケーブルを接続する方法 | |
WO2019074100A1 (ja) | 酸化物超電導線材の接続構造体 | |
WO2017154408A1 (ja) | パワー半導体モジュール、並びにそれに搭載されるSiC半導体素子およびその製造方法 | |
JP2001085749A (ja) | 窒化物半導体発光素子の実装方法 | |
WO2019074095A1 (ja) | 酸化物超電導線材の接続構造体 | |
JPH02288169A (ja) | サーモモジュールにおけるリード線の接合構造 | |
JPH03152990A (ja) | ハイブリッド回路板 |