KR20200071190A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200071190A
KR20200071190A KR1020180158361A KR20180158361A KR20200071190A KR 20200071190 A KR20200071190 A KR 20200071190A KR 1020180158361 A KR1020180158361 A KR 1020180158361A KR 20180158361 A KR20180158361 A KR 20180158361A KR 20200071190 A KR20200071190 A KR 20200071190A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
opening
refractive index
disposed
Prior art date
Application number
KR1020180158361A
Other languages
English (en)
Inventor
손정하
임재익
김기범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180158361A priority Critical patent/KR20200071190A/ko
Priority to CN201980081749.4A priority patent/CN113169219A/zh
Priority to PCT/KR2019/012330 priority patent/WO2020122378A1/ko
Priority to US17/298,791 priority patent/US11934599B2/en
Publication of KR20200071190A publication Critical patent/KR20200071190A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/3213—
    • H01L27/323—
    • H01L51/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 화소 영역을 포함하는 표시 패널, 및 입력감지센서를 포함하고, 상기 입력감지센서는 상기 표시 패널 위에 배치된 제1 도전층, 상기 제1 도전층 위에 배치되며 상기 화소 영역과 중첩하는 영역에 제1 개구부가 정의된 제1 절연층, 상기 제1 절연층 위에 배치된 제2 도전층, 상기 제2 도전층 위에 배치되며 상기 화소 영역과 중첩하는 영역에 제2 개구부가 정의된 제2 절연층, 및 상기 제2 절연층 위에 배치되며, 상기 제1 개구부 및 상기 제2 개구부 내에 채워진 제3 절연층을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로 광 효율이 향상된 표시 장치에 관한 것이다.
표시 장치는 발광 소자가 자체로 광을 발광하는 자발광형 표시 장치 또는 수신된 광의 투과율을 제어하는 수광형 표시 장치로 구분될 수 있다. 자발광형 표시 장치는 예를 들어 유기발광 표시 장치일 수 있다. 유기발광 표시 장치의 발광층에서 생성된 광은 정면 방향뿐만 아니라 측면 방향으로도 출광될 수 있다. 광 효율은 정면 방향으로 출광된 광을 기준으로 결정될 수 있다. 즉, 측면 방향으로 출광된 광은 광 효율의 저하를 야기할 수 있다.
본 발명은 광 효율이 향상된 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 화소 영역을 포함하는 표시 패널, 및 상기 표시 패널 위에 배치된 입력감지센서를 포함하고, 상기 입력감지센서는 상기 표시 패널 위에 배치된 제1 도전층, 상기 제1 도전층 위에 배치되며 상기 화소 영역과 중첩하는 영역에 제1 개구부가 정의된 제1 절연층, 상기 제1 절연층 위에 배치된 제2 도전층, 상기 제2 도전층 위에 배치되며 상기 화소 영역과 중첩하는 영역에 제2 개구부가 정의된 제2 절연층, 및 상기 제2 절연층 위에 배치되며, 상기 제1 개구부 및 상기 제2 개구부 내에 채워진 제3 절연층을 포함할 수 있다.
상기 제1 절연층은 제1 굴절률을 갖고, 상기 제2 절연층은 제2 굴절률을 갖고, 상기 제3 절연층은 상기 제1 굴절률 및 상기 제2 굴절률보다 높은 제3 굴절률을 가질 수 있다.
평면 상에서 상기 제1 개구부의 면적은 상기 제2 개구부의 면적보다 작을 수 있다.
평면 상에서 상기 제1 개구부의 면적은 상기 화소 영역의 면적과 같거나 클 수 있다.
평면 상에서 상기 제1 개구부를 정의하는 상기 제1 절연층의 측면은 상기 제2 개구부를 정의하는 상기 제2 절연층의 측면에 의해 둘러싸일 수 있다.
상기 제1 도전층은 연결부를 포함하고, 상기 제2 도전층은 센서부들을 포함할 수 있다.
상기 센서부들 각각은 메쉬 형상을 갖고, 평면 상에서 상기 센서부들에는 센서 개구부가 정의되고, 상기 센서 개구부는 상기 제1 개구부 및 상기 제2 개구부와 중첩할 수 있다.
상기 제1 굴절률 및 상기 제2 굴절률 각각은 1.45 이상 1.55 이하 이고, 상기 제3 굴절률은 1.60 이상 1.70 이하일 수 있다.
상기 표시 패널은 베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광층, 및 상기 발광층 위에 배치된 봉지층을 포함하고, 상기 입력감지센서는 상기 봉지층과 직접 접촉하며 배치될 수 있다.
상기 입력감지센서는 상기 봉지층과 직접 접촉된 버퍼층을 더 포함하고, 상기 버퍼층은 상기 봉지층과 상기 제1 도전층 사이에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 화소 영역을 포함하는 표시 패널, 상기 표시 패널 위에 배치되고 제1 굴절률을 가지며 상기 화소 영역과 중첩하는 영역에 제1 개구부가 정의된 제1 절연층, 상기 제1 절연층 위에 배치되며 제2 굴절률을 갖고, 상기 제1 개구부과 대응하는 영역에 상기 제1 개구부보다 큰 제2 개구부가 정의된 제2 절연층, 및 상기 표시 패널, 상기 제1 절연층, 및 상기 제2 절연층을 커버하며 상기 제1 굴절률 및 상기 제2 굴절률보다 높은 제3 굴절률을 갖는 제3 절연층을 포함하고, 상기 제3 절연층은 평면 상에서 상기 화소 영역과 중첩할 수 있다.
상기 표시 패널과 상기 제1 절연층 사이에 배치된 제1 도전층, 및 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제2 도전층을 더 포함할 수 있다.
상기 제1 절연층과 상기 제2 도전층 사이에 배치되며 상기 제3 굴절률보다 낮은 굴절률을 갖는 제4 절연층을 더 포함하고, 상기 제4 절연층에는 상기 제1 개구부보다 크고, 상기 제2 개구부보다 작은 제3 개구부가 정의될 수 있다.
상기 제1 도전층은 연결부를 포함하고, 상기 제2 도전층은 센서부들을 포함할 수 있다.
상기 센서부들 각각은 메쉬 형상을 갖고, 평면 상에서 상기 센서부들은 상기 화소 영역과 비중첩할 수 있다.
상기 센서부들 각각은 메쉬 형상을 갖고, 평면 상에서 상기 센서부들에는 센서 개구부가 정의되고, 상기 센서 개구부는 상기 제1 개구부 및 상기 제2 개구부와 중첩할 수 있다.
상기 제2 절연층과 상기 제3 절연층 사이에 배치되며, 상기 제3 굴절률보다 낮은 굴절률을 갖는 제4 절연층을 더 포함하고, 상기 제4 절연층에는 상기 제2 개구부보다 큰 제3 개구부가 정의될 수 있다.
평면 상에서 상기 제1 개구부를 정의하는 상기 제1 절연층의 측면은 상기 제2 개구부를 정의하는 상기 제2 절연층의 측면에 의해 둘러싸일 수 있다.
상기 제1 굴절률 및 상기 제2 굴절률 각각은 1.45 이상 1.55 이하 이고, 상기 제3 굴절률은 1.60 이상 1.70 이하일 수 있다.
상기 제1 개구부 및 상기 제2 개구부 각각에는 상기 제3 절연층이 채워질 수 있다.
본 발명의 실시예에 따르면, 표시 장치는 제1 개구부가 정의된 제1 절연층, 제2 개구부가 정의된 제2 절연층, 및 제1 개구부 및 제2 개구부 내에 채워진 제3 절연층을 포함한다. 제3 절연층의 굴절률은 제1 절연층 및 제2 절연층의 굴절률들보다 높을 수 있다. 표시 장치의 발광 소자로부터 방출된 광은 저굴절층과 고굴절층의 경계에서 굴절 또는 전반사되어 광 경로가 변경될 수 있다. 변경된 광 경로에 의해 표시 장치의 출광 효율이 향상될 수 있다. 또한, 제1 개구부와 제2 개구부는 서로 다른 절연층에 정의된다. 따라서, 제1 및 제2 개구부들 각각을 정의하는 측벽부들과 표시 영역 사이의 거리를 축소하더라도 제1 및 제2 개구부들 각각으로 제3 절연층이 채워지지 않는 현상이 발생될 확률이 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 표시 장치의 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 입력감지층의 평면도이다.
도 7은 도 6의 AA영역을 확대하여 도시한 평면도이다.
도 8은 도 6의 I-I` 영역을 절단하여 도시한 단면도이다.
도 9는 도 7의 II-II` 영역을 절단하여 도시한 단면도이다.
도 10a는 본 발명의 비교예에 따른 표시 장치의 일부분을 절단하여 도시한 단면도이다.
도 10b는 도 10a에 도시된 XX 영역을 확대한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 도 7의 II-II` 영역과 대응하는 영역을 절단하여 도시한 단면도이다.
도 12는 본 발명의 일 실시예에 따른 도 7의 II-II` 영역과 대응하는 영역을 절단하여 도시한 단면도이다.
도 13a 내지 도 13g는 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 도시한 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
표시 장치(DD)에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의될 수 있다.
이미지(IM)가 표시되는 표시 영역(DA)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행한다. 표시 영역(DA)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
비표시 영역(NDA)는 표시 영역(DA)에 인접한 영역으로, 이미지(IM)가 표시되지 않는 영역이다. 비표시 영역(NDA)에 의해 표시 장치(DD)의 베젤 영역이 정의될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 디자인될 수 있다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 표시 장치(DD)의 단면도들이다. 도 2a 내지 도 2d는 제2 방향(DR2)과 제3 방향(DR3)이 정의하는 단면을 도시하였다. 도 2a 내지 도 2d는 표시 장치(DD)를 구성하는 기능성 부재들의 적층관계를 설명하기 위해 단순하게 도시되었다.
본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 패널, 입력감지센서, 반사방지부재(anti-reflector), 및 윈도우를 포함할 수 있다. 표시 패널, 입력감지센서, 반사방지부재, 및 윈도우 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2a 내지 도 2d에는 접착부재로써 광학 투명 접착부재(OCA)가 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 반사방지부재 및 윈도우는 다른 구성으로 대체되거나 생략될 수 있다.
도 2a 내지 도 2d에 있어서, 입력감지센서, 반사방지부재, 및 윈도우 중 다른 구성과 연속공정을 통해 형성된 해당 구성은 "층"으로 표현된다. 입력감지센서, 반사방지부재, 및 윈도우 중 다른 구성과 접착부재를 통해 결합된 구성은 "패널"로 표현된다. 패널은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층"은 상기 베이스층이 생략될 수 있다. 다시 말해, "층"으로 표현되는 상기 유닛들은 다른 유닛이 제공하는 베이스면 상에 배치된다.
이하, 입력감지센서, 반사방지부재, 윈도우는 베이스층의 유/무에 따라 입력감지패널(ISP), 반사방지패널(RPP), 윈도우패널(WP) 또는 입력감지층(ISL), 반사방지층(RPL), 윈도우층(WL)로 지칭될 수 있다.
도 2a에 도시된 것과 같이, 표시 장치(DD)는 표시 패널(DP), 입력감지층(ISL), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지층(ISL)은 표시 패널(DP)에 직접 배치된다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재가 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.
표시 패널(DP)과 표시 패널(DP) 상에 직접 배치된 입력감지층(ISL)을 포함하여 표시모듈(DM)로 정의될 수 있다. 표시모듈(DM)과 반사방지패널(RPP) 사이, 반사방지패널(RPP)과 윈도우패널(WP) 사이 각각에 광학 투명 접착부재(OCA)가 배치된다.
표시 패널(DP)은 이미지를 생성하고, 입력감지층(ISL)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 표시 패널(DP)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 표시 패널(DP)은 접착부재를 통해 결합될 수 있다. 이하에서 설명되는 도 2b 내지 도 2d의 표시 장치들(DD) 역시 보호부재를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.
반사방지패널(RPP)은 윈도우패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고,
Figure pat00001
위상지연자 및/또는
Figure pat00002
위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사방지패널(RPP)의 베이스층으로 정의될 수 있다.
본 발명의 일 실시예에 따른 반사방지패널(RPP)은 컬러필터들을 포함할 수 있다. 컬러필터들은 소정의 배열을 갖는다. 표시 패널(DP)에 포함된 화소들의 발광컬러들을 고려하여 컬러필터들의 배열이 결정될 수 있다. 반사방지패널(RPP)은 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 반사방지패널(RPP)은 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각반사된 제1 반사광과 제2 반사광은 상쇄간섭될 수 있고, 그에 따라 외부광 반사율이 감소된다.
본 발명의 일 실시예에 따른 윈도우패널(WP)은 베이스층(WP-BS)및 차광패턴(WP-BZ)을 포함한다. 베이스층(WP-BS)는 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스층(WP-BS)은 단층으로 제한되지 않는다. 베이스층(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.
차광패턴(WP-BZ)은 베이스층(WP-BS)에 부분적으로 중첩한다. 차광패턴(WP-BZ)은 베이스층(WP-BS)의 배면에 배치되고, 차광패턴(WP-BZ)은 실질적으로 표시 장치(DD)의 비표시 영역(NDA)을 정의할 수 있다. 차광패턴(WP-BZ)이 미배치된 영역은 표시 장치(DD)의 표시 영역(DA)을 정의할 수 있다. 윈도우패널(WP)로 한정할 때, 차광패턴(WP-BZ)이 배치된 영역은 윈도우패널(WP)의 차광영역으로 정의되고, 차광패턴(WP-BZ)이 미배치된 영역은 윈도우패널(WP)의 투과영역으로 정의된다.
차광패턴(WP-BZ)은 다층구조를 가질 수 있다. 다층구조는 유색의 컬러층과 검정의 차광층을 포함할 수 있다. 유색의 컬러층과 검정의 차광층은 증착, 인쇄, 코팅 공정을 통해 형성될 수 있다. 별도로 도시하지는 않았으나, 윈도우패널(WP)은 베이스층(WP-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다. 이하에서 참조되는 도 2b 내지 도 2d에 있어서, 윈도우패널(WP) 및 윈도우층(WL)은 베이스층(WP-BS) 및 차광패턴(WP-BZ)의 구분 없이 간략히 도시되었다.
도 2b 및 도 2c에 도시된 것과 같이, 표시 장치(DD)는 표시 패널(DP), 입력감지패널(ISP), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지패널(ISP)과 반사방지패널(RPP)의 적층 순서는 변경될 수 있다.
도 2d에 도시된 것과 같이, 표시 장치(DD)는 표시 패널(DP), 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)을 포함할 수 있다. 도 2a에 도시된 표시 장치(DD) 대비 광학 투명 접착 부재들(OCA)이 생략되고, 표시 패널(DP)에 제공하는 베이스면 상에 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)이 연속공정으로 형성되었다. 입력감지층(ISL)과 반사방지층(RPL)의 적층 순서는 변경될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 3을 참조하면, 표시 패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL, 이하 신호라인들), 복수 개의 신호패드들(DP-PD, 이하 신호패드들), 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다.
표시 영역(DP-DA)은 화소들(PX)이 배치된 영역으로 정의될 수 잇다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 신호패드들(DP-PD), 및 화소 구동회로는 도 5에 도시된 회로층(ML)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(SL, 이하 주사 라인들)에 순차적으로 출력한다.　주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호라인들(SGL)은 주사 라인들(SL), 데이터 라인들(DL), 전원 라인(PL), 발광제어 라인들(ECL), 및 제어신호 라인(CSL)을 포함한다.
주사 라인들(SL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결되고, 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 발광제어 라인들(ECL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
신호라인들(SGL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 신호라인들(SGL)은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 패드부는 라인부의 말단에 배치된다. 패드부는 비표시 영역(DP-NDA)에 배치되고, 신호패드들(DP-PD) 중 대응하는 신호패드에 중첩한다. 비표시 영역(DP-NDA) 중 신호패드들(DP-PD)이 배치된 영역은 패드영역(DP-PA)으로 정의될 수 있다. 패드영역(DP-PA)은 미도시된 회로기판이 접속될 수 있다.
도 4는 본 발명의 일 실시예에 따른 화소(PX)의 등가 회로도이다. 도 4에는 i번째 주사 라인(SLi) 및 i번째 발광제어 라인(ECLi)에 연결된 화소(PX)를 예시적으로 도시하였다.
화소(PX)는 유기발광소자(OLED) 및 화소 회로(CC)를 포함할 수 있다. 화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 화소 회로(CC)는 데이터 신호에 대응하여 유기발광소자(OLED)에 흐르는 전류량을 제어한다.
유기발광소자(OLED)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다.
복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 유기발광소자(OLED)에 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 주사 라인(SLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 주사 라인(SLi)으로 i번째 주사 신호가 제공될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 주사 라인(SLi)에 접속된다. 제3 트랜지스터(T3)는 i번째 주사 라인(SLi)으로 i번째 주사 신호가 제공될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 주사 라인(SLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 주사 라인(SLi-1)으로 i-1번째 주사신호가 제공될 때 턴-온되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 유기발광소자(OLED)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 유기발광소자(OLED)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i+1번째 주사 라인(SLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 주사 라인(SLi+1)으로 i+1번째 주사신호가 제공될 때 턴-온되어 초기화전압(Vint)을 유기발광소자(OLED)의 애노드전극으로 제공한다.
제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 유기발광소자(OLED)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 유기발광소자(OLED)가 발광하지 않게되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 4에서는 제7 트랜지스터(T7)의 제어 전극이 i+1번째 주사 라인(SLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i번째 주사 라인(SLi) 또는 i-1번째 주사 라인(SLi-1)에 접속될 수 있다.
도 4에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 등가 회로는 도 4에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 유기발광소자(OLED)를 발광시키기 위한 다양한 형태로 구현될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다.
도 5를 참조하면, 표시 패널(DP)은 베이스층(BL), 회로층(ML), 발광 소자층(EL), 및 봉지층(TFE)을 포함할 수 있다. 회로층(ML)은 트랜지스터(TR) 및 복수의 절연층들(BFL, L1, L2, L3, L4)을 포함할 수 있다.
베이스층(BL) 위에는 절연층(BFL)이 배치되고, 절연층(BFL) 위에는 트랜지스터(TR)가 배치될 수 있다. 도 5의 트랜지스터(TR)는 도 4에 도시된 제1 트랜지스터(T1)일 수 있다. 트랜지스터(TR)는 반도체층(ACL), 제어 전극(GED), 제1 전극(ED1) 및 제2 전극(ED2)을 포함할 수 있다.
반도체층(ACL)은 절연층(BFL) 위에 배치될 수 있다. 절연층(BFL)은 반도체층(ACL)에 개질된 표면을 제공하는 버퍼층일 수 있다. 이 경우, 반도체층(ACL)은 베이스층(BL)보다 절연층(BFL)에 대해 높은 접착력을 가질 수 있다. 또한, 절연층(BFL)은 반도체층(ACL)의 하면을 보호하는 배리어층일 수 있다. 이 경우, 절연층(BFL)은 베이스층(BL) 자체 또는 베이스층(BL)을 통해 유입되는 오염이나 습기 등이 반도체층(ACL)으로 침투되는 것을 차단할 수 있다. 또는, 절연층(BFL)은 베이스층(BL)을 통해 입사되는 외부 광이 반도체층(ACL)으로 입사되는 것을 차단하는 광 차단층일 수 있다. 이 경우, 절연층(BFL)은 차광 물질을 더 포함할 수 있다.
반도체층(ACL)은 폴리 실리콘 또는 아몰포스 실리콘을 포함할 수 있다. 그밖에 반도체층(ACL)은 금속 산화물 반도체를 포함할 수 있다. 반도체층(ACL)은 전자 또는 정공이 이동할 수 있는 통로역할을 하는 채널영역, 채널영역을 사이에 두고 배치된 제1 이온도핑영역 및 제2 이온도핑영역을 포함할 수 있다.
제1 절연층(L1)은 절연층(BFL) 위에 배치되며, 반도체층(ACL)을 커버할 수 있다. 제1 절연층(L1)은 무기 물질을 포함할 수 있다. 상기 무기 물질은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
제1 절연층(L1) 위에는 제어 전극(GED)이 배치될 수 있다. 제2 절연층(L2)은 제1 절연층(L1) 위에 배치되며, 제어 전극(GED)을 커버할 수 있다. 제2 절연층(L2)은 무기 물질을 포함할 수 있다.
제2 절연층(L2) 위에는 제3 절연층(L3)이 배치될 수 있다. 제3 절연층(L3) 위에는 제1 전극(ED1) 및 제2 전극(ED2)이 배치될 수 있다. 제1 전극(ED1) 및 제2 전극(ED2)은 제1 절연층(L1), 제2 절연층(L2) 및 제3 절연층(L3)을 관통하는 관통홀들을 통해 반도체층(ACL)과 연결될 수 있다.
제4 절연층(L4)은 제3 절연층(L3) 위에 배치되며, 제1 전극(ED1) 및 제2 전극(ED2)를 커버할 수 있다. 제4 절연층(L4)은 단일층 또는 복수의 층으로 구성될 수 있다. 예를 들어, 상기 단일층은 유기층을 포함할 수 있다. 상기 복수의 층은 유기층 및 무기층이 적층되어 제공될 수 있다. 제4 절연층(L4)은 상부에 평탄면을 제공하는 평탄화층일 수 있다.
제4 절연층(L4) 위에는 발광 소자층(EL) 및 화소 정의막(PDP)이 배치될 수 있다.
발광 소자층(EL)은 제1 전극(E1), 발광층(EM), 및 제2 전극(E2)을 포함할 수 있다. 제1 전극(E1)은 제4 절연층(L4) 위에 배치되고, 제4 절연층(L4)에 정의된 관통홀을 통해 제2 전극(ED2)에 전기적으로 연결될 수 있다. 발광 소자층(EL)은 도 4에서 설명된 유기발광소자(OLED)에 대응될 수 있다.
화소 정의막(PDP)은 회로층(ML) 위에 배치되어 화소 영역(PXA)을 정의할 수 있다. 화소 정의막(PDP)은 제1 전극(E1)의 적어도 일부를 커버하며 제4 절연층(L4) 위에 배치될 수 있다. 제1 전극(E1)의 일부분은 화소 정의막(PDP)에 의해 커버되지 않을 수 있고, 상기 일부분은 화소 영역(PXA)에 대응될 수 있다.
발광층(EM)은 제1 전극(E1) 및 제2 전극(E2) 사이에 배치될 수 있다. 발광층(EM)은 단일 물질로 이루어진 단일층 구조, 복수의 서로 다른 물질로 이루어진 단일층 구조, 또는 복수의 서로 다른 물질로 이루어진 복수의 층으로 구성된 다층 구조를 가질 수 있다.
발광층(EM)은 유기물을 포함할 수 있다. 유기물은 통상적으로 사용하는 물질이라면 특별히 한정되지 않는다. 예를 들어, 발광층(EM)은 적색, 녹색, 또는 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다.
제2 전극(E2)은 발광층(EM) 및 화소 정의막(PDP) 위에 배치될 수 있다. 제2 전극(E2)은 제2 전원(ELVSS, 도 4 참조)을 수신할 수 있다.
제2 전극(E2) 위에는 봉지층(TFE)이 배치된다. 봉지층(TFE)은 제2 전극(E2)을 직접 커버할 수 있다. 본 발명의 다른 실시예에서는, 봉지층(TFE)과 제2 전극(E2) 사이에 제2 전극(E2)을 커버하는 캡핑층이 더 배치될 수 있다. 이 경우, 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다. 캡핑층은 유기물을 포함할 수 있다. 캡핑층은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(E2)을 보호하고, 발광 소자층(EL)의 출광효율을 향상시킨다. 캡핑층은 후술하는 제1 무기층(ECL1)보다 큰 굴절률을 가질 수 있다.
봉지층(TFE)은 순차적으로 적층된 제1 무기층(ECL1), 유기층(ECL2), 및 제2 무기층(ECL3)을 포함할 수 있다. 유기층(ECL2)은 제1 무기층(ECL1)과 제2 무기층(ECL3) 사이에 배치될 수 있다. 제1 무기층(ECL1) 및 제2 무기층(ECL3)은 무기 물질을 증착하여 형성될 수 있고, 유기층(ECL2)은 유기 물질을 증착, 프린팅 또는 코팅하여 형성될 수 있다.
제1 무기층(ECL1) 및 제2 무기층(ECL3)은 수분 및 산소로부터 발광 소자층(EL)을 보호하고, 유기층(ECL2)은 먼지 입자와 같은 이물질로부터 발광 소자층(EL)을 보호한다. 제1 무기층(ECL1) 및 제2 무기층(ECL3)은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다. 유기층(ECL2)은 고분자, 예를 들어 아크릴 계열 유기층을 포함할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다.
도 5에서는 봉지층(TFE)이 2 개의 무기층과 1 개의 유기층을 포함하는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 봉지층(TFE)은 3 개의 무기층과 2 개의 유기층을 포함할 수도 있고, 이 경우, 무기층과 유기층은 번갈아 가며 적층된 구조를 가질 수 있다.
도 6은 본 발명의 일 실시예에 따른 입력감지층의 평면도이다. 이하 설명되는 입력감지층(ISL)은 입력감지패널(ISP, 도 2b 참조)에도 동일하게 적용될 수 있다.
입력감지층(ISL)은 도 3에 도시된 표시 패널(DP)의 표시 영역(DP-DA)에 대응하는 감지 영역(IS-DA) 및 비표시 영역(DP-NDA)에 대응하는 라인영역(IS-NDA)을 포함할 수 있다.
입력감지층(ISL)는 제1 감지 전극들(EG1), 제2 감지 전극들(EG2), 제1 감지 전극들(EG1) 중 대응하는 일부의 전극에 전기적으로 연결된 제1 신호라인 그룹(SG1), 제1 감지 전극들(EG1) 중 다른 일부의 전극에 전기적으로 연결된 제2 신호라인 그룹(SG2), 및 제2 감지 전극들(EG2)에 전기적으로 연결된 제3 신호라인 그룹(SG3)을 포함할 수 있다.
도 6에서는 제1 신호라인 그룹(SG1)과 제2 신호라인 그룹(SG2)이 감지 영역(IS-DA)을 사이에 두고 배치된 것을 예시적으로 도시하였다. 하지만, 본 발명의 일 실시예에서, 제1 신호라인 그룹(SG1)과 제2 신호라인 그룹(SG2)은 감지 영역(IS-DA)의 동일한 일 측에 배치될 수도 있다. 또한, 본 발명의 일 실시예에서, 제1 신호라인 그룹(SG1)과 제2 신호라인 그룹(SG2) 각각은 제1 감지 전극들(EG1)에 더블 라우팅 구조로 연결될 수도 있다.
제1 감지 전극들(EG1) 및 제2 감지 전극들(EG2)은 감지 영역(IS-DA)에 배치된다. 제1 신호라인 그룹(SG1), 제2 신호라인 그룹(SG2), 및 제3 신호라인 그룹(SG3)은 라인영역(IS-NDA)에 배치된다.
본 실시예에서 입력감지층(ISL)는 뮤츄얼캡 방식으로 외부입력을 감지하는 정전용량식 터치센서일 수 있다. 제1 감지 전극들(EG1)과 제2 감지 전극들(EG2) 중 어느 하나는 검출 신호(detection signal)을 수신하고, 다른 하나는 제1 감지 전극들(EG1)과 제2 감지 전극들(EG2) 사이의 정전용량 변화량을 출력 신호로써 출력한다.
제1 감지 전극들(EG1) 각각은 제2 방향(DR2)을 따라 연장된다. 제1 감지 전극들(EG1)은 제1 방향(DR1)으로 이격되어 배치된다. 제2 감지 전극들(EG2) 각각은 제1 방향(DR1)을 따라 연장된다. 제2 감지 전극들(EG2)은 제2 방향(DR2)으로 이격되어 배치된다.
제1 감지 전극들(EG1)은 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함할 수 있다. 제1 센서부들(SP1)은 제2 방향(DR2)을 따라 배열된다. 제1 연결부들(CP1) 각각은 제1 센서부들(SP1) 중 인접하는 2 개의 제1 센서부들(SP1)을 연결할 수 있다.
제2 감지 전극들(EG2)은 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함할 수 있다. 제2 센서부들(SP2)은 제1 방향(DR1)을 따라 배열된다. 제2 연결부들(CP2) 각각은 제2 센서부들(SP2) 중 인접하는 2 개의 제2 센서부들(SP2)을 연결할 수 있다.
제1 신호라인 그룹(SG1), 제2 신호라인 그룹(SG2), 및 제3 신호라인 그룹(SG3)은 대응하는 신호패드들(IS-PD)에 전기적으로 연결될 수 있다. 라인영역(IS-NDA) 중 신호패드들(IS-PD)이 배치된 영역은 패드영역(IS-PA)으로 정의될 수 있다. 패드영역(IS-PA)은 미도시된 회로기판이 접속될 수 있다.
도 7은 도 6의 AA영역을 확대하여 도시한 평면도이다.
표시 패널(DP, 도 5 참조)의 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-B), 및 제3 화소 영역(PXA-G)의 배치관계를 도시하였다. 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-B), 및 제3 화소 영역(PXA-G)은 도 5를 참조하여 설명한 화소 영역(PXA)과 같이 정의된다.
도 6 및 도 7을 참조하면, 본 실시예에서 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-B), 및 제3 화소 영역(PXA-G)은 서로 다른 면적을 가질 수 있다. 제1 화소 영역(PXA-R)은 제1 면적을 갖고, 제2 화소 영역(PXA-B)은 제2 면적을 갖고, 및 제3 화소 영역(PXA-G)은 제3 면적을 가질 수 있다. 상기 제2 면적은 상기 제1 면적보다 크고, 상기 제1 면적은 상기 제3 면적보다 클 수 있다.
도 3을 참조하여 설명한 복수 개의 화소들(PX)은 레드광을 생성하는 레드화소, 블루광을 생성하는 블루화소, 및 그린광을 생성하는 그린화소를 포함할 수 있다. 본 실시예에서 제1 화소 영역(PXA-R)은 레드 화소, 제2 화소 영역(PXA-B)은 블루 화소, 및 제3 화소 영역(PXA-G)은 그린 화소에 대응할 수 있다.
제1 화소 영역(PXA-R)과 제2 화소 영역(PXA-B)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 교대로 배열될 수 있다. 제3 화소 영역(PXA-G)은 복수로 제공되고, 복수로 제공된 제3 화소 영역들(PXA-G)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 제1 화소 영역(PXA-R)과 제3 화소 영역(PXA-G)은 제4 방향(DR4)을 따라 교대로 배열될 수 있다. 제2 화소 영역(PXA-B)과 제3 화소 영역(PXA-G)은 제4 방향(DR4)을 따라 교대로 배열될 수 있다. 제4 방향(DR4)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향으로 대각선 방향이라 지칭 될 수 있다.
도 7에서는 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-B), 및 제3 화소 영역(PXA-G)이 펜타일 형태로 배열된 것을 일 예로 들어 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-B), 및 제3 화소 영역(PXA-G)은 스트라이프 형태로 배열될 수 도 있다. 상기 스트라이프 형태는 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-B), 및 제3 화소 영역(PXA-G)이 제2 방향(DR2)을 따라 번갈아 배열되고, 제1 방향(DR1)으로는 동일한 화소 영역들이 배열된 것을 의미할 수 있다.
제1 센서부들(SP1) 및 제2 센서부들(SP2) 각각은 메쉬형상을 가질 수 있다. 제1 센서부들(SP1) 및 제2 센서부들(SP2) 각각에는 복수의 센서 개구부들(OP-MR, OP-MG, OP-MB)이 정의될 수 있다. 따라서, 평면 상에서 제1 센서부들(SP1) 및 제2 센서부들(SP2)은 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-B), 및 제3 화소 영역(PXA-G)과 비중첩할 수 있다. 예를 들어, 제1 화소 영역(PXA-R)과 대응하는 영역들에는 제1 센서 개구부들(OP-MR)이 정의되고, 제2 화소 영역(PXA-B)과 대응하는 영역들에는 제2 센서 개구부들(OP-MB)이 정의되고, 제3 화소 영역(PXA-G)과 대응하는 영역들에는 제3 센서개구부들(OP-MG)이 정의될 수 있다.
도 8은 도 6의 I-I` 영역을 절단하여 도시한 단면도이다. 도 9는 도 7의 II-II` 영역을 절단하여 도시한 단면도이다.
도 7, 도 8, 및 도 9를 참조하면, 입력감지층(ISL)은 버퍼층(BFL-I), 제1 도전층(CL1), 제2 도전층(CL2), 제1 절연층(IL1), 제2 절연층(IL2), 및 제3 절연층(IL3)을 포함할 수 있다.
버퍼층(BFL-I)은 봉지층(TFE) 위에 배치될 수 있다. 버퍼층(BFL-I)은 무기물을 포함할 수 있다. 예를 들어, 상기 무기물은 실리콘 나이트라이드일 수 있다. 버퍼층(BFL-I)은 두께는 2000옹스트롬일 수 있다. 다만, 이는 예시적인 것으로 버퍼층(BFL-I)의 물질 및 두께가 이에 제한되는 것은 아니다. 또한, 본 발명의 일 실시예에서, 버퍼층(BFL-I)은 생략될 수도 있다.
버퍼층(BFL-I)위에는 제1 도전층(CL1)이 배치될 수 있다. 제1 도전층(CL1)은 제1 연결부들(CP1)을 포함할 수 있다.
제1 도전층(CL1) 위에는 제1 절연층(IL1)이 배치될 수 있다. 제1 절연층(il1)의 두께는 1.5 마이크로 미터 내지 3 마이크로 미터일 수 있으나, 이에 제한되는 것은 아니다.
제1 절연층(IL1)은 제1 굴절률을 갖고, 유기물을 포함할 수 있다. 유기물은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 다만, 이는 예시적인 것으로 유기물이 상기 예에 제한되는 것은 아니다.
제1 절연층(IL1)의 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-B), 및 제3 화소 영역(PXA-G)과 중첩하는 영역들에 복수의 제1 개구부들이 정의될 수 있다. 도 9에서는 하나의 제1 개구부(OP1-R)에 대해 도시하였다. 제1 개구부(OP1-R)는 제1 화소 영역(PXA-R)에 대응하는 영역에 정의될 수 있다. 예를 들어, 평면 상에서 제1 개구부(OP1-R)는 제1 화소 영역(PXA-R)과 중첩할 수 있다. 평면 상에서, 제1 개구부(OP1-R)의 면적은 제1 화소 영역(PXA-R)의 면적과 동일하거나, 제1 화소 영역(PXA-R)의 면적보다 클 수 있다. 본 명세서 내에서 개구부의 도면 부호의 지시선들 중 일부는 개구부를 정의하는 구성의 측면을 지시하는 것으로 표시되었다.
제1 절연층(IL1) 위에는 제2 도전층(CL2)이 배치될 수 있다. 제2 도전층(CL2)은 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)을 포함할 수 있다.
제1 센서부들(SP1) 중 서로 인접한 두 개의 제1 센서부들(SP1)은 하나의 제1 연결부(CP1)에 연결될 수 있다. 두 개의 제1 센서부들(SP1)은 제1 절연층(IL1)에 정의된 관통홀(HL-I)을 통해 제1 연결부(CP1)에 연결될 수 있다.
본 발명의 다른 일 실시예에서, 제1 도전층(CL1)은 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)을 포함하고, 제2 도전층(CL2)은 제1 연결부들(CP1)을 포함할 수도 있다.
제2 도전층(CL2) 위에는 제2 절연층(IL2)이 배치될 수 있다. 제2 절연층(IL2)은 제2 굴절률을 가질 수 있다. 제2 절연층(IL2)은 유기물을 포함할 수 있다.
제2 절연층(IL2)에는 복수의 제1 개구부들과 대응하는 영역에 복수의 제2 개구부들이 정의될 수 있다. 도 9에서는 하나의 제2 개구부(OP2-R)에 대해 도시하였다. 제2 개구부(OP2-R)는 제1 화소 영역(PXA-R)에 대응하는 영역에 정의될 수 있다.
제1 개구부(OP1-R)의 최대 폭(WT1)은 제2 개구부(OP2-R)의 최대 폭(WT2)보다 작을 수 있다. 평면 상에서 제1 개구부(OP1-R)의 면적은 제2 개구부(OP2-R)의 면적보다 작을 수 있다. 따라서, 평면 상에서 제1 개구부(OP1-R)를 정의하는 제1 절연층(IL1)의 측면은 제2 개구부(OP2-R)를 정의하는 제2 절연층(IL2)의 측면에 의해 둘러싸일 수 있다.
도 7을 참조하면, 제1 개구부(OP1-B), 제2 개구부(OP2-B), 제1 개구부(OP1-G), 및 제2 개구부(OP2-G)가 도시되었다. 제1 개구부(OP1-B) 및 제1 개구부(OP1-G)는 제1 절연층(IL1)에 정의된 개구부들이고, 제2 개구부(OP2-B) 및 제2 개구부(OP2-G)는 제2 절연층(IL2)에 정의된 개구부들일 수 있다. 제1 개구부(OP1-B) 및 제2 개구부(OP2-B)는 제2 화소 영역(PXA-B)과 대응하는 영역에 정의되고, 제1 개구부(OP1-G) 및 제2 개구부(OP2-G)는 제3 화소 영역(PXA-G)과 대응하는 영역에 정의될 수 있다.
제1 개구부(OP1-B) 및 제1 개구부(OP1-G)는 도 9를 통해 설명된 제1 개구부(OP1-R)에 대응할 수 있고, 제2 개구부(OP2-B) 및 제2 개구부(OP2-G)는 도 9를 통해 설명된 제2 개구부(OP2-R)에 대응할 수 있다. 따라서, 이에 대한 구체적인 설명은 생략된다.
제2 절연층(IL2) 위에는 제3 절연층(IL3)이 배치될 수 있다. 제3 절연층(IL3)은 제3 굴절률을 가질 수 있다. 상기 제3 굴절률은 상기 제1 굴절률 및 상기 제2 굴절률보다 높은 값을 가질 수 있다. 예를 들어, 상기 제1 굴절률 및 상기 제2 굴절률은 1.45 이상 1.55 이하 일 수 있다. 상기 제3 굴절률은 1.65 이상 1.70 이하 일 수 있다. 상기 제3 굴절률과 상기 제1 굴절률의 차이 및 상기 제3 굴절률과 상기 제2 굴절률의 차이는 0.1 이상일 수 있다. 상기 제1 굴절률, 상기 제2 굴절률, 및 상기 제3 굴절률의 범위는 예시적으로 제시된 것이다. 따라서, 상기 제3 굴절률이 상기 제1 굴절률 및 상기 제2 굴절률보다 높으면 되고, 제1, 제2, 및 제3 굴절률들의 범위가 상기 예에 제한되는 것은 아니다.
제3 절연층(IL3)은 제1 개구부(OP1-R) 및 제2 개구부(OP2-R)를 채울 수 있다. 또한, 제3 절연층(IL3)은 평탄한 상면을 제공할 수 있다.
발광 소자층(EL)에서 제공된 광은 정면 방향, 예를 들어 제3 방향(DR3), 뿐만 아니라 측면 방향으로도 출광될 수 있다. 광 효율은 정면 방향으로 출광된 광을 기준으로 결정될 수 있다. 본 발명의 실시예에 따르면 측면 방향으로 출광된 광(LT1, LT2)은 제1 절연층(IL1)과 제3 절연층(IL3)의 경계 또는 제2 절연층(IL2)과 제3 절연층(IL3)의 경계에서 의해 전반사될 수 있다. 따라서, 광(LT1, LT2)은 제3 방향(DR3) 또는 제3 방향(DR3)에 가까운 방향으로 광 경로가 변경될 수 있다. 그 결과, 표시 장치(DD, 도 1 참조)의 광 효율이 향상될 수 있다.
도 10a는 본 발명의 비교예에 따른 표시 장치의 일부분을 절단하여 도시한 단면도이다. 도 10b는 도 10a에 도시된 XX 영역을 확대한 단면도이다.
도 10a 및 도 10b를 참조하면, 본 발명의 비교예에 따른 입력감지층(ISLc)는 버퍼층(BFL-I), 버퍼층(BFL-I) 위에 배치된 제1 도전층(미도시), 제1 도전층 위에 배치된 제1 절연층(IL1c), 제1 절연층(IL1c) 위에 배치된 제2 도전층(CL2c), 제2 도전층(CL2c) 위에 배치된 제2 절연층(IL2c), 및 제2 절연층(IL2c) 위에 배치된 제3 절연층(IL3c)을 포함할 수 있다.
제1 절연층(IL1c)은 무기물을 포함할 수 있다. 예를 들어, 상기 무기물은 실리콘 나이트라이드일 수 있다. 제1 절연층(IL1c)의 두께는 3000옹스트롬일 수 있다.
제2 절연층(IL2c) 및 제3 절연층(IL3c)은 유기물을 포함하고, 제3 절연층(IL3c)의 굴절률은 제2 절연층(IL2c)의 굴절률보다 높을 수 있다.
제2 절연층(IL2c)에는 제1 개구부(OP1-C) 및 제1 개구부(OP1-C)를 둘러싸는 제2 개구부(OP2-C)가 정의될 수 있다. 제2 개구부(OP2-C)는 제1 측벽(SWa) 및 제2 측벽(SWb)에 의해 정의될 수 있다. 제1 측벽(SWa)은 제2 측벽(SWb)보다 제1 개구부(OP1-C)에 더 가까운 측벽일 수 있다.
표시 패널(DP)에서 제공된 광 중 일부는 제2 측벽(SWb)에서 전반사되어 광 경로가 변경되어 광 효율이 향상될 수 있다. 제2 측벽(SWb)이 제1 화소 영역(PXA-R)에 인접할수록 발광 효율 향상이 향상될 수 있다. 즉, 발광 효율 향상을 위해서는 제1 측벽(SWa)과 제2 측벽(SWb) 사이의 거리(WTDc)가 가까워야 하고, 이는 공정 불량을 야기할 수 있다. 공정 불량이 발생된 부분을 촬영한 단면도가 도 10b에 도시되었다.
도 10b를 참조하면, 제1 측벽(SWa)과 제2 측벽(SWb)이 제대로 형성되지 않아 제2 개구부(OP2-C)에 대응하는 영역에 제3 절연층(IL3c)이 채워지지 않은 불량 영역(EAR)이 발생될 수 있다. 불량 영역(EAR)에는 굴절률의 차이가 존재하지 않는다. 따라서, 측면 방향으로 출광된 광의 광 경로가 제어되지 않아 광 효율이 저하될 수 있다.
하지만, 도 9에 도시된 본 발명의 실시예에 따르면, 제1 개구부(OP1)와 제2 개구부(OP2)는 서로 다른 절연층, 예를 들어, 제1 절연층(IL1) 및 제2 절연층(IL2)에 정의된다. 따라서, 제1 개구부(OP1-R)를 정의하는 제1 측벽(SW1)과 제2 개구부(OP2-R)를 정의하는 제2 측벽(SW2) 사이의 거리(WTD)가 축소되더라도, 제2 측벽(SW2)이 제대로 형성되지 않는 현상이 발생되지 않을 수 있다.
도 11은 본 발명의 일 실시예에 따른 도 7의 II-II` 영역과 대응하는 영역을 절단하여 도시한 단면도이다. 도 11을 설명함에 있어서, 도 9와 실질적으로 동일한 구성에 대해서는 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 11을 참조하면, 입력감지층(ISLa)은 제4 절연층(IL4)을 더 포함할 수 있다. 제4 절연층(IL4)은 제1 절연층(IL1)과 제2 절연층(IL2) 사이에 배치될 수 있다. 예를 들어, 제4 절연층(IL4)은 제1 절연층(IL1)과 제2 도전층(CL2, 도 8 참조) 사이에 배치될 수 있다. 이 경우, 관통홀(HL-I, 도 8 참조)은 제1 절연층(IL1) 및 제4 절연층(IL4)에 정의될 수 있다. 본 발명의 일 실시예에서, 제4 절연층(IL4)은 제2 도전층(CL2)과 제2 절연층(IL2) 사이에 배치될 수 있다. 즉, 제4 절연층(IL4)은 제2 도전층(CL2)을 커버할 수 있다.
제4 절연층(IL4)에는 제3 개구부(OP3)가 정의될 수 있다. 제3 개구부(OP3)는 평면 상에서 제1 화소 영역(PXA-R)과 중첩할 수 있다. 제3 개구부(OP3)는 제1 개구부(OP1)보다 크고, 제2 개구부(OP2)보다 작을 수 있다. 따라서, 단면 상에서 제1 개구부(OP1), 제3 개구부(OP3), 및 제2 개구부(OP2)를 정의하는 제1 절연층(IL1), 제4 절연층(IL4), 및 제2 절연층(IL2)의 측벽들 및 측벽들과 인접한 상면들의 일부는 계단 형상을 가질 수 있다.
제3 개구부(OP3)내에는 제3 절연층(IL3)이 채워질 수 있다. 제4 절연층(IL4)은 제3 절연층(IL3)의 제3 굴절률보다 낮은 제4 굴절률을 가질 수 있다. 표시 패널(DP)로부터 측면 방향으로 출광된 광은 제3 절연층(IL3)과 제4 절연층(IL4)의 경계에서 전반사될 수 있다. 따라서, 전반사된 광은 제3 방향(DR3) 또는 제3 방향(DR3)에 가까운 방향으로 광 경로가 변경될 수 있다. 그 결과, 표시 장치(DD, 도 1 참조)의 광 효율이 향상될 수 있다.
도 12는 본 발명의 일 실시예에 따른 도 7의 II-II` 영역과 대응하는 영역을 절단하여 도시한 단면도이다. 도 12를 설명함에 있어서, 도 9와 실질적으로 동일한 구성에 대해서는 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 12를 참조하면, 입력감지층(ISLb)은 제4 절연층(IL4-1)을 더 포함할 수 있다. 제4 절연층(IL4-1)은 제2 절연층(IL2) 위에 배치될 수 있다. 또한, 제4 절연층(IL4-1)은 제3 절연층(IL3)에 의해 커버될 수 있다.
제4 절연층(IL4-1)에는 제3 개구부(OP3-1)가 정의될 수 있다. 제3 개구부(OP3-1)는 평면 상에서 제1 화소 영역(PXA-R)과 중첩할 수 있다. 제3 개구부(OP3-1)는 제1 개구부(OP1) 및 제2 개구부(OP2)보다 클 수 있다.
제3 개구부(OP3-1)내에는 제3 절연층(IL3)이 채워질 수 있다. 제4 절연층(IL4-1)은 제3 절연층(IL3)의 제3 굴절률보다 낮은 제4 굴절률을 가질 수 있다. 표시 패널(DP)로부터 측면 방향으로 출광된 광은 제3 절연층(IL3)과 제4 절연층(IL4-1)의 경계에서 전반사될 수 있다.
도 13a 내지 도 13g는 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 도시한 단면도들이다.
도 13a를 참조하면, 복수의 화소 영역들(PXA1, PXA2, PXA3)을 포함하는 표시 패널(DP)을 형성한다.
표시 패널(DP)을 형성하는 단계는 베이스층(BL)을 형성하는 단계, 베이스층(BL) 위에 회로층(ML)을 형성하는 단계, 회로층(ML) 위에 발광 소자층(EL)을 형성하는 단계, 발광 소자층(EL) 위에 봉지층(TFE)을 형성하는 단계를 포함할 수 있다.
복수의 화소 영역들(PXA1, PXA2, PXA3) 각각은 앞서 도 7에서 설명된 제1 화소 영역들(PXA-R), 제2 화소 영역들(PXA-B), 및 제3 화소 영역들(PXA-G) 각각에 대응될 수 있다.
도 13b를 참조하면, 표시 패널(DP) 위에 버퍼층(BFL-I)을 형성한다. 버퍼층(BFL-I) 위에 제1 도전층(CL1)을 형성한다.
제1 도전층(CL1) 위에 제1 예비층(PRL1)을 형성한다. 제1 예비층(PRL1)은 포토레지스트층일 수 있다. 제1 예비층(PRL1)은 네가티브 포토레지스트층 또는 포지티브 포토레지스트층일 수 있다. 도 13b에서는 제1 예비층(PRL1)이 네가티브 포토레지스트층인 경우를 예로 들어 설명한다.
제1 예비층(PRL1) 위에 마스크(MK)를 배치한다. 마스크(MK)는 투광부 및 차광부를 포함하는 바이너리 마스크일 수 있다. 마스크(MK)를 배치한 후 광을 조사한다. 감광된 제1 예비층(PRL1)을 현상하면 광을 조사받지 않은 제1 예비층(PRL1)의 일부분은 제거될 수 있다.
도 13c를 참조하면, 제1 예비층(PRL1)을 패터닝하여 제1 절연층(IL1)을 형성할 수 있다. 제1 절연층(IL1)에는 제1 개구부들(OP1) 및 관통홀(HL-I)이 형성될 수 있다. 제1 개구부들(OP1)은 도 7에 도시된 제1 개구부들(OP1-R, OP1-G, OP1-B)에 대응될 수 있다.
도 13d를 참조하면, 제1 절연층(IL1) 위에 제2 도전층(CL2)을 형성한다.
도 13e를 참조하면, 제2 도전층(CL2) 위에 제2 예비층(PRL2)을 형성한다. 제2 예비층(PRL2)은 포토레지스트층일 수 있다.
도 13f를 참조하면, 제2 예비층(PRL2)을 패터닝하여 제2 절연층(IL2)을 형성한다. 제2 절연층(IL2)에는 제2 개구부들(OP2)이 형성될 수 있다. 제2 개구부들(OP2)은 도 7에 도시된 제2 개구부들(OP2-R, OP2-G, OP2-B)에 대응될 수 있다.
도 13g를 참조하면, 제2 절연층(IL2) 위에 제3 절연층(IL3)을 형성한다. 제3 절연층(IL3)의 굴절률은 제1 절연층(IL1) 및 제2 절연층(IL2)의 굴절률들보다 높을 수 있다. 제3 절연층(IL3)은 제1 개구부들(OP1) 및 제2 개구부들(OP2) 내부에 채워질 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 입력감지층
IL1: 제1 절연층 IL2: 제2 절연층
IL3: 제3 절연층 OP1: 제1 개구부
OP2: 제2 개구부

Claims (20)

  1. 화소 영역을 포함하는 표시 패널; 및
    상기 표시 패널 위에 배치된 입력감지센서를 포함하고,
    상기 입력감지센서는,
    상기 표시 패널 위에 배치된 제1 도전층;
    상기 제1 도전층 위에 배치되며 상기 화소 영역과 중첩하는 영역에 제1 개구부가 정의된 제1 절연층;
    상기 제1 절연층 위에 배치된 제2 도전층;
    상기 제2 도전층 위에 배치되며 상기 화소 영역과 중첩하는 영역에 제2 개구부가 정의된 제2 절연층; 및
    상기 제2 절연층 위에 배치되며, 상기 제1 개구부 및 상기 제2 개구부 내에 채워진 제3 절연층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 절연층은 제1 굴절률을 갖고, 상기 제2 절연층은 제2 굴절률을 갖고, 상기 제3 절연층은 상기 제1 굴절률 및 상기 제2 굴절률보다 높은 제3 굴절률을 갖는 표시 장치.
  3. 제1 항에 있어서,
    평면 상에서 상기 제1 개구부의 면적은 상기 제2 개구부의 면적보다 작은 표시 장치.
  4. 제1 항에 있어서,
    평면 상에서 상기 제1 개구부의 면적은 상기 화소 영역의 면적과 같거나 큰 표시 장치.
  5. 제1 항에 있어서,
    평면 상에서 상기 제1 개구부를 정의하는 상기 제1 절연층의 측면은 상기 제2 개구부를 정의하는 상기 제2 절연층의 측면에 의해 둘러싸인 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 도전층은 연결부를 포함하고, 상기 제2 도전층은 센서부들을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 센서부들 각각은 메쉬 형상을 갖고, 평면 상에서 상기 센서부들에는 센서 개구부가 정의되고, 상기 센서 개구부는 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 굴절률 및 상기 제2 굴절률 각각은 1.45 이상 1.55 이하 이고, 상기 제3 굴절률은 1.60 이상 1.70 이하인 표시 장치.
  9. 제1 항에 있어서,
    상기 표시 패널은 베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광층, 및 상기 발광층 위에 배치된 봉지층을 포함하고, 상기 입력감지센서는 상기 봉지층과 직접 접촉하며 배치되는 표시 장치.
  10. 제9 항에 있어서,
    상기 입력감지센서는 상기 봉지층과 직접 접촉된 버퍼층을 더 포함하고, 상기 버퍼층은 상기 봉지층과 상기 제1 도전층 사이에 배치된 표시 장치.
  11. 화소 영역을 포함하는 표시 패널;
    상기 표시 패널 위에 배치되고 제1 굴절률을 가지며 상기 화소 영역과 중첩하는 영역에 제1 개구부가 정의된 제1 절연층;
    상기 제1 절연층 위에 배치되며 제2 굴절률을 갖고, 상기 제1 개구부과 대응하는 영역에 상기 제1 개구부보다 큰 제2 개구부가 정의된 제2 절연층; 및
    상기 표시 패널, 상기 제1 절연층, 및 상기 제2 절연층을 커버하며 상기 제1 굴절률 및 상기 제2 굴절률보다 높은 제3 굴절률을 갖는 제3 절연층을 포함하고, 상기 제3 절연층은 평면 상에서 상기 화소 영역과 중첩하는 표시 장치.
  12. 제11 항에 있어서,
    상기 표시 패널과 상기 제1 절연층 사이에 배치된 제1 도전층; 및
    상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제2 도전층을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 절연층과 상기 제2 도전층 사이에 배치되며 상기 제3 굴절률보다 낮은 굴절률을 갖는 제4 절연층을 더 포함하고, 상기 제4 절연층에는 상기 제1 개구부보다 크고, 상기 제2 개구부보다 작은 제3 개구부가 정의된 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 도전층은 연결부를 포함하고, 상기 제2 도전층은 센서부들을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 센서부들 각각은 메쉬 형상을 갖고, 평면 상에서 상기 센서부들은 상기 화소 영역과 비중첩하는 표시 장치.
  16. 제14 항에 있어서,
    상기 센서부들 각각은 메쉬 형상을 갖고, 평면 상에서 상기 센서부들에는 센서 개구부가 정의되고, 상기 센서 개구부는 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 표시 장치.
  17. 제11 항에 있어서,
    상기 제2 절연층과 상기 제3 절연층 사이에 배치되며, 상기 제3 굴절률보다 낮은 굴절률을 갖는 제4 절연층을 더 포함하고, 상기 제4 절연층에는 상기 제2 개구부보다 큰 제3 개구부가 정의된 표시 장치.
  18. 제11 항에 있어서,
    평면 상에서 상기 제1 개구부를 정의하는 상기 제1 절연층의 측면은 상기 제2 개구부를 정의하는 상기 제2 절연층의 측면에 의해 둘러싸인 표시 장치.
  19. 제11 항에 있어서,
    상기 제1 굴절률 및 상기 제2 굴절률 각각은 1.45 이상 1.55 이하 이고, 상기 제3 굴절률은 1.60 이상 1.70 이하인 표시 장치.
  20. 제11 항에 있어서,
    상기 제1 개구부 및 상기 제2 개구부 각각에는 상기 제3 절연층이 채워진 표시 장치.
KR1020180158361A 2018-12-10 2018-12-10 표시 장치 KR20200071190A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180158361A KR20200071190A (ko) 2018-12-10 2018-12-10 표시 장치
CN201980081749.4A CN113169219A (zh) 2018-12-10 2019-09-23 显示装置
PCT/KR2019/012330 WO2020122378A1 (ko) 2018-12-10 2019-09-23 표시 장치
US17/298,791 US11934599B2 (en) 2018-12-10 2019-09-23 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180158361A KR20200071190A (ko) 2018-12-10 2018-12-10 표시 장치

Publications (1)

Publication Number Publication Date
KR20200071190A true KR20200071190A (ko) 2020-06-19

Family

ID=71076073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180158361A KR20200071190A (ko) 2018-12-10 2018-12-10 표시 장치

Country Status (4)

Country Link
US (1) US11934599B2 (ko)
KR (1) KR20200071190A (ko)
CN (1) CN113169219A (ko)
WO (1) WO2020122378A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11747949B2 (en) 2021-06-23 2023-09-05 Samsung Display Co., Ltd. Input sensing panel, display device having the same, and method of manufacturing the display device
US11917855B2 (en) 2021-06-29 2024-02-27 Samsung Display Co., Ltd. Display device
US11925072B2 (en) 2020-12-11 2024-03-05 Samsung Display Co., Ltd. Display apparatus including organic insulation layer defined opening

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114546178A (zh) * 2020-11-26 2022-05-27 合肥鑫晟光电科技有限公司 一种触控面板及其制备方法和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110873A (ja) 2007-10-31 2009-05-21 Toppan Printing Co Ltd 表示装置
JP5521082B2 (ja) * 2013-04-16 2014-06-11 株式会社半導体エネルギー研究所 液晶表示装置
KR20160034457A (ko) * 2014-09-19 2016-03-30 삼성디스플레이 주식회사 유기발광 표시장치
KR20160149363A (ko) 2015-06-17 2016-12-28 삼성전자주식회사 반도체 발광소자
KR101805552B1 (ko) 2015-08-31 2017-12-08 엘지디스플레이 주식회사 유기발광 표시장치
KR102416470B1 (ko) * 2015-12-21 2022-07-04 엘지디스플레이 주식회사 광효율 향상을 위한 표시패널, 표시장치 및 표시패널을 제조하는 방법
KR102534273B1 (ko) * 2016-03-25 2023-05-19 삼성디스플레이 주식회사 플렉서블 표시장치
US10572080B2 (en) 2016-06-13 2020-02-25 Samsung Display Co., Ltd. Optical touch film, display device including the same, and manufacturing method thereof
KR102363290B1 (ko) * 2016-06-13 2022-02-16 삼성디스플레이 주식회사 광학 터치 필름, 이를 포함하는 표시 장치 및 그 제조 방법
KR102579751B1 (ko) 2016-07-05 2023-09-19 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 제조방법
KR101974377B1 (ko) * 2016-07-29 2019-05-03 삼성디스플레이 주식회사 표시장치
KR101929452B1 (ko) * 2016-07-29 2018-12-17 삼성디스플레이 주식회사 표시 장치
KR101998831B1 (ko) * 2016-07-29 2019-07-11 삼성디스플레이 주식회사 표시 장치
JP2018041565A (ja) 2016-09-05 2018-03-15 株式会社ジャパンディスプレイ 表示装置
JP2018081815A (ja) * 2016-11-16 2018-05-24 株式会社ジャパンディスプレイ 表示装置
KR101880110B1 (ko) 2016-11-25 2018-07-20 한국기술교육대학교 산학협력단 마이크로 렌즈

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11925072B2 (en) 2020-12-11 2024-03-05 Samsung Display Co., Ltd. Display apparatus including organic insulation layer defined opening
US11747949B2 (en) 2021-06-23 2023-09-05 Samsung Display Co., Ltd. Input sensing panel, display device having the same, and method of manufacturing the display device
US11917855B2 (en) 2021-06-29 2024-02-27 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US11934599B2 (en) 2024-03-19
WO2020122378A1 (ko) 2020-06-18
US20220121301A1 (en) 2022-04-21
CN113169219A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
JP7156808B2 (ja) 入力検知ユニットを備える表示装置
KR102606941B1 (ko) 표시장치
US20180358581A1 (en) Organic light emitting diode display device
KR20200075996A (ko) 표시 장치
US11934599B2 (en) Display device
US20230185411A1 (en) Display device and method of manufacturing display device
US20220028949A1 (en) Electronic device and method for manufacturing the same
EP3657562B1 (en) Display device and a method for manufacturing the same
US11818916B2 (en) Display device comprising stack of insulating refractive layers
US20200259123A1 (en) Display device and manufacturing method thereof
CN115347019A (zh) 显示装置和制造显示装置的方法
US20230276654A1 (en) Display device
US20210263605A1 (en) Display device
KR102666867B1 (ko) 표시장치
US20190207145A1 (en) Display device
US11756508B2 (en) Electronic device having improved display efficiency on some areas
US11579473B2 (en) Display device having uniform reflectance
KR20230136831A (ko) 표시장치 및 이를 포함하는 전자장치
KR20230056818A (ko) 표시 패널
KR20240065627A (ko) 표시 장치
KR20230174356A (ko) 표시 장치
CN118284219A (zh) 显示面板和显示装置
KR20240083957A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20210052654A (ko) 윈도우 및 그것을 포함하는 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal