CN115347019A - 显示装置和制造显示装置的方法 - Google Patents

显示装置和制造显示装置的方法 Download PDF

Info

Publication number
CN115347019A
CN115347019A CN202210517298.8A CN202210517298A CN115347019A CN 115347019 A CN115347019 A CN 115347019A CN 202210517298 A CN202210517298 A CN 202210517298A CN 115347019 A CN115347019 A CN 115347019A
Authority
CN
China
Prior art keywords
light emitting
layer
blocking pattern
region
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210517298.8A
Other languages
English (en)
Inventor
吴彦锡
成泰铉
宋济铉
崔正珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115347019A publication Critical patent/CN115347019A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种显示装置和一种制造显示装置的方法。该显示装置包括显示面板，显示面板包括：第一显示区；主显示区；多个第一发光元件，在第一显示区处；连接部，在第一显示区处，并且将多个第一发光元件之中的相邻的第一发光元件彼此连接；以及阻光图案，在平面图中与连接部重叠。阻光图案包括：第一阻光图案，与多个第一发光元件间隔开，在第一阻光图案与多个第一发光元件中的相邻于第一阻光图案的第一发光元件之间具有第一间隙，第一阻光图案与多个第一发光元件中的每一个的至少一部分设置在彼此相同的层处；以及第二阻光图案，在第一阻光图案下面，第二阻光图案的至少一部分与第一间隙重叠。

Description

显示装置和制造显示装置的方法
相关申请的交叉引用
本申请要求于2021年5月12日提交的第10-2021-0061594号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开的一个或多个实施例的方面涉及一种显示装置和一种制造显示装置的方法，并且更具体地，涉及一种在其一些区中具有改善的透射率和改善的可靠性的显示装置。
背景技术
显示装置可以是包括各种电子组件(诸如显示图像的显示面板、感测外部输入的输入感测构件和电子模块)的装置。电子组件可以经由以各种形式布置的信号线彼此电连接。显示面板包括产生光的发光元件。输入感测构件可以包括用于感测外部输入的感测电极。电子模块可以包括相机、红外检测传感器和接近传感器等。电子模块可以设置在显示面板下面。
本背景技术部分中披露的上述信息是为了加深对本公开的背景技术的理解，并且因此，它可以包含不构成现有技术的信息。
发明内容
本公开的一个或多个实施例涉及一种显示装置，该显示装置在其一些区中具有改善的透射率，并且具有改善的可靠性以防止或基本上防止电极中的缺陷的发生。
本公开的一个或多个实施例涉及一种供应高质量图像的显示装置的制造方法，并且在该方法中，可以防止或减少在制造工艺中可能出现的缺陷。
根据本公开的一个或多个实施例，显示装置包括显示面板，所述显示面板包括第一显示区和围绕所述第一显示区的至少一部分的主显示区，所述显示面板包括：多个第一发光元件，在所述第一显示区处；连接部，在所述第一显示区处，并且将所述多个第一发光元件之中的相邻的第一发光元件彼此连接；以及阻光图案，在平面图中与所述连接部重叠。所述阻光图案包括：第一阻光图案，与所述多个第一发光元件间隔开，在所述第一阻光图案与所述多个第一发光元件中的相邻于所述第一阻光图案的第一发光元件之间具有第一间隙，所述第一阻光图案与所述多个第一发光元件中的每一个的至少一部分设置在彼此相同的层处；以及第二阻光图案，在所述第一阻光图案下面，所述第二阻光图案的至少一部分与所述第一间隙重叠。
在实施例中，所述多个第一发光元件中的每一个可以包括：第一下电极；第一发光层，在所述第一下电极上；以及第一上电极，在所述第一发光层上，并且所述第一阻光图案与所述第一下电极可以设置在彼此相同的层处。
在实施例中，所述第一阻光图案和所述第一下电极可以包括彼此相同的材料。
在实施例中，所述连接部和所述第一上电极可以包括彼此相同的材料。
在实施例中，多个电极开口可以限定所述第一上电极中。
在实施例中，所述第一显示区可以包括：元件区，所述多个第一发光元件位于所述元件区处；布线区，所述连接部位于所述布线区处；以及透射区，所述透射区与所述元件区和所述布线区相邻，并且所述第一下电极和所述第一上电极中的每一者可以与所述元件区重叠，并且可以不与所述透射区重叠。
在实施例中，所述显示面板还可以包括：基体层，被配置为提供基体表面，所述多个第一发光元件位于所述基体表面上；以及电路层，在所述基体层与所述多个第一发光元件之间。所述电路层可以包括多个绝缘层，并且所述第二阻光图案可以位于所述基体层上或位于所述多个绝缘层之中的任一层上。
在实施例中，所述第二阻光图案可以包括第一子阻挡图案和第二子阻挡图案；与所述连接部的一部分重叠的第二间隙可以限定在所述第一子阻挡图案与所述第二子阻挡图案之间；并且所述第一阻光图案可以与所述第二间隙重叠。
在实施例中，所述显示面板还可以包括与所述第一显示区相邻的第二显示区，并且所述显示面板还可以包括：第二发光元件，在所述第二显示区处；第一像素电路，在所述第二显示区处，并且被配置为驱动所述第一发光元件；以及第二像素电路，在所述第二显示区处，并且被配置为驱动所述第二发光元件。
在实施例中，所述显示面板还可以包括：第三发光元件，在所述主显示区处；以及第三像素电路，在所述主显示区处，并且被配置为驱动所述第三发光元件。所述第一显示区的透射率可以高于所述第二显示区的透射率和所述主显示区的透射率。
在实施例中，所述第二阻光图案的厚度可以为约100nm至约500nm。
在实施例中，所述显示装置还可以包括电子模块，所述电子模块位于所述显示面板下面并且在平面图中与所述第一显示区重叠。
在实施例中，所述阻光图案可以包括金属材料，并且所述金属材料可以被配置为吸收或反射入射的红外激光。
在实施例中，在平面图中，所述第二阻光图案的一部分可以与所述第一阻光图案重叠。
根据本公开的一个或多个实施例，显示装置包括：基体层；电路层，在所述基体层上；多个第一发光元件，在所述电路层上；连接部，被配置为将所述多个第一发光元件之中的相邻的第一发光元件彼此连接；以及阻光图案，在平面图中与所述连接部重叠。所述多个第一发光元件中的每一个包括：第一下电极；第一发光层，在所述第一下电极上；以及第一上电极，在所述第一发光层上。所述电路层包括多个绝缘层，并且所述阻光图案包括：第一阻光图案，与所述第一下电极间隔开，并且所述第一阻光图案与所述第一下电极设置在彼此相同的层处；以及第二阻光图案，在所述基体层上或在所述多个绝缘层之中的任一层上，所述第二阻光图案的至少一部分与限定所述第一下电极与所述第一阻光图案之间的空间的间隙重叠。
在实施例中，所述第一阻光图案和所述第一下电极可以包括彼此相同的材料。
在实施例中，所述连接部和所述第一上电极可以包括彼此相同的材料。
根据本公开的一个或多个实施例，制造显示装置的方法包括：提供初始显示面板，第一显示区和主显示区限定在所述初始显示面板中，所述主显示区围绕所述第一显示区的至少一部分，并且所述第一显示区包括元件区、布线区以及与所述元件区和所述布线区相邻的透射区；以及从所述初始显示面板的下侧向所述透射区照射激光。所述初始显示面板包括：多个第一发光元件，在所述元件区处；连接部，在所述布线区处，并且将所述多个第一发光元件之中的相邻的第一发光元件彼此连接；以及阻光图案，在平面图中与所述连接部重叠。所述阻光图案包括：第一阻光图案，与所述多个第一发光元件间隔开，并且所述第一阻光图案与所述多个第一发光元件中的每一个的至少一部分设置在彼此相同的层处；以及第二阻光图案，在所述第一阻光图案下面，所述第二阻光图案的至少一部分与所述多个第一发光元件以及限定所述第一阻光图案与所述多个第一发光元件之间的空间的间隙重叠。
在实施例中，所述多个第一发光元件中的每一个可以包括：第一下电极；第一发光层，在所述第一下电极上；以及初始第一上电极，在所述第一发光层上，并且所述激光的所述照射可以包括用所述激光照射所述初始第一上电极的与所述透射区重叠的部分。
在实施例中，所述阻光图案可以被配置为吸收或反射所述激光。
附图说明
从以下参照附图对说明性、非限制性的示例实施例的详细描述，将更清楚地理解本公开的以上方面和特征与其它方面和特征。在附图中：
图1是根据本公开的实施例的显示装置的透视图；
图2是示出根据本公开的实施例的显示装置的一些组件的分解透视图；
图3是根据本公开的实施例的显示模块的剖视图；
图4是根据本公开的实施例的显示面板的平面图；
图5是根据本公开的实施例的显示面板的一部分的放大的平面图；
图6是根据本公开的实施例的像素的等效电路图；
图7是根据本公开的实施例的显示面板的剖视图；
图8是根据本公开的实施例的显示面板的剖视图；
图9是示出根据本公开的实施例的显示面板的一部分的平面图；
图10和图11是根据本公开的实施例的显示面板的一部分的剖视图；
图12A和图12B是根据本公开的实施例的制造显示面板的方法的一些操作的剖视图；并且
图13A和图13B是示出根据本公开的实施例的制造显示面板的方法的一些操作的放大的剖视图。
具体实施方式
在下文中，将参照附图更详细地描述实施例，在附图中同样的附图标记始终表示同样的元件。然而，本公开可以以各种不同的形式来体现，并且不应被解释为仅限于在本文中所示出的实施例。相反，提供这些实施例作为示例，使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员用于完整地理解本公开的方面和特征而言不必要的工艺、元件和技术。除非另有说明，否则同样的附图标记在附图和书面描述中始终表示同样的元件，因此，其冗余描述可以不重复。
当可以不同地实施特定的实施例时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，可以同时执行或基本上同时执行或者可以以与所描述的顺序相反的顺序执行两个连续描述的工艺。
在附图中，为清楚起见，可以夸大和/或简化元件、层和区的相对尺寸。例如，为了有效说明，可以夸大图中所示的元件的厚度、比例和/或尺寸。为了易于说明，在本文中可以使用诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”和“上”等空间相对术语以描述如附图中所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还旨在涵盖装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“之下”或“下面”的元件随后将定向“在”其他元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以涵盖在……上方和在……下方两种方位。所述装置可以以其他方式定向(例如，旋转90度或在其他方位处)，并且应当相应地解释本文中使用的空间相对术语。
在附图中，第一方向DR1、第二方向DR2和第三方向DR3不限于直角坐标系的三个轴，并且可以以更广泛的含义来解释。例如，第一方向DR1、第二方向DR2和第三方向DR3可以彼此垂直或基本上垂直，或者可以表示彼此不垂直的彼此不同方向。
将理解的是，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，以下描述的第一元件、组件、区、层或部分可以称为第二元件、组件、区、层或部分。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在一个或多个居间元件或层。类似地，当层、区域或元件被称为“电连接”到另一层、区域或元件时，所述层、区域或元件可以直接电连接到所述另一层、区域或元件，并且/或者可以间接电连接到所述另一层、区域或元件，在所述层、区域或元件与所述另一层、区域或元件之间具有一个或多个居间层、区域或元件。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，所述元件或层可以是所述两个元件或层之间的唯一元件或层，或者还可以存在一个或多个居间元件或层。
本文中使用的术语是出于描述特定实施例的目的，并且不旨在限制本公开。如本文中所使用的，除非上下文另外明确指出，否则单数形式“一个”和“一种”也旨在包括复数形式。还将理解的是，术语“包括”、“包含”、“含有”、“涵盖”、“有”、“具有”和“具备”当在本说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。例如，表述“A和/或B”表示A、B、或者A和B。诸如“……中的至少一个(种)(者)”的表述在一列元件(要素)之后时，修饰整列的元件(要素)，并且不修饰该列中的个别元件(要素)。例如，“a、b和c中的至少一个(种、者)”表示仅a，仅b，仅c、a和b两者，a和c两者，b和c两者，a、b和c全部，或者它们的变型。
如本文中所使用的，术语“基本上”、“约”和类似术语用作近似术语而非程度术语，并且旨在说明将由本领域普通技术人员识别到的测量值或计算值的固有变化。此外，当描述本公开的实施例时，“可以”的使用是指“本公开的一个或多个实施例”。如本文中所使用的，术语“使用”可以被认为与术语“利用”同义。此外，术语“示例性”旨在表示示例或说明。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。还将理解的是，除非在文中明确地如此定义，否则诸如在通用词典中定义的术语的术语应当被解释为具有与它们在相关领域的背景和/或本说明书中的含义相一致的含义，并且不应当以理想化的或过于形式化的含义来解释。
图1是根据本公开的实施例的显示装置的透视图。
参照图1，显示装置1000可以响应于电信号而被激活。例如，显示装置1000可以是移动电话、平板计算机、监视器、电视机、车载导航***、游戏机或可穿戴装置等，但是本公开不限于此。图1将显示装置1000的示例示出为移动电话。
显示装置1000可以通过显示区1000A显示图像。显示区1000A可以包括由第一方向DR1和第二方向DR2限定的平面。显示区1000A还可以包括分别从该平面的至少两侧弯曲的曲面。然而，显示区1000A的形状不限于此。例如，显示区1000A可以仅包括平面，或者显示区1000A还可以包括两个或更多个曲面，例如，诸如从该平面的四侧弯曲的四个曲面。
感测区1000SA可以限定在显示装置1000的显示区1000A处(例如，限定在显示装置1000的显示区1000A中或限定在显示装置1000的显示区1000A上)。尽管在图1中示出了一个感测区1000SA，但是感测区1000SA的数量不限于此。感测区1000SA可以是显示区1000A的一部分。因此，显示装置1000可以通过感测区1000SA显示图像。
电子模块(例如，电子器件或传感器等)可以设置在与感测区1000SA重叠的区处(例如，设置在与感测区1000SA重叠的区中或设置在与感测区1000SA重叠的区上)。电子模块可以接收通过感测区1000SA传输的外部输入，或者可以通过感测区1000SA提供输出。例如，电子模块可以是相机模块(例如，相机)、测量距离的传感器(诸如以接近传感器为例)、识别用户身体的一部分(诸如以指纹、虹膜或脸为例)的传感器或输出光的小灯，但是本公开不具体限于此。
显示装置1000的厚度方向可以平行于或基本上平行于与第一方向DR1和第二方向DR2交叉的第三方向DR3。因此，可以基于第三方向DR3限定构成显示装置1000的多个构件中的每一个的前表面(或上表面)和后表面(或下表面)。
图2是示出根据本公开的实施例的显示装置的一些组件的分解透视图。
参照图2，显示装置1000可以包括显示模块(例如，显示器或显示部分)DM和电子模块(例如，电子器件或传感器等)CM。显示模块DM可以被配置为产生图像，并且感测从外部施加的输入。电子模块CM可以设置在显示模块DM下面(例如，显示模块DM之下)，并且可以是例如相机模块(例如，相机)或红外传感器模块(例如，红外传感器)。显示模块DM可以被称为第一电子模块，并且电子模块CM可以被称为第二电子模块。
显示区100A和***区100N可以被限定在显示模块DM中。显示区100A可以对应于图1中所示的显示区1000A。显示模块DM的一些区可以比其他部分区具有更高的透射率，并且可以被定义为感测区100SA。感测区100SA可以是显示区100A的一部分。换言之，感测区100SA可以显示图像，并且可以传输提供给电子模块CM的外部输入和/或来自电子模块CM的输出。
图3是根据本公开的实施例的显示模块的剖视图。
参照图3，显示模块DM可以包括显示面板100、传感器层200和抗反射层300。
显示面板100可以被配置为产生或基本上产生图像。显示面板100可以是发光显示面板。例如，显示面板100可以是有机发光显示面板、无机发光显示面板、量子点显示面板、微型发光二极管(LED)显示面板或纳米LED显示面板。显示面板100可以被称为显示层。
显示面板100可以包括基体层110、电路层120、发光元件层130和封装层140。
基体层110可以是提供基体表面的构件，电路层120设置在基体表面上。基体层110可以是刚性基底或者是能够弯曲、折叠和/或卷曲等的柔性基底。基体层110可以是玻璃基底、金属基底或聚合物基底。然而，本公开不限于此，并且基体层110可以是无机层、有机层或复合材料层。
基体层110可以具有多层结构。例如，基体层110可以包括第一合成树脂层、设置在第一合成树脂层上的氧化硅(SiOx)层、设置在氧化硅层上的非晶硅(a-Si)层和设置在非晶硅层上的第二合成树脂层。氧化硅层和非晶硅层可以被称为基体屏障层。
第一合成树脂层和第二合成树脂层中的每一者可以包括聚酰亚胺类树脂。另外，第一合成树脂层和第二合成树脂层中的每一者可以包括丙烯酸酯类树脂、甲基丙烯酸酯类树脂、聚异戊二烯类树脂、乙烯类树脂、环氧类树脂、氨基甲酸酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和苝类树脂中的至少一种。如在本说明书中使用的，“～～”类树脂可以指包含“～～”官能团的树脂。
电路层120可以设置在基体层110上。电路层120可以包括绝缘层、半导体图案、导电图案和信号线。绝缘层、半导体层和导电层通过涂布和/或沉积等形成在基体层110上，并且然后，绝缘层、半导体层和导电层可以通过多种光刻工艺被选择性地图案化。此后，可以形成包括在电路层120中的半导体图案、导电图案和信号线。
发光元件层130可以设置在电路层120上。发光元件层130可以包括发光元件。例如，发光元件层130可以包括有机发光材料、无机发光材料、有机-无机发光材料、量子点、量子棒、微型LED或纳米LED。
封装层140可以设置在发光元件层130上。封装层140可以保护发光元件层130免受诸如以湿气、氧和灰尘颗粒为例的外来物质的影响。
传感器层200可以设置在显示面板100上。传感器层200可以检测从外部施加的外部输入。外部输入可以是用户的输入。用户的输入可以包括各种合适类型的外部输入(诸如以用户身体的一部分、光、热、笔或压力为例)。
传感器层200可以通过连续工艺形成在显示面板100上。在这种情况下，传感器层200可以表示为直接设置在显示面板100上。短语传感器层“直接设置在”显示面板“上”可以意味着在传感器层200与显示面板100之间未设置第三组件。换言之，在传感器层200与显示面板100之间可以不设置单独的粘合构件。作为另一示例，传感器层200可以通过粘合构件结合到(例如，连接到或附接到)显示面板100。粘合构件可以包括本领域普通技术人员将理解的任何合适的粘合剂或压敏粘合剂。
抗反射层300可以设置在传感器层200上。抗反射层300可以降低从显示模块DM的外部入射的外部光的反射率。抗反射层300可以通过连续工艺形成在传感器层200上。抗反射层300可以包括滤色器。滤色器可以具有合适的布置(例如，预定的布置)。例如，可以考虑包括在显示面板100中的像素的发光颜色来布置滤色器。另外，抗反射层300还可以包括与滤色器相邻的黑矩阵。
作为另一示例，根据本公开的实施例的抗反射层300可以包括延迟器和偏振器。延迟器可以是膜型或液晶涂覆型，并且可以包括半波(λ/2)延迟器和/或四分之一波(λ/4)延迟器。偏振器也可以是膜型或液晶涂覆型。膜型偏振器可以包括可拉伸合成树脂膜，并且液晶涂覆型偏振器可以包括以合适的布置(例如，预定的布置)布置的液晶。延迟器和偏振器组合以形成一个偏振膜。抗反射层300还可以包括设置在偏振膜上方或下方的保护膜。
在本公开的实施例中，可以根据需要或期望省略传感器层200。在这种情况下，抗反射层300可以设置在显示面板100上。例如，抗反射层300可以通过连续工艺直接形成在显示面板100上。
在本公开的实施例中，可以对传感器层200的位置和抗反射层300的位置进行各种修改。例如，在一些实施例中，抗反射层300可以设置在显示面板100与传感器层200之间。
在本公开的一些实施例中，显示模块DM还可以包括设置在抗反射层300上的光学层。例如，光学层可以通过连续工艺形成在抗反射层300上。光学层可以控制从显示面板100入射的光的方向以改善显示模块DM的前面亮度。例如，光学层可以包括有机绝缘层和高折射率层，在有机绝缘层中多个开口被限定为分别对应于包括在显示面板100中的像素的发光区域，高折射率层覆盖有机绝缘层并填充多个开口。高折射率层可以具有比有机绝缘层的折射率高的折射率。
图4是根据本公开的实施例的显示面板的平面图。图5是根据本公开的实施例的显示面板的一部分的放大的平面图。例如，图5可以是图4的区AA'的放大的平面图。
参照图4和图5，显示面板100可以包括显示区DP-A和***区DP-NA。***区DP-NA可以与显示区DP-A相邻，并且可以围绕显示区DP-A的至少一部分(例如，在显示区DP-A的至少一部分的***的周围)。
显示区DP-A可以包括第一显示区DP-A1、第二显示区DP-A2和主显示区DP-A3。第一显示区DP-A1可以被称为组件区，第二显示区DP-A2可以被称为中间区或过渡区，并且主显示区DP-A3可以被称为总体显示区。第一显示区DP-A1和第二显示区DP-A2可以被称为辅助显示区。
显示面板100可以包括多个像素PX。多个像素PX可以包括从第一显示区DP-A1发射光的第一像素PX1、从第二显示区DP-A2发射光的第二像素PX2以及从主显示区DP-A3发射光的第三像素PX3。
第一像素PX1、第二像素PX2和第三像素PX3中的每一者可以设置为多个。在这种情况下，第一像素PX1、第二像素PX2和第三像素PX3可以分别包括红色像素、绿色像素和蓝色像素，并且根据另外的实施例还可以包括白色像素。
第一像素PX1可以包括第一发光元件LD1和驱动第一发光元件LD1的第一像素电路PC1。第二像素PX2可以包括第二发光元件LD2和驱动第二发光元件LD2的第二像素电路PC2。第三像素PX3可以包括第三发光元件LD3和驱动第三发光元件LD3的第三像素电路PC3。图4中所示的第一像素PX1的位置、第二像素PX2的位置和第三像素PX3的位置分别对应于第一发光元件LD1的位置、第二发光元件LD2的位置和第三发光元件LD3的位置。
第一显示区DP-A1可以与图1中所示的感测区1000SA重叠或对应。换言之，在平面图中(例如，从平行于或基本上平行于第三方向DR3的方向观察)，第一显示区DP-A1可以提供在与电子模块CM(例如，见图2)重叠的区处(例如，与电子模块CM重叠的区中或与电子模块CM重叠的区上)。例如，可以通过第一显示区DP-A1向电子模块CM提供外部输入(例如，光)，并且可以通过第一显示区DP-A1将来自电子模块CM的输出发射到外部。在本实施例中，第一显示区DP-A1示出为具有圆形形状，但是本公开不限于此，并且第一显示区DP-A1可以具有各种合适的形状(诸如以多边形、椭圆形、具有至少一个弯曲边的形状或不规则形状为例)，并且不限于任何一个实施例。
为了确保透射区的面积，与在主显示区DP-A3处(例如，主显示区DP-A3中或主显示区DP-A3上)相比，可以在第一显示区DP-A1处(例如，第一显示区DP-A1中或第一显示区DP-A1上)设置更少数量的像素(例如，针对相同大小的单元区域/面积设置更少数量的像素)。第一显示区DP-A1的其处(例如，其中或其上)未设置第一发光元件LD1的区可以被定义为透射区TA(例如，见图8)。例如，第一显示区DP-A1的其处(例如，其中或其上)未设置第一发光元件LD1的第一电极和围绕第一电极(例如，在第一电极的***的周围)的像素限定图案的区可以被定义为透射区TA(例如，见图8)。
在单元区域或相同大小的区域内，设置在第一显示区DP-A1处(例如，第一显示区DP-A1中或第一显示区DP-A1上)的第一像素PX1的数量可以少于设置在主显示区DP-A3处(例如，主显示区DP-A3中或主显示区DP-A3上)的第三像素PX3的数量。例如，第一显示区DP-A1的分辨率可以为主显示区DP-A3的分辨率的约1/2、约3/8、约1/3、约1/4、约2/9、约1/8、约1/9或约1/16等。例如，主显示区DP-A3的分辨率可以为约400ppi或更高，并且第一显示区DP-A1的分辨率可以为约200ppi或约100ppi。然而，这些分辨率值是作为示例给出的，并且本公开不具体限于此。
第一像素PX1的第一像素电路PC1可以不设置在第一显示区DP-A1处(例如，第一显示区DP-A1中或第一显示区DP-A1上)。例如，第一像素电路PC1可以设置在第二显示区DP-A2处(例如，第二显示区DP-A2中或第二显示区DP-A2上)或者***区DP-NA处(例如，***区DP-NA中或***区DP-NA上)。在这种情况下，第一显示区DP-A1的透光率(也称为透射率)可以高于第一像素电路PC1设置在第一显示区DP-A1处(例如，第一显示区DP-A1中或第一显示区DP-A1上)时的透光率。
第一发光元件LD1和第一像素电路PC1可以通过连接布线TWL彼此电连接。连接布线TWL可以与第一显示区DP-A1的透射区重叠。连接布线TWL可以包括透明导电布线。透明导电布线可以包括(例如，可以包含)透明导电材料或透光材料。例如，连接布线TWL可以包括透明导电氧化物(TCO)膜(例如，可以由透明导电氧化物(TCO)膜形成)，透明导电氧化物(TCO)膜为诸如氧化铟锡(ITO)膜、氧化铟锌(IZO)膜、氧化铟镓锌(IGZO)膜、氧化锌(ZnO)膜或氧化铟(In2O3)膜。
第二显示区DP-A2与第一显示区DP-A1相邻。第二显示区DP-A2可以围绕第一显示区DP-A1的至少一部分(例如，在第一显示区DP-A1的至少一部分的***的周围)。第二显示区DP-A2可以具有比第一显示区DP-A1的透射率低的透射率。在本实施例中，第二显示区DP-A2可以与***区DP-NA间隔开。然而，本公开不限于此，并且第二显示区DP-A2可以与***区DP-NA接触。
第一像素PX1的第一像素电路PC1、第二发光元件LD2以及第二像素电路PC2可以设置在第二显示区DP-A2处(例如，第二显示区DP-A2中或第二显示区DP-A2上)。因此，第二显示区DP-A2的透光率可以低于第一显示区DP-A1的透光率。另外，第一像素PX1的第一像素电路PC1设置在第二显示区DP-A2处(例如，第二显示区DP-A2中或第二显示区DP-A2上)，并且因此，在单元区域或相同大小的区域内，设置在第二显示区DP-A2处(例如，第二显示区DP-A2中或第二显示区DP-A2上)的第二像素PX2的数量可以小于设置在主显示区DP-A3处(例如，主显示区DP-A3中或主显示区DP-A3上)的第三像素PX3的数量。在第二显示区DP-A2处(例如，第二显示区DP-A2中或第二显示区DP-A2上)显示的图像的分辨率可以低于在主显示区DP-A3处(例如，主显示区DP-A3中或主显示区DP-A3上)显示的图像的分辨率。
主显示区DP-A3与第二显示区DP-A2相邻。主显示区DP-A3可以与第一显示区DP-A1相邻。主显示区DP-A3可以被定义为具有比第一显示区DP-A1的透射率低的透射率的区。第三发光元件LD3和第三像素电路PC3可以设置在主显示区DP-A3处(例如，主显示区DP-A3中或主显示区DP-A3上)。
在一些实施例中，设置在第一显示区DP-A1处(例如，第一显示区DP-A1中或第一显示区DP-A1上)并且最邻近(例如，最靠近)主显示区DP-A3的第一发光元件LD1可以具有在特定方向上具备更大宽度的圆形形状，以确保与设置在主显示区DP-A3处(例如，主显示区DP-A3中或主显示区DP-A3上)的第三发光元件LD3的合适距离。例如，当第一显示区DP-A1在第二方向DR2上与主显示区DP-A3相邻时，第一发光元件LD1在第一方向DR1上的宽度可以大于第一发光元件LD1在第二方向DR2上的宽度。
第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每一者可以提供为多个。多个第一发光元件LD1之中彼此最邻近的两个第一发光元件LD1之间的距离可以大于多个第三发光元件LD3之中彼此最邻近的两个第三发光元件LD3之间的距离。另外，多个第二发光元件LD2之中彼此最邻近的两个第二发光元件LD2之间的距离可以大于多个第三发光元件LD3之中彼此最邻近的两个第三发光元件LD3之间的距离。
图5中所示的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以分别对应于(例如，可以分别示出)第一发光元件LD1的第一下电极AE1(例如，见图8)的平面形状、第二发光元件LD2的第二下电极AE2(例如，见图8)的平面形状以及第三发光元件LD3的第三下电极AE3(例如，见图7)的平面形状。第一下电极AE1的面积可以大于第三下电极AE3的面积。换言之，如图5中所示，第一发光元件LD1的面积可以大于第三发光元件LD3的面积。
图6是根据本公开的实施例的像素的等效电路图。
图6示出了多个像素PX之中的一个像素PX的等效电路图。图6中所示的像素PX可以是第一像素PX1、第二像素PX2或第三像素PX3(例如，见图4)。像素PX可以包括发光元件LD和像素电路PC。发光元件LD可以包括在发光元件层130(例如，见图3)中，并且像素电路PC可以包括在电路层120(例如，见图3)中。
像素电路PC可以包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst可以电连接到信号线SL1、SL2、SL3、SLn、EL和DL、第一初始化电压线VL1、第二初始化电压线VL2(例如，阳极初始化电压线)以及驱动电压线PL。在实施例中，上述线中的至少一条(诸如以驱动电压线PL为例)可以被临近(例如，相邻)的像素PX共享。
多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7。
发光元件LD可以包括下电极(例如，阳极电极或像素电极)和上电极(例如，阴极电极或公共电极)。发光元件LD的下电极经由发光控制薄膜晶体管T6连接到驱动薄膜晶体管T1，以接收驱动电流ILD。发光元件LD的上电极可以接收低电源电压ELVSS。发光元件LD可以产生具有与驱动电流ILD相对应的期望亮度的光。
多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一些可以提供为n-沟道MOSFET(NMOS)，并且其余(例如，其他)薄膜晶体管的可以提供为p-沟道MOSFET(PMOS)。例如，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以提供为NMOS(n-沟道MOSFET)，并且其余(例如，其他)薄膜晶体管可以提供为PMOS(p-沟道MOSFET)，但是本公开不限于此。
在另一实施例中，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以提供为NMOS，并且其余(例如，其他)薄膜晶体管可以提供为PMOS。作为另一示例，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的仅一个薄膜晶体管可以提供为NMOS，并且其余(例如，其他)薄膜晶体管可以提供为PMOS。作为另一示例，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的全部可以提供为NMOS或PMOS。
信号线SL1、SL2、SL3、EL、SLn和DL可以包括传输第一扫描信号Sn的第一扫描线SL1、传输第二扫描信号Sn'的第二扫描线SL2、向第一初始化薄膜晶体管T4传输第三扫描信号Si的前一扫描线SL3、向操作控制薄膜晶体管T5和发光控制薄膜晶体管T6传输发光控制信号En的发光控制线EL、向第二初始化薄膜晶体管T7传输下一扫描信号Sn+1的下一扫描线SLn以及传输数据信号Dm的数据线DL，其中，n、i和m为正整数，并且i大于n。第一扫描信号Sn可以是当前扫描信号，并且下一扫描信号Sn+1可以是第一扫描信号Sn的下一扫描信号。
驱动电压线PL可以向驱动薄膜晶体管T1传输驱动电压ELVDD，第一初始化电压线VL1可以传输用于初始化驱动薄膜晶体管T1的初始化电压Vint，并且第二初始化电压线VL2可以传输用于初始化像素电极的阳极初始化电压Aint。
驱动薄膜晶体管T1的驱动栅极电极可以连接到存储电容器Cst，驱动薄膜晶体管T1的驱动源极区可以经由操作控制薄膜晶体管T5连接到驱动电压线PL，并且驱动薄膜晶体管T1的驱动漏极区可以经由发光控制薄膜晶体管T6电连接到发光元件LD的第一电极(即，下电极)。驱动薄膜晶体管T1可以响应于开关薄膜晶体管T2的开关操作接收数据信号Dm，并且可以向发光元件LD供应驱动电流ILD。
开关薄膜晶体管T2的开关栅极电极可以连接到传输第一扫描信号Sn的第一扫描线SL1，开关薄膜晶体管T2的开关源极区可以连接到数据线DL，并且开关薄膜晶体管T2的开关漏极区可以经由操作控制薄膜晶体管T5连接到驱动电压线PL并且连接到驱动薄膜晶体管T1的驱动源极区。开关薄膜晶体管T2可以响应于通过第一扫描线SL1接收的第一扫描信号Sn而导通以执行开关操作以将传输到数据线DL的数据信号Dm传输到驱动薄膜晶体管T1的驱动源极区。
补偿薄膜晶体管T3的补偿栅极电极连接到第二扫描线SL2。补偿薄膜晶体管T3的补偿漏极区可以经由发光控制薄膜晶体管T6连接到发光元件LD的像素电极(即，下电极)，并且连接到驱动薄膜晶体管T1的驱动漏极区。补偿薄膜晶体管T3的补偿源极区可以连接到存储电容器Cst的第一电极Cst1并连接到驱动薄膜晶体管T1的驱动栅极电极。另外，补偿薄膜晶体管T3的补偿源极区可以连接到第一初始化薄膜晶体管T4的第一初始化漏极区。
补偿薄膜晶体管T3可以响应于通过第二扫描线SL2接收的第二扫描信号Sn'而导通，并且可以将驱动薄膜晶体管T1的驱动栅极电极和驱动漏极区彼此电连接以使驱动薄膜晶体管T1被二极管式地连接。
第一初始化薄膜晶体管T4的第一初始化栅极电极可以连接到前一扫描线SL3。第一初始化薄膜晶体管T4的第一初始化源极区可以连接到第一初始化电压线VL1。第一初始化薄膜晶体管T4的第一初始化漏极区可以连接到存储电容器Cst的第一电极Cst1、补偿薄膜晶体管T3的补偿源极区以及驱动薄膜晶体管T1的驱动栅极电极。初始化薄膜晶体管T4可以响应于通过前一扫描线SL3接收的第三扫描信号Si而导通，并且可以将初始化电压Vint传输到驱动薄膜晶体管T1的驱动栅极电极，从而执行用于使驱动薄膜晶体管T1的驱动栅极电极的电压初始化的初始化操作。
操作控制薄膜晶体管T5的操作控制栅极电极可以连接到发光控制线EL，操作控制薄膜晶体管T5的操作控制源极区可以连接到驱动电压线PL，并且操作控制薄膜晶体管T5的操作控制漏极区可以连接到驱动薄膜晶体管T1的驱动源极区和开关薄膜晶体管T2的开关漏极区。
发光控制薄膜晶体管T6的发光控制栅极电极可以连接到发光控制线EL，发光控制薄膜晶体管T6的发光控制源极区可以连接到驱动薄膜晶体管T1的驱动漏极区和补偿薄膜晶体管T3的补偿漏极区，并且发光控制薄膜晶体管T6的发光控制漏极区可以电连接到第二初始化薄膜晶体管T7的第二初始化漏极区和发光元件LD的像素电极。
操作控制薄膜晶体管T5和发光控制薄膜晶体管T6响应于通过发光控制线EL接收的发光控制信号En而并发地(例如，同时)导通，使得驱动电压ELVDD被传输到发光元件LD并且驱动电流ILD流过发光元件LD。
第二初始化薄膜晶体管T7的第二初始化栅极电极可以连接到下一扫描线SLn，第二初始化薄膜晶体管T7的第二初始化漏极区可以连接到发光控制薄膜晶体管T6的发光控制漏极区和发光元件LD的像素电极，并且第二初始化薄膜晶体管T7的第二初始化源极区可以连接到第二初始化电压线VL2以接收阳极初始化电压Aint。第二初始化薄膜晶体管T7响应于通过下一扫描线SLn接收的下一扫描信号Sn+1而导通，以使发光元件LD的像素电极初始化。
在另一实施例中，第二初始化薄膜晶体管T7可以连接到发光控制线EL，并且可以响应于发光控制信号En被驱动。上述对应的晶体管的源极区和漏极区的位置可以根据对应的晶体管的类型(例如，p型或n型)进行各种修改。
存储电容器Cst可以包括第一电极Cst1和第二电极Cst2。存储电容器Cst的第一电极Cst1连接到驱动薄膜晶体管T1的驱动栅极电极，并且存储电容器Cst的第二电极Cst2连接到驱动电压线PL。与驱动薄膜晶体管T1的驱动栅极电极的电压和驱动电压ELVDD之间的差相对应的电荷可以存储在存储电容器Cst中。
升压电容器Cbs可以连接在存储电容器Cst与第一扫描线SL1之间。升压电容器Cbs可以包括第一电极CE1'和第二电极CE2'。升压电容器Cbs的第一电极CE1'可以连接到存储电容器Cst的第一电极Cst1，并且升压电容器Cbs的第二电极CE2'可以接收第一扫描信号Sn。升压电容器Cbs可以通过在停止供应第一扫描信号Sn时的时间点在驱动薄膜晶体管T1的栅极端子处增加电压来补偿驱动薄膜晶体管T1的栅极端子(例如，驱动栅极电极)的电压降。
在下文中更详细地描述根据实施例的每个像素PX的详细操作。
在初始化时段期间，当通过前一扫描线SL3供应第三扫描信号Si时，第一初始化薄膜晶体管T4响应于第三扫描信号Si而导通，并且驱动薄膜晶体管T1被从第一初始化电压线VL1供应的初始化电压Vint初始化。
在数据编码时段期间，当分别通过第一扫描线SL1和第二扫描线SL2供应第一扫描信号Sn和第二扫描信号Sn'时，开关薄膜晶体管T2和补偿薄膜晶体管T3分别响应于第一扫描信号Sn和第二扫描信号Sn'而导通。此时，驱动薄膜晶体管T1由导通的补偿薄膜晶体管T3二极管连接，并且是前向偏置的。
然后，将补偿电压(例如，补偿电压(Dm+Vth)，其中Vth是负(-)值)施加到驱动薄膜晶体管T1的驱动栅极电极，该补偿电压变得与从数据线DL供应的数据信号(也称为数据电压)Dm相比低了驱动薄膜晶体管T1的阈值电压(Vth)。
驱动电压ELVDD和补偿电压(Dm+Vth)被施加到存储电容器Cst的相对的端部，并且与该相对的端部之间的电压差相对应的电荷被存储在存储电容器Cst中。
在发光时段期间，操作控制薄膜晶体管T5和发光控制薄膜晶体管T6响应于从发光控制线EL供应的发光控制信号En而导通。根据驱动薄膜晶体管T1的驱动栅极电极的电压与驱动电压ELVDD之间的电压差来产生驱动电流ILD，并且驱动电流ILD通过发光控制薄膜晶体管T6被供应给发光元件LD。
在本实施例中，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个包括含有氧化物的半导体层，并且其余(例如，其他)薄膜晶体管包括含有硅的半导体层。
更详细地，直接影响显示装置的亮度的驱动薄膜晶体管T1可以被配置为包括半导体层，该半导体层包括具有高可靠性的多晶硅(例如，该半导体层由具有高可靠性的多晶硅制成)，从而实现高分辨率的显示装置。
因为氧化物半导体(即，含有氧化物的半导体)具有高的载流子迁移率和低的漏电流，所以即使当驱动时间长时，电压降也可以不大。换言之，即使在低频驱动期间，由电压降引起的图像的颜色变化也可以不大，使得低频驱动可以是可能的。
这样，因为氧化物半导体可以具有低的漏电流，所以可以防止或基本上防止漏电流流向驱动栅极电极，并且通过采用与驱动薄膜晶体管T1的驱动栅极电极连接的补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7中的至少一个作为氧化物半导体，可以降低功耗。
图7是根据本公开的实施例的显示面板的剖视图。图8是根据本公开的实施例的显示面板的剖视图。图7是显示面板100的包括主显示区DP-A3的部分的剖视图，并且图8是显示面板100的包括第一显示区DP-A1和第二显示区DP-A2的部分的剖视图。
参照图7和图8，显示面板100可以包括多个绝缘层、半导体图案、导电图案和信号线。绝缘层、半导体层和导电层通过涂覆或气相沉积等形成。此后，绝缘层、半导体层和导电层可以通过光刻法被选择性地图案化。因此，形成包括在电路层120和发光元件层130中的半导体图案、导电图案和信号线等。此后，可以形成覆盖发光元件层130的封装层140。
图7示出了第三像素电路PC3(同时见图5)中的多个薄膜晶体管之中的硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT，并且第三像素电路PC3连接到第三发光元件LD3。图8示出了第一发光元件LD1、第一像素电路PC1、第二发光元件LD2和第二像素电路PC2。
缓冲层120br可以设置在基体层110上。缓冲层120br可以防止或基本上防止金属原子或杂质从基体层110扩散到第一半导体图案中。另外，缓冲层120br可以通过在用于对第一半导体图案进行图案化的结晶工艺期间调节供热速率来允许第一半导体图案被均匀地或基本上均匀地形成。
背金属层BML可以设置在基体层110与缓冲层120br之间。背金属层BML可以设置为与第一像素电路PC1、第二像素电路PC2和第三像素电路PC3重叠以保护第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。背金属层BML可以阻挡外部光到达第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。另外，背金属层BML可以阻挡在后续工艺中用于蚀刻的激光到达第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。背金属层BML可以形成为对应于整个或基本上整个显示区DP-A(例如，见图4)，并且可以在对应于第一显示区DP-A1的区域中包括对应的孔。换言之，背金属层BML可以不与第一显示区DP-A1重叠。背金属层BML可以包括，例如，钼(Mo)、钛(Ti)、铝(Al)、银(Ag)或铜(Cu)等。然而，本公开不限于此，并且在另一实施例中，可以根据需要或期望省略背金属层BML。
第一半导体图案可以设置在缓冲层120br上。第一半导体图案可以包括硅半导体。例如，硅半导体可以包括非晶硅和/或多晶硅等。例如，第一半导体图案可以包括低温多晶硅。
图7仅示出了第一半导体图案的设置在缓冲层120br上的部分。例如，第一半导体图案还可以设置在另一区域处(例如，另一区域中或另一区域上)。第一半导体图案可以根据特定规则跨像素布置。根据半导体是否被掺杂，第一半导体图案可以具有不同的电特性。第一半导体图案可以包括具有高导电性的第一区和具有低导电性的第二区。第一区域可以被掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可以包括被掺杂有P型掺杂剂的掺杂区，并且N型晶体管可以包括被掺杂有N型掺杂剂的掺杂区。第二区可以是未掺杂区，或者是以低于第一区的浓度被掺杂的区。
第一区的导电性大于第二区的导电性，并且第一区可以用作或基本上用作电极或信号线。第二区可以对应于或基本上对应于晶体管的有源区(例如，沟道)。换言之，第一半导体图案的一部分可以是晶体管的有源区，另一部分可以是晶体管的源极或漏极，并且又一部分可以是连接电极或连接信号线。
例如，如图7中所示，硅薄膜晶体管S-TFT的源极区SE1、有源区AC1和漏极区DE1可以由第一半导体图案形成。在剖视图中，源极区SE1和漏极区DE1可以从有源区AC1在相反的方向上延伸。
第一绝缘层10可以设置在缓冲层120br上。第一绝缘层10可以与多个像素PX(例如，见图4)共同重叠，并且可以覆盖第一半导体图案。第一绝缘层10可以是无机层和/或有机层，并且可以具有单层或多层结构。第一绝缘层10可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。在本实施例中，第一绝缘层10可以为单层的氧化硅层。除了第一绝缘层10之外，下面将更详细地描述的电路层120的绝缘层也可以是无机层和/或有机层，并且也可以具有单层或多层结构。无机层可以包括上述材料中的至少一种，但是本公开不限于此。
硅薄膜晶体管S-TFT的栅极GT1设置在第一绝缘层10上。栅极GT1可以是金属图案的一部分。栅极GT1与有源区AC1重叠。在掺杂第一半导体图案的工艺中，栅极GT1可以用作掩模。栅极GT1可以包括钛(Ti)、银(Ag)、含银合金、钼(Mo)、含钼合金、铝(Al)、含铝合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、氧化铟锡(ITO)和/或氧化铟锌(IZO)等。
第二绝缘层20可以设置在第一绝缘层10上，并且可以覆盖栅极GT1。第二绝缘层20可以是无机层和/或有机层，并且可以是单层或多层结构。第二绝缘层20可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。在本实施例中，第二绝缘层20可以具有包括氧化硅层和氮化硅层的多层结构。
第三绝缘层30可以设置在第二绝缘层20上。第三绝缘层30可以具有单层或多层结构。例如，第三绝缘层30可以具有包括氧化硅层和氮化硅层的多层结构。存储电容器Cst(例如，见图6)的第二电极Cst2(例如，见图6)可以设置在第二绝缘层20与第三绝缘层30之间。另外，存储电容器Cst(例如，见图6)的第一电极Cst1(例如，见图6)可以设置在第一绝缘层10与第二绝缘层20之间。
第二半导体图案可以设置在第三绝缘层30上。第二半导体图案可以包括氧化物半导体。氧化物薄膜晶体管O-TFT的源极区SE2、有源区AC2和漏极区DE2可以由第二半导体图案形成。在剖视图中，源极区SE2和漏极区DE2可以从有源区AC2在相反的方向上延伸。
第四绝缘层40可以设置在第三绝缘层30上。第四绝缘层40可以与多个像素PX(例如，见图4)共同重叠，并且可以覆盖第二半导体图案。第四绝缘层40可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。
氧化物薄膜晶体管O-TFT的栅极GT2设置在第四绝缘层40上。栅极GT2可以是金属图案的一部分。栅极GT2与有源区AC2重叠。在掺杂第二半导体图案的工艺中，栅极GT2可以用作掩模。
第五绝缘层50可以设置在第四绝缘层40上，并且可以覆盖栅极GT2。第五绝缘层50可以是无机层和/或有机层，并且可以是单层或多层结构。
第一连接电极CNE1可以设置在第五绝缘层50上。第一连接电极CNE1可以通过穿过(例如，穿透)第一绝缘层10、第二绝缘层20、第三绝缘层30、第四绝缘层40和第五绝缘层50的接触孔连接到硅薄膜晶体管S-TFT的漏极区DE1。
第六绝缘层60可以设置在第五绝缘层50上。第二连接电极CNE2可以设置在第六绝缘层60上。第二连接电极CNE2可以通过穿过(例如，穿透)第六绝缘层60的接触孔连接到第一连接电极CNE1。第七绝缘层70可以设置在第六绝缘层60上，并且可以覆盖第二连接电极CNE2。第八绝缘层80可以设置在第七绝缘层70上。
第六绝缘层60、第七绝缘层70和第八绝缘层80中的每一者可以是有机层。例如，第六绝缘层60、第七绝缘层70和第八绝缘层80中的每一者可以包括苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、通用聚合物(诸如以聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)为例)、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物和/或乙烯醇类聚合物，或者它们的共混物。
包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的发光元件层130可以设置在电路层120上。第一发光元件LD1可以包括第一下电极AE1、第一发光层EL1和第一上电极CE1。第二发光元件LD2可以包括第二下电极AE2、第二发光层EL2和第二上电极CE2。第三发光元件LD3可以包括第三下电极AE3、第三发光层EL3和第三上电极CE3。
第一下电极AE1、第二下电极AE2和第三下电极AE3可以设置在第八绝缘层80上。第一下电极AE1、第二下电极AE2和第三下电极AE3中的每一者可以是半透射反射电极(transflective electrode)或反射电极。在实施例中，第一下电极AE1、第二下电极AE2和第三下电极AE3中的每一者可以包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的化合物形成的反射层、以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括从由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟(In2O3)和铝掺杂的氧化锌(AZO)构成的组中选择的至少一种。例如，第一下电极AE1、第二下电极AE2和第三下电极AE3中的每一者可以具有ITO/Ag/ITO的三层结构。
像素限定层PDL和像素限定图案PDP可以设置在第八绝缘层80上。像素限定层PDL和像素限定图案PDP可以包括彼此相同的材料，并且可以通过相同的工艺形成。像素限定层PDL和像素限定图案PDP中的每一者可以具有吸收光的特性。例如，像素限定层PDL和像素限定图案PDP中的每一者可以具有黑色。像素限定层PDL和像素限定图案PDP中的每一者可以包括黑色着色剂。黑色着色剂可以包括黑色染料和黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或该金属的氧化物。
像素限定图案PDP可以设置在第一显示区DP-A1处(例如，第一显示区DP-A1中或第一显示区DP-A1上)。像素限定图案PDP可以覆盖第一下电极AE1的一部分。例如，像素限定图案PDP可以覆盖第一下电极AE1的边缘。例如，暴露第一下电极AE1的一部分的开口PDP-OP可以限定在像素限定图案PDP中。当从显示面板100的厚度方向观看时(例如，当从第三方向DR3观看时或在平面图中观看时)，像素限定图案PDP可以具有环形形状。然而，本公开不限于此，并且例如，当从第三方向DR3观看时(例如，在平面图中观看时)，像素限定图案PDP可以具有菱形形状或矩形形状。
像素限定层PDL可以设置在第二显示区DP-A2和主显示区DP-A3处(例如，第二显示区DP-A2和主显示区DP-A3中或第二显示区DP-A2和主显示区DP-A3上)。像素限定层PDL可以覆盖第二下电极AE2和第三下电极AE3中的每一者的一部分。例如，暴露第二下电极AE2的一部分的第一开口PDL-OP1和暴露第三下电极AE3的一部分的第二开口PDL-OP2可以限定在像素限定层PDL中。
像素限定图案PDP可以增加第一下电极AE1的边缘与第一上电极CE1之间的距离，并且像素限定层PDL可以分别增加第二下电极AE2的边缘与第二上电极CE2之间的距离以及第三下电极AE3的边缘与第三上电极CE3之间的距离。因此，像素限定图案PDP和像素限定层PDL可以用于防止或基本上防止在第一下电极AE1、第二下电极AE2和第三下电极AE3中的每一者的边缘处出现电弧。
第一显示区DP-A1的与设置第一下电极AE1和像素限定图案PDP的部分重叠的区被定义为元件区DA，并且第一显示区DP-A1的其余区可以定义为透射区TA。
第一下电极AE1可以电连接到设置在第二显示区DP-A2处(例如，第二显示区DP-A2中或第二显示区DP-A2上)的第一像素电路PC1。例如，第一下电极AE1可以通过连接电极CNE1'、连接布线TWL和连接桥CPN电连接到第一像素电路PC1。在这种情况下，连接布线TWL的一部分可以与透射区TA重叠。因此，连接布线TWL可以包括透光材料。
连接布线TWL可以设置在第五绝缘层50与第六绝缘层60之间，但是不特别限于此。连接桥CPN可以设置在第六绝缘层60与第七绝缘层70之间。连接桥CPN可以连接到连接布线TWL和第一像素电路PC1。连接电极CNE1'可以连接到第一下电极AE1和连接布线TWL。
第一发光层EL1可以设置在第一下电极AE1上，第二发光层EL2可以设置在第二下电极AE2上，并且第三发光层EL3可以设置在第三下电极AE3上。在本实施例中，第一发光层EL1、第二发光层EL2和第三发光层EL3中的每一者可以发射蓝色、红色和绿色中的至少一种颜色的光。
分别地，第一上电极CE1可以设置在第一发光层EL1上，第二上电极CE2可以设置在第二发光层EL2上，并且第三上电极CE3可以设置在第三发光层EL3上。第二上电极CE2和第三上电极CE3可以公共地设置在多个像素PX(例如，见图4)中。第二上电极CE2公共地设置在多个第二像素PX2(例如，见图4)中，并且第三上电极CE3公共地设置在多个第三像素PX3(例如，见图4)中。第二上电极CE2和第三上电极CE3可以使用开口掩模分别公共地形成在第二像素PX2和第三像素PX3中的每一个中。
多个电极开口CE1-OP可以限定在第一上电极CE1的一部分中。多个电极开口CE1-OP中的每一个可以设置在第一上电极CE1的与透射区TA重叠的部分中。因为去除了第一上电极CE1的与透射区TA重叠的部分，所以可以进一步改善透射区TA的透光率。在实施例中，第一上电极CE1可以使用开口掩模公共地形成在多个第一像素PX1中，并且然后第一上电极CE1的与透射区TA重叠的部分可以被去除，从而形成多个电极开口CE1-OP。
第一上电极CE1、第二上电极CE2和第三上电极CE3可以是透光电极。在实施例中，第一上电极CE1、第二上电极CE2和第三上电极CE3可以是透明或半透明电极，并且可以包括小逸出功的金属薄膜(例如，可以由小逸出功的金属薄膜形成)，该小逸出功的金属薄膜包括Li、Ca、LiF、Al、Ag、Mg或它们的化合物，或者包括具有诸如LiF/Ca或LiF/Al的多层结构的材料。另外，诸如以ITO、IZO、ZnO或In2O3为例的透明导电氧化物(TCO)层可以进一步设置在该小逸出功的金属薄膜上。
在一些实施例中，包括有机材料的覆盖层可以进一步形成在第一上电极CE1、第二上电极CE2和第三上电极CE3上。覆盖层可以是被提供为保护第一上电极CE1、第二上电极CE2和第三上电极CE3并提高光提取效率的层。覆盖层可以包括折射率高于第一上电极CE1、第二上电极CE2和第三上电极CE3的折射率的有机材料。作为另一示例，覆盖层可以通过堆叠具有彼此不同的折射率的各种层来提供。例如，覆盖层可以通过堆叠高折射率层/低折射率层/高折射率层来提供。在这种情况下，高折射率层的折射率可以为约1.7或更高，并且低折射率层的折射率可以为约1.3或更低。覆盖层可以另外包括LiF。作为另一示例，覆盖层可以另外包括无机绝缘材料，诸如以氧化硅(SiO2)或氮化硅(SiNX)为例。
在一些实施例中，空穴控制层可以设置在第一下电极AE1(具体地，第一像素电极AE1)与第一发光层EL1之间、第二下电极AE2(具体地，第二像素电极AE2)与第二发光层EL2之间以及第三下电极AE3(具体地，第三像素电极AE3)与第三发光层EL3之间。空穴控制层可以包括空穴传输层，并且还可以包括空穴注入层。电子控制层可以设置在第一发光层EL1与第一上电极CE1之间、第二发光层EL2与第二上电极CE2之间以及第三发光层EL3与第三上电极CE3之间。电子控制层可以包括电子传输层，并且还可以包括电子注入层。空穴控制层和电子控制层可以使用开口掩模公共地形成在多个像素PX(例如，见图4)中。
封装层140可以设置在发光元件层130上。封装层140可以包括顺序地堆叠的无机层141、有机层142和无机层143，但是构成封装层140的层不限于此。
无机层141和无机层143保护发光元件层130免受湿气和氧的影响，并且有机层142可以保护发光元件层130免受外来物质(诸如以灰尘颗粒为例)的影响。无机层141和无机层143可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和/或氧化铝层等。有机层142可以包括丙烯酸有机层，但是本公开不限于此。
图9是示出根据本公开的实施例的显示面板的一部分的平面图。图10和图11是根据本公开的实施例的显示面板的一部分的剖视图。图9示出了根据实施例的显示面板100(例如，见图4)的第一显示区DP-A1的一部分。图10是沿着图9的线I-I'截取的剖视图。图11是沿着图9的线II-II'截取的剖视图。
参照图9，根据实施例，多个第一发光元件LD1-a、LD1-b、LD1-1、LD1-2和LD1-3可以设置在显示面板100(例如，见图4)的第一显示区DP-A1处(例如，第一显示区DP-A1中或第一显示区DP-A1上)。多个第一发光元件之中的相邻的第一发光元件可以通过连接部CNP彼此连接。在实施例中，设置为彼此相邻的第1-1发光元件LD1-1和第1-2发光元件LD1-2通过连接部CNP彼此连接，并且设置为彼此相邻的第1-2发光元件LD1-2和第1-3发光元件LD1-3可以通过连接部CNP彼此连接。图9作为示例示出了在第一方向DR1(例如，见图5)与第二方向DR2(例如，见图5)之间的方向上彼此相邻的发光元件(或者换言之，设置为在斜线方向上彼此相邻的发光元件)通过连接部CNP彼此连接。然而，本公开不限于此，并且设置为在第一方向DR1或第二方向DR2上彼此相邻的发光元件可以通过连接部CNP彼此连接。例如，在另一实施例中，第1-a发光元件LD1-a和第1-b发光元件LD1-b可以通过连接部CNP彼此连接，并且第1-1发光元件LD1-1和第1-3发光元件LD1-3可以通过连接部CNP彼此连接。
一起参照图9、图10和图11，在根据实施例的显示面板100的第一显示区DP-A1中，第一发光元件LD1-a可以包括第一下电极AE1-a、设置在第一下电极AE1-a上的第一发光层EL1-a以及设置在第一发光层EL1-a上的第一上电极CE1-a，第一发光元件LD1-b可以包括第一下电极AE1-b、设置在第一下电极AE1-b上的第一发光层EL1-b以及设置在第一发光层EL1-b上的第一上电极CE1-b，第一发光元件LD1-1可以包括第一下电极AE1-1、设置在第一下电极AE1-1上的第一发光层EL1-1以及设置在第一发光层EL1-1上的第一上电极CE1-1，第一发光元件LD1-2可以包括第一下电极AE1-2、设置在第一下电极AE1-2上的第一发光层EL1-2以及设置在第一发光层EL1-2上的第一上电极CE1-2，并且第一发光元件LD1-3可以包括第一下电极AE1-3、设置在第一下电极AE1-3上的第一发光层EL1-3以及设置在第一发光层EL1-3上的第一上电极CE1-3。在根据实施例的显示面板中，将其中设置多个第一发光元件中的每一个的区定义为元件区DA，将其中设置连接部CNP的区定义为布线区CA，并且可以将其中未设置第一发光元件和连接部CNP的区定义为透射区TA。
数据线DL可以设置在布线区CA处(例如，布线区CA中或布线区CA上)。图11作为示例示出了数据线DL设置在第六绝缘层60与第七绝缘层70之间，但是本公开不限于此，并且数据线DL可以设置在包括在电路层120中的多个绝缘层中的任何一个合适的绝缘层上。数据线DL可以包括透明导电氧化物(TCO)，诸如以ITO、IZO、ZnO或In2O3为例。数据线DL可以设置为在平面图中与第一阻光图案LBL1重叠，这将在下面更详细地描述。
参照图9和图10，多个电极开口CE1-OP可以限定在第一上电极CE1-a和CE1-b中。多个电极开口CE1-OP中的每一个可以提供在第一上电极CE1-a和CE1-b的与多个元件区DA之间的透射区TA重叠的部分中。换言之，因为第一上电极CE1-a和CE1-b被从透射区TA中去除，所以第一上电极CE1-a和CE1-b可以不与设置两个相邻的第一发光元件(诸如第1-a发光元件LD1-a和第1-b发光元件LD1-b)的元件区DA之间的透射区TA重叠。由于从与透射区TA重叠的部分中去除了第一上电极CE1-a和CE1-b，所以可以进一步提高透射区TA的透光率。
一起参照图9和图11，在根据实施例的显示面板100的第一显示区DP-A1中，多个第一发光元件LD1-1、LD1-2和LD1-3之中的相邻的第一发光元件可以通过连接部CNP彼此连接。连接部CNP可以具有与包括在第一发光元件LD1-1中的第一上电极CE1-1、包括在第一发光元件LD1-2中的第一上电极CE1-2以及包括在第一发光元件LD1-3中的第一上电极CE1-3一体的形状。换言之，第一上电极CE1-1、CE1-2和CE1-3以及连接部CNP可以彼此连接，并且可以具有无法区分的一体形状。第一上电极CE1-1、CE1-2和CE1-3以及连接部CNP可以通过单个沉积工艺形成，并且可以包括彼此相同的材料。例如，第一上电极CE1-1、CE1-2和CE1-3以及连接部CNP可以由小逸出功的金属薄膜形成，该小逸出功的金属薄膜包括Li、Ca、LiF、Al、Ag、Mg和/或它们的化合物，或者包括具有诸如LiF/Ca或LiF/Al的多层结构的材料。
根据实施例的显示面板100还包括设置在布线区CA处(例如，布线区CA中或布线区CA上)的阻光图案LBL。阻光图案LBL包括第一阻光图案LBL1和第二阻光图案LBL2。阻光图案LBL的至少一部分设置为在平面图中与连接部CNP重叠。
第一阻光图案LBL1以及第一发光元件LD1-1、LD1-2和LD1-3的至少一部分设置在彼此相同的层处(例如，彼此相同的层中或彼此相同的层上)。在实施例中，第一阻光图案LBL1以及第一下电极AE1-1、AE1-2和AE1-3可以设置在彼此相同的层处(例如，彼此相同的层中或彼此相同的层上)。第一阻光图案LBL1以及第一下电极AE1-1、AE1-2和AE1-3可以通过彼此相同的工艺形成。换言之，第一阻光图案LBL1以及第一下电极AE1-1、AE1-2和AE1-3可以通过沉积工艺形成单层，并且然后通过图案化工艺将该单层划分为第一阻光图案LBL1以及第一下电极AE1-1、AE1-2和AE1-3来形成。第一阻光图案LBL1以及第一下电极AE1-1、AE1-2和AE1-3可以包括彼此相同的材料。第一阻光图案LBL1可以包括例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的化合物。
第一阻光图案LBL1可以设置为与第一发光元件LD1-1、LD1-2和LD1-3以合适的距离(例如，预定的距离)间隔开。第一阻光图案LBL1以及第一发光元件LD1-1的第一下电极AE1-1、第一发光元件LD1-2的第一下电极AE1-2和第一发光元件LD1-3的第一下电极AE1-3可以设置在彼此相同的层处(例如，彼此相同的层中或彼此相同的层上)，并且可以以在第一阻光图案LBL1与第一发光元件LD1-1、LD1-2、LD1-3中的相邻于所述第一阻光图案LBL1的发光元件的第一下电极(例如，第一下电极AE1-1、AE1-2或AE1-3)之间的第一间隙A-OP彼此间隔开。
第二阻光图案LBL2设置在(例如，其中或其上)设置第一阻光图案LBL1的层下面(例如，该层之下)。第二阻光图案LBL2可以设置在例如基体层110上。第二阻光图案LBL2可以设置在基体层110上，并且第二阻光图案LBL2和背金属层BML(例如，见图7和图8)可以通过彼此相同的工艺形成。第二阻光图案LBL2和背金属层BML(例如，见图7和图8)可以包括彼此相同的材料。第二阻光图案LBL2可以包括例如钼(Mo)、钛(Ti)、铝(Al)、银(Ag)和/或铜(Cu)等。
第二阻光图案LBL2可以具有约100nm至约500nm的厚度。当第二阻光图案LBL2的厚度小于约100nm时，可能无法适当地执行阻挡入射的红外激光的功能。当第二阻光图案LBL2的厚度大于约500nm时，可能过度增大显示面板的总厚度。
图11作为示例示出了第二阻光图案LBL2设置在基体层110上，但是本公开不限于此，并且第二阻光图案LBL2可以设置在设置于基体层110上的多个层中的任何一个合适的层处(例如，任何一个合适的层中或任何一个合适的层上)。例如，第二阻光图案LBL2可以设置在缓冲层120br上。作为另一示例，第二阻光图案LBL2可以设置在第一绝缘层10、第二绝缘层20、第三绝缘层30、第四绝缘层40、第五绝缘层50和第六绝缘层60中的任何一个合适的层处(例如，任何一个合适的层中或任何一个合适的层上)。
在平面上(例如，在平面图中)，第二阻光图案LBL2的至少一部分设置为与第一间隙A-OP重叠，第一间隙A-OP在第一阻光图案LBL1与第一发光元件LD1-1、LD1-2、LD1-3中的相邻于第一阻光图案LBL1的发光元件的第一下电极(例如，第一下电极AE1-1、AE1-2或AE1-3)之间(例如，第一间隙A-OP可以通过将第一阻光图案LBL1与第一发光元件LD1-1、LD1-2和LD1-3中的相邻于第一阻光图案LBL1的发光元件的第一下电极(例如，第一下电极AE1-1、AE1-2或AE1-3)分开(例如，间隔开)来限定)。第二阻光图案LBL2的一部分可以设置为在平面图中与第一阻光图案LBL1重叠。第二阻光图案LBL2的一部分也可以设置为与相邻于布线区CA的元件区DA重叠。
第二阻光图案LBL2可以包括在平面上(例如，在平面图中)彼此间隔开的两个子阻挡图案。在实施例中，第二阻光图案LBL2可以包括第一子阻挡图案LBL2-1和第二子阻挡图案LBL2-2，并且第一子阻挡图案LBL2-1和第二子阻挡图案LBL2-2可以设置为彼此分开，第一子阻挡图案LBL2-1与第二子阻挡图案LBL2-2之间具有第二间隙B-OP。
在平面上(例如，在平面图中)，第一阻光图案LBL1的至少一部分可以设置为与第二间隙B-OP重叠，第二间隙B-OP可以通过将第一子阻挡图案LBL2-1与第二子阻挡图案LBL2-2分开(例如，间隔开)来限定。
在根据实施例的显示面板100中，第一阻光图案LBL1和第二阻光图案LBL2设置为彼此互补。更详细地，在布线区CA处(例如，布线区CA中或布线区CA上)，第二阻光图案LBL2的一部分设置在其中未设置第一阻光图案LBL1的区处(例如，其中未设置第一阻光图案LBL1的区中或其中未设置第一阻光图案LBL1的区上)，并且第一阻光图案LBL1的一部分设置在其中未设置第二阻光图案LBL2的区处(例如，其中未设置第二阻光图案LBL2的区中或其中未设置第二阻光图案LBL2的区上)。因此，阻光图案LBL可以设置为与布线区CA完全(例如，整个地)重叠。
包括在根据一个或多个实施例的显示装置中的显示面板包括多个发光元件所连接到的连接部以及设置为在平面上(例如，在平面图中)与连接部重叠的阻光图案。在根据一个或多个实施例的显示面板中，阻光图案包括设置在(例如，其中或其上)设置发光元件的层处(例如，设置发光元件的层中或设置发光元件的层上)的第一阻光图案以及设置在第一阻光图案下面(例如，第一阻光图案之下)的第二阻光图案。第一阻光图案和第二阻光图案可以设置为彼此互补。因此，阻光图案可以防止或基本上防止连接部的一部分由于在对发光元件的上电极进行图案化的工艺中发射的激光而被去除，或者可以防止或基本上防止诸如发生在连接部或与连接部相邻的上电极中的毛刺的缺陷，由此可以改善显示面板和包括该显示面板的显示装置的可靠性。
图12A和图12B是根据本公开的实施例的制造显示装置的方法的一些操作的剖视图。图13A和图13B是示出根据本公开的实施例的制造显示装置的方法的一些操作的放大的剖视图。图12A是示出制造显示装置的方法在对应于图10的部分处的一些操作的剖视图。图12B是示出制造显示装置的方法在对应于图11的部分处的一些操作的剖视图。图13A和图13B是图12B中所示的区AA的放大图。
根据实施例的制造显示装置的方法包括在提供初始显示面板之后从初始显示面板的下侧发射激光。
一起参照图10和图12A，可以通过形成基体层110和电路层120并且然后形成第一下电极AE1-a和AE1-b、第一发光层EL1-a和EL1-b以及初始第一上电极CE1-ap、CE1-bp和CE1-R来形成初始显示面板。与根据实施例的完整显示面板100相比，初始显示面板可以被形成为使得不形成封装层140，并且初始第一上电极CE1-ap、CE1-bp和CE1-R未被图案化，并且初始第一上电极CE1-ap和CE1-bp与元件区DA重叠，并且初始第一上电极CE1-R与透射区TA重叠。
根据实施例的制造显示装置的方法可以包括通过用激光LS照射初始显示面板来去除初始第一上电极CE1-ap、CE1-bp和CE1-R中的一些。激光LS可以是红外激光器。激光LS可以发射到初始第一上电极CE1-ap、CE1-bp和CE1-R之中的与透射区TA重叠的去除部分CE1-R(即，要去除的初始第一上电极CE1-R)。通过激光LS去除去除部分CE1-R，并且如图10中所示，形成了第一上电极CE1-a和CE1-b，并且在相邻的第一上电极CE1-a与CE1-b之间可以形成电极开口CE1-OP。发射到与元件区DA重叠的部分的激光LS可以被像素限定图案PDP以及第一下电极AE1-a和AE1-b阻挡，并且可以不进入初始第一上电极CE1-ap和CE1-bp。
一起参照图11和图12B，在用激光LS-F对初始显示面板的照射中，激光LS-F的一部分可以发射到布线区CA，并且阻光图案LBL可以设置在布线区CA处(例如，布线区CA中或布线区CA上)以阻挡激光LS-F。阻光图案LBL可以包括金属材料以吸收或反射激光LS-F。因此，连接部CNP可以不被激光LS-F去除。
更详细地，如图12B和图13A中所示，从下方方向进入的直接发射的激光LS-F可以被第一阻光图案LBL1和第二阻光图案LBL2中的每一个阻挡，并且可以不到达连接部CNP。从限定在第一子阻挡图案LBL2-1与第二子阻挡图案LBL2-2之间的第二间隙B-OP的部分进入的直接发射的激光LS-F被第一阻光图案LBL1阻挡，并且从其上未设置第一阻光图案LBL1的部分进入的直接发射的激光LS-F被第二阻光图案LBL2阻挡。因此，直接发射的激光LS-F可以不到达连接部CNP。
另外，如图13B中所示，由设置在下方的第二阻光图案LBL2衍射的衍射激光LS-D也可以不到达连接部CNP。衍射激光LS-D可以从第二阻光图案LBL2的边缘被衍射，以合适的衍射角(例如，预定的衍射角)被折射，并且可以进入上部。衍射激光LS-D可以在第一子阻挡图案LBL2-1和第二子阻挡图案LBL2-2中的每一者的端部被衍射。以合适的衍射角(例如，预定的衍射角)被折射的衍射激光LS-D可以被设置在第二阻光图案LBL2上的第一阻光图案LBL1阻挡。因此，衍射激光LS-D也可以不到达连接部CNP。
在根据一个或多个实施例的制造显示装置的方法中，可以通过包括设置为彼此互补的第一阻光图案和第二阻光图案来阻挡在朝向连接部的前方向上进入的激光，并且由设置在下方的第二阻光图案衍射的衍射激光也可以被设置在第二阻光图案上的第一阻光图案阻挡。因此，阻光图案可以防止或基本上防止连接部的一部分由于在对发光元件的上电极进行图案化的工艺中发射的激光而被去除，或者可以防止或基本上防止在连接部或与连接部相邻的上电极中出现诸如毛刺的缺陷，从而可以改善显示面板和包括该显示面板的显示装置的可靠性。
根据本公开的一个或多个实施例，可以增大显示装置的部分区域的透射率，以改善从包括在显示装置中的电子模块获得的信号或者从电子模块输出的信号的质量，同时可以防止或基本上防止在用激光对电极进行图案化的工艺中发生缺陷，从而改善显示装置的可靠性。
虽然已经描述了一些实施例，但是本领域技术人员将容易理解，在不脱离本公开的精神和范围的情况下，对实施例的各种修改是可能的。将理解的是，除非另外描述，否则每个实施例中的特征或方面的描述应当被认为可用于其他实施例中的其他相似的特征或方面。因此，如对本领域普通技术人员明显的，除非另外特别指出，否则结合特定的实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，应当理解，上述内容是对各种示例实施例的说明，并且不应被解释为限于本文中所公开的具体实施例，并且应当理解，对所公开的实施例以及其他示例实施例的各种修改旨在包括在如所附权利要求及其等同物所限定的本公开的精神和范围内。

Claims (10)

1.一种显示装置，其中，所述显示装置包括显示面板，所述显示面板包括第一显示区和围绕所述第一显示区的至少一部分的主显示区，所述显示面板包括：
多个第一发光元件，在所述第一显示区处；
连接部，在所述第一显示区处，并且将所述多个第一发光元件之中的相邻的第一发光元件彼此连接；以及
阻光图案，在平面图中与所述连接部重叠，
其中，所述阻光图案包括：
第一阻光图案，与所述多个第一发光元件间隔开，在所述第一阻光图案与所述多个第一发光元件中的相邻于所述第一阻光图案的第一发光元件之间具有第一间隙，所述第一阻光图案与所述多个第一发光元件中的每一个的至少一部分设置在彼此相同的层处；以及
第二阻光图案，在所述第一阻光图案下面，所述第二阻光图案的至少一部分与所述第一间隙重叠。
2.如权利要求1所述的显示装置，其中，所述多个第一发光元件中的每一个包括：
第一下电极；
第一发光层，在所述第一下电极上；以及
第一上电极，在所述第一发光层上，并且
其中，所述第一阻光图案与所述第一下电极设置在彼此相同的层处。
3.如权利要求2所述的显示装置，其中，所述第一阻光图案和所述第一下电极包括彼此相同的材料。
4.如权利要求2所述的显示装置，其中，所述连接部和所述第一上电极包括彼此相同的材料。
5.如权利要求2所述的显示装置，其中，多个电极开口限定在所述第一上电极中。
6.如权利要求1所述的显示装置，其中，所述显示面板还包括：
基体层，被配置为提供基体表面，所述多个第一发光元件位于所述基体表面上；以及
电路层，在所述基体层与所述多个第一发光元件之间，
其中，所述电路层包括多个绝缘层，并且
其中，所述第二阻光图案位于所述基体层上或位于所述多个绝缘层之中的任一层上。
7.如权利要求1所述的显示装置，其中：
所述第二阻光图案包括第一子阻挡图案和第二子阻挡图案；
与所述连接部的一部分重叠的第二间隙限定在所述第一子阻挡图案与所述第二子阻挡图案之间；并且
所述第一阻光图案与所述第二间隙重叠。
8.如权利要求1所述的显示装置，其中，所述显示面板还包括与所述第一显示区相邻的第二显示区，并且
其中，所述显示面板还包括：
第二发光元件，在所述第二显示区处；
第一像素电路，在所述第二显示区处，并且被配置为驱动所述第一发光元件；以及
第二像素电路，在所述第二显示区处，并且被配置为驱动所述第二发光元件。
9.如权利要求8所述的显示装置，其中，所述显示面板还包括：
第三发光元件，在所述主显示区处；以及
第三像素电路，在所述主显示区处，并且被配置为驱动所述第三发光元件，并且
其中，所述第一显示区的透射率高于所述第二显示区的透射率和所述主显示区的透射率。
10.一种制造显示装置的方法，其中，所述方法包括：
提供初始显示面板，第一显示区和主显示区限定在所述初始显示面板中，所述主显示区围绕所述第一显示区的至少一部分，并且所述第一显示区包括元件区、布线区以及与所述元件区和所述布线区相邻的透射区；以及
从所述初始显示面板的下侧向所述透射区照射激光，
其中，所述初始显示面板包括：
多个第一发光元件，在所述元件区处；
连接部，在所述布线区处，并且将所述多个第一发光元件之中的相邻的第一发光元件彼此连接；以及
阻光图案，在平面图中与所述连接部重叠，并且
其中，所述阻光图案包括：
第一阻光图案，与所述多个第一发光元件间隔开，并且所述第一阻光图案与所述多个第一发光元件中的每一个的至少一部分设置在彼此相同的层处；以及
第二阻光图案，在所述第一阻光图案下面，所述第二阻光图案的至少一部分与所述多个第一发光元件以及限定所述第一阻光图案与所述多个第一发光元件之间的空间的间隙重叠。
CN202210517298.8A 2021-05-12 2022-05-12 显示装置和制造显示装置的方法 Pending CN115347019A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210061594A KR20220154313A (ko) 2021-05-12 2021-05-12 표시장치 및 이의 제조방법
KR10-2021-0061594 2021-05-12

Publications (1)

Publication Number Publication Date
CN115347019A true CN115347019A (zh) 2022-11-15

Family

ID=83948904

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202221140816.0U Active CN217955863U (zh) 2021-05-12 2022-05-12 显示装置
CN202210517298.8A Pending CN115347019A (zh) 2021-05-12 2022-05-12 显示装置和制造显示装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202221140816.0U Active CN217955863U (zh) 2021-05-12 2022-05-12 显示装置

Country Status (3)

Country Link
US (1) US20220367772A1 (zh)
KR (1) KR20220154313A (zh)
CN (2) CN217955863U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
CN115188752A (zh) * 2022-06-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法

Also Published As

Publication number Publication date
US20220367772A1 (en) 2022-11-17
CN217955863U (zh) 2022-12-02
KR20220154313A (ko) 2022-11-22

Similar Documents

Publication Publication Date Title
CN217955863U (zh) 显示装置
CN218831218U (zh) 显示装置
US11599229B2 (en) Display device and method of manufacturing display device
CN217641343U (zh) 电子装置
KR20220165875A (ko) 표시장치 및 이를 포함하는 전자 장치
CN218941673U (zh) 显示装置和电子装置
US20230329072A1 (en) Display device and electronic device including the same
CN217847961U (zh) 显示装置和电子装置
CN220493493U (zh) 显示面板和包括显示面板的电子装置
US20230011669A1 (en) Electronic device including color filters
US20240114734A1 (en) Display device, electronic device including the same
KR20220159549A (ko) 표시 패널, 및 이를 포함하는 전자 장치
KR20230115370A (ko) 표시패널, 및 이를 포함하는 전자장치
EP4109227A1 (en) Input sensing panel and display device having the same
KR20230085999A (ko) 전자 장치 및 이의 이미지 처리 방법
CN117642000A (zh) 显示装置
KR20240044600A (ko) 표시 장치 및 이의 제조 방법
KR20230116982A (ko) 표시 패널
KR20230050539A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination