KR20200052487A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20200052487A KR20200052487A KR1020180135127A KR20180135127A KR20200052487A KR 20200052487 A KR20200052487 A KR 20200052487A KR 1020180135127 A KR1020180135127 A KR 1020180135127A KR 20180135127 A KR20180135127 A KR 20180135127A KR 20200052487 A KR20200052487 A KR 20200052487A
- Authority
- KR
- South Korea
- Prior art keywords
- light intensity
- photomask
- light
- virtual
- intensity map
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000002834 transmittance Methods 0.000 claims abstract description 46
- 238000000206 photolithography Methods 0.000 claims abstract description 19
- 238000012935 Averaging Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 description 13
- 101100379376 Caenorhabditis elegans apx-1 gene Proteins 0.000 description 10
- 238000012937 correction Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/72—Repair or correction of mask defects
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70008—Production of exposure light, i.e. light sources
- G03F7/70025—Production of exposure light, i.e. light sources by lasers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
- G03F7/70958—Optical materials or coatings, e.g. with particular transmittance, reflectance or anti-reflection properties
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Public Health (AREA)
- Plasma & Fusion (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Epidemiology (AREA)
- Environmental & Geological Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는, 레이아웃을 설계하는 것; 설계된 상기 레이아웃을 기초로 포토마스크를 제조하는 것; 상기 포토마스크의 광 투과도를 보정하는 것; 및 상기 포토마스크를 이용해 포토리소그래피 공정을 수행하여, 기판 상에 패턴을 형성하는 것을 포함한다. 상기 포토마스크의 광 투과도를 보정하는 것은: 상기 포토마스크를 통과한 광을 촬영하여 광 세기 맵을 생성하는 것; 상기 레이아웃을 시뮬레이션하여 가상 광 세기 맵을 생성하는 것; 및 상기 광 세기 맵과 상기 가상 광 세기 맵을 비교하여, 상기 포토마스크의 마스크 기판의 광 투과도를 보정하는 것을 포함한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 포토마스크의 광 투과도를 보정하는 방법을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업에서 중요한 요소로 각광 받고 있다. 반도체 소자들은 논리 데이터를 저장하는 반도체 기억 소자, 논리 데이터를 연산 처리하는 반도체 논리 소자, 및 기억 요소와 논리 요소를 포함하는 하이브리드(hybrid) 반도체 소자 등으로 구분될 수 있다. 전자 산업이 고도로 발전함에 따라, 반도체 소자의 특성들에 대한 요구가 점점 증가되고 있다. 예컨대, 반도체 소자에 대한 고 신뢰성, 고속화 및/또는 다기능화 등에 대하여 요구가 점점 증가되고 있다. 이러한 요구 특성들을 충족시키기 위하여 반도체 소자 내 구조들은 점점 복잡해지고 있으며, 또한, 반도체 소자는 점점 고집적화 되고 있다.
본 발명이 해결하고자 하는 과제는, 포토마스크의 광 투과도를 효율적으로 보정할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 개념에 따른, 반도체 소자의 제조 방법은, 레이아웃을 설계하는 것; 설계된 상기 레이아웃을 기초로 포토마스크를 제조하는 것; 상기 포토마스크의 광 투과도를 보정하는 것; 및 상기 포토마스크를 이용해 포토리소그래피 공정을 수행하여, 기판 상에 패턴을 형성하는 것을 포함할 수 있다. 상기 포토마스크의 광 투과도를 보정하는 것은: 상기 포토마스크를 통과한 광을 촬영하여 광 세기 맵을 생성하는 것; 상기 레이아웃을 시뮬레이션하여 가상 광 세기 맵을 생성하는 것; 및 상기 광 세기 맵과 상기 가상 광 세기 맵을 비교하여, 상기 포토마스크의 마스크 기판의 광 투과도를 보정하는 것을 포함할 수 있다.
본 발명의 다른 개념에 따른, 반도체 소자의 제조 방법은, 레이아웃을 설계하는 것; 설계된 상기 레이아웃을 기초로 포토마스크를 제조하는 것; 상기 포토마스크의 광 투과도를 보정하는 것; 및 상기 포토마스크를 이용해 포토리소그래피 공정을 수행하여, 기판 상에 패턴을 형성하는 것을 포함할 수 있다. 상기 포토마스크의 광 투과도를 보정하는 것은: 상기 레이아웃을 복수개의 격자 영역들로 분할하는 것; 상기 격자 영역들 각각의 광 세기 값을 산출하는 것; 및 상기 광 세기 값을 기초로 가상 광 세기 맵을 생성하는 것을 포함할 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 소자의 제조 방법은, 서로 패턴 밀도가 다른 제1 영역 및 제2 영역을 포함하는 레이아웃을 설계하는 것; 설계된 상기 레이아웃을 기초로 포토마스크를 제조하는 것, 상기 포토마스크는 상기 제1 영역을 기초로 제조된 제1 부분 및 상기 제2 영역을 기초로 제조된 제2 부분을 포함하고; 상기 포토마스크의 상기 제1 부분 및 상기 제2 부분을 통과한 광을 촬영하여, 제1 픽셀 및 제2 픽셀을 각각 생성하는 것; 상기 레이아웃의 상기 제1 영역 및 상기 제2 영역을 시뮬레이션하여, 제1 가상 픽셀 및 제2 가상 픽셀을 각각 생성하는 것; 상기 제1 픽셀과 상기 제1 가상 픽셀을 비교하고, 상기 제2 픽셀과 상기 제2 가상 픽셀을 비교하여, 상기 포토마스크의 마스크 기판의 광 투과도를 보정하는 것; 및 상기 포토마스크를 이용해 포토리소그래피 공정을 수행하여, 기판 상에 패턴을 형성하는 것을 포함할 수 있다.
본 발명에 따른 반도체 소자의 제조 방법은, 포토마스크의 광 투과도를 보정하는 방법을 이용함으로써 포토리소그래피 공정에서 발생될 수 있는 공정 결함을 방지할 수 있다. 상기 포토마스크의 광 투과도를 보정하는 방법은, 마스크 기판에 의해 광 투과도의 차이가 발생하는 요인만을 고려하여 상기 마스크 기판을 보정할 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 설계 및 제조 방법을 보여주는 순서도이다.
도 2는 본 발명의 실시예들에 따라 제작된 포토마스크를 이용하는 포토리소그래피 시스템을 보여주는 개념도이다.
도 3은 본 발명의 실시예들에 따른 포토마스크를 포함하는 레티클을 설명하기 위한 평면도이다.
도 4는 도 3의 I-I'선에 따른 단면도이다.
도 5는 본 발명의 실시예들에 따른 포토마스크의 광 투과도를 보정하는 방법을 설명하기 위한 순서도이다.
도 6a는, 도 3 및 도 4의 포토마스크의 어느 하나의 마스크 패턴 영역을 나타낸 평면도이다.
도 6b는 도 6a의 I-I'선에 따른 단면도이다. 도 7은 포토마스크의 광 세기 맵을 생성하는 것을 설명하기 위한 개략도이다.
도 8은 도 6a의 마스크 패턴 영역의 광 세기 맵을 나타낸 것이다.
도 9는 도 5의 가상 광 세기 맵을 생성하는 단계를 구체적으로 설명하기 위한 순서도이다.
도 10은 도 6a의 마스크 패턴 영역의 레이아웃을 개략적으로 나타낸 도면이다.
도 11a, 도 12a, 도 13a 및 도 14a는 도 10의 제1 영역을 확대한 도면이다.
도 11b, 도 12b, 도 13b 및 도 14b는 도 10의 제2 영역을 확대한 도면이다.
도 15는 도 8의 광 세기 맵에 대응하는 가상 광 세기 맵을 나타내는 도면이다.
도 16은 포토마스크의 마스크 기판의 광 투과도를 보정하는 것을 설명하기 위한 개략도이다.
도 2는 본 발명의 실시예들에 따라 제작된 포토마스크를 이용하는 포토리소그래피 시스템을 보여주는 개념도이다.
도 3은 본 발명의 실시예들에 따른 포토마스크를 포함하는 레티클을 설명하기 위한 평면도이다.
도 4는 도 3의 I-I'선에 따른 단면도이다.
도 5는 본 발명의 실시예들에 따른 포토마스크의 광 투과도를 보정하는 방법을 설명하기 위한 순서도이다.
도 6a는, 도 3 및 도 4의 포토마스크의 어느 하나의 마스크 패턴 영역을 나타낸 평면도이다.
도 6b는 도 6a의 I-I'선에 따른 단면도이다. 도 7은 포토마스크의 광 세기 맵을 생성하는 것을 설명하기 위한 개략도이다.
도 8은 도 6a의 마스크 패턴 영역의 광 세기 맵을 나타낸 것이다.
도 9는 도 5의 가상 광 세기 맵을 생성하는 단계를 구체적으로 설명하기 위한 순서도이다.
도 10은 도 6a의 마스크 패턴 영역의 레이아웃을 개략적으로 나타낸 도면이다.
도 11a, 도 12a, 도 13a 및 도 14a는 도 10의 제1 영역을 확대한 도면이다.
도 11b, 도 12b, 도 13b 및 도 14b는 도 10의 제2 영역을 확대한 도면이다.
도 15는 도 8의 광 세기 맵에 대응하는 가상 광 세기 맵을 나타내는 도면이다.
도 16은 포토마스크의 마스크 기판의 광 투과도를 보정하는 것을 설명하기 위한 개략도이다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 설계 및 제조 방법을 보여주는 순서도이다.
도 1을 참조하면, 반도체 접적회로를 실리콘 기판 위에 구현하기 위한 레이아웃 설계가 수행될 수 있다(제1 단계, S10). 레이아웃 설계는 규정된 디자인 룰에 따라 셀 라이브러리(Cell Library)에서 제공되는 다양한 표준 셀들을 배치(Place)하고 연결하는 라우팅(Routing) 절차를 포함할 수 있다.
레이아웃 설계를 위한 셀 라이브러리에는 표준 셀의 동작, 속도 그리고 소모 전력등에 대한 정보도 포함될 수 있다. 특정 게이트 레벨의 회로를 레이아웃으로 표현하기 위한 셀 라이브러리가 대부분의 레이아웃 설계 툴에 정의되어 있다. 상기 레이아웃 설계는, 실리콘 기판 상에 실제로 형성될 트랜지스터 및 금속 배선들을 구성하기 위한 패턴의 형태나 사이즈를 정의하는 절차일 수 있다. 예를 들어, 인버터 회로를 실제로 실리콘 기판 상에 형성시키기 위하여, PMOS, NMOS, N-WELL, 게이트 전극, 및 이들 상에 배치될 금속 배선들과 같은 레이아웃 패턴들을 적절히 배치할 수 있다. 이를 위하여 우선 셀 라이브러리에 이미 정의된 인버터들 중에서 적합한 것을 검색하여 선택할 수 있다.
배치된 표준 셀들에 대한 라우팅이 수행될 수 있다. 구체적으로, 배치된 표준 셀들 상에 상위 배선들과의 라우팅이 수행될 수 있다. 라우팅 절차를 통해 표준 셀들을 설계에 맞게 서로 연결시킬 수 있다. 이러한 일련의 과정들은 대부분 상기 레이아웃 설계 툴에 의해서 자동적으로 또는 수동적으로 수행될 수 있다. 나아가, 표준 셀들의 배치 및 라우팅은 별도의 Place & Routing 툴을 이용하여 자동적으로 수행될 수도 있다.
라우팅 이후에는 디자인 룰에 위배되는 부분이 존재하는지 레이아웃에 대한 검증이 수행될 수 있다. 검증하는 항목으로는, 레이아웃이 디자인 룰에 맞게 제대로 되었는지 검증하는 DRC(Design Rule Check), 내부에서 전기적으로 끊어짐 없이 제대로 되었는지 검증하는 ERC(Electronical Rule Check), 및 레이아웃이 게이트 수준 네트리스트와 일치하는지 확인하는 LVS(Layout vs Schematic) 등을 포함할 수 있다.
광 근접 보정(Optical Proximity Correction: OPC) 절차가 수행될 수 있다(제2 단계, S20). 포토리소그래피 공정을 이용하여, 레이아웃 설계를 통해서 얻어진 레이아웃 패턴들을 실리콘 기판 상에 구현할 수 있다. 이때, 광 근접 보정은 포토리소그래피 공정에서 발생할 수 있는 왜곡 현상을 보정하기 위한 기술일 수 있다. 즉, 광 근접 보정을 통하여, 레이아웃된 패턴을 이용한 노광시에 빛의 특성 때문에 발생하는 굴절이나 공정 효과 등의 왜곡 현상을 보정할 수 있다. 광 근접 보정을 수행하면서, 설계된 레이아웃 패턴들의 형태 및 위치가 미소하게 변경(바이어스)될 수 있다.
광 근접 보정에 의해 변경된 레이아웃에 기초하여 포토마스크(Photomask)가 제작될 수 있다(제3 단계, S30). 일반적으로 포토마스크는 마스크 기판(예를 들어, 쿼츠 기판) 위에 도포된 크롬 막을 이용하여, 레이아웃 패턴들을 묘사한 마스크 패턴들을 형성하는 방식으로 제작될 수 있다.
포토마스크의 광 투과도를 보정할 수 있다(제4 단계, S40). 포토마스크의 광 투과도를 보정하는 구체적인 방법은 후술한다. 제작된 포토마스크의 광 투과도를 보정함으로써, 포토리소그래피 공정에서의 공정 결함을 방지할 수 있다.
포토마스크를 이용하여 반도체 소자가 제조될 수 있다(제5 단계, S50). 포토마스크를 이용한 포토리소그래피 공정을 통해서 실리콘 기판 상에 레이아웃 설계시에 구성된 패턴들의 형태가 순차적으로 형성될 수 있다.
도 2는 본 발명의 실시예들에 따라 제작된 포토마스크를 이용하는 포토리소그래피 시스템을 보여주는 개념도이다.
도 2를 참조하면, 포토리소그래피 시스템(PLS)은 광원(LS), 포토마스크(PM), 축소 투영 장치(RPA), 및 기판 스테이지(Substrate Stage, SS)를 포함할 수 있다. 포토마스크(PM)는 앞서 도 1을 참조하여 설명한 제1 내지 제4 단계들(S10, S20, S30, S40)을 통하여 제작될 수 있다. 포토리소그래피 시스템(PLS)은 도 2에 나타내지 않은 구성 요소들을 더 포함할 수 있다. 일 예로, 포토리소그래피 시스템(PLS)은 기판(WF)의 표면의 높이 및 기울기를 측정하기 위해 이용되는 센서를 더 포함할 수 있다.
광원(LS)은 광을 방출할 수 있다. 광원(LS)으로부터 방출된 광은 포토마스크(PM)로 조사될 수 있다. 일 예로, 광 초점을 조절하기 위해, 광원(LS)과 포토마스크(PM) 사이에 렌즈가 제공될 수 있다. 광원(LS)은 자외선 광원(예를 들어, 234nm의 파장을 갖는 KrF 광원, 193nm의 파장을 갖는 ArF 광원 등)을 포함할 수 있다. 광원(LS)은 하나의 점 광원(PO)을 포함할 수 있으나, 본 발명은 이에 의해 한정되지 않는다. 본 발명의 다른 실시예들에 있어서, 광원(LS)은 복수의 점 광원을 포함할 수 있다.
설계된 레이아웃을 기판(WF) 상에 인쇄(구현)하기 위하여, 포토마스크(PM)는 마스크 패턴들을 포함할 수 있다. 일 예로, 마스크 패턴들은 광원(LS)으로부터 방출된 광을 차단할 수 있고, 마스크 패턴들이 형성되지 않은 영역은 광원(LS)으로부터 방출된 광을 통과시킬 수 있다.
축소 투영 장치(RPA)는 포토마스크(PM)를 통과한 광을 제공받을 수 있다. 축소 투영 장치(RPA)는 기판(WF) 상에 인쇄될 레이아웃 패턴들을 포토마스크(PM)의 마스크 패턴들과 매칭시킬 수 있다. 기판 스테이지(SS)는 기판(WF)를 지지할 수 있다. 일 예로, 기판(WF)은 실리콘 웨이퍼를 포함할 수 있다.
축소 투영 장치(RPA)는 애퍼쳐(Aperture)를 포함할 수 있다. 애퍼쳐는 광원(LS)으로부터 방출된 자외선 광의 초점 심도를 높이기 위해 이용될 수 있다. 일 예로, 애퍼쳐는 다이폴 애퍼처(Dipole Aperture) 또는 쿼드러플 애퍼처(Quadruple Aperture)를 포함할 수 있다. 축소 투영 장치(RPA)는 광 초점을 조절하기 위해 렌즈를 더 포함할 수 있다.
포토마스크(PM)를 통과한 광은 축소 투영 장치(RPA)를 통해 기판(WF)로 조사될 수 있다. 이로써, 포토마스크(PM)의 마스크 패턴들에 대응하는 레지스트 패턴들이 기판(WF) 상에 인쇄될 수 있다.
도 3은 본 발명의 실시예들에 따른 포토마스크를 포함하는 레티클을 설명하기 위한 평면도이다. 도 4는 도 3의 I-I'선에 따른 단면도이다.
도 2, 도 3 및 도 4를 참조하면, 레티클(RET)은, 포토마스크(PM), 포토마스크(PM)를 보호하기 위한 펠리클(PEL), 및 포토마스크(PM)와 펠리클(PEL) 사이의 프레임(FR)을 포함할 수 있다. 본 실시예들에 따른 포토마스크(PM)를 포함하는 레티클(RET)은 앞서 도 2의 포토리소그래피 시스템(PLS)에 장착될 수 있고, 이로써 기판(WF) 상에 포토리소그래피 공정이 수행될 수 있다.
포토마스크(PM)는, 마스크 기판(MS) 및 마스크 기판(MS) 상의 마스크 패턴 영역들(MP)을 포함할 수 있다. 각각의 마스크 패턴 영역들(MP)은, 복수개의 미세한 마스크 패턴들을 포함할 수 있다. 일 예로, 마스크 기판(MS)은 쿼츠 기판일 수 있고, 마스크 패턴 영역(MP)은 크롬 패턴들(즉, 마스크 패턴들)을 포함할 수 있다. 마스크 기판(MS)은, 기판(WF) 상에 레지스트 패턴을 전사하기 위한 제1 내지 제4 칩 영역들(CR1-CR4)을 포함할 수 있다. 제1 내지 제4 칩 영역들(CR1-CR4) 내에 마스크 패턴 영역들(MP)이 배치될 수 있다.
제1 내지 제4 칩 영역들(CR1-CR4)은 실질적으로 서로 동일할 수 있다. 제1 내지 제4 칩 영역들(CR1-CR4)에 의해, 기판(WF)의 제1 내지 제4 다이들 상에 각각 레지스트 패턴이 전사될 수 있다. 다시 말하면, 제1 내지 제4 칩 영역들(CR1-CR4) 각각은 기판(WF)의 하나의 다이에 대응할 수 있다.
마스크 기판(MS)은, 제1 내지 제4 칩 영역들(CR1-CR4) 각각을 둘러싸는 보조 패턴 영역(AP), 및 마스크 기판(MS)의 주변에 위치하는 블랙 보더 영역(BB)을 더 포함할 수 있다.
구현하고자 하는 집적 회로를 구성하는 패턴이 아닌 보조 패턴(미도시)이 보조 패턴 영역(AP) 상에 배치될 수 있다. 보조 패턴은, 집적 회로의 제조 과정에서는 필요하지만 최종적인 반도체 칩에서는 남지 않는 패턴, 예를 들면 얼라인 키(align key) 패턴을 포함할 수 있다. 보조 패턴 영역(AP)은 기판(WF)의 스크라이브 레인 영역에 대응할 수 있고, 따라서 보조 패턴 영역(AP)의 보조 패턴은 기판(WF)의 스크라이브 레인 영역 상에 전사될 수 있다. 블랙 보더 영역(BB)은 기판(WF) 상에 패턴을 전사하기 위한 패턴 요소를 포함하지 않는 비패턴 영역일 수 있다.
펠리클(PEL)의 제1 면(PELa)은 외부로 노출될 수 있다. 펠리클(PEL)의 제2 면(PELb)은 포토마스크(PM)를 마주볼 수 있다. 펠리클(PEL)과 포토마스크(PM) 사이에 프레임(FR)이 개재될 수 있다. 프레임(FR)에 의해 펠리클(PEL)이 포토마스크(PM)로부터 이격될 수 있다. 프레임(FR)은 마스크 기판(MS)의 블랙 보더 영역(BB) 상에 제공될 수 있다. 도시되지 않았지만, 펠리클(PEL)과 프레임(FR) 사이에 접착층이 개재될 수 있다. 펠리클(PEL)과 마스크 기판(MS) 사이에도 접착층이 개재될 수 있다.
펠리클(PEL)은 포토마스크(PM)를 외부 오염 물질(예컨대, 먼지, 레지스트 등)로부터 보호할 수 있다. 만약 포토마스크(PM) 상에 펠리클(PEL)이 없을 경우, 외부 오염 물질이 포토마스크(PM)에 부착되어 포토리소그래피 공정에서 다양한 문제를 유발할 수 있다.
도 5는 본 발명의 실시예들에 따른 포토마스크의 광 투과도를 보정하는 방법을 설명하기 위한 순서도이다. 도 6a는, 도 3 및 도 4의 포토마스크의 어느 하나의 마스크 패턴 영역을 나타낸 평면도이다. 도 6b는 도 6a의 I-I'선에 따른 단면도이다. 도 7은 포토마스크의 광 세기 맵을 생성하는 것을 설명하기 위한 개략도이다. 도 8은 도 6a의 마스크 패턴 영역의 광 세기 맵을 나타낸 것이다.
도 1의 포토마스크의 광 투과도를 보정하는 것(S40)은, 도 5에 나타난 바와 같이, 포토마스크를 통과한 광을 촬영하여 광 세기 맵을 생성하는 것(S410), 레이아웃을 시뮬레이션하여 가상 광 세기 맵을 생성하는 것(S420), 및 상기 광 세기 맵과 상기 가상 광 세기 맵을 비교하여 마스크 기판의 광 투과도를 보정하는 것(S430)을 포함할 수 있다.
도 5, 도 6a, 도 6b, 도 7 및 도 8을 참조하면, 포토마스크(PM)를 통과한 광을 촬영하여 광 세기 맵(IM)을 생성할 수 있다(S410). 광 세기 맵(IM)은, 포토마스크(PM)를 통과한 광이 도 2의 기판(WF) 상에 조사되었을 때, 기판(WF) 상에 조사되는 광의 세기를 나타낼 수 있다. 광 세기 맵(IM)은 포토마스크(PM)의 광 투과도를 나타내는 이미지일 수 있다. 일 예로, 광 세기 맵(IM)은 CCD(charge-coupled device) 이미지일 수 있다.
구체적으로, 도 6a 및 도 6b를 다시 참조하면, 레이아웃에 기초하여 제작된 포토마스크(PM)가 준비될 수 있다. 앞서 도 4를 참조하여 설명한 바와 같이, 포토마스크(PM)는, 마스크 기판(MS) 및 마스크 기판(MS) 상의 마스크 패턴 영역(MP)을 포함할 수 있다.
도 7 및 도 8을 다시 참조하면, 포토마스크(PM)가 이미지 획득 유닛(IS) 상에 배치될 수 있다. 일 예로, 이미지 획득 유닛(IS)은 CCD 카메라를 포함할 수 있다. 포토마스크(PM) 상에 광(LI)이 조사될 수 있다. 포토마스크(PM)를 통과한 광(LI)은 이미지 획득 유닛(IS)에 입사될 수 있다. 이미지 획득 유닛(IS)은, 입사된 광(LI)을 촬영하여 광 세기 맵(IM)을 생성할 수 있다. 생성된 광 세기 맵(IM)이 도 8에 나타나있다. 도 8의 광 세기 맵(IM)은 도 6a의 마스크 패턴 영역(MP)에 대한 이미지일 수 있다.
광(LI)이 포토마스크(PM)를 통과하면서, 광(LI)의 세기가 줄어들 수 있다. 광(LI)의 세기가 줄어드는 제1 요인으로, 마스크 패턴 영역(MP)의 마스크 패턴들에 의해 광(LI)의 세기가 줄어들 수 있다. 마스크 패턴 영역(MP)의 광 투과도는 마스크 패턴들의 밀도에 따라 영역별로 달라질 수 있다.
광(LI)의 세기가 줄어드는 제2 요인으로, 마스크 기판(MS)에 의해 광(LI)의 세기가 줄어들 수 있다. 마스크 기판(MS)의 광 투과도는 마스크 기판(MS)의 영역에 따라 달라질 수 있다. 마스크 기판(MS)의 광 투과도가 영역에 따라 달라지는 것은, 마스크 기판(MS)이 균일하게 형성되지 못한 결함에 의한 것일 수 있다.
상기 제1 요인 및 상기 제2 요인에 의해, 이미지 획득 유닛(IS) 상에 입사된 광(LI)은 영역에 따라 그 세기가 달라질 수 있다. 일 예로, 이미지 획득 유닛(IS)의 제1 부분(PA1)에 입사된 광(LI)의 세기는, 이미지 획득 유닛(IS)의 제2 부분(PA2)에 입사된 광(LI)의 세기보다 더 클 수 있다. 이미지 획득 유닛(IS)의 제2 부분(PA2)에 입사된 광(LI)의 세기는, 이미지 획득 유닛(IS)의 제3 부분(PA3)에 입사된 광(LI)의 세기보다 더 클 수 있다.
이미지 획득 유닛(IS)에 의해 생성된 광 세기 맵(IM)은, 복수개의 이미지 픽셀들(aPX)을 포함할 수 있다. 이미지 픽셀(aPX)은, 이미지 픽셀(aPX)에 입사된 광(LI)의 세기에 따른 값을 나타낼 수 있다. 일 예로, 이미지 픽셀(aPX)은, 이미지 픽셀(aPX)에 입사된 광(LI)의 세기에 따른 명도(brightness) 또는 컬러(color)를 가질 수 있다.
이미지 픽셀들(aPX)은, 서로 인접하는 제1 이미지 픽셀(aPX1), 제2 이미지 픽셀(aPX2) 및 제3 이미지 픽셀(aPX3)을 포함할 수 있다. 제1 내지 제3 이미지 픽셀들(aPX1, aPX2, aPX3)은 서로 다른 광 세기를 나타내고 있다. 제1 이미지 픽셀(aPX1)이 나타내는 광 세기는 제2 이미지 픽셀(aPX2)이 나타내는 광 세기보다 크다 (일 예로, 제1 이미지 픽셀(aPX1)의 명도는 제2 이미지 픽셀(aPX2)의 명도보다 밝음). 제2 이미지 픽셀(aPX2)이 나타내는 광 세기는 제3 이미지 픽셀(aPX3)이 나타내는 광 세기보다 크다 (일 예로, 제2 이미지 픽셀(aPX2)의 명도는 제3 이미지 픽셀(aPX3)의 명도보다 밝음). 이는, 제1 이미지 픽셀(aPX1)은 도 7의 이미지 획득 유닛(IS)의 제1 부분(PA1)에 해당하는 픽셀이고, 제2 이미지 픽셀(aPX2)은 도 7의 이미지 획득 유닛(IS)의 제2 부분(PA2)에 해당하는 픽셀이며, 제3 이미지 픽셀(aPX3)은 도 7의 이미지 획득 유닛(IS)의 제3 부분(PA3)에 해당하는 픽셀이기 때문이다.
도 9는 도 5의 가상 광 세기 맵을 생성하는 단계를 구체적으로 설명하기 위한 순서도이다. 도 10은 도 6a의 마스크 패턴 영역의 레이아웃을 개략적으로 나타낸 도면이다. 도 11a, 도 12a, 도 13a 및 도 14a는 도 10의 제1 영역을 확대한 도면이다. 도 11b, 도 12b, 도 13b 및 도 14b는 도 10의 제2 영역을 확대한 도면이다. 도 15는 도 8의 광 세기 맵에 대응하는 가상 광 세기 맵을 나타내는 도면이다.
도 5, 도 9 및 도 10을 참조하면, 레이아웃(LO)을 시뮬레이션하여 가상 광 세기 맵을 생성할 수 있다(S420). 구체적으로, 도 9 및 도 10을 다시 참조하면, 도 6a의 마스크 패턴 영역(MP)의 기초가 되는 레이아웃(LO)이 제공될 수 있다(S421). 도 9의 레이아웃(LO)은 앞서 도 1을 참조하여 설명한 광 근접 보정(S20)이 수행된 레이아웃일 수 있다. 다시 말하면, 도 9의 레이아웃(LO)은 도 6a 및 도 6b의 포토마스크(PM) 제작의 기초가 되는 레이아웃일 수 있다.
일 예로, 레이아웃(LO)은 제1 영역(RG1) 및 제2 영역(RG2)을 포함할 수 있다. 제1 영역(RG1)은 도 8의 제1 이미지 픽셀(aPX1)에 대응할 수 있고, 제2 영역(RG2)은 도 8의 제2 이미지 픽셀(aPX2)에 대응할 수 있다. 제1 영역(RG1)의 크기와 제2 영역(RG2)의 크기는 서로 실질적으로 동일할 수 있다.
이하, 레이아웃(LO)의 제1 영역(RG1) 및 제2 영역(RG2)을 중심으로 가상 광 세기 맵을 생성하는 방법을 설명한다. 도 9, 도 11a 및 도 11b를 참조하면, 제1 영역(RG1)은 제1 레이아웃 패턴(LP1) 및 제2 레이아웃 패턴(LP2)을 포함할 수 있다. 제2 영역(RG2)은 제1 레이아웃 패턴(LP1), 제2 레이아웃 패턴(LP2), 제3 레이아웃 패턴(LP3) 및 제4 레이아웃 패턴(LP4)을 포함할 수 있다. 제1 영역(RG1)은 두 개의 레이아웃 패턴들을 포함하고, 제2 영역(RG2)은 네 개의 레이아웃 패턴들을 포함할 수 있다. 제1 영역(RG1)의 크기(면적)와 제2 영역(RG2)의 크기(면적)은 서로 실질적으로 동일하므로, 제2 영역(RG2)의 패턴 밀도는 제1 영역(RG1)의 패턴 밀도보다 클 수 있다.
도 9, 도 12a 및 도 12b를 참조하면, 레이아웃(LO)이 복수개의 격자 영역들로 분할될 수 있다(S422). 구체적으로, 각각의 제1 및 제2 영역들(RG1, RG2)이 제1 내지 제4 격자 영역들(GR1-GR4)로 분할될 수 있다. 제1 내지 제4 격자 영역들(GR1-GR4)은 서로 실질적으로 동일한 크기를 가질 수 있다.
제1 영역(RG1)의 제1 격자 영역(GR1)에 제1 레이아웃 패턴(LP1)이 위치할 수 있다. 제1 영역(RG1)의 제2 격자 영역(GR2)에 제1 레이아웃 패턴(LP1)의 일부가 위치할 수 있다. 제1 영역(RG1)의 제3 격자 영역(GR3)에는 아무런 레이아웃 패턴도 위치하지 않을 수 있다. 제1 영역(RG1)의 제4 격자 영역(GR4)에 제2 레이아웃 패턴(LP2)이 위치할 수 있다.
제2 영역(RG2)의 제1 격자 영역(GR1)에 제1 레이아웃 패턴(LP1) 및 제2 레이아웃 패턴(LP2)의 일부가 위치할 수 있다. 제2 영역(RG2)의 제2 격자 영역(GR2)에 제1 레이아웃 패턴(LP1) 및 제2 레이아웃 패턴(LP2)이 위치할 수 있다. 제2 영역(RG2)의 제3 격자 영역(GR3)에 제3 레이아웃 패턴(LP3) 및 제4 레이아웃 패턴(LP4)이 위치할 수 있다. 제2 영역(RG2)의 제4 격자 영역(GR4)에 제3 레이아웃 패턴(LP3)이 위치할 수 있다.
도 9, 도 13a 및 도 13b를 참조하면, 격자 영역 별로 광 세기 값이 산출될 수 있다(S423). 구체적으로, 격자 영역 내의 패턴 밀도에 기초한 시뮬레이션을 통하여 격자 영역의 광 세기 값이 산출될 수 있다. 상기 패턴 밀도는 격자 영역의 면적에 대한 상기 격자 영역 내의 레이아웃 패턴의 면적의 비(ratio)일 수 있다. 상기 시뮬레이션은 OPC 모델 시뮬레이션 또는 Optic 모델 시뮬레이션을 포함할 수 있다. 일 예로, 산출된 광 세기 값을 격자 영역의 명도 또는 컬러로 나타낼 수 있다.
제1 영역(RG1)의 제1 격자 영역(GR1)의 패턴 밀도는 제1 영역(RG1)의 제2 격자 영역(GR2)의 패턴 밀도보다 클 수 있다. 따라서, 제1 영역(RG1)의 제1 격자 영역(GR1)의 광 세기 값은, 제1 영역(RG1)의 제2 격자 영역(GR2)의 광 세기 값보다 작을 수 있다. 이는 패턴 밀도가 증가할수록 포토마스크의 광 투과도가 감소하여, 결과적으로 광 세기가 줄어들기 때문이다. 제1 영역(RG1)의 제3 격자 영역(GR3)의 패턴 밀도는 0 이므로, 가장 큰 광 세기 값을 가질 수 있다.
제2 영역(RG2)의 제1 격자 영역(GR1)의 패턴 밀도는 제2 영역(RG2)의 제2 격자 영역(GR2)의 패턴 밀도보다 작을 수 있다. 따라서, 제2 영역(RG2)의 제1 격자 영역(GR1)의 광 세기 값은, 제2 영역(RG2)의 제2 격자 영역(GR2)의 광 세기 값보다 클 수 있다. 제2 영역(RG2)의 제4 격자 영역(GR4)의 패턴 밀도는 제2 영역(RG2)의 제1 격자 영역(GR1)의 패턴 밀도보다 작을 수 있다. 따라서, 제2 영역(RG2)의 제4 격자 영역(GR4)의 광 세기 값은, 제2 영역(RG2)의 제1 격자 영역(GR1)의 광 세기 값보다 클 수 있다.
도 9, 도 14a, 도 14b 및 도 15를 참조하면, 격자 영역 별 광 세기 값을 기초로 가상 광 세기 맵(sIM)을 생성할 수 있다(S424). 가상 광 세기 맵(sIM)은 복수개의 가상 픽셀들(sPX)을 포함할 수 있다. 가상 광 세기 맵(sIM)은, 포토마스크(PM)를 통과하여 도 2의 기판(WF) 상에 입사될 광의 세기를 나타내는 시뮬레이션 결과이다. 가상 픽셀(sPX)은, 기판(WF) 상에 입사될 광의 세기를 명도(brightness) 또는 컬러(color)를 이용해 나타낼 수 있다.
도 15의 가상 광 세기 맵(sIM)은 도 8의 광 세기 맵(IM)에 대응할 수 있고, 가상 픽셀들(sPX)은 각각 도 8의 이미지 픽셀들(aPX)에 대응할 수 있다. 다시 말하면, 가상 광 세기 맵(sIM)은, 도 8의 제1 내지 제3 이미지 픽셀들(aPX1, aPX2, aPX3)에 각각 대응하는 제1 내지 제3 가상 픽셀들(sPX1, sPX2, sPX3)을 포함할 수 있다.
구체적으로, 제1 영역(RG1)의 제1 내지 제4 격자 영역들(GR1-GR4)의 광 세기 값들을 기초로, 제1 가상 픽셀(sPX1)이 형성될 수 있다. 일 예로, 제1 가상 픽셀(sPX1)의 광 세기는, 제1 영역(RG1)의 제1 내지 제4 격자 영역들(GR1-GR4)의 광 세기 값들을 평균 및 보정하여 산출될 수 있다. 제2 영역(RG2)의 제1 내지 제4 격자 영역들(GR1-GR4)의 광 세기 값들을 기초로, 제2 가상 픽셀(sPX2)이 형성될 수 있다. 일 예로, 제2 가상 픽셀(sPX2)의 광 세기는, 제2 영역(RG2)의 제1 내지 제4 격자 영역들(GR1-GR4)의 광 세기 값들을 평균 및 보정하여 산출될 수 있다.
제1 영역(RG1)의 패턴 밀도는 제2 영역(RG2)의 패턴 밀도보다 작으므로, 제1 가상 픽셀(sPX1)의 시뮬레이션으로 산출된 광 세기 값은 제2 가상 픽셀(sPX2)의 시뮬레이션으로 산출된 광 세기 값보다 클 수 있다 (즉, 제1 가상 픽셀(sPX1)의 명도가 제2 가상 픽셀(sPX2)의 명도보다 밝게 표시됨).
도 15의 가상 광 세기 맵(sIM)은, 앞서 설명한 광의 세기가 줄어드는 제1 요인(마스크 패턴들에 의한 요인) 및 제2 요인(마스크 기판에 의한 요인) 중 제1 요인에 의한 결과를 나타내는 것이다. 도 15의 가상 광 세기 맵(sIM)은, 마스크 기판(MS)의 광 투과도가 균일할 때 포토마스크(PM)를 통과하여 도 2의 기판(WF)에 입사되는 광의 세기를 나타내는 이상적인 결과일 수 있다. 다시 말하면, 도 15의 가상 광 세기 맵(sIM)은, 마스크 기판(MS)의 결함이 없을 때 포토마스크(PM)의 광 투과도를 나타내는 이상적인 결과일 수 있다.
도 16은 포토마스크의 마스크 기판의 광 투과도를 보정하는 것을 설명하기 위한 개략도이다.
도 5, 도 15 및 도 16을 참조하면, 도 8의 광 세기 맵(IM)과 도 15의 가상 광 세기 맵(sIM)을 비교하여, 마스크 기판(MS)의 광 투과도를 보정할 수 있다(S430). 도 15의 가상 광 세기 맵(sIM)은 마스크 기판(MS)의 광 투과도를 보정하기 위한 기준이 될 수 있다. 구체적으로, 도 8의 광 세기 맵(IM)과 도 15의 가상 광 세기 맵(sIM)을 비교하여, 광 세기 맵(IM)의 이미지 픽셀들(aPX) 중 가상 광 세기 맵(sIM)의 가상 픽셀들(sPX)과 차이가 있는 픽셀들을 찾을 수 있다.
가상 픽셀(sPX)과 차이가 있는 이미지 픽셀(aPX)의 경우, 그에 대응하는 마스크 기판(MS)의 영역의 광 투과도를 보정할 수 있다. 가상 픽셀(sPX)과 차이가 없는 이미지 픽셀(aPX)의 경우, 그에 대응하는 마스크 기판(MS)의 영역의 광 투과도는 보정하지 않을 수 있다.
일 예로, 제1 이미지 픽셀(aPX1)은 제1 가상 픽셀(sPX1)과 실질적으로 동일한 광 세기 값을 가질 수 있다. 제1 이미지 픽셀(aPX1)과 제1 가상 픽셀(sPX1)은 서로 차이가 없을 수 있다. 다시 말하면, 제1 이미지 픽셀(aPX1)이 위치하는 마스크 기판(MS)의 영역은, 광 투과도를 보정하지 않을 수 있다.
제2 이미지 픽셀(aPX2)은 제2 가상 픽셀(sPX2)보다 광 세기 값이 클 수 있다. 따라서, 제2 이미지 픽셀(aPX2)이 위치하는 마스크 기판(MS)의 영역을 보정하여, 그의 광 투과도가 낮아지도록 할 수 있다. 이로써, 제2 이미지 픽셀(aPX2)이 제2 가상 픽셀(sPX2)과 실질적으로 동일한 광 세기 값을 갖도록 할 수 있다.
제3 이미지 픽셀(aPX3)은 제3 가상 픽셀(sPX3)보다 광 세기 값이 작을 수 있다. 따라서, 제3 이미지 픽셀(aPX3)이 위치하는 마스크 기판(MS)의 영역을 보정하여, 그의 광 투과도가 높아지도록 할 수 있다. 이로써, 제3 이미지 픽셀(aPX3)이 제3 가상 픽셀(sPX3)과 실질적으로 동일한 광 세기 값을 갖도록 할 수 있다.
마스크 기판(MS)의 광 투과도를 보정하는 것은, 마스크 기판(MS)에 레이저(LSR)를 조사하는 것을 포함할 수 있다. 일 예로, 마스크 기판(MS)에 레이저(LSR)가 조사되면 공극(vacancy)이 형성될 수 있고, 이로써 마스크 기판(MS)의 광 투과도가 달라질 수 있다.
도 3 및 도 4를 다시 참조하면, 마스크 기판(MS)을 보정한 이후 포토마스크(PM) 상에 펠리클(PEL)이 배치될 수 있다. 펠리클(PEL)은 프레임(FR)에 의해 포토마스크(PM) 상에 고정될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.
Claims (10)
- 레이아웃을 설계하는 것;
설계된 상기 레이아웃을 기초로 포토마스크를 제조하는 것;
상기 포토마스크의 광 투과도를 보정하는 것; 및
상기 포토마스크를 이용해 포토리소그래피 공정을 수행하여, 기판 상에 패턴을 형성하는 것을 포함하되,
상기 포토마스크의 광 투과도를 보정하는 것은:
상기 포토마스크를 통과한 광을 촬영하여 광 세기 맵을 생성하는 것;
상기 레이아웃을 시뮬레이션하여 가상 광 세기 맵을 생성하는 것; 및
상기 광 세기 맵과 상기 가상 광 세기 맵을 비교하여, 상기 포토마스크의 마스크 기판의 광 투과도를 보정하는 것을 포함하는 반도체 소자의 제조 방법.
- 제1항에 있어서,
상기 가상 광 세기 맵을 생성하는 것은:
상기 레이아웃을 복수개의 격자 영역들로 분할하는 것;
상기 격자 영역들 각각의 광 세기 값을 산출하는 것; 및
상기 광 세기 값을 기초로 가상 광 세기 맵을 생성하는 것을 포함하는 반도체 소자의 제조 방법.
- 제2항에 있어서,
상기 격자 영역들은, 제1 격자 영역 및 상기 제1 격자 영역보다 패턴 밀도가 큰 제2 격자 영역을 포함하고,
상기 제1 격자 영역의 광 세기 값은 상기 제2 격자 영역의 광 세기 값보다 큰 반도체 소자의 제조 방법.
- 제2항에 있어서,
상기 광 세기 맵은 복수개의 이미지 픽셀들을 포함하고,
상기 가상 광 세기 맵을 생성하는 것은, 상기 복수개의 이미지 픽셀들에 각각 대응하는 복수개의 가상 픽셀들을 생성하는 것을 포함하고,
상기 가상 픽셀들 각각은, 복수개의 상기 격자 영역들의 광 세기 값들을 평균하여 생성되는 반도체 소자의 제조 방법.
- 제1항에 있어서,
상기 광 세기 맵을 생성하는 것은:
CCD 카메라를 포함하는 이미지 획득 유닛 상에 상기 포토마스크를 배치하는 것;
상기 포토마스크 상에 광을 조사하는 것; 및
상기 포토마스크를 통과한 상기 광을 상기 이미지 획득 유닛을 이용해 촬영하는 것을 포함하는 반도체 소자의 제조 방법.
- 제1항에 있어서,
상기 광 세기 맵은 복수개의 이미지 픽셀들을 포함하고,
상기 가상 광 세기 맵은 복수개의 가상 픽셀들을 포함하며,
상기 광 세기 맵과 상기 가상 광 세기 맵을 비교하는 것은, 상기 이미지 픽셀들을 상기 가상 픽셀들과 각각 비교하는 것을 포함하는 반도체 소자의 제조 방법.
- 제1항에 있어서,
상기 마스크 기판의 광 투과도를 보정하는 것은, 상기 마스크 기판에 레이저를 조사하는 것을 포함하는 반도체 소자의 제조 방법.
- 레이아웃을 설계하는 것;
설계된 상기 레이아웃을 기초로 포토마스크를 제조하는 것;
상기 포토마스크의 광 투과도를 보정하는 것; 및
상기 포토마스크를 이용해 포토리소그래피 공정을 수행하여, 기판 상에 패턴을 형성하는 것을 포함하되,
상기 포토마스크의 광 투과도를 보정하는 것은:
상기 레이아웃을 복수개의 격자 영역들로 분할하는 것;
상기 격자 영역들 각각의 광 세기 값을 산출하는 것; 및
상기 광 세기 값을 기초로 가상 광 세기 맵을 생성하는 것을 포함하는 반도체 소자의 제조 방법.
- 제8항에 있어서,
상기 포토마스크의 광 투과도를 보정하는 것은, 상기 포토마스크를 통과한 광을 촬영하여 광 세기 맵을 생성하는 것을 더 포함하는 반도체 소자의 제조 방법.
- 제9항에 있어서,
상기 광 세기 맵은 복수개의 이미지 픽셀들을 포함하고,
상기 가상 광 세기 맵을 생성하는 것은, 상기 복수개의 이미지 픽셀들에 각각 대응하는 복수개의 가상 픽셀들을 생성하는 것을 포함하고,
상기 가상 픽셀들 각각은, 복수개의 상기 격자 영역들의 광 세기 값들을 평균하여 생성되는 반도체 소자의 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180135127A KR20200052487A (ko) | 2018-11-06 | 2018-11-06 | 반도체 소자의 제조 방법 |
US16/439,044 US10867110B2 (en) | 2018-11-06 | 2019-06-12 | Method of fabricating a semiconductor device |
CN201911074748.5A CN111142327B (zh) | 2018-11-06 | 2019-11-05 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180135127A KR20200052487A (ko) | 2018-11-06 | 2018-11-06 | 반도체 소자의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200052487A true KR20200052487A (ko) | 2020-05-15 |
Family
ID=70458542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180135127A KR20200052487A (ko) | 2018-11-06 | 2018-11-06 | 반도체 소자의 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10867110B2 (ko) |
KR (1) | KR20200052487A (ko) |
CN (1) | CN111142327B (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI799148B (zh) * | 2022-02-21 | 2023-04-11 | 力晶積成電子製造股份有限公司 | 光罩設計方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3339649B2 (ja) * | 1993-07-30 | 2002-10-28 | 大日本印刷株式会社 | ハーフトーン位相シフトフォトマスク用ブランクスの製造方法、及び、ハーフトーン位相シフトフォトマスクの製造方法 |
JP3297791B2 (ja) | 1994-11-16 | 2002-07-02 | ソニー株式会社 | 露光方法およびレジストパターン算出方法 |
JPH08334889A (ja) | 1995-06-02 | 1996-12-17 | Sony Corp | フォトマスクに形成されたパターンの欠陥検査方法 |
JP3575871B2 (ja) * | 1995-06-19 | 2004-10-13 | 株式会社ルネサステクノロジ | フォトマスクの製造方法およびそのフォトマスクを用いた半導体集積回路装置の製造方法 |
JP2002156741A (ja) * | 2000-11-16 | 2002-05-31 | Nec Corp | マスクのデバイスパターンの補正方法 |
JP2004053683A (ja) | 2002-07-16 | 2004-02-19 | Fujitsu Ltd | パターン形成プロセスの管理方法及び管理装置 |
JP4515012B2 (ja) | 2002-08-07 | 2010-07-28 | 大日本印刷株式会社 | パターンデータの作製方法およびフォトマスク |
WO2004088417A1 (ja) | 2003-03-31 | 2004-10-14 | Fujitsu Limited | フォトマスクのパターン検査方法、フォトマスクのパターン検査装置、およびフォトマスクのパターン検査プログラム |
SG111289A1 (en) * | 2003-11-05 | 2005-05-30 | Asml Masktools Bv | A method for performing transmission tuning of a mask pattern to improve process latitude |
KR100604940B1 (ko) * | 2005-06-14 | 2006-07-28 | 삼성전자주식회사 | 포토 마스크의 측정 장치, 이를 이용한 포토 마스크의 cd측정방법, cd를 이용하여 포토 마스크를 보정하는장치와 방법 및 포토 마스크의 제조방법 |
TWI299429B (en) * | 2005-10-06 | 2008-08-01 | Promos Technologies Inc | Method of exposure |
US20070287075A1 (en) * | 2006-06-13 | 2007-12-13 | Rainer Pforr | Mask arrangement, optical projection system and method for obtaining grating parameters and absorption properties of a diffractive optical element |
DE602007012503D1 (de) * | 2006-10-30 | 2011-03-31 | Applied Materials Inc | Endpunkterkennung für die Atzung von Photomasken |
JP4538021B2 (ja) * | 2007-05-31 | 2010-09-08 | 株式会社東芝 | 光近接効果の補正方法 |
TWI446105B (zh) * | 2007-07-23 | 2014-07-21 | Hoya Corp | 光罩之製造方法、圖案轉印方法、光罩以及資料庫 |
WO2009022603A1 (ja) * | 2007-08-10 | 2009-02-19 | Sii Nanotechnology Inc. | フォトマスクの欠陥修正方法および装置 |
US8156451B2 (en) * | 2007-09-14 | 2012-04-10 | Renesas Electronics Corporation | Method of manufacturing photomask |
US20100216061A1 (en) * | 2009-02-20 | 2010-08-26 | Eric Henri Jan Hendrickx | Inverse Lithography For High Transmission Attenuated Phase Shift Mask Design And Creation |
JP2010211117A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | パターン補正装置およびパターン補正方法 |
DE102011078927B4 (de) | 2010-07-12 | 2019-01-31 | Carl Zeiss Sms Ltd. | Verfahren zum Korrigieren von Fehlern einer photolithographischen Maske |
JP5539148B2 (ja) | 2010-10-19 | 2014-07-02 | キヤノン株式会社 | レジストパターンの算出方法及び算出プログラム |
US8448120B2 (en) * | 2011-05-09 | 2013-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | RC extraction for single patterning spacer technique |
KR20130028179A (ko) | 2011-08-09 | 2013-03-19 | 삼성전자주식회사 | 마스크 검사 방법 및 이를 수행하기 위한 장치 |
CN102411260B (zh) * | 2011-11-28 | 2014-07-16 | 上海华力微电子有限公司 | 掩膜板缺陷检测方法 |
KR101958050B1 (ko) | 2012-04-18 | 2019-07-04 | 케이엘에이-텐코 코포레이션 | 극자외선 레티클의 임계 치수 균일성 모니터링 |
US9311700B2 (en) | 2012-09-24 | 2016-04-12 | Kla-Tencor Corporation | Model-based registration and critical dimension metrology |
CN104570586B (zh) | 2013-10-23 | 2019-03-29 | 中芯国际集成电路制造(北京)有限公司 | 光学邻近修正模型的获取方法 |
US9875534B2 (en) | 2015-09-04 | 2018-01-23 | Kla-Tencor Corporation | Techniques and systems for model-based critical dimension measurements |
KR20170055351A (ko) * | 2015-11-11 | 2017-05-19 | 삼성전자주식회사 | 안테나 장치 및 그를 포함하는 전자 장치 |
KR20170098504A (ko) * | 2016-02-22 | 2017-08-30 | 에스케이하이닉스 주식회사 | 포토마스크의 결함 검사 방법 |
-
2018
- 2018-11-06 KR KR1020180135127A patent/KR20200052487A/ko active IP Right Grant
-
2019
- 2019-06-12 US US16/439,044 patent/US10867110B2/en active Active
- 2019-11-05 CN CN201911074748.5A patent/CN111142327B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111142327B (zh) | 2024-05-14 |
CN111142327A (zh) | 2020-05-12 |
US10867110B2 (en) | 2020-12-15 |
US20200143010A1 (en) | 2020-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6238824B1 (en) | Method for designing and making photolithographic reticle, reticle, and photolithographic process | |
JP2002258463A (ja) | フォトマスクパタン欠陥検査方法および微細図形パタンの検出方法 | |
KR100845347B1 (ko) | 복합 패터닝 방법 및 장치 | |
CN106950795A (zh) | 辅助图形的形成方法 | |
US7376260B2 (en) | Method for post-OPC multi layer overlay quality inspection | |
CN102117010B (zh) | 一种光学邻近修正方法 | |
US6800406B2 (en) | Method of generating optical assist features for two-mask exposure lithography | |
US11686998B2 (en) | Method for manufacturing a semiconductor device | |
US7930654B2 (en) | System and method of correcting errors in SEM-measurements | |
CN111142327B (zh) | 制造半导体器件的方法 | |
JP5575024B2 (ja) | マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法 | |
CN109901357B (zh) | 光刻板及掩模修正方法 | |
US6492078B1 (en) | Correcting method of exposure pattern, exposure method, exposure system, photomask and semiconductor device | |
JP2006154245A (ja) | パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム | |
KR20100025822A (ko) | 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법 | |
US6844118B2 (en) | Method and layout for high density reticle | |
JP2007199234A (ja) | フォトマスクの設計方法及び設計装置 | |
TWI230877B (en) | Method of correcting optical proximity effects | |
US20020123866A1 (en) | Optical proximity correction algorithm for pattern transfer | |
KR100834234B1 (ko) | 반도체 장치 제조용 마스크 패턴 결정 방법 | |
KR100611400B1 (ko) | 마스크 패턴의 왜곡 현상 보정 장치 | |
US8283093B2 (en) | Optical proximity correction process | |
JP3173025B2 (ja) | 露光方法及び半導体素子の製造方法 | |
CN111766761A (zh) | 光掩膜制作方法 | |
TW201537304A (zh) | 曝光方法、光罩及晶片基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |