CN111142327A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN111142327A
CN111142327A CN201911074748.5A CN201911074748A CN111142327A CN 111142327 A CN111142327 A CN 111142327A CN 201911074748 A CN201911074748 A CN 201911074748A CN 111142327 A CN111142327 A CN 111142327A
Authority
CN
China
Prior art keywords
photomask
virtual
grid
intensity map
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911074748.5A
Other languages
English (en)
Other versions
CN111142327B (zh
Inventor
李洙龙
姜奉秀
具教一
金相兑
郑刚珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111142327A publication Critical patent/CN111142327A/zh
Application granted granted Critical
Publication of CN111142327B publication Critical patent/CN111142327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70025—Production of exposure light, i.e. light sources by lasers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
    • G03F7/70958—Optical materials or coatings, e.g. with particular transmittance, reflectance or anti-reflection properties

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种制造半导体器件的方法包括：设计布局；基于所述布局形成光掩模；校正所述光掩模的透光率；以及使用具有校正后的透光率的光掩模来执行光刻工艺以在衬底上形成图案。校正所述光掩模的透光率包括：通过捕获穿过所述光掩模的光来创建强度图；对所述布局进行仿真以创建虚拟强度图；以及基于所述强度图和所述虚拟强度图来校正所述光掩模的掩模衬底的透光率。

Description

制造半导体器件的方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种制造半导体器件的方法，在该方法中校正光掩模的透光率。
背景技术
半导体器件由于其尺寸小、多功能性和/或制造成本低而在电子工业中是有益的。半导体器件可以包括存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件和具有存储元件和逻辑元件二者的混合半导体器件。随着电子工业的先进发展，半导体器件越来越要求高集成度。例如，越来越多地要求半导体器件具有高可靠性、高速度和/或多功能性。半导体器件逐渐被复杂化和集成以满足这些要求的特性。
发明内容
本发明构思的一些示例实施例提供了一种制造半导体器件的方法，所述方法能够有效地校正光掩模的透光率。
根据本发明构思的一些示例实施例，一种制造半导体器件的方法可以包括：设计布局；基于所述布局形成光掩模；校正所述光掩模的透光率；以及使用具有校正后的透光率的光掩模来执行光刻工艺以在衬底上形成图案。所述校正所述光掩模的透光率包括：通过捕获穿过所述光掩模的光来创建强度图；对所述布局进行仿真以创建虚拟强度图；以及基于所述强度图和所述虚拟强度图来校正所述光掩模的掩模衬底的透光率。
根据本发明构思的一些示例实施例，一种制造半导体器件的方法可以包括：设计布局；基于所述布局形成光掩模；校正所述光掩模的透光率；以及使用具有校正后的透光率的光掩模来执行光刻工艺以在衬底上形成图案。所述校正所述光掩模的透光率包括：将所述布局分成多个栅格部；获得所述多个栅格部中的每个栅格部的光学强度；以及基于所述多个栅格部中的每个栅格部的光学强度创建虚拟强度图。
根据本发明构思的一些示例实施例，一种制造半导体器件的方法可以包括：设计包括第一区域和第二区域的布局，所述第一区域具有与所述第二区域的图案密度不同的图案密度；基于所述布局形成光掩模，所述光掩模包括基于所述第一区域形成的第一部分和基于所述第二区域形成的第二部分；分别捕获穿过所述光掩模的所述第一部分和所述第二部分的光，以创建第一像素和第二像素；分别对所述布局的所述第一区域和所述第二区域进行仿真，以创建第一虚拟像素和第二虚拟像素；基于所述第一像素、所述第一虚拟像素、所述第二像素和所述第二虚拟像素来校正所述光掩模的掩模衬底的透光率；以及使用具有校正后的透光率的光掩模来执行光刻工艺，以在衬底上形成图案。
附图说明
图1示出了示出根据本发明构思的一些示例实施例的设计和制造半导体器件的方法的流程图。
图2示出了示出根据本发明构思的一些示例实施例的使用所制造的光掩模的光刻***的概念图。
图3示出了示出根据本发明构思的一些示例实施例的包括光掩模的掩模版的平面图。
图4示出了沿着图3的线I-I’截取的截面图。
图5示出了根据本发明构思的一些示例实施例的校正光掩模的光学透光率的方法的流程图。
图6A示出了图3和图4中所描绘的光掩模的掩模图案区域的平面图。
图6B示出了沿着图6A的线I-I’截取的截面图。
图7示出了示出创建光掩模的强度图的截面图。
图8示出了图6A中所示的掩模图案区域的强度图。
图9示出了示出图5的流程图中所示的创建虚拟强度图的步骤的详细流程图。
图10示出了示出图6A中所描绘的掩模图案区域的布局的简化平面图。
图11A和图11B分别示出了示出在图9的步骤S421中图10的第一区域和第二区域的放大平面图。
图12A和图12B分别示出了示出在图9的步骤S422中图10的第一区域和第二区域的放大平面图。
图13A和图13B分别示出了示出在图9的步骤S423中图10的第一区域和第二区域的放大平面图。
图14A和图14B分别示出了示出在图9的步骤S424中图10的第一区域和第二区域的放大平面图。
图15示出了示出与图8中所描绘的强度图对应的虚拟强度图的平面图。
图16示出了示出在校正光掩模中掩模衬底的透光率的简化截面图。
具体实施方式
图1示出了示出根据本发明构思的一些示例实施例的设计和制造半导体器件的方法的流程图。
参照图1，可以执行布局设计步骤来在硅衬底上实现半导体集成电路(第一步骤，S10)。布局设计步骤可以包括布线步骤，所述布线步骤基于规定的设计规则来布置和连接从单元库提供的各种标准单元。
用于布局设计步骤的单元库可以包括与标准单元的操作、速度和功耗相关的信息。可以在布局设计工具中定义用于将特定门级电路的布局表示为布局的单元库。布局设计步骤可以是用于定义图案的形状和/或尺寸的步骤，这些图案构成将实际形成在硅衬底上的晶体管和金属线。例如，为了在硅衬底上实际形成反相器电路，可以在硅衬底上制备(例如绘制、打印、转印)特定图案的布局，比如PMOS、NMOS、N-WELL、栅电极和/或金属线。为此，可以首先执行搜索以选择在单元库中预定义的反相器中的合适的反相器。
可以对所选择和布置的标准单元执行布线步骤。例如，可以执行布线步骤以将所选择和布置的标准单元连接到它们的上覆线。标准单元可以通过布线步骤彼此连接。可以在布局设计工具中自动或手动执行这一系列步骤。布置和布线标准单元的步骤可以由附加的布置和布线工具自动执行。
在布线步骤之后，可以对布局执行验证步骤以检查示意性电路的任何部分是否违反给定的设计规则。验证步骤可以包括：用于验证布局是否满足给定的设计规则的设计规则检查(DRC)、用于验证布局中是否存在电气断开问题的电气规则检查(ERC)、和/或用于验证布局是否与门级网表一致的布局与原理图(LVS)。
可以执行光学邻近校正(OPC)步骤(第二步骤，S20)。可以采用光刻工艺来在硅衬底上实现通过布局设计步骤获得的布局图案。光学邻近校正步骤可以是用于校正在光刻工艺中发生的非预期光学效应的技术。例如，光学邻近校正步骤可以校正诸如在使用布局图案的曝光工艺中由光的特性引起的折射和/或工艺副作用的非期望现象。当执行光学邻近修正步骤时，可以略微改变(或偏差)所设计的布局图案的形状和/或位置。
可以基于通过光学邻近校正步骤改变的布局来制造光掩模(第三步骤，S30)。通常可以通过使用涂覆在掩模衬底(例如石英衬底)上的铬层描述布局图案来制造光掩模。
可以执行步骤以校正光掩模的透光率(第四步骤，S40)。下面将进一步详细讨论光掩模的透光率的校正(例如参见图5和图16)。对所制造的光掩模的透光率进行校正可以防止(或减少)光刻工艺的工艺失败。
可以使用具有校正后的透光率的光掩模来制造半导体器件(第五步骤，S50)。通过使用具有校正后的透光率的光掩模的光刻工艺，可以在硅衬底上顺序地形成在布局设计步骤中定义的图案。
图2示出了示出根据本发明构思的一些示例实施例的使用所制造的光掩模的光刻***的概念图。
参照图2，光刻***PLS可以包括光源LS、光掩模PM、缩小投影装置PRA、衬底WF、衬底台SS。可以通过参考图1所述的第一步骤S10、第二步骤S20、第三步骤S30和第四步骤S40来制造光掩模PM。光刻***PLS还可以包括图2中未示出的组件。例如，光刻***PLS还可以包括用于测量衬底WF的表面的高度和坡度的传感器。
光源LS可以发射光。从光源LS发射的光可以朝向光掩模PM行进。在一些示例实施例中，可以在光源LS和光掩模PM之间提供传感器(未示出)以调节光的焦点。光源LS可包括紫外线源(例如具有234nm波长的氟化氪(KrF)光源或具有193nm波长的氟化氩(ArF)光源)。在一些示例实施例中，光源LS可以包括单点光源PO，但是本发明构思不限于此。在一些其他示例实施例中，光源LS可包括多点光源。
光掩模PM可以包括掩模图案，以在衬底WF上制备(例如绘制、打印、转印)所设计的布局。例如，掩模图案可以阻挡从光源LS发射的光，并且没有形成掩模图案的区域可以对于从光源LS发射的光是透明的。
缩小投影装置RPA可以接收穿过光掩模PM的光。缩小投影装置RPA可以将要在衬底WF上打印的布局图案与光掩模PM的掩模图案匹配。衬底台SS可以支撑衬底WF。例如，衬底WF可以包括硅晶片。
缩小投影装置RPA可包括光圈。光圈可用于增加从光源LS发射的紫外线的焦点深度(DOF)。例如，光圈可以包括偶极光圈或四极光圈。缩小投影装置RPA还可包括用于调节光的焦点的透镜。
缩小投影装置RPA可以向衬底WF提供穿过光掩模PM的光。因此，可以在衬底WF上制备(例如绘制、打印或转印)与光掩模PM上的掩模图案对应的抗蚀剂图案。
图3示出了示出根据本发明构思的一些示例实施例的包括光掩模的掩模版的平面图。图4示出了沿着图3的线I-I’截取的截面图。
参见图2、图3和图4，掩模版RET可以包括光掩模PM、用于保护光掩模PM的薄膜PEL以及在光掩模PM和薄膜PEL之间的框架FR。包括光掩模PM的掩模版RET可以与图2的光刻***PLS接合，并因此可以在衬底WF上执行光刻工艺。
光掩模PM可以包括掩模衬底MS和掩模衬底MS上的掩模图案区域MP。
每个掩模图案区域MP可以包括多个精细掩模图案。例如，掩模衬底MS可以是石英衬底，并且掩模图案区域MP可以包括铬图案(或掩模图案)。掩模衬底MS可以包括第一至第四芯片区域CR1至CR4，以将抗蚀剂图案转印至衬底WF。可以将掩模图案区域MP设置在第一芯片区域至第四芯片区域CR1至CR4上。
第一至第四芯片区域CR1至CR4可以彼此基本相同(或相似)。第一至第四芯片区域CR1至CR4可以相应地将抗蚀剂图案转印至衬底WF的第一至第四管芯。例如，第一至第四芯片区域CR1至CR4中的每一个可以分别与衬底WF的单个管芯对应。
掩模衬底MS可以包括围绕第一至第四芯片区域CR1至CR4中的每个芯片区域的辅助图案区域AP，并且还可以包括在掩模衬底MS的边缘上的黑色边界区域BB。
可以在辅助图案区域AP上设置辅助图案(未示出)，辅助图案不构成期望的集成电路的一部分。辅助图案可以包括诸如对准标记之类的图案，其可以用于制造集成电路，但不留在所得到的半导体芯片上。辅助图案区域AP可以对应于衬底WF的划道(scribe lane)，并因此可以将辅助图案区域AP上的辅助图案转印到至衬底WF的划道。黑色边界区域BB可以是非图案区域，其不包括用于将图案转印至衬底WF的图案元素。
薄膜PEL可以具有暴露于外部(例如面向外部)的第一表面PELa。薄膜PEL可以具有面向光掩模PM(例如面向内部)的第二表面PELb。框架FR可以介于薄膜PEL和光掩模PM之间。框架FR可以将薄膜PEL与光掩模PM分离。框架FR可以设置在掩模衬底MS的黑色边界区域BB上。尽管未示出，但是可以在薄膜PEL和框架FR之间***粘合层，并且还可以在框架FR和掩模衬底MS之间***粘合层。
薄膜PEL可以保护光掩模PM免受外部污染物(例如灰尘和/或抗蚀剂)的影响。在光掩模PM上没有薄膜PEL的情况下，外部污染物可能粘附至光掩模PM，并因此在光刻工艺中可能出现各种问题。
图5示出了示出根据本发明构思的一些示例实施例的校正光掩模的光学透光率的方法的流程图。图6A示出了示出图3和图4中所描绘的光掩模的掩模图案区域的平面图。图6B示出了沿着图6A的线I-I’截取的截面图。图7示出了示出创建光掩模的强度图的截面图。图8示出了图6A中所示的掩模图案区域的强度图。
如图5中所示，光掩模的透光率的校正(图1的步骤S40)可以包括：通过捕获穿过光掩模的光来创建强度图(S410)，通过对布局进行仿真来创建虚拟强度图(S420)，以及基于将强度图与仿真强度图进行比较来校正光掩模的掩模衬底的透光率(S430)。
参照图5、图6A、图6B、图7和图8，可以通过捕获穿过光掩模PM的光来创建强度图IM(S410)。强度图IM可以表示当图2的衬底WF接收穿过光掩模PM的光的时刻入射在衬底WF上的光的强度。强度图IM可以是表达光掩模PM的透光率的图像。例如，强度图IM可以是表示电荷耦合器件(CCD)图像的图像。
具体地，返回参照图6A和6B，可以制备基于布局而制造的光掩模PM。如上参考图4所述，光掩模PM可以包括掩模衬底MS和掩模衬底MS上的掩模图案区域MP。
返回参照图7和图8，在图像捕获单元IS上设置光掩模PM。例如，图像捕获单元IS可以包括电荷耦合器件(CCD)相机。光L1可以入射在光掩模PM上。图像捕获单元IS可以接收穿过光掩模PM的光L1。图像捕获单元IS可以捕获入射光L1并创建强度图IM。图8示出了所创建的强度图IM。图8的强度图IM可以是关于图6A的掩模图案区域MP的图像。
在光L1穿过光掩模PM时光L1的强度可以变小。作为光L1的强度减小的第一因素，掩模图案区域MP的掩模图案可以减小光L1的强度。掩模图案区域MP的透光率可以基于掩模图案的密度取决于位置而改变(例如可以不同或可以变化)。
作为光L1强度减小的第二个因素，掩模衬底MS可以减小光L1的强度。掩模衬底MS的透光率可以取决于位置而改变(例如可以不同或可以变化)。可以将掩模衬底MS的透光率的变化归因于以下缺陷：例如掩模衬底MS是不规则地形成的。
由于光L1的强度减小的第一和第二因素，光L1的强度可以取决于图像捕获单元IS的入射区域而改变(例如可以不同或可以变化)。例如，入射在图像捕获单元IS的第一部分PA1上的光L1的强度可以大于入射在图像捕获单元IS的第二部分PA2上的光L1的强度。入射在图像捕获单元IS的第二部分PA2上的光L1的强度可以大于入射在图像捕获单元IS的第三部分PA3上的光L1的强度。然而，示例实施例不限于此。
由图像捕获单元IS创建的强度图IM可以包括多个图像像素aPX。图像像素aPX可以表示基于入射在图像像素aPX上的光L1的强度的值。例如，图像像素aPX可以具有基于入射在图像像素aPX上的光L1的强度的亮度和/或颜色。
例如，多个图像像素aPX可以包括彼此相邻(或接近)的第一图像像素aPX1、第二图像像素aPX2和第三图像像素aPX3。第一图像像素aPX1、第二图像像素aPX2和第三图像像素aPX3可以具有彼此不同的光强度。第一图像像素aPX1的光学强度可以大于第二图像像素aPX2的光学强度；例如，第一图像像素aPX1的亮度可以大于第二图像像素aPX2的亮度。第二图像像素aPX2的光学强度可以大于第三图像像素aPX3的光学强度；例如，第二图像像素aPX2的亮度可以大于第三图像像素aPX3的亮度。这可能是因为第一图像像素aPX1是与图7的图像捕获单元IS的第一部分PA1对应的像素，第二图像像素aPX2是与图7的图像捕获单元IS的第二部分PA2对应的像素，第三图像像素aPX3是与图7的图像捕获单元IS的第三部分PA3对应的像素。然而，示例实施例不限于此。
图9示出了示出图5的流程图中所示的创建虚拟强度图的步骤的详细流程图。图10示出了示出图6A中所描绘的掩模图案区域的布局的简化平面图。图11A、图12A、图13A和图14A示出了示出图10的第一区域的放大平面图。图11B、图12B、图13B和图14B示出了示出图10的第二区域的放大平面图。图15示出了示出与图8的强度图对应的虚拟强度图的平面图。
参照图5、图9和图10，可以对布局L0进行仿真以创建虚拟强度图(S420)。例如，返回参照图9和10，可以提供布局L0作为图6A的掩模图案区域MP的基础(S421)。图9的布局L0可以是经过以上参考图1所讨论的光学邻近校正(OPC)步骤(S20)的布局。例如，可以将图9的布局L0用作制造图6A和图6B的光掩模PM的基础。
布局L0可以包括第一区域RG1和第二区域R62，如图10中所示。8第一区域RG1可以对应于图8的第一图像像素aPX1，并且第二区域RG2可以对应于图8的第二图像像素aPX2。第一区域RG1和第二区域RG2可以具有基本相同的尺寸。
以下将描述使用布局L0的第一区域RG1和第二区域RG2来创建虚拟强度图的示例。参照图9、图11A和图11B，可以提供布局L0(S421)，其中第一区域RG1可以包括第一布局图案LP1和第二布局图案LP2。第二区域RG2可以包括第一布局图案LP1、第二布局图案LP2、第三布局图案LP3和第四布局图案LP4。因此，例如第一区域RG1可以包括两个布局图案，并且第二区域RG2可以包括四个布局图案，但是示例实施例不限于此。因为第一区域RG1和第二区域RG2具有基本相同的尺寸(或面积)，而第二区域RG2具有比第一区域RG1更多数量的布局图案，所以第二区域RG2可具有大于第一区域RG1的图案密度。
参照图9、图12A和图12B所示，可以将布局L0分成多个栅格部(S422)。例如，可以将第一区域RG1和第二区域RG2中的每一个分成第一至第四栅格部GR1至GR4。第一至第四栅格部GR1至GR4可以具有基本相同的尺寸。
可以在第一区域RG1的第一栅格部GR1上布置(或设置)第一布局图案LP1。可以在第一区域RG1的第二栅格部GR2上布置(或设置)第一布局图案LP1的一部分。可以在第一区域RG1的第三栅格部GR3上不布置(或设置)布局图案。在第一区域RG1的第四栅格部GR4上布置(或设置)第二布局图案LP2。然而，示例实施例不限于此。
可以在第二区域RG2的第一栅格部GR1上布置第二布局图案LP2的一部分和第一布局图案LP1。可以在第二区域RG2的第二栅格部GR2上布置第一布局图案LP1和第二布局图案LP2。可以在第二区域RG2的第三栅格部GR3上布置第三布局图案LP3和第四布局图案LP4。可以在第二区域RG2的第四栅格部GR4上布置第三布局图案LP3。然而，示例实施例不限于此。
参照图9、图13A和图13B，可以为每个栅格部计算光学强度(S423)。例如，可以基于栅格部的图案密度通过仿真来计算栅格部的光学强度。图案密度可以是栅格部中的布局图案的面积(或尺寸)与栅格部的面积(或尺寸)的比值。所述仿真可以包括光学邻近校正(OPC)模型仿真或光学模型仿真。例如，所计算的光学强度可以指示栅格部的亮度和/或颜色。
第一区域RG1的第一栅格部GR1的图案密度可以大于第一区域RG1的第二栅格部GR2的图案密度。因此，第一区域RG1的第一栅格部GR1的光学强度可以小于第一区域RG1的第二栅格部GR2的光学强度。这可能是因为图案密度的增加可以减小光掩模的透光率，这可以导致光学强度的减小。第一区域GR1的第三栅格部GR3可以具有零图案密度，并因此可以具有大于第一区域RG1的任何其他栅格部的光学强度。然而，示例实施例不限于此。
第二区域RG2的第一栅格部GR1的图案密度可以小于第二区域RG2的第二栅格部GR2的图案密度。因此，第二区域RG2的第一栅格部GR1的光学强度可以大于第二区域RG2的第二栅格部GR2的光学强度。第二区域RG2的第四栅格部GR4的图案密度可以小于第二区域RG2的第一栅格部GR1的图案密度。因此，第二区域RG2的第四栅格部GR4的光学强度可以大于第二区域RG2的第一栅格部GR1的光学强度。然而，示例实施例不限于此。
参照图9、图14A、图14B和图15，可以基于每个栅格部的光学强度创建虚拟强度图sIM(S424)。虚拟强度图sIM可以包括多个虚拟像素sPX。虚拟强度图sIM可以是仿真结果，该仿真结果表示将会通过光掩模PM入射到图2的衬底WF上的光的强度。虚拟像素sPX可以使用亮度和/或颜色来表达将会入射到衬底WF上的光的强度。
图15的虚拟强度图sIM可以对应于图8的强度图IM，并且虚拟像素sPX可以对应于图8的图像像素aPX。例如，虚拟强度图sIM可以包括分别与图8的第一图像像素aPX1、第二图像像素aPX2和第三图像像素aPX3相对应的第一虚拟像素sPX1、第二虚拟像素sPX2和第三虚拟像素sPX3。
可以基于第一区域RG1的第一至第四栅格部GR1至GR4的光学强度形成第一虚拟像素sPX1。例如，可以通过对第一区域RG1的第一至第四栅格部GR1至GR4的光学强度进行平均和校正来计算第一虚拟像素sPX1的光学强度。可以基于第二区域RG2的第一至第四栅格部GR1至GR4的光学强度形成第二虚拟像素sPX2。例如，可以通过对第二区域RG2的第一至第四栅格部GR1至GR4的光学强度进行平均和校正来计算第二虚拟像素sPX2的光学强度。
因为第一区域RG1的图案密度小于第二区域RG2的图案密度，所以第一虚拟像素sPX1的仿真光学强度可以大于第二虚拟像素sPX2的仿真光学强度；例如，第一虚拟像素sPX1的亮度可以大于第二虚拟像素sPX2的亮度。
在光学强度减小的第一因素(或由掩模图案引起的因素)和第二因素(或由掩模衬底引起的因素)中，由于第一因素导致的结果可以被表示在虚拟强度图sIM上。图15的虚拟强度图sIM可以是理想结果，该理想结果表示在掩模衬底MS具有均匀透光率的状态下图2的通过光掩模PM入射到衬底WF上的光强度。例如，图15的虚拟强度图sIM可以是理想结果，该理想结果表达了当掩模衬底MS没有缺陷时光掩模PM的透光率。
图16示出了示出在对光掩模中掩模衬底的透光率进行校正的简化截面图。
参照图5、图8、图15和图16，可以将图8的强度图IM和图15的虚拟强度图sIM进行比较，以校正掩模衬底MS的透光率。图15的虚拟强度图sIM可以用作校正掩模衬底MS的透光率的标准。例如，可以将图8的强度图和图15虚拟强度图sIM进行比较，以在强度图IM的图像像素aPX中找到与分别对应的虚拟强度图sIM的虚拟像素sPX不同的像素。
对于与对应的虚拟像素sPX有差异的图像像素aPX，可以对掩模衬底MS的对应于图像像素aPX的位置进行透射率校正。对于与对应的虚拟像素sPX没有差异的图像像素aPX，可以不对掩模衬底MS的对应于图像像素aPX的位置进行透射率校正。
例如，第一图像像素aPX1的光学强度可以与第一虚拟像素sPX1的光学强度基本相同。因此，第一图像像素aPX1和第一虚拟像素sPX1可以没有差异。在这种情况下，可以不对掩模衬底MS的对应于第一图像像素aPX1的位置进行透射率校正。
例如，第二图像像素aPX2的光学强度可以大于第二虚拟像素sPX2的光学强度。在这种情况下，可以对掩模衬底MS的对应于第二图像像素aPX2的位置进行透射率校正，并因此第二图像像素aPX2可以具有减小的透光率。作为透射率校正的结果，第二图像像素aPX2的透光率可以与第二虚拟像素sPX2的透光率基本相同。
例如，第三图像像素aPX3的光学强度可以小于第三虚拟像素sPX3的光学强度。在这种情况下，可以对掩模衬底MS的对应于第三图像像素aPX3的位置进行透射率校正，并因此该位置可以具有增加的透光率。作为透射率校正的结果，第三图像像素aPX3的透光率可以与第三虚拟像素sPX3的透光率基本相同。
掩模衬底MS的透光率的校正可以包括将激光LSR照射至掩模衬底MS，如图16所示。例如，基于将强度图IM的图像像素aPX分别与对应的虚拟强度图sIM的虚拟像素sPX进行比较的结果，可以将激光LSR照射至掩模衬底MS的与强度图IM的跟虚拟强度图sIM的分别对应的虚拟像素sPX(例如上述事例中的第二虚拟像素sPX2和第三虚拟像素sPX3)不同(例如具有不同的光学强度)的图像像素aPX(例如上述示例中的第二图像像素aPX2和第三图像像素aPX3)相对应的位置。例如，当激光LSR被照射至掩模衬底MS时，可以形成空位以改变掩模衬底MS的透光率。
返回参照图3和图4，在校正掩模衬底MS的透光率之后，可以在光掩模PM上设置薄膜PEL。框架FR可以将薄膜PEL刚性布置(例如固定、粘附)在光掩模PM上。
根据本发明构思的一些示例实施例，制造半导体器件的方法可以包括校正光掩模的透光率，从而防止(或减少)在使用光掩模在衬底上形成图案的光刻工艺中可能发生的缺陷。当校正光掩模的透光率时，可以通过考虑掩模衬底引起透光率改变(例如差异、变化)这一因素来修改掩模衬底。
尽管已经参考附图讨论了本发明构思的一些示例实施例，应该理解的是在不脱离本发明构思的精神和范围的情况下可以进行各种形式和细节上的改变。因此，应该理解，上述示例实施例仅是说明性的，而非在所有方面都是限制性的。

Claims (20)

1.一种制造半导体器件的方法，所述方法包括：
设计布局；
基于所述布局形成光掩模；
校正所述光掩模的透光率；以及
使用具有校正后的透光率的光掩模来执行光刻工艺以在衬底上形成图案，
所述校正所述光掩模的透光率包括：
通过捕获穿过所述光掩模的光来创建强度图；
对所述布局进行仿真以创建虚拟强度图；以及
基于所述强度图和所述虚拟强度图来校正所述光掩模的掩模衬底的透光率。
2.根据权利要求1所述的方法，其中，所述创建虚拟强度图包括：
将所述布局分成多个栅格部；
获得所述多个栅格部中的每个栅格部的光学强度；以及
基于所述多个栅格部中的每个栅格部的光学强度创建所述虚拟强度图。
3.根据权利要求2所述的方法，其中，所述多个栅格部包括：
第一栅格部；以及
第二栅格部，所述第二栅格部的图案密度大于所述第一栅格部的图案密度，并且所述第一栅格部的光学强度大于所述第二栅格部的光学强度。
4.根据权利要求2所述的方法，其中，
所述强度图包括多个图像像素；
所述创建虚拟强度图包括生成分别对应于所述多个图像像素的多个虚拟像素；并且
所述多个虚拟像素中的每个虚拟像素是通过对所述多个栅格部的光学强度求平均来生成的。
5.根据权利要求1所述的方法，其中所述创建强度图包括：
将光照射至所述光掩模；以及
使用图像捕获单元来捕获穿过所述光掩模的光，所述图像捕获单元包括电荷耦合器件CCD相机。
6.根据权利要求1所述的方法，其中，
所述强度图包括多个图像像素；
所述虚拟强度图包括分别对应于所述多个图像像素的多个虚拟像素；并且
所述基于所述强度图和所述虚拟强度图来校正所述光掩模的掩模衬底的透光率包括：将所述多个图像像素与分别对应的多个虚拟像素进行比较。
7.根据权利要求1所述的方法，其中，所述校正所述光掩模的掩模衬底的透光率包括：将激光照射至所述掩模衬底。
8.一种制造半导体器件的方法，所述方法包括：
设计布局；
基于所述布局形成光掩模；
校正所述光掩模的透光率；以及
使用具有校正后的透光率的光掩模来执行光刻工艺以在衬底上形成图案，
所述校正所述光掩模的透光率包括：
将所述布局分成多个栅格部；
获得所述多个栅格部中的每个栅格部的光学强度；以及
基于所述多个栅格部中的每个栅格部的光学强度创建虚拟强度图。
9.根据权利要求8所述的方法，其中，所述校正所述光掩模的透光率还包括：通过捕获穿过所述光掩模的光来创建强度图。
10.根据权利要求9所述的方法，其中
所述强度图包括多个图像像素；
所述创建虚拟强度图包括生成分别对应于所述多个图像像素的多个虚拟像素；并且
所述多个虚拟像素中的每个虚拟像素是通过对所述多个栅格部的光学强度求平均来生成的。
11.根据权利要求9所述的方法，其中，所述创建强度图包括：
将光照射至所述光掩模；以及
使用图像捕获单元来捕获穿过所述光掩模的光，所述图像捕获单元包括电荷耦合器件CCD相机。
12.根据权利要求9所述的方法，其中
所述强度图包括多个图像像素；
所述虚拟强度图包括分别对应于所述多个图像像素的多个虚拟像素；并且
所述校正所述光掩模的透光率还包括将所述多个图像像素与分别对应的多个虚拟像素进行比较。
13.根据权利要求8所述的方法，其中，所述多个栅格部包括：
第一栅格部；以及
第二栅格部，所述第二栅格部的图案密度大于所述第一栅格部的图案密度，并且所述第一栅格部的光学强度大于所述第二栅格部的光学强度。
14.根据权利要求8所述的方法，其中，所述校正所述光掩模的透光率还包括将所述虚拟强度图用作将激光照射至所述光掩模的掩模衬底的标准。
15.根据权利要求8所述的方法，其中，所述获得所述多个栅格部中的每个栅格部的光学强度包括：基于所述多个栅格部中的每个栅格部的图案密度来执行仿真。
16.一种制造半导体器件的方法，所述方法包括：
设计包括第一区域和第二区域的布局，所述第一区域具有与所述第二区域的图案密度不同的图案密度；
基于所述布局形成光掩模，所述光掩模包括基于所述第一区域形成的第一部分和基于所述第二区域形成的第二部分；
分别捕获穿过所述光掩模的所述第一部分和所述第二部分的光，以创建第一像素和第二像素；
分别对所述布局的所述第一区域和所述第二区域进行仿真，以创建第一虚拟像素和第二虚拟像素；
基于所述第一像素、所述第一虚拟像素、所述第二像素和所述第二虚拟像素来校正所述光掩模的掩模衬底的透光率；以及
使用具有校正后的透光率的光掩模来执行光刻工艺，以在衬底上形成图案。
17.根据权利要求16所述的方法，其中，使用图像捕获单元来执行所述捕获穿过所述第一部分和所述第二部分的光，所述图像捕获单元包括电荷耦合器件CCD相机。
18.根据权利要求16所述的方法，其中，所述对所述第一区域和所述第二区域进行仿真包括：
将所述第一区域和所述第二区域中的每一个分成多个栅格部；以及
获得所述多个栅格部中的每一个栅格部的光学强度。
19.根据权利要求18所述的方法，其中，所述多个栅格部包括：
第一栅格部；以及
第二栅格部，所述第二栅格部的图案密度大于所述第一栅格部的图案密度，并且所述第一栅格部的光学强度大于所述第二栅格部的光学强度。
20.根据权利要求16所述的方法，其中，所述基于所述第一像素、所述第一虚拟像素、所述第二像素和所述第二虚拟像素来校正所述光掩模的掩模衬底的透光率包括：
将所述第一像素与所述第一虚拟像素进行比较，并将所述第二像素与所述第二虚拟像素进行比较；以及
基于所述比较的结果将激光照射至所述掩模衬底。
CN201911074748.5A 2018-11-06 2019-11-05 制造半导体器件的方法 Active CN111142327B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0135127 2018-11-06
KR1020180135127A KR20200052487A (ko) 2018-11-06 2018-11-06 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN111142327A true CN111142327A (zh) 2020-05-12
CN111142327B CN111142327B (zh) 2024-05-14

Family

ID=70458542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911074748.5A Active CN111142327B (zh) 2018-11-06 2019-11-05 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US10867110B2 (zh)
KR (1) KR20200052487A (zh)
CN (1) CN111142327B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799148B (zh) * 2022-02-21 2023-04-11 力晶積成電子製造股份有限公司 光罩設計方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614335A (en) * 1993-07-30 1997-03-25 Dai Nippon Printing Co., Ltd. Blanks for halftone phase shift photomasks, halftone phase shift photomasks, and methods for fabricating them
US5786112A (en) * 1995-06-19 1998-07-28 Hitachi, Ltd. Photomask manufacturing process and semiconductor integrated circuit device manufacturing process using the photomask
US20020058188A1 (en) * 2000-11-16 2002-05-16 Nec Corporation Method for rescuing levenson phase shift mask from abnormal difference in transmittance and phase difference between phase shifter and non-phase shifter
CN1674226A (zh) * 2003-11-05 2005-09-28 Asml蒙片工具有限公司 执行掩模图案的透射调节以改善处理宽容度的方法
CN1940718A (zh) * 2005-06-14 2007-04-04 三星电子株式会社 在半导体器件上提供一致临界尺寸的光掩模及其制造方法
US20070081137A1 (en) * 2005-10-06 2007-04-12 Chun-Yu Lin Exposure method
US20070287075A1 (en) * 2006-06-13 2007-12-13 Rainer Pforr Mask arrangement, optical projection system and method for obtaining grating parameters and absorption properties of a diffractive optical element
EP1926125A1 (en) * 2006-10-30 2008-05-28 Applied Materials, Inc. Endpoint detection for photomask etching
US20080301621A1 (en) * 2007-05-31 2008-12-04 Kazuya Fukuhara Mask pattern correcting method
CN101382729A (zh) * 2007-07-23 2009-03-11 Hoya株式会社 光掩模的制造方法、图案复制方法、光掩模以及数据库
US20090077524A1 (en) * 2007-09-14 2009-03-19 Renesas Technology Corp. Method of manufacturing photomask
US20100178601A1 (en) * 2007-08-10 2010-07-15 Osamu Takaoka Photomask defect correcting method and device
US20100216061A1 (en) * 2009-02-20 2010-08-26 Eric Henri Jan Hendrickx Inverse Lithography For High Transmission Attenuated Phase Shift Mask Design And Creation
US20100233598A1 (en) * 2009-03-12 2010-09-16 Tetsuaki Matsunawa Pattern correcting apparatus, mask-pattern forming method, and method of manufacturing semiconductor device
CN102411260A (zh) * 2011-11-28 2012-04-11 上海华力微电子有限公司 掩膜板缺陷检测方法
CN102682143A (zh) * 2011-03-11 2012-09-19 台湾积体电路制造股份有限公司 用于单图案化间隔件技术的rc提取
US9739723B1 (en) * 2016-02-22 2017-08-22 SK Hynix Inc. Methods of defect inspection for photomasks
CN108352600A (zh) * 2015-11-11 2018-07-31 三星电子株式会社 天线装置和包括该天线装置的电子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297791B2 (ja) 1994-11-16 2002-07-02 ソニー株式会社 露光方法およびレジストパターン算出方法
JPH08334889A (ja) 1995-06-02 1996-12-17 Sony Corp フォトマスクに形成されたパターンの欠陥検査方法
JP2004053683A (ja) 2002-07-16 2004-02-19 Fujitsu Ltd パターン形成プロセスの管理方法及び管理装置
JP4515012B2 (ja) 2002-08-07 2010-07-28 大日本印刷株式会社 パターンデータの作製方法およびフォトマスク
JP4091605B2 (ja) 2003-03-31 2008-05-28 富士通株式会社 フォトマスクのパターン検査方法、フォトマスクのパターン検査装置、およびフォトマスクのパターン検査プログラム
DE102011078927B4 (de) 2010-07-12 2019-01-31 Carl Zeiss Sms Ltd. Verfahren zum Korrigieren von Fehlern einer photolithographischen Maske
JP5539148B2 (ja) 2010-10-19 2014-07-02 キヤノン株式会社 レジストパターンの算出方法及び算出プログラム
KR20130028179A (ko) 2011-08-09 2013-03-19 삼성전자주식회사 마스크 검사 방법 및 이를 수행하기 위한 장치
WO2013158593A1 (en) 2012-04-18 2013-10-24 Kla-Tencor Corporation Critical dimension uniformity monitoring for extreme ultra-violet reticles
US9311700B2 (en) 2012-09-24 2016-04-12 Kla-Tencor Corporation Model-based registration and critical dimension metrology
CN104570586B (zh) 2013-10-23 2019-03-29 中芯国际集成电路制造(北京)有限公司 光学邻近修正模型的获取方法
US9875534B2 (en) 2015-09-04 2018-01-23 Kla-Tencor Corporation Techniques and systems for model-based critical dimension measurements

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614335A (en) * 1993-07-30 1997-03-25 Dai Nippon Printing Co., Ltd. Blanks for halftone phase shift photomasks, halftone phase shift photomasks, and methods for fabricating them
US5786112A (en) * 1995-06-19 1998-07-28 Hitachi, Ltd. Photomask manufacturing process and semiconductor integrated circuit device manufacturing process using the photomask
US20020058188A1 (en) * 2000-11-16 2002-05-16 Nec Corporation Method for rescuing levenson phase shift mask from abnormal difference in transmittance and phase difference between phase shifter and non-phase shifter
CN1674226A (zh) * 2003-11-05 2005-09-28 Asml蒙片工具有限公司 执行掩模图案的透射调节以改善处理宽容度的方法
CN1940718A (zh) * 2005-06-14 2007-04-04 三星电子株式会社 在半导体器件上提供一致临界尺寸的光掩模及其制造方法
US20070081137A1 (en) * 2005-10-06 2007-04-12 Chun-Yu Lin Exposure method
US20070287075A1 (en) * 2006-06-13 2007-12-13 Rainer Pforr Mask arrangement, optical projection system and method for obtaining grating parameters and absorption properties of a diffractive optical element
EP1926125A1 (en) * 2006-10-30 2008-05-28 Applied Materials, Inc. Endpoint detection for photomask etching
US20080301621A1 (en) * 2007-05-31 2008-12-04 Kazuya Fukuhara Mask pattern correcting method
CN101382729A (zh) * 2007-07-23 2009-03-11 Hoya株式会社 光掩模的制造方法、图案复制方法、光掩模以及数据库
US20100178601A1 (en) * 2007-08-10 2010-07-15 Osamu Takaoka Photomask defect correcting method and device
US20090077524A1 (en) * 2007-09-14 2009-03-19 Renesas Technology Corp. Method of manufacturing photomask
US20100216061A1 (en) * 2009-02-20 2010-08-26 Eric Henri Jan Hendrickx Inverse Lithography For High Transmission Attenuated Phase Shift Mask Design And Creation
US20100233598A1 (en) * 2009-03-12 2010-09-16 Tetsuaki Matsunawa Pattern correcting apparatus, mask-pattern forming method, and method of manufacturing semiconductor device
CN102682143A (zh) * 2011-03-11 2012-09-19 台湾积体电路制造股份有限公司 用于单图案化间隔件技术的rc提取
CN102411260A (zh) * 2011-11-28 2012-04-11 上海华力微电子有限公司 掩膜板缺陷检测方法
CN108352600A (zh) * 2015-11-11 2018-07-31 三星电子株式会社 天线装置和包括该天线装置的电子装置
US9739723B1 (en) * 2016-02-22 2017-08-22 SK Hynix Inc. Methods of defect inspection for photomasks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799148B (zh) * 2022-02-21 2023-04-11 力晶積成電子製造股份有限公司 光罩設計方法

Also Published As

Publication number Publication date
US20200143010A1 (en) 2020-05-07
US10867110B2 (en) 2020-12-15
CN111142327B (zh) 2024-05-14
KR20200052487A (ko) 2020-05-15

Similar Documents

Publication Publication Date Title
CN109582995B (zh) 集成电路制造方法及其制造***
CN106468853B (zh) 觉知周围环境的opc
US6238824B1 (en) Method for designing and making photolithographic reticle, reticle, and photolithographic process
JP2002258463A (ja) フォトマスクパタン欠陥検査方法および微細図形パタンの検出方法
CN100578354C (zh) 修正光刻掩膜中缺陷的方法和装置
TWI742184B (zh) 目標最佳化方法
KR100845347B1 (ko) 복합 패터닝 방법 및 장치
US7376260B2 (en) Method for post-OPC multi layer overlay quality inspection
CN102117010B (zh) 一种光学邻近修正方法
US6800406B2 (en) Method of generating optical assist features for two-mask exposure lithography
US11686998B2 (en) Method for manufacturing a semiconductor device
US7930654B2 (en) System and method of correcting errors in SEM-measurements
CN111142327B (zh) 制造半导体器件的方法
US6374396B1 (en) Correction of field effects in photolithography
US8703364B2 (en) Method for repairing photomask
US6492078B1 (en) Correcting method of exposure pattern, exposure method, exposure system, photomask and semiconductor device
US9256120B2 (en) Method of performing optical proximity correction for preparing mask projected onto wafer by photolithography
US6844118B2 (en) Method and layout for high density reticle
KR100834234B1 (ko) 반도체 장치 제조용 마스크 패턴 결정 방법
JP2007199234A (ja) フォトマスクの設計方法及び設計装置
TWI230877B (en) Method of correcting optical proximity effects
US8283093B2 (en) Optical proximity correction process
US20020123866A1 (en) Optical proximity correction algorithm for pattern transfer
US20230259016A1 (en) System, method and program product for improving accuracy of photomask based compensation in flat panel display lithography
US7890912B2 (en) Treatment of trim photomask data for alternating phase shift lithography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant