KR20200046213A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20200046213A
KR20200046213A KR1020180126706A KR20180126706A KR20200046213A KR 20200046213 A KR20200046213 A KR 20200046213A KR 1020180126706 A KR1020180126706 A KR 1020180126706A KR 20180126706 A KR20180126706 A KR 20180126706A KR 20200046213 A KR20200046213 A KR 20200046213A
Authority
KR
South Korea
Prior art keywords
transistor
insulating layer
semiconductor member
electrode
light emitting
Prior art date
Application number
KR1020180126706A
Other languages
English (en)
Inventor
손경석
김명화
김재범
이승준
이승헌
임준형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180126706A priority Critical patent/KR20200046213A/ko
Priority to US16/562,384 priority patent/US11114521B2/en
Priority to EP19202865.2A priority patent/EP3644364A1/en
Priority to CN201911004172.5A priority patent/CN111092103A/zh
Publication of KR20200046213A publication Critical patent/KR20200046213A/ko
Priority to US17/344,860 priority patent/US11653541B2/en
Priority to US18/135,550 priority patent/US20230255077A1/en

Links

Images

Classifications

    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H01L27/3213—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 기판 및 상기 기판의 표시 영역에 위치하는 복수의 화소를 포함한다. 각각의 화소는 제1 트랜지스터, 상기 제1 트랜지스터와 연결된 제2 트랜지스터, 상기 제1 트랜지스터와 연결된 제3 트랜지스터, 그리고 상기 제1 트랜지스터 또는 상기 제3 트랜지스터와 연결된 발광 소자를 포함한다. 상기 제1 트랜지스터는 산화물 반도체를 포함하는 제1 반도체 부재 및 상기 제1 반도체 부재와 상기 기판 사이에 위치하는 게이트 전극을 포함하고, 상기 제2 트랜지스터는 산화물 반도체를 포함하는 제2 반도체 부재 및 상기 제2 반도체 부재 위에 위치하는 게이트 전극을 포함하고, 상기 제3 트랜지스터는 규소를 포함하는 제3 반도체 부재를 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 발광층을 포함하며, 한 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기 발광 표시 장치는 캐소드, 애노드 및 발광층으로 이루어진 유기 발광 다이오드를 포함하는 화소들을 포함하며, 각각의 화소는 유기 발광 다이오드를 구동하기 위한 트랜지스터들과 축전기를 포함한다.
트랜지스터는 게이트 전극, 소스 전극, 드레인 전극 및 채널을 포함한다. 채널을 형성하는 반도체는 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체로는 규소(Si)가 많이 사용되고 있다. 규소는 결정 형태에 따라 비정질 규소 및 다결정 규소로 나누어지는데, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 트랜지스터를 제조하는데 한계가 있고, 다결정 규소는 전하 이동도가 높은 반면 규소를 결정화하는 단계가 요구되어 제조 비용 및 공정이 복잡하다. 최근에는, 비정질 규소보다 전자 이동도가 높고 온/오프 비율이 높으며 다결정 규소보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 트랜지스터에 대한 연구가 진행되고 있다.
실시예들은 소정의 특성들을 가진 트랜지스터들을 포함하는 표시 장치 및 그 제조 방법을 제공하는 것이다.
일 실시예에 따른 표시 장치는 기판 및 상기 기판의 표시 영역에 위치하는 복수의 화소를 포함한다. 각각의 화소는 제1 트랜지스터, 상기 제1 트랜지스터와 연결된 제2 트랜지스터, 상기 제1 트랜지스터와 연결된 제3 트랜지스터, 그리고 상기 제1 트랜지스터 또는 상기 제3 트랜지스터와 연결된 발광 소자를 포함한다. 상기 제1 트랜지스터는 산화물 반도체를 포함하는 제1 반도체 부재 및 상기 제1 반도체 부재와 상기 기판 사이에 위치하는 게이트 전극을 포함하고, 상기 제2 트랜지스터는 산화물 반도체를 포함하는 제2 반도체 부재 및 상기 제2 반도체 부재 위에 위치하는 게이트 전극을 포함하고, 상기 제3 트랜지스터는 규소를 포함하는 제3 반도체 부재를 포함한다.
상기 제1 트랜지스터는 상기 발광 소자와 연결되어 있고, 상기 제2 트랜지스터는 데이터 신호를 전달하는 데이터선과 연결되어 있고, 상기 제3 트랜지스터는 발광 제어 신호를 전달하는 발광 제어선과 연결되어 있다.
상기 제1 트랜지스터는 상기 제1 반도체 부재 위에 위치하는 소스 전극 및 드레인 전극을 포함할 수 있고, 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 각각의 하부면과 상기 제2 트랜지스터의 상기 게이트 전극의 하부면이 동일한 절연층과 접촉할 수 있다.
상기 발광 소자는 상기 제1 트랜지스터의 상기 드레인 전극과 연결되어 있을 수 있다.
상기 표시 장치는 상기 기판 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하는 제2 절연층, 그리고 상기 제2 절연층 위에 위치하는 제3 절연층을 더 포함할 수 있다. 상기 제3 트랜지스터는 상기 기판과 상기 제1 절연층 사이에 위치하는 상기 제3 반도체 부재 및 상기 제1 절연층과 상기 제2 절연층 사이에 위치하는 게이트 전극을 포함할 수 있고, 상기 제1 반도체 부재 및 상기 제2 반도체 부재 각각의 하부면이 상기 제3 절연층과 접촉할 수 있다.
상기 표시 장치는 상기 제3 절연층 위에 위치하는 제4 절연층을 더 포함할 수 있다. 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극과 상기 제2 트랜지스터의 상기 게이트 전극은 상기 제3 절연층과 상기 제4 절연층 사이에 위치할 수 있다.
상기 표시 장치는 상기 제4 절연층에 형성된 접촉 구멍을 통해 상기 제1 트랜지스터의 상기 드레인 전극과 연결된 연결 부재, 그리고 상기 연결 부재 위에 위치하는 제5 절연층을 더 포함할 수 있다. 상기 발광 소자의 한 전극이 상기 제5 절연층에 형성된 접촉 구멍을 통해 상기 연결 부재에 연결되어 있을 수 있다.
상기 표시 장치는 상기 기판과 상기 제2 반도체 부재 사이에 상기 제2 반도체 부재와 중첩하는 광차단층을 더 포함할 수 있다.
상기 제1 트랜지스터 또는 상기 제3 트랜지스터는 구동 전압을 전달하는 구동 전압선과 연결될 수 있다.
상기 화소는 상기 제1 트랜지스터의 상기 게이트 전극과 상기 발광 소자 사이에 연결되어 있는 저장 축전기를 더 포함할 수 있다.
상기 화소는 상기 제1 트랜지스터와 연결된 제4 트랜지스터를 더 포함할 수 있다. 상기 제4 트랜지스터는 산화물 반도체를 포함하는 제4 반도체 부재 및 상기 제4 반도체 부재 위에 위치하는 게이트 전극을 포함할 수 있다.
상기 화소는 상기 발광 소자와 병렬 연결되어 있는 축전기를 더 포함할 수 있다.
상기 제1 트랜지스터는 상기 발광 소자와 상기 제3 트랜지스터 사이에 연결될 수 있다.
상기 발광 소자는 상기 제3 트랜지스터와 연결될 수 있다.
일 실시예에 따른 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 발광 소자를 포함하는 화소를 포함하는 표시 장치를 제조하는 방법은 기판 위에 상기 제3 트랜지스터의 제3 반도체 부재를 형성하는 단계, 상기 제3 반도체 부재 위에 제1 절연층을 형성하는 단계, 상기 제1 절연층 위에 상기 제3 트랜지스터의 게이트 전극을 형성하는 단계, 상기 제3 트랜지스터의 상기 게이트 전극 위에 제2 절연층을 형성하는 단계, 상기 제2 절연층 위에 상기 제1 트랜지스터의 게이트 전극을 형성하는 단계, 상기 제1 트랜지스터의 상기 게이트 전극 위에 제3 절연층을 형성하는 단계, 상기 제3 절연층 위에 상기 제1 트랜지스터의 제1 반도체 부재 및 상기 제2 트랜지스터의 제2 반도체 부재를 형성하는 단계, 그리고 상기 제1 트랜지스터의 상기 제1 반도체 부재 위에 상기 제1 트랜지스터의 소스 전극 및 드레인 전극을 형성하고, 이와 동시에 상기 제2 트랜지스터의 제2 반도체 부재 위에 상기 제2 트랜지스터의 게이트 전극을 형성하는 단계를 포함한다.
상기 제1 반도체 부재 및 상기 제2 반도체 부재는 산화물 반도체를 포함할 수 있고, 상기 제3 반도체 부재는 다결정 규소를 포함할 수 있다.
상기 방법은 상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극과 상기 제2 트랜지스터의 상기 게이트 전극 위에 제4 절연층을 형성하는 단계, 상기 제4 절연층 위에 상기 제4 절연층의 접촉 구멍을 통해 상기 제1 트랜지스터의 상기 드레인 전극과 연결되는 연결 부재를 형성하는 단계, 상기 연결 부재 위에 제5 절연층을 형성하는 단계, 그리고 상기 제5 절연층 위에 상기 제5 절연층의 접촉 구멍을 통해 상기 연결 부재에 연결되는 상기 발광 소자의 한 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제2 반도체 부재는 상기 제2 트랜지스터의 소스 전극 및 드레인 전극을 포함할 수 있고, 상기 제3 반도체 부재는 상기 제3 트랜지스터의 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 제4 절연층, 상기 제3 절연층, 상기 제2 절연층 및 상기 제1 절연층에 상기 제3 트랜지스터의 상기 소스 전극 또는 상기 드레인 전극과 중첩하는 접촉 구멍을 형성한 후, 상기 제4 절연층에 상기 제2 트랜지스터의 상기 소스 전극 또는 상기 드레인 전극과 중첩하는 접촉 구멍을 형성할 수 있다.
상기 방법은 상기 제1 반도체 부재 및 상기 제2 반도체 부재를 형성한 후 상기 제1 트랜지스터의 소스 전극 및 드레인 전극과 상기 제2 트랜지스터의 게이트 전극을 형성하기 전에, 상기 제2 반도체 부재 우에 상기 제2 트랜지스터의 게이트 전극과 중첩하는 절연체를 형성하는 단계를 더 포함할 수 있다.
상기 제1 트랜지스터는 구동 트랜지스터일 수 있고, 상기 제2 트랜지스터는 스위칭 트랜지스터일 수 있고, 상기 제3 트랜지스터는 발광 제어 트랜지스터일 수 있다. 상기 제1 트랜지스터는 상기 제2 트랜지스터 및 상기 제3 트랜지스터와 연결될 수 있고, 상기 발광 소자는 상기 제1 트랜지스터 또는 상기 제3 트랜지스터와 연결될 수 있다.
일 실시예에 따른 표시 장치는 기판 및 상기 기판의 표시 영역에 위치하는 복수의 화소를 포함한다. 각각의 화소는 바텀 게이트형 산화물 트랜지스터인 제1 트랜지스터, 상기 제1 트랜지스터와 연결되어 있으며, 바텀 게이트형 산화물 트랜지스터인 제2 트랜지스터, 상기 제1 트랜지스터와 연결되어 있으며, 규소 트랜지스터인 제3 트랜지스터, 그리고 상기 제1 트랜지스터 또는 상기 제3 트랜지스터와 연결된 발광 소자를 포함한다.
실시예들에 따르면, 스위칭 트랜지스터는 누설 전류가 작고 온/오프 비율이 높은 트랜지스터로 형성하고, 구동 트랜지스터는 히스테리시스(hysteresis)가 작고 구동 범위(driving range)가 넓은 트랜지스터로 형성하고, 발광 제어 트랜지스터는 전하 이동도가 높고 신뢰성이 높은 트랜지스터로 수 있다. 또한, 이러한 이종 트랜지스터들을 형성함에 있어서 마스크의 사용을 줄일 수 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1에 도시된 표시 장치에서 하나의 화소의 등가 회로도이다.
도 3은 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 4 내지 도 14는 도 3에 도시된 표시 장치의 제조 과정을 나타내는 공정 단면도이다.
도 15 및 도 16은 각각 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 17, 도 18 및 도 19는 각각 일 실시예 따른 표시 장치에서 하나의 화소의 등가 회로도이다.
첨부한 도면을 참고로 하여, 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기서 설명하는 실시예들로 한정되지 않는다.
명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 부여한다. 도면에서 여러 층 및 영역의 두께나 크기는 이들의 배치와 상대적 위치를 명확하게 나타내기 위해 확대하거나 축소하여 도시되어 있을 수 있다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
명세서에서 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서에서 "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도면에서, 방향을 나타내는데 사용되는 부호 x는 제1 방향이고, y는 제1 방향과 수직인 제2 방향이고, z는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
이제, 본 발명의 실시예들에 따른 표시 장치에 대하여 도면들을 참고로 하여 상세하게 설명한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1을 참고하면, 표시 장치는 표시 패널(10), 표시 패널(10)에 접합되어 있는 연성 인쇄 회로막(20), 그리고 집적회로 칩(30) 등을 포함하는 구동 장치를 포함한다.
표시 패널(10)은 영상이 표시되는 화면에 해당하는 표시 영역(display area)(DA), 그리고 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있는, 표시 영역(DA) 주변의 비표시 영역(non-display area)(NA)을 포함한다. 도 1에서 점선 사각형 안쪽과 바깥쪽이 각각 표시 영역(DA)과 비표시 영역(NA)에 해당한다.
표시 패널(10)의 표시 영역(DA)에는 화소들(PX)이 예컨대 행렬로 배치되어 있다. 표시 영역(DA)에는 스캔선들(게이트선들이라고도 함), 발광 제어선들, 데이터선들, 구동 전압선 같은 신호선들이 또한 배치되어 있다. 각각의 화소(PX)는 스캔선, 발광 제어선, 데이터선 및 구동 전압선과 연결되어, 이들 신호선으로부터 스캔 신호(게이트 신호라고도 함), 발광 제어 신호, 데이터 신호 및 구동 전압을 인가받을 수 있다.
표시 영역(DA)은 사용자의 접촉 또는 비접촉 터치를 감지하기 위한 터치 센서층을 포함할 수 있다. 모서리들이 둥근 사각형의 표시 영역(DA)이 도시되어 있지만, 표시 영역(DA)은 사각형 외의 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 패드들이 형성되어 있는 패드부(pad portion)(PP)가 위치한다. 패드부(PP)는 표시 패널(10)의 한 가장자리를 따라 제1 방향(x)으로 길게 위치할 수 있다. 패드부(PP)에는 연성 인쇄 회로막(20)이 접합(bonding)되어 있고, 연성 인쇄 회로막(20)의 패드들은 패드부(PP)의 패드들에 전기적으로 연결될 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치한다. 구동 장치는 데이터선들에 데이터 신호를 인가하는 데이터 구동부(data driver), 스캔선들에 스캔 신호를 인가하는 스캔 구동부(scan driver), 발광 제어선들에 발광 제어 신호를 인가하는 발광 구동부(emission driver), 그리고 데이터 구동부, 스캔 구동부 및 발광 구동부를 제어하는 신호 제어부(signal controller)를 포함할 수 있다. 스캔 구동부 및 발광 구동부는 표시 패널(10)에 집적되어 있을 수 있고, 표시 영역(DA)의 좌우 양측 또는 일측에 위치할 수 있다. 데이터 구동부 및 신호 제어부는 집적회로 칩(구동 IC 칩이라고도 함)(30)으로 제공될 수 있고, 집적회로 칩(30)은 표시 패널(10)의 비표시 영역(NA)에 실장될 수 있다. 집적회로 칩(30)은 표시 패널(10)에 연결될 수 있는 연성 인쇄 회로막 등에 실장되어 표시 패널(10)에 전기적으로 연결될 수도 있다.
표시 패널(10)은 벤딩 영역(bending region)(BR)을 포함할 수 있다. 벤딩 영역(BR)은 표시 영역(DA)과 패드부(PP) 사이의 비표시 영역(NA)에 위치할 수 있다. 벤딩 영역(BR)은 제1 방향(x)으로 표시 패널(10)을 가로질러 위치할 수 있다. 표시 패널(10)은 벤딩 영역(BR)에서 제1 방향(x)과 평행한 벤딩축을 중심으로 소정의 곡률 반경으로 벤딩될 수 있다. 표시 패널(10)이 전면 발광형(top emission type)인 경우, 벤딩 영역(BR)보다 표시 영역(DA)으로부터 멀리 있는 패드부(PP) 및 연성 인쇄 회로막(20)이 표시 패널(10)의 뒤쪽에 위치하도록 벤딩될 수 있다. 표시 장치가 적용되는 전자 장치에서 표시 패널(10)은 이와 같이 벤딩된 상태일 수 있다. 벤딩 영역(BR)은 하나의 벤딩축을 중심으로 벤딩될 수 있고, 벤딩 영역(BR)은 복수의 벤딩축을 중심으로 벤딩될 수도 있다. 도면에서 벤딩 영역(BR)이 비표시 영역(NA)에 위치하는 것으로 도시되어 있으나, 벤딩 영역(BR)은 표시 영역(DA)과 비표시 영역(NA)에 걸쳐 있거나, 표시 영역(DA)에 위치할 수도 있다.
도 2은 도 1에 도시된 표시 장치에서 하나의 화소의 등가 회로도이다.
도 2를 참고하면, 화소(PX)는 복수의 트랜지스터(T1, T2, T3), 저장 축전기(storage capacitor)(SC), 그리고 발광 소자(LD)를 포함한다. 화소(PX)에는 복수의 신호선(DL, GL, EL, DVL, CVL)이 연결되어 있다. 화소(PX)가 3개의 트랜지스터와 1개의 축전기로 이루어진 구조를 도시하고 있지만, 트랜지스터 및 축전기의 수는 다양하게 변경될 수 있다. 화소(PX)에 5개의 신호선이 연결되어 있는 구조를 도시하고 있지만, 신호선의 종류와 수는 다양하게 변형될 수 있다.
신호선(DL, GL, EL, DVL)은 데이터선(DL), 스캔선(GL), 발광 제어선(EL) 및 구동 전압선(DVL)을 포함할 수 있다. 스캔선(GL)은 제2 트랜지스터(T2)에 스캔 신호(GW)를 전달하고, 발광 제어선(EL)은 제3 트랜지스터(T3)에 발광 제어 신호(EM)을 전달할 수 있다. 데이터선(DL)은 데이터 신호(DS)를 전달하고, 구동 전압선(DVL)은 구동 전압(ELVDD)을 전달할 수 있다.
트랜지스터(T1, T2, T3)는 구동 트랜지스터인 제1 트랜지스터(T1), 스위칭 트랜지스터인 제2 트랜지스터(T2), 그리고 발광 트랜지스터인 제3 트랜지스터(T3)를 포함한다. 각각의 트랜지스터(T1, T2, T3)는 게이트 전극(G1, G2, G3), 소스 전극(S1, S2, S3) 및 드레인 전극(D1, D2, D3)을 포함하는 3단자 소자이다. 소스 전극과 드레인 전극은 고정된 것은 아니며, 트랜지스터의 3단자에서 게이트 전극을 제외한 2단자 중 하나는 소스 전극이고 다른 하나는 드레인 전극으로 불릴 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 저장 축전기(SC)의 제1 전극(E1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있고, 제1 트랜지스터(T1)의 소스 전극(S1)은 제3 트랜지스터(T3)의 드레인 전극(D3)과 연결되어 있고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 발광 소자(LD)의 애노드와 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)를 통해 전달되는 데이터 신호(DS)의 크기에 따라 달라지는 구동 전류(ID)를 발광 소자(LD)에 공급할 수 있고, 발광 소자(LD)는 구동 전류(ID)의 크기에 따라 달라지는 휘도로 발광할 수 있다. 따라서 화소(PX)는 데이터 신호(DS)의 크기에 따라 제1 트랜지스터(T1)를 통하여 흐르는 전류량을 조절함으로써 계조를 표시할 수 있다. 구동 전류(ID)는 제1 트랜지스터(T1)의 게이트 전극(G1)과 소스 전극(S1) 간의 전압인 게이트-소스 전압(VGS)과 연관될 수 있다. 즉, 제1 트랜지스터(T1)의 VGS가 클수록 구동 전류(ID)가 커질 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(GL)과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터선(DL)과 연결되어 있고, 제2 트랜지스터(T2)의 드레인 전극(D2)은 제1 트랜지스터(T1)의 게이트 전극(G1) 및 저장 축전기(SC)의 제1 전극(E1)과 연결되어 있다. 제2 트랜지스터(T2)는 스캔선(GL)을 통해 전달받은 스캔 신호(GW)에 따라 턴온되어, 데이터선(DL)을 통해 전달되는 데이터 신호(DS)를 제1 트랜지스터(T1)의 게이트 전극(G1) 및 저장 축전기(SC)의 제1 전극(E1)으로 전달하는 스위칭 동작을 수행할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 발광 제어선(EL)과 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 구동 전압선(DVL)과 연결되어 있고, 제3 트랜지스터(T3)의 드레인 전극(D3)은 제1 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있다. 제3 트랜지스터(T3)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(EM)에 따라 턴온되어, 제1 트랜지스터(T1)를 통해 전류가 흐르도록 제어할 수 있다. 제3 트랜지스터(T3)가 턴온되면 저장 축전기(SC)에 전달된 전압, 즉 저장 축전기(SC)에 충전된 데이터 신호(DS)의 크기에 따른 구동 전류(ID)가 발생하고, 구동 전류(ID)는 발광 소자(LD)로 공급되어 발광 소자(LD)가 발광한다.
저장 축전기(SC)의 제1 전극(E1)은 제1 트랜지스터(T1)의 게이트 전극(G1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있고, 저장 축전기(SC)의 제2 전극(E2)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 소자(LD)의 애노드와 연결되어 있다. 저장 축전기(SC)는 충전된 데이터 신호(DS)를 제1 트랜지스터(T1)에 계속 인가되어 발광 기간 동안 지속적으로 발광 소자(LD)를 발광시킬 수 있다. 발광 소자(LD)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선(CVL)과 연결될 수 있다.
제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 NMOS(n-channel metal oxide semiconductor) 트랜지스터이다. 제3 트랜지스터(T3)는 PMOS(p-channel metal oxide semiconductor) 트랜지스터이지만, NMOS 트랜지스터일 수도 있다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 반도체로서 산화물 반도체를 포함하는 트랜지스터(이하 "산화물 트랜지스터"라고 함)이다. 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물, 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합을 포함할 수 있다. 예컨대, 산화물 반도체는 산화아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO) 중 적어도 하나를 포함할 수 있다. 제1 트랜지스터(T1)는 바텀 게이트형 산화물 트랜지스터일 수 있고, 제2 트랜지스터(T2)는 탑 게이트형 산화물 트랜지스터일 수 있다. 제3 트랜지스터(T3)는 반도체로서 다결정 규소를 포함하는 트랜지스터(이하 "규소 트랜지스터"라고 함)일 수 있다.
일 실시예에 따르면, 히스테리시스가 작고 구동 범위가 넓은 바텀 게이트형 산화물 트랜지스터를 구동 트랜지스터로 사용한다. 또한, 누설 전류가 작고 온/오프 비율이 높은 탑 게이트형 산화물 트랜지스터를 스위칭 트랜지스터로 사용한다. 또한, 전하 이동도가 높은 규소 트랜지스터를 발광 제어 트랜지스터로 사용한다. 구동 범위가 크면 제1 트랜지스터(T1)의 게이트 전압(VG)의 크기를 변화시켜 발광 소자(LD)에서 방출되는 광의 계조를 더욱 세밀하게 제어할 수 있으므로, 표시 장치의 표시 품질을 향상시킬 수 있다. 누설 전류가 작으면, 저주파수 구동 시에도 플리커(flicker) 발생을 억제할 수 있으므로, 소비 전력을 줄일 수 있다. 또한, 구동 트랜지스터를 바텀 게이트형 산화물 트랜지스터로 형성할 경우, 산화물 반도체로 광이 입사되는 것을 게이트 전극이 차단할 수 있으므로, 구동 트랜지스터의 특성 저하, 예컨대 문턱 전압(Vth)이 이동하는 것을 억제할 수 있다. 발광 제어 트랜지스터는 상대적으로 긴 발광 기간 동안 턴온되어 안정적으로 전류를 흘려줘야 하므로, 신뢰성이 높은 규소 트랜지스터가 유리하다.
이제 도 3을 참고하여 일 실시예에 따른 표시 장치의 단면 구조에 대해 상세히 설명한다.
도 3은 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
표시 패널(10)은 기판(110) 및 그 위에 형성된 여러 층, 배선들, 소자들을 포함한다. 표시 패널(10)의 표시 영역(DA)에는 매우 많은 화소가 배치되어 있지만, 도면의 복잡화를 피하기 위해 하나의 화소만을 간략하게 도시하여 설명하기로 한다. 또한, 특별한 언급이 없더라도, 도 1 및 도 2를 함께 참고한다.
기판(110)은 도 1에 도시된 표시 패널(10)의 표시 영역(DA) 및 비표시 영역(NA)에 대응하는 표시 영역 및 비표시 영역을 포함한다. 기판(110)은 연성 기판(flexible substrate)일 수 있다. 기판(110)은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리카보네이트(polycarbonate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 같은 폴리머로 이루어질 수 있다. 기판(110)은 유리, 석영, 세라믹 등으로 이루어질 수도 있다.
기판(110) 위에는 외부에서 수분 등의 침투를 방지하기 위한 배리어층(111)이 위치한다. 배리어층(111)은 규소 산화물(SiOx), 규소 질화물(SiNx) 등의 무기 절연 물질을 포함할 수 있다.
배리어층(111) 위에는 버퍼층(120)이 위치한다. 버퍼층(120)은 다결정 규소를 형성하는 결정화 공정 시 기판(110)으로부터 확산될 수 있는 불순물을 차단하고 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다. 버퍼층(120)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(120) 위에는 제3 트랜지스터(T3)의 소스 전극(S3), 드레인 전극(D3) 및 채널(C3)을 포함하는 제3 반도체 부재(A3)가 위치할 수 있다. 제3 반도체 부재(A3)는 다결정 규소를 포함한다.
제3 반도체 부재(A3) 위에는 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있는 제1 절연층(140)이 위치한다. 제1 절연층(140)은 제1 게이트 절연층으로 불릴 수 있다.
제1 절연층(140) 위에는 제3 트랜지스터(T3)의 게이트 전극(G3)과 저장 축전기(SC)의 제2 전극(E2)을 포함하는 게이트 도전체가 위치한다. 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다. 발광 제어선(EL)은 게이트 전극(G3)과 동일한 층에 위치할 수 있다.
제1 절연층(140) 및 게이트 도전체 위에는 제2 절연층(141)이 위치한다. 제2 절연층(141)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있고, 제2 게이트 절연층으로 불릴 수 있다.
제2 절연층(141) 위에는 제1 트랜지스터(T1)의 게이트 전극(G1)이 위치한다. 게이트 전극(G1)은 저장 축전기(SC)의 제1 전극(E1)에 해당할 수 있다. 게이트 전극(G1)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다.
제2 절연층(141) 및 게이트 전극(G1) 위에는 제3 절연층(160)이 위치한다. 제3 절연층(160)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있고, 제1 층간 절연층으로 불릴 수 있다.
제3 절연층(160) 위에는 제1 트랜지스터(T1)의 제1 반도체 부재(A1) 및 제2 트랜지스터(T2)의 제2 반도체 부재(A2)가 위치한다. 제1 반도체 부재(A1)에서 소스 전극(S1) 및 드레인 전극(D1)에 의해 덮이지 않는 부분이 제1 트랜지스터(T1)의 채널(C1)을 형성할 수 있다. 제2 반도체 부재(A2)는 제2 트랜지스터(T2)의 소스 전극(S2), 드레인 전극(D2) 및 채널(C2)을 포함한다. 제1 반도체 부재(A1) 및 제2 반도체 부재(A2)는 산화물 반도체를 포함한다.
제1 반도체 부재(A1) 위에는 제1 트랜지스터(T1)의 소스 전극(S1) 및 드레인 전극(D1)이 위치하고, 제2 반도체 부재(A2) 위에는 절연체(142) 및 제2 트랜지스터(T2)의 게이트 전극(G2)이 순차적으로 위치한다. 절연체(142)는 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다. 제1 트랜지스터(T1)의 소스 전극(S1) 및 드레인 전극(D1)과 제2 트랜지스터(T2)의 게이트 전극(G2)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있고, 티타늄(Ti)/몰리브덴(Mo) 같은 다중층일 수 있다. 예컨대, 티타늄층을 형성할 경우, 제조 공정에서 수소 등의 불순물이 제1 반도체 부재(A1) 및 제2 반도체 부재(A2)로 침투하는 것을 방지할 수 있다. 스캔 신호(GW)를 전달하는 스캔선(GL)은 게이트 전극(G2)과 동일한 층에 위치할 수 있다.
채널(C1)을 포함하는 제1 반도체 부재(A1), 소스 전극(S1), 드레인 전극(D1) 및 게이트 전극(G1)은 제1 트랜지스터(T1)를 이룬다. 채널(C2), 소스 전극(S2) 및 드레인 전극(D2)을 포함하는 제2 반도체 부재(A2)와 게이트 전극(G2)은 제2 트랜지스터(T2)를 이룬다. 채널(C3), 소스 전극(S3) 및 드레인 전극(D3)을 포함하는 제3 반도체 부재(A3)와 게이트 전극(G3)은 제3 트랜지스터(T3)를 이룬다. 제1 트랜지스터(T1)는 바텀 게이트형 산화물 트랜지스터이고, 제2 트랜지스터(T2)는 탑 게이트형 산화물 트랜지스터이고, 제3 트랜지스터(T3)는 탑 게이트형 규소 트랜지스터이다.
탑 게이트형 산화물 트랜지스터인 제2 트랜지스터(T2)를 구동 트랜지스터로 사용할 경우 구동 범위가 좁아서 휘도 불균일로 인한 얼룩이 발생할 수 있다. 바텀 게이트형 산화물 트랜지스터인 제1 트랜지스터(T1)를 스위칭 트랜지스터로 사용할 경우, 절연체(142)보다 두꺼울 수 있는 제3 절연층(160)으로 인해 온 전류가 낮을 수 있고, 이를 개선하기 위해 트랜지스터의 폭을 증가시키면 고해상도 제품에 불리할 수 있다. 예컨대, 절연체(142)의 두께는 약 1000 옹스트롬 내지 약 2000 옹스트롬일 수 있고, 제3 절연층(160)의 두께는 약 3000 옹스트롬 이상일 수 있다. 일 실시예에 따르면, 제1 트랜지스터(T1)는 구동 트랜지스터로서 사용하여 구동 트랜지스터의 구동 범위를 넓게 할 수 있고, 제2 트랜지스터(T2)는 스위칭 트랜지스터로서 사용하여 스위칭 트랜지스터의 온/오프 비율을 증가시킬 수 있다. 또한, 전하 이동도가 높고 안정적인 제3 트랜지스터(T3)는 발광 제어 트랜지스터로 사용하여, 발광 소자(LD)의 발광을 위한 제3 트랜지스터(T3)의 턴온 시 구동 전압선(DVL)으로부터의 전류를 구동 트랜지스터인 제1 트랜지스터(T1)로 신뢰성 있게 흘려줄 수 있다. 제1 트랜지스터(T1)의 소스 전극(S1) 및 드레인 전극(D1)과 제2 트랜지스터(T2)의 게이트 전극(G2)을 동일층으로 형성함으로써 마스크 수 및 공정 단계를 줄일 수 있다.
소스 전극(S1), 드레인 전극(D1) 및 게이트 전극(G2) 위에는 제4 절연층(161)이 위치한다. 제4 절연층(161)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있고, 제2 층간 절연층으로 불릴 수 있다. 제4 절연층(161)은 게이트 전극(G2)의 측면은 물론, 절연체(142)의 측면을 덮고 있을 수 있다.
제4 절연층(161) 위에는 연결 부재들(CM1-CM6)이 위치한다. 연결 부재들(CM1-CM6)은 제4 절연층(161)에 형성된 접촉 구멍들(H1, H2)을 통해 제1 트랜지스터(T1)의 드레인 전극(D1) 및 소스 전극(S1)에 각각 연결되어 있는 연결 부재(CM1) 및 연결 부재(CM2), 제4 절연층(161)에 형성된 접촉 구멍들(H3, H4)을 통해 제2 트랜지스터(T2)의 드레인 전극(D2) 및 소스 전극(S2)에 각각 연결되어 있는 연결 부재(CM3) 및 연결 부재(CM4), 그리고 제4 절연층(161), 제3 절연층(160), 제2 절연층(141) 및 제1 절연층(140)에 형성된 접촉 구멍들(H5, H6)을 통해 제3 트랜지스터(T3)의 드레인 전극(D3) 및 소스 전극(S3)에 각각 연결되어 있는 연결 부재(CM5) 및 연결 부재(CM6)를 포함할 수 있다.
연결 부재(CM1)는 저장 축전기(SC)의 제2 전극(E2)과 전기적으로 연결될 수 있고, 연결 부재(CM2)는 연결 부재(CM5)와 전기적으로 연결될 수 있다. 연결 부재(CM3)는 제1 트랜지스터(T1)의 게이트 전극(G1)과 전기적으로 연결될 수 있고, 연결 부재(CM4)는 데이터선(DL)과 전기적으로 연결될 수 있다. 연결 부재(CM6)는 구동 전압선(DVL)과 전기적으로 연결될 수 있다. 데이터선(DL) 및/또는 구동 전압선(DVL)은 연결 부재들(CM1-CM6)과 동일 층으로서 형성될 수 있다.
연결 부재들(CM1-CM6)은 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속이나 금속 합금을 포함할 수 있다. 연결 부재들(CM1-CM6)은 티타늄/알루미늄/티타늄(Ti/Al/Ti), 티타늄/구리/티타늄(Ti/Cu/Ti), 몰리브덴/알루미늄/티타늄(Mo/Al/Mo) 같은 다중층일 수 있다.
제4 절연층(161) 및 연결 부재들(CM1-CM6) 위에는 제5 절연층(180)이 위치한다. 제5 절연층(180)은 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 같은 유기 절연 물질을 포함할 수 있다. 제5 절연층(180)은 패시베이션층(passivation layer) 또는 평탄화층(planarization layer)으로 불릴 수 있다.
제5 절연층(180) 위에는 발광 소자(LD)의 화소 전극(PE)이 위치한다. 화소 전극(PE)은 제5 절연층(180) 형성된 접촉 구멍(H7)을 통해 제1 연결 부재(CM1)에 연결되어 있다. 제1 연결 부재(CM1)는 제1 트랜지스터(T1)의 드레인 전극(D1)에 연결되어 있으므로, 화소 전극(PE)은 드레인 전극(D1)에 전기적으로 연결될 수 있다. 화소 전극(PE)은 은(Ag), 니켈(Ni), 금(Au), 백금(Pt), 알루미늄(Al), 구리(Cu), 알루미늄네오듐(AlNd), 알루미늄니켈란타늄(AlNiLa) 등의 금속이나 금속 합금을 포함할 수 있다. 화소 전극(PE)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수도 있다. 화소 전극(PE)은 ITO/은(Ag)/ITO, ITO/알루미늄(Al) 같은 다중층일 수 있다.
제5 절연층(180) 위에는 화소 전극(PE)과 중첩하는 개구를 가지는 절연층(360)이 위치한다. 절연층(360)의 개구는 각각의 화소 영역을 정의할 수 있고, 화소 정의층(pixel definition layer)으로 불릴 수 있다. 절연층(360)은 유기 절연 물질을 포함할 수 있다.
화소 전극(PE) 위에는 발광층(LL)이 위치하고, 발광층(LL) 위에는 공통 전극(CE)이 위치한다. 발광층(LL)은 저분자 유기 물질 또는 고분자 유기 물질로 이루어진 유기 발광층일 수 있다. 공통 전극(CE)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 일함수가 낮은 금속으로 얇게 층을 형성함으로써 광 투과성을 가지도록 할 수 있다. 공통 전극(CE)은 ITO, IZO 같은 투명 도전 물질로 형성될 수도 있다.
각 화소(PX)의 화소 전극(PE), 발광층(LL) 및 공통 전극(CE)은 유기 발광 다이오드 같은 발광 소자(LD)를 이룬다. 화소 전극(PE)은 정공 주입 전극인 애노드일 수 있고, 공통 전극(CE)은 전자 주입 전극인 캐소드일 수 있다. 표시 장치의 구동 방법에 따라 화소 전극(PE)이 캐소드일 수 있고 공통 전극(CE)이 애노드일 수도 있다.
제2 전극(E2) 위에는 봉지층(400)이 위치한다. 봉지층(400)은 발광 소자(LD)를 밀봉하여 외부로부터 수분이나 산소가 침투하는 것을 방지할 수 있다. 봉지층(400)은 하나 이상의 무기층과 하나 이상의 유기층을 포함할 수 있다.
봉지층(400) 위에는 외광 반사를 줄이기 위한 편광층이 위치할 수 있고, 봉지층(400)과 편광층 사이에는 터치를 감지하기 위한 터치 전극들을 포함하는 터치 센서층이 위치할 수 있다.
무기 절연 물질을 포함함 수 있는 절연층인 배리어층(111), 버퍼층(120), 제1 절연층(140), 제2 절연층(141), 제3 절연층(160) 및 제4 절연층(161)은 벤딩 영역(BR)에서 제거될 수 있다. 무기 절연층은 벤딩 시 크랙에 취약하기 때문이다.
이하에서는 도 4 내지 14를 참고하여, 도 3에 도시된 것과 같은 단면 구조를 갖는 표시 장치를 제조하는 방법의 일 실시예에 대해 설명한다.
도 4를 참고하면, 기판(110) 위에 무기 절연 물질을 화학 기상 증착(CVD) 등으로 증착하여 배리어층(111) 및 버퍼층(120)을 형성한다. 이후, 버퍼층(120) 위에 비정질 규소를 CVD 등으로 증착하여 비정질 규소층을 형성하고, 비정질 규소층을 결정화하여 다결정 규소층을 형성하고, 제1 마스크를 사용하는 포토리소그래피(photolithography) 공정으로 다결정 규소층을 패터닝하여, 제3 반도체 부재(A3)를 형성한다.
도 5를 참고하면, 무기 절연 물질을 증착하여 제1 절연층(140)을 형성한다. 이어서, 제1 절연층(140) 위에 금속 등의 도전 물질을 스퍼터링 등으로 증착하여 도전층을 형성하고, 제2 마스크를 사용하는 포토리소그래피 공정으로 도전층을 패터닝하여 제3 트랜지스터(T3)의 게이트 전극(G3) 및 저장 축전기(SC)의 제2 전극(E2)을 형성한다. 발광 제어선(EL)은 게이트 전극(G3)과 동일 공정에서 동일 재료로 형성될 수 있다. 그 다음, 게이트 전극(G3)을 마스크로 하여 제3 반도체 부재(A3)를 이온 도핑하고 활성화 처리하여 저저항의 소스 전극(S3)과 드레인 전극(D3)을 형성한다.
도 6을 참고하면, 무기 절연 물질을 증착하여 제2 절연층(141)을 형성한다. 제2 절연층(141) 위에 도전 물질을 증착하여 도전층을 형성하고, 제3 마스크를 사용하는 포토리소그래피 공정으로 도전층을 패터닝하여 제1 트랜지스터(T1)의 게이트 전극(G1)을 형성한다. 게이트 전극(G1)은 저장 축전기(SC)의 제1 전극(E1)에 해당할 수 있다.
도 7을 참고하면, 무기 절연 물질을 증착하여 제3 절연층(160)을 형성한다. 제3 절연층(160) 위에 산화물 반도체 물질을 CVD 등으로 증착하여 산화물 반도체층을 형성하고, 제4 마스크를 사용하는 포토리소그래피 공정으로 산화물 반도체층을 패터닝하여 제1 반도체 부재(A1) 및 제2 반도체 부재(A2)를 형성한다.
도 8을 참고하면, 무기 절연 물질을 증착하여 절연층을 형성하고, 제5 마스크를 사용하는 포토리소그래피 공정으로 패터닝하여 절연체(142)를 형성한다.
도 9를 참고하면, 도전 물질을 증착하여 도전층을 형성하고, 제6 마스크를 사용하는 포토리소그래피 공정으로 도전층을 패터닝하여 제1 트랜지스터(T1)의 소스 전극(S1) 및 드레인 전극(D1), 그리고 제2 트랜지스터(T2)의 게이트 전극(G2)을 형성한다. 스캔선(GL)은 게이트 전극(G2)과 동일 공정에서 동일 재료로 형성될 수 있다. 이어서, 절연체(142)에 의해 덮이지 않고 드러난 제2 반도체 부재(A2)를 처리하여 소스 전극(S2) 및 드레인 전극(D2)을 형성할 수 있다. 처리 방법으로는 플라즈마 처리 방법, 환원 분위기에서의 열처리 방법 등이 사용될 수 있다. 예컨대, 수소 가스 또는 불소 가스 분위기에서 플라즈마 처리가 수행될 수 있다. 이에 의해 절연체(142)에 의해 가려지지 않고 노출되는 제2 반도체 부재(A2)의 부분에 수소 또는 불소가 확산되어 해당 부분의 반도체가 도체화된다. 절연체(142)에 의해 덮인 제2 반도체 부재(A2)의 부분은 대부분 반도체 성질을 유지하여 채널(C2)을 형성한다. 플라즈마 처리 시 제1 반도체 부재(A1)가 영향을 받지 않도록, 플라즈마 처리는 마스크를 사용(예컨대, 제2 반도체 부재(A2)의 소스 전극(S2) 및 드레인 전극(D2)만 노출시키는 감광막 패턴을 형성함)하여 수행될 수 있다. 제2 반도체 부재(A2)를 도핑하여 소스 전극(S2) 및 드레인 전극(D2)을 형성하는 것은 도 8에 도시된 단계에서 절연체(142)의 형성 후 수행될 수도 있다.
도 10을 참고하면, 무기 절연 물질을 증착하여 제4 절연층(161)을 형성한다. 이어서, 제7 마스크를 사용하여 제1 내지 제4 절연층(140, 141, 160, 161)을 패터닝하여 제3 트랜지스터(T3)의 드레인 전극(D3) 및 소스 전극(S3)과 중첩하는 접촉 구멍들(H5, H6)을 형성한다. 이때, 동일 마스크를 사용하여 제4 절연층(161)을 패터닝하여 제1 트랜지스터(T1)의 드레인 전극(D1) 및 소스 전극(S1)과 중첩하는 접촉 구멍들(H1, H2)을 형성할 수 있다. 또한, 벤딩 영역(BR)에서 제1 내지 제4 절연층(140, 141, 160, 161)을 제거할 수 있다. 접촉 구멍들(H5, H6)을 형성한 후, 제3 반도체 부재(A3)의 표면에 형성되어 있던 산화막을 에천트를 사용하여 제거할 수 있다.
도 11을 참고하면, 제8 마스크를 사용하는 포토리소그래피 공정으로 제4 절연층(161)을 패터닝하여 제2 트랜지스터(T2)의 드레인 전극(D2) 및 소스 전극(S2)과 중첩하는 접촉 구멍들(H3, H4)을 형성한다. 이때, 벤딩 영역(BR)에서 배리어층(111) 및 버퍼층(120)을 제거할 수 있다. 접촉 구멍들(H3, H4)을 접촉 구멍들(H5, H6)과 함께 형성하지 않고 별개의 마스크를 사용하여 형성하는 이유는, 만약 접촉 구멍들(H3, H4, H5, H6)을 함께 형성하면 접촉 구멍들(H5, H6)을 통한 제3 반도체 부재(A3) 표면의 산화막 제거 시 에천트가 접촉 구멍들(H3, H4)을 통해 제2 반도체 부재(A2)를 식각하거나 손상시킬 수 있기 때문이다. 한편, 접촉 구멍들(H1, H2)을 접촉 구멍들(H5, H6)과 함께 형성하지 않고, 접촉 구멍들(H3, H4)과 형성할 수도 있다.
도 12를 참고하면, 제4 절연층(161) 위에 도전 물질을 증착하여 도전층을 형성하고, 제9 마스크를 사용하는 포토리소그래피 공정으로 도전층을 패터닝하여 제1 내지 제3 트랜지스터(T1, T2, T3)의 소스 전극들(S1, S2, S3) 및 드레인 전극들(D1, D2, D3)에 연결된 연결 부재들(CM1-CM6)을 형성한다. 이때, 연결 부재(CM2)와 연결 부재(CM5)는 서로 연결되게 형성될 수 있다. 데이터선(DL) 및 또는 구동 전압선(DVL)은 연결 부재들(CM1-CM6)과 동일 공정에서 동일 재료로 형성될 수 있다. 연결 부재(CM4)는 데이터선(DL)의 부분일 수 있고, 연결 부재(CM6)는 구동 전압선(DVL)의 부분일 수 있다.
도 13을 참고하면, 유기 절연 물질을 증착하여 제5 절연층(180)을 형성하고, 제10 마스크를 사용하여 제5 절연층(180)을 패터닝하여 연결 부재(CM1)와 중첩하는 접촉 구멍(H7)을 형성한다.
도 14를 참고하면, 제5 절연층(180) 위에 도전 물질을 증착하여 도전층을 형성하고, 제11 마스크를 사용하는 포토리소그래피 공정으로 도전층을 패터닝하여 화소 전극(PE)을 형성한다. 화소 전극(PE)은 접촉 구멍(H7)을 통해 연결 부재(CM1)에 연결되어 있다.
다음 공정으로, 전술한 도 3을 참고하면, 화소 전극(PE) 위에 유기 절연 물질을 증착하여 절연층(360)을 형성하고, 제12 마스크를 사용하여 절연층(360)을 패터닝하여 화소 전극(PE)과 중첩하는 개구를 형성한다. 이어서, 발광층(LL) 및 공통 전극(CE)을 형성하고, 봉지층(400)을 형성하여, 도 3에 도시된 표시 장치를 제조할 수 있다. 발광층(LL)은 미세 금속 마스크를 사용하여 형성될 수 있다.
도 15 및 도 16은 각각 일 실시예에 따른 표시 장치의 개략적인 단면도이다. 도 15 및 도 16의 실시예들을 전술한 도 3의 실시예와 차이점을 위주로 설명하고, 동일한 구성이 대해서는 설명을 생략하거나 간략하게 한다.
도 15를 참고하면, 제5 절연층(180) 위에 구동 전압선(DVL)이 위치하고, 구동 전압선(DVL) 위로 제6 절연층(181)이 위치한다. 구동 전압선(DVL)은 제5 절연층(180)에 형성된 접촉 구멍(H8)을 통해 제3 트랜지스터(T3)의 소스 전극(S3)에 연결될 수 있다. 화소 전극(PE)과 연결 부재(CM1)의 전기적 연결을 위해, 제5 절연층(180) 위에는 연결 부재(CM7)가 제5 절연층(180)에 형성된 접촉 구멍(H7)을 통해 연결 부재(CM1)에 연결되어 있고, 화소 전극(PE)은 제6 절연층(181)에 형성된 접촉 구멍(H9)을 통해 연결 부재(CM7)에 연결되어 있다.
이와 같이 구동 전압선(DVL)을 형성하면, 예컨대 연결 부재들(CM1-CM6)과 동일층에 위치하는 데이터선(DL)과 중첩하게 형성할 수 있으므로, 표시 장치에서 배선들이 차지하는 영역을 줄일 수 있고, 이에 따라 표시 장치의 해상도를 증가시킬 수 있다. 연결 부재들(CM1-CM6)과 동일층에 구동 전압선(DVL)을 또한 형성하는 경우에는 구동 전압선(DVL)을 서로 다른 층의 2개의 배선으로 형성할 수 있으므로, 구동 전압선(DVL)의 저항을 줄일 수 있다. 구동 전압선(DVL) 및 연결 부재(CM7)는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속이나 금속 합금을 포함할 수 있고, 다중층일 수 있다. 제6 절연층(181)은 유기 절연 물질을 포함할 수 있다.
도 16을 참고하면, 제2 트랜지스터(T2)의 제2 반도체 부재(A2) 아래에 이와 중첩하는 광차단층(LB)이 위치한다. 제2 트랜지스터(T2)는 탑 게이트형 트랜지스터이므로, 표시 패널(10)의 하부에서 입사하는 광을 게이트 전극(G2)으로 차단할 수 없다. 광차단층(LB)을 형성함으로써 제2 반도체 부재(A2), 특히 채널(C2)에 외부 광이 도달하는 것을 막아 제2 반도체 부재(A2)의 특성 저하를 막고 제2 트랜지스터(T2)의 누설 전류를 제어할 수 있다.
광차단층(LB)은 도시된 것과 같이 제2 절연층(141)과 제3 절연층(160) 사이에 위치할 수 있다. 이 경우, 광차단층(LB)은 제1 트랜지스터(T1)의 게이트 전극(G1)과 동일 공정에서 동일 재료로 형성될 수 있다. 이와 달리, 광차단층(LB)은 제1 절연층(140)과 제2 절연층(141) 사이에 위치할 수 있으며, 이 경우, 광차단층(LB)은 제3 트랜지스터(T3)의 게이트 전극(G3)과 동일 공정에서 동일 재료로 형성될 수 있다. 어느 경우든 광차단층(LB)의 형성을 위한 마스크의 추가를 요하지 않는다.
도 17, 도 18 및 도 19는 각각 일 실시예 따른 표시 장치에서 하나의 화소의 등가 회로도이다. 도 17, 도 18 및 도 19의 실시예들을 전술한 도 2의 실시예와 차이점을 위주로 설명하고, 동일한 구성이 대해서는 설명을 생략하거나 간략하게 한다.
도 17을 참고하면, 발광 제어 트랜지스터인 제3 트랜지스터(T3)의 연결에서 도 2의 실시예와 차이가 있다. 구체적으로, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 발광 소자(LD) 사이에 연결되어 있다. 이에 따라, 구동 트랜지스터인 제1 트랜지스터(T1)는 구동 전압선(DVL)과 연결된다. 데이터 신호(DS)에 따라 달라지는 제1 트랜지스터(T1)로부터의 구동 전류(ID)는 발광 제어 신호(EM)에 따라 제3 트랜지스터(T3)가 발광 기간 동안 턴온되면 발광 소자(LD)로 공급되고, 이에 따라 발광 소자(LD)가 소정의 계조를 표시하도록 발광 기간 동안 발광할 수 있다. 제1 내지 제3 트랜지스터들(T1, T2, T3)의 종류와 적층 구조는 도 2 및 도 3에 도시된 것과 동일할 수 있다.
도 18을 참고하면, 화소(PX)는 제1 트랜지스터(T1)의 드레인 전극(D1)에 연결된 제4 트랜지스터(T4)를 더 포함하는 점에서 도 2의 실시예와 차이가 있다. 제4 트랜지스터(T4)의 게이트 전극(G4)은 센싱 제어선(CL)과 연결되어 있고, 제4 트랜지스터(T4)의 소스 전극(S4)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 소자(LD)의 애노드와 연결되어 있고, 제4 트랜지스터(T4)의 드레인 전극(D4)은 센싱선(SL)과 연결되어 있다. 제4 트랜지스터(T4)는 화질 저하의 원인이 되는 제1 트랜지스터(T1)의 문턱 전압(Vth) 같은 특성을 센싱하기 위한 센싱 트랜지스터이다. 제4 트랜지스터는 센싱 제어선(CL)을 통해 전달받은 센싱 신호(SS)에 따라 턴온되어 제1 트랜지스터(T1)와 센싱선(SL)을 전기적으로 접속시키고, 센싱선(SL)과 연결된 센싱부는 센싱 기간 동안 제1 트랜지스터(T1)의 특성 정보를 센싱할 수 있다. 센싱 기간 동안 제4 트랜지스터(T4)를 통해 센싱한 특성 정보를 반영하여 보상된 데이터 신호를 생성함으로써, 화소(PX)마다 다를 수 있는 제1 트랜지스터(T1)의 특성 편차를 외부적으로 보상할 수 있다.
제4 트랜지스터(T4)는 산화물 트랜지스터일 수 있고, 도 3에 도시된 제2 트랜지스터(T2)와 동일한 적층 구조를 가질 수 있다. 즉, 제4 트랜지스터(T4)는 산화물 반도체를 포함하는 제4 반도체 부재 및 상기 제4 반도체 부재 위에 위치하는 게이트 전극을 포함할 수 있다. 누설 전류가 작고 온/오프 비율이 높은 탑 게이트형 산화물 트랜지스터를 센싱 트랜지스터로 사용함으로써 센싱 정밀도를 높일 수 있다.
도 19를 참고하면, 화소(PX)는 발광 소자(LD)와 병렬 연결된 축전기(RC)를 포함하는 점에서 도 18의 실시예와 차이가 있다. 축전기(RC)의 한 전극은 발광 소자(LD)의 애노드와 연결되어 있고, 축전기(RC)의 다른 전극은 발광 소자(LD)의 캐소드와 연결되어 있다. 이러한 축전기(RC)는 애노드의 전압을 유지하는 기능을 강화할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
140: 제1 절연층
141: 제2 절연층
160: 제3 절연층
161: 제4 절연층
180: 제5 절연층
181: 제6 절연층
A1: 제1 반도체 부재
A2: 제2 반도체 부재
A3: 제3 반도체 부재
C1, C2, C3: 채널
CM1, CM2, CM3, CM4, CM5, CM6, CM7: 연결 부재
D1, D2, D3: 드레인 전극
G1, G2, G3: 게이트 전극
S1, S2, S3: 소스 전극
SC: 저장 축전기
CS: 저장 축전기
T1, T2, T3: 트랜지스터

Claims (30)

  1. 기판 및 상기 기판의 표시 영역에 위치하는 복수의 화소를 포함하며,
    각각의 화소는
    제1 트랜지스터,
    상기 제1 트랜지스터와 연결된 제2 트랜지스터,
    상기 제1 트랜지스터와 연결된 제3 트랜지스터, 그리고
    상기 제1 트랜지스터 또는 상기 제3 트랜지스터와 연결된 발광 소자를 포함하고,
    상기 제1 트랜지스터는 산화물 반도체를 포함하는 제1 반도체 부재 및 상기 제1 반도체 부재와 상기 기판 사이에 위치하는 게이트 전극을 포함하고, 상기 제2 트랜지스터는 산화물 반도체를 포함하는 제2 반도체 부재 및 상기 제2 반도체 부재 위에 위치하는 게이트 전극을 포함하고, 상기 제3 트랜지스터는 규소를 포함하는 제3 반도체 부재를 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 트랜지스터는 상기 발광 소자와 연결되어 있고, 상기 제2 트랜지스터는 데이터 신호를 전달하는 데이터선과 연결되어 있고, 상기 제3 트랜지스터는 발광 제어 신호를 전달하는 발광 제어선과 연결되어 있는 표시 장치.
  3. 제1항에서,
    상기 제1 트랜지스터는 상기 제1 반도체 부재 위에 위치하는 소스 전극 및 드레인 전극을 포함하고,
    상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 각각의 하부면과 상기 제2 트랜지스터의 상기 게이트 전극의 하부면이 동일한 절연층과 접촉하는 표시 장치.
  4. 제3항에서,
    상기 발광 소자는 상기 제1 트랜지스터의 상기 드레인 전극과 연결되어 있는 표시 장치.
  5. 제4항에서,
    상기 기판 위에 위치하는 제1 절연층,
    상기 제1 절연층 위에 위치하는 제2 절연층, 그리고
    상기 제2 절연층 위에 위치하는 제3 절연층을 더 포함하며,
    상기 제3 트랜지스터는 상기 기판과 상기 제1 절연층 사이에 위치하는 상기 제3 반도체 부재 및 상기 제1 절연층과 상기 제2 절연층 사이에 위치하는 게이트 전극을 포함하고,
    상기 제1 반도체 부재 및 상기 제2 반도체 부재 각각의 하부면이 상기 제3 절연층과 접촉하는 표시 장치.
  6. 제5항에서,
    상기 제3 절연층 위에 위치하는 제4 절연층을 더 포함하며,
    상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극과 상기 제2 트랜지스터의 상기 게이트 전극은 상기 제3 절연층과 상기 제4 절연층 사이에 위치하는 표시 장치.
  7. 제6항에서,
    상기 제4 절연층에 형성된 접촉 구멍을 통해 상기 제1 트랜지스터의 상기 드레인 전극과 연결된 연결 부재, 그리고
    상기 연결 부재 위에 위치하는 제5 절연층을 더 포함하며,
    상기 발광 소자의 한 전극이 상기 제5 절연층에 형성된 접촉 구멍을 통해 상기 연결 부재에 연결되어 있는 표시 장치.
  8. 제3항에서,
    상기 기판과 상기 제2 반도체 부재 사이에 상기 제2 반도체 부재와 중첩하는 광차단층을 더 포함하는 표시 장치.
  9. 제1항에서,
    상기 제1 트랜지스터 또는 상기 제3 트랜지스터는 구동 전압을 전달하는 구동 전압선과 연결되어 있는 표시 장치.
  10. 제9항에서,
    상기 화소는 상기 제1 트랜지스터의 상기 게이트 전극과 상기 발광 소자 사이에 연결되어 있는 저장 축전기를 더 포함하는 표시 장치.
  11. 제10항에서,
    상기 화소는 상기 제1 트랜지스터와 연결된 제4 트랜지스터를 더 포함하며,
    상기 제4 트랜지스터는 산화물 반도체를 포함하는 제4 반도체 부재 및 상기 제4 반도체 부재 위에 위치하는 게이트 전극을 포함하는 표시 장치.
  12. 제10항에서,
    상기 발광 소자와 병렬 연결되어 있는 축전기를 더 포함하는 표시 장치.
  13. 제1항에서,
    상기 제1 트랜지스터는 상기 발광 소자와 상기 제3 트랜지스터 사이에 연결되어 있는 표시 장치.
  14. 제1항에서,
    상기 발광 소자는 상기 제3 트랜지스터와 연결되어 있는 표시 장치.
  15. 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 발광 소자를 포함하는 화소를 포함하는 표시 장치를 제조하는 방법으로서,
    기판 위에 상기 제3 트랜지스터의 제3 반도체 부재를 형성하는 단계,
    상기 제3 반도체 부재 위에 제1 절연층을 형성하는 단계,
    상기 제1 절연층 위에 상기 제3 트랜지스터의 게이트 전극을 형성하는 단계,
    상기 제3 트랜지스터의 상기 게이트 전극 위에 제2 절연층을 형성하는 단계,
    상기 제2 절연층 위에 상기 제1 트랜지스터의 게이트 전극을 형성하는 단계,
    상기 제1 트랜지스터의 상기 게이트 전극 위에 제3 절연층을 형성하는 단계,
    상기 제3 절연층 위에 상기 제1 트랜지스터의 제1 반도체 부재 및 상기 제2 트랜지스터의 제2 반도체 부재를 형성하는 단계, 그리고
    상기 제1 트랜지스터의 상기 제1 반도체 부재 위에 상기 제1 트랜지스터의 소스 전극 및 드레인 전극을 형성하고, 이와 동시에 상기 제2 트랜지스터의 제2 반도체 부재 위에 상기 제2 트랜지스터의 게이트 전극을 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 제1 반도체 부재 및 상기 제2 반도체 부재는 산화물 반도체를 포함하고, 상기 제3 반도체 부재는 다결정 규소를 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극과 상기 제2 트랜지스터의 상기 게이트 전극 위에 제4 절연층을 형성하는 단계,
    상기 제4 절연층 위에 상기 제4 절연층의 접촉 구멍을 통해 상기 제1 트랜지스터의 상기 드레인 전극과 연결되는 연결 부재를 형성하는 단계,
    상기 연결 부재 위에 제5 절연층을 형성하는 단계, 그리고
    상기 제5 절연층 위에 상기 제5 절연층의 접촉 구멍을 통해 상기 연결 부재에 연결되는 상기 발광 소자의 한 전극을 형성하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  18. 제16항에서,
    상기 제2 반도체 부재는 상기 제2 트랜지스터의 소스 전극 및 드레인 전극을 포함하고,
    상기 제3 반도체 부재는 상기 제3 트랜지스터의 소스 전극 및 드레인 전극을 포함하며,
    상기 제4 절연층, 상기 제3 절연층, 상기 제2 절연층 및 상기 제1 절연층에 상기 제3 트랜지스터의 상기 소스 전극 또는 상기 드레인 전극과 중첩하는 접촉 구멍을 형성한 후, 상기 제4 절연층에 상기 제2 트랜지스터의 상기 소스 전극 또는 상기 드레인 전극과 중첩하는 접촉 구멍을 형성하는 표시 장치의 제조 방법.
  19. 제15항에서,
    상기 제1 반도체 부재 및 상기 제2 반도체 부재를 형성한 후 상기 제1 트랜지스터의 소스 전극 및 드레인 전극과 상기 제2 트랜지스터의 게이트 전극을 형성하기 전에, 상기 제2 반도체 부재 우에 상기 제2 트랜지스터의 게이트 전극과 중첩하는 절연체를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  20. 제15항에서,
    상기 제1 트랜지스터는 구동 트랜지스터이고, 상기 제2 트랜지스터는 스위칭 트랜지스터이고, 상기 제3 트랜지스터는 발광 제어 트랜지스터이고,
    상기 제1 트랜지스터는 상기 제2 트랜지스터 및 상기 제3 트랜지스터와 연결되어 있고, 상기 발광 소자는 상기 제1 트랜지스터 또는 상기 제3 트랜지스터와 연결되어 있는 표시 장치의 제조 방법.
  21. 기판 및 상기 기판의 표시 영역에 위치하는 복수의 화소를 포함하며,
    각각의 화소는
    바텀 게이트형 산화물 트랜지스터인 제1 트랜지스터,
    상기 제1 트랜지스터와 연결되어 있으며, 바텀 게이트형 산화물 트랜지스터인 제2 트랜지스터,
    상기 제1 트랜지스터와 연결되어 있으며, 규소 트랜지스터인 제3 트랜지스터, 그리고
    상기 제1 트랜지스터 또는 상기 제3 트랜지스터와 연결된 발광 소자
    를 포함하는 표시 장치.
  22. 제21항에서,
    상기 제1 트랜지스터는 구동 트랜지스터이고, 상기 제2 트랜지스터는 스위칭 트랜지스터이고, 상기 제3 트랜지스터는 발광 제어 트랜지스터인 표시 장치.
  23. 제21항에서,
    상기 제1 트랜지스터는 제1 반도체 부재 및 상기 제1 반도체 부재와 상기 기판 사이에 위치하는 게이트 전극을 포함하고,
    상기 제2 트랜지스터는 제2 반도체 부재 및 상기 제2 반도체 부재 위에 위치하는 게이트 전극을 포함하는 표시 장치.
  24. 제23항에서,
    상기 제1 트랜지스터는 상기 제1 반도체 부재 위에 위치하는 소스 전극 및 드레인 전극을 포함하고,
    상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극과 상기 제2 트랜지스터의 상기 게이트 전극이 동일 층으로서 위치하는 표시 장치.
  25. 제24항에서,
    상기 기판 위에 위치하는 제1 절연층,
    상기 제1 절연층 위에 위치하는 제2 절연층, 그리고
    상기 제2 절연층 위에 위치하는 제3 절연층을 더 포함하며,
    상기 제3 트랜지스터는 상기 기판과 상기 제1 절연층 사이에 위치하는 제3 반도체 부재 및 상기 제1 절연층과 상기 제2 절연층 사이에 위치하는 게이트 전극을 포함하고,
    상기 제1 반도체 부재 및 상기 제2 반도체 부재는 상기 제3 절연층 위에 위치하는 표시 장치.
  26. 제25항에서,
    상기 제3 절연층 위에 위치하는 제4 절연층을 더 포함하며,
    상기 제1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극과 상기 제2 트랜지스터의 상기 게이트 전극은 상기 제3 절연층과 상기 제4 절연층 사이에 위치하는 표시 장치.
  27. 제26항에서,
    상기 제4 절연층에 형성된 접촉 구멍을 통해 상기 제1 트랜지스터의 상기 드레인 전극과 연결된 연결 부재, 그리고
    상기 연결 부재 위에 위치하는 제5 절연층을 더 포함하며,
    상기 발광 소자의 한 전극이 상기 제5 절연층에 형성된 접촉 구멍을 통해 상기 연결 부재에 연결되어 있는 표시 장치.
  28. 제21항에서,
    상기 제2 트랜지스터는 데이터선과 연결되어 있고,
    상기 제1 트랜지스터 또는 상기 제3 트랜지스터는 구동 전압선과 연결되어 있는 표시 장치.
  29. 제28항에서,
    상기 화소는 상기 제1 트랜지스터의 게이트 전극과 상기 발광 소자 사이에 연결되어 있는 저장 축전기를 더 포함하는 표시 장치.
  30. 제21항에서,
    상기 화소는 상기 제1 트랜지스터와 연결된 제4 트랜지스터를 더 포함하며,
    상기 제4 트랜지스터는 탑 게이트형 산화물 트랜지스터인 표시 장치.
KR1020180126706A 2018-10-23 2018-10-23 표시 장치 및 그 제조 방법 KR20200046213A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180126706A KR20200046213A (ko) 2018-10-23 2018-10-23 표시 장치 및 그 제조 방법
US16/562,384 US11114521B2 (en) 2018-10-23 2019-09-05 Display device and manufacturing method thereof
EP19202865.2A EP3644364A1 (en) 2018-10-23 2019-10-11 Display device
CN201911004172.5A CN111092103A (zh) 2018-10-23 2019-10-22 显示装置及其制造方法
US17/344,860 US11653541B2 (en) 2018-10-23 2021-06-10 Display device and manufacturing method thereof
US18/135,550 US20230255077A1 (en) 2018-10-23 2023-04-17 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180126706A KR20200046213A (ko) 2018-10-23 2018-10-23 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20200046213A true KR20200046213A (ko) 2020-05-07

Family

ID=68280910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180126706A KR20200046213A (ko) 2018-10-23 2018-10-23 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (3) US11114521B2 (ko)
EP (1) EP3644364A1 (ko)
KR (1) KR20200046213A (ko)
CN (1) CN111092103A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107410B2 (en) * 2019-08-15 2021-08-31 Hefei Boe Joint Technology Co., Ltd. Pixel circuit and method of controlling the same, display panel and display device
CN110634890B (zh) * 2019-10-11 2022-04-15 京东方科技集团股份有限公司 阵列基板、电子装置和阵列基板的制作方法
CN110828477A (zh) * 2019-10-28 2020-02-21 武汉华星光电技术有限公司 一种阵列基板、其制备方法及其显示面板
CN111063302A (zh) * 2019-12-17 2020-04-24 深圳市华星光电半导体显示技术有限公司 像素混合补偿电路及像素混合补偿方法
CN112071268B (zh) * 2020-08-12 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
TWI770750B (zh) * 2020-12-31 2022-07-11 友達光電股份有限公司 畫素陣列基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143924B1 (ko) 2013-07-12 2020-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US20170125452A1 (en) 2014-06-17 2017-05-04 Sharp Kabushiki Kaisha Semiconductor device
KR102291894B1 (ko) 2014-06-30 2021-08-20 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102389580B1 (ko) * 2016-01-04 2022-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치
US10141387B2 (en) * 2016-04-08 2018-11-27 Innolux Corporation Display device
US10763451B2 (en) 2016-09-01 2020-09-01 Innolux Corporation Display device
KR102636515B1 (ko) * 2017-01-06 2024-02-15 삼성디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
US11114521B2 (en) 2021-09-07
US11653541B2 (en) 2023-05-16
US20200127077A1 (en) 2020-04-23
US20230255077A1 (en) 2023-08-10
US20210305354A1 (en) 2021-09-30
EP3644364A1 (en) 2020-04-29
CN111092103A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US11289561B2 (en) Display apparatus including transistors
US8144086B2 (en) Organic light emitting display device
US11653541B2 (en) Display device and manufacturing method thereof
KR101962852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20200029103A (ko) 디스플레이 장치
US11342362B2 (en) Display device
US11495652B2 (en) Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
US8669700B2 (en) Organic light emitting diode display including source and drain electrodes separated from a gate electrode
US20230157089A1 (en) Display Apparatus
US11871627B2 (en) Display device having a lower pattern overlapping an active pattern
US12022710B2 (en) Organic light emitting display device
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
KR20210152101A (ko) 표시 장치
US20240215341A1 (en) Display panel, display device, and method for manufacturing display device
JP7500669B2 (ja) 酸化物半導体を含むディスプレイ装置
JP7499089B2 (ja) 表示装置
KR20240078798A (ko) 산화물 반도체를 포함하는 디스플레이 장치
KR20220088596A (ko) 표시 장치
US20220093650A1 (en) Display device
CN114519978A (zh) 显示装置
CN118263257A (en) Display panel, display device and method of manufacturing display device
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20210138826A (ko) 표시 장치 및 표시 장치의 제조 방법
CN117479606A (zh) 显示面板及显示装置
KR20200045100A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal