CN113129838A - 栅极驱动电路以及使用该栅极驱动电路的显示器件 - Google Patents

Abstract

提出了栅极驱动电路以及使用该栅极驱动电路的显示器件。该栅极驱动电路包括：Q节点控制器，Q节点控制器通过使用第一时钟、第二时钟、第三时钟和起始信号来生成Q节点的电压；QB节点控制器，QB节点控制器通过使用第二时钟和第三时钟来生成QB节点的电压；以及输出部，输出部包括上拉TFT和下拉TFT，输出部根据Q节点的电压和QB节点的电压来生成输出信号，输出信号包括与第一时钟的一部分同步的栅极接通电压的第一脉冲间隔。第二时钟从第一时钟延迟一个水平时段，并且第三时钟从第二时钟延迟一个水平时段；第一时钟、第二时钟和第三时钟具有三个水平时段的周期。

Description

栅极驱动电路以及使用该栅极驱动电路的显示器件

对相关申请的交叉引用

本申请要求于2019年12月30日提交的韩国专利申请第10-2019-0178577号的权益，该韩国专利申请的全部内容出于所有目的通过引用并入本文，如同在本文中完全阐述一样。

技术领域

本公开内容涉及生成交叠的扫描信号的栅极驱动电路以及使用该栅极驱动电路的显示器件。

背景技术

平板显示器件包括液晶显示器件(LCD)、电致发光显示器、场发射显示器(FED)、量子点显示器(QD)器件等。根据发光层的材料，电致发光显示器件被划分成无机发光显示器件和有机发光显示器件。有机发光显示器件的像素包括有机发光二极管(OLED)，有机发光二极管是通过发射OLED来自身发光以显示图像的发光元件。

包括OLED的有源矩阵型有机发光二极管显示面板具有响应速度高、发光效率高、亮度高和提供宽视角的优点。

在有机发光显示器件中，以矩阵形式设置包括OLED和驱动晶体管的像素，并且根据视频数据的灰度来控制在像素中实现的图像的亮度。根据施加在有机发光显示器件的栅电极与源电极之间的电压，驱动晶体管控制流过OLED的驱动电流。根据驱动电流来确定OLED的发射量，并且根据OLED的发射量来确定图像的亮度。

OLED和驱动晶体管的电特性具有劣化现象，其中发光效率随着时间流逝而降低，并且劣化的差异可能逐像素发生。当针对每个像素发生劣化的变化时，即使在将相同灰度的图像数据应用于像素的情况下，图像质量也会由于针对每个像素发射具有不同亮度的光而降低。

为了补偿像素之间的电特性(即，驱动晶体管的阈值电压或电子迁移率)的变化，可以应用对驱动晶体管的阈值电压和/或电子迁移率进行采样和补偿的内部补偿方法或外部补偿方法。

除了用于提供数据电压的驱动晶体管和开关晶体管之外，像素电路还包括由多个开关晶体管和电容器组成的补偿电路，其中可以提供多个扫描信号以对补偿电路进行驱动。

在扫描信号中，存在被提供有具有大于一个水平时段1H的长度的脉冲的扫描信号，并且当被提供给两个相邻显示线的像素时，这些扫描信号具有彼此交叠的脉冲间隔。

发明内容

本公开内容中公开的示例性实施方式考虑了这种情况，并且本公开内容的目的是提供一种通过使用小数目的时钟来生成其中脉冲间隔交叠的扫描信号的栅极驱动电路。

根据示例性实施方式的栅极驱动电路包括：Q节点控制器，Q节点控制器通过使用第一时钟、第二时钟、第三时钟和起始信号来生成Q节点的电压；QB节点控制器，QB节点控制器通过使用第二时钟和第三时钟来生成QB节点的电压；以及输出部，输出部包括上拉TFT和下拉TFT，输出部根据Q节点的电压和QB节点的电压来生成输出信号，输出信号包括与第一时钟的一部分同步的栅极接通电压的第一脉冲间隔。

第二时钟从第一时钟延迟一个水平时段，并且第三时钟从第二时钟延迟一个水平时段；第一时钟、第二时钟和第三时钟具有三个水平时段的周期；栅极接通电压间隔长于栅极关断电压间隔，并且栅极接通电压间隔短于两个水平时段；并且起始信号包括与第三时钟的一部分同步的第二脉冲间隔。

根据另一示例性实施方式的显示器件包括：显示面板，显示面板设置有布置在其上的多个像素，像素连接至数据线和栅极线以及数据线之一和栅极线之一；数据驱动电路，数据驱动电路用于通过数据线向像素提供数据电压；包括相关地连接的多个级的栅极驱动电路，栅极驱动电路用于通过栅极线向像素顺序地提供扫描信号，但是向两个相邻的显示线提供两个部分交叠的扫描信号；以及时序控制器，时序控制器用于控制数据驱动电路和栅极驱动电路以便通过显示面板显示图像数据。

所述多个级中的每个级包括：Q节点控制器，Q节点控制器通过使用第一时钟、第二时钟、第三时钟和起始信号来生成Q节点的电压；QB节点控制器，QB节点控制器通过使用第二时钟和第三时钟来生成QB节点的电压；以及输出部，输出部包括上拉TFT和下拉TFT，输出部根据Q节点的电压和QB节点的电压来生成扫描信号，扫描信号包括与第一时钟的一部分同步的栅极接通电压的第一脉冲间隔。第二时钟从第一时钟延迟一个水平时段，并且第三时钟从第二时钟延迟一个水平时段。第一时钟、第二时钟和第三时钟具有三个水平时段的周期。栅极接通电压间隔长于栅极关断电压间隔，并且栅极接通电压间隔短于两个水平时段。起始信号包括与第三时钟的一部分同步的第二脉冲间隔。

附图说明

附图被包括以提供对本发明的进一步理解并且并入本说明书中并构成本说明书的一部分，附图示出了本发明的实施方式，并且与说明书一起用于说明本发明的原理。在附图中：

图1是示出6T1C结构的像素电路的图，

图2是示出驱动图1的像素电路的控制信号的时序的图，

图3是示出有机发光显示器件为功能块的图，

图4是示出GIP电路的移位寄存器的配置的图，

图5是示出通过使用三个时钟来生成交叠的扫描信号的GIP电路的配置的图，

图6是示出驱动图5的GIP电路的输入信号以及主节点的输出波形的图，以及

图7是示出每个TFT的通/断时序和主节点的输出电平的图。

具体实施方式

在下文中，将参照附图详细描述优选示例性实施方式。

贯穿本公开内容，相同的附图标记是指基本上相同的部件。在下面的描述中，当确定与本公开内容的内容有关的已知功能或配置的详细描述可能不必要地模糊或干扰对内容的理解时，在本文将省略详细描述。

图1是示出6T1C结构的像素电路的图，并且图2是示出驱动图1的像素电路的控制信号的时序的图。

像素PXL可以包括OLED、驱动晶体管DT和内部补偿电路。像素PXL中包括的晶体管ST1至ST5以及DT可以被实现为PMOS型低温多晶硅(LTPS)TFT，从而确保期望的响应特性。例如，开关晶体管ST1至ST5中的至少一个开关晶体管利用在关断时具有良好漏电流特性的NMOS型氧化物TFT或PMOS型氧化物TFT来实现，并且其余的晶体管也可以利用具有良好响应特性的PMOS型LTPS TFT来实现。

OLED根据驱动晶体管DT的栅极与源极之间的电压Vgs发射具有受控的电流量的光。OLED的阳极电极连接至节点P4，并且OLED的阴极电极连接至低电位电源电压EVSS。在阳极电极与阴极电极之间设置有机化合物层。

有机化合物层可以包括：空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)，但不限于此。例如，发射不同颜色的两个或更多个有机化合物层可以根据串联结构进行堆叠。当电流流过OLED时，通过空穴传输层(HTL)的空穴和通过电子传输层(ETL)的电子移动至发射层(EML)以形成激子，并且因此发射层(EML)可以发射可见光。

驱动晶体管DT是根据栅极与源极之间的电压Vgs来控制流过OLED的电流的驱动元件。在驱动晶体管DT中，栅电极连接至节点P2，第一电极和第二电极中的一个电极连接至提供高电位电源电压EVDD的第一电源线，而另一个电极连接至节点P3。源电极连接至第一电源线而漏电极可以连接至节点P3。驱动晶体管DT的栅极与源极之间的电压Vgs是施加在节点P2与第一电源线之间的电压。

补偿电路用于对栅极与源极之间的电压Vgs进行采样，以对驱动晶体管DT的阈值电压的变化进行补偿，并且补偿电路可以包括第一开关晶体管至第五开关晶体管ST1至ST5以及存储电容器Cst。除了用于施加数据线14的数据电压Vdata的第一开关晶体管ST1之外，其余部分可以被称为补偿电路。

第一开关晶体管ST1连接在数据线14与节点P1之间并且根据第一扫描信号SCAN1进行开关。在第一开关晶体管ST1中，栅电极连接至施加了第一扫描信号SCAN1的第一栅极线15a，并且第一电极和第二电极中的一个电极连接至数据线14，而另一个电极连接至节点P1。

第二开关晶体管ST2连接在节点P2与节点P3之间并且根据第二扫描信号SCAN2进行开关。在第二开关晶体管ST2中，栅电极连接至施加了第二扫描信号SCAN2的第二栅极线15b，并且第一电极和第二电极中的一个电极连接至节点P3，而另一个电极连接至节点P2。

由于第二开关晶体管ST2的单个电极连接至驱动晶体管DT的栅电极，因此关断电流特性应当良好。因此，第二开关晶体管ST2可以被设计为双栅极结构，以便在关断时抑制漏电流。

在双栅极结构中，第一栅电极和第二栅电极彼此连接以具有相同的电位，并且沟道长度变得长于单栅极结构的沟道长度。随着沟道长度增大，电阻增大，并且在关断时漏电流减小，从而保证了操作的稳定性。然而，第二开关晶体管ST2可以利用单栅极结构来实现，并且在这种情况下，第二开关晶体管ST2可以利用氧化物TFT来实现。

第三开关晶体管ST3连接在节点P1与施加了参考电压Vref的参考线之间并且根据发射信号EM进行开关。在第三开关晶体管ST3中，栅电极连接至施加了发射信号EM的第三栅极线15c，并且第一电极和第二电极中的一个电极连接至节点P1，而另一个电极连接至参考线。

第四开关晶体管ST4连接在节点P3与作为OLED的阳极电极的节点P4之间并且根据发射信号EM进行开关。在第四开关晶体管ST4中，栅电极连接至施加了发射信号EM的第三栅极线15c，并且第一电极和第二电极中的一个电极连接至节点P3，而另一个电极连接至节点P4。

第五开关晶体管ST5连接在节点P4与参考线之间并且根据第二扫描信号SCAN2进行开关。在第五开关晶体管ST5中，栅电极连接至施加了第二扫描信号SCAN2的第二栅极线15b，并且第一电极和第二电极中的一个电极连接至节点P4，而另一个电极连接至参考线。

存储电容器Cst连接在节点P1与节点P2之间。

参照图2，每个像素PXL可以通过被划分成初始化时段ti、编程时段tp、保持时段th和发射时段te而被驱动。

在初始化时段ti中，将第二扫描信号SCAN2和发射信号EM作为其为接通电平的栅极低电压VGL输入，并且将第一扫描信号SCAN1作为其为关断电平的栅极高电压VGH输入。

在编程时段tp中，将第一扫描信号和第二扫描信号SCAN1和SCAN2作为其为接通电平的栅极低电压VGL输入，并且将发射信号EM作为其为关断电平的栅极高电压VGH输入。

在保持时段th中，将第一扫描信号和第二扫描信号SCAN1和SCAN2两者以及发射信号EM作为其为关断电平的栅极高电压VGH输入。

在发射时段te中，将第一扫描信号和第二扫描信号SCAN1和SCAN2作为其为接通电平的栅极高电压VGH输入，并且将发射信号EM作为其为接通电平的栅极低电压VGL输入。

初始化时段ti、编程时段tp和保持时段th可以在一个水平时段1H内完成。一个水平时段1H是针对显示线的初始化、编程和保持操作分配的时间。

在第二扫描信号SCAN2中，输出接通电平的脉冲间隔的长度对应于两个水平时段。在被提供至第n个显示线的像素的第二扫描信号SCAN2(n)和被提供至第(n+1)个显示线的像素的第二扫描信号SCAN2(n+1)中，输出接通电平的脉冲间隔交叠达一个水平时段。

在图2中，初始化时段ti被设置为短于一个水平时段1H，并且第二扫描信号SCAN2也可以被设置为短于两个水平时段。另外，在图2中尽管被设置为一个水平时段，但是保持时段th可以被设置为短于该时段。

在初始化时段ti中，响应于接通电平的第二扫描信号SCAN2而接通第二开关晶体管和第五开关晶体管ST2和ST5，并且响应于接通电平的发射信号EM而接通第三开关晶体管和第四开关晶体管ST3和ST4。因此，节点P1、P2、P3和P4都被初始化为参考电压Vref。该初始化操作要通过在编程操作之前将节点P1、P2、P3和P4的电位重置为特定值来增加内部补偿的可靠性。

参考电压Vref是比高电位电源电压EVDD低的电压并且被设置为接近低电位电源电压EVSS，以低于OLED的操作点电压Voled。因此，OLED在初始化时段ti中不发光。

在编程时段tp中，第二扫描信号SCAN2维持接通电平，并且第一扫描信号SCAN1也被改变为接通电平，使得第一开关晶体管、第二开关晶体管和第五开关晶体管ST1、ST2和ST5处于接通状态，并且发射信号EM被反转为关断电平，使得第三开关晶体管和第四开关晶体管ST3和ST4被关断。

由于电压(EVDD-Vref)——在初始化时段ti中设置的作为驱动晶体管DT的栅极与源极之间的电压——大于驱动晶体管DT的阈值电压Vth，因此驱动电流在编程时段tp期间流过驱动晶体管DT。此时，驱动晶体管DT的栅电极和漏电极通过第二开关晶体管ST2的接通而彼此连接，使得驱动晶体管DT被二极管连接并且驱动电流沿二极管连接路径通过第四开关晶体管ST4的关断来流动。驱动晶体管DT的阈值电压Vth通过沿二极管连接路径流动的驱动电流进行采样并且存储在节点P2和节点P3中。

在编程时段tp期间，节点P1与参考线之间的电流流动被第三开关晶体管ST3的关断阻止。然后，通过第一开关晶体管ST1的接通将向数据线14输出的数据电压Vdata施加至节点P1。

在编程时段tp期间，通过第五开关晶体管ST5的接通将参考电压Vref连续地施加至节点P4，并且OLED不发光。

在编程时段tp中，节点P1的电位被设置为数据电压Vdata，节点P2和节点P3的电位被设置为(EVDD-|Vth|)，并且节点P4的电位被设置为参考电压Vref。

在保持时段th中，第一扫描信号和第二扫描信号SCAN1和SCAN2从接通电平反转至关断电平，使得第一开关晶体管、第二开关晶体管和第五开关晶体管ST1、ST2和ST5被关断。另外，发射信号EM维持关断电平，使得第三开关晶体管和第四开关晶体管ST3和ST4维持关断状态。在保持时段th期间，通过第一开关晶体管至第五开关晶体管ST1至ST5的关断，第一节点至第四节点P1、P2、P3和P4都被浮置。

保持时段要通过使得其中将第一扫描信号和第二扫描信号SCAN1和SCAN2从关断电平改变为接通电平的反转时序提前于其中将发射信号EM从关断电平改变为接通电平的反转时序来增加操作的稳定性。当第一扫描信号和第二扫描信号SCAN1和SCAN2的反转时序与发射信号EM的反转时序相同时，或者当第一扫描信号和第二扫描信号SCAN1和SCAN2的反转时序比发射信号EM的反转时序晚时，阈值电压的采样操作变得不稳定，并且因此提供保持时段th以防止这种不稳定性。然而，可以省略保持时段th。

在发射时段te中，第一扫描信号和第二扫描信号SCAN1和SCAN2维持关断电平，使得第一开关晶体管、第二开关晶体管和第五开关晶体管ST1、ST2和ST5继续处于关断状态；并且将发射信号EM反转为接通电平，使得第三开关晶体管和第四开关晶体管ST3和ST4被接通。

在发射时段te中，通过第三开关晶体管T3的接通将参考电压Vref施加至节点P1，使得节点P1的电位从数据电压Vdata降低至参考电压Vref。

在发射时段te期间，节点P2被浮置并且通过存储电容器Cst耦合至节点P1，使得节点P1在发射时段te期间的电位变化量(Vdata-Vref)被施加至节点P2。结果，与前一保持时段th的(EVDD-|Vth|)相比，节点P2在发射时段te期间的电位降低了(Vdata-Vref)。换句话说，节点P2在发射时段te期间的电位变为(EVDD-|Vth|-Vdata+Vref)。

由此，设置能够补偿驱动晶体管DT的阈值电压Vth的变化的驱动晶体管DT的栅极-源极电压Vgs，并且如下面的式1所示，与栅极-源极电压Vgs对应的驱动电流Ioled流过驱动晶体管DT。

由于该驱动电流Ioled，节点P3的电位和节点P4的电位上升至OLED的操作点电压Voled，并且OLED被接通，并且因此，OLED通过驱动电流Ioled发光。

[式1]

Ioled＝K(Vgs-|Vth|)2

＝K(EVDD–{EVDD-|Vth|-Vdata+Vref}-|Vth|)2

＝K(Vdata–Vref)2

在式中，K是由驱动晶体管DT的迁移率、沟道比、寄生电容等确定的常数，并且Vth是驱动晶体管DT的阈值电压。

从式1可以看出，OLED的驱动电流Ioled不受高电位电源电压EVDD以及驱动晶体管DT的阈值电压Vth影响。

在本公开内容中，提出了栅极驱动电路，其中，当用于初始化像素和感测阈值电压的操作的扫描信号交叠地提供在相邻显示线上达一定时间段时，该栅极驱动电路利用小数目时钟和简单电路配置生成彼此交叠的扫描信号。

图3是示出有机发光显示器件为功能块的图。

显示器件可以包括显示面板10、时序控制器11、数据驱动电路12、栅极驱动电路13和电源16。

在其中在显示面板10上显示输入图像的屏幕上，沿列方向(或竖直方向或第二方向)设置的多个数据线14与沿行方向(或水平方向或第一方向)设置的多个栅极线15相交，并且像素PXL针对每个相交区域以矩阵形式设置以形成像素阵列。设置在显示面板10上的像素PXL可以包括图1所示的像素电路。

显示面板10还可以包括：第一电源线，用于向像素PXL提供像素驱动电压或高电位电源电压EVDD；第二电源线，用于向像素PXL提供低电位电源电压EVSS；以及参考线，用于向像素PXL提供参考电压Vref。第一电源线和第二电源线以及参考线连接至电源16。

可以在显示面板10的像素阵列上设置触摸传感器。可以使用单独的触摸传感器来感测触摸输入，或者可以通过像素来感测触摸输入。作为盒上型或附加型，触摸传感器设置在显示面板PXL的屏幕AA上，或者触摸传感器可以利用嵌入在像素阵列中的盒内型触摸传感器来实现。

在像素阵列中，设置在同一水平线上的像素PXL连接至数据线14中的任一个以及栅极线15A、15B和15C中的任一个(或更多个)，从而形成像素线或显示线。

响应于通过栅极线15施加的一个或更多个扫描信号，像素PXL电连接至数据线14以接收数据电压、感测驱动晶体管的阈值电压或初始化每个节点，并且可以允许OLED响应于通过栅极线15施加的发射信号而发光。设置在同一像素线上的像素PXL根据从同一栅极线15施加的扫描信号和发射信号同时操作。

用作分辨率参考的单位像素包括四个子像素，所述四个子像素包括针对红色的R子像素、针对绿色的G子像素、针对蓝色的B子像素和针对白色的W子像素。可替选地，单位像素可以包括三个子像素，所述三个子像素包括R子像素、G子像素和B子像素，但不限于此。下文中，在某些情况下，像素可以意味着子像素。

时序控制器11将从外部主***发送的图像数据RGB提供至数据驱动电路12。另外，时序控制器11从主***接收时序信号，比如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和点时钟DCLK，从而生成用于控制数据驱动电路12和栅极驱动电路13的操作时序的控制信号。控制信号包括：栅极控制信号GCS，其用于控制栅极驱动电路13的操作时序；以及数据控制信号DCS，其用于控制数据驱动电路12的操作时序。

数据驱动电路12基于数据控制信号DCS对从时序控制器11输入的数字视频数据RGB进行采样和锁存以转换为并行数据，根据伽码参考电压通过沟道转换为模拟数据电压，并且通过输出沟道和数据线14将数据电压提供至像素PXL。数据电压可以是与由像素表示的灰度对应的值。数据驱动电路12可以包括多个源极驱动器IC。

构成数据驱动电路12的每个源极驱动器IC可以包括移位寄存器、锁存器、电平移位器、DAC和缓冲器。移位寄存器将从时序控制器11输入时钟进行移位以顺序地输出用于采样的时钟。锁存器在从移位寄存器顺序输入的用于采样的时钟时序处对数字视频数据或像素数据进行采样和锁存，并且同时输出经采样的像素数据。电平移位器将从锁存器输入的像素数据的电压移位至DAC的输入电压范围。DAC基于伽玛补偿电压对来自电平移位器的像素数据进行转换并输出为数据电压。通过缓冲器将从DAC输出的数据电压提供至数据线14。

栅极驱动电路13基于栅极控制信号GCS生成一个或更多个栅极信号(或扫描信号)。例如，生成第一扫描信号SCAN1、第二扫描信号SCAN2和发射信号并向图1的像素输出。然而，在有效时段中，以行顺序的方式生成扫描信号和发射信号，以将其顺序地提供至连接至每个像素线的栅极线15。栅极线15的扫描信号和发射信号与数据线14的数据电压的提供同步。扫描信号和发射信号在栅极低电压VGL与栅极高电压VGH之间摆动。

栅极驱动电路13可以通过面板内栅极驱动IC(GIP)方法直接形成在显示面板10的基板的下部上，其中电平移位器安装在印刷电路板(PCB)上并且移位寄存器可以形成在显示面板10的基板的下部上。GIP电路可以形成在显示面板10的像素阵列外部的一个边缘上或者形成在显示面板10的像素阵列外部的两个边缘上。

GIP型栅极驱动电路13包括移位寄存器。

图4是示出GIP电路的移位寄存器配置的图，该移位寄存器生成图1的第二扫描信号SCAN2。移位寄存器包括彼此相关地连接的级SG(1)至SG(3)，如图4所示，其中图4中示出了三个连续的级，例如第一级至第三级。

针对每个级SG(1)至SG(3)，可以输入在栅极高电压VGH与栅极低电压VGL之间摆动的起始信号VST以及移位时钟CLK1至CLK3(下文中简称为时钟)等。

级SG(1)至SG(3)响应于起始信号VST开始输出第二扫描信号SCAN2，并且根据时钟CLK1至CLK3对输出进行移位。从级SG(1)至SG(3)顺序输出的第二扫描信号SCAN2被提供至栅极线15。

前级的一个或更多个扫描信号可以作为起始信号被输入至下级中的至少之一，并且也可以作为复位信号被输入至前级之一。所述级可以输出与扫描信号分开的进位信号，以作为控制信号提供给前一级或下一级。例如，进位信号可以作为起始信号被提供给下一级，或者作为复位信号被提供给前一级。

电源16通过使用DC至DC转换器来控制从主机提供的DC输入电压，以生成数据驱动电路12和栅极驱动电路13的操作所需的栅极低电压VGL和栅极高电压VGH，并且电源16还生成像素驱动电压EVDD、低电位电源电压EVSS和参考电压Vref等。参考电压Vref也可以称为初始化电压。

主***可以是移动设备、可穿戴设备、虚拟/增强现实设备等中的应用处理器(AP)。可替选地，主***可以是主板，比如电视***、机顶盒、导航***、个人计算机和家庭影院***，但不限于此。

图5是示出用于通过使用三个时钟来生成交叠的扫描信号的GIP电路的配置的图，且图6是示出驱动图5的GIP电路的输入信号和主节点的输出波形的图。图7是示出每个TFT的通/断时序和主节点的输出电平的图。

图5的电路对应于第一级SG(1)，从时序控制器11接收起始信号VST，并且提供要被提供至第一显示线的像素的第二扫描信号SCAN2(1)。

图5的GIP电路可以包括第一TFT至第十TFT T1至T10、第一电容器C1和第二电容器C2，其中所述部件中的每个部件可以大致划分成Q节点控制器、QB节点控制器和输出部。每个TFT可以利用p型MOSFET来实现。

Q节点控制器包括第一TFT至第四TFT T1至T4，QB节点控制器包括第五TFT至第八TFT T5至T8，并且输出部可以包括第九TFT T9、第十TFT T10、第一电容C1和第二电容C2。第九TFT T9和第十TFT T10分别对应于上拉TFT和下拉TFT。

如图6所示，时钟具有三个水平时段3H的周期，并且使用其中相位被移位一个水平时段1H的三相移位时钟。由于构成图5的GIP电路的TFT为p型，因此在时钟信号中，栅极低电压VGL对应于栅极接通电压，并且栅极高电压VGH对应于栅极关断电压。

在该时钟中，为栅极低电压VGL的栅极接通电压间隔长于为栅极高电压VGH的栅极关断电压间隔，并且短于两个水平时段2H。另外，在彼此相邻的两个时钟中，栅极关断电压间隔交叠的第一长度和栅极接通电压间隔交叠的第二长度都小于一个水平时段1H。第一长度与第二长度之和对应于一个水平时段，并且第二长度长于第一长度。换言之，第一长度被定义为其中两个时钟特别是相邻时钟(例如CLK1和CLK2、或CLK2和CLK3、或CLK3和CLK1)的栅极关断电压间隔交叠的时段。对应地，第二长度被定义为其中一个时钟与另一个时钟(例如CLK1和CLK2、或CLK2和CLK3、或CLK3和CLK1)的栅极关断电压间隔交叠的时段。第一长度可以对应于图6中的t2、t4、t6、t8和t10，并且第二长度可以对应于图6中的t1、t3、t5、t7和t9。

起始信号VST被输入，起始信号VST包括长于一个水平时段1H且短于两个水平时段2H的栅极接通电压脉冲，并且通过使第三时钟CLK3和栅极接通电压间隔同步来被输入至第一级SG1。

为了输出第一级的第二扫描信号SCAN2，Q节点控制器生成接通第九TFT T9所需的Q节点电压，其中，在其中第一级的第二扫描信号SCAN2还包括指示栅极接通电压的脉冲间隔和在该脉冲间隔之前和之后的预定时段的扫描时段期间，Q节点将变为栅极接通电压，并且在除扫描间隔之外的其余时段期间(即，在非扫描时段期间)，Q节点维持栅极关断电压。

Q节点控制器通过输入第一时钟、第二时钟和第三时钟CLK1、CLK2和CLK3、起始信号VST、栅极高电压VGH和QB节点的电压来生成Q节点电压。

在输出第二时钟和第三时钟CLK2和CLK3的栅极接通电压的情况下，响应于起始信号的栅极接通电压或前一级的输出信号(或前一级的进位信号)，Q节点利用栅极接通电压来被预充电，响应于第一时钟CLK1在该状态下的栅极接通电压，Q节点被自举，并且在接通第二时钟和第三时钟CLK2和CLK3的条件下，响应于起始信号的栅极关断电压或前一级的输出信号(或前一级的进位信号)，Q节点返回至栅极关断电压。

也就是说，在输出第二时钟和第三时钟CLK2和CLK3的栅极接通电压的条件下，Q节点控制器可以根据起始信号VST的电平将Q节点的电压从栅极关断电压改变为栅极接通电压，或者可以将Q节点的电压从栅极接通电压改变为栅极关断电压。

对于该操作，在第一TFT Tl中，栅电极连接至第二时钟CLK2，源电极和漏电极(或第一电极和第二电极)中的一个电极连接至起始信号(或前一级的输出信号)，而另一个电极连接至第一节点N1。在第二TFT T2中，栅电极连接至第三时钟CLK3，源电极和漏电极中的一个电极连接至第一节点N1，而另一个电极连接至Q节点。在第三TFT T3中，栅电极连接至第一时钟CLK1，源电极和漏电极中的一个电极连接至Q节点，而另一个电极连接至第二节点N2。在第四TFT T4中，栅电极连接至QB节点，源电极和漏电极中的一个电极连接至第二节点N2，而另一个电极连接至栅高电压VGH的输入端。

除了Q节点被自举期间的时段之外，QB节点控制器还生成该级输出所需的QB节点电压，以输出栅极关断电压。除了Q节点被自举期间的时段以及自举时段之前和之后的时段(即，其中两个时钟共享栅极关断电压的时段)之外，QB节点都维持栅极接通电压。

QB节点控制器通过输入第二时钟和第三时钟CLK2和CLK3、栅极低电压VGL和Q节点电压来生成QB节点电压。

当第二时钟和第三时钟CLK2和CLK3都输出栅极接通电压时，QB节点连接至栅极低电压VGL的输入端，以变为栅极低电压(即，栅极接通电压)。在这种状态下，只要Q节点的电位不改变，该值就维持不变。在这种状态下，当Q节点的电位改变时，该值在与Q节点的电位变化相反的方向上反转，从而变为栅极高电压。

也就是说，当第二时钟和第三时钟CLK2和CLK3是栅极接通电压时，QB节点控制器向QB节点输出栅极接通电压；当第三时钟CLK3是栅极接通电压并且Q节点是栅极接通电压时，QB节点控制器向QB节点输出栅极关断电压；以及当第三时钟CLK3是栅极关断电压时，QB节点控制器将QB节点维持在前一状态的电压处。

对于该操作，第五TFT T5的栅电极连接至第三时钟CLK3，源电极和漏电极中的一个电极连接至第二时钟CLK2，而另一个电极连接至第三节点N3。在第六TFT T6中，栅电极连接至Q节点，源电极和漏电极中的一个电极连接至第三节点N3，而另一个电极连接至QB节点。在第七TFT T7中，栅电极连接至第二时钟CLK2，源电极和漏电极中的一个电极连接至栅极低电压VGL的输入端，而另一个电极连接至第四节点N4。在第八TFT T8中，栅电极连接至第三时钟CLK3，源电极和漏电极中的一个电极连接至第四节点N4，而另一个电极连接至QB节点。

当Q节点被预充电有栅极低电压时，输出部响应于第一时钟CLK1的栅极低电压输出具有栅极低电压的输出信号(即，第二扫描信号SCAN2)，输出部根据Q节点的自举释放使输出信号输出栅极高电压并且根据QB节点的栅极低电压使输出信号维持栅极高电压。

输出部通过输入第一时钟CLK1、Q节点电压、QB节点电压和栅极高电压VGH来生成第二扫描信号SCAN2。

对于该操作，为上拉TFT的第九TFT T9的栅电极连接至Q节点，源电极和漏电极中的一个电极连接至第一时钟CLK1，而另一个电极连接至输出端。在为下拉TFT的第十TFTT10中，栅电极连接至QB节点，源电极和漏电极中的一个电极连接至输出端，而另一个电极连接至栅极高电压VGH的输入端。为自举电容器的第一电容器C1连接至第九TFT T9的栅电极以及输出端，并且第二电容器C2连接至第十TFT T10的栅电极和栅极高电压VGH的输入端。

图6是示出驱动图5的GIP电路的输入信号和主节点的输出波形的图，并且图7是示出每个TFT的通/断时序和主节点的输出电平的图。

图5的GIP电路的操作将以每个时段为单位来描述。

第一时段t1和第二时段t2对应于在为栅极接通电压的低电平处输入起始信号VST之前的时段。

第一时段t1是其中第一时钟CLK1和第二时钟CLK2共享为栅极接通电压的低电平的时段。其中两个时钟共享低电平的时段被设置为长于其中两个时钟共享为栅极关断电压的高电平的时段。

在第一时段t1中，起始信号VST是为栅极关断电压的高电平，并且第三个时钟是为栅极关断电压的高电平。因此，第一TFT、第三TFT和第七TFT T1、T3和T7被接通，并且第二TFT、第五TFT和第八TFT T2、T5和T8被关断，并且第一节点和第四节点N1和N4分别变为高电平和低电平。

此时，第三节点N3维持为前一状态的高电平，而QB节点维持为前一状态的低电平。第六TFT和第九TFT T6和T9被高电平Q节点关断，第四TFT和第十TFT T4和T10被低电平QB节点接通，第二节点N2和输出端输出高电平，并且Q节点还通过处于接通状态的第三TFT T3维持与第二节点N2相同的高电平。

第二时段t2是其中第一时钟CLK1从低电平改变为高电平的时段，使得第一时钟CLK1和第三时钟CLK3共享高电平，并且其中两个时钟共享高电平的第二时段t2被设置为短于其中两个时钟共享低电平的第一时段t1。

在第二时段t2中，起始信号VST处于高电平，并且第二时钟CLK2维持在低电平。因此，第一TFT和第七TFT T1和T7维持接通状态；第二TFT、第五TFT和第八TFT T2、T5和T8维持关断状态；第三TFT T3被关断；并且第一节点和第四节点N1和N4分别维持高电平和低电平。

此时，第三节点N3维持为前一状态的高电平，并且Q节点和QB节点也分别维持为前状态的高电平和低电平。第六TFT和第九TFT T6和T9通过高电平Q节点维持关断状态，并且第四TFT和第十TFT T4和T10由低电平QB节点接通，使得第二节点N2和输出端维持高电平。

第三时段t3是其中第三时钟CLK3从高电平改变为低电平的时段，使得第二时钟CLK2和第三时钟CLK3共享低电平，并且第一时钟CLK1和第三时钟CLK3长于共享高电平的第二时段t2并且具有与第一时段t1的长度相同的长度。

在第三时段t3中，起始信号VST从高电平改变为低电平，并且第一时钟CLK1维持高电平。因此，第一TFT和第七TFT T1和T7维持接通状态；并且第二TFT、第五TFT和第八TFTT2、T5和T8从关断状态改变为接通状态；而第三TFT T3维持关断状态。

在第三时段t3中，第一TFT和第二TFT T1和T2被接通，使得第一节点N1和Q节点被充电至起始信号VST的低电平，第六TFT和第九TFT T6和T9被低电平Q节点接通，第二时钟CLK2的低电平通过处于接通状态的第五TFT和第六TFT T5和T6充电至第三节点N3和QB节点。可替选地，通过处于接通状态的第七TFT和第八TFT T7和T8将栅极低电压VGL的低电平施加至第四节点N4和QB节点，从而由于QB节点处于低电平即使在前一第二时段t2中也维持该状态。

此时，第四TFT和第十TFT T4和T10通过维持低电平的QB节点维持接通状态，使得第二节点N2和输出端维持高电平。

也就是说，在第三时段t3中，低电平的第二时钟和第三时钟CLK2和CLK3接通第一TFT和第二TFT T1和T2，使得Q节点利用低电平起始信号VST来充电(即，预充电)，并且相应地，进入扫描时段。然而，QB节点仍然维持在低电平状态下。

第四时段t4是其中第二时钟CLK2从低电平改变为高电平的时段，使得第一时钟CLK1和第二时钟CLK2共享高电平，并且第四时段t4具有与第二时段t2的长度相同的长度并且被设置为短于第三时段t3。

在第四时段t4中，第三时钟CLK3和起始信号VST维持低电平。第一TFT和第七TFTT1和T7从接通状态改变为关断状态；第二TFT、第五TFT和第八TFT T2、T5和T8维持在接通状态下；而第三TFT T3维持关断状态。

在第四时段t4中，由于第一TFT T1被关断，因此第一节点N1通过处于接通状态的第二TFT T2维持与Q节点相同的低电平；第六TFT和第九TFT T6和T9由低电平Q节点接通；通过处于接通状态的第五TFT和第六TFT T5和T6将第二时钟CLK2的高电平充电至第三节点N3和QB节点，从而将QB节点从低电平改变为高电平；输出端通过处于接通状态的第九TFT T9维持第一时钟CLK1的高电平；并且第四节点N4通过处于接通状态的第八TFT T8处于与QB节点相同的高电平。第四TFT和第十TFT T4和T10由高电平QB节点关断，并且相应地，第二节点N2维持前一高电平。

也就是说，在第四时段t4中，Q节点维持前一高电平，并且QB节点从低电平改变为高电平。

第五时段t5是其中第一时钟CLK1从高电平改变为低电平的时段，使得第一时钟CLK1和第三时钟CLK3共享低电平，并且第五时段t5具有与第三时段t3的长度相同的长度并且被设置为长于第四时段t4。

在第五时段t5中，起始信号VST维持低电平，并且第二时钟CLK2维持高电平。根据第一时钟CLK1的转变，第四TFT T4从关断状态改变为接通状态，第一TFT和第七TFT T1和T7通过高电平第二时钟CLK2维持关断状态，并且第二TFT、第五TFT和第八TFT T2、T5和T8通过低电平第三时钟CLK3维持接通状态。

在第五时段t5中，当连接至第九TFT T9的源电极或漏电极的第一时钟CLK1从高电平改变为低电平时，连接至第九TFT T9的栅极的处于较低电平的Q节点以低于栅极低电压VGL即2VGL的电压自举。QB节点通过处于接通状态的第五TFT和第六TFT T5和T6维持第二时钟CLK2的高电平，第一节点N1维持低电平，第二节点N2从高电平改变为低电平，第三节点N3维持高电平，并且第四节点N4维持高电平。

也就是说，在第五时段t5中，Q节点被自举，QB节点维持高电平，并且输出端开始输出为栅极接通电压的低电平第二扫描信号SCAN2。

第六时段t6是其中第三时钟CLK3从低电平改变为高电平的时段，使得第二时钟CLK2和第三时钟CLK3共享高电平，并且第六时段t6具有与第四时段t4的长度相同的长度并且被设置为短于第五时段t5。

在第六时段t6中，起始信号VST从低电平改变为高电平，并且第一时钟维持低电平。第二TFT、第五TFT和第八TFT T2、T5和T8根据第三时钟CLK3的转变从接通状态改变为关断状态；第一TFT和第七TFT T1和T7维持关断状态；而第三TFT T3维持接通状态。

QB节点被处于关断状态的第五TFT和第八TFT T5和T8浮置以维持高电平，并且Q节点也被通过QB节点处于关断状态的第四TFT T4和处于关断状态的第二TFT T2浮置，但是通过第九TFT T9和第一个时钟CLK1维持自举状态。第一节点、第二节点、第三节点和第四节点N1、N2、N3和N4中的全部节点也被浮置以分别维持为前状态的低电平、低电平、高电平和高电平。

在第六时段t6中，Q节点维持自举状态并且输出端继续输出低电平第二扫描信号SCAN2。

第七时段t7是其中第二时钟CLK2从高电平改变为低电平的时段，使得第一时钟CLK1和第二时钟CLK2共享低电平，并且第七时段t7具有与第五时段t5的长度相同的长度并且被设置为长于第六时段t6。

在第七时段t7中，起始信号VST维持高电平，并且第三时钟维持高电平。根据第二时钟CLK2的转变，第一TFT和第七TFT T1和T7从关断状态改变为接通状态；并且第二TFT、第五TFT和第八TFT T2、T5和T8维持关断状态，而第三TFT T3维持接通状态。

QB节点仍浮置以维持高电平。在维持浮置状态并且维持自举状态的同时，Q节点也维持比栅极低电压低的电压的状态。第一节点N1通过被接通的第一TFT T1从低电平改变为高电平，第四节点N4通过被接通的第七TFT T7也从高电平改变为低电平，并且第二节点N2和第三节点N3分别维持为前状态的低状态和高状态。

也就是说，在第七时段t7中，Q节点维持自举状态并且输出端也继续输出低电平第二扫描信号SCAN2。

第八时段t8是其中第一时钟CLK1从低电平改变为高电平的时段，使得第一时钟CLK1和第三时钟CLK3共享高电平，并且第八时段t8具有与第六时段t6的长度相同的长度并且被设置为短于第七时段t7。

在第八时段t8中，起始信号VST维持高电平并且第二时钟维持低电平。根据第一时钟CLK1的转变，第三TFT T3从接通状态改变为关断状态；第一TFT和第七TFT T1和T7维持接通状态；并且第二TFT、第五TFT和第八TFT T2、T5和T8维持关断状态。

QB节点仍然浮置以维持高电平，然而，即使Q节点维持浮置状态，由于第一时钟CLK1从低电平改变为高电平，因此Q节点未被自举，而是从低于低电平的2VGL改变为其为低电平的VGL。根据Q节点的变化，输出端输出高电平第二扫描信号SCAN2。第一节点至第四节点N1至N4中的全部节点维持前一状态。

也就是说，在第八时段t8中，Q节点从自举状态释放，并且输出端停止输出栅极接通电压的脉冲而输出高电平。

第九时段t9是其中第三时钟CLK3从高电平改变为低电平的时段，使得第二时钟CLK2和第三时钟CLK3共享低电平，并且第九时段t9具有与第七时段t7的长度相同的长度并且被设置为长于比第八时段t8。

在第九时段t9中，起始信号VST维持高电平并且第一时钟CLK1维持高电平。根据第三时钟CLK3的转变，第二TFT、第五TFT和第八TFT T2、T5和T8从关断状态改变为接通状态，并且第一TFT和第七TFT T1和T7维持接通状态而第三TFT T3维持关断状态。

根据第一TFT和第二TFT T1和T2的接通以及第七TFT和第八TFT T7和T8的接通，Q节点和QB节点分别连接至高电平起始信号VST的输入端和栅极低电压VGL的输入端，从而将Q节点从低电平改变为高电平并且将QB节点从高电平改变为低电平。通过QB节点改变为低电平，第四TFT和第十TFT T4和T10从关断状态改变为接通状态，从而将第二节点N2从低电平改变为高电平并且输出端继续输出低电平第二扫描信号SCAN2。第一节点N1维持高电平，第三节点N3通过被接通的第五TFT T5也从高电平改变为低电平而第四节点N4维持低电平。

也就是说，在第九时段t9中，Q节点从低电平改变为高电平并且QB节点从高电平改变为低电平。

第十时段t10是其中第二时钟CLK2从低电平改变为高电平的时段，使得第一时钟CLK1和第二时钟CLK2共享高电平，并且第十时段t10具有与第八时段t8的长度相同的长度并且被设置为短于第九时段t9。

在第十时段t10中，起始信号VST维持高电平并且第三时钟CLK3维持低电平。根据第二时钟CLK2的转变，第一TFT和第七TFT T1和T7从接通状态改变为关断状态；并且第二TFT、第五TFT和第八TFT T2、T5和T8维持接通状态，而第三TFT T3维持关断状态。

在第十时段t10中，根据第一TFT和第三TFT T1和T3的关断，Q节点被浮置以维持为前一状态的高电平并且QB节点也被浮置，从而维持为前一状态的低电平。第四TFT和第十TFT T4和T10通过QB节点的低电平维持接通状态，使得第二节点N2和输出端维持高电平。第一节点N1也维持为前一状态的高电平，第三节点N3从低电平改变为高电平而第四节点N4维持低电平。

针对第一时段、第二时段、第九时段和第十时段t1、t2、t9和t10，Q节点处于高电平；从第三时段t3至第八时段t8，Q节点维持低电平；特别地，在第五时段t5至第七时段t7期间Q节点被自举，以变为比VGL的低电平低的2VGL电平。Q节点维持低电平期间的时段对应于三个水平时段。

在当Q节点自举时的第五时段t5至第七时段t7期间输出端输出与栅极接通电压对应的低电平第二扫描信号SCAN2。第二扫描信号SCAN2的低电平脉冲间隔短于两个水平时段，并且短了其中两个时钟的栅极关断电压间隔交叠的第一长度。结果，第二扫描信号SCAN2的低电平脉冲与第一时钟CLK1同步。

针对第一时段至第三时段t1至t3、以及第九时段t9和第十时段t10，QB节点处于高电平；并且针对第四时段至第八时段t4至t8，QB节点维持高电平。

图5和图6是示出将第二扫描信号SCAN2提供至第一显示线的像素的第一级的图。在第一级中，具有与第三时钟CLK3同步的栅极接通电压的脉冲的起始信号VST作为起始脉冲被输入；时钟按第一时钟CLK1、第二时钟CLK2和第三时钟CLK3的顺序被输入；并且具有与第一时钟CLK1同步的栅极接通电压脉冲的输出信号，即，第二扫描信号SCAN2(1)被输出。

在第二级中，为第一级的输出的第二扫描信号SCAN2(1)作为起始信号被输入，其中，该起始信号具有与第一时钟CLK1同步的栅极接通电压的脉冲，并且按第二时钟CLK2、第三时钟CLK3和第一时钟CLK1的顺序被输入；并且具有与第二时钟CLK2同步的栅极接通电压的脉冲的输出信号，即，第二扫描信号SCAN2(2)被输出。

在第三级中，为第二级的输出的第二扫描信号SCAN2(2)作为起始信号被输入，其中，该起始信号具有与第二时钟CLK2同步的栅极接通电压的脉冲，并且按第三时钟CLK3、第一时钟CLK1和第二时钟CLK2的顺序被输入；并且具有与第三时钟CLK3同步的栅极接通电压的脉冲的输出信号，即，第二扫描信号SCAN2(3)被输出。

第四级具有与第一级相同的输入、输出和操作。

在图6中，在第一级的输出SCAN2(1)和第二级的输出SCAN2(2)中，栅极接通电压间隔彼此交叠其中两个时钟在栅极接通电压间隔中交叠的第二长度，同样，在第二级的输出SCAN2(2)和第三级的输出SCAN2(3)中，栅极接通电压间隔也彼此交叠其中两个时钟在栅极接通电压间隔中交叠的第二长度。

因此，图2中的第二扫描信号SCAN2可以通过将图5的GIP电路应用于图4的级来生成。

以此方式，可以通过仅使用三个时钟的简单结构来生成部分交叠的扫描信号。另外，在如图1所示的6T1C结构的像素电路中，像素可以在与前一显示线交叠的间隔中被初始化，并且因此，整个一个水平间隔可以被用作用于数据编程的间隔，从而可以在足够的时间内针对像素写入数据。

本公开内容中描述的栅极驱动电路和显示器件如下。

根据示例性实施方式的栅极驱动电路包括：Q节点控制器，Q节点控制器通过使用第一时钟、第二时钟、第三时钟和起始信号来生成Q节点的电压；QB节点控制器，QB节点控制器通过使用第二时钟和第三时钟来生成QB节点的电压；以及输出部，输出部包括上拉TFT和下拉TFT，输出部根据Q节点的电压和QB节点的电压来生成输出信号，输出信号包括与第一时钟的一部分同步的栅极接通电压的第一脉冲间隔。

第二时钟从第一时钟延迟一个水平时段，并且第三时钟从第二时钟延迟一个水平时段；第一时钟、第二时钟和第三时钟具有三个水平时段的周期；栅极接通电压间隔长于栅极关断电压间隔，并且栅极接通电压间隔短于两个水平时段；并且起始信号可以包括与第三时钟的一部分同步的第二脉冲间隔。

在示例性实施方式中，起始信号的第二脉冲间隔与第三时钟的栅极接通电压间隔之一同步，并且输出信号的第一脉冲间隔与在第二脉冲间隔期间起始的第一时钟的栅极接通电压间隔同步。

在示例性实施方式中，输出信号的第一脉冲间隔比两个水平时段短了第一时钟、第二时钟和第三时钟中的两个时钟的栅极关断电压间隔交叠的长度。

在示例性实施方式中，从第二脉冲起始时直到在起始信号改变为栅极关断电压之后第三时钟从栅极关断电压间隔改变为栅极接通电压间隔，Q节点控制器向Q节点输出栅极接通电压。

在示例性实施方式中，当第二TFT和第三TFT同时处于栅极接通电压间隔中时，Q节点控制器根据起始信号的电平将Q节点的电压从栅极关断电压改变为栅极接通电压或者从栅极接通电压改变为栅极关断电压。

在示例性实施方式中，连接至上拉TFT的栅电极的Q节点与被提供至上拉TFT的第一时钟的栅极接通电压间隔同步地自举，并且被改变为具有低于栅极接通电压的电压。

在示例性实施方式中，当第二时钟和第三时钟是栅极接通电压间隔时，QB节点控制器向QB节点输出栅极接通电压；当第三时钟是栅极接通电压间隔并且Q节点是栅极接通电压间隔时，QB节点控制器向QB节点输出栅极关断电压；并且当第三时钟是栅极关断电压间隔时，QB节点控制器维持QB节点具有前一状态下的电压。

在示例性实施方式中，当在Q节点控制器向Q节点输出栅极接通电压时第一时钟在栅极接通电压间隔中被输入时，输出部在第一脉冲间隔中输出输出信号。

在示例性实施方式中，Q节点控制器可以包括：第一TFT，第一TFT具有连接至第二时钟的栅电极并且具有连接至起始信号的第一电极；第二TFT，第二TFT具有连接至第三时钟的栅电极，具有连接至第一TFT的第二电极的第一电极，并且具有连接至Q节点的第二电极；第三TFT，第三TFT具有连接至第一时钟的栅电极，并且具有连接至Q节点的第一电极；以及第四TFT，第四TFT具有连接至QB节点的栅电极，具有连接至第三TFT的第二电极的第一电极，并且具有连接至栅极关断电压的输入端的第二电极。

在示例性实施方式中，QB节点控制器可以包括：第五TFT，第五TFT具有连接至第三时钟的栅电极并且具有连接至第二时钟的第一电极；第六TFT，第六TFT具有连接至Q节点的栅电极，具有连接至第五TFT的第二电极的第一电极，并且具有连接至QB节点的第二电极；第七TFT，第七TFT具有连接至第二时钟的栅电极以及连接至栅极接通电压的输入端的第一电极；以及第八TFT，第八TFT具有连接至第三时钟的栅电极，具有连接至第七TFT的第二电极的第一电极，并且具有连接至QB节点的第二电极。

在示例性实施方式中，输出部包括：上拉TFT，上拉TFT具有连接至Q节点的栅电极并且具有连接至第一时钟的第一电极；第一电容器，第一电容器连接至Q节点以及上拉TFT的第二电极；下拉TFT，下拉TFT具有连接至QB节点的栅电极，具有连接至上拉TFT的第二电极的第一电极，并且具有连接至栅极关断电压的输入端的第二电极；以及第二电容器，第二电容器连接至下拉TFT的栅电极以及下拉TFT的第二电极。

根据另一示例性实施方式的显示器件包括：显示面板，显示面板设置有布置在其上并且连接至数据线和栅极线以及数据线之一和栅极线之一的多个像素；数据驱动电路，数据驱动电路用于通过数据线向像素提供数据电压；包括相关地连接的多个级的栅极驱动电路，栅极驱动电路用于通过栅极线向像素顺序地提供扫描信号，但是向两个相邻的显示线提供两个部分交叠的扫描信号；以及时序控制器，时序控制器用于控制数据驱动电路和栅极驱动电路以便通过显示面板显示图像数据。

所述多个级中的每个级包括：Q节点控制器，Q节点控制器通过使用第一时钟、第二时钟、第三时钟和起始信号来生成Q节点的电压；QB节点控制器，QB节点控制器通过使用第二时钟和第三时钟来生成QB节点的电压；以及输出部，输出部包括上拉TFT和下拉TFT，输出部根据Q节点的电压和QB节点的电压来生成扫描信号，扫描信号包括与第一时钟的一部分同步的栅极接通电压的第一脉冲间隔。第二时钟从第一时钟延迟一个水平时段，并且第三时钟从第二时钟延迟一个水平时段；第一时钟、第二时钟和第三时钟具有三个水平时段的周期；栅极接通电压间隔长于栅极关断电压间隔，并且栅极接通电压间隔短于两个水平时段；并且起始信号包括与第三时钟的一部分同步的第二脉冲间隔。

如上所述，根据本公开内容的驱动电路可以使用小数目的输入时钟并且利用小数目的TFT生成彼此交叠的扫描信号，从而减小边框区域。另外，可以在与前一显示线的输出交叠的间隔中初始化，使得可以将整个一个水平时段用于数据程序，从而将数据稳定地写入像素。

通过以上描述，本领域技术人员将理解，在不脱离本公开内容的技术精神的情况下，可以进行各种改变和修改。因此，本公开内容的技术范围不应限于本公开内容的详细描述中描述的内容，而应由权利要求书的范围确定。

尽管已经参照其多个说明性实施方式描述了实施方式，但是应当理解，本领域技术人员可以设计出许多其他修改和实施方式，它们将落入本公开内容的原理的范围内。更具体地，在本公开内容、附图和所附权利要求书的范围内，主题组合布置的组成部分和/或布置中的各种变化和修改是可行的。除了组成部分和/或布置的变化和修改之外，替代使用对本领域技术人员也是明显的。

Claims (13)

1.一种栅极驱动电路，包括：

Q节点控制器，所述Q节点控制器被配置成通过使用第一时钟、第二时钟、第三时钟和起始信号来生成Q节点的电压；

QB节点控制器，所述QB节点控制器通过使用所述第二时钟和所述第三时钟来生成QB节点的电压；以及

输出部，所述输出部包括上拉TFT和下拉TFT，所述输出部根据所述Q节点的电压和所述QB节点的电压来生成输出信号，所述输出信号包括与所述第一时钟的一部分同步的栅极接通电压的第一脉冲间隔，

其中，所述第二时钟从所述第一时钟延迟一个水平时段，并且所述第三时钟从所述第二时钟延迟一个水平时段；

所述第一时钟、所述第二时钟和所述第三时钟具有三个水平时段的周期；

栅极接通电压间隔长于栅极关断电压间隔，并且栅极接通电压间隔短于两个水平时段；并且

所述起始信号包括与所述第三时钟的一部分同步的第二脉冲间隔。

2.根据权利要求1所述的栅极驱动电路，其中，所述起始信号的所述第二脉冲间隔与所述第三时钟的栅极接通电压间隔之一同步，并且所述输出信号的所述第一脉冲间隔与在所述第二脉冲间隔期间起始的所述第一时钟的栅极接通电压间隔同步。

3.根据权利要求1所述的栅极驱动电路，其中，所述输出信号的所述第一脉冲间隔比所述两个水平时段短了所述第一时钟、所述第二时钟和所述第三时钟中的两个时钟的栅极关断电压间隔交叠的长度。

4.根据权利要求1所述的栅极驱动电路，其中，从第二脉冲起始时直到在所述起始信号改变为栅极关断电压之后所述第三时钟从栅极关断电压间隔改变为栅极接通电压间隔，所述Q节点控制器向所述Q节点输出栅极接通电压。

5.根据权利要求4所述的栅极驱动电路，其中，当所述第二时钟和所述第三时钟同时处于栅极接通电压间隔中时，所述Q节点控制器被配置成根据所述起始信号的电压电平将所述Q节点的电压从栅极关断电压改变为栅极接通电压或者从栅极接通电压改变为栅极关断电压。

6.根据权利要求5所述的栅极驱动电路，其中，连接至所述上拉TFT的栅电极的所述Q节点与被提供至所述上拉TFT的所述第一时钟的栅极接通电压间隔同步地自举，并且被改变为具有低于栅极接通电压的电压。

7.根据权利要求4所述的栅极驱动电路，其中，当所述第二时钟和所述第三时钟是栅极接通电压间隔时，所述QB节点控制器向所述QB节点输出栅极接通电压；当所述第三时钟是栅极接通电压间隔并且所述Q节点是栅极接通电压间隔时，所述QB节点控制器向所述QB节点输出栅极关断电压；并且当所述第三时钟是栅极关断电压间隔时，所述QB节点控制器维持所述QB节点具有前一状态下的电压。

8.根据权利要求7所述的栅极驱动电路，其中，当在所述Q节点控制器向所述Q节点输出栅极接通电压时所述第一时钟在栅极接通电压间隔中被输入时，所述输出部在所述第一脉冲间隔中输出所述输出信号。

9.根据权利要求1所述的栅极驱动电路，其中，所述Q节点控制器包括：

第一TFT，所述第一TFT具有连接至所述第二时钟的栅电极并且具有连接至所述起始信号的第一电极；

第二TFT，所述第二TFT具有连接至所述第三时钟的栅电极，具有连接至所述第一TFT的第二电极的第一电极，并且具有连接至所述Q节点的第二电极；

第三TFT，所述第三TFT具有连接至所述第一时钟的栅电极，并且具有连接至所述Q节点的第一电极；以及

第四TFT，所述第四TFT具有连接至所述QB节点的栅电极，具有连接至所述第三TFT的第二电极的第一电极，并且具有连接至栅极关断电压的输入端的第二电极。

10.根据权利要求9所述的栅极驱动电路，其中，所述QB节点控制器包括：

第五TFT，所述第五TFT具有连接至所述第三时钟的栅电极并且具有连接至所述第二时钟的第一电极；

第六TFT，所述第六TFT具有连接至所述Q节点的栅电极，具有连接至所述第五TFT的第二电极的第一电极，并且具有连接至所述QB节点的第二电极；

第七TFT，所述第七TFT具有连接至所述第二时钟的栅电极以及连接至栅极接通电压的输入端的第一电极；以及

第八TFT，所述第八TFT具有连接至所述第三时钟的栅电极，具有连接至所述第七TFT的第二电极的第一电极，并且具有连接至所述QB节点的第二电极。

11.根据权利要求10所述的栅极驱动电路，其中，所述输出部包括：

所述上拉TFT，所述上拉TFT具有连接至所述Q节点的栅电极并且具有连接至所述第一时钟的第一电极；

第一电容器，所述第一电容器连接至所述Q节点以及所述上拉TFT的第二电极；

所述下拉TFT，所述下拉TFT具有连接至所述QB节点的栅电极，具有连接至所述上拉TFT的第二电极的第一电极，并且具有连接至栅极关断电压的输入端的第二电极；以及

第二电容器，所述第二电容器连接至所述下拉TFT的栅电极以及所述下拉TFT的第二电极。

12.一种显示器件，包括：

显示面板，所述显示面板设置有布置在其上并且连接至数据线和栅极线以及所述数据线之一和所述栅极线之一的多个像素；

数据驱动电路，所述数据驱动电路用于通过所述数据线向所述多个像素提供数据电压；

包括相关地连接的多个级的栅极驱动电路，所述栅极驱动电路用于通过所述栅极线向所述多个像素顺序地提供扫描信号，但是向两个相邻的显示线提供两个部分交叠的扫描信号；以及

时序控制器，所述时序控制器用于控制所述数据驱动电路和所述栅极驱动电路以便通过所述显示面板显示图像数据。

13.根据权利要求12所述的显示器件，其中，所述多个级中的每个级是根据权利要求1至11中的任一项所述的栅极驱动电路。

Images