KR102656845B1

KR102656845B1 - 표시 장치

Info

Publication number: KR102656845B1
Application number: KR1020190176478A
Authority: KR
Inventors: 장종욱; 상우규; 권기태
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-12-27
Filing date: 2019-12-27
Publication date: 2024-04-16
Also published as: KR20210083818A

Abstract

표시 장치는, 복수 개 픽셀을 구비하는 표시 패널; 데이터 전압을 데이터 라인을 통해 공급하는 것에 동기하여, 표시 패널의 각 수평 라인의 픽셀들에 연결되는 게이트 라인을 통해 제1 스캔 신호, 제2 스캔 신호 및 발광 신호를 공급하여 표시 패널을 구동하되 발광 기간에 발광 신호를 온 펄스 구간과 오프 펄스 구간으로 반복시키기 위한 구동 회로; 및 1 프레임을 구성하는 버티컬 블랭크 기간에 포함되는 수평 기간을 짝수 개로 설정하여 구동 회로를 제어하기 위한 타이밍 컨트롤러를 포함하여 구성되고, 구동 회로는, 발광 기간 동안, 이웃하고 짝을 이루는 제1 및 제2 표시 라인에 공급되는 제1 발광 신호와 제2 발광 신호의 온 펄스 구간과 오프 펄스 구간을 서로 동기시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}

이 명세서는 표시 장치에 관한 것으로, 더욱 상세하게는 발광 신호의 듀티 비를 조절하여 발광 소자의 발광 휘도를 조절하는 표시 장치에 관한 것이다.

평판 표시 장치에는 액정 표시 장치(Liquid Crystal Display, LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시 장치(Field Emission Display, FED), 양자점 표시 장치(Quantum Dot Display Panel: QD) 등이 있다. 전계 발광 표시 장치는 발광층의 재료에 따라 무기 발광 표시 장치와 유기 발광 표시 장치로 나뉘어진다. 유기 발광 표시 장치의 픽셀들은 스스로 발광하는 발광 소자인 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 포함하여 이를 발광시켜 영상을 표시한다.

OLED를 포함하는 액티브 매트릭스 타입의 유기 발광 표시 패널은, 응답 속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있다.

유기 발광 표시 장치는, OLED와 구동 트랜지스터를 포함하는 픽셀들을 매트릭스 형태로 배열하고, 비디오 데이터의 계조에 따라 픽셀에서 구현되는 영상의 휘도를 조절한다. 구동 트랜지스터는 자신의 게이트 전극과 소스 전극 사이에 걸리는 전압에 따라 OLED에 흐르는 구동 전류를 제어한다. 구동 전류에 따라 OLED의 발광량이 결정되며, OLED의 발광량에 따라 영상의 휘도가 결정된다.

낮은 계조의 영상을 표현하기 위해, OLED의 발광을 제어하는 발광 신호의 듀티 비(Duty Ratio)를 조절하는 발광 듀티 구동을 적용할 수 있다. 같은 데이터 전압을 픽셀에 공급하더라도 발광 신호의 듀티 비에 따라 휘도를 세밀하게 조절할 수 있는 장점이 있다.

하지만, 발광 듀티 구동 때, 화면 전체에 같은 계조를 표현하더라도 데이터 라인이 진행하는 세로 방향으로 휘도가 변하여 가로 방향으로 띠가 있는 것으로 인지되는 문제가 발생한다.

이 명세서에 개시된 실시예는 이러한 상황을 감안한 것으로, 이 명세서의 목적은 가로 띠 문제가 발생하는 않는 발광 듀티 구동이 가능한 표시 장치를 제공하는 데 있다.

일 실시예에 따른 표시 장치는, 복수 개 픽셀을 구비하는 표시 패널; 데이터 전압을 데이터 라인을 통해 공급하는 것에 동기하여, 표시 패널의 각 수평 라인의 픽셀들에 연결되는 게이트 라인을 통해 제1 스캔 신호, 제2 스캔 신호 및 발광 신호를 공급하여 표시 패널을 구동하되 발광 기간에 발광 신호를 온 펄스 구간과 오프 펄스 구간으로 반복시키기 위한 구동 회로; 및 1 프레임을 구성하는 버티컬 블랭크 기간에 포함되는 수평 기간을 짝수 개로 설정하여 구동 회로를 제어하기 위한 타이밍 컨트롤러를 포함하여 구성되고, 구동 회로는, 발광 기간 동안, 이웃하고 짝을 이루는 제1 및 제2 표시 라인에 공급되는 제1 발광 신호와 제2 발광 신호의 온 펄스 구간과 오프 펄스 구간을 서로 동기시키는 것을 특징으로 한다.

발광 듀티 구동을 하더라도 듀티 비율에 따라 발광하는 표시 라인과 발광하지 않는 표시 라인의 편차를 없애 가로 띠가 눈에 띄지 않게 되어 표시 품질을 향상시키고 사용자 만족도를 높일 수 있게 된다.

도 1은 발광 듀티 구동을 일반 발광 구동과 비교한 것이고,
도 2는 발광 듀티 구동 때 가로 띠 불량이 발생하는 현상을 설명한 것이고,
도 3은 유기 발광 표시 장치를 기능 블록으로 도시한 것이고,
도 4는 6개의 트랜지스터와 1개의 커패시터로 구성되는 픽셀 회로를 도시한 것이고,
도 5는 도 4 픽셀 회로의 구동과 관련된 신호들을 도시한 것이고,
도 6은 연속되는 두 표시 라인에 있는 픽셀을 듀티 구동하는 경우 구동과 관련된 신호들을 도시한 것이고,
도 7은 홀수 라인과 짝수 라인을 분리하여 발광 신호를 생성하는 예를 도시한 것이고,
도 8a 내지 도 11b는 50% 듀티 비로 발광 듀티 구동할 때 발광 기간 동안 홀수 라인 발광 신호와 짝수 라인 발광 신호가 서로 역상이 되도록 동기시키는 구체적인 상황을 도시한 것이고,
도 12a 내지 도 12c는 25% 듀티 비로 발광 듀티 구동할 때 홀수 라인 발광 신호와 짝수 라인 발광 신호를 서로 동기시키는 구체적인 상황을 도시한 것이고,
도 13은 발광 신호를 50% 듀티 비로 생성하기 위한 발광 스타트 신호와 발광 듀티 구동 결과를 도시한 것이고,
도 14는 발광 신호를 25% 듀티 비로 생성하기 위한 발광 스타트 신호와 발광 듀티 구동 결과를 도시한 것이다.

이하 첨부된 도면을 참조하여 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 이 명세서 내용과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 불필요하게 내용 이해를 흐리게 하거나 방해할 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 발광 듀티 구동을 일반 발광 구동과 비교한 것이다.

일반 발광 구동(Normal Driving)에서는, 턴-온 레벨의 발광 신호(EM)를 픽셀에 공급한 상태에서 픽셀에 인가되는 데이터 전압을 다르게 하여 발광 휘도를 조절한다.

예를 들어 데이터 전압(Vdata)을 3V로 픽셀에 공급할 때 140nits의 휘도가 나오고, 데이터 전압을 2V로 픽셀에 공급할 때 50nits의 휘도가 나오고, 데이터 전압을 1V로 픽셀에 공급할 때 15nits의 휘도가 나오고, 발광 신호를 턴-오프 레벨로 하여 픽셀이 발광하지 않도록 한다. 일반 발광 구동 때는 1 프레임(1 Frame) 기간 동안 픽셀들은 계속 발광한다.

발광 듀티 구동(EM Duty Driving)에서는, 픽셀에 데이터 전압(Vdata)으로 같은 값, 예를 들어 3V를 공급하되, 발광 신호(EM)를 턴-온 레벨과 턴-오프 레벨을 반복하되 턴-온 레벨 기간과 턴-오프 레벨 기간의 듀티 비를 달리하여 픽셀이 발광하는 휘도를 다르게 할 수 있다.

도 1의 오른쪽 그림에서, 프레임 동안 계속 발광 신호가 턴-온 레벨일 때 140nits의 휘도가 나오고, 발광 신호의 듀티 비가 50% 정도일 때 50nits의 휘도가 나오고, 발광 신호의 듀티 비가 50%보다 낮을 때 15nits의 휘도가 나오듯이, 발광 신호의 턴-온 레벨 기간이 길수록 휘도가 높고 턴-온 레벨 기간이 짧을수록 휘도가 낮다.

도 1의 오른편 그림에서 발광 신호가 턴-온 레벨과 턴-오프 레벨을 반복하므로, 시간 축(가로 축)으로 픽셀이 발광을 멈추는 블랙 구간과 픽셀이 발광하는 화이트 구간이 반복되고, 발광 신호가 표시 라인이 진행하면서(수직 방향으로 진행하면서) 시프트 되므로, 블랙 구간과 화이트 구간에 해당하는 블랙 띠와 화이트 띠가 오른쪽 아래로 번갈아 진행하는 형태가 된다.

데이터 전압의 변화와 휘도의 변화가 선형 관계를 이루지 않고 데이터 전압이 낮아질 때 선형 관계의 정도를 가리키는 기울기가 낮아지기 때문에, 데이터 전압을 가감하는 것보다 발광 신호의 듀티 비를 바꾸는 것이 픽셀의 휘도를 세밀하게 조절할 수 있다.

도 1에서 프레임과 프레임 사이에 버티컬 블랭크(Vertical Blank) 기간이 마련되는데, 버티컬 블랭크 기간에는 픽셀에 데이터 전압은 공급되지 않지만 발광 신호는 계속 공급되어 픽셀은 계속 발광한다.

도 2는 발광 듀티 구동 때 가로 띠 불량이 발생하는 현상을 설명한 것이다.

발광 듀티 구동 때, 픽셀을 발광시키는 발광 신호의 온 기간이 버티컬 블랭크 기간과 겹치면 실제로 구동하지 않는 영역이 생기고, 타이밍마다 턴-온 되는 픽셀의 수가 달라질 수 있다.

도 2는, 발광 신호는 연속으로 5개 표시 라인을 발광시키고 연속으로 5개 표시 라인을 발광시키지 않는 50% 듀티 비의 발광 신호로 표시 패널을 구동하고 있고, 표시 패널의 버티컬 액티브 구간은 예를 들어 18개의 표시 라인으로 구성되고, 버티컬 블랭크 기간은 2 수평 라인으로 구성된다.

여기서, 버티컬 블랭크 기간이 2 수평 라인으로 구성된다는 의미는, 하나의 표시 라인을 시간 축으로 1 수평 기간(1H)으로 환산할 때 버티컬 블랭크 기간이 2 수평 기간인 2H에 해당한다는 의미이다.

각 표시 라인마다 발광 신호가 턴-온과 턴-오프 레벨을 소정의 듀티 비로 반복할 때, 버티컬 블랭크 기간에 발광 신호가 턴-온 레벨이 되더라도 픽셀은 실제 발광하지 않는다.

도 2에서 왼쪽 그림과 같이, 버티컬 블랭크 블랭크 기간에 턴-오프 레벨의 발광 신호가 출력되면, 세로 방향을 기준으로 발광 표시 라인 또는 발광 픽셀(On_PXLs)은 10개가 된다.

반면, 도 2에서 오른쪽 그림과 같이, 버티컬 블랭크 기간에 턴-온 레벨의 발광 신호가 출력되면, 세로 방향을 기준으로 발광 표시 라인 또는 발광 픽셀(On_PXLs)은 8개가 된다.

이와 같이, 수평 기간이 진행함에 따라 표시 패널에서 발광하는 픽셀의 개수가 일정하지 않고 바뀌게 되므로, 발광 듀티 구동에 따른 가로 띠 불량이 발생할 수 밖에 없다.

도 2의 예에서는, 버티컬 액티브 영역에 포함된 표시 라인의 개수가 발광 신호의 온 레벨 구간(듀티 비가 50%이므로 오프 레벨 구간을 고려할 필요 없음)의 길이의 배수가 아니기 때문에, 버티컬 액티브 기간에 있는 픽셀(또는 표시 라인) 중에서 발광하는 픽셀(또는 표시 라인)의 개수가 시간의 경과에 따라 바뀌게 된다.

한편, 버티컬 액티브 영역에 포함된 표시 라인의 개수가 발광 신호의 온 레벨 구간의 길이의 배수가 되면, 버티컬 액티브 기간에서 발광하는 픽셀의 개수가 시간이 경과해도 바뀌지 않을 수 있다.

하지만, 출력 휘도를 바꾸기 위해 발광 신호의 듀티 비를 바꾸면, 버티컬 액티브 영역에 포함되는 표시 라인의 개수가 발광 신호의 온 레벨 구간의 길이 또는 발광 신호의 오프 레벨 구간의 길이의 배수가 안 될 수 있고, 이러한 경우 버티컬 액티브 기간에 포함된 픽셀 중에서 발광하는 픽셀의 개수가 시간에 따라 바뀔 수 밖에 없고, 어쩔 수 없이 발광 듀티 구동의 문제인 가로 띠 현상이 발생할 수 밖에 없다.

이러한 발광 듀티 구동 문제를 해결하기 위해, 발광 신호를 생성하는 발광 구동부를 홀수 표시 라인의 발광을 제어하는 홀수 발광 신호를 생성하는 홀수 발광 구동부와 짝수 표시 라인의 발광을 제어하는 짝수 발광 신호를 생성하는 짝수 발광 구동부로 분리하고, 이웃하는 두 발광 신호가 발광 시점과 비발광 시점을 서로 동기하되 발광 신호가 일부 구간 또는 전 구간에서 역상이 되도록 할 수 있다.

또한, 표시 패널의 버티컬 액티브 구간에 속하는 표시 라인 중에서 발광하는 표시 라인의 개수를 일정하게 하기 위해, 버티컬 블랭크 기간이 짝수 개의 수평 기간이 되도록 1 프레임을 구성할 수 있다.

이와 같이 발광 신호의 생성을 변경하고 버티컬 블랭크 기간을 조정함으로써, 발광 듀티 구동에 의한 가로 띠 문제를 해결할 수 있다.

도 3은 유기 발광 표시 장치를 블록으로 도시한 것이다. 도 1의 표시 장치는, 표시 패널(10), 타이밍 컨트롤러(11), 데이터 구동 회로(12), 게이트 구동 회로(13), 및 전원부(16)를 구비할 수 있다.

표시 장치에서 픽셀 회로와 게이트 구동 회로는 N 채널 트랜지스터(NMOS)와 P 채널 트랜지스터(PMOS) 중 하나 이상을 포함할 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. N 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. N 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. P 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. P 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.

픽셀들에 인가되는 스캔 신호(또는 게이트 신호)는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. N 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. P 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.

유기 발광 표시 장치의 픽셀들 각각은 발광 소자인 OLED와, 게이트-소스 사이 전압(Vgs)에 따라 OLED에 전류를 공급하여 OLED를 구동하는 구동 소자를 포함한다. OLED는 애노드, 캐소드 및 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer, HIL), 정공 수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자 수송층(Electron transport layer, ETL), 전자 주입층(Electron Injection layer, EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. OLED에 전류가 흐를 때 정공 수송층(HTL)을 통과한 정공과 전자 수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동하여 여기자가 형성되고, 그 결과 발광층(EML)이 가시광을 방출할 수 있다.

구동 소자는 MOSFET(metal oxide semiconductor field effect transistor)와 같은 트랜지스터로 구현될 수 있다. 구동 트랜지스터는 픽셀들 사이에 그 전기적 특성이 균일하여야 하지만 공정 편차와 소자 특성 편차로 인하여 픽셀들 사이에 차이가 있을 수 있고, 디스플레이 구동 시간의 경과에 따라 변할 수 있다. 이러한 구동 트랜지스터의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시 장치에 내부 보상 방법 및/또는 외부 보상 방법이 적용될 수 있다. 이하의 실시예에서 내부 보상 방법이 적용된다.

도 3의 타이밍 컨트롤러(11), 데이터 구동 회로(12), 게이트 구동 회로(13) 및 전원부(16)는 전체 또는 일부가 드라이브 IC 내에 일체화될 수 있고, 데이터 구동 회로(12)와 게이트 구동 회로(13)를 병합하여 하나의 구동 회로로 구성할 수도 있다.

표시 패널(10)에서 입력 영상이 표현되는 화면에는 열(Column) 방향(또는 수직 방향)으로 배열되는 다수의 데이터 라인들(14)과 행(Row) 방향(또는 수평 방향)으로 배열되는 다수의 게이트 라인들(15)이 교차하고, 교차 영역마다 픽셀들(PXL)이 매트릭스 형태로 배치되어 픽셀 어레이를 형성한다.

게이트 라인(15)은 데이터 라인(14)에 공급되는 데이터 전압을 픽셀에 인가하고 픽셀을 발광시키기 위한 스캔 신호, 발광 신호 등을 픽셀들에 공급한다.

표시 패널(10)은, 픽셀 구동 전압(또는 고전위 전원 전압)(VDD)을 픽셀들(PXL)에 공급하기 위한 제1 전원 라인, 저전위 전원 전압(VSS)을 픽셀들(PXL)에 공급하기 위한 제2 전원 라인, 픽셀 회로를 초기화하기 위한 초기화 전압(Vini)을 공급하기 위한 초기화 전압 라인 등을 더 포함할 수 있다. 제1/제2 전원 라인과 초기화 전압 라인은 전원부(16)에 연결된다. 제2 전원 라인은 다수 개의 픽셀들(PXL)을 덮는 투명 전극 형태로 형성될 수도 있다.

표시 패널(10)의 픽셀 어레이 위에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱 되거나 픽셀들을 통해 센싱 될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시 패널(PXL)의 화면(AA) 위에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.

픽셀 어레이에서, 같은 수평 라인에 배치되는 픽셀(PXL)은 데이터 라인들(14) 중 어느 하나, 게이트 라인들(15) 중 어느 하나(또는 둘 이상)에 접속되어 픽셀 라인 또는 표시 라인을 형성한다.

픽셀(PXL)은, 게이트 라인(15)을 통해 인가되는 스캔 신호와 발광 신호에 응답하여 데이터 라인(14)과 전기적으로 연결되어 데이터 전압을 입력 받고 데이터 전압에 상응하는 전류로 OLED를 발광시킨다. 같은 픽셀 라인에 배치된 픽셀들(PXL)은 같은 게이트 라인(15)으로부터 인가되는 스캔 신호와 발광 신호에 따라 동시에 동작한다.

하나의 픽셀 유닛은 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀을 포함하는 3개의 서브 픽셀 또는 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀, 백색 서브픽셀을 포함한 4개의 서브픽셀로 구성될 수 있으나, 그에 한정되지 않는다. 각 서브픽셀은 내부 보상 회로를 포함하는 픽셀 회로로 구현될 수 있다. 이하에서 픽셀은 경우에 따라 서브픽셀을 의미할 수 있다.

픽셀(PXL)은, 전원부(16)로부터 픽셀 구동 전압(VDD), 초기화 전압(Vini) 및 저전위 전원 전압(VSS)을 공급 받고, 도 4와 같이 구동 트랜지스터, OLED 및 내부 보상 회로를 구비할 수 있다.

타이밍 컨트롤러(11)는 외부 호스트 시스템으로부터 전달되는 영상 데이터(RGB)를 데이터 구동 회로(12)에 공급한다. 타이밍 컨트롤러(11)는 호스트 시스템으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DCLK) 등의 타이밍 신호를 입력 받아 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 제어 신호들을 생성한다. 제어 신호들은 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어 신호(GCS)와 데이터 구동 회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 포함한다.

또한, 타이밍 컨트롤러(11)는, 1 프레임을 구성하는 버티컬 블랭크 기간의 시간 길이를 조정하는데, 버티컬 블랭크 기간에 짝수 개의 수평 기간이 되도록 설정할 수 있다.

데이터 구동 회로(12)는, 데이터 제어 신호(DCS)를 기반으로, 타이밍 컨트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링 하고 래치 하여 병렬 데이터로 바꾸고, 채널들을 통해 감마 기준 전압에 따라 아날로그 데이터 전압으로 변환하고, 데이터 전압을 출력 채널과 데이터 라인들(14)을 거쳐 픽셀들(PXL)로 공급한다. 데이터 전압은 픽셀이 표현할 계조에 대응되는 값일 수 있다. 데이터 구동 회로(12)는 복수 개의 소스 드라이버 IC로 구성될 수 있다.

데이터 구동 회로(12)를 구성하는 각 소스 드라이브 IC는 시프트 레지스터(shift register), 래치, 레벨 시프터, DAC, 및 버퍼를 포함할 수 있다. 시프트 레지스터는 타이밍 컨트롤러(11)로부터 입력되는 클럭을 시프트 하여 샘플링을 위한 클럭을 순차적으로 출력하고, 래치는 시프트 레지스터로부터 순차적으로 입력되는 샘플링용 클럭 타이밍에 디지털 비디오 데이터 또는 픽셀 데이터를 샘플링 하여 래치 하고 샘플링 된 픽셀 데이터를 동시에 출력하고, 레벨 시프터는 래치로부터 입력되는 픽셀 데이터의 전압을 DAC의 입력 전압 범위 안으로 시프트 하고, DAC는 레벨 시프터로부터의 픽셀 데이터를 감마 보상 전압을 근거로 데이터 전압으로 변환하여 출력하고, DAC로부터 출력되는 데이터 전압은 버퍼를 통해 데이터 라인(14)에 공급된다.

게이트 구동 회로(13)는, 게이트 제어 신호(GCS)를 기반으로 스캔 신호와 발광 신호를 생성하되, 액티브 기간에 스캔 신호와 발광 신호를 행 순차 방식으로 생성하여 픽셀 라인마다 연결된 게이트 라인(15)에 순차적으로 제공한다. 게이트 라인(15)의 스캔 신호와 발광 신호는 데이터 라인(14)의 데이터 전압의 공급에 동기된다. 스캔 신호와 발광 신호는 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙 한다.

게이트 구동 회로(13)는, 시프트 레지스터, 시프트 레지스터의 출력 신호를 픽셀의 TFT 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 시프터 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 집적 회로들로 구성될 수 있다. 또는, 게이트 구동 회로(13)는 GIP(Gate Drive IC in Panel) 방식으로 표시 패널(10)의 하부 기판에 직접 형성될 수도 있다. GIP 방식의 경우, 레벨 시프터는 PCB(Printed Circuit Board) 위에 실장되고, 시프트 레지스터는 표시 패널(10)의 하부 기판에 형성될 수 있다.

게이트 구동 회로(13)는 스캔 신호를 생성하는 스캔 신호 생성부와 발광 신호를 생성하는 발광 신호 생성부를 각각 포함할 수 있다. 또한, 게이트 구동 회로(13)는 발광 신호 생성부를 홀수 표시 라인에 공급할 홀수 발광 신호를 생성하는 홀수 발광 신호 생성부와 짝수 표시 라인에 공급할 짝수 발광 신호를 생성하는 짝수 발광 신호 생성부를 분리할 수 있다.

홀수 및 짝수 발광 신호 생성부는 홀수 발광 신호와 짝수 발광 신호가 서로 다른 파형을 갖게 되도록 발광 신호를 생성할 수 있다. 이웃하면서 짝을 이루는 홀수 발광 신호와 짝수 발광 신호는, 듀티 구동 때, 오프 레벨에서 온 레벨로 바뀌는 제1 에지이고 다른 하나는 온 레벨에서 오프 레벨로 바뀌는 제2 에지가 서로 동기되어 같은 타이밍에 발생한다.

즉, 홀수 및 짝수 발광 신호 생성부는, 온 레벨 기간과 오프 레벨 기간의 합을 하나의 주기로 하는 1 주기 기간 동안 적어도 하나의 타이밍에 동시에, 이웃하면서 짝을 이루는 홀수 발광 신호와 짝수 발광 신호 중 하나는 턴-온 레벨로 바뀌고 다른 하나는 턴-오프 레벨로 바뀌도록, 홀수 발광 신호와 짝수 발광 신호를 생성한다.

따라서, 발광 신호의 듀티 비를 50%로 하는 경우, 이웃하면서 짝을 이루는 홀수 발광 신호와 짝수 발광 신호는 1 주기 기간 동안 두 번 동시에 서로 반대 방향으로 레벨을 바뀌게 되고, 서로 반대 위상의 발광 신호가 된다.

또한, 발광 신호의 듀티 비가 50%와 달라지는 경우, 이웃하면서 짝을 이루는 홀수 발광 신호와 짝수 발광 신호는, 1 주기 기간 동안, 서로 위상이 반대가 되는 역상 기간을 두 번 갖고, 서로 위상이 같은 동상 기간을 한 번 갖게 된다.

전원부(16)는, 직류-직류 변환기(DC-DC Converter)를 이용하여, 호스트로부터 제공되는 직류 입력 전압을 조정하여 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작에 필요한 게이트 온 전압(VGL). 게이트 오프 전압(VGH) 등을 생성하고, 또한 픽셀 어레이의 구동에 필요한 픽셀 구동 전압(VDD), 초기화 전압(Vini) 및 저전위 전원 전압(VSS)을 생성한다.

호스트 시스템은 모바일 기기, 웨어러블 기기 및 가상/증강 현실 기기 등에서 AP(Application Processor)가 될 수 있다. 또는, 호스트 시스템은 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터, 및 홈 시어터 시스템 등의 메인 보드일 수 있으며, 이에 한정되는 것은 아니다.

도 4는 6개의 트랜지스터와 1개의 커패시터로 구성되는 픽셀 회로를 도시한 것으로, 내부 보상 회로를 포함한다.

도 4의 픽셀 회로는, 구동 트랜지스터(DT), OLED, 5개의 스위칭 트랜지스터(T1 내지 T5) 및 스토리지 커패시터(Cst)를 포함하여 구성된다. 도 4의 픽셀 회로에서 트랜지스터는 P 채널 트랜지스터로 구현되어, 이에 한정되지 않는다.

P 채널 트랜지스터이므로, 트랜지스터를 턴-온 시키는 게이트 온 전압은 게이트 로우 전압(VGL)이 되고 트랜지스터를 턴-오프 시키는 게이트 오프 전압은 게이트 하이 전압(VGH)이다.

구동 트랜지스터(DT)는 데이터 전압(Vdata)에 상응하게 OLED를 발광시킬 전류를 생성하기 위한 것으로, 게이트 전극은 제1 노드(N1)에 연결되고, 제1 전극과 제2 전극 중 어느 하나는 픽셀 구동 전압(VDD)을 공급하는 제1 전원 라인에 연결되고 다른 하나는 제3 노드(N3)에 연결된다.

제1 스위칭 트랜지스터(T1)는 데이터 전압(Vdata)을 공급하기 위해 데이터 라인(14)과의 연결을 제어하기 위한 것으로, 게이트 전극은 제1 게이트 라인으로부터 제1 스캔 신호(SCAN1)를 공급 받고, 제1 전극과 제2 전극 중 어느 하나는 데이터 라인(14)에 연결되고 다른 하는 제2 노드(N2)에 연결된다.

제2 스위칭 트랜지스터(T1)는 구동 트랜지스터(DT)를 다이오드 연결하여 문턱 전압을 검출하기 위한 것으로, 게이트 전극은 제2 게이트 라인으로부터 제2 스캔 신호(SCAN2)를 공급 받고, 제1 전극과 제2 전극 중 어느 하나는 제1 노드(N1)에 연결되고 다른 하는 제3 노드(N3)에 연결된다.

제3 스위칭 트랜지스터(T3)는 제2 노드(N2)에 초기화 전압(Vini)을 공급하기 위한 것으로, 게이트 전극은 제3 게이트 라인으로부터 발광 신호(EM)를 공급 받고, 제1 전극과 제2 전극 중 어느 하나는 제2 노드(N2)에 연결되고 다른 하나는 초기화 전압(Vini)을 공급하는 초기화 전압 라인에 연결된다.

제4 스위칭 트랜지스터(T3)는 구동 트랜지스터(DT)와 OLED를 연결하기 위한 것으로, 게이트 전극은 제3 게이트 라인으로부터 발광 신호(EM)를 공급 받고, 제1 전극과 제2 전극 중 어느 하나는 제3 노드(N3)에 연결되고 다른 하나는 OLED의 애노드 전극에 연결된다.

제5 스위칭 트랜지스터(T3)는 OLED의 애노드 전극에 초기화 전압(Vini)을 공급하기 위한 것으로, 게이트 전극은 제2 게이트 라인으로부터 제2 스캔 신호(SCAN2)를 공급 받고, 제1 전극과 제2 전극 중 어느 하나는 OLED의 애노드 전극에 연결되고 다른 하나는 초기화 전압(Vini)을 공급하는 초기화 전압 라인에 연결된다.

스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 문턱 전압(Vth)을 저장하고 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 게이트 전극인 제1 노드(N1)에 반영하기 위한 것으로, 제1 노드(N1)와 제2 노드(N2) 사이에 연결된다.

OLED는 구동 트랜지스터(DT)가 생성하는 전류에 따라 발광하는데, 애노드 전극은 제4 및 제5 트랜지스터(T4, T5)의 전극에 연결되고 캐소드 전극은 저전위 전원 전압(VSS)을 공급하는 제2 전원 라인에 연결된다.

도 5는 도 4 픽셀 회로의 구동과 관련된 신호들을 도시한 것으로, 도 4의 픽셀 회로는 제1 및 제2 스캔 신호(SCAN1, SCAN2)와 발광 신호(EM)에 의해 제어된다.

타이밍 컨트롤러(11)는, 데이터 구동 회로(12)와 게이트 구동 회로(13)를 제어하여, 1 프레임을 초기화 기간(t1), 데이터 기입 및 센싱 기간(t2), 홀드 기간(t3) 및 발광 기간(t4)으로 분할하여 도 4의 픽셀 회로를 구동한다. 버티컬 블랭크 기간은 픽셀에 데이터를 기입하지 않는 기간이므로 픽셀의 발광 기간(t4)에 발생한다.

초기화 기간(t1)은, 이전 프레임의 데이터 전압(Vdata(t-1))으로 픽셀의 OLED를 발광시키고 있던 상태에서, 현재 프레임의 데이터 전압(Vdata(t))을 인가 받기 위해 픽셀의 주요 구성 요소를 초기화하기 위한 기간이다.

초기화 기간(t1)에, 제1 스캔 신호(SCAN1)는 게이트 오프 전압인 게이트 하이 전압(VGH)을 유지하고, 제2 스캔 신호(SCAN2)는 게이트 오프 전압인 게이트 하이 전압(VGH)에서 게이트 온 전압인 게이트 로우 전압(VGL)으로 바뀌고, 발광 신호(EM)는 게이트 온 전압인 게이트 로우 전압(VGL)을 유지한다.

이에 따라, 제1 스위칭 트랜지스터(T1)는 턴-오프 상태를 유지하고, 제2 및 제5 스위칭 트랜지스터(T2, T5)는 턴-오프 상태에서 턴-온 상태로 바뀌고, 제3 및 제4 스위칭 트랜지스터(T3, T4)는 턴-온 상태를 유지한다.

초기화 기간(t1)에, 제1 노드(N1)는 턴-온 상태의 제5, 제4 및 제2 스위칭 트랜지스터(T5, T4, T2)에 의해 초기화 전압(Vini)을 공급하는 초기화 전압 라인에 연결되어 초기화 전압(Vini)이 되고, 제2 노드(N2)는 턴-온 상태를 유지하는 제3 스위칭 트랜지스터(T3)에 의해 초기화 전압(Vini)을 그대로 유지한다.

데이터 기입 및 센싱 기간(t2)은, 스토리지 커패시터(Cst) 양단에 현재 프레임의 데이터 전압(Vdata(t))과 구동 트랜지스터(DT)의 문턱 전압(Vth)을 저장하기 위한 기간이다.

데이터 기입 및 센싱 기간(t2)에, 제1 스캔 신호(SCAN1)는 게이트 오프 전압인 게이트 하이 전압(VGH)에서 게이트 온 전압인 게이트 로우 전압(VGL)으로 바뀌고, 제2 스캔 신호(SCAN2)는 게이트 온 전압인 게이트 로우 전압(VGL)을 유지하고, 발광 신호(EM)는 게이트 온 전압인 게이트 로우 전압(VGL)에서 게이트 오프 전압인 게이트 하이 전압(VGH)에서 게이트 온 전압인 게이트 로우 전압(VGL)으로 바뀐다.

이에 따라, 제1 스위칭 트랜지스터(T1)는 턴-오프 상태에서 턴-온 상태로 바뀌고, 제2 및 제5 스위칭 트랜지스터(T2, T5)는 턴-온 상태를 유지하고, 제3 및 제4 스위칭 트랜지스터(T3, T4)는 턴-온 상태에서 턴-오프 상태로 바뀐다.

데이터 기입 및 센싱 기간(t2)에, 제2 스위칭 트랜지스터(T2)가 구동 트랜지스터(DT)를 다이오드 연결하고 구동 트랜지스터(DT)가 턴-온 되어, 제1 노드(N1)와 제3 노드(N3)의 전압은 픽셀 구동 전압(VDD)에서 구동 트랜지스터(DT)의 문턱 전압(Vth)만큼 뺀 전압(VDD-Vth)으로 상승한다. 제2 노드(N2)는 턴-온 상태의 제1 스위칭 트랜지스터(T1)에 의해 데이터 라인(14)에 연결되어 데이터 전압(Vdata(t))으로 충전된다.

홀드 기간(t3)은, 제1 및 제2 스캔 신호(SCAN1, SCAN2)의 상태를 바꾸면서 픽셀 회로의 주요 노드의 전압을 그대로 유지하는 기간으로, 제1 및 제2 스캔 신호(SCAN1, SCAN2)는 게이트 온 전압인 게이트 로우 전압(VGL)에서 게이트 오프 전압인 게이트 하이 전압(VGH)으로 바뀌고, 발광 신호(EM)는 게이트 오프 전압인 게이트 하이 전압(VGH)을 유지한다.

이에 따라, 제1, 제2 및 제5 스위칭 트랜지스터(T1, T2, T5)는 턴-온 상태에서 턴-오프 상태로 바뀌고, 제3 및 제4 스위칭 트랜지스터(T3, T4)는 턴-오프 상태를 유지한다.

홀드 기간(t3)에 제1 및 제2 노드(N1, N2)는 데이터 기입 및 센싱 기간(t2)의 마지막 상태를 그대로 유지하여 각각 전압(VDD-Vth)과 데이터 전압(Vdata(t))을 유지한다.

발광 기간(t4)은, 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압(Vdata(t))을 설정하고 구동 트랜지스터(DT)와 OLED를 연결하여 구동 트랜지스터(DT)의 소스와 게이트 사이 전압으로 OLED를 발광시키는 기간이다.

발광 기간(t4)에, 제1 및 제2 스캔 신호(SCAN1, SCAN2)는 게이트 오프 전압인 게이트 하이 전압(VGH)을 유지하고, 발광 신호(EM)는 게이트 오프 전압인 게이트 하이 전압(VGH)에서 게이트 온 전압인 게이트 로우 전압(VGL)으로 바뀐다.

이에 따라, 제1, 제2 및 제5 스위칭 트랜지스터(T1, T2, T5)는 턴-오프 상태를 유지하고, 제3 및 제4 스위칭 트랜지스터(T3, T4)는 턴-오프 상태에서 턴-온 상태로 바뀐다.

발광 기간(t4)에, 제2 노드(N2)는 턴-온 되는 제3 스위칭 트랜지스터(T3)에 의해 데이터 전압(Vdata(t))에서 초기화 전압(Vini)으로 바뀌고, 플로팅 상태의 제1 노드(N1)는 스토리지 커패시터(DT)를 다른 단자에 연결되는 제2 노드(N2)의 전압 변동을 반영하여 (VDD-Vth)-(Vdata(t)-Vini)가 된다.

구동 트랜지스터(DT)의 소스 전극의 전위는 픽셀 구동 전압(VDD)이고 게이트 전극인 제1 노드(N1)의 전위는 ((VDD-Vth)-(Vdata(t)-Vini))로 소스 전극의 전위가 게이트 전극의 전위보다 높아 구동 트랜지스터(DT)가 턴-온 된다. 또한, 턴-온 되는 제4 스위칭 트랜지스터(T4)에 의해 구동 트랜지스터(DT)와 OLED 사이 전류 경로가 형성되고, 구동 트랜지스터(DT)의 소스 전극과 게이트 전극(N1)의 전압 차이에 비례하는 전류가 OLED에 흐르게 된다.

구동 트랜지스터(DT)의 소스-게이트 전압(Vsg)은 (Vdata(t)-Vini+Vth)가 되고, 구동 트랜지스터(DT)에서 흘러 OLED를 발광시키는 구동 전류(I_OLED)는 소스-게이트 전압(Vsg)에서 문턱 전압(Vth)을 뺀 값의 제곱에 비례하는데, 아래 수학식 1과 같이 표현될 수 있다.

수학식 1에서 보는 것과 같이, 구동 전류(I_OLED)의 관계식에는 구동 트랜지스터(DT)의 문턱 전압(Vth) 성분이 소거되므로, 구동 트랜지스터(DT)의 문턱 전압이 변한다고 할지라도 문턱 전압을 보상하면서 데이터 라인을 통해 입력되는 데이터 전압(Vdata(t))에 상응하는 전류로 OLED를 발광시킬 수 있다.

홀드 기간(t3)은 생략될 수 있는데, 이 경우 데이터 기입 및 센싱 기간(t2) 이후 발광 기간(t4)이 시작할 때, 동시에 제1 및 제2 스캔 신호(SCAN1, SCAN)는 게이트 온 전압인 게이트 로우 전압(VGL)에서 게이트 오프 전압인 게이트 하이 전압(VGH)으로 바뀌고, 발광 신호(EM)는 게이트 오프 전압인 게이트 하이 전압(VGH)에서 게이트 온 전압인 게이트 로우 전압(VGL)으로 바뀔 수 있다.

또한, 도 5에는 초기화 기간(t1)이 1 수평 기간(1H)보다 짧게 되어 있지만, 1 수평 기간이 되도록 제2 스캔 신호(SCAN2)의 펄스 폭을 2 수평 기간(2H)으로 길게 할 수도 있다.

도 6은 연속되는 두 표시 라인에 있는 픽셀을 듀티 구동하는 경우 구동과 관련된 신호들을 도시한 것으로, 홀드 기간(t3)이 생략되었다.

발광 기간(t4) 동안 발광 신호(EM)는 50%의 듀티 비로 게이트 오프 전압인 게이트 하이 전압(VGH)과 게이트 온 전압인 게이트 로우 전압(VGL)을 반복하는데, 게이트 오프 전압인 구간과 게이트 온 전압인 구간을 각각 오프 펄스 구간(P_off)과 온 펄스 구간(P_on)이라 칭한다.

또한, 발광 신호(EM)가 초기화 기간(t1)에 게이트 온 전압인 게이트 로우 전압(VGL)이 될 때의 파형을 초기화 펄스(Pi)라 하고, 데이터 기입 및 센싱 기간(t2)에 게이트 오프 전압인 게이트 하이 전압(VGH)이 될 때의 파형을 센싱 펄스(Ps)라 칭한다.

(i+1)번째 표시 라인의 발광 신호(EM(i+1))는 i번째 표시 라인의 발광 신호(EM(i))보다 1 수평 기간(1H)만큼 지연된다. 또한, 초기화 기간(t1)이 되기 전 발광 신호의 상태, 오프 펄스 구간(P_off)인지 온 펄스 구간(P_on)인지에 따라 초기화 기간(t1) 전의 발광 신호의 모양이 달라질 수 있다.

도 6에서는, 초기화 기간(t1)보다 1 수평 기간 앞에 온 펄스 구간(P_on)이 있기 때문에, 발광 신호(EM)는 초기화 기간(t1) 초기에 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 바뀐다.

도 7은 홀수 라인과 짝수 라인을 분리하여 발광 신호를 생성하는 예를 도시한 것이다.

발광 기간(t4)에, 예를 들어 50% 듀티 비로 발광 듀티 구동할 때, 이웃하고 쌍이 되는 홀수 표시 라인과 짝수 표시 라인에 공급할 두 발광 신호를 서로 역상이 되도록 하기 위해, 발광 신호 생성부를 짝수 라인과 홀수 라인에 대해 서로 분리할 수 있다.

도 7에서, 홀수 수평 라인에 발광 신호를 공급할 홀수 스테이지(EM_Odd)끼리 종속적으로 연결되고, 짝수 수평 라인에 발광 신호를 공급할 짝수 스테이지(EM_Even)끼리 종속적으로 연결되고, 홀수 및 짝수 스테이지(EM_Odd, EM_Even)에는 게이트 클럭(CLKs)이 공급된다.

제1 홀수 스테이지(EM_Odd1)는 홀수 스타트 신호(EVST_Odd)를 공급 받고, 제1 발광 신호(EM(1))를 생성하여 제1 표시 라인에 공급되고, 또한 이를 제2 홀수 스테이지(EM_Odd2)에 스타트 신호로 공급한다.

마찬가지로, 제2 홀수 스테이지(EM_Odd2)는, 제1 홀수 스테이지(EM_Odd1)의 제1 발광 신호(EM(1))를 스타트 신호로 하여 제3 발광 신호(EM(3))를 생성하여 제3 표시 라인에 공급하고, 또한 이를 제3 홀수 스테이지(EM_Odd(3))에 스타트 신호로 공급한다.

비슷하게, 제1 짝수 스테이지(EM_Even1)는 짝수 스타트 신호(EVST_Even)를 공급 받고, 제2 발광 신호(EM(2))를 생성하여 제2 표시 라인에 공급되고, 또한 이를 제2 짝수 스테이지(EM_Even2)에 스타트 신호로 공급한다.

마찬가지로, 제2 짝수 스테이지(EM_Even2)는, 제1 짝수 스테이지(EM_Even1)의 제2 발광 신호(EM(2))를 스타트 신호로 하여 제4 발광 신호(EM(4))를 생성하여 제4 표시 라인에 공급하고, 또한 이를 제3 짝수 스테이지(EM_Even(3))에 스타트 신호로 공급한다.

제1 홀수 스테이지(EM_Odd1)에 공급되는 홀수 스타트 신호(EVST_Odd)와 제1 짝수 스테이지(EM_Even1)에 공급되는 짝수 스타트 신호(EVST_Even)는, 50% 듀티로 발광 듀티 구동할 때, 초기화 기간(t1)과 데이터 기입 및 센싱 기간(t2)에는 1 수평 기간(1H)만큼 위상이 지연되지만, 발광 기간(t4)에는 서로 역상으로 동기되어 온 펄스 구간(P_on)과 오프 펄스 구간(P_off)을 반복하고, 이에 따라 이웃하고 쌍을 이루는 수평 라인에 공급되는 홀수 발광 신호와 짝수 발광 신호도 발광 기간(t4)에 서로 역상으로 동기되는 신호로 출력된다.

도 8a 내지 도 11b는 50% 듀티 비로 발광 듀티 구동할 때 발광 기간 동안 홀수 라인 발광 신호와 짝수 라인 발광 신호가 서로 역상이 되도록 동기시키는 구체적인 상황을 도시한 것이다.

도 8a 내지 도 11b에서, 짝수인 (i+1)번째 표시 라인에 공급되는 제(i+1) 발광 신호(EM_Even(i+1))는, 초기화 기간(t1)과 데이터 기입 및 센싱 기간(t2)에는, 홀수인 i번째 표시 라인에 공급되는 제i 발광 신호(EM_Odd(i))보다 1 수평 기간(1H)만큼 지연된다.

하지만, 홀수인 i번째 표시 라인의 발광 기간(t4)부터는 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))가 서로 동기하여 위상을 달리하는데, 즉 제i 발광 신호(EM_Odd(i))의 온 펄스 구간(P_on)은 제(i+1) 발광 신호(EM_Even(i+1))의 오프 펄스 구간(P_off)에 대응하고, 제i 발광 신호(EM_Odd(i))의 오프 펄스 구간(P_off)은 제(i+1) 발광 신호(EM_Even(i+1))의 온 펄스 구간(P_on)에 대응합니다.

이를 위해 짝수인 (i+1)번째 표시 라인에 공급되는 제(i+1) 발광 신호(EM_Even(i+1))는, 게이트 오프 전압인 게이트 하이 전압(VGH)을 갖는 센싱 펄스 구간(Ps) 이후에 게이트 온 전압인 게이트 로우 전압(VGL)으로 바뀌지 않고(레벨 천이를 생략하고(Tc)) 게이트 하이 전압(VGH)을 그대로 유지하여 오프 펄스 구간(P_off)을 형성하되, 제i 발광 신호(EM_Odd(i))가 온 펄스 구간(P_on)을 끝내고 오프 펄스 구간(P_off)으로 바뀔 때 이에 동기하여 게이트 온 전압인 게이트 로우 전압(VGL)으로 바뀐다.

이후부터 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))는, 서로 온 펄스 구간(P_on)과 오프 펄스 구간(P_off)을 서로 달리 하면서 동기하여 스위칭 한다. 도 8a 내지 도 11b에 도시한 것과 같이, 발광 기간(t4) 동안 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))는 같은 타이밍에 천이(ⓣ)가 발생하여 서로 반대 방향으로 레벨을 바꾼다.

다시 표현하면, 짝수인 (i+1)번째 표시 라인에 공급되는 제(i+1) 발광 신호(EM_Even(i+1))는, 초기화 펄스(Pi) 이후 센싱 펄스(Ps)가 시작할 때 바로 오프 펄스 구간(P_off)에 진입하여 홀수인 i번째 표시 라인에 공급되는 제i 발광 신호(EM_Odd(i))의 온 펄스 구간(P_on)에 대응하게 된다.

50% 듀티 비로 발광 듀티 구동하는 경우, 온 펄스 구간(P_on)과 오프 펄스 구간(P_off)의 길이가 같고 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))가 동기하여 반대 레벨로 천이하기 때문에, 온 펄스 구간(P_on)과 오프 펄스 구간(P_off)의 합을 듀티 발광의 한 주기로 할 때 한 주기에 2번씩 동시에 반대 방향으로 천이가 발생한다.

도 8a 내지 도 11b에서는, 50% 듀티 비로 발광 듀티 구동할 때, 발광 기간(t4)에 발생하는 천이(ⓣ) 타이밍과 다음 프레임의 데이터 전압을 공급하기 위해 초기화하는 타이밍의 시간 간격에 따라 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))의 파형이 달라지는 것을 도시하고 있다.

1 프레임에 포함된 수평 기간의 개수(또는 수직 방향으로 표시 라인의 개수), 버티컬 블랭크 기간에 포함되는 수평 기간의 개수, 및 온 펄스 구간(P_on)과 오프 펄스 구간(P_off)의 합(듀티 발광의 한 주기)의 관계에 따라, 한 주기에 2번 있는 천이(ⓣ)의 타이밍과 i번째 표시 라인의 초기화 기간(t1)의 타이밍이 달라질 수 있다.

도 8a 내지 도 11b에서는, i번째 표시 라인의 초기화 기간(t1), 데이터 기입 및 센싱 기간(t2) 및 발광 기간(t4)의 시작 타이밍을 각각 ③, ④, ⑤라 하고, 발광 기간(t4)에 발생하는 50% 듀티 비의 발광 신호의 천이(ⓣ) 타이밍이 각각 ②, ③, ④, ⑤일 때, 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))의 파형을 도시하고 있다.

도 8a와 도 8b에서는 50% 듀티 비의 발광 신호의 천이(ⓣ)가 ② 타이밍에 발생한다. ② 타이밍에, 도 8a에서는 제i 발광 신호(EM_Odd(i))는 온 펄스 구간(P_on)에서 오프 펄스 구간(P_off)으로 바뀌고 제(i+1) 발광 신호(EM_Even(i+1))는 오프 펄스 구간(P_off)에서 온 펄스 구간(P_on)으로 바뀌고, 도 8b에서는 반대로 제i 발광 신호(EM_Odd(i))는 오프 펄스 구간(P_off)에서 온 펄스 구간(P_on)으로 바뀌고 제(i+1) 발광 신호(EM_Even(i+1))는 온 펄스 구간(P_on)에서 오프 펄스 구간(P_off)으로 바뀐다.

도 8a에서, i번째 표시 라인의 초기화 기간(t1)이 시작되는 ③ 타이밍에 제i 발광 신호(EM_Odd(i))가 펄스 오프 구간(P_off)이다. 초기화 기간(t1)에 발광 신호(EM)는 게이트 오프 레벨인 게이트 로우 전압(VGL)이 되어야 하므로, ③ 타이밍에 펄스 오프 구간(P_off)에 있는 제i 발광 신호(EM_Odd(i))는 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 천이해야 하여, 천이 동작을 삽입해야 한다(Ti). ③ 타이밍과 ④ 타이밍 사이에 제i 발광 신호(EM_Odd(i))가 게이트 로우 전압(VGL)을 펄스 형태로 유지하는 것이 초기화 펄스(Pi)에 해당한다.

게이트 로우 전압(VGL)인 펄스 온 구간(P_on)에 있는 제(i+1) 발광 신호(EM_Even(i+1))는, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에 게이트 로우 전압(VGL)을 그대로 유지하면 된다.

도 8a에서, 제i 발광 신호(EM_Odd(i))는, i번째 표시 라인의 데이터 기입 및 센싱 기간(t2)이 시작하는 ④ 타이밍에 게이트 로우 전압(VGL)에서 게이트 하이 전압(VGH)으로 바뀌고, i번째 표시 라인의 발광 기간(t4)이 시작하는 ⑤ 타이밍에 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 바뀌는데, ④ 타이밍과 ⑤ 타이밍 사이에 게이트 하이 전압(VGH)의 펄스가 센싱 펄스(Ps)에 해당한다.

도 8a에서, 제i 발광 신호(EM_Odd(i))는, i번째 표시 라인의 발광 기간(t4)이 시작하는 ⑤ 타이밍에 게이트 로우 전압(VGL)으로 바뀌면서, 온 펄스 구간(P_on)이 된다. 하지만, (i+1)번째 표시 라인의 발광 기간(t4)이 시작하는 ⑥ 타이밍에, 제(i+1) 발광 신호(EM_Even(i+1))는, 제i 발광 신호(EM_Odd(i))의 온 펄스 구간(P_on)에 동기하여, 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 바뀌지 않고 게이트 하이 전압(VGH)을 유지하면서 오프 펄스 구간(P_off)을 유지한다. 즉, 제(i+1) 발광 신호(EM_Even(i+1))는 ⑥ 타이밍에 천이를 생략한다(Tc).

제(i+1) 발광 신호(EM_Even(i+1))는, i번째 표시 라인의 발광 기간(t4)의 시작 타이밍인 ⑤ 타이밍에, (i+1)번째 표시 라인의 데이터 기입 및 센싱 기간(t3)의 시작을 위해 게이트 로우 전압(VGL)에서 게이트 하이 전압(VGH)으로 천이하면서, 발광 듀티 구동을 위한 오프 펄스 구간(P_off)을 시작한다.

즉, 제(i+1) 발광 신호(EM_Even(i+1))의 센싱 펄스(Ps)에 의해 시작하는 오프 펄스 구간(P_off)이 제i 발광 신호(EM_Odd(i))의 온 펄스 구간(P_on)의 온 펄스 구간(P_on)에 동기된다.

도 8b에서, ② 타이밍에, 제i 발광 신호(EM_Odd(i))와 제i 발광 신호(EM_Odd(i))에 천이가 발생하고, 도 8a의 천이 방향과 반대이다. 도 8b에서, i번째 표시 라인의 초기화 기간(t1)이 시작되는 ③ 타이밍에 제i 발광 신호(EM_Odd(i))가 펄스 온 구간(P_on)이고, 초기화 기간(t1)에 발광 신호(EM)는 게이트 오프 레벨인 게이트 로우 전압(VGL)이므로, ③ 타이밍에 펄스 온 구간(P_off)에 있는 제i 발광 신호(EM_Odd(i))는 게이트 로우 전압(VGL)을 그대로 유지한다. 또한, 제i 발광 신호(EM_Odd(i))는 ④ 타이밍에 센싱 펄스(Ps)를 출력한 후 ⑤ 타이밍에 온 펄스 기간(P_on)에 진입한다.

도 8b에서, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에, 오프 펄스 기간(P_off)에 있는 제(i+1) 발광 신호(EM_Even(i+1))는 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 천이해야 하여, 천이 동작이 삽입된다(Ti). 제(i+1) 발광 신호(EM_Even(i+1))는 ④ 타이밍과 ⑤ 타이밍 사이에 초기화 펄스(Pi)를 출력한 이후, ⑤ 타이밍에 센싱 펄스(Ps)를 출력하고, ⑥ 타이밍에 천이를 생략하고(Tc) 게이트 하이 전압(VGH)을 유지한다. 즉, 제(i+1) 발광 신호(EM_Even(i+1))는 ⑤ 타이밍에 센싱 펄스(Ps)를 시작으로 오프 펄스 구간(P_off)에 들어가, 제i 발광 신호(EM_Odd(i))의 온 펄스 구간(P_on)에 동기한다.

도 8a와 도 8b에 도시한 것과 같이, i번째 수평 라인의 초기화 기간(t1)이 시작하는 타이밍보다 2 수평 기간(H) 먼저 온/오프 펄스 구간(P_on/P_off)의 천이 기간이 발생하면, 초기화 기간(t1)이 시작할 때 제i 발광 신호(EM_Odd(i)) 또는 제(i+1) 발광 신호(EM_Even(i+1))에 천이 동작을 삽입하여 게이트 로우 전압(VGH)이 된다.

도 9a와 도 9b에서, 50% 듀티 비의 발광 신호의 천이(ⓣ)가 ③ 타이밍, 즉 제i 발광 신호(EM_Odd(i))의 초기화 기간(t1)이 시작하는 시점에 발생한다. ③ 타이밍에, 도 9a에서는 제i 발광 신호(EM_Odd(i))는 온 펄스 구간(P_on)에서 오프 펄스 구간(P_off)으로 바뀌고 제(i+1) 발광 신호(EM_Even(i+1))는 오프 펄스 구간(P_off)에서 온 펄스 구간(P_on)으로 바뀌고, 도 9b에서는 제i 발광 신호(EM_Odd(i))는 오프 펄스 구간(P_off)에서 온 펄스 구간(P_on)으로 바뀌고 제(i+1) 발광 신호(EM_Even(i+1))는 온 펄스 구간(P_on)에서 오프 펄스 구간(P_off)으로 바뀐다.

도 9a에서, 천이(ⓣ)가 있는 ③ 타이밍에 제i 발광 신호(EM_Odd(i))는 온 펄스 구간(P_on)에서 오프 펄스 구간(P_off)으로 바뀌어 천이가 있어야 하지만, ③ 타이밍이 초기화 기간(t1)이 시작하는 시점이기 때문에 게이트 로우 전압(VGL)이 되어야 하기 때문에, 천이를 생략한다(Tc). 이후 제i 발광 신호(EM_Odd(i))의 파형은 도 8a와 같다.

도 9a에서, 펄스 온 구간(P_on)에 있는 제(i+1) 발광 신호(EM_Even(i+1))는, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에 게이트 로우 전압(VGL)을 그대로 유지하면 된다. 이후 제(i+1) 발광 신호(EM_Even(i+1))의 파형은 도 8a와 같다.

도 9b에서, ③ 타이밍에, 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))에 천이(ⓣ)가 발생하고, 도 9a의 천이 방향과 반대이다. 도 9b에서, 초기화 기간(t1)이 시작하는 ③ 타이밍에 제i 발광 신호(EM_Odd(i))는 게이트 로우 전압(VGL)인 오프 펄스 구간(P_off)이 시작하고 초기화 기간(t1)에 필요한 게이트 로우 전압(VGL)에 해당한다. 이후 제i 발광 신호(EM_Odd(i))의 파형은 도 8b와 같다.

도 9b에서, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작하는 ④ 타이밍에, 오프 펄스 구간(P_off)에 있는 제(i+1) 발광 신호(EM_Even(i+1))는 게이트 로우 전압(VGL)이 되어야 하므로, 천이 동작이 삽입된다(Ti). 이후 제(i+1) 발광 신호(EM_Even(i+1))의 파형은 도 8b와 같다.

도 10a와 도 10b에서, 50% 듀티 비의 발광 신호의 천이(ⓣ)가 ④ 타이밍, 즉 제i 발광 신호(EM_Odd(i))의 데이터 기입 및 센싱 기간(t2)이 시작하는 시점에 발생할 예정이다. 하지만, ④ 타이밍은, 다음 프레임의 초기화와 데이터 기입 타이밍과 겹쳐서 온 펄스 구간(P_on)에서 오프 펄스 구간(P_off)으로 또는 오프 펄스 구간(P_off)에서 온 펄스 구간(P_on)으로 발광 신호의 천이가 발생하지는 않는다.

도 10a에서, i번째 표시 라인의 초기화 기간(t1)이 시작되는 ③ 타이밍에 제i 발광 신호(EM_Odd(i))가 펄스 온 구간(P_on)에 속하여 게이트 로우 전압(VGL)이므로 천이 삽입(Ti)이나 천이 생략(Tc)이 필요 없고 이전 타이밍의 레벨을 그대로 유지하면 된다. 이후 제i 발광 신호(EM_Odd(i))는, ④ 타이밍과 ⑤ 타이밍 사이 센싱 펄스(Ps)가 생성되고 ⑤ 타이밍에 온 펄스 구간(P_on)에 진입한다.

도 10a에서, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에, 제(i+1) 발광 신호(EM_Even(i+1))는 오프 펄스 구간(P_off)에서 온 펄스 구간(P_on)으로 천이(ⓣ)가 발생하여, 자연스럽게 초기화 기간(t1)에 필요한 게이트 로우 전압(VGL)이 된다. 이후 제(i+1) 발광 신호(EM_Even(i+1))의 파형은 도 8a 또는 도 9a와 같다.

도 10b에서, i번째 표시 라인의 초기화 기간(t1)이 시작되는 ③ 타이밍에 제i 발광 신호(EM_Odd(i))가 펄스 오프 구간(P_off)에 속하여 게이트 하이 전압(VGH)이므로 게이트 로우 전압(VGL)으로 천이가 필요해 천이 삽입(Ti)이 발생한다. 이후 제i 발광 신호(EM_Odd(i))는, ④ 타이밍과 ⑤ 타이밍 사이 센싱 펄스(Ps)가 생성되고 ⑤ 타이밍에 온 펄스 구간(P_on)에 진입한다.

도 10b에서, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에, 제(i+1) 발광 신호(EM_Even(i+1))는 온 펄스 구간(P_on)에서 오프 펄스 구간(P_off)으로 천이(ⓣ)가 발생하여야 하지만, 초기화 기간(t1)에 필요한 게이트 로우 전압(VGH)을 유지하기 위하여 천이가 생략된다(Tc). 이후 제(i+1) 발광 신호(EM_Even(i+1))의 파형은 도 8b 또는 도 9b와 같다.

도 11a와 도 11b에서, 50% 듀티 비의 발광 신호의 천이(ⓣ)가 ⑤ 타이밍, 즉 제i 발광 신호(EM_Odd(i))의 발광 기간(t4)이 시작하는 시점에 발생할 예정이다. 하지만, ⑤ 타이밍은, 다음 프레임의 데이터 기입과 발광 타이밍과 겹쳐서 온 펄스 구간(P_on)에서 오프 펄스 구간(P_off)으로 또는 오프 펄스 구간(P_off)에서 온 펄스 구간(P_on)으로 발광 신호의 천이가 발생하지는 않는다.

도 11a는 도 10a와 같이, i번째 표시 라인의 초기화 기간(t1)이 시작되는 ③ 타이밍에 제i 발광 신호(EM_Odd(i))가 펄스 온 구간(P_on)에 속하여 게이트 로우 전압(VGL)이므로 천이 삽입(Ti)이나 천이 생략(Tc)이 필요 없고 이전 타이밍의 레벨을 그대로 유지하면 된다. 이후 제i 발광 신호(EM_Odd(i))는, ④ 타이밍과 ⑤ 타이밍 사이 센싱 펄스(Ps)가 생성되고 ⑤ 타이밍에 온 펄스 구간(P_on)에 진입한다.

도 11a에서, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에, 제(i+1) 발광 신호(EM_Even(i+1))는 오프 펄스 구간(P_off)에 속하므로, 초기화 기간(t1)에 필요한 게이트 로우 전압(VGL)으로 천이가 삽입된다(Ti). 이후 제(i+1) 발광 신호(EM_Even(i+1))의 파형은 도 8a 또는 도 9a와 같다.

도 11b는 도 10b와 같이, i번째 표시 라인의 초기화 기간(t1)이 시작되는 ③ 타이밍에 제i 발광 신호(EM_Odd(i))가 펄스 오프 구간(P_off)에 속하여 게이트 하이 전압(VGH)이므로 게이트 로우 전압(VGL)으로 천이가 필요해 천이 삽입(Ti)이 발생한다. 이후 제i 발광 신호(EM_Odd(i))는, ④ 타이밍과 ⑤ 타이밍 사이 센싱 펄스(Ps)가 생성되고 ⑤ 타이밍에 온 펄스 구간(P_on)에 진입한다.

도 11b에서, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에, 제(i+1) 발광 신호(EM_Even(i+1))는 온 펄스 구간(P_on)에 속하므로 초기화 기간(t1)에 필요한 게이트 로우 전압(VGH)을 그대로 유지한다. 이후 제(i+1) 발광 신호(EM_Even(i+1))의 파형은 도 8b 내지 도 10b와 같다.

도 8a 내지 도 11b를 참조로 설명한 것과 같이, 50% 듀티 비로 발광 듀티 구동할 때 이웃하고 짝을 이루는 2개의 표시 라인에 공급하는 발광 신호(EM)의 온 펄스 구간(P_on)과 오프 펄스 구간(P_off)을 스위칭 하면서 서로 역상으로 동기하여 출력하되, 픽셀을 초기화/센싱 하는 기간을 고려하여 발광 신호를 조절할 수 있다.

도 12a 내지 도 12c는 25% 듀티 비로 발광 듀티 구동할 때 홀수 라인 발광 신호와 짝수 라인 발광 신호를 서로 동기시키는 구체적인 상황을 도시한 것이다.

도 12a 내지 도 12c에서, 발광 신호(EM)의 온 펄스 구간(P_on)과 오프 펄스 구간(P_off)은 각각 3H와 9H로 25% 듀티 비의 발광 듀티 구동에 해당한다.

제i 발광 신호(EM_Odd(i))는, 온 펄스 구간(P_on)이 홀수인 i번째 표시 라인의 발광 기간(t4)이 시작하는 ⑤ 타이밍에 시작하여, 3 수평 기간(3H) 동안 게이트 로우 전압(VGL)을 유지한 후 게이트 하이 전압(VGH)으로 천이가 발생하여(to) 오프 펄스 구간(P_off)에 진입한다. 이후 제i 발광 신호(EM_Odd(i))는 9 수평 기간(9H) 동안 게이트 하이 전압(VGH)을 유지한 후 게이트 로우 전압(VGL)으로 천이가 발생하여(tc) 온 펄스 구간(P_on)에 진입한다.

제(i+1) 발광 신호(EM_Even(i+1))는, 홀수인 i번째 표시 라인의 발광 기간(t4)이 시작하는 ⑤ 타이밍에 센싱 펄스(Ps)를 출력함으로써 오프 펄스 구간(P_off)을 시작하여, 9 수평 기간(9H) 동안 게이트 하이 전압(VGH)을 유지한 후 게이트 로우 전압(VGL)으로 천이가 발생하여(te) 온 펄스 구간(P_on)에 진입한다. 이후 제(i+1) 발광 신호(EM_Even(i+1))는 3 수평 기간(3H) 동안 게이트 로우 전압(VGL)을 유지한 후 게이트 하이 전압(VGH)으로 천이가 발생하여(tc) 오프 펄스 구간(P_off)에 진입한다.

⑤ 타이밍보다 3H 후에 발생하는 천이는 홀수인 i번째 표시 라인에 공급되는 제i 발광 신호(EM_Odd(i))에서 발생하므로, 홀수 천이라는 의미로 to로 칭하고, ⑤ 타이밍보다 9H 후에 발생하는 천이는 짝수인 (i+1)번째 표시 라인에 공급되는 제(i+1) 발광 신호(EM_Even(i+1))에서 발생하므로, 짝수 천이라는 의미로 te로 칭하고, ⑤ 타이밍보다 12H 후에 발생하는 천이는 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))에 공통으로 발생하므로 공통 천이라는 의미로 tc로 칭한다.

도 12a 내지 도 12c에서는, 발광 듀티가 25%로 50%보다 작기 때문에, 공통 천이(tc) 이후에 홀수 천이(to)가 짝수 천이(te)보다 먼저 발생하지만, 발광 듀티가 50%보다 크면 공통 천이(tc) 이후에 짝수 천이(te)가 홀수 천이(to)보다 먼저 발생한다.

도 12a에서는 공통 천이(tc)가 i번째 표시 라인의 초기화 기간(t1)이 시작되는 ③ 타이밍에 발생하는 경우, 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))를 도시하고 있다.

도 12a에서, 제i 발광 신호(EM_Odd(i))는, ③ 타이밍에 발생하는 공통 천이(tc)에 의해 오프 펄스 구간(P_off)에서 온 펄스 구간(P_on)으로 진입하여, 자연스럽게 초기화 기간(t1)에 필요한 게이트 로우 전압(VGL)이 된다. 이후 제i 발광 신호(EM_Odd(i))의 파형은 도 8 내지 도 11을 참조로 설명한 것과 같다.

또한, 제(i+1) 발광 신호(EM_Even(i+1))는, ③ 타이밍에 공통 천이(tc)가 발생하여 온 펄스 구간(P_on)에서 오프 펄스 구간(P_off)으로 진입하고, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에 제(i+1) 발광 신호(EM_Even(i+1))는 오프 펄스 구간(P_off)에 속하므로, 초기화 기간(t1)에 필요한 게이트 로우 전압(VGL)으로 천이가 삽입된다(Ti). 이후 제(i+1) 발광 신호(EM_Even(i+1))의 파형은 도 8 내지 도 11을 참조하여 설명한 것과 같다.

공통 천이(tc)가 ② 내지 ⑤ 타이밍에 발생하는 경우, 초기화 기간(t1) 전의 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))의 파형은 도 8b, 도 9b, 도 10b, 도 11b를 참조로 설명한 것과 같다.

도 12b와 도 12c에서는, 각각 홀수 천이(to)와 짝수 천이(te)가, 예를 들어 i번째 표시 라인의 초기화 기간(t1)이 시작되는 ③ 타이밍보다 1 수평 기간(1H) 앞선 ② 타이밍에 발생하는 경우, 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))를 도시하고 있다.

도 12b에서, ② 타이밍에 제i 발광 신호(EM_Odd(i))는 홀수 천이(to)에 의해 오프 펄스 구간(P_off)에 진입하여 게이트 하이 전압(VGH)이 되고, ③ 타이밍에 제i 발광 신호(EM_Odd(i))는 i번째 표시 라인의 초기화 기간(t1)에 필요한 게이트 로우 전압(VGL)으로 바뀌어야 하므로 천이가 삽입된다(Ti).

도 12b에서, ② 타이밍에 짝수 표시 라인에 공급되는 제(i+1) 발광 신호(EM_Even(i+1))는 천이가 발생하지 않고 오프 펄스 구간(P_off)에 속하여 게이트 하이 전압(VGH)을 유지한다. (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에 제(i+1) 발광 신호(EM_Even(i+1))는 오프 펄스 구간(P_off)에 속하므로, 초기화 기간(t1)에 필요한 게이트 로우 전압(VGL)으로 천이가 삽입된다(Ti).

도 12c에서, ② 타이밍에 홀수 표시 라인에 공급되는 제i 발광 신호(EM_Odd(i))는 오프 펄스 구간(P_off)에 속하여 천이가 발생하지 않고 게이트 하이 전압(VGH)을 유지하고, ③ 타이밍에 제i 발광 신호(EM_Odd(i))는 i번째 표시 라인의 초기화 기간(t1)에 필요한 게이트 로우 전압(VGL)으로 바뀌어야 하므로 천이가 삽입된다(Ti).

도 12c에서, ② 타이밍에 제(i+1) 발광 신호(EM_Even(i+1))는 짝수 천이(te)에 의해 온 펄스 구간(P_on)에 진입하여 게이트 로우 전압(VGH)이 되고, (i+1)번째 표시 라인의 초기화 기간(t1)이 시작되는 ④ 타이밍에 제(i+1) 발광 신호(EM_Even(i+1))는 온 펄스 구간(P_on)에 속하므로 게이트 로우 전압(VGL)을 그대로 유지한다.

홀수 천이(to)와 짝수 천이(te)가 ③, ④, ⑤ 타이밍에 발생하는 경우 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))의 파형도 비슷한 방법으로 유추할 수 있다.

도 12a 내지 도 12c에서, i번째 표시 라인의 발광 기간(t4)이 시작하는 ⑤ 타이밍이 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))에 공통으로 천이가 발생하는 공통 천이(tc) 타이밍에 해당한다.

도 12의 25% 듀티 발광 때는, 듀티의 1 주기가 온 펄스 구간(P_on)인 3H와 오프 펄스 구간(P_off)인 9H의 합인 12H가 되고, 1 주기 동안 공통 천이(tc)가 한 번 발생하고, 홀수 천이(to)와 짝수 천이(te)도 한 번씩 발생한다.

듀티 비가 50%인 도 8 내지 도 11과 듀티 비가 25%인 도 12를 비교하면, 듀티의 1 주기에 이웃하고 짝을 이루는 2개의 표시 라인에 공급되는 제i 발광 신호(EM_Odd(i))와 제(i+1) 발광 신호(EM_Even(i+1))는 적어도 한 번 공통 천이가 발생하는데, i번째 표시 라인의 발광 기간(t4)이 시작하는 타이밍에 공통 천이가 발생하도록 한다.

도 13은 발광 신호를 50% 듀티 비로 생성하기 위한 발광 스타트 신호와 발광 듀티 구동 결과를 도시한 것으로, 초기화와 센싱을 위한 발광 신호의 파형이 도 9b의 것과 같아, 도 9b와 같은 발광 신호를 생성하도록 하는 발광 스타트 신호에 해당한다.

도 13의 발광 스타트 신호는 6H의 온 펄스 구간과 6H의 오프 펄스 구간을 갖게 되어 50% 듀티 구동을 가능하게 하고, 픽셀의 초기화, 데이터 기입/센싱을 위해 공통 천이에 앞서 소정 수평 기간 동안 온/오프 구동이 필요하다.

도 13에서 표시 패널의 액티브 영역은 예를 들어 20개의 표시 라인을 포함하여, 1 프레임은 20 개의 수평 기간과 4개의 수평 기간에 해당하는 버티컬 블랭크 기간으로 구성된다.

이웃하고 짝을 이루는 홀수 표시 라인과 짝수 표시 라인에는 서로 온 펄스 구간과 오프 펄스 구간이 서로 반대가 되는 발광 신호가 공급되는데, 예를 들어 이웃하는 첫 번째 표시 라인과 두 번째 표시 라인이 서로 짝을 이루어, 첫 번째 표시 라인에 온 펄스 구간의 발광 신호가 공급될 때 두 번째 표시 구간에는 오프 펄스 구간의 발광 신호가 공급되고, 첫 번째 표시 라인에 오프 펄스 구간의 발광 신호가 공급될 때 두 번째 표시 구간에는 온 펄스 구간의 발광 신호가 공급된다.

2개의 표시 라인이 진행함에 따라 2개의 수평 기간(2H)만큼 발광 신호가 시프트 된다. 같은 타이밍에 이웃하고 짝을 이루는 2개의 표시 라인에 공급되는 발광 신호가 각각 온 펄스 구간과 오프 펄스 구간 중 하나와 나머지 하나에 속한다.

또한, 1 프레임에 포함되는 버티컬 블랭크 기간이 짝수 개의 수평 기간에 해당하므로, 현재 프레임에서 다음 프레임으로 넘어갈 때 버티컬 블랭크 기간에 공급되는 발광 신호에 포함되는 온 펄스 구간과 오프 펄스 구간의 길이의 합이 같아서, 버티컬 액티브 기간에 발광 픽셀의 개수에 변화를 주지 않는다.

도 13에서 보듯이, 가로 축으로 1에서 24까지 각 타이밍마다 버티컬 액티브 구간에서 발광하는 표시 라인은 10개로 고정되어, 표시 패널 전체에서 발광하는 픽셀의 개수에는 변동이 없다.

도 14는 발광 신호를 25% 듀티 비로 생성하기 위한 발광 스타트 신호와 발광 듀티 구동 결과를 도시한 것으로, 초기화와 센싱을 위한 발광 신호의 파형이 도 12a의 것과 같아, 도 12a와 같은 발광 신호를 생성하도록 하는 발광 스타트 신호에 해당한다.

도 14의 발광 스타트 신호는 3H의 온 펄스 구간과 9H의 오프 펄스 구간을 갖게 되어 25% 듀티 구동을 가능하게 하고, 픽셀의 초기화, 데이터 기입/센싱을 위해 공통 천이에 앞서 소정 수평 기간 동안 온/오프 구동이 필요하다.

도 14도, 도 13과 마찬가지로, 표시 패널의 액티브 영역은, 예를 들어 20개의 표시 라인을 포함하여, 1 프레임은 20 개의 수평 기간과 4개의 수평 기간에 해당하는 버티컬 블랭크 기간으로 구성된다.

이웃하고 짝을 이루는 홀수 표시 라인과 짝수 표시 라인에는 1 듀티 주기에 한 번씩 온 펄스 구간과 오프 펄스 구간이 교차하는 발광 신호가 공급되는데, 예를 들어 이웃하는 첫 번째 표시 라인의 제1 발광 신호에 3 수평 기간의 제1 온 펄스 구간과 9 수평 기간의 제1 오프 펄스 구간이 연속으로 생성되고, 두 번째 표시 라인의 제2 발광 신호에는 9 수평 기간의 제2 오프 펄스 구간과 3 수평 기간의 제2 온 펄스 구간이 연속으로 생성되고, 제1 발광 신호의 제1 온 펄스 구간과 제2 발광 신호의 제2 오프 펄스 구간을 그 시작 타이밍을 동기시킬 수 있다.

그러면, 제1 발광 신호와 제2 발광 신호는 12 수평 기간 동안 적어도 한 번 같은 타이밍에 온 펄스 구간과 오프 펄스 구간이 서로 반대 방향으로 천이하게 된다.

도 13과 마찬가지로, 도 14에서도, 1 프레임에 포함되는 버티컬 블랭크 기간이 짝수 개의 수평 기간을 포함하고, 제1 및 제2 발광 신호가 같은 길이의 온 펄스 구간을 갖게 되므로, 버티컬 액티브 기간에 발광 픽셀의 개수에 변화를 주지 않는다. 또한, 가로 축으로 1에서 24까지 각 타이밍마다 버티컬 액티브 구간에서 발광하는 표시 라인은 10개로 고정되어, 표시 패널 전체에서 발광하는 픽셀의 개수에는 변동이 없다.

이와 같이, 버티컬 블랭크 기간을 짝수 개의 수평 기간에 해당하도록 그 길이를 조정하고, 1 듀티 주기 중에 적어도 한 타이밍에 이웃하고 짝을 이루는 제1/제2 발광 신호 중 하나의 온 펄스 구간과 다른 하나의 오프 펄스 구간이 서로 동기하여 서로 반대 방향으로 천이하도록 발광 신호를 생성함으로써, 각 타이밍에 발광하는 표시 라인의 수가 버티컬 액티브 기간에 바뀌지 않게 할 수 있다.

따라서, 발광 듀티 구동에도 불구하고 가로 띠 현상이 발생하지 않게 된다.

또한, 온 펄스 구간과 오프 펄스 구간이 천이하는 천이 타이밍을 동기하기 위해, 이웃하고 쌍을 이루는 표시 라인을 구동할 때 첫 번째 표시 라인의 발광 기간의 시작 타이밍을 공통 천이 타이밍으로 하여, 두 번째 표시 라인의 발광 기간의 시작 타이밍에 천이를 생략하여 발광 시점을 지연시킬 수 있다.

따라서, 이웃하고 쌍을 이루는 두 표시 라인의 발광과 비발광을 서로 동기하고 발광 기간과 비발광 기간을 서로 같게 하여, 각 타이밍에 표시 패널 전체의 발광 라인의 개수의 합을 일정하게 할 수 있다.

명세서에 기재된 표시 장치는 아래와 같이 설명될 수 있다.

일 실시예에서, 발광 기간 동안, 온 펄스 구간과 오프 펄스 구간의 합에 해당하는 하나의 듀티 주기 안에, 제1 발광 신호가 오프 펄스 구간에서 온 펄스 구간으로 바뀌는 제1-1 천이와 온 펄스 구간에서 오프 펄스 구간으로 바뀌는 제1-2 천이 중 적어도 하나는 제2 발광 신호가 오프 펄스 구간에서 온 펄스 구간으로 바뀌는 제2-1 천이와 온 펄스 구간에서 오프 펄스 구간으로 바뀌는 제2-2 천이 중 하나와 같은 타이밍에 발생할 수 있다.

일 실시예에서, 제1-1 천이와 제2-2 천이가 발생하는 타이밍이 서로 같을 수 있다.

일 실시예에서, 온 펄스 구간과 오프 펄스 구간의 길이가 서로 같을 때, 제1-2 천이와 제2-1 천이가 발생하는 타이밍이 서로 같을 수 있다.

일 실시예에서, 온 펄스 구간과 오프 펄스 구간의 길이가 서로 다를 때, 제1-2 천이와 제2-1 천이가 발생하는 타이밍이 서로 다를 수 있다.

일 실시예에서, 타이밍 컨트롤러는 1 프레임을 초기화 기간, 데이터 기입/센싱 기간 및 발광 기간으로 분할하여 제1 및 제2 표시 라인의 픽셀들을 구동하고, 제1 발광 신호는 제1 표시 라인의 발광 기간이 시작하는 제1 타이밍에 오프 레벨에서 온 레벨로 천이하여 온 펄스 구간을 시작하고, 제2 발광 신호는 제2 표시 라인의 데이터 기입 및 센싱 기간이 시작하는 타이밍에 온 레벨에서 오프 레벨로 천이하여 오프 펄스 구간을 시작할 수 있다.

일 실시예에서, 제2 발광 신호는 제2 표시 라인의 발광 기간이 시작하는 타이밍에 오프 레벨에서 온 레벨로 천이를 생략할 수 있다.

일 실시예에서, 제1 표시 라인의 초기화 기간과 데이터 기입/센싱 기간에 제1 발광 신호는 각각 턴-온 레벨과 턴-오프 레벨을 갖고, 제2 표시 라인의 초기화 기간과 데이터 기입/센싱 기간에 제2 발광 신호는 각각 턴-온 레벨과 턴-오프 레벨을 가질 수 있다.

일 실시예에서, 제1 및 제2 발광 신호는, 초기화 기간이 오프 펄스 구간에 속할 때 오프 레벨에서 온 레벨로 바꾸는 천이가 삽입되고, 초기화 기간이 시작하는 타이밍이 온 펄스 구간에서 오프 펄스 구간으로 바뀌는 제1 천이와 일치할 때 제1 천이를 생략할 수 있다.

일 실시예에서, 구동 회로는, 제1 발광 신호를 생성하기 위한 제1 발광 신호 생성 회로 및 제2 발광 신호를 생성하기 위한 제2 발광 신호 생성 회로를 분리하여 포함할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 표시 패널 11: 타이밍 컨트롤러
12: 데이터 구동 회로 13: 게이트 구동 회로
14: 데이터 라인 15: 게이트 라인
16: 전원 생성부

Claims

복수 개 픽셀을 구비하는 표시 패널;
데이터 전압을 데이터 라인을 통해 공급하는 데이터 구동 회로;
상기 데이터 전압을 상기 데이터 라인을 통해 공급하는 것에 동기하여 상기 표시 패널의 각 수평 라인의 픽셀들에 연결되는 게이트 라인을 통해 제1 스캔 신호, 제2 스캔 신호 및 발광 신호를 공급하여 상기 표시 패널을 구동하되, 발광 기간에 상기 발광 신호를 온 펄스 구간과 오프 펄스 구간으로 반복시키기 위한 게이트 구동 회로; 및
1 프레임을 구성하는 버티컬 블랭크 기간에 포함되는 수평 기간을 짝수 개로 설정하여 상기 구동 회로를 제어하기 위한 타이밍 컨트롤러를 포함하여 구성되고,
상기 게이트 구동 회로는 제1 표시 라인에 공급할 제1 발광 신호를 생성하는 제1 발광 신호 생성부 및 제2 표시 라인에 공급할 제2 발광 신호를 생성하는 제2 발광 신호 생성부를 포함하고, 상기 발광 기간 동안, 이웃하고 짝을 이루는 상기 제1 표시 라인 및 상기 제2 표시 라인에 각각 공급되는 상기 제1 발광 신호와 상기 제2 발광 신호에 대하여, 오프 레벨에서 온 레벨로 바뀌는 제1 에지와 온 레벨에서 오프 레벨로 바뀌는 제2 에지가 서로 동기되어 같은 타이밍에 발생하도록 하는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 발광 기간 동안, 상기 온 펄스 구간과 상기 오프 펄스 구간의 합에 해당하는 하나의 듀티 주기 안에, 상기 제1 발광 신호가 상기 오프 펄스 구간에서 상기 온 펄스 구간으로 바뀌는 제1-1 천이와 상기 온 펄스 구간에서 상기 오프 펄스 구간으로 바뀌는 제1-2 천이 중 적어도 하나는 상기 제2 발광 신호가 상기 오프 펄스 구간에서 상기 온 펄스 구간으로 바뀌는 제2-1 천이와 상기 온 펄스 구간에서 상기 오프 펄스 구간으로 바뀌는 제2-2 천이 중 하나와 같은 타이밍에 발생하는 것을 특징으로 하는 표시 장치.
제2 항에 있어서,
상기 제1-1 천이와 상기 제2-2 천이가 발생하는 타이밍이 서로 같은 것을 특징으로 하는 표시 장치.
제3 항에 있어서,
상기 온 펄스 구간과 상기 오프 펄스 구간의 길이가 서로 같을 때, 상기 제1-2 천이와 상기 제2-1 천이가 발생하는 타이밍이 서로 같은 것을 특징으로 하는 표시 장치.
제3 항에 있어서,
상기 온 펄스 구간과 상기 오프 펄스 구간의 길이가 서로 다를 때, 상기 제1-2 천이와 상기 제2-1 천이가 발생하는 타이밍이 서로 다른 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 타이밍 컨트롤러는 상기 1 프레임을 초기화 기간, 데이터 기입/센싱 기간 및 상기 발광 기간으로 분할하여 상기 제1 및 제2 표시 라인의 픽셀들을 구동하고,
상기 제1 발광 신호는 상기 제1 표시 라인의 발광 기간이 시작하는 제1 타이밍에 오프 레벨에서 온 레벨로 천이하여 상기 온 펄스 구간을 시작하고, 상기 제2 발광 신호는 상기 제2 표시 라인의 데이터 기입 및 센싱 기간이 시작하는 타이밍에 상기 온 레벨에서 오프 레벨로 천이하여 상기 오프 펄스 구간을 시작하는 것을 특징으로 하는 표시 장치.
제6 항에 있어서,
상기 제2 발광 신호는 상기 제2 표시 라인의 발광 기간이 시작하는 타이밍에 상기 오프 레벨에서 상기 온 레벨로 천이를 생략하는 것을 특징으로 하는 표시 장치.
제6 항에 있어서,
상기 제1 표시 라인의 초기화 기간과 데이터 기입/센싱 기간에 상기 제1 발광 신호는 각각 상기 온 레벨과 상기 오프 레벨을 갖고, 상기 제2 표시 라인의 초기화 기간과 데이터 기입/센싱 기간에 상기 제2 발광 신호는 각각 상기 온 레벨과 상기 오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
제8 항에 있어서,
상기 제1 및 제2 발광 신호는, 상기 초기화 기간이 상기 오프 펄스 구간에 속할 때 상기 오프 레벨에서 상기 온 레벨로 바꾸는 천이가 삽입되고, 상기 초기화 기간이 시작하는 타이밍이 상기 온 펄스 구간에서 상기 오프 펄스 구간으로 바뀌는 제1 천이와 일치할 때 상기 제1 천이를 생략하는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 구동 회로는, 상기 제1 발광 신호를 생성하기 위한 제1 발광 신호 생성 회로 및 상기 제2 발광 신호를 생성하기 위한 제2 발광 신호 생성 회로를 분리하여 포함하는 것을 특징으로 하는 표시 장치.