KR20190116245A - 배선 구조 및 그 제조 방법, 스퍼터링 타깃재, 그리고 산화 방지 방법 - Google Patents

배선 구조 및 그 제조 방법, 스퍼터링 타깃재, 그리고 산화 방지 방법

Info

Publication number
KR20190116245A
KR20190116245A KR1020197016055A KR20197016055A KR20190116245A KR 20190116245 A KR20190116245 A KR 20190116245A KR 1020197016055 A KR1020197016055 A KR 1020197016055A KR 20197016055 A KR20197016055 A KR 20197016055A KR 20190116245 A KR20190116245 A KR 20190116245A
Authority
KR
South Korea
Prior art keywords
copper
zirconium
silicon
wiring
mol
Prior art date
Application number
KR1020197016055A
Other languages
English (en)
Inventor
시게키 도쿠치
세이이치로 다카하시
이사무 야시마
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20190116245A publication Critical patent/KR20190116245A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

배선 구조(10)는, 기판(11)과, 기판(11) 상에 마련된 배선층(12)과, 배선층(12) 상에 마련된 금속층(14)을 구비한다. 배선층(12)은 구리를 포함한다. 금속층(14)은 지르코늄 및 규소를 포함하고, 또한 잔부가 구리 및 불가피 불순물로 이루어진다. 금속층(14)이, 구리, 지르코늄 및 규소의 몰 수의 합계에 대해, 지르코늄을 1몰％ 이상 33몰％ 이하 포함하고, 규소를 1몰％ 이상 33몰％ 이하 포함하는 것이 적합하다. 또한, 금속층(14)에 있어서, 상기 합계에 대한, 지르코늄 및 규소의 몰 수의 합계가 2몰％ 이상 40몰％ 이하인 것도 적합하다.

Description

배선 구조 및 그 제조 방법, 스퍼터링 타깃재, 그리고 산화 방지 방법
본 발명은, 배선 구조 및 그 제조 방법에 관한 것이다. 또한 본 발명은, 스퍼터링 타깃재에 관한 것이다. 또한 본 발명은, 산화 방지 방법에 관한 것이다.
액정 디스플레이, 플라스마 디스플레이나 유기 EL과 같은 표시 디바이스의 터치 패널 등에 사용되는 회로 기판의 배선막으로서, 알루미늄 합금이 많이 사용되고 있다. 최근에는, 디바이스의 고정세화 및 고속도화에 수반하여, 배선막의 미세화 및 박막화가 도모되고 있고, 알루미늄 합금보다도 전기 저항률이 낮은 배선막이 요구되고 있다. 그래서 저저항이며, 고융점인 구리가 주목받고 있다. 그러나 구리 배선막을 사용한 경우, 가열 공정에서 산화가 진행되어, 저항값이 증대되기 때문에, 산화를 방지하기 위한 보호층이 필요해진다.
특허문헌 1에는, 구리 합금 스퍼터링 타깃재로서, La, Mg, Li, Si, V, Zr, Hf, Nb 중 1종 이상을 합계 0.005 내지 0.5질량％ 포함하고, 산소를 0.1 내지 5ppm 포함하고, 잔부가 구리와 불가피 불순물인 구리 합금 스퍼터링 타깃재가 제안되어 있다.
또한, 특허문헌 2에는, 구리 배선막의 보호층 형성용 타깃재로서, Ni를 20.0 내지 40.0질량％ 포함하고, Cr, Ti, V, Al, Ta, Co, Zr, Nb, Mo 중 어느 1종 또는 이들 중 2종 이상의 원소를 1.0 내지 10.0질량％ 포함하고, 잔부가 구리와 불가피 불순물인 타깃재가 제안되어 있다.
일본 특허 공개 제2002-294438호 공보 일본 특허 공개 제2013-133489호 공보
근년, 보다 내산화성이 우수한 구리 배선층의 보호층이 요구되고 있다. 특허문헌 1에 기재된 타깃재로 형성된 구리 합금 박막에서는, 산화성 분위기 중에서의 열처리에 의한 구리 합금 박막의 내산화성의 평가는 행해지지 않았다. 또한, 특허문헌 2에 기재된 타깃재로 형성된 금속막은, 대기 분위기 중에서 150℃에서 열처리한 경우에는, 구리 배선의 산화를 억제하기는 하지만, 한층 가혹한 고온 조건하, 예를 들어 300 내지 350℃에서 열처리한 경우에, 구리 배선의 산화가 억제되는지 아닌지는 불분명하다.
따라서 본 발명의 과제는, 구리를 포함하는 배선층을 구비한 배선 구조에 있어서, 당해 배선층의 산화를 방지하는 기술을 제공하는 데 있다.
본 발명자는 예의 검토한 결과, 구리를 포함하는 배선층 상에, 특정 합금으로 이루어지는 금속층을 형성함으로써, 상기 과제가 해결된다는 것을 지견하였다.
본 발명은 상기 지견에 기초하여 이루어진 것이며, 기판과, 당해 기판 상에 마련된 배선층과, 당해 배선층 상에 마련된 금속층을 구비한 배선 구조이며,
상기 배선층은 구리를 포함하고,
상기 금속층은 지르코늄 및 규소를 포함하고, 또한 잔부가 구리 및 불가피 불순물로 이루어지는, 배선 구조를 제공함으로써 상기 과제를 해결한 것이다.
또한 본 발명은, 기판 상에 구리를 포함하는 배선층을 마련하는 공정과,
상기 배선층 상에, 지르코늄 및 규소를 포함하고, 잔부가 구리 및 불가피 불순물로 이루어지는 금속층을 마련하는 공정과,
이들 각 층을 갖는 적층 구조를 열처리하는 공정을 구비한 배선 구조의 제조 방법을 제공하는 것이다.
또한 본 발명은, 기판과, 당해 기판 상에 마련된 구리를 포함하는 배선층을 구비한 배선 구조의 제조 과정에 있어서의 열처리 시에 당해 배선층의 산화를 방지하는 방법이며,
상기 열처리에 앞서, 상기 배선층 상에, 지르코늄 및 규소를 포함하고, 잔부가 구리 및 불가피 불순물로 이루어지는 금속층을 형성하는 산화 방지 방법을 제공하는 것이다.
도 1은 본 발명의 배선 구조의 일 실시 형태를 나타내는 두께 방향을 따르는 단면의 모식도이다.
도 2의 (a)는 본 발명의 배선 구조의 다른 실시 형태를 나타내는 두께 방향을 따르는 단면의 모식도이고, 도 2의 (b)는 절연층에 개구부를 형성한 상태의 배선 구조의 모식도(도 2의 (a) 상당도)이고, 도 2의 (c)는 도 2의 (b)의 배선 구조에 투명 도전체층을 더 형성한 상태의 모식도이다.
도 3은 배선 저항 측정용 TEG 형성 패턴의 상면의 모식도이다.
도 4는 콘택트 저항 측정용 TEG 형성 패턴의 상면의 모식도이다.
도 5는 실시예 1 내지 7에서 얻어진 스퍼터링 타깃재의 X선 회절의 측정 결과를 나타내는 그래프이다.
이하 본 발명을, 그 바람직한 실시 형태에 기초하여 도면을 참조하면서 설명한다. 도 1에는, 본 발명의 배선 구조의 일 실시 형태가 나타나 있다. 도 1에 나타낸 배선 구조(10)는, 예를 들어 트랜지스터나 FET 등의 각종 반도체 디바이스로서 사용되는 것이다. 배선 구조(10)는 기판(11)을 구비하고 있다. 기판(11)으로서는, 예를 들어 유리 기판 등의 비도전성 재료로 이루어지는 기판을 사용할 수 있다. 혹은 ITO 등의 투명 도전막이 표면에 형성된 유리 기판을 사용할 수 있다.
기판(11) 상에는, 구리를 포함하는 배선층(12)이 마련되어 있다. 구리를 포함하는 배선층이라 함은, 순구리 또는 구리 합금으로 이루어지는 전기 회로의 배선을 말하며, 일반적으로는 각종 박막 형성 방법에 의해 기판(11) 상에 형성된 박막층으로 구성되어 있다. 배선층(12)의 두께는, 배선 구조(10)의 구체적인 용도에 따라서 임의로 설정 가능하며, 예를 들어 50㎚ 이상 500㎚ 이하로 설정할 수 있다.
배선층(12)이 구리 합금으로 구성되어 있는 경우, 당해 구리 합금으로서는, 예를 들어 합금 성분으로서 망간, 마그네슘, 비스무트 및 인듐 등으로부터 선택되는 1종 또는 2종 이상의 원소를 포함하는 구리 기합금을 들 수 있다. 이들 합금 성분은, 구리 합금 내에 0.01몰％ 이상 25몰％ 이하의 비율로 함유시킬 수 있다. 배선층(12)이 구리 합금으로 이루어지는 경우, 당해 구리 합금은, 후술하는 금속층(14)을 구성하는 합금과는 이종의 것이 사용된다.
배선층(12)과 기판(11) 사이에는, 이들 양자의 밀착성을 향상시키기 위한 밀착층(13)이 형성되어 있어도 된다. 밀착층(13)의 재질은, 기판(11)의 재질에 따라서 적절한 것이 사용된다. 기판(11)이 예를 들어 유리인 경우에는, 밀착층(13)으로서 티타늄 등을 사용하는 것이 바람직하고, 그 두께는 바람직하게는 10㎚ 이상 100㎚ 이하이다.
배선층(12)은, 기판(11)과 대향하는 면인 제1면(12a)을 갖고 있다. 또한 배선층(12)은, 제1면(12a)과 반대측에 위치하는 면인 제2면(12b)을 갖고 있다. 제1면(12a)은, 상술한 밀착층(13)과 접하고 있다. 제2면(12b) 상에는 금속층(14)이 마련되어 있다. 배선층(12)과 금속층(14)은 직접 접하고 있고, 양 층(12, 14) 사이에는 다른 층은 개재되어 있지 않다. 금속층(14)은, 배선층(12)의 제2면(12b)의 전역을 덮도록 형성되어 있다. 따라서 배선층(12)의 제2면(12b)에 노출된 영역은 존재하지 않는다. 금속층(14)의 상세에 대해서는 후술한다.
본 실시 형태에 있어서, 배선 구조(10)는, 기판(11) 상에 적층된 밀착층(13), 배선층(12) 및 금속층(14)을 이 순서로 구비한 적층 구조(15)를 갖고 있다. 이러한 구조를 갖는 배선 구조(10)는, 예를 들어 각종 박막 형성 방법 등을 사용하여 밀착층(13), 배선층(12) 및 금속층(14)을 성막하여 적층 구조(15)를 형성함으로써 얻어진다. 그 후, 배선 구조(10)의 소성이나 배선 구조(10) 상에 다른 층을 성막하는 등의 고온에서의 어닐 처리(열처리)가 행해지는 경우가 있다. 이 어닐 처리는, 예를 들어 배선 구조(10)에 있어서의 기판(11)과 배선층(12)의 밀착성 향상이나, 배선 구조(10)를 구비하는 전자 디바이스의 제조, 구체적으로는 배선 구조(10)를 구비하는 박막 트랜지스터를 제조할 때에 있어서의, 배선 구조(10) 상에 대한 SiO2나 SiN 등의 절연막의 성막이나 ITO 등의 배선의 성막을 목적으로 하여 행해진다. 이들 어닐 처리는 일반적으로 산화성 분위기하에서 행해진다. 산화성 분위기라 함은, O2, O3, H2O, N2O 등의 산화성 가스를 포함하는 분위기를 말하며, 예를 들어 대기하나, 상기 산화성 가스를 0.5체적％ 이상 30체적％ 이하 포함하는 분위기를 들 수 있다. 어닐 처리의 온도는 일반적으로 300℃ 이상이고, 특히 350℃ 이상이다. 어닐 처리의 시간은, 일반적으로 15분 이상 120분 이하이다. 금속층(14)을 갖지 않는 종래의 배선 구조에 있어서, 대기하 등의 산화성 분위기하에서 상술한 고온에서의 어닐 처리를 행하면, 배선층(12)을 구성하는 구리가 산화성 가스의 작용에 의해 산화되어 버려, 도전성의 저하 등의 문제가 발생하는 경우가 있다. 배선층(12)의 도전성의 저하는, 배선 구조(10)를 포함하는 전자 디바이스의 성능 저하의 한 요인이 된다. 그래서 본 발명에 있어서는, 배선층(12)의 산화 방지의 목적으로, 당해 배선층(12)에 있어서의 제2면(12b)의 전역을 피복하도록, 상술한 금속층(14)을 마련하고 있다. 당해 금속층(14)을 구비한 본 실시 형태의 배선 구조(10)는, 특히 고온의 어닐 조건하에서 효과가 한층 현저한 것이 된다.
배선 구조(10)에 있어서, 상술한 금속층(14)으로서는, 지르코늄 및 규소를 포함하고, 또한 잔부가 구리 및 불가피 불순물로 이루어지는 합금, 즉, 구리-지르코늄-규소(Cu-Zr-Si) 합금이 사용된다(이하, 「지르코늄 및 규소를 포함하고, 또한 잔부가 구리 및 불가피 불순물로 이루어지는 합금」을, 「구리-지르코늄-규소 합금」이라고도 함). 이 합금 조성을 갖는 금속층(14)을 배선층(12)의 바로 위에 마련함으로써, 배선층(12)에 포함되는 구리의 산화가 효과적으로 억제된다는 것이, 본 발명자의 검토 결과 판명되었다. 그 이유는 명확하지는 않지만, 본 발명자는 다음과 같은 이유라고 추측하고 있다. 배선 구조(10)를, 상술한 바와 같이 산화성 분위기하에서 어닐한 경우, 금속층(14)에 있어서 구리에 앞서 지르코늄 및 규소가 산화되어, 지르코늄 산화물과 규소 산화물의 혼합 산화물 또는 지르코늄과 규소의 복합 산화물의 치밀한 산화물층이 배선층(12)을 피복하도록 형성된다. 이 치밀한 산화물층이, 배선층(12)에 포함되는 구리의 산화의 진행을 멈추게 한다. 이것에 기인하여, 금속층(14) 내에 비산화 상태의 지르코늄 및 규소가 잔존하고 있는 동안은, 배선층(12)에 포함되는 구리의 산화에 앞서 비산화 상태의 지르코늄 및 규소가 산화되기 때문에, 배선층(12) 내의 구리의 산화가 억제되어, 배선층(12)의 전기 저항의 상승이 억제된다. 이것에 기인하여, 배선 구조(10)는, 산화성 분위기하에서 어닐한 후라도, 어닐에 기인하는 산화의 영향을 받기 어려운 것이 된다.
상술한 산화 억제의 효과를 한층 현저한 것으로 한다는 관점에서, 금속층(14)을 구성하는 구리-지르코늄-규소 합금은, 구리, 지르코늄 및 규소의 몰 수의 합계에 대해 지르코늄을 1몰％ 이상 33몰％ 이하 포함하는 것이 바람직하고, 1몰％ 이상 10몰％ 이하 포함하는 것이 더욱 바람직하고, 2몰％ 이상 10몰％ 이하 포함하는 것이 한층 바람직하고, 4몰％ 이상 8몰％ 이하 포함하는 것이 한층 더 바람직하다. 또한, 마찬가지의 관점에서, 금속층(14)을 구성하는 구리-지르코늄-규소 합금은, 구리, 지르코늄 및 규소의 몰 수의 합계에 대해 규소를 1몰％ 이상 33몰％ 이하 포함하는 것이 바람직하고, 1몰％ 이상 10몰％ 이하 포함하는 것이 더욱 바람직하고, 2몰％ 이상 10몰％ 이하 포함하는 것이 한층 바람직하고, 4몰％ 이상 8몰％ 이하 포함하는 것이 한층 더 바람직하다.
또한, 산화 억제의 효과를 한층 현저한 것으로 한다는 관점에서, 금속층(14)을 구성하는 구리-지르코늄-규소 합금은, 구리, 지르코늄 및 규소의 몰 수의 합계에 대한, 지르코늄 및 규소의 몰 수의 합계가 2몰％ 이상 40몰％ 이하인 것이 바람직하고, 2몰％ 이상 20몰％ 이하 포함하는 것이 더욱 바람직하고, 4몰％ 이상 20몰％ 이하 포함하는 것이 한층 바람직하고, 8몰％ 이상 16몰％ 이하 포함하는 것이 한층 더 바람직하다.
금속층(14)을 구성하는 구리-지르코늄-규소 합금은, 상술한 바와 같이, 지르코늄 및 규소로 이루어지고, 또한 잔부가 구리 및 불가피 불순물로 이루어지는 합금인 것이 바람직하다. 그러나 본 발명의 효과를 발휘하는 정도에 있어서, 구리, 지르코늄 및 규소 이외의 다른 원소를 미량 포함하는 것은 허용된다.
구리-지르코늄-규소 합금이 다른 원소를 포함하는지 아닌지에 관계없이, 불가피 불순물의 비율은, 구리, 지르코늄 및 규소의 몰 수의 합계에 대해, 2몰％ 이하인 것이 바람직하고, 1몰％ 이하인 것이 더욱 바람직하다. 불가피 불순물의 비율은, 적으면 적을수록 바람직하다.
구리-지르코늄-규소 합금으로 이루어지는 금속층(14)은, 예를 들어 각종 박막 형성 방법에 의해 형성할 수 있다. 박막 형성 방법으로서는, 스퍼터링이나 진공 증착 등, 종래 공지의 방법을 채용할 수 있다. 박막 형성 방법으로서 예를 들어 스퍼터링을 행할 때에는, 구리-지르코늄-규소 합금원으로서, 지르코늄 및 규소를 포함하고, 또한 잔부가 구리 및 불가피 불순물로 이루어지는 스퍼터링 타깃재를 사용하는 것이 바람직하다. 이 타깃재에 있어서의 구리-지르코늄-규소 합금의 합금 조성은, 금속층(14)을 구성하는 구리-지르코늄-규소 합금의 합금 조성과 실질적으로 동일하다. 즉, 이 스퍼터링 타깃재는 구리-지르코늄-규소 합금으로 이루어지는 것이며, 배선 구조(10)에 있어서, 당해 배선층(12)의 산화를 방지하기 위한 금속층(14)의 형성에 사용되는 것이다. 또한, 이 스퍼터링 타깃에는, 금속층(14)과 마찬가지의 이유에 의해, 구리, 지르코늄 및 규소 이외의 다른 원소, 예를 들어 산소를 미량 포함하는 것은 허용되지만, 당해 원소의 함유량은, 적으면 적을수록 바람직하다.
또한, 상기 스퍼터링 타깃재는, 스퍼터링에 사용되는 것은 물론, 아크 이온 플레이팅 등의 진공 증착 등, 각종 물리 기상 성장법(PVD)의 타깃재로서도 적합하게 사용된다. 또한, 상기 스퍼터링 타깃재는, 도 1에 나타내는 구조의 배선 구조(10)에 있어서의 금속층(14)의 형성에 사용되는 것 외에, 도 1에 나타내는 구조의 배선 구조(10) 이외에, 지르코늄 및 규소를 포함하고, 잔부가 구리 및 불가피 불순물로 이루어지고, 구리를 포함하는 배선층의 산화를 방지하기 위해 당해 배선층에 직접 인접하여 마련되는 금속층의 형성에 사용할 수도 있다.
상기 타깃재는 당해 기술분야에 있어서 공지의 다양한 방법으로 제조할 수 있다. 예를 들어 진공 중에서 용융시킨 구리, 지르코늄 및 규소를 주조하여 합금화시킨다. 다음으로, 얻어진 주괴를 사용하여 타깃재를 제조한다. 타깃재로 가공하는 가공 방법에 특별히 제한은 없으며, 예를 들어 열간 단조여도 되고, 냉간 단조여도 되고, 혹은 열간 압연이어도 된다. 또한, 와이어 커트 쏘에 의해 잘라냄 가공을 행하여, 판재로 형성해도 된다. 상기 타깃재의 다른 제조 방법으로서는, 예를 들어 아토마이즈법 등으로 제조한 구리-지르코늄-규소 합금의 분말을 공지의 방법으로 핫 프레스(이른바 분말 야금)하여 제조하는 방법을 들 수 있다. 상기 타깃재를 스퍼터링 타깃으로서 사용하는 경우에는, 얻어진 판재를, 스퍼터링의 지그인 백킹 플레이트에 인듐 등의 본딩재를 사용하여 부착하면 된다. 또한 본 발명에 있어서, 타깃재라 함은, 평면 연삭이나 본딩 등의 타깃재 마무리 공정 전의 상태도 포함한다. 구리-지르코늄-규소 합금 내의 지르코늄의 함유 비율이 높은 금속층(14)을 형성하는 경우에는, 상기 타깃재 상에 지르코늄이나 규소의 함유 비율이 높은 구리-지르코늄-규소 합금 칩을 더 얹은 상태에서 스퍼터링하는 방법을 채용할 수도 있다.
상술한 방법으로 형성된 금속층(14)의 두께는, 배선 구조(10)의 구체적인 용도에 따라서 임의로 설정 가능하며, 예를 들어 10㎚ 이상 100㎚ 이하로 설정하고, 바람직하게는 20㎚ 이상 60㎚ 이하로 설정할 수 있다. 금속층(14)의 두께를 10㎚ 이상으로 설정함으로써, 보호 대상인 배선층(12)에 포함되는 구리의 산화를 효과적으로 방지할 수 있다. 또한, 금속층(14)의 두께를 100㎚ 이하로 설정함으로써, 금속층(14)의 생산성이 저하되지 않도록 할 수 있다.
또한, 금속층(14)은, 배선층(12)의 산화 방지라고 하는 목적을 달성하기 위해 필요한 부분을 덮고 있으면 된다. 본 실시 형태에서는, 배선층(12)의 제2면(12b)의 전역에만 마련되었지만, 필요에 따라서 배선층(12) 및 밀착층(13) 전체를 피복하도록 마련해도 된다.
이상과 같이, 배선 구조(10)는, 기판(11) 상에 구리를 포함하는 배선층(12)을 마련하는 공정과, 배선층(12) 상에 지르코늄 및 규소를 포함하고, 잔부가 구리 및 불가피 불순물로 이루어지는 금속층(14)을 마련하는 공정과, 이들 양 층(12, 14)을 갖는 적층 구조를 열처리하는 공정을 구비한 방법에 의해 적합하게 제조된다. 그리고 이 제조 방법에 의하면, 배선 구조(10)의 제조 과정에 있어서, 대기하 등의 산화성 분위기하에서 열처리를 행한 경우라도 배선층(12)의 산화를 방지할 수 있다. 바꾸어 말하면, 이 산화의 방지는, 상기 열처리에 앞서, 배선층(12) 상에, 지르코늄 및 규소를 포함하고, 잔부가 구리 및 불가피 불순물로 이루어지는 금속층(14)을 형성함으로써 달성된다. 이와 같이, 본 발명에 따르면, 배선 구조(10)의 제조 과정에 있어서의 열처리 시에 배선층(12)의 산화를 방지하는 산화 방지 방법도 제공된다.
이상의 방법으로 제조된 배선 구조(10)는, 이대로 사용해도 되고, 혹은 후가공하여 각종 전자 디바이스로서 사용해도 된다. 전자 디바이스로서는, 예를 들어 트랜지스터나 FET 등의 각종 반도체 디바이스를 들 수 있다. 기판(11)으로서 예를 들어 유리 등의 투명 재료를 사용하면, 박막 트랜지스터(TFT)를 얻을 수 있다.
배선 구조(10)에 있어서의 후가공으로서, 예를 들어 배선 구조(10) 상에 대한 질화규소(SiN) 등의 절연층의 성막이나, 인듐 도핑 산화주석(ITO) 등의 배선의 성막을 목적으로 하여, 이하의 가공 공정을 더 행할 수 있다. 먼저, 도 2의 (a)에 나타내는 바와 같이, 적층 구조(15) 전체를 피복하도록, 절연층(16)을 형성한다. 즉, 도 2의 (a)에 나타내는 적층 구조(15)는, 외면에 노출된 영역은 존재하지 않는 상태로 되어 있다.
절연층(16)은 비도전성 재료로 구성되어 있다. 그러한 재료로서는, 예를 들어 각종 비산화물의 비도전성 재료를 들 수 있다. 특히, 절연층(16)으로서 질화물 비도전성 재료를 사용하면, 특정 합금 조성을 갖는 금속층(14)과의 상승 효과에 의해, 배선층(12)에 포함되는 구리의 산화가 억제된다는 점에서 바람직하다. 질화물 비도전성 재료로서는, 예를 들어 질화규소(SiN) 및 질화알루미늄 등의 질소 함유 세라믹스 재료를 들 수 있다. 특히 절연층(16)이 질화규소(SiN)인 경우에, 배선층(12)에 포함되는 구리의 산화 억제 효과가 한층 높아진다.
이어서, 도 2의 (b)에 나타내는 바와 같이, 절연층(16)에 콘택트 홀로서의 개구부(16A)를 형성하여, 금속층(14)의 상면(14a)을 외부에 노출시킨다. 개구부(16A)의 형성에는, 예를 들어 CF4/O2계의 에칭 가스를 사용하면 된다.
계속해서, 절연층(16)의 상면(외면) 및 개구부(16A)로부터 노출된 금속층(14)의 상면(14a) 전체를 덮도록, 비정질(아몰퍼스)의 ITO 등의 투명 도전체용 재료를 적층시켜, 적층체를 형성시킨다. 이 적층체에 어닐 처리(열처리)를 실시함으로써, 도 2의 (c)에 나타내는 투명 도전체층(17)으로서, 결정화된 ITO 등의 투명 도전체가 절연층(16) 상, 및 개구부(16A)에 있어서 노출된 금속층(14) 상에 피복 형성된다.
즉, 적층 구조(15)에 있어서의 금속층(14) 상에 절연층(16)을 마련하는 공정과, 절연층(16)에 상기 금속층(14)이 노출되도록 개구부(16A)를 마련하는 공정과, 상기 절연층(16) 상, 및 상기 개구부(16A)에 있어서 노출된 상기 금속층(14) 상의 양쪽에, 투명 도전체층(17)을 마련하는 공정을 더 행함으로써, 본 발명의 배선 구조를 형성할 수도 있다. 이와 같이 하여 형성된 배선 구조(10)는, 박막 트랜지스터 등의 각종 반도체 디바이스로서 사용할 수 있다. 이러한 배선 구조(10)는, 금속층(14)으로서 구리-지르코늄-규소 합금을 사용함으로써, 당해 금속층(14)과 투명 도전체층(17)의 콘택트 저항이 낮은 것이 된다. 또한, 후가공에 있어서, 절연층의 형성, 콘택트 홀의 형성, 투명 도전체용 재료의 적층 및 어닐 처리는, 본 기술분야에 있어서의 공지의 방법으로 행할 수 있다.
실시예
이하, 실시예에 의해 본 발명을 더욱 상세하게 설명한다. 그러나 본 발명의 범위는, 이러한 실시예에 제한되지 않는다.
〔실시예 1〕
이하의 표 1에 나타내는 조성이 되도록, 각종 출발 원료의 잉곳을 정밀하게 칭량하여, 이들 잉곳을 마그네시아제 도가니에 투입하였다. 고주파 유도 진공 용해로 내에서 이들 잉곳을 진공 가열하여 용융시켰다. 그것에 의해 용탕을 카본제 주형에 주조하여, 주괴를 얻었다. 얻어진 주괴를, 와이어 커트 쏘를 사용하여 잘라낸 후, 선반 가공에 의해 두께 5㎜로 가공하였다. 이와 같이 하여 얻어진 타깃재의 일면을, 백킹 플레이트에 브레이징하여, 구리-지르코늄-규소 합금 스퍼터링 타깃을 제작하였다.
티타늄 스퍼터링 타깃, 순구리 스퍼터링 타깃, 및 상기에서 얻어진 구리-지르코늄-규소 합금 스퍼터링 타깃을 사용하여 배선 구조를 제작하였다. 먼저, 티타늄 스퍼터링 타깃을 사용하여, 하기 조건에서 스퍼터링을 실시하여, 유리 기판 상에 두께 25㎚의 밀착층을 형성하였다. 다음으로, 순구리 스퍼터링 타깃을 사용하여 동일 조건에서 스퍼터링을 실시하여, 밀착층 상에 두께 400㎚의 배선층을 형성하였다. 그리고 상기에서 얻어진 구리-지르코늄-규소 합금 스퍼터링 타깃을 사용하여 동일 조건에서 스퍼터링을 실시하여, 배선층 상에 두께 50㎚의 배선층의 산화 방지용 금속층을 형성하였다. 이에 의해 적층 구조를 제작하였다.
≪스퍼터링 조건≫
·스퍼터 방식: DC 마그네트론 스퍼터
·배기 장치: 로터리 펌프＋크라이오 펌프
·도달 진공도: 1×10-4㎩ 이하
·Ar 압력: 0.4㎩
·기판 온도: 실온
·스퍼터 전력: 1000W(전력 밀도 3.1W/㎠)
·사용 기판: EAGLE XG(코닝사/액정 디스플레이용 유리, 등록상표), 50㎜(세로)×50㎜(가로)×0.7㎜(두께)
얻어진 적층 구조를 대상으로 하여, 도 3에 나타내는 소정 형상의 패턴이 되도록 포토리소그래피를 사용하여 패터닝을 행한 후, 어닐 처리(열처리)를 행하여, 도 1에 나타내는 구조의 배선 구조를 얻었다. 어닐 처리는 대기하에서 행하였다. 어닐 처리의 온도는 350℃로 설정하고, 어닐 처리 시간은 30분으로 하였다.
〔실시예 2 내지 7〕
구리, 지르코늄 및 규소의 비율이 표 1에 나타내는 값이 되도록 투입량을 변경한 것 이외에는 실시예 1과 마찬가지로 하여, 구리-지르코늄-규소 합금 스퍼터링 타깃을 제작하였다. 얻어진 스퍼터링 타깃을 사용하여, 실시예 1과 마찬가지로 하여 도 1에 나타내는 구조의 배선 구조를 구비하고, 또한 도 3에 나타내는 소정 형상의 패턴의 것을 얻었다.
〔비교예 1〕
실시예 1에 있어서, 구리-지르코늄-규소 합금으로 이루어지는 금속층을 형성하지 않았다. 이것 이외에는 실시예 1과 마찬가지로 하여 배선 구조를 얻었다.
〔비교예 2 및 3〕
금속층의 형성에, 구리-지르코늄-규소 합금 스퍼터링 타깃을 사용하는 대신에, 규소를 포함하지 않는 구리-지르코늄 합금 스퍼터링 타깃을 사용하였다. 구리 및 지르코늄의 비율이 표 1에 나타내는 값이 되도록 투입량을 변경한 것 이외에는 실시예 1과 마찬가지로 하여, 배선 구조를 얻었다.
〔평가〕
실시예 및 비교예에서 얻어진 배선 구조에 대해, 내산화성을 이하의 방법으로 평가하였다. 또한, 이하의 방법으로 콘택트 저항의 측정을 행하였다. 또한, 실시예 및 비교예의 배선 구조의 제조에 사용한 스퍼터링 타깃재 내의 구리-지르코늄-규소 합금상의 비율을 측정하였다. 그 결과를 표 1에 나타낸다. 또한, 실시예 4 내지 7, 그리고 비교예 2 및 3에 있어서의 금속층의 구리-지르코늄-규소 합금의 조성은, 스퍼터링한 금속층을 산으로 용해하여 용액 샘플로 하고, 그 용액 샘플을 ICP-ES(가부시키가이샤 히타치 하이테크 사이언스 제조, PS3500DP)로 분석하여 산출하였다.
〔내산화성의 평가〕
얻어진 배선 구조의 체적 저항률을 어닐 처리 전과 어닐 처리 후에 각각 측정하였다. 측정에는 4단자 저항 측정 장치(B-1500A: 아질렌트 테크놀로지사 제조)를 사용하였다. 측정 순서를 이하에 나타낸다.
먼저, 배선 구조의 제조 시에 있어서, 어닐 처리 전의 적층 구조 상태에서, 미리 금속층 및 배선층으로 이루어지는 도전부의 배선 저항을 측정한다. 구체적으로는, 도 3에 나타내는 전류 인가 패드 Pi, Pi 사이에서 전류값을 스위프시키고, 전압 측정 패드 Pv, Pv 사이의 전압값을 측정함으로써 배선 저항값을 얻는다. 얻어진 배선 저항값, 상기 도전부의 선 폭, 길이, 및 막 두께로부터, 도전부의 체적 저항률을 산출한다. 그 값을 어닐 처리 전의 체적 저항률(Ω·㎝)이라고 한다.
다음으로, 어닐 처리 후의 배선 구조에 있어서, 어닐 처리 전의 체적 저항률의 측정과 마찬가지의 방법으로 체적 저항률을 산출한다. 그 값을 어닐 처리 후의 체적 저항률(Ω·㎝)이라고 한다.
그리고 어닐 처리 전과 어닐 처리 후의 체적 저항률의 변화율을 산출한다. 체적 저항률의 변화율(％)은, {(어닐 처리 후의 체적 저항률－어닐 처리 전의 체적 저항률)/어닐 처리 전의 체적 저항률}×100으로부터 산출한다.
〔콘택트 저항의 측정〕
콘택트 저항의 측정은, 이하와 같이 행하였다. 측정은, 실시예 1 내지 7, 그리고 비교예 1 및 3의 구리 지르코늄 합금 조성을 갖는 배선 구조를 대상으로 하여 행하였다. 구체적으로는, 먼저 도 2의 (a)에 나타내는 바와 같이, 절연층(16)을 포함하는 단면 구조를 구비하고, 또한 도 4에 나타내는 패턴을 갖는 배선 구조를 제조하였다. 이 배선 구조에 CF4/O2계의 에칭 가스하에서 도 2의 (b)에 나타내는 개구부(16A)를 형성한 후, 비정질의 ITO를 적층시켜, 적층체를 형성하였다.
이어서, 포토리소그래피를 사용하여 적층체를 패터닝한 후에, 250℃에서 1시간 어닐 처리를 행하여 ITO를 결정화하고, ITO로 이루어지는 투명 도전체층을 더 형성시킨 배선 구조를 얻었다. 투명 도전체층을 형성시킨 배선 구조는, 도 2의 (c)에 나타내는 단면 구조를 구비하고, 또한 도 4에 나타내는 TEG 패턴을 갖는 것이었다.
투명 도전체층을 형성시킨 배선 구조에 대해, TEG 패턴의 전류 인가 패드 Pi 사이에서 전류값을 스위프시키고, 전압 측정 패드 Pv 사이의 전압을 측정하여, 금속층과 투명 도전체층의 층 사이에 있어서의 콘택트 저항값 Pv/Pi(Ω/10㎛)를 구하였다. 측정에는 전술한 4단자 저항 측정 장치를 사용하였다. 또한, 콘택트 저항 측정 전에는, 측정 전류보다 높은 전류를 흘려, 오믹성의 확인을 행하였다. 결과를 표 1에 나타낸다. 또한 동 표 내에서, 「－」는 측정을 행하지 않았음을 의미한다.
〔스퍼터링 타깃 내의 구리-지르코늄-규소 합금상의 비율〕
스퍼터링 타깃 내의 구리-지르코늄-규소 합금상의 비율은, 실시예 1 내지 7의 배선 구조의 제조에 사용한 스퍼터링 타깃재의 표면을 대상으로 하여, 에너지 분산형 X선(EDX) 분석에 의해 산출하였다. 상세하게는, 에너지 분산형 X선 분석 장치(니혼 덴시사 제조, 드라이 SD100GV)를 사용하여, 원소 분석을 행하였다. 원소 분석의 결과를 다변량 이미지 해석 소프트웨어(써모 피셔 사이언티픽사 제조, NSS4)를 사용하여 상 분리를 행하여, 화상 전체의 면적에 대한 구리-지르코늄-규소 합금의 면적 비율(％)을 산출하였다.
〔X선 회절 측정(XRD)〕
실시예 1 내지 7의 배선 구조의 제조에 사용한 스퍼터링 타깃재를 대상으로 하여, X선 회절 측정(XRD)을 실시하였다. XRD는 리가쿠사 제조 RINT-TTR III를 사용하고, X선원으로서 Cu Kα(0.15406㎚, 50㎸, 300㎃)를 사용하여 측정하였다. XRD에 의해 얻어진 회절 패턴을 도 5에 나타냈다.
표 1에 나타낸 결과로부터 명백한 바와 같이, 각 실시예에 있어서의 체적 저항률의 상승률은, 각 비교예와 비교하여 낮아졌다. 이 결과로부터, 각 실시예의 배선 구조는, 각 비교예의 배선 구조에 비해 산화되기 어려운 것임을 알 수 있다.
또한, 금속층을 갖지 않는 비교예 1과 비교하여, 각 실시예에 있어서의 콘택트 저항값은 낮은 것으로 되어 있음을 알 수 있다. 특히, 규소를 포함하지 않는 금속층을 갖는 비교예 3과 비교하여, 실시예 2 내지 7에 있어서의 콘택트 저항값은 동등 이하의 값으로 되어 있다. 이 점에서, 금속층을 구리-지르코늄-규소 합금으로 함으로써, 콘택트 저항값이 저하됨을 알 수 있다.
또한, 표 1 및 도 5에 나타내는 바와 같이, 스퍼터링 타깃 내에 구리-지르코늄-규소 합금이 존재하고 있고, 또한 그 존재 비율이, 금속층에 있어서의 구리-지르코늄-규소 합금의 조성과 대략 일치하고 있음도 알 수 있다. 즉, 실시예 6에 있어서는, 스퍼터링 타깃 내에 있어서의 구리-지르코늄-규소 합금의 존재 비율이 21at％이고, 또한 금속층에 있어서의 구리의 조성, 지르코늄의 조성, 및 규소의 조성은, 각각 87.8at％, 5.6at％, 6.6at％가 되어, 대략 일치하고 있음을 알 수 있다.
본 발명에 따르면, 구리를 포함하는 배선층을 구비한 배선 구조에 있어서, 고온이면서 산화성 분위기하에서의 열처리 후에 있어서도, 당해 배선층의 산화가 억제된다.

Claims (11)

  1. 기판과, 당해 기판 상에 마련된 배선층과, 당해 배선층 상에 마련된 금속층을 구비한 배선 구조이며,
    상기 배선층은 구리를 포함하고,
    상기 금속층은 지르코늄 및 규소를 포함하고, 또한 잔부가 구리 및 불가피 불순물로 이루어지는, 배선 구조.
  2. 제1항에 있어서,
    상기 금속층이, 구리, 지르코늄 및 규소의 몰 수의 합계에 대해, 지르코늄을 1몰％ 이상 33몰％ 이하 포함하고, 규소를 1몰％ 이상 33몰％ 이하 포함하는, 배선 구조.
  3. 제1항 또는 제2항에 있어서,
    상기 금속층에 있어서, 구리, 지르코늄 및 규소의 몰 수의 합계에 대한, 지르코늄 및 규소의 몰 수의 합계가 2몰％ 이상 40몰％ 이하인, 배선 구조.
  4. 지르코늄 및 규소를 포함하고, 잔부가 구리 및 불가피 불순물로 이루어지는 스퍼터링 타깃재이며,
    상기 스퍼터링 타깃재는, 제1항 내지 제3항 중 어느 한 항에 기재된 배선 구조에 있어서의 금속층의 형성에 사용되는 것인, 스퍼터링 타깃재.
  5. 기판 상에 구리를 포함하는 배선층을 마련하는 공정과,
    상기 배선층 상에, 지르코늄 및 규소를 포함하고, 잔부가 구리 및 불가피 불순물로 이루어지는 금속층을 마련하는 공정과,
    이들 각 층을 갖는 적층 구조를 열처리하는 공정을 구비한 배선 구조의 제조 방법.
  6. 제5항에 있어서,
    상기 적층 구조의 열처리를 산화성 분위기하에서 행하는, 배선 구조의 제조 방법.
  7. 기판과, 당해 기판 상에 마련된 구리를 포함하는 배선층을 구비한 배선 구조의 제조 과정에 있어서의 열처리 시에 당해 배선층의 산화를 방지하는 방법이며,
    상기 열처리에 앞서, 상기 배선층 상에, 지르코늄 및 규소를 포함하고, 잔부가 구리 및 불가피 불순물로 이루어지는 금속층을 형성하는 산화 방지 방법.
  8. 제7항에 있어서,
    상기 배선 구조의 제조 과정에 있어서의 열처리를 산화성 분위기하에서 행하는, 산화 방지 방법.
  9. 지르코늄 및 규소를 포함하고, 잔부가 구리 및 불가피 불순물로 이루어지고, 구리를 포함하는 배선층의 산화 방지용 금속층의 형성에 사용되는 것인, 스퍼터링 타깃재.
  10. 제9항에 있어서,
    구리, 지르코늄 및 규소의 몰 수의 합계에 대해, 지르코늄을 1몰％ 이상 33몰％ 이하 포함하고, 규소를 1몰％ 이상 33몰％ 이하 포함하는, 스퍼터링 타깃재.
  11. 제9항 또는 제10항에 있어서,
    구리, 지르코늄 및 규소의 몰 수의 합계에 대한, 지르코늄 및 규소의 몰 수의 합계가 2몰％ 이상 40몰％ 이하인, 스퍼터링 타깃재.
KR1020197016055A 2017-02-08 2018-01-31 배선 구조 및 그 제조 방법, 스퍼터링 타깃재, 그리고 산화 방지 방법 KR20190116245A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017021026 2017-02-08
JPJP-P-2017-021026 2017-02-08
PCT/JP2018/003145 WO2018147136A1 (ja) 2017-02-08 2018-01-31 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法

Publications (1)

Publication Number Publication Date
KR20190116245A true KR20190116245A (ko) 2019-10-14

Family

ID=63108306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197016055A KR20190116245A (ko) 2017-02-08 2018-01-31 배선 구조 및 그 제조 방법, 스퍼터링 타깃재, 그리고 산화 방지 방법

Country Status (5)

Country Link
JP (1) JPWO2018147136A1 (ko)
KR (1) KR20190116245A (ko)
CN (1) CN110024090A (ko)
TW (1) TW201831699A (ko)
WO (1) WO2018147136A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584501B (zh) 2020-05-07 2021-12-28 武汉华星光电技术有限公司 接触电阻监测器件及其制作方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002294438A (ja) 2001-04-02 2002-10-09 Mitsubishi Materials Corp 銅合金スパッタリングターゲット
JP2013133489A (ja) 2011-12-26 2013-07-08 Sumitomo Metal Mining Co Ltd Ｃｕ合金スパッタリングターゲット、この製造方法及び金属薄膜

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196619A (ja) * 1989-12-26 1991-08-28 Nippon Mining Co Ltd 銅配線の形成法とそれに使用するターゲット
JPH05129224A (ja) * 1991-11-05 1993-05-25 Oki Electric Ind Co Ltd Ｃｕ−Ｚｒ配線パターンの形成方法
JP4230713B2 (ja) * 1992-08-27 2009-02-25 株式会社東芝 電子部品及びその製造方法
JP2005131860A (ja) * 2003-10-29 2005-05-26 Toyobo Co Ltd 積層透明ガスバリア性フィルム
JP5243510B2 (ja) * 2010-10-01 2013-07-24 富士フイルム株式会社 配線材料、配線の製造方法、及びナノ粒子分散液
DE102010050771B4 (de) * 2010-11-10 2014-05-08 Schott Ag Erzeugnis aus Glas oder Glaskeramik mit hochtemperaturstabiler Niedrigenergie-Schicht, Verfahren zur Herstellung derselben und Verwendung des Erzeugnisses
JP2012222171A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 表示装置およびその製造方法
JP6029513B2 (ja) * 2013-03-28 2016-11-24 株式会社神戸製鋼所 ガスシールドアーク溶接用フラックス入りワイヤ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002294438A (ja) 2001-04-02 2002-10-09 Mitsubishi Materials Corp 銅合金スパッタリングターゲット
JP2013133489A (ja) 2011-12-26 2013-07-08 Sumitomo Metal Mining Co Ltd Ｃｕ合金スパッタリングターゲット、この製造方法及び金属薄膜

Also Published As

Publication number Publication date
TW201831699A (zh) 2018-09-01
CN110024090A (zh) 2019-07-16
WO2018147136A1 (ja) 2018-08-16
JPWO2018147136A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
JP4065959B2 (ja) 液晶表示装置、スパッタリングターゲット材および銅合金
KR101358529B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
TW201125108A (en) Wiring structure and display apparatus having wiring structure
EP2711973A1 (en) Al ALLOY FILM FOR SEMICONDUCTOR DEVICES
TWI591696B (zh) 透明導電電路及透明導電電路之製造方法
JPH0235475B2 (ko)
KR20130122968A (ko) 구리 티탄 합금제 스퍼터링 타깃, 동 스퍼터링 타깃을 사용하여 형성한 반도체 배선 그리고 동 반도체 배선을 구비한 반도체 소자 및 디바이스
JP2019203194A (ja) 積層膜、及び、Ａｇ合金スパッタリングターゲット
CN104775064A (zh) 溅射靶材、溅射靶材的制造方法和配线层积体
WO2019221257A1 (ja) 積層膜、及び、Ａｇ合金スパッタリングターゲット
JP6250614B2 (ja) Ｃｕ積層膜、およびＣｕ合金スパッタリングターゲット
KR20190116245A (ko) 배선 구조 및 그 제조 방법, 스퍼터링 타깃재, 그리고 산화 방지 방법
WO2018123955A1 (ja) 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
JP6207406B2 (ja) スパッタリングターゲット材及び配線積層体
WO2016132847A1 (ja) Ｃｕ合金膜およびＣｕ積層膜
JP2019131850A (ja) 積層膜、及び、Ａｇ合金スパッタリングターゲット
JP2007224397A (ja) 平面表示パネル及びＣｕスパッタリングターゲット
KR20200078494A (ko) 배선 구조 및 타깃재
JP2021064656A (ja) 配線構造及びターゲット材
JP2021064655A (ja) 配線構造及びターゲット材
JPH06104543A (ja) 放熱性の優れたプリント配線板用銅張積層板およびその製造方法
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
TW201631168A (zh) 銅基合金濺鍍靶材
JP5686081B2 (ja) 導電体膜およびその製造方法