KR20190112447A - 반도체 칩 및 이를 포함하는 반도체 패키지 - Google Patents
반도체 칩 및 이를 포함하는 반도체 패키지 Download PDFInfo
- Publication number
- KR20190112447A KR20190112447A KR1020180034454A KR20180034454A KR20190112447A KR 20190112447 A KR20190112447 A KR 20190112447A KR 1020180034454 A KR1020180034454 A KR 1020180034454A KR 20180034454 A KR20180034454 A KR 20180034454A KR 20190112447 A KR20190112447 A KR 20190112447A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- substrate
- chip
- semiconductor
- disposed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 281
- 239000000758 substrate Substances 0.000 claims abstract description 142
- 238000000034 method Methods 0.000 claims description 28
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 239000002313 adhesive film Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 69
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 11
- 238000000465 moulding Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02313—Subtractive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02373—Layout of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02375—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
- H01L2224/091—Disposition
- H01L2224/0912—Layout
- H01L2224/0913—Square or rectangular array
- H01L2224/09134—Square or rectangular array covering only portions of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
- H01L2224/091—Disposition
- H01L2224/0912—Layout
- H01L2224/0913—Square or rectangular array
- H01L2224/09134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/09135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
- H01L2224/091—Disposition
- H01L2224/0912—Layout
- H01L2224/09177—Combinations of arrays with different layouts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
- H01L2224/091—Disposition
- H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/09181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13169—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/17181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10252—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10271—Silicon-germanium [SiGe]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1431—Logic devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명의 실시에에 따른 반도체 패키지는 패키지 기판 및 상기 패키지 기판 상의 제 1 반도체 칩을 포함하되, 상기 제 1 반도체 칩은, 서로 대향하는 제 1 면 및 제 2 면을 포함하는 기판 및 상기 기판의 상기 제 2 면 상에 배치되는 재배선들을 포함하고, 상기 기판의 상기 제 2 면 상에 배치된 제 2 반도체 칩, 상기 제 2 반도체 칩과 상기 재배선들 사이를 전기적으로 연결하는 연결부들 및 상기 재배선들과 상기 패키지 기판 사이를 전기적으로 연결하는 본딩 와이어들을 포함할 수 있다.
Description
본 발명은 반도체 칩 및 이를 포함하는 반도체 패키지에 관한 것으로, 더욱 상세하게는 재배선을 포함하는 반도체 칩 및 이를 포함하는 반도체 패키지에 관한 것이다.
반도체 소자는 소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 많은 전자 산업에서 사용되고 있다. 반도체 소자는 데이터들을 저장하는 기억 소자, 데이터를 연산처리하는 논리 소자, 및 다양한 기능을 동시에 수행할 수 있는 하이브리드(hybrid) 소자 등을 포함할 수 있다.
전자 산업이 고도로 발전함에 따라, 반도체 소자의 고집적화에 대한 요구가 점점 심화되고 있다. 또한, 전자 산업의 발전에 의하여 반도체 소자의 고속화에 대한 요구도 점점 심화되고 있다. 이러한 반도체 소자의 고집적화 및/또는 고속화에 대한 요구들을 충족시키기 위하여 다양한 연구들이 수행되고 있다.
본 발명이 해결하고자 하는 과제는 방열 특성이 보다 향상된 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 전기적 특성이 보다 향상된 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 재배선을 포함하는 반도체 칩을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시에에 따른 반도체 패키지는 패키지 기판 및 상기 패키지 기판 상의 제 1 반도체 칩을 포함하되, 상기 제 1 반도체 칩은, 서로 대향하는 제 1 면 및 제 2 면을 포함하는 기판 및 상기 기판의 상기 제 2 면 상에 배치되는 재배선들을 포함하고, 상기 기판의 상기 제 2 면 상에 배치된 제 2 반도체 칩, 상기 제 2 반도체 칩과 상기 재배선들 사이를 전기적으로 연결하는 연결부들 및 상기 재배선들과 상기 패키지 기판 사이를 전기적으로 연결하는 본딩 와이어들을 포함할 수 있다.
본 발명의 실시예에 따른 반도체 패키지는 패키지 기판 및 상기 패키지 기판 상의 제 1 반도체 칩을 포함하되, 상기 제 1 반도체 칩은, 서로 대향하는 제 1 면 및 제 2 면을 포함하는 기판, 집적회로 영역, 및 상기 제 2 면 상에 배치되는 재배선들을 포함하고 및 상기 기판의 상기 제 2 면 상에 배치되는 제 2 반도체 칩 및 상기 제 2 반도체 칩과 상기 재배선들 사이를 전기적으로 연결하는 연결부들을 포함하되, 상기 재배선들은 상기 집적회로 영역과 이격될 수 있다.
본 발명의 실시예에 따른 반도체 칩은 집적회로 영역이 제공된 기판, 상기 기판은 서로 대향하는 제 1 면 및 제 2 면을 포함하고, 상기 기판의 상기 제 1 면 상에 배치된 제 1 칩 패드들 및 상기 기판의 상기 제 2 면 상에 배치되는 재배선들을 포함하되, 상기 제 1 칩 패드들은 상기 집적회로 영역과 접촉하고, 상기 재배선들은 상기 집적회로 영역과 이격될 수 있다.
본 발명의 실시예에 따르면, 패키지 기판 상에 차례로 적층된 제 1 반도체 칩과 제 1 반도체 칩 사이에 추가적인 구조물 없이, 이들 사이가, 제 1 반도체 칩과 제 2 반도체 칩을 전기적으로 연결하는 연결부들, 연결부들과 접촉하며 제 2 반도체 칩과 인접하는 제 1 반도체 칩의 일면 상에 배치된 재배선들, 및 재배선들과 패키지 기판 사이에 배치된 본딩 와이어들을 통해 서로 전기적으로 연결될 수 있다. 이에 따라, 제 1 반도체 칩과 제 2 반도체 칩 사이에 전송거리를 최소화할 수 있고, 제 1 반도체 칩에서 발생하는 열이 외부로 쉽게 방출될 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지에 관한 평면도이다.
도 2a는 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 1의 Ⅰ-Ⅰ'선 방향으로 자른 단면도이다.
도 2b는 도 2a의 A 부분을 확대한 도면이다.
도 3은 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 1의 Ⅰ-Ⅰ'선 방향으로 자른 단면도이다.
도 4는 본 발명의 실시예에 따른 반도체 패키지에 관한 평면도이다.
도 5는 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 4의 Ⅱ-Ⅱ'선 방향으로 자른 단면도이다.
도 6은 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 4의 Ⅱ-Ⅱ'선 방향으로 자른 단면도이다.
도 7은 본 발명의 실시예에 따른 반도체 패키지에 관한 평면도이다.
도 8은 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 7의 Ⅲ-Ⅲ'선 방향으로 자른 단면도이다.
도 9a 내지 도 9h는 본 발명의 실시예에 다른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 2a는 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 1의 Ⅰ-Ⅰ'선 방향으로 자른 단면도이다.
도 2b는 도 2a의 A 부분을 확대한 도면이다.
도 3은 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 1의 Ⅰ-Ⅰ'선 방향으로 자른 단면도이다.
도 4는 본 발명의 실시예에 따른 반도체 패키지에 관한 평면도이다.
도 5는 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 4의 Ⅱ-Ⅱ'선 방향으로 자른 단면도이다.
도 6은 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 4의 Ⅱ-Ⅱ'선 방향으로 자른 단면도이다.
도 7은 본 발명의 실시예에 따른 반도체 패키지에 관한 평면도이다.
도 8은 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 7의 Ⅲ-Ⅲ'선 방향으로 자른 단면도이다.
도 9a 내지 도 9h는 본 발명의 실시예에 다른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 1은 본 발명의 실시예에 따른 반도체 패키지에 관한 평면도이다. 도 2a는 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 1의 Ⅰ-Ⅰ'선 방향으로 자른 단면도이다. 도 2b는 도 2a의 A 부분을 확대한 도면이다.
도 1, 도 2a 및 도 2b를 참조하면, 반도체 패키지(1000)는 패키지 기판(100), 제 1 반도체 칩(200), 제 2 반도체 칩(300a), 제 3 반도체 칩(300b) 및 몰딩막(400)을 포함할 수 있다.
제 1 반도체 칩(200)이 패키지 기판(100) 상에 배치될 수 있다. 패키지 기판(100)은 예를 들어, 인쇄회로기판(PCB)일 수 있다. 패키지 기판(100)은 제 1 패드들(101) 및 제 2 패드들(103)을 포함할 수 있다. 제 1 패드들(101) 및 제 2 패드들(103)은 패키지 기판(100)의 상면 상에 배치될 수 있다. 제 1 패드들(101)은 제 1 방향 및 제 1 방향과 교차하는 제 2 방향으로 서로 이격 배치될 수 있다. 제 2 패드들(103)은 패키지 기판(100)의 가장자리를 따라 서로 이격 배치될 수 있다. 외부 단자들(105)이 패키지 기판(100)의 상면에 대향하는 하면 상에 배치될 수 있다. 외부 단자들(105)은 패키지 기판(100)의 하면 상에 부착될 수 있다. 외부 단자들(105)은 패키지 기판(100)을 외부장치에 전기적으로 연결할 수 있다. 외부 단자들(105)은 예를 들어, 솔더범프 또는 솔더볼을 포함할 수 있다.
제 1 반도체 칩(200)은 기판(201), 집적회로 영역(IC), 제 1 칩 패드들(203), 제 2 칩 패드들(205), 제 1 절연층(207), 재배선들(209), 및 제 2 절연층(211)을 포함할 수 있다. 기판(201)은 예를 들어, 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 기판(201)은 제 1 면(201a) 및 제 2 면(201b)을 포함할 수 있다. 기판(201)의 제 1 면(201a)은 제 2 면(201b) 보다 패키지 기판(100)에 인접할 수 있다.
집적회로 영역(IC)은 기판(201)의 제 1 면(201a) 상에 배치될 수 있다. 집적회로 영역(IC)은 기판(201)의 제 1 면(201a) 상에 배치된 트랜지스터들(TR), 콘택 비아(CV), 기판(201)의 제 1 면(201a) 상에 차례로 적층된 복수 개의 층간 절연막들(10), 층간 절연막들(10) 내에 배치된 금속 배선들(M), 및 층간 절연막들(10)을 관통하며, 서로 다른 층간 절연막들(10) 내에 배치된 금속 배선들(M) 사이를 전기적으로 연결하는 비아들(V)을 포함할 수 있다. 콘택 비아(CV)는 적어도 하나의 트랜지스터(예를 들어, 소오스/드레인 영역)와 금속 배선들(M) 사이를 전기적으로 연결할 수 있다. 트랜지스터들(TR)은 제어회로 및/또는 전원회로의 일부일 수 있다. 일 예에 있어서, 제 1 반도체 칩(200)은 로직 반도체 칩일 수 있다.
제 1 칩 패드들(203)이 기판(201)의 제 1 면(201a) 상에 배치될 수 있다. 예를 들어, 제 1 칩 패드들(203)은 기판(201)의 제 1 면(201a)으로부터 최상층에 배치된 층간 절연막(10) 상에 배치될 수 있다. 제 1 칩 패드들(203)은 제 1 방향 및 제 1 방향과 교차하는 제 2 방향으로 서로 이격 배치될 수 있다. 제 1 칩 패드들(203)은 집적회로 영역(IC)과 접촉할 수 있다. 예를 들어, 제 1 칩 패드들(203)은 트랜지스터(TR)와 전기적으로 연결될 수 있다. 예를 들어, 제 1 칩 패드들(203) 각각은 비아들(V), 금속 배선들(M), 및 콘택 비아(CV)를 통해 적어도 하나의 트랜지스터(TR)와 전기적으로 연결될 수 있다.
제 2 칩 패드들(205)이 기판(201)의 제 2 면(201b) 상에 배치될 수 있다. 제 2 칩 패드들(205)은 제 1 방향 및 제 1 방향과 교차하는 제 2 방향으로 서로 이격 배치될 수 있다. 제 1 반도체 칩(200) 내에서, 제 2 칩 패드들(205)은 집적회로 영역(IC)과 이격될 수 있다. 예를 들어, 제 1 반도체 칩(200) 내에서, 제 2 칩 패드들(205)은 트랜지스터들(TR)와 전기적으로 연결되지 않을 수 있다.
제 1 절연층(207)이 기판(201)의 제 2 면(201b) 상에 배치될 수 있다. 제 1 절연층(207)은 기판(201)의 제 2 면(201b)을 덮을 수 있고, 제 2 칩 패드들(205)의 상면들을 노출시킬 수 있다. 제 1 절연층(207)은 단일막 또는 복수 개의 막들을 포함할 수 있다. 제 1 절연층(207)은 예를 들어, 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다.
재배선들(209)이 기판(201)의 제 2 면(201b) 상에 배치될 수 있다. 재배선들(209)은 서로 간격을 두고 이격 배치될 수 있다. 재배선들(209)은 제 1 절연층(207)의 상면 일부를 덮을 수 있다. 재배선들(209)은 제 2 칩 패드들(205)에 각각 대응하여 연결될 수 있다. 예를 들어, 하나의 재배선(209)은 하나의 제 2 칩 패드(205)와 일대일로 대응하여 접촉할 수 있으며, 이들은 서로 전기적으로 연결될 수 있다. 재배선들(209)은 상기 기판(201)의 제 2 면(201b) 상에서, 제 2 칩 패드들(205)로부터 기판(201)의 측면들을 향하여 연장하는 라인 형태일 수 있다. 재배선들(209)의 일단들은 제 2 칩 패드들(205)과 접촉할 수 있고, 재배선들(209)의 타단들은 기판(201)의 제 2 면(201b) 상에서, 기판(201)의 측면들에 인접할 수 있다. 예를 들어, 재배선들(209)의 타단들은 제 2 칩 패드들(205)과 이격되며 기판(201)의 가장자리에 위치할 수 있다. 재배선들(209)은 하나의 금속막 또는 복수 개의 금속막들을 포함할 수 있다. 재배선들(209)은 예를 들어, 알루미늄(Al), 니켈(Ni) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.
제 1 반도체 칩(200) 내에서, 재배선들(209)은 집적회로 영역(IC)과 이격될 수 있다. 예를 들어, 제 1 반도체 칩(200) 내에서, 재배선들(209)은 트렌지스터들(TR)과 전기적으로 연결되지 않을 수 있다. 도 1 에서 도시한 재배선들(209)의 배치 및 개수는 예시적으로 도시된 것일 뿐, 도면에 도시된 것으로 제한되지 않는다.
실시예에 있어서, 제 1 반도체 칩(200)의 활성면은 제 1 칩 패드들(203)의 일면들을 포함할 수 있고, 제 1 반도체 칩(200)의 비활성면은 제 2 칩 패드들(205)의 일면들 및 재배선들(209)의 일면들을 포함할 수 있다.
제 2 절연층(211)이 재배선들(209) 및 제 1 절연층(207) 상에 배치될 수 있다. 제 2 절연층(211)은 재배선들(209)의 일부분들을 노출시킬 수 있다. 예를 들어, 제 2 절연층(211)은 제 2 칩 패드들(205), 제 2 칩 패드들(205)과 접촉하는 재배선들(209)의 일단들, 및 재배선들(209)의 타단들을 노출할 수 있다. 제 2 절연층(211)은 단일막 또는 복수 개의 막들을 포함할 수 있다. 제 2 절연층(211)은 예를 들어, 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막을 포함할 수 있다.
본딩 와이어들(230)이 재배선들(209)의 타단들과 패키지 기판(100)의 제 2 패드들(103) 사이에 배치될 수 있으며, 이들 사이를 전기적으로 연결할 수 있다. 일 예로, 패키지 기판(100)과 제 1 반도체 칩(200) 사이는 본딩 와이어들(230)을 통해 전기적으로 연결되지 않을 수 있다. 본딩 와이어들(230)은 예를 들어, 금(Au)을 포함할 수 있다.
단자들(240)이 패키지 기판(100)과 제 1 반도체 칩(200) 사이에 배치될 수 있다. 예를 들어, 단자들(240)은 제 1 칩 패드들(203)과 제 1 패드들(101) 사이에 배치될 수 있다. 단자들(240)은 집적회로 영역(IC)과 접촉할 수 있다. 예를 들어, 단자들(240)은 트랜지스터들(TR)과 전기적으로 연결될 수 있다. 즉, 단자들(420)은 제 1 반도체 칩(200)과 패키지 기판(100) 사이를 전기적으로 연결할 수 있도록 해준다.
제 2 반도체 칩(300a) 및 제 3 반도체 칩(300b)이 제 1 반도체 칩(200) 상에 배치될 수 있다. 예를 들어, 제 2 및 제 3 반도체 칩들(300a, 300b)은 기판(201)의 제 2 면(201b) 상에 배치될 수 있다. 제 2 및 제 3 반도체 칩들(300a, 300b)은 수평적으로 서로 이격 배치될 수 있다. 제 2 및 제 3 반도체 칩들(300a, 300b) 각각은 제 2 칩 패드들(205)과 수직적으로 중첩하여 배치될 수 있다. 제 2 및 제 3 반도체 칩들(300a, 300b) 각각은 서로 대향하는 일면(301) 및 타면(302)을 포함할 수 있다. 제 2 및 제 3 반도체 칩들(300a, 300b) 각각의 일면(301)은 타면(302) 보다 제 1 반도체 칩(200)에 인접할 수 있다. 일 예에 있어서, 제 2 및 제 3 반도체 칩들(300a, 300b)은 메모리 반도체 칩일 수 있다.
연결부들(310)이 제 2 및 제 3 반도체 칩들(300a, 300b)과 제 1 반도체 칩(200) 사이에 배치될 수 있다. 예를 들어, 연결부들(310)은 제 2 및 제 3 반도체 칩들(300a, 300b) 각각의 일면(301)과 제 2 칩 패드들(205) 사이에 배치될 수 있다. 연결부들(310)은 제 2 칩 패드들(205) 및 재배선들(209)의 일단들과 직접 접촉할 수 있다. 연결부들(310)은 예를 들어, 솔더 범프 또는 솔더볼일 수 있다.
일 예에 있어서, 제 2 및 제 3 반도체 칩들(300a, 300b)은 연결부들(310), 재배선들(209) 및 본딩 와이어들(230)을 통해 패키지 기판(100)과 전기적으로 연결될 수 있다. 일 예에 있어서, 제 2 및 제 3 반도체 칩들(300a, 300b)은 연결부들(310), 재배선들(209), 본딩 와이어들(230) 및 패키지 기판(100)을 통해 제 1 반도체 칩(200)의 트랜지스터들(TR)과 전기적으로 연결될 수 있다. 이에 따라, 제 1 반도체 칩(200)에 배치된 트랜지스터들(TR)은 제 2 및 제 3 반도체 칩들(300a, 300b)에 포함된 메모리 소자들을 구동할 수 있다.
본 발명의 실시예에 따르면, 제 1 반도체 칩(200)과 제 2 및 제 3 반도체 칩들(300a, 300b)들 사이에 어떠한 구조물 없이, 이들 사이가 연결부들(310), 재배선들(209) 및 본딩 와이어들(230)을 통해 서로 전기적으로 연결될 수 있다. 따라서, 제 1 반도체 칩(200)과 제 2 반도체 칩(300a) 사이 및 제 1 반도체 칩(200)과 제 3 반도체 칩(300b) 사이에 전송거리를 최소화할 수 있다. 또한, 제 1 반도체 칩(200)에서 발생하는 열이 외부로 쉽게 방출될 수 있다.
몰딩막(400)이 패키지 기판(100) 상에 배치될 수 있다. 몰딩막(400)은 제 1 내지 제 3 반도체 칩들(200, 300a 300b) 및 본딩 와이어들(230)을 덮으며, 패키지 기판(100)과 제 1 반도체 칩(200) 사이의 공간, 제 1 반도체 칩(200)과 제 2 반도체 칩(300a) 사이의 공간, 및 제 1 반도체 칩(200)과 제 3 반도체 칩(300b) 사이의 공간에 배치될 수 있다. 예를 들어, 몰딩막(400)은 에폭시 몰딩 컴파운드(epoxy molding compound)와 같은 절연성 고분자 물질을 포함할 수 있다.
도 3은 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 1의 Ⅰ-Ⅰ'선 방향으로 자른 단면도이다. 본 실시예에서는, 앞서 도 1, 도 2a, 및 도 2b를 참조하여 설명한 반도체 패키지와 중복되는 기술적 특징에 대한 설명은 생략하도록 한다.
도 3을 참조하면, 반도체 패키지(2000)는 패키지 기판(100), 제 1 반도체 칩(200), 제 2 반도체 칩(300a), 제 3 반도체 칩(300b), 제 4 반도체 칩들(600) 및 몰딩막(400)을 포함할 수 있다. 제 2 반도체 칩(300a) 및 제 3 반도체 칩(300b)은 관통 비아들(320)을 포함할 수 있다. 관통 비아들(320)은 제 2 반도체 칩(300a) 및 제 3 반도체 칩(300b) 내에 배치될 수 있다. 복수 개의 제 4 반도체 칩들(600)이 제 2 및 제 3 반도체 칩들(300a, 300b) 각각 상에 수직적으로 적층될 수 있다. 최상층에 배치된 제 4 반도체 칩들(600)을 제외한 제 4 반도체 칩들(600)은 관통 비아들(320)을 포함할 수 있다. 관통 비아들(320)은 제 4 반도체 칩들(600) 내에 배치될 수 있다. 일 예에 있어서, 복수 개의 제 4 반도체 칩들(600)은 메모리 반도체 칩일 수 있다.
솔더볼들(330)이 제 2 반도체 칩(300a)과 제 2 반도체 칩(300a) 상의 제 4 반도체 칩(600) 사이의 공간, 제 3 반도체 칩(300b)과 제 3 반도체 칩(300b) 상의 제 4 반도체 칩(600) 사이의 공간, 및 수직으로 인접하는 제 4 반도체 칩들(600) 사이의 공간들 내에 배치될 수 있다. 수직으로 적층된 제 2 반도체 칩(300a) 및 제 4 반도체 칩들(600)은 솔더볼들(330) 및 관통 비아들(320)을 통해 서로 전기적으로 연결될 수 있고, 수직으로 적층된 제 3 반도체 칩(300b) 및 제 4 반도체 칩들(600)은 솔더볼들(330) 및 관통 비아들(320)을 통해 서로 전기적으로 연결될 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 패키지에 관한 평면도이다. 도 5는 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 4의 Ⅱ-Ⅱ'선 방향으로 자른 단면도이다. 본 실시예에서는, 앞서 도 1, 도 2a, 및 도 2b를 참조하여 설명한 반도체 패키지와 중복되는 기술적 특징에 대한 설명은 생략하도록 한다. 아울러, 도면의 간소화를 위해, 도 4에서는 도 1에 도시된 제 2 칩 패드들의 도시를 생략하도록 한다.
도 4 및 도 5를 참조하면, 접착막(340)이 제 1 반도체 칩(200)과 제 2 및 제 3 반도체 칩들(300a, 300b) 각각 사이에 개재될 수 있다. 제 2 반도체 칩(300a) 및 제 3 반도체 칩(300b)은 접착막(340)에 의해 제 1 반도체 칩(200) 상에 부착될 수 있다. 접착막(340)은 제 2 및 제 3 반도체 칩들(300a, 300b)의 일면들(301), 제 2 칩 패드들(205), 재배선들(209)의 일단들, 및 제 2 절연층(211)의 일부와 직접 접촉할 수 있다. 접착막(340)은 예를 들어, 에폭시, 실리콘 재질의 절연성막, 또는 테이프일 수 있다.
제 2 및 제 3 반도체 칩들(300a, 300b) 각각은 제 1 측면(303), 제 2 측면(304), 제 3 측면(305), 및 제 4 측면(306)을 포함할 수 있다. 제 2 반도체 칩(300a)의 제 1 측면(303)은 제 3 반도체 칩(300b)에 인접할 수 있고, 제 3 반도체 칩(300b)의 제 1 측면(303)은 제 2 반도체 칩(300a)에 인접할 수 있다. 즉, 제 2 반도체 칩(300a)의 제 1 측면(303) 및 제 3 반도체 칩(300b)의 제 1 측면(303)은 인접하며 서로 마주볼 수 있다.
제 3 칩 패드들(350)이 제 2 및 제 3 반도체 칩들(300a, 300b) 각각의 타면(302) 상에 배치될 수 있다. 평면적 관점에서, 제 3 칩 패드들(350)은 제 2 및 제 3 반도체 칩들(300a, 300b) 각각의 타면(302) 상에서, 제 2 측면(304), 제 3 측면(305), 및 제 4 측면(306)을 따라 배열될 수 있다. 제 3 칩 패드들(350)은 제 2 및 제 3 반도체 칩들(300a, 300b) 각각의 타면(302) 상에서, 제 1 측면(303)을 따라 배열되지 않을 수 있다. 다시 말해, 제 3 칩 패드들(350)은 제 2 및 제 3 반도체 칩들(300a, 300b) 각각의 타면(302) 상에서 제 1 측면(303)을 제외한 제 2 내지 제 4 측면들(304, 305, 306)에 인접하게 배치될 수 있다.
연결부들(310)이 제 2 및 제 3 반도체 칩들(300a, 300b) 각각의 타면(302)과 재배선들(209)의 타단들 사이에 배치될 수 있다. 연결부들(310)은 평면적 관점에서, 제 2 반도체 칩(300a)과 제 3 반도체 칩(300b) 각각의 제 1 내지 제 4 측면들(304, 305, 306, 307) 중 적어도 하나 상을 가로지르며 제 3 칩 패드들(350)과 재배선들(209)의 타단들 사이에 배치될 수 있다. 연결부들(310)은 제 3 칩 패드들(350) 및 재배선들(209)의 타단들과 직접 접촉할 수 있다. 연결부들(310)은 예를 들어, 본딩 와이어일 수 있다.
일 예에 있어서, 제 2 반도체 칩(300a)과 제 3 반도체 칩(300b) 사이의 공간이 협소할 경우, 평면적 관점에서, 연결부들(310)은 제 2 반도체 칩(300a)과 제 3 반도체 칩(300b) 각각의 제 1 내지 제 4 측면들(304, 305, 306, 307) 상을 모두 가로지르며 배치되지 않을 수 있다.
예를 들어, 평면적 관점에서, 연결부들(310)은 제 2 반도체 칩(300a)의 제 2 내지 제 4 측면들(304, 305, 306) 상을 가로지르며 제 3 칩 패드들(350)과 재배선들(209)의 타단들 사이를 연결할 수 있다. 평면적 관점에서, 연결부들(310)은 제 2 반도체 칩(300a)의 제 1 측면(303) 상을 가로지르지 않을 수 있다. 예를 들어, 평면적 관점에서, 연결부들(310)은 제 3 반도체 칩(300b)의 제 2 내지 제 4 측면들(304, 305, 306) 상을 가로지르며 제 3 칩 패드들(350)과 재배선들(209)의 타단들 사이를 연결할 수 있다. 평면적 관점에서, 연결부들(310)은 제 3 반도체 칩(300b)의 제 1 측면(303) 상을 가로지르지 않을 수 있다.
도 6은 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 4의 Ⅱ-Ⅱ'선 방향으로 자른 단면도이다. 본 실시예에서는, 앞서 도 4 및 도 5를 참조하여 설명한 반도체 패키지와 중복되는 기술적 특징에 대한 설명은 생략하도록 한다.
도 6을 참조하면, 제 2 절연층(211)이 재배선들(209) 및 제 1 절연층(207) 상에 배치될 수 있다. 제 2 절연층(211)은 제 2 칩 패드들(205), 제 1 절연층(207) 및 재배선들(209)의 일부분들을 덮을 수 있다. 제 2 절연층(211)은 재배선들(209)의 타단들을 노출할 수 있다.
제 1 반도체 칩(200)과 제 2 및 제 3 반도체 칩들(300a, 300b) 각각 사이에 접착막(340)이 개재될 수 있다. 제 2 반도체 칩(300a) 및 제 3 반도체 칩(300b)은 접착막(340)에 의해 제 1 반도체 칩(200) 상에 부착될 수 있다. 접착막(340)은 제 2 및 제 3 반도체 칩들(300a, 300b) 각각의 일면(301) 및 제 2 절연층(211)과 접촉할 수 있다.
연결부들(310)이 제 2 및 제 3 반도체 칩들(300a, 300b) 각각의 타면(302)과 재배선들(209)의 타단들 사이에 배치될 수 있으며, 이들 사이를 전기적으로 연결할 수 있다.
복수 개의 제 4 반도체 칩들(600)이 제 2 및 제 3 반도체 칩들(300a, 300b) 각각 상에 수직적으로 적층될 수 있다. 수직적으로 적층된 제 4 반도체 칩들(600)은 이들 사이에 개재된 접착막(340)에 의해 서로 접합될 수 있다. 제 2 반도체 칩(300a) 상에 배치된 복수 개의 제 4 반도체 칩들(600)은 접착막(340)에 의해 제 2 반도체 칩(300a) 상에 접합될 수 있고, 제 3 반도체 칩(300b) 상에 배치된 복수 개의 제 4 반도체 칩들(600)은 접착막(340)에 의해 제 3 반도체 칩(300b) 상에 접합될 수 있다.
제 2 반도체 칩(300a) 상에 적층된 제 4 반도체 칩들(600)은 제 3 칩 패드들(350) 및 제 4 반도체 칩들(600)의 상면들 상에 배치된 제 4 칩 패드들(360)이 노출하도록 순차적으로 오프셋(offset)되어 위치할 수 있다. 예를 들어, 제 2 반도체 칩(300a) 상에 적층된 제 4 반도체 칩들(600)은, 제 3 반도체 칩(300b) 상에 적층된 제 4 반도체 칩들(600)을 향하여 순차적으로 오프셋되어 위치할 수 있다. 제 3 반도체 칩(300b) 상에 적층된 제 4 반도체 칩들(600)은 제 3 칩 패드들(350) 및 제 4 반도체 칩들(600)의 상면들 상에 배치된 제 4 칩 패드들(360)이 노출하도록 순차적으로 오프셋되어 위치할 수 있다. 예를 들어, 제 3 반도체 칩(300b) 상에 적층된 제 4 반도체 칩들(600)은 제 2 반도체 칩(300a) 상에 적층된 제 4 반도체 칩들(600)을 향하여 순차적으로 오프셋되어 위치할 수 있다.
제 1 본딩 와이어들(370)이 수직으로 인접하는 제 3 칩 패드들(350)과 제 4 칩 패드들(360) 사이 및 수직으로 인접하는 제 4 칩 패드들(360) 사이를 서로 전기적으로 연결할 수 있다.
도 7은 본 발명의 실시예에 따른 반도체 패키지에 관한 평면도이다. 도 8은 본 발명의 실시예에 따른 반도체 패키지에 관한 것으로, 도 7의 Ⅲ-Ⅲ'선 방향으로 자른 단면도이다. 본 실시예에서는, 앞서 도 4 및 도 5를 참조하여 설명한 반도체 패키지와 중복되는 기술적 특징에 대한 설명은 생략하도록 한다. 아울러, 도면의 간소화를 위해, 도 7에서는 도 1에 도시된 제 2 칩 패드들의 도시를 생략하도록 한다.
도 7 및 도 8을 참조하면, 반도체 패키지(3000)는 패키지 기판(100), 제 1 반도체 칩(200), 제 2 반도체 칩(300) 및 몰딩막(400)을 포함할 수 있다. 제 2 반도체 칩(300)이 제 1 반도체 칩(200) 상에 배치될 수 있다. 접착막(340)이 제 1 반도체 칩(200)과 제 2 반도체 칩(300) 사이에 개재될 수 있으며, 접착막(340)에 의해 제 2 반도체 칩(300)이 제 1 반도체 칩(200) 상에 부착될 수 있다. 일 예에 있어서, 제 2 반도체 칩(300)은 메모리 반도체 칩일 수 있다.
제 3 칩 패드들(350)이 제 2 반도체 칩(300)의 타면(302) 상에 배치될 수 있다. 제 3 칩 패드들(350)은 제 2 반도체 칩(300)의 타면(302) 상에서, 제 2 반도체 칩(300)의 측면들을 따라 배열될 수 있다. 예를 들어, 제 3 칩 패드들(350)은 제 2 반도체 칩(300)의 타면(302) 상에서, 제 2 반도체 칩(300)의 제 1 측면(303), 제 2 측면(304), 제 3 측면(305), 및 제 4 측면(306)을 따라 배열될 수 있다.
연결부들(310)이 제 2 반도체 칩(300)의 타면(302)과 재배선들(209)의 타단들 사이에 배치될 수 있다. 연결부들(310)은 제 3 칩 패드들(350) 및 재배선들(209)의 타단들과 직접 접촉할 수 있다. 연결부들(310)은 예를 들어, 본딩 와이어일 수 있다. 평면적 관점에서, 연결부들(310)은 제 2 반도체 칩(300)의 제 1 내지 제 4 측면들(303, 304, 305, 306) 상을 가로지르며 제 3 칩 패드들(350)과 재배선들(209)의 타단들 사이를 연결할 수 있다.
도 9a 내지 도 9h는 본 발명의 실시예에 다른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 9a를 참조하면, 집적회로 영역(IC)이 제공된 기판(201)이 제공될 수 있다. 기판(201)은 예를 들어, 베어 웨이퍼(bare wafer)일 수 있다. 기판(201)은 예를 들어, 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 기판(201)은 서로 대향하는 제 1 면(201a) 및 제 2 면(201b)을 포함할 수 있다. 기판(201)은 제 1 방향 및 제 1 방향과 교차하는 제 2 방향으로 서로 이격된 소자 영역들(DR) 및 소자 영역들(DR)을 정의하는 스크라이브 영역(SR)을 포함할 수 있다. 기판(201)의 소자 영역들(DR)은 반도체 칩들이 형성되는 영역일 수 있다.
도 9a 및 도 2b를 같이 참조하면, 집적회로 영역(IC)가 기판(201)의 소자 영역들(DR) 각각 상에 형성될 수 있다. 집적회로 영역(IC)은 기판(201)의 제 1 면(201a) 상에 형성될 수 있다. 집적회로 영역(IC)은 트랜지스터들(TR), 복수 개의 층간 절연막들(10), 금속 배선들(M), 콘택 비아(CV), 및 비아들(V)을 포함할 수 있다. 트랜지스터들(TR)은 기판(201)의 제 1 면(201a) 상에 제공될 수 있다. 트랜지스터들(TR)은 제어회로 및/또는 전원회로의 일부일 수 있다. 복수 개의 층간 절연막들(10)은 기판(201)의 제 1 면(201a) 상에 차례로 형성될 수 있다. 금속 배선들(M)은 복수 개의 층간 절연막들(10) 내에 형성될 수 있다. 비아들(V)은 복수 개의 층간 절연막들(10) 내에 형성되며, 서로 다른 층간 절연막들(10) 내에 형성된 금속 배선들(M) 사이를 전기적으로 연결할 수 있다. 콘택 비아(CV)는 적어도 하나의 트랜지스터(예를 들어, 소오스/드레인 영역)와 금속 배선들(M)을 전기적으로 연결할 수 있다.
제 1 칩 패드들(203)이 기판(201)의 소자 영역들(DR) 상에 형성될 수 있다. 제 1 칩 패드들(203)은 기판(201)의 제 1 면(201a) 상에 형성될 수 있다. 예를 들어, 제 1 칩 패드들(203)은 집적회로 영역(IC)의 최상층 층간 절연막(10) 상에 형성될 수 있다. 제 1 칩 패드들(203)은 제 1 방향 및 제 1 방향과 교차하는 제 2 방향으로 서로 이격되어 형성될 수 있다. 단자들(240)이 제 1 칩 패드들(203) 상에 형성될 수 있다.
다시 도 9a를 참조하면, 단자들(240)은 제 1 칩 패드들(203)과 전기적으로 연결될 수 있다. 단자들(240)은 예를 들어, 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다. 단자들(240)은 스퍼터링(sputtering) 공정, 펄스 도금이나 직류 도금 등의 도금 공정, 솔더링 공정 또는 접착 공정에 의해 형성될 수 있다.
지지부(500)가 기판(201)의 제 1 면(201a) 상에 제공될 수 있다. 지지부(500)은 제 1 칩 패드들(203) 및 단자들(240)은 덮을 수 있다. 지지부(500)는 기판(201)을 다루기 위한 웨이퍼 지지용 시스템(Wafer Supporting System)일 수 있다. 지지부(500)는 접착 물질을 포함할 수 있으며, 예를 들어, 에폭시, 실리콘 재질의 절연성막, 또는 테이프일 수 있다.
도 9b를 참조하면, 제 2 칩 패드들(205)이 기판(201)의 소자 영역들(DR) 상에 형성될 수 있다. 제 2 칩 패드들(205)은 기판(201)의 제 2 면(201b) 상에 형성될 수 있다. 제 2 칩 패드들(205)은 제 1 방향 및 제 1 방향과 교차하는 제 2 방향으로 서로 이격되어 형성될 수 있다.
제 1 절연층(207)이 기판(201)의 제 2 면(201b) 상에 형성될 수 있다. 제 1 절연층(207)은 기판(201)의 제 2 면(201b) 및 제 2 칩 패드들(205)을 덮는 절연층(미도시)을 형성하고, 절연층을 패터닝하여 형성될 수 있다. 패터닝 공정으로, 제 2 칩 패드들(205)의 상면들은 제 1 절연층(207)에 의해 노출될 수 있다. 제 1 절연층(207)은 단일막 또는 복수 개의 막들로 형성될 수 있다. 제 1 절연층(207)은 예를 들어, 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다.
도 9c를 참조하면, 금속막(510)이 기판(201)의 제 2 면(201b) 상에 형성될 수 있다. 금속막(510)은 제 2 칩 패드들(205)의 상면들 및 제 1 절연층(207)의 상면을 덮도록 형성될 수 있다. 금속막(510)은 단일막 또는 복수 개의 막들로 형성될 수 있다. 금속막(510)은 예를 들어, 알루미늄(Al), 니켈(Ni) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.
포토레지스트 패턴들(PR)이 금속막(510) 상에 형성될 수 있다. 포토레지스트 패턴들(PR)은 금속막(510)의 일부분을 노출할 수 있다. 포토레지스트 패턴들(PR)은 앞서 도 1 및 도 2a를 참조하여 설명한 재배선들(209)의 형상과 동일할 수 있다.
도 9d를 참조하면, 포토레지스트 패턴들(PR)을 식각 마스크로 사용하여, 금속막(510)의 일부분들을 식각하여, 재배선들(209)이 형성될 수 있다. 금속막(510)의 일부분들은 식각되어, 제 1 절연층(207)의 상면 일부분들이 노출될 수 있다. 식각 공정은 예를 들어, 건식 식각 공정 또는 습식 식각 공정이 수행될 수 있다. 재배선들(209)은 기판(201)의 소자 영역들(DR) 상에 형성될 수 있다. 도 1에 도시된 것과 같이, 재배선들(209)은 제 2 칩 패드들(205)에 각각 대응하여 형성될 수 있다. 재배선들(209)은 기판(201)의 제 2 면(201b) 상에서, 제 2 칩 패드들(205)로부터 기판(201)의 스크라이브 영역(SR)으로 향하여 연장하는 라인 형태일 수 있다. 재배선들(209)의 일단들은 제 2 칩 패드들(205)의 상면들과 각각 접촉할 수 있다. 재배선들(209)의 타단들은 기판(201)의 제 2 면(201b) 상에서, 기판(201)의 스크라이브 영역(SR)과 인접할 수 있다. 식각 공정 후에, 포토레지스트 패턴들(PR)은 제거될 수 있다.
도 9e를 참조하면, 제 2 절연층(211)이 기판(201)의 제 2 면(201b) 상에 형성될 수 있다. 제 2 절연층(211)은 재배선들(209)에 의해 노출된 제 1 절연층(207)의 상면 및 재배선들(209)을 덮도록 형성될 수 있다. 제 2 절연층(211)은 단일막 또는 복수 개의 막들로 형성될 수 있다. 제 2 절연층(211)은 예를 들어, 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다.
도 9f를 참조하면, 제 2 절연층(211)에 식각 공정을 수행하여, 재배선들(209)의 일단들과 타단들을 노출할 수 있다. 예를 들어, 제 2 절연층(211)은 제 2 절연층(211) 상에 식각 마스크 패턴(미도시)을 형성하고, 식각 마스크 패턴에 노출된 제 2 절연층(211)의 일부분들을 식각할 수 있다. 재배선들(209)의 일단들과 타단들을 제외한 재배선들(209)의 나머지 부분들은 제 2 절연층(211)에 의해 덮일 수 있다.
도 9g를 참조하면, 기판(201)의 스크라이브 영역(SR)을 따라 절단 공정이 수행될 수 있다. 기판(201)의 스크라이브 영역(SR) 상에 형성된 제 2 절연층(211), 기판(201)의 스크라이브 영역(SR) 상에 형성된 제 1 절연층(207), 기판(201) 및 기판(201)의 스크라이브 영역(SR) 상에 형성된 지지부(500)가 절단 공정에서 차례로 절단될 수 있다. 이에 따라, 복수 개의 제 1 반도체 칩들(200)이 형성될 수 있다. 제 1 반도체 칩들(200) 각각은 기판(201), 집적회로 영역(IC), 제 1 칩 패드들(203), 제 2 칩 패드들(205), 제 1 절연층(207), 재배선들(209), 및 제 2 절연층(211)을 포함할 수 있다. 일 예에 있어서, 제 1 반도체 칩들(200)은 로직 반도체 칩일 수 있다.
절단 공정 후에, 단자들(240) 및 제 1 칩 패드들(203)을 덮는 지지부(500)는 제거될 수 있다. 이와 다르게, 지지부(500)는 절단 공정 전에 제거될 수 있다.
도 9h를 참조하면, 패키지 기판(100)을 준비할 수 있다. 패키지 기판(100)은 예를 들어, 인쇄회로기판(PCB)일 수 있다. 패키지 기판(100)은 제 1 패드들(101) 및 제 2 패드들(103)을 포함할 수 있다. 제 1 패드들(101) 및 제 2 패드들(103)은 패키지 기판(100)의 상면 상에 배치될 수 있다.
외부 단자들(105)이 패키지 기판(100)의 하면 상에 형성될 수 있다. 외부 단자들(105)은 솔더볼 또는 솔더 범프를 포함할 수 있다. 외부 단자들(105)의 형성 순서는 이에 한정하지 않는다.
제 1 반도체 칩(200)이 패키지 기판(100) 상에 적층될 수 있다. 단자들(240)은 제 1 패드들(101)에 각각 대응하여 배치될 수 있다. 제 1 반도체 칩(200)은 패키지 기판(100) 상에 플립칩 본딩 방법을 통해 실장될 수 있다.
제 2 반도체 칩(300a) 및 제 3 반도체 칩(300b)이 제 1 반도체 칩(200) 상에 적층될 수 있다. 제 2 및 제 3 반도체 칩들(300a, 300b)의 일면들(301) 상에 형성된 연결부들(310)은 재배선들(209)의 일단들 및 제 2 칩 패드들(205)의 상면들에 각각 대응하여 배치될 수 있다. 제 2 및 제 3 반도체 칩들(300a, 300b)은 플립칩 본딩 방식으로 제 1 반도체 칩(200) 상에 실장될 수 있다. 이 경우, 연결부들(310)은 예를 들어, 솔더 범프들 또는 솔더볼을 포함할 수 있다. 이와 달리, 도 4 및 도 5에 도시된 것과 같이, 제 2 및 제 3 반도체 칩들(300a, 300b)은 와이어 본딩 방식으로 제 1 반도체 칩(200) 상에 실장될 수 있다. 이 경우, 연결부들(310)은 예를 들어, 본딩 와이어를 포함할 수 있다. 일 예에 있어서, 제 2 및 제 3 반도체 칩들(300a, 300b)은 메모리 반도체 칩일 수 있다.
본딩 와이어들(230)이 기판(201)의 제 2 면(201b)과 패키지 기판(100) 사이에 형성될 수 있다. 예를 들어, 본딩 와이어들(230)은 재배선들(209)의 타단들에서 패키지 기판(100)의 제 2 패드들(103) 상으로 연장하여 형성될 수 있다. 본딩 와이어들(230)은 예를 들어, 금(Au)을 포함할 수 있다.
다시 도 2a를 참조하면, 몰딩막(400)이 패키지 기판(100) 상에 형성될 수 있다. 몰딩막(400)은 제 1 반도체 칩(200), 제 2 반도체 칩(300a), 제 3 반도체 칩(300b), 및 본딩 와이어들(230)을 덮을 수 있고, 패키지 기판(100)과 제 1 반도체 칩(200) 사이의 공간, 제 1 반도체 칩(200)과 제 2 반도체 칩(300a) 사이의 공간 및 제 1 반도체 칩(200)과 제 3 반도체 칩(300b) 사이의 공간을 채울 수 있다. 몰딩막(400)은 예를 들어, 에폭시 몰딩 컴파운드(epoxy molding compound)와 같은 절연성 고분자 물질을 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (20)
- 패키지 기판; 및
상기 패키지 기판 상의 제 1 반도체 칩을 포함하되,
상기 제 1 반도체 칩은:
서로 대향하는 제 1 면 및 제 2 면을 포함하는 기판 및 상기 기판의 상기 제 2 면 상에 배치되는 재배선들을 포함하고;
상기 기판의 상기 제 2 면 상에 배치된 제 2 반도체 칩;
상기 제 2 반도체 칩과 상기 재배선들 사이를 전기적으로 연결하는 연결부들; 및
상기 재배선들과 상기 패키지 기판 사이를 전기적으로 연결하는 본딩 와이어들을 포함하는 반도체 패키지. - 제 1 항에 있어서,
상기 제 1 반도체 칩은 상기 기판의 상기 제 2 면 상에 배치되고, 상기 제 2 반도체 칩과 수직적으로 중첩하는 칩 패드들을 더 포함하되,
상기 재배선들은 상기 칩 패드들에 각각 대응하여 연결되는 반도체 패키지. - 제 2 항에 있어서,
상기 제 2 반도체 칩은 상기 제 1 반도체 칩과 인접하는 일면 및 상기 일면과 대향하는 타면을 포함하되,
상기 연결부들은 상기 제 2 반도체 칩의 상기 일면과 상기 칩 패드들 사이에 배치되는 반도체 패키지. - 제 2 항에 있어서,
상기 재배선들은 상기 칩 패드들로부터 상기 기판의 측면들을 향하여 연장하며,
상기 재배선들의 일단들은 상기 칩 패드들과 접촉하고, 상기 재배선들의 타단들은 상기 기판의 상기 제 2 면 상에서, 상기 기판의 상기 측면들과 인접하는 반도체 패키지. - 제 4 항에 있어서,
상기 본딩 와이어들은 상기 패키지 기판과 상기 재배선들의 상기 타단들 사이에 배치되는 반도체 패키지. - 제 4 항에 있어서,
상기 제 2 반도체 칩은 상기 제 1 반도체 칩과 인접하는 일면 및 상기 일면과 대향하는 타면을 포함하되,
상기 연결부들은 상기 제 2 반도체 칩의 상기 타면과 상기 재배선들의 상기 타단들 사이에 배치되는 반도체 패키지. - 제 6 항에 있어서,
상기 기판의 상기 제 2 면 상에 배치되고, 상기 제 2 반도체 칩과 수평적으로 이격 배치된 제 3 반도체 칩을 더 포함하되,
상기 제 2 반도체 칩은 제 1 측면, 제 2 측면, 제 3 측면 및 제 4 측면을 포함하고,
상기 제 1 측면은 상기 제 3 반도체 칩과 인접하되,
평면적 관점에서, 상기 연결부들은 상기 제 2 측면, 상기 제 3 측면, 및 상기 제 4 측면 상을 가로지르고,
평면적 관점에서, 상기 연결부들은 상기 제 1 측면 상을 가로지르지 않는 반도체 패키지. - 제 6 항에 있어서,
상기 제 2 반도체 칩은 제 1 측면, 제 2 측면, 제 3 측면 및 제 4 측면을 포함하고,
평면적 관점에서, 상기 연결부들은 상기 제 1 측면, 상기 제 2 측면, 제 3 측면, 및 제 4 측면 상을 가로지르는 반도체 패키지. - 제 1 항에 있어서,
상기 제 2 반도체 칩은 상기 제 2 반도체 칩을 관통하는 관통비아를 더 포함하고,
상기 반도체 패키지는:
상기 제 2 반도체 칩 상에 적층된 제 3 반도체 칩; 및
상기 제 2 반도체 칩과 상기 제 3 반도체 칩 사이에 배치된 솔더볼들을 더 포함하는 반도체 패키지. - 제 1 항에 있어서,
상기 제 2 반도체 칩 상에 적층된 제 3 반도체 칩; 및
상기 제 2 반도체 칩과 상기 제 3 반도체 칩 사이를 연결하는 제 1 본딩 와이어를 더 포함하는 반도체 패키지. - 제 1 항에 있어서,
상기 제 2 반도체 칩과 상기 제 1 반도체 칩 사이에 개재된 접착막을 더 포함하는 반도체 패키지. - 제 1 항에 있어서,
상기 제 1 반도체 칩은 상기 기판의 상기 제 1 면 상의 집적회로 영역을 더 포함하되,
상기 재배선들은 상기 집적회로 영역과 이격된 반도체 패키지. - 제 1 항에 있어서,
상기 패키지 기판과 상기 기판의 상기 제 1 면 사이에 배치되고, 상기 제 1 반도체 칩과 상기 패키지 기판 사이를 전기적으로 연결하는 단자들을 더 포함하는 반도체 패키지. - 제 1 항에 있어서,
상기 연결부들은 솔더볼들, 솔더 범프들 또는 본딩 와이어들을 포함하는 반도체 패키지. - 패키지 기판; 및
상기 패키지 기판 상의 제 1 반도체 칩을 포함하되,
상기 제 1 반도체 칩은:
서로 대향하는 제 1 면 및 제 2 면을 포함하는 기판, 집적회로 영역, 및 상기 제 2 면 상에 배치되는 재배선들을 포함하고;
상기 기판의 상기 제 2 면 상에 배치되는 제 2 반도체 칩; 및
상기 제 2 반도체 칩과 상기 재배선들 사이를 전기적으로 연결하는 연결부들을 포함하되,
상기 재배선들은 상기 집적회로 영역과 이격된 반도체 패키지. - 제 15 항에 있어서,
상기 패키지 기판과 상기 기판의 상기 제 1 면 사이에 배치되며, 상기 제 1 반도체 칩과 상기 패키지 기판 사이를 전기적으로 연결하는 단자들을 더 포함하는 반도체 패키지. - 제 16 항에 있어서,
상기 집적회로 영역은 상기 기판의 상기 제 1 면 상에 제공되고,
상기 단자들은 상기 집적회로 영역과 접촉하는 반도체 패키지. - 제 15 항에 있어서,
상기 제 1 반도체 칩은 상기 기판의 상기 제 2 면 상에 배치되고, 상기 제 2 반도체 칩과 수직적으로 중첩하는 칩 패드들을 더 포함하되,
상기 재배선들은 상기 칩 패드들에 각각 대응하여 연결되는 반도체 패키지. - 제 18 항에 있어서,
상기 제 2 반도체 칩은 상기 제 1 반도체 칩과 인접하는 일면 및 상기 일면과 대향하는 타면을 포함하되,
상기 연결부들은 상기 제 2 반도체 칩의 상기 일면과 상기 칩 패드들 사이에 배치되는 반도체 패키지. - 집적회로 영역이 제공된 기판, 상기 기판은 서로 대향하는 제 1 면 및 제 2 면을 포함하고;
상기 기판의 상기 제 1 면 상에 배치된 제 1 칩 패드들; 및
상기 기판의 상기 제 2 면 상에 배치되는 재배선들을 포함하되,
상기 제 1 칩 패드들은 상기 집적회로 영역과 접촉하고,
상기 재배선들은 상기 집적회로 영역과 이격된 반도체 칩.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180034454A KR102589736B1 (ko) | 2018-03-26 | 2018-03-26 | 반도체 칩 및 이를 포함하는 반도체 패키지 |
US16/164,524 US10748871B2 (en) | 2018-03-26 | 2018-10-18 | Semiconductor chip and semiconductor package including the same |
EP19150914.0A EP3547364B1 (en) | 2018-03-26 | 2019-01-09 | Semiconductor chip and semiconductor package including the same |
CN201910212737.2A CN110364513B (zh) | 2018-03-26 | 2019-03-20 | 半导体芯片和包括半导体芯片的半导体封装 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180034454A KR102589736B1 (ko) | 2018-03-26 | 2018-03-26 | 반도체 칩 및 이를 포함하는 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190112447A true KR20190112447A (ko) | 2019-10-07 |
KR102589736B1 KR102589736B1 (ko) | 2023-10-17 |
Family
ID=65013524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180034454A KR102589736B1 (ko) | 2018-03-26 | 2018-03-26 | 반도체 칩 및 이를 포함하는 반도체 패키지 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10748871B2 (ko) |
EP (1) | EP3547364B1 (ko) |
KR (1) | KR102589736B1 (ko) |
CN (1) | CN110364513B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210138456A (ko) | 2020-05-12 | 2021-11-19 | 스템코 주식회사 | 반도체 소자, 회로 기판 및 이들을 구비하는 반도체 패키지 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11824009B2 (en) * | 2018-12-10 | 2023-11-21 | Preferred Networks, Inc. | Semiconductor device and data transferring method for semiconductor device |
KR20210157781A (ko) | 2020-06-22 | 2021-12-29 | 삼성전자주식회사 | 반도체 패키지 |
CN111863794B (zh) * | 2020-07-28 | 2022-10-28 | 南通通富微电子有限公司 | 一种半导体封装器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040092304A (ko) * | 2003-04-26 | 2004-11-03 | 삼성전자주식회사 | 멀티칩 bga 패키지 |
US20040251531A1 (en) * | 2002-01-25 | 2004-12-16 | Yang Chaur-Chin | Stack type flip-chip package |
US20150371971A1 (en) * | 2013-03-08 | 2015-12-24 | Panasonic Corporation | Semiconductor device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI268581B (en) | 2002-01-25 | 2006-12-11 | Advanced Semiconductor Eng | Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material |
US6965160B2 (en) | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
US7696629B2 (en) * | 2007-04-30 | 2010-04-13 | Chipmos Technology Inc. | Chip-stacked package structure |
KR101000479B1 (ko) * | 2008-10-07 | 2010-12-14 | 박범욱 | 멀티 칩 패키지 |
US8637983B2 (en) | 2008-12-19 | 2014-01-28 | Ati Technologies Ulc | Face-to-face (F2F) hybrid structure for an integrated circuit |
KR101583719B1 (ko) * | 2009-07-21 | 2016-01-11 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
JP2011061004A (ja) | 2009-09-10 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP5508802B2 (ja) | 2009-09-30 | 2014-06-04 | 株式会社東芝 | 半導体装置の製造方法 |
KR20120110451A (ko) | 2011-03-29 | 2012-10-10 | 삼성전자주식회사 | 반도체 패키지 |
JP5936968B2 (ja) | 2011-09-22 | 2016-06-22 | 株式会社東芝 | 半導体装置とその製造方法 |
US8686570B2 (en) * | 2012-01-20 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-dimensional integrated circuit structures and methods of forming the same |
WO2013153742A1 (ja) | 2012-04-11 | 2013-10-17 | パナソニック株式会社 | 半導体装置 |
KR102530537B1 (ko) * | 2016-04-11 | 2023-05-10 | 삼성전자주식회사 | 반도체 패키지 |
KR102570582B1 (ko) * | 2016-06-30 | 2023-08-24 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
-
2018
- 2018-03-26 KR KR1020180034454A patent/KR102589736B1/ko active IP Right Grant
- 2018-10-18 US US16/164,524 patent/US10748871B2/en active Active
-
2019
- 2019-01-09 EP EP19150914.0A patent/EP3547364B1/en active Active
- 2019-03-20 CN CN201910212737.2A patent/CN110364513B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040251531A1 (en) * | 2002-01-25 | 2004-12-16 | Yang Chaur-Chin | Stack type flip-chip package |
KR20040092304A (ko) * | 2003-04-26 | 2004-11-03 | 삼성전자주식회사 | 멀티칩 bga 패키지 |
US20150371971A1 (en) * | 2013-03-08 | 2015-12-24 | Panasonic Corporation | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210138456A (ko) | 2020-05-12 | 2021-11-19 | 스템코 주식회사 | 반도체 소자, 회로 기판 및 이들을 구비하는 반도체 패키지 |
Also Published As
Publication number | Publication date |
---|---|
KR102589736B1 (ko) | 2023-10-17 |
CN110364513B (zh) | 2023-07-04 |
EP3547364A1 (en) | 2019-10-02 |
EP3547364B1 (en) | 2022-04-20 |
US10748871B2 (en) | 2020-08-18 |
US20190295986A1 (en) | 2019-09-26 |
CN110364513A (zh) | 2019-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8120186B2 (en) | Integrated circuit and method | |
KR100871709B1 (ko) | 칩 스택 패키지 및 그 제조방법 | |
EP3547364B1 (en) | Semiconductor chip and semiconductor package including the same | |
JPWO2007066409A1 (ja) | 半導体装置およびその製造方法 | |
JP2007251145A (ja) | 積層パッケージ | |
KR20180049336A (ko) | 반도체 패키지 | |
KR20190125887A (ko) | 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지 | |
KR20190119474A (ko) | 칩 스택 패키지 | |
US6855573B2 (en) | Integrated circuit package and manufacturing method therefor with unique interconnector | |
TW202226501A (zh) | 具有呈階梯結構的接墊的半導體封裝 | |
KR20110056205A (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
KR101037827B1 (ko) | 반도체 패키지 | |
TWI766192B (zh) | 電子封裝件及其製法 | |
KR20130016565A (ko) | 반도체 패키지 및 그 제조 방법 | |
TWI604593B (zh) | 半導體封裝件及其製法 | |
KR20100050976A (ko) | 반도체 패키지 및 그의 제조 방법 | |
KR20160114852A (ko) | 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지 | |
KR20190140210A (ko) | 반도체 패키지 | |
KR20110045359A (ko) | 단층 패키지 기판 및 그 제조방법 | |
KR20230048196A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR20080105242A (ko) | 칩 스케일 반도체 패키지 | |
KR102549402B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR20240023276A (ko) | 반도체 패키지 | |
KR20220001292A (ko) | 반도체 패키지 | |
KR20210008780A (ko) | 브리지 다이를 포함한 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |