JPH02275624A - オーミック電極の製造方法 - Google Patents
オーミック電極の製造方法Info
- Publication number
- JPH02275624A JPH02275624A JP1143485A JP14348589A JPH02275624A JP H02275624 A JPH02275624 A JP H02275624A JP 1143485 A JP1143485 A JP 1143485A JP 14348589 A JP14348589 A JP 14348589A JP H02275624 A JPH02275624 A JP H02275624A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- forming
- heating
- type gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000010409 thin film Substances 0.000 claims abstract description 95
- 238000010438 heat treatment Methods 0.000 claims abstract description 69
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910001179 chromel Inorganic materials 0.000 description 1
- 229940125904 compound 1 Drugs 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002256 photodeposition Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/056—Gallium arsenide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/058—Ge germanium
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ｎ型ＧａＡｓ半導体素子上に形成されるオ
ーミック電極及びその形成方法に関するものである。
ーミック電極及びその形成方法に関するものである。
ｎ型ＧａＡｓ半導体素子上に電極を形成する方法として
、オーミック電極形成技術がある。金属と半導体とを接
触させたとき、■界面でのキャリアの再結合速度が非常
に速い場合、■ショットキー障壁が十分低い場合、■キ
ャリアがトンネルできるほど障壁が十分薄い場合はオー
ミック接触になる（ＬＳＩハンドブック、電子通信学会
編、ｐ。
、オーミック電極形成技術がある。金属と半導体とを接
触させたとき、■界面でのキャリアの再結合速度が非常
に速い場合、■ショットキー障壁が十分低い場合、■キ
ャリアがトンネルできるほど障壁が十分薄い場合はオー
ミック接触になる（ＬＳＩハンドブック、電子通信学会
編、ｐ。
７１０）。このオーミック接触の最も一般的な方法とし
て、合金化法（ａｌｌｏｙｅｄ ｏｈｍｌｃ ｃｏｎｔ
ａｃｔ ）がある。Ａｕ−Ｇｅ−Ｎｉ系電極は、その中
で最もよく使用されている電極構造である。
て、合金化法（ａｌｌｏｙｅｄ ｏｈｍｌｃ ｃｏｎｔ
ａｃｔ ）がある。Ａｕ−Ｇｅ−Ｎｉ系電極は、その中
で最もよく使用されている電極構造である。
第１２図は、従来のＡｕ−Ｇｅ−Ｎｉ系オーミック電極
を示す工程図である。従来のオーミック電極は、基板上
に形成されたＡｕＧｅ薄膜と、その上面に形成されたＮ
ｉ薄膜の２層構造を加熱してオーミック接合を形成して
いる。
を示す工程図である。従来のオーミック電極は、基板上
に形成されたＡｕＧｅ薄膜と、その上面に形成されたＮ
ｉ薄膜の２層構造を加熱してオーミック接合を形成して
いる。
以下、その形成方法を説明する。まず、ＧａＡｓ基板１
上にＡｕＧｅ薄膜２を真空蒸着で形成する（ステップ１
０１）。さらに、このＡｕＧｅ薄膜ｊ Ｉ漠２上にＮｉ
薄膜３を真空蒸着で形成する（ステップ１０２）。次に
、以上の工程で形成されたＡｕＧｅ薄膜２およびＮｉ薄
膜３を、４５０℃で１分間加熱することにより（ステッ
プ１０３）、オーミック接合が形成され（ステップ１０
４）、Ｎ ｔ ／ Ａ ｕ Ｇ ｅから成るオーミック
電極４が形成される。
上にＡｕＧｅ薄膜２を真空蒸着で形成する（ステップ１
０１）。さらに、このＡｕＧｅ薄膜ｊ Ｉ漠２上にＮｉ
薄膜３を真空蒸着で形成する（ステップ１０２）。次に
、以上の工程で形成されたＡｕＧｅ薄膜２およびＮｉ薄
膜３を、４５０℃で１分間加熱することにより（ステッ
プ１０３）、オーミック接合が形成され（ステップ１０
４）、Ｎ ｔ ／ Ａ ｕ Ｇ ｅから成るオーミック
電極４が形成される。
また、電極を形成する材料として、ＰｄとＧｅを使用す
るＰｄ−Ｇｅ系オーミック電極が提案されている（Ｊ、
＾ｐｐ１．Ｐｈｙｓ、８２（３）、Ｉ Ａｕｇｕｓｔ
１９８７．ｐｉ）。
るＰｄ−Ｇｅ系オーミック電極が提案されている（Ｊ、
＾ｐｐ１．Ｐｈｙｓ、８２（３）、Ｉ Ａｕｇｕｓｔ
１９８７．ｐｉ）。
９４２−９４７ ）。この技術は、Ｐｄ薄膜を形成した
後にＧｅ薄膜を形成し、これらを３２５℃で３０分間加
熱するものである。
後にＧｅ薄膜を形成し、これらを３２５℃で３０分間加
熱するものである。
しかしながら、一般的にオーミック電極は半導体素子が
多方面で利用されることから使用される環境は多種多様
であるが、従来のオーミック電極は耐熱性が乏しいので
、例えば環境の温度変化が生じると接触抵抗が増加し、
半導体素子としての機能に支障か生じる。その為、温度
変化に対して、十分な信頼性が得られなかった。
多方面で利用されることから使用される環境は多種多様
であるが、従来のオーミック電極は耐熱性が乏しいので
、例えば環境の温度変化が生じると接触抵抗が増加し、
半導体素子としての機能に支障か生じる。その為、温度
変化に対して、十分な信頼性が得られなかった。
特に、Ａｕ−Ｇｅ−Ｎｉ系７ｒ５極は電極ノミクロな組
成分布が不均一であり（第９図（ａ））微細化が要求さ
れるＬＳＩには不十分であり、また、加熱時に電極がポ
ールアップ等で、変形しやすく半導体素子と電極との界
面が不均一になる。その為、素子の微細化に伴い、電極
の短絡やオーミック特性の不均一を誘起するという欠点
があった。
成分布が不均一であり（第９図（ａ））微細化が要求さ
れるＬＳＩには不十分であり、また、加熱時に電極がポ
ールアップ等で、変形しやすく半導体素子と電極との界
面が不均一になる。その為、素子の微細化に伴い、電極
の短絡やオーミック特性の不均一を誘起するという欠点
があった。
化合物半導体素子としてＧａＡｓを使用した場合、Ｇａ
Ａｓ中におけるＡｕの急速な拡散による信頼性上の問題
があり、Ａｕ−Ｇｅ系は合金化の深さが深いところまで
及ぶので、Ａｕ−Ｇａという低融点の共晶ができ耐熱性
が悪くなるという欠点があった（半導体ハンドブック第
２版、半導体ハンドブック編纂委員金偏、ｐ、３６６）
。
Ａｓ中におけるＡｕの急速な拡散による信頼性上の問題
があり、Ａｕ−Ｇｅ系は合金化の深さが深いところまで
及ぶので、Ａｕ−Ｇａという低融点の共晶ができ耐熱性
が悪くなるという欠点があった（半導体ハンドブック第
２版、半導体ハンドブック編纂委員金偏、ｐ、３６６）
。
また、Ｐｄ−Ｇｅ系電極は上記欠点についてはこれまで
全く検討されていなかったが、合金温度が高くないので
、例えばオーミック電極を形成した後でゲート電極を形
成する場合、それ以上の高温にすると熱履歴により特性
が劣化するという欠点があった。
全く検討されていなかったが、合金温度が高くないので
、例えばオーミック電極を形成した後でゲート電極を形
成する場合、それ以上の高温にすると熱履歴により特性
が劣化するという欠点があった。
そこで本発明は、温度変化に対して信頼性の高いオーミ
ック電極を提供することを目的とするものである。
ック電極を提供することを目的とするものである。
また、電極の短絡が起こらず、オーミック特性が均一に
なる電極形成方法を提供することを目的とする。
なる電極形成方法を提供することを目的とする。
上記課題を達成するため、この発明はｎ型ＧａＡｓ半導
体素子上に３００〜１５００オングストロームの膜厚で
形成されたＰｄ薄膜と、Ｐｄ薄膜上に５００〜１５００
オングストロームの膜厚で形成されたＧｅ薄膜が形成さ
れた後の加熱処理によりオーミック接合が形成されてい
ることを特徴とする特 また、この発明はｎ型ＧａＡｓ半導体素子上にオーミッ
ク電極を形成するｎ型ＧａＡｓ半導体素′ｒの電極形成
方法において、ｎ型ＧａＡｓ半導体素子上にＰｄ薄膜を
形成する第１薄膜形成工程と、Ｐｄ薄膜上にＧｅ薄膜を
形成する第２薄膜形成工ｆ７と、Ｐｄ薄膜及びＧｅ薄膜
を短時間熱処理法により加熱する加熱工程を含んで構成
される。
体素子上に３００〜１５００オングストロームの膜厚で
形成されたＰｄ薄膜と、Ｐｄ薄膜上に５００〜１５００
オングストロームの膜厚で形成されたＧｅ薄膜が形成さ
れた後の加熱処理によりオーミック接合が形成されてい
ることを特徴とする特 また、この発明はｎ型ＧａＡｓ半導体素子上にオーミッ
ク電極を形成するｎ型ＧａＡｓ半導体素′ｒの電極形成
方法において、ｎ型ＧａＡｓ半導体素子上にＰｄ薄膜を
形成する第１薄膜形成工程と、Ｐｄ薄膜上にＧｅ薄膜を
形成する第２薄膜形成工ｆ７と、Ｐｄ薄膜及びＧｅ薄膜
を短時間熱処理法により加熱する加熱工程を含んで構成
される。
この場合、第１薄膜形成工程において３００〜１５００
オングストロームのＰｄ薄膜を形成し、第２薄膜形成工
程において５００〜１５００オングストロームのＧｅ薄
膜を形成し、加熱工程においてＰｄ薄膜及びＧｅ薄膜を
短時間熱処理法により５００℃以上６５０℃未満で３秒
〜２０秒間加熱すれば効果的である。なお、短時間熱処
理法としてはフラッシュアニール法を使用することがで
きる。
オングストロームのＰｄ薄膜を形成し、第２薄膜形成工
程において５００〜１５００オングストロームのＧｅ薄
膜を形成し、加熱工程においてＰｄ薄膜及びＧｅ薄膜を
短時間熱処理法により５００℃以上６５０℃未満で３秒
〜２０秒間加熱すれば効果的である。なお、短時間熱処
理法としてはフラッシュアニール法を使用することがで
きる。
この発明に係るオーミック電極は、以上のように構成さ
れているので、オーミック電極の耐熱性が向上し、高温
においても熱履歴が発生しない。
れているので、オーミック電極の耐熱性が向上し、高温
においても熱履歴が発生しない。
また、本発明に係る電極形成方法は、短時間熱処理法を
使用しているので、加熱による電極の変形が抑制され、
半導体素子と電極との界面が均一になる。
使用しているので、加熱による電極の変形が抑制され、
半導体素子と電極との界面が均一になる。
以下、この発明の一実施例に係るオーミック電極を添付
図面に基づき説明する。なお、説明において同一要素に
は同一符号を用い、重複する説明は省略する。
図面に基づき説明する。なお、説明において同一要素に
は同一符号を用い、重複する説明は省略する。
第１図は、この発明の一実施例に係る加熱前の電極構造
を示すものである。この発明は基本的に、Ｐｄ薄膜５及
びＧｅ薄膜６を含む２層構造で構成されている。Ｐｄ薄
膜５は、ｎ型ＧａＡｓ基板１上に、膜厚３００〜１５０
０オングストロームで形成されている。このＰｄ薄膜５
の上面にはＧｅ薄膜６が、５００〜１５００オングスト
ロームで形成されている。この２層構造を加熱処理する
ことにより、オーミック電極が形成される。
を示すものである。この発明は基本的に、Ｐｄ薄膜５及
びＧｅ薄膜６を含む２層構造で構成されている。Ｐｄ薄
膜５は、ｎ型ＧａＡｓ基板１上に、膜厚３００〜１５０
０オングストロームで形成されている。このＰｄ薄膜５
の上面にはＧｅ薄膜６が、５００〜１５００オングスト
ロームで形成されている。この２層構造を加熱処理する
ことにより、オーミック電極が形成される。
第２図及び第３図は、本発明に係る電極形成方法を示す
工程図である。この形成方法は、基本的に、第１薄膜形
成工程、第２薄膜形成工程及び加熱工程を含んで構成さ
れる。第１薄膜形成工程では、ＧａＡｓ基板１上に、真
空蒸着法でＰｄ薄膜５を形成する（ステップ２０１）。
工程図である。この形成方法は、基本的に、第１薄膜形
成工程、第２薄膜形成工程及び加熱工程を含んで構成さ
れる。第１薄膜形成工程では、ＧａＡｓ基板１上に、真
空蒸着法でＰｄ薄膜５を形成する（ステップ２０１）。
第２薄膜形成Ｉ、程では、上記Ｐｄ薄膜５上にＧｅ薄膜
６を真空蒸着法で形成する（ステップ２０２）。基板１
上には、Ｐｄ薄膜５及びＧｅ薄膜６が積層された２層（
ｂｉ造電極が形成されている。次に、これら２層（１η
造を、特に浅い接合形成の為に用いる１０ｎｓ〜１分以
内の熱処理法として知られる短時間熱処理法（ＬＳＩハ
ンドブック、電子通信学会編（１９８４） 、ｐ、３３
７）により加熱する（ステップ２０３）。この加熱処理
によりオーミック接合が形成され（ステップ２０４）
、オーミック７Ｌ画か形成される。このように、短時間
熱処理法を使用することにより、オーミック電極の耐熱
性を向上することができる。また、この加熱工程をＮ２
ガスあるいはＡ「ガス等の不活性ガス雰囲気中で行うこ
とにより、加熱用電極の酸化を防止することができる。
６を真空蒸着法で形成する（ステップ２０２）。基板１
上には、Ｐｄ薄膜５及びＧｅ薄膜６が積層された２層（
ｂｉ造電極が形成されている。次に、これら２層（１η
造を、特に浅い接合形成の為に用いる１０ｎｓ〜１分以
内の熱処理法として知られる短時間熱処理法（ＬＳＩハ
ンドブック、電子通信学会編（１９８４） 、ｐ、３３
７）により加熱する（ステップ２０３）。この加熱処理
によりオーミック接合が形成され（ステップ２０４）
、オーミック７Ｌ画か形成される。このように、短時間
熱処理法を使用することにより、オーミック電極の耐熱
性を向上することができる。また、この加熱工程をＮ２
ガスあるいはＡ「ガス等の不活性ガス雰囲気中で行うこ
とにより、加熱用電極の酸化を防止することができる。
次に、この発明の他の実施例に係る電極形成方法を説明
する。上記実施例との差異は、第１薄膜形成工程で形成
されるＰｄ薄膜の膜厚、第２薄膜形成工程で形成される
Ｇｅ薄膜の膜厚、及び加熱工程における加熱温度、加熱
時間に制限を設けている点である。まず、この実施例で
はＰｄ薄膜の膜厚を３００〜１５００オングストローム
、Ｇｅ薄膜の膜厚を５００〜１５００オングストローム
、さらに、加熱温度を５００℃以上６５０℃未満、加熱
時間を３〜２０秒に設定している。Ｐｄ薄膜の膜厚が１
５００オングストローム以下であれば、短時間熱処理法
によりＧｅの拡散速度に悪影響を与えることがない。ま
た、Ｇｅ薄膜の膜厚を５００オングストローム思上にす
れば、Ｐｄ−Ｇｅ組成においてＧｅが過剰となり基板上
にＧｅが形成される。さらに、加熱温度を５００℃以上
６５０℃未満かつ加熱時間を３〜２０秒に設定すれば、
接触抵抗が低く電極表面は均一かつ平坦になる。
する。上記実施例との差異は、第１薄膜形成工程で形成
されるＰｄ薄膜の膜厚、第２薄膜形成工程で形成される
Ｇｅ薄膜の膜厚、及び加熱工程における加熱温度、加熱
時間に制限を設けている点である。まず、この実施例で
はＰｄ薄膜の膜厚を３００〜１５００オングストローム
、Ｇｅ薄膜の膜厚を５００〜１５００オングストローム
、さらに、加熱温度を５００℃以上６５０℃未満、加熱
時間を３〜２０秒に設定している。Ｐｄ薄膜の膜厚が１
５００オングストローム以下であれば、短時間熱処理法
によりＧｅの拡散速度に悪影響を与えることがない。ま
た、Ｇｅ薄膜の膜厚を５００オングストローム思上にす
れば、Ｐｄ−Ｇｅ組成においてＧｅが過剰となり基板上
にＧｅが形成される。さらに、加熱温度を５００℃以上
６５０℃未満かつ加熱時間を３〜２０秒に設定すれば、
接触抵抗が低く電極表面は均一かつ平坦になる。
第４図は、この発明における加熱工程の加熱温度に対す
る接触抵抗の依存性を示すものである。
る接触抵抗の依存性を示すものである。
この実験は、ｎ型ＧａＡｓの基板を使用し、薄膜形成方
法としては真空蒸着法を使用しており、Ｐｄ薄膜を５０
ｎｍ （５００オングストローム）の膜厚、Ｇｅ薄膜を
１０．５０．１００．２００ｎｍの膜厚で形成した。な
お、この場合の加熱（合金）時間は１０秒で、タングス
テン（Ｗ）ランプでフラッシュアニールを行った。加熱
温度はウェハ上に直接接触させたＡＣ（アルメル・クロ
メル）熱雷対で測定した。この実験によると、接触抵抗
値が加熱温度に対して低く安定している安定領域、接触
抵抗の値が加熱温度に対して急激に増加している急変領
域、さらに接触抵抗の値が実用性の範囲を逸脱している
非実用領域に大別することかできる。
法としては真空蒸着法を使用しており、Ｐｄ薄膜を５０
ｎｍ （５００オングストローム）の膜厚、Ｇｅ薄膜を
１０．５０．１００．２００ｎｍの膜厚で形成した。な
お、この場合の加熱（合金）時間は１０秒で、タングス
テン（Ｗ）ランプでフラッシュアニールを行った。加熱
温度はウェハ上に直接接触させたＡＣ（アルメル・クロ
メル）熱雷対で測定した。この実験によると、接触抵抗
値が加熱温度に対して低く安定している安定領域、接触
抵抗の値が加熱温度に対して急激に増加している急変領
域、さらに接触抵抗の値が実用性の範囲を逸脱している
非実用領域に大別することかできる。
第５図は、これらの領域を加熱温度毎にわかりやすく分
布させた分布図である。同図において、安定領域に属す
るデータは白丸、急変領域に属するデータは三角、非実
用領域に属するデータは黒丸で表示している。Ｐｄ薄膜
の膜厚を３０ｎｍ〜１．５０ｎｍ、Ｇｅ薄膜の膜厚を５
０〜１５０ ｎ ｍ、温度範囲を５００℃以上６５０℃
未満に設定すれば、良好なオーミック電極を得られるこ
とが明白である。
布させた分布図である。同図において、安定領域に属す
るデータは白丸、急変領域に属するデータは三角、非実
用領域に属するデータは黒丸で表示している。Ｐｄ薄膜
の膜厚を３０ｎｍ〜１．５０ｎｍ、Ｇｅ薄膜の膜厚を５
０〜１５０ ｎ ｍ、温度範囲を５００℃以上６５０℃
未満に設定すれば、良好なオーミック電極を得られるこ
とが明白である。
第６図は、ＡＧアソシエーツ社製ヒートパルス４１０型
式を用いて、Ｇｅ薄膜の膜厚を１０００オングストロー
ム、Ｐｄ薄膜の膜厚を１０００オングストロームで形成
した電極における加熱時間と歩どまり率との関係を示し
た実験結果である。
式を用いて、Ｇｅ薄膜の膜厚を１０００オングストロー
ム、Ｐｄ薄膜の膜厚を１０００オングストロームで形成
した電極における加熱時間と歩どまり率との関係を示し
た実験結果である。
第６図（ａ＞は加熱温度が６００℃、同図（ｂ）は加熱
温度が５００℃の場合を示すものである。
温度が５００℃の場合を示すものである。
いずれも、加熱時間が３秒〜２０秒であれば歩留まり率
は良好である。
は良好である。
第７図は、ＡＧアソシエーツ社製ヒートパルス４１００
型式を用いて、加熱工程における加熱時間と加熱温度と
の関係を表したものである。温度は徐々に増加し、目標
温度に達した後、その温度で所定時間だけ保留される。
型式を用いて、加熱工程における加熱時間と加熱温度と
の関係を表したものである。温度は徐々に増加し、目標
温度に達した後、その温度で所定時間だけ保留される。
その後、温度は急激に減少する。上記実施例における加
熱時間は保留時間を意味する。
熱時間は保留時間を意味する。
第８図は、従来技術と本発明に係るオーミック電極の耐
熱性を示すものである。同図（ａ）は、Ｐｄ薄膜を１０
００オングストローム、Ｇｅ薄膜を１０００オングスト
ローム形成し、その後、３２５℃で３０分間加熱して形
成した従来技術に係るオーミック電極を、３００℃の炉
中に１００時間入れた後の特性を示す。第８図（ｂ）は
、Ｐｄ薄膜を１０００オングストロームの膜厚、Ｇｅ薄
膜を１０００オングストロームの膜厚で形成し、その後
、短時間熱処理法で６００℃で１０秒間加熱して形成し
た本発明に係るオーミック電極を、３００℃の炉の中に
１０００時間入時間後の特性を示す。この試験結果は、
ヒユーレットパラカード社製パラメータアナライザーＨ
Ｐ４１４５Ｂを用いて０．１ｖのステップで印加電圧と
電流値を測定したものである。従来技術に係るオーミッ
ク電極はわずか１００時間でオーミック性が失われるが
、本発明に係るオーミック電極はその１０倍である１０
００時間でもオーミック性が失われないことがわかる。
熱性を示すものである。同図（ａ）は、Ｐｄ薄膜を１０
００オングストローム、Ｇｅ薄膜を１０００オングスト
ローム形成し、その後、３２５℃で３０分間加熱して形
成した従来技術に係るオーミック電極を、３００℃の炉
中に１００時間入れた後の特性を示す。第８図（ｂ）は
、Ｐｄ薄膜を１０００オングストロームの膜厚、Ｇｅ薄
膜を１０００オングストロームの膜厚で形成し、その後
、短時間熱処理法で６００℃で１０秒間加熱して形成し
た本発明に係るオーミック電極を、３００℃の炉の中に
１０００時間入時間後の特性を示す。この試験結果は、
ヒユーレットパラカード社製パラメータアナライザーＨ
Ｐ４１４５Ｂを用いて０．１ｖのステップで印加電圧と
電流値を測定したものである。従来技術に係るオーミッ
ク電極はわずか１００時間でオーミック性が失われるが
、本発明に係るオーミック電極はその１０倍である１０
００時間でもオーミック性が失われないことがわかる。
第９図は、従来のＡｕ−Ｇｅ−Ｎｉ系電極と本発明に係
るＰｄ−Ｇｅ系電極の表面を電子顕微鏡で撮影した写真
である。本発明に係るＰｄ−Ｇｅ系電極は表面が極めて
滑らかであり、均一に元素が電極面内に分布しているの
に対し、従来の電極は１μｍ程度の大きさの組成の分布
が見られる。
るＰｄ−Ｇｅ系電極の表面を電子顕微鏡で撮影した写真
である。本発明に係るＰｄ−Ｇｅ系電極は表面が極めて
滑らかであり、均一に元素が電極面内に分布しているの
に対し、従来の電極は１μｍ程度の大きさの組成の分布
が見られる。
その為、例えばミクロン程度の大きさをもつ電極では、
接触抵抗がばらつき、オーミック特性が悪い。このＰｄ
−Ｇｅ系電極は、Ｐｄ薄膜を１０００オングストローム
の膜厚、Ｇｅ７ｊｊ膜を１０００オングストロームの膜
厚で形成し、加熱時間６００℃で１０秒間加熱して形成
したものである。
接触抵抗がばらつき、オーミック特性が悪い。このＰｄ
−Ｇｅ系電極は、Ｐｄ薄膜を１０００オングストローム
の膜厚、Ｇｅ７ｊｊ膜を１０００オングストロームの膜
厚で形成し、加熱時間６００℃で１０秒間加熱して形成
したものである。
第１０図は、本発明に係るＰｄ−Ｇｅ系電極のＡＥＳに
よる深さ方向の組成分析結果を示すものである。本発明
に係るＰｄ−Ｇｅ系電極はＰｄとＧｅが全体にわたって
融合していることがわかる。
よる深さ方向の組成分析結果を示すものである。本発明
に係るＰｄ−Ｇｅ系電極はＰｄとＧｅが全体にわたって
融合していることがわかる。
第１１図は、本発明に係るＰｄ−Ｇｅ系電極を２５０℃
及び３００℃の雰囲気中に入れた時の接触抵抗の変化を
示す実験結果である。この実験において実験装置はヒユ
ーレットバラカード社製パラメータアナライザーＨＰ４
１４５Ｂを用いており、Ｐｄ−Ｇｅ系電極はＰｄ薄膜を
１０００オングストロームの膜厚、Ｇｅ薄膜を１０００
オングストロームの膜厚で形成し、加熱時間６００℃で
１０秒間加熱して形成した電極を使用している。
及び３００℃の雰囲気中に入れた時の接触抵抗の変化を
示す実験結果である。この実験において実験装置はヒユ
ーレットバラカード社製パラメータアナライザーＨＰ４
１４５Ｂを用いており、Ｐｄ−Ｇｅ系電極はＰｄ薄膜を
１０００オングストロームの膜厚、Ｇｅ薄膜を１０００
オングストロームの膜厚で形成し、加熱時間６００℃で
１０秒間加熱して形成した電極を使用している。
この実験により、２５０℃ではほとんど接触抵抗に変化
がなく、３００℃でも増加率は少ないことがわかる。こ
の場合でも電極は明確なオーミック特性を示す（第８図
（ｂ）参照）。
がなく、３００℃でも増加率は少ないことがわかる。こ
の場合でも電極は明確なオーミック特性を示す（第８図
（ｂ）参照）。
最後に、本発明に係るＰｄ−Ｇｅ系電極の接触抵抗のａ
ｌｌｌ定結果を説明する。この電極は、第１の薄膜形成
工程においてＧａＡｓ基板上にＰｄ薄膜を７６０オング
ストロームの膜厚、第２の薄膜形成工程においてＧｅ薄
膜を５００オングストロームの膜厚で形成し、さらに、
加熱工程でＮ２雰囲気中において６００℃で１０秒間加
熱した。以上の工程により、接触抵抗がＩ×１０ ΩＣ
ｍ２程度のオーミック電極を形成することができた。
ｌｌｌ定結果を説明する。この電極は、第１の薄膜形成
工程においてＧａＡｓ基板上にＰｄ薄膜を７６０オング
ストロームの膜厚、第２の薄膜形成工程においてＧｅ薄
膜を５００オングストロームの膜厚で形成し、さらに、
加熱工程でＮ２雰囲気中において６００℃で１０秒間加
熱した。以上の工程により、接触抵抗がＩ×１０ ΩＣ
ｍ２程度のオーミック電極を形成することができた。
なお、この発明は上記実施例に限定されるものではない
。例えば、Ｐｄ薄膜及びＧｅ薄膜の形成方法として真空
蒸着法を使用しているが、この形成方法に限定されるも
のではない。例えば、スパッタ法、イオンブレーティン
グ法、気相成長法（ＣＶＤ） 、光エネルギを利用した
膜形成方法（ホトデボジッション）等でもよい。
。例えば、Ｐｄ薄膜及びＧｅ薄膜の形成方法として真空
蒸着法を使用しているが、この形成方法に限定されるも
のではない。例えば、スパッタ法、イオンブレーティン
グ法、気相成長法（ＣＶＤ） 、光エネルギを利用した
膜形成方法（ホトデボジッション）等でもよい。
また、この発明は一般的にソースとドレインを有するＦ
ＥＴ’（例えばＭＥＳ形、ＭＯＳ形、ＭＩＳ形などのＦ
ＥＴ）に適用することができるのみならず、ダイオード
、抵抗等全ての回路素子に使用することができる。
ＥＴ’（例えばＭＥＳ形、ＭＯＳ形、ＭＩＳ形などのＦ
ＥＴ）に適用することができるのみならず、ダイオード
、抵抗等全ての回路素子に使用することができる。
さらに、短時間熱処理法はフラッシュランプアニールに
限定されるものではなく、例えば、ハロゲンランプやカ
ーボンヒータによるアニール、レーザアニール、電子ビ
ームアニール等でもよい。
限定されるものではなく、例えば、ハロゲンランプやカ
ーボンヒータによるアニール、レーザアニール、電子ビ
ームアニール等でもよい。
また、この実施例ではｎ型ＧａＡｓ基板上に電極を形成
しているが、基板ではなく別の基板上に形成されたｎ型
ＧａＡｓ領域でもよい。さらに、ｎ型ＧａＡｓ基板と電
極との間に中間層があっても、加熱工程においてＰｄ５
Ｇｅが基板内へ拡散できる場合には本発明に係る電極を
使用できる。
しているが、基板ではなく別の基板上に形成されたｎ型
ＧａＡｓ領域でもよい。さらに、ｎ型ＧａＡｓ基板と電
極との間に中間層があっても、加熱工程においてＰｄ５
Ｇｅが基板内へ拡散できる場合には本発明に係る電極を
使用できる。
この発明に係るオーミック電極は、以上説明したように
構成されているので、オーミック電極のｊＮｊＪ 熱性
か向上し、熱に対する信頼性を高めることかできる。
構成されているので、オーミック電極のｊＮｊＪ 熱性
か向上し、熱に対する信頼性を高めることかできる。
また、この発明に係る電極形成方法は、加熱方法と１．
で短時間熱処理法を使用することから、加熱による電極
の変形がなく電極表面が滑らかになる。従って、電極の
短絡を防止することができる。
で短時間熱処理法を使用することから、加熱による電極
の変形がなく電極表面が滑らかになる。従って、電極の
短絡を防止することができる。
さらに、Ｐｄ薄膜の膜厚、Ｇｅ薄膜の膜厚、加熱温度、
加熱時間を所定の範囲に限定すれば、化合物゛１先導体
素子との界面にはＰｄ、Ｇｅが均一に分布し、均一なオ
ーミック接触が得られる。その為、オーミック特性か均
一になる。この場合、従来のＰｄ、Ｇｅを使用した電極
形成技術と比べ、製造時間をかなり短縮することができ
る。
加熱時間を所定の範囲に限定すれば、化合物゛１先導体
素子との界面にはＰｄ、Ｇｅが均一に分布し、均一なオ
ーミック接触が得られる。その為、オーミック特性か均
一になる。この場合、従来のＰｄ、Ｇｅを使用した電極
形成技術と比べ、製造時間をかなり短縮することができ
る。
第１図は本発明の一実施例に係る加熱前のオーミック電
極の構造を示す断面図、第２図及び第３図は本発明の一
実施例に係る電極形成方法を示す工程図、第４図は本発
明に係る電極形成方法の加熱工程における加熱温度に対
する接触抵抗の依存性を示す図、第５図は第４図の結果
を示す分布図、第６図は本発明に係る電極形成方法の加
熱工程における加熱時間と歩とまり率との関係を示す図
、第７図は本発明に係る電極形成方法の加熱工程におけ
る加熱時間と温度との関係を示す図、第８図は従来技術
と本発明に係る電極の耐熱性を比較する図、第９図は従
来技術と本発明に係る電極の表面を示す電子顕微鏡写真
図、第１０図は本発明に係るＰｄ−Ｇｅ系電極のＡＥＳ
による深さ方向の組成分析結果を示す図、第１１図は本
発明に係るＰｄ−Ｇｅ系電極を２５０℃及び３００℃の
炉中に入れた時の接触抵抗の変化を示す図、第１２図は
従来技術に係るオーミック電極の形成方法を示す工程図
である。 １− Ｇ ａ Ａ ｓ基板、２−Ａ ｕ Ｇ ｅ薄膜、
３・・・Ｎｉ薄膜、４．７・・・オーミック電極、・・
Ｐｄ薄膜、 ６・・・Ｇ ｅ薄膜。
極の構造を示す断面図、第２図及び第３図は本発明の一
実施例に係る電極形成方法を示す工程図、第４図は本発
明に係る電極形成方法の加熱工程における加熱温度に対
する接触抵抗の依存性を示す図、第５図は第４図の結果
を示す分布図、第６図は本発明に係る電極形成方法の加
熱工程における加熱時間と歩とまり率との関係を示す図
、第７図は本発明に係る電極形成方法の加熱工程におけ
る加熱時間と温度との関係を示す図、第８図は従来技術
と本発明に係る電極の耐熱性を比較する図、第９図は従
来技術と本発明に係る電極の表面を示す電子顕微鏡写真
図、第１０図は本発明に係るＰｄ−Ｇｅ系電極のＡＥＳ
による深さ方向の組成分析結果を示す図、第１１図は本
発明に係るＰｄ−Ｇｅ系電極を２５０℃及び３００℃の
炉中に入れた時の接触抵抗の変化を示す図、第１２図は
従来技術に係るオーミック電極の形成方法を示す工程図
である。 １− Ｇ ａ Ａ ｓ基板、２−Ａ ｕ Ｇ ｅ薄膜、
３・・・Ｎｉ薄膜、４．７・・・オーミック電極、・・
Ｐｄ薄膜、 ６・・・Ｇ ｅ薄膜。
Claims (1)
- 【特許請求の範囲】 １、ｎ型ＧａＡｓ半導体素子上に３００乃至１５００オ
ングストロームの膜厚で形成されたパラジウム（Ｐｄ）
薄膜と、 前記Ｐｄ薄膜上に５００乃至１５００オングストローム
の膜厚で形成されたゲルマニウム（Ｇｅ）薄膜が形成さ
れた後の加熱処理によりオーミック接合が形成されてい
ることを特徴とするオーミック電極。 ２、ｎ型ＧａＡｓ半導体素子上にオーミック電極を形成
するｎ型ＧａＡｓ半導体素子の電極形成方法において、 ｎ型ＧａＡｓ基板上にＰｄ薄膜を形成する第１薄膜形成
工程と、 前記Ｐｄ薄膜上にＧｅ薄膜を形成する第２薄膜形成工程
と、 前記Ｐｄ薄膜及び前記Ｇｅ薄膜を短時間熱処理法により
加熱する加熱工程を含んで構成されるｎ型ＧａＡｓ半導
体素子の電極形成方法。 ３、前記第１薄膜形成工程において、３００乃至１５０
０オングストロームの膜厚でＰｄ薄膜を形成し、 前記第２薄膜形成工程において、５００乃至１５００オ
ングストロームの膜厚でＧｅ薄膜を形成し、 前記加熱工程において、前記Ｐｄ薄膜及び前記Ｇｅ薄膜
を短時間熱処理法により、５００℃以上６５０℃未満で
３秒乃至２０秒間加熱する請求項２記載のｎ型ＧａＡｓ
半導体素子の電極形成方法。 ４、前記短時間熱処理法が、フラッシュアニール法であ
る請求項３記載のｎ型ＧａＡｓ半導体素子の電極形成方
法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-144996 | 1988-06-13 | ||
| JP14499688 | 1988-06-13 | ||
| JP32548588 | 1988-12-23 | ||
| JP63-325485 | 1988-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02275624A true JPH02275624A (ja) | 1990-11-09 |
| JP2893723B2 JP2893723B2 (ja) | 1999-05-24 |
Family
ID=26476265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143485A Expired - Fee Related JP2893723B2 (ja) | 1988-06-13 | 1989-06-06 | オーミック電極の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US4989065A (ja) |
| EP (1) | EP0349790A3 (ja) |
| JP (1) | JP2893723B2 (ja) |
| KR (1) | KR930004711B1 (ja) |
| CA (1) | CA1307358C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347520B1 (ko) * | 2000-01-25 | 2002-08-07 | 한국전자통신연구원 | 이종접합 쌍극자 소자 및 그 제조방법 |
| JPWO2015145815A1 (ja) * | 2014-03-27 | 2017-04-13 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100835A (en) * | 1991-03-18 | 1992-03-31 | Eastman Kodak Company | Shallow ohmic contacts to N-GaAs |
| US5160793A (en) * | 1991-06-07 | 1992-11-03 | Eastman Kodak Company | Shallow ohmic contacts to n-Alx Ga1-x As |
| US5389564A (en) * | 1992-06-22 | 1995-02-14 | Motorola, Inc. | Method of forming a GaAs FET having etched ohmic contacts |
| US5387548A (en) * | 1992-06-22 | 1995-02-07 | Motorola, Inc. | Method of forming an etched ohmic contact |
| US5444016A (en) * | 1993-06-25 | 1995-08-22 | Abrokwah; Jonathan K. | Method of making ohmic contacts to a complementary III-V semiconductor device |
| US5480829A (en) * | 1993-06-25 | 1996-01-02 | Motorola, Inc. | Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| US5834374A (en) * | 1994-09-30 | 1998-11-10 | International Business Machines Corporation | Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates |
| US5606184A (en) * | 1995-05-04 | 1997-02-25 | Motorola, Inc. | Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making |
| KR100358172B1 (ko) * | 1998-11-14 | 2003-01-24 | 한국전자통신연구원 | 화합물반도체소자의오믹접촉및그형성방법 |
| US20100012175A1 (en) | 2008-07-16 | 2010-01-21 | Emcore Solar Power, Inc. | Ohmic n-contact formed at low temperature in inverted metamorphic multijunction solar cells |
| CN102687247B (zh) * | 2009-12-22 | 2015-01-07 | 株式会社德山 | Ⅲ族氮化物半导体的n型接触电极及其形成方法 |
| US20120103406A1 (en) * | 2010-11-03 | 2012-05-03 | Alta Devices, Inc. | Metallic contacts for photovoltaic devices and low temperature fabrication processes thereof |
| US9252118B2 (en) * | 2011-12-22 | 2016-02-02 | Intel Corporation | CMOS-compatible gold-free contacts |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4011583A (en) * | 1974-09-03 | 1977-03-08 | Bell Telephone Laboratories, Incorporated | Ohmics contacts of germanium and palladium alloy from group III-V n-type semiconductors |
| US3965279A (en) * | 1974-09-03 | 1976-06-22 | Bell Telephone Laboratories, Incorporated | Ohmic contacts for group III-V n-type semiconductors |
-
1989
- 1989-06-06 JP JP1143485A patent/JP2893723B2/ja not_active Expired - Fee Related
- 1989-06-09 EP EP19890110426 patent/EP0349790A3/en not_active Ceased
- 1989-06-12 CA CA000602498A patent/CA1307358C/en not_active Expired - Fee Related
- 1989-06-13 US US07/365,521 patent/US4989065A/en not_active Expired - Fee Related
- 1989-06-13 KR KR1019890008137A patent/KR930004711B1/ko not_active IP Right Cessation
-
1990
- 1990-04-23 US US07/512,360 patent/US5091338A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347520B1 (ko) * | 2000-01-25 | 2002-08-07 | 한국전자통신연구원 | 이종접합 쌍극자 소자 및 그 제조방법 |
| JPWO2015145815A1 (ja) * | 2014-03-27 | 2017-04-13 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2893723B2 (ja) | 1999-05-24 |
| EP0349790A2 (en) | 1990-01-10 |
| KR910001946A (ko) | 1991-01-31 |
| US5091338A (en) | 1992-02-25 |
| EP0349790A3 (en) | 1991-01-02 |
| KR930004711B1 (ko) | 1993-06-03 |
| CA1307358C (en) | 1992-09-08 |
| US4989065A (en) | 1991-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| US4478881A (en) | Tungsten barrier contact | |
| KR890003144B1 (ko) | 반도체장치 제조방법 | |
| JPH10200161A (ja) | ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| US4471005A (en) | Ohmic contact to p-type Group III-V semiconductors | |
| JPS61248470A (ja) | ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US5336631A (en) | Method of making and trimming ballast resistors and barrier metal in microwave power transistors | |
| JPS60176281A (ja) | ショットキ障壁ダイオードの製造方法 | |
| JPH04317374A (ja) | ＳｉＣデバイスの電極形成方法 | |
| JPH0246773A (ja) | 化合物半導体装置およびその電極形成方法 | |
| JPS5830170A (ja) | 化合物半導体素子およびその電極形成法 | |
| JPS63239941A (ja) | 化合物半導体装置の電極の製造方法 | |
| JPH03148847A (ja) | 半導体素子の製造方法 | |
| US3220895A (en) | Fabrication of barrier material devices | |
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JPH02166770A (ja) | オーミック電極及びその形成方法 | |
| JPS58212169A (ja) | 三層電極構造を有する半導体装置 | |
| JPH04188723A (ja) | 半導体装置の製造方法 | |
| JPS61236169A (ja) | 半導体整流素子の製造方法 | |
| JPS6250988B2 (ja) | ||
| JP2001077048A (ja) | 半導体ダイヤモンドへの低抵抗オーミック電極及びその形成方法 | |
| JPS6012731A (ja) | 化合物半導体素子の製造方法 | |
| JP2000349045A (ja) | ワイドギャップ半導体用電極金属膜の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |